JP2526169Y2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JP2526169Y2 JP2526169Y2 JP1990095923U JP9592390U JP2526169Y2 JP 2526169 Y2 JP2526169 Y2 JP 2526169Y2 JP 1990095923 U JP1990095923 U JP 1990095923U JP 9592390 U JP9592390 U JP 9592390U JP 2526169 Y2 JP2526169 Y2 JP 2526169Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- inner leads
- tip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は半導体装置用リードフレームに係り、更に詳
しくはダイパットに向けて配列されたインナーリードの
構造に関する。
しくはダイパットに向けて配列されたインナーリードの
構造に関する。
＜考案の概要＞ 本考案の半導体装置用リードフレームは、少なくとも
１本置きのインナーリードの先端部を両側のインナーリ
ードの先端部よりアウターリード側に後退させてなる一
枚のリードフレーム本体と、上記後退したインナーリー
ドの先端部上に電気的に接続させた枚葉状のリード片と
を備えたものである。
１本置きのインナーリードの先端部を両側のインナーリ
ードの先端部よりアウターリード側に後退させてなる一
枚のリードフレーム本体と、上記後退したインナーリー
ドの先端部上に電気的に接続させた枚葉状のリード片と
を備えたものである。
すなわち、一枚のリードフレーム本体を構成するイン
ナーリードと、このリードフレーム本体において少なく
とも１本置きに後退させたインナーリードの先端部上に
接続させた枚葉状のリード片とに分けてインナーリード
の先端を形成することで、インナーリード間のピッチ加
工の精度限界を越えて複数本のインナーリードを配列
し、さらにダイパッド側へより接近させることができる
もので、これにより超多ピン、超狭ピッチの半導体装置
用リードフレームを実現できるものである。しかも全て
のアウターリードは、一枚のリードフレーム本体を構成
するものであるため、アウターリードの加工性が確保さ
れる。
ナーリードと、このリードフレーム本体において少なく
とも１本置きに後退させたインナーリードの先端部上に
接続させた枚葉状のリード片とに分けてインナーリード
の先端を形成することで、インナーリード間のピッチ加
工の精度限界を越えて複数本のインナーリードを配列
し、さらにダイパッド側へより接近させることができる
もので、これにより超多ピン、超狭ピッチの半導体装置
用リードフレームを実現できるものである。しかも全て
のアウターリードは、一枚のリードフレーム本体を構成
するものであるため、アウターリードの加工性が確保さ
れる。
＜従来の技術＞ 半導体装置は、各種機器の軽量小型化に対応して軽薄
短小化が要求され、これに伴い半導体チップ自体の小型
化が要求される。更に装置の多機能化や高速化に応える
べく、超多ピン，狭ピッチ化も強く望まれている。
短小化が要求され、これに伴い半導体チップ自体の小型
化が要求される。更に装置の多機能化や高速化に応える
べく、超多ピン，狭ピッチ化も強く望まれている。
一方、半導体装置を構成するリードフレームは、Cu合
金等から成る金属板をプレス加工やエッチング加工によ
ってダイパットと、これに対向配列した複数本のインナ
リードと、更にこのインナリードに連設したアウターリ
ードによって形成される。ダイパットに半導体チップが
搭載され、この半導体チップとインナリードの先端部は
Au細線によって接続される。よって半導体チップの小型
化及び装置の超多ピン，超狭ピッチ化の要求に応える為
には、少なくとも各インナリードのピッチを最小に加工
しなければならない。しかし通常インナリードのピッチ
間加工精度は、板厚の80％程度が限界とされる為上述の
如く多ピン化を実現するにはインナリードの先端部をダ
イパットより遠ざける、所謂アウターリード側に後退さ
せた状態で形成しなければならない。
金等から成る金属板をプレス加工やエッチング加工によ
ってダイパットと、これに対向配列した複数本のインナ
リードと、更にこのインナリードに連設したアウターリ
ードによって形成される。ダイパットに半導体チップが
搭載され、この半導体チップとインナリードの先端部は
Au細線によって接続される。よって半導体チップの小型
化及び装置の超多ピン，超狭ピッチ化の要求に応える為
には、少なくとも各インナリードのピッチを最小に加工
しなければならない。しかし通常インナリードのピッチ
間加工精度は、板厚の80％程度が限界とされる為上述の
如く多ピン化を実現するにはインナリードの先端部をダ
イパットより遠ざける、所謂アウターリード側に後退さ
せた状態で形成しなければならない。
＜考案が解決しようとする課題＞ 上述の如く、インナリードの先端部をダイパットから
遠ざけて形成すれば、ダイパット上に搭載された半導体
チップとインナリードの先端部とを接続するAu細線は、
上記遠ざかった長さ分に応じて長くなる。
遠ざけて形成すれば、ダイパット上に搭載された半導体
チップとインナリードの先端部とを接続するAu細線は、
上記遠ざかった長さ分に応じて長くなる。
この様にAu細線が長くなれば、半導体チップとインナ
リードとに接続する際の所謂ワイヤボンド工程時におけ
る歩留り低下は著しく、更に又モールド樹脂によるパッ
ケージング工程でのワイヤ流れや変動によって短絡が生
じる。
リードとに接続する際の所謂ワイヤボンド工程時におけ
る歩留り低下は著しく、更に又モールド樹脂によるパッ
ケージング工程でのワイヤ流れや変動によって短絡が生
じる。
この様に半導体装置の小型化に対応して単に多ピン
化，超狭ピッチ化を実現しようとすれば、むしろ半導体
装置の製造歩留りを低下させることになる。
化，超狭ピッチ化を実現しようとすれば、むしろ半導体
装置の製造歩留りを低下させることになる。
＜課題を解決するための手段＞ 前述の課題を解決すべく案出された本考案のリードフ
レームは、半導体チップを搭載する為のタイパッドに先
端部を向けて配列した複数本のインナーリードと当該イ
ンナーリードの後端部に連設したアウターリードとを有
すると共に上記複数のインナーリードのうちの少なくと
も１本置きのインナーリードの先端部をアウターリード
側に後退させてなる１枚のリードフレーム本体と、先端
部を前記ダイパッドに向けると共に後端部を前記後退さ
せたインナーリードの先端部上に電気的に接続させた枚
葉状のリード片とを備えたものである。
レームは、半導体チップを搭載する為のタイパッドに先
端部を向けて配列した複数本のインナーリードと当該イ
ンナーリードの後端部に連設したアウターリードとを有
すると共に上記複数のインナーリードのうちの少なくと
も１本置きのインナーリードの先端部をアウターリード
側に後退させてなる１枚のリードフレーム本体と、先端
部を前記ダイパッドに向けると共に後端部を前記後退さ
せたインナーリードの先端部上に電気的に接続させた枚
葉状のリード片とを備えたものである。
＜作用＞ リードフレーム本体では、少なくとも１本置きのイン
ナーリードの先端部はそれ以外のインナーリードの先端
部よりアウターリード側に後退しているため、両側のイ
ンナーリードの先端部間のピッチは大きくなり、その分
ダイパッドに対して十分接近させることができる。しか
も後退したインナーリードの先端部に枚葉状のリード片
の後端部が電気的に接続されるので、加工精度の限界に
かかわらずリード片の先端部をもダイパットに対してよ
り接近させることが可能になる。さらに、一枚のリード
フレーム本体におけるインナーリードの先端部に上記リ
ード片を接続させた構成になっていることから、全ての
アウターリードはリードフレーム本体として一体に構成
され加工精度が確保される。
ナーリードの先端部はそれ以外のインナーリードの先端
部よりアウターリード側に後退しているため、両側のイ
ンナーリードの先端部間のピッチは大きくなり、その分
ダイパッドに対して十分接近させることができる。しか
も後退したインナーリードの先端部に枚葉状のリード片
の後端部が電気的に接続されるので、加工精度の限界に
かかわらずリード片の先端部をもダイパットに対してよ
り接近させることが可能になる。さらに、一枚のリード
フレーム本体におけるインナーリードの先端部に上記リ
ード片を接続させた構成になっていることから、全ての
アウターリードはリードフレーム本体として一体に構成
され加工精度が確保される。
＜実施例＞ 本考案に係る半導体装置用リードフレームを図面に基
づき詳細に説明する。
づき詳細に説明する。
第１図は、本リードフレームの要部平面図であり、第
２図は、同第１図におけるＸ−Ｘ矢視図である。
２図は、同第１図におけるＸ−Ｘ矢視図である。
リードフレーム１は、Cu合金等から成る金属板をプレ
ス打抜き加工やエッチング加工により形成される。その
主要な構成は、ダイパット２を含むリードフレーム本体
３と、枚葉状のリード片6,7とからなる。
ス打抜き加工やエッチング加工により形成される。その
主要な構成は、ダイパット２を含むリードフレーム本体
３と、枚葉状のリード片6,7とからなる。
第３図（Ａ）は、リードフレーム本体３を説明する平
面図である。すなわち、このダイパット２に先端部を向
けた状態で配列された複数本のインナーリード31乃至35
と、このインナーリード31乃至35の後端部に連接される
アウターリード５と、これらのインナーリード31乃至35
及びアウターリード５を一体に支持するダム４とからな
る。又インナリード31乃至35のうち、１本置きのインナ
リード、図例ではインナリード31と33間のインナリード
32及び同33と35間のインナリード34は、その先端部32a,
34aを夫々両側のインナリードの先端部31aと33a及び33a
と35aよりアウターリード５側に後退して形成される。
面図である。すなわち、このダイパット２に先端部を向
けた状態で配列された複数本のインナーリード31乃至35
と、このインナーリード31乃至35の後端部に連接される
アウターリード５と、これらのインナーリード31乃至35
及びアウターリード５を一体に支持するダム４とからな
る。又インナリード31乃至35のうち、１本置きのインナ
リード、図例ではインナリード31と33間のインナリード
32及び同33と35間のインナリード34は、その先端部32a,
34aを夫々両側のインナリードの先端部31aと33a及び33a
と35aよりアウターリード５側に後退して形成される。
一方リード片6,7は第３図（Ｂ）に示す如く、リード
フレーム本体３と同様の加工手段にて、上記インナリー
ド31,33,35と略同形に形成される。そして図例のカット
ラインＬによって所定の長さｌの位置でカットされる。
長さｌは、インナリードのピッチ，加工精度，半導体チ
ップの大きさ等によって相対的に定められる。又斯かる
際に各リード片6,7が成す間隔Ｏを保持する為、カット
する前に予めリード片6,7の先端部6a,7aの裏面側に絶縁
テープ８を貼り付ける。この間隔Ｏはリード片６と７の
間にインナリード33が配置されて、各インナリードのピ
ッチを十分確保できる寸法を有するものである（第１図
参照）。
フレーム本体３と同様の加工手段にて、上記インナリー
ド31,33,35と略同形に形成される。そして図例のカット
ラインＬによって所定の長さｌの位置でカットされる。
長さｌは、インナリードのピッチ，加工精度，半導体チ
ップの大きさ等によって相対的に定められる。又斯かる
際に各リード片6,7が成す間隔Ｏを保持する為、カット
する前に予めリード片6,7の先端部6a,7aの裏面側に絶縁
テープ８を貼り付ける。この間隔Ｏはリード片６と７の
間にインナリード33が配置されて、各インナリードのピ
ッチを十分確保できる寸法を有するものである（第１図
参照）。
上記構成のリードフレーム本体３に対し、リード片6,
7を配置するには、先ず第３図（Ａ）に示す如くインナ
リード32の先端部32aと同34の先端部34aの近傍に、例え
ばテープ状の異方性導電膜９を貼着する。そしてリード
片6,7の各後端部6b,7bを夫々異方性導電膜９を介してイ
ンナリード32と同34の先端部32aと34aに夫々配置して押
圧する。又斯かる際にリード片6,7の先端部6a,7aの裏面
側に貼り付けられた絶縁テープ８は、インナリード33の
上面に配置される。よって第２図に示す如くリード片６
において、その後端部6bとリードフレーム32の先端部32
aの上面では押圧によって異方性導電膜９が電気的に接
続され導通状態となる。
7を配置するには、先ず第３図（Ａ）に示す如くインナ
リード32の先端部32aと同34の先端部34aの近傍に、例え
ばテープ状の異方性導電膜９を貼着する。そしてリード
片6,7の各後端部6b,7bを夫々異方性導電膜９を介してイ
ンナリード32と同34の先端部32aと34aに夫々配置して押
圧する。又斯かる際にリード片6,7の先端部6a,7aの裏面
側に貼り付けられた絶縁テープ８は、インナリード33の
上面に配置される。よって第２図に示す如くリード片６
において、その後端部6bとリードフレーム32の先端部32
aの上面では押圧によって異方性導電膜９が電気的に接
続され導通状態となる。
一方先端部6aは絶縁テープ８によって両側のインナリ
ードの先端部31a,33aと絶縁される。同様にリード片７
においても先端部7aは両側のインナリードと絶縁され
る。そのため、リードフレーム本体３のインナーリード
31,33にリード片６が重なった状態でも、またリードフ
レーム本体３のインナーリード33,35に同様にリード片
７が重なっても、絶縁テープ８の存在により各リード片
6,7と上記各インナーリード31,33,35は電気的に絶縁さ
れた状態になる。
ードの先端部31a,33aと絶縁される。同様にリード片７
においても先端部7aは両側のインナリードと絶縁され
る。そのため、リードフレーム本体３のインナーリード
31,33にリード片６が重なった状態でも、またリードフ
レーム本体３のインナーリード33,35に同様にリード片
７が重なっても、絶縁テープ８の存在により各リード片
6,7と上記各インナーリード31,33,35は電気的に絶縁さ
れた状態になる。
上記構成のリードフレーム１において、各先端部31a,
6a,33a,7a,35aはインナリードの加工精度の限界にかか
わらず、ダイパット２側に近づかせることができる。
6a,33a,7a,35aはインナリードの加工精度の限界にかか
わらず、ダイパット２側に近づかせることができる。
よって第４図に示す如く、ダイパット２上に搭載され
た半導体チップＳと上記リードフレーム本体３の各イン
ナリード31,33,35の先端部31a,33a,35aに接続するAu細
線W1は勿論のこと、半導体チップＳとリード片6,7の先
端部6a,7aに接続するAu細線W2もその長さを短くするこ
とができる。
た半導体チップＳと上記リードフレーム本体３の各イン
ナリード31,33,35の先端部31a,33a,35aに接続するAu細
線W1は勿論のこと、半導体チップＳとリード片6,7の先
端部6a,7aに接続するAu細線W2もその長さを短くするこ
とができる。
第５図は本考案の他の実施例を説明する図であり、第
６図は同Ｙ−Ｙ矢視図である。
６図は同Ｙ−Ｙ矢視図である。
本実施例のリードフレーム１は、リード片6,7を、何
れもリードフレーム本体３の各インナリード31,33,35に
重ねることなく配置したものである。
れもリードフレーム本体３の各インナリード31,33,35に
重ねることなく配置したものである。
しかしこの場合でもリード片6,7の各先端部6a,7aはイ
ンナリード31,33,35に近接する為、図例の如くリード片
6,7とインナリード31,33,35との間に絶縁テープ８を介
在させておく必要がある。
ンナリード31,33,35に近接する為、図例の如くリード片
6,7とインナリード31,33,35との間に絶縁テープ８を介
在させておく必要がある。
これによって半導体チップと各先端部31a,6a,33a,7a,
35aに接続する各Au細線の長さは略同一長となる。
35aに接続する各Au細線の長さは略同一長となる。
上記各実施例においては、インナリードのうち１本置
きのインナリードの先端部をアウターリード側に後退さ
せたリードフレーム本体を用いたが、本考案はこれに限
定されるものではなく複数本置きに後退させるものでも
よく、１本置きと２本置きを交互に繰り返して後退させ
るものでもよい。何れにしても下層リードフレームは、
一枚の板状体からなると共に、少なくとも１本置きのイ
ンナーリードの先端部をアウターリード側に後退させた
ものであればよい。
きのインナリードの先端部をアウターリード側に後退さ
せたリードフレーム本体を用いたが、本考案はこれに限
定されるものではなく複数本置きに後退させるものでも
よく、１本置きと２本置きを交互に繰り返して後退させ
るものでもよい。何れにしても下層リードフレームは、
一枚の板状体からなると共に、少なくとも１本置きのイ
ンナーリードの先端部をアウターリード側に後退させた
ものであればよい。
＜考案の効果＞ インナリードの先端部は、板厚に対応する加工精度に
かかわらずダイパットに接近して配置できるので、Au細
線の長さも短くなり、ワイヤボンディング時の歩留りも
向上し且つパッケージング工程での短絡もなくなる。そ
の結果ファインピッチ化が実現でき、よって半導体装置
の小型化，多機能化，高速化に十分対応可能となる。
かかわらずダイパットに接近して配置できるので、Au細
線の長さも短くなり、ワイヤボンディング時の歩留りも
向上し且つパッケージング工程での短絡もなくなる。そ
の結果ファインピッチ化が実現でき、よって半導体装置
の小型化，多機能化，高速化に十分対応可能となる。
しかも、リードフレーム本体は一枚の板状体からなる
ものであるため、半導体組立装置は従前のものをそのま
ま使用できるので製造コストを上昇させることもなく、
アウターリードの加工精度を維持することができる。
ものであるため、半導体組立装置は従前のものをそのま
ま使用できるので製造コストを上昇させることもなく、
アウターリードの加工精度を維持することができる。
第１図は、本考案に係るリードフレームの要部平面図、 第２図は、第１図におけるＸ−Ｘ矢視図、 第３図（Ａ）は、リードフレーム本体を説明する平面
図、 第３図（Ｂ）は、リード片の製造及び構成を示す平面
図、 第４図は、本リードフレームと半導体チップの接続状態
を示す側面概略図、 第５図は、他の実施例を説明する為の要部平面図、 第６図は、第５図におけるＹ−Ｙ矢視図である。 １……リードフレーム,2……ダイパット,3……リードフ
レーム本体,31乃至35……インナリード,31a乃至35a……
先端部,31b乃至35b……後端部,4……ダム,5……アウタ
ーリード,6,7……リード片,6a,7a……先端部,6b,7b……
後端部,8……絶縁テープ,9……異方性導電膜,S……半導
体チップ，W1,W2……Au細線。
図、 第３図（Ｂ）は、リード片の製造及び構成を示す平面
図、 第４図は、本リードフレームと半導体チップの接続状態
を示す側面概略図、 第５図は、他の実施例を説明する為の要部平面図、 第６図は、第５図におけるＹ−Ｙ矢視図である。 １……リードフレーム,2……ダイパット,3……リードフ
レーム本体,31乃至35……インナリード,31a乃至35a……
先端部,31b乃至35b……後端部,4……ダム,5……アウタ
ーリード,6,7……リード片,6a,7a……先端部,6b,7b……
後端部,8……絶縁テープ,9……異方性導電膜,S……半導
体チップ，W1,W2……Au細線。
Claims (1)
- 【請求項１】半導体チップを搭載する為のタイパッドに
先端部を向けて配列した複数本のインナーリードと当該
インナーリードの後端部に連設したアウターリードとを
有すると共に前記複数のインナーリードのうちの少なく
とも１本置きのインナーリードの先端部をアウターリー
ド側に後退させてなる１枚のリードフレーム本体と、 先端部を前記ダイパッドに向けると共に後端部を前記後
退させたインナーリードの先端部上に電気的に接続させ
た枚葉状のリード片と、 を備えたことを特徴とする半導体装置用リードフレー
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990095923U JP2526169Y2 (ja) | 1990-09-12 | 1990-09-12 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990095923U JP2526169Y2 (ja) | 1990-09-12 | 1990-09-12 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452755U JPH0452755U (ja) | 1992-05-06 |
| JP2526169Y2 true JP2526169Y2 (ja) | 1997-02-19 |
Family
ID=31835043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990095923U Expired - Fee Related JP2526169Y2 (ja) | 1990-09-12 | 1990-09-12 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2526169Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132735B2 (en) * | 2005-03-07 | 2006-11-07 | Agere Systems Inc. | Integrated circuit package with lead fingers extending into a slot of a die paddle |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606330B2 (ja) * | 1988-11-02 | 1997-04-30 | 日本電気株式会社 | 半導体装置 |
| JPH02156661A (ja) * | 1988-12-09 | 1990-06-15 | Mitsui High Tec Inc | リードフレームおよびその製造方法 |
| JPH02189944A (ja) * | 1989-01-18 | 1990-07-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPH02209760A (ja) * | 1989-02-09 | 1990-08-21 | Shinko Electric Ind Co Ltd | 多重リードフレーム |
-
1990
- 1990-09-12 JP JP1990095923U patent/JP2526169Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452755U (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800419A (en) | Support assembly for integrated circuits | |
| US10115658B2 (en) | Semiconductor device | |
| JPH04324662A (ja) | 半導体パッケージ | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| KR20050004059A (ko) | 반도체 장치 및 리드 프레임 | |
| JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2526169Y2 (ja) | 半導体装置用リードフレーム | |
| JP2807944B2 (ja) | 混成集積回路装置及びその製造方法 | |
| JPH0783035B2 (ja) | 半導体装置 | |
| EP1605506A2 (en) | Semiconductor device | |
| JP2629853B2 (ja) | 半導体装置 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02216839A (ja) | 半導体装置 | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP2509435Y2 (ja) | リ―ドフレ―ム | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH08204119A (ja) | 半導体装置 | |
| JP2511765Y2 (ja) | リ―ドフレ―ム | |
| KR930005495B1 (ko) | 리드프레임 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |