JPH02209760A - 多重リードフレーム - Google Patents
多重リードフレームInfo
- Publication number
- JPH02209760A JPH02209760A JP3059489A JP3059489A JPH02209760A JP H02209760 A JPH02209760 A JP H02209760A JP 3059489 A JP3059489 A JP 3059489A JP 3059489 A JP3059489 A JP 3059489A JP H02209760 A JPH02209760 A JP H02209760A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead frame
- lead
- external
- superposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 7
- 238000005452 bending Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は多重リードフレームに関する。
(従来の技術)
半導体素子の益々の高集積化により、これを収納するパ
ッケージに用いられるリードフレームも益々高密度化、
多ピン化が要望されている。
ッケージに用いられるリードフレームも益々高密度化、
多ピン化が要望されている。
リードフレームはプレス加工、もしくはエツチング加工
によって形成されるが、その際の抜き幅は材厚程度と限
界があり、現在ではリード幅が0.1mm、リード間隔
も0.1mm程度が限界となっている。
によって形成されるが、その際の抜き幅は材厚程度と限
界があり、現在ではリード幅が0.1mm、リード間隔
も0.1mm程度が限界となっている。
そこで高密度化、多ピン化を達成すべく、出願人は多重
リードフレームを発案し、既に特許出願している (特開昭63−66959号)。。
リードフレームを発案し、既に特許出願している (特開昭63−66959号)。。
この多重リードフレームは、内部リード側と外部リード
側とが上下方向に重なるように複数枚のリードフレーム
を絶縁スペーサを介して接合している。
側とが上下方向に重なるように複数枚のリードフレーム
を絶縁スペーサを介して接合している。
(発明が解決しようとする課題)
しかしながら上記従来の多重リードフレームにあっては
次のような問題点を有している。
次のような問題点を有している。
すなわち、半導体装置を基板等に実装するには、外部リ
ードを折り曲げて基板等のソケットに挿入するか、ある
いははんだ付けを行う必要があるが、外部リードが上下
に重なっているため、折り曲げた際、外側と内側の外部
リードが生じてしまい、したがってソケットの構造が複
雑となり、またはんだ付けも極めて困難となるなど、実
装上大きな問題点を有していた。
ードを折り曲げて基板等のソケットに挿入するか、ある
いははんだ付けを行う必要があるが、外部リードが上下
に重なっているため、折り曲げた際、外側と内側の外部
リードが生じてしまい、したがってソケットの構造が複
雑となり、またはんだ付けも極めて困難となるなど、実
装上大きな問題点を有していた。
また上下に重なっている外部リードを折り曲げる作業も
極めて厄介である。例えば、上下のリードフレームが絶
縁スペーサを介在させて接合されているために、折り曲
げた際、外側のリードフレームと内側のリードフレーム
とでは曲折部のアールが異なり、したがって絶縁スペー
サがずれて剥離したり、リードフレームにテンションが
かかって変形するなどの問題点があった。
極めて厄介である。例えば、上下のリードフレームが絶
縁スペーサを介在させて接合されているために、折り曲
げた際、外側のリードフレームと内側のリードフレーム
とでは曲折部のアールが異なり、したがって絶縁スペー
サがずれて剥離したり、リードフレームにテンションが
かかって変形するなどの問題点があった。
そこで本発明は上記問題点を解消すべくなされたもので
あり、その目的とするところは、高密度化、多ビン化を
達成できると同時に、外部リードの折り曲げも通常と同
様に行え、また半導体装置として組立てた際の半導体装
置の実装も通常と変らず行うことのできる多重リードフ
レームを提供するにある。
あり、その目的とするところは、高密度化、多ビン化を
達成できると同時に、外部リードの折り曲げも通常と同
様に行え、また半導体装置として組立てた際の半導体装
置の実装も通常と変らず行うことのできる多重リードフ
レームを提供するにある。
(課題を解決するための手段)
上記目的による本発明では、複数枚のリードフレームが
絶縁スペーサを介して重ねて接合されて成る多重リード
フレームにおいて、前記リードフレームは、内部リード
が上下方向に重なるように配置され、外部リードは上下
方向に重ならないように配置されていることを特徴とし
ている。
絶縁スペーサを介して重ねて接合されて成る多重リード
フレームにおいて、前記リードフレームは、内部リード
が上下方向に重なるように配置され、外部リードは上下
方向に重ならないように配置されていることを特徴とし
ている。
(作用)
リードフレームの外部リードが上下方向に重ならないよ
うに配置されているので、外部リードを必要個所で折り
曲げる際、その外側面が面一となるよう容易に折り曲げ
ることができる。
うに配置されているので、外部リードを必要個所で折り
曲げる際、その外側面が面一となるよう容易に折り曲げ
ることができる。
このように外部リードがその外側面が面一となるよう折
り曲げられることによって、半導体装置の基板等への実
装が従来と同じ方法で容易に行えるようになる。
り曲げられることによって、半導体装置の基板等への実
装が従来と同じ方法で容易に行えるようになる。
(実施例)
以下では本発明の好適な一実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
第1図は多重リードフレームの断面図である。
IOは上側リードフレーム、12は下側リードフレーム
である。14は上側リードフレーム10の内部リード、
16はその外部リード、18はダムバー(第2図)であ
る。20は下側リードフレーム12のダイパッド、22
はその内部リード、24は外部リード、26はダムバー
(第2図)である。
である。14は上側リードフレーム10の内部リード、
16はその外部リード、18はダムバー(第2図)であ
る。20は下側リードフレーム12のダイパッド、22
はその内部リード、24は外部リード、26はダムバー
(第2図)である。
本発明では、上側リードフレーム10の内部リード14
を下側リードフレーム12の内部リード22の上方にく
るように重ね合せて配置し、上側リードフレーム10の
外部リード16は下側リードフレーム12の外部リード
24間に位置するよう配置する(第2図)。上下リード
フレームの内部リード14.22は互いの絶縁を図るた
め、また両者を接合するため、接着剤付の絶縁スペーサ
28.30によって固定される。
を下側リードフレーム12の内部リード22の上方にく
るように重ね合せて配置し、上側リードフレーム10の
外部リード16は下側リードフレーム12の外部リード
24間に位置するよう配置する(第2図)。上下リード
フレームの内部リード14.22は互いの絶縁を図るた
め、また両者を接合するため、接着剤付の絶縁スペーサ
28.30によって固定される。
なお上側リードフレーム10の内部リード14先端は、
半導体素子32との間のワイヤボンディングを可能にす
るため、下側リードフレーム12の内部リード22先端
よりも後退させる。また両内部リード14.22先端に
は必要に応じてコイニングを施す。
半導体素子32との間のワイヤボンディングを可能にす
るため、下側リードフレーム12の内部リード22先端
よりも後退させる。また両内部リード14.22先端に
は必要に応じてコイニングを施す。
両リードフレーム10.12のダムバー18.26は、
リードフレームを樹脂モールドする際のリード間への樹
脂洩れを防止するためのものである。
リードフレームを樹脂モールドする際のリード間への樹
脂洩れを防止するためのものである。
上側リードフレーム10が下側リードフレーム12に対
して絶縁スペーサ28.30の厚み分だけ浮き上がって
、両者の隙間から樹脂洩れが生じないように、第3図に
示すように、両ダムバー18.26が密接するように下
型34と上型36とでダムバ一部分を押圧して樹脂を注
入するとよい。上下両リードフレーム10.12はこの
ダムバ一部分で接触するが、このダムバー18.26は
成形後切断除去されるので問題はない。
して絶縁スペーサ28.30の厚み分だけ浮き上がって
、両者の隙間から樹脂洩れが生じないように、第3図に
示すように、両ダムバー18.26が密接するように下
型34と上型36とでダムバ一部分を押圧して樹脂を注
入するとよい。上下両リードフレーム10.12はこの
ダムバ一部分で接触するが、このダムバー18.26は
成形後切断除去されるので問題はない。
なお第4図に示すように、両ダムバー18.26間も絶
縁スペーサ38により固定してもよい。この場合には絶
縁スペーサ38も樹脂洩れ防止の作用をする。
縁スペーサ38により固定してもよい。この場合には絶
縁スペーサ38も樹脂洩れ防止の作用をする。
本発明では、外部リードI6.24が上下に重なってい
ないので、図面に示すように、外部り一ド16.24を
その外側面が面一となるように折り曲げることができる
。
ないので、図面に示すように、外部り一ド16.24を
その外側面が面一となるように折り曲げることができる
。
外部リード16.24のパターンは内部リード14.2
2のパターンに比して密にならないので、本発明では上
下リードフレームの内部リード14.22側のみを上下
に重ねて多ビン化を達成し、外部リード16.24側は
上下に重ならないようにして、折り曲げ加工を容易にし
た。また外部り一ド16.24をその外側面が面一とな
るように折り曲げることによって、半導体装置を従来の
方法と同一の方法で基板等に実装することが可能となっ
た。
2のパターンに比して密にならないので、本発明では上
下リードフレームの内部リード14.22側のみを上下
に重ねて多ビン化を達成し、外部リード16.24側は
上下に重ならないようにして、折り曲げ加工を容易にし
た。また外部り一ド16.24をその外側面が面一とな
るように折り曲げることによって、半導体装置を従来の
方法と同一の方法で基板等に実装することが可能となっ
た。
本発明の多重リードフレームは樹脂封止型半導体装置用
に限られるものではなく、低融点ガラス封止型半導体装
置用などにも用いることができる。
に限られるものではなく、低融点ガラス封止型半導体装
置用などにも用いることができる。
なお上記実施例では内部リードを二重にしたものについ
て説明したが、三重以上の多重とすることもできる。こ
の場合にあっても外部リードは上下に重ならないように
配置することはもちろんである。
て説明したが、三重以上の多重とすることもできる。こ
の場合にあっても外部リードは上下に重ならないように
配置することはもちろんである。
また上記実施例では、内部リード14.22間を絶縁ス
ペーサ2個所により固定したが、この固定個所も特に限
定されない。外部リード16.24をその外側面が面一
となるように折り曲げてのち、その外部リード16.2
4の外側面あるいは内側面に絶縁性テープを貼着して、
外部リード1G、24を固定するのも有効である。
ペーサ2個所により固定したが、この固定個所も特に限
定されない。外部リード16.24をその外側面が面一
となるように折り曲げてのち、その外部リード16.2
4の外側面あるいは内側面に絶縁性テープを貼着して、
外部リード1G、24を固定するのも有効である。
また場合によっては、上下のリードフレームのフレーム
部間を絶縁スペーサで接合することも(図示せず)、両
リードフレームのずれ、変形を防止する上で有効である
。
部間を絶縁スペーサで接合することも(図示せず)、両
リードフレームのずれ、変形を防止する上で有効である
。
以上、本発明につき好適な実施例を挙げて種々説明した
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
(発明の効果)
以上のように本発明では、内部リードを多重にすること
によって高密度化、多ピン化が達成され、また一方、外
部リード側は上下方向に重なっていないので、所定個所
での折り曲げを容易に行うことができる。
によって高密度化、多ピン化が達成され、また一方、外
部リード側は上下方向に重なっていないので、所定個所
での折り曲げを容易に行うことができる。
また外部リードが、その外側面が面一となるよう折り曲
げられることによって、半導体装置に組立てた際、半導
体装置の基板等への実装を従来と同一の方法で行えると
いう著効を奏する。
げられることによって、半導体装置に組立てた際、半導
体装置の基板等への実装を従来と同一の方法で行えると
いう著効を奏する。
第1図は本発明に係る多重リードフレームの一例を示す
断面図、第2図はその部分平面図、第3図は樹脂封止の
一例を示す部分断面図、第4図はダムバー間を絶縁スペ
ーサで固定した実施例を示す説明図である。 10・・・上側リードフレーム、 12・・・下側リードフレーム、 14.22 ・ ・ ・内部リード、 16.24・・・外部リード、 18・・・ダムバー
20・ ・ ・グイパッド、 28.30・・・絶縁スペーサ、 32・・・半導体素
子。 第 図 第 図 第 図 第 図 手続補正書 平成 1年 6月 8日
断面図、第2図はその部分平面図、第3図は樹脂封止の
一例を示す部分断面図、第4図はダムバー間を絶縁スペ
ーサで固定した実施例を示す説明図である。 10・・・上側リードフレーム、 12・・・下側リードフレーム、 14.22 ・ ・ ・内部リード、 16.24・・・外部リード、 18・・・ダムバー
20・ ・ ・グイパッド、 28.30・・・絶縁スペーサ、 32・・・半導体素
子。 第 図 第 図 第 図 第 図 手続補正書 平成 1年 6月 8日
Claims (1)
- 【特許請求の範囲】 1、複数枚のリードフレームが絶縁スペーサを介して重
ねて接合されて成る多重リードフレームにおいて、 前記リードフレームは、内部リードが上下 方向に重なるように配置され、外部リードは上下方向に
重ならないように配置されていることを特徴とする多重
リードフレーム。 2、前記外部リードが、その外側面が面一となるよう折
り曲げられていることを特徴とする請求項1記載の多重
リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3059489A JPH02209760A (ja) | 1989-02-09 | 1989-02-09 | 多重リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3059489A JPH02209760A (ja) | 1989-02-09 | 1989-02-09 | 多重リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02209760A true JPH02209760A (ja) | 1990-08-21 |
Family
ID=12308193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3059489A Pending JPH02209760A (ja) | 1989-02-09 | 1989-02-09 | 多重リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02209760A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0452755U (ja) * | 1990-09-12 | 1992-05-06 | ||
US5864173A (en) * | 1995-04-05 | 1999-01-26 | National Semiconductor Corporation | Multi-layer lead frame |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52138870A (en) * | 1976-05-14 | 1977-11-19 | Nec Corp | Semiconductor package |
JPS5851525A (ja) * | 1981-09-22 | 1983-03-26 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPS62173749A (ja) * | 1986-01-27 | 1987-07-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-02-09 JP JP3059489A patent/JPH02209760A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52138870A (en) * | 1976-05-14 | 1977-11-19 | Nec Corp | Semiconductor package |
JPS5851525A (ja) * | 1981-09-22 | 1983-03-26 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPS62173749A (ja) * | 1986-01-27 | 1987-07-30 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0452755U (ja) * | 1990-09-12 | 1992-05-06 | ||
US5864173A (en) * | 1995-04-05 | 1999-01-26 | National Semiconductor Corporation | Multi-layer lead frame |
US5994768A (en) * | 1995-04-05 | 1999-11-30 | National Semiconductor Corporation | Multi-layer lead frame |
US6087204A (en) * | 1995-04-05 | 2000-07-11 | National Semiconductor Corporation | Method of making a multi-layer lead frame |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100190981B1 (ko) | 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임 | |
US5084753A (en) | Packaging for multiple chips on a single leadframe | |
US4951119A (en) | Lead frame for semiconductor devices | |
EP0683518A2 (en) | Lead frame and semiconductor device | |
JPH10200038A (ja) | ボトムリード半導体パッケージ及びその製造方法 | |
JP2006108306A (ja) | リードフレームおよびそれを用いた半導体パッケージ | |
US5635009A (en) | Method for sticking an insulating film to a lead frame | |
JPH02209760A (ja) | 多重リードフレーム | |
JP2000228415A (ja) | 半導体装置の製造方法およびそれに用いられる基板フレーム | |
US5661900A (en) | Method of fabricating an ultrasonically welded plastic support ring | |
JPS62142338A (ja) | 半導体装置用パツケ−ジ | |
JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
JP3821865B2 (ja) | 半導体装置の製造方法 | |
JPH0385277A (ja) | フィルムキャリヤ用スペーサ | |
JPH04164344A (ja) | フィルムキャリアテープ | |
JP3024608B2 (ja) | 半導体装置の製造方法 | |
JPS6333853A (ja) | 集積回路パツケ−ジ | |
JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
JPS6070752A (ja) | 半導体装置の製造方法 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPH01208851A (ja) | 電子部品の実装構造 | |
JP3275567B2 (ja) | Tabの製造方法 | |
JPH0888310A (ja) | 樹脂封止半導体装置 | |
KR100294912B1 (ko) | 유에프피엘패키지및그제조방법 |