JPH0637131A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0637131A
JPH0637131A JP4187854A JP18785492A JPH0637131A JP H0637131 A JPH0637131 A JP H0637131A JP 4187854 A JP4187854 A JP 4187854A JP 18785492 A JP18785492 A JP 18785492A JP H0637131 A JPH0637131 A JP H0637131A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
lead
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4187854A
Other languages
English (en)
Inventor
Hiroshi Mikino
博 三木野
Hiroshi Watanabe
宏 渡辺
Kunihiro Tsubosaki
邦宏 坪崎
Masahiro Ichitani
昌弘 一谷
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4187854A priority Critical patent/JPH0637131A/ja
Publication of JPH0637131A publication Critical patent/JPH0637131A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路装置において、ワイヤボンデ
ィングの安定性を向上させ、ワイヤ接続の信頼性を向上
させ、インナーリードの本数を増大させる。 【構成】 半導体集積回路装置において、インナーリー
ド３の先端と半導体チップ１とを接着により固定する絶
縁フィルム４を用いたパッケージを備えた構造とした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に、たとえばＱＦＰ(Quad Flat Package) などの
パッケージを備えた半導体集積回路装置に適用して有効
な技術に関する。
【０００２】
【従来の技術】この種の半導体集積回路装置としては、
たとえば図５に示すようなものが考えられる。
【０００３】すなわち、この半導体集積回路装置は、Ｑ
ＦＰで封止されるリードフレーム１０のダイパッド９に
半導体チップ１を搭載し、その千鳥状のボンディングパ
ッド２に対応させてインナーリード３ａの先端を千鳥状
に配置し、外側のボンディングパッド２に接続されるワ
イヤ５と、内側のボンディングパッド２に接続されるワ
イヤ５との間で、ボンディングパッド２の直上のワイヤ
高さ、あるいはループ形状を変えた構造となっている。
【０００４】
【発明が解決しようとする課題】しかし、前記した従来
の半導体集積回路装置では、インナーリードの先端が細
く、かつ千鳥状に配置されているので、隣接するインナ
ーリードの長さが交互に異なり、長リードの押さえが不
充分となる。このため、ワイヤボンディングが不安定と
なり、ワイヤ接続の信頼性が低下するという問題があっ
た。
【０００５】また、現在、使用されているリードフレー
ム材では、プレスあるいはエッチングの加工寸法に限界
があり、インナーリードの本数を増大させることが困難
であるという問題があった。
【０００６】本発明の目的は、ワイヤボンディングの安
定性を向上させ、ワイヤ接続の信頼性を向上させること
のできる半導体集積回路装置を提供することにある。
【０００７】本発明の他の目的は、インナーリードの本
数を増大させることのできる半導体集積回路装置を提供
することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なもの概要を簡単に説明すれば、以
下の通りである。
【００１０】本発明の半導体集積回路装置は、インナー
リードの先端と半導体チップとを接着により固定する絶
縁フィルムまたは絶縁基板を用いたパッケージを備えた
構造としたものである。
【００１１】この場合、前記絶縁フィルム上または絶縁
基板上にエッチング加工または印刷により形成されるリ
ード配線パターンを設けた構造とすることができる。
【００１２】また、この場合、前記リード配線パターン
の内端と半導体チップのボンディングパッドおよびリー
ド配線パターンの外端とインナーリードの先端をそれぞ
れワイヤでボンディングした構造とすることができる。
【００１３】
【作用】本発明の半導体集積回路装置によれば、インナ
ーリードの先端と半導体チップとを接着により固定する
絶縁フィルムまたは絶縁基板を用いたパッケージを備え
た構造としたので、インナーリードの先端が千鳥状に配
置され、リード長さが交互に異なり、かつリード先端が
細くても、インナーリードを安定に押さえることができ
る。
【００１４】したがって、ワイヤボンディングの安定性
を向上させ、ワイヤ接続の信頼性を向上させることがで
きる。
【００１５】この場合、前記絶縁フィルムまたは絶縁基
板上にエッチング加工または印刷により形成されるリー
ド配線パターンを設けた構造としたので、ワイヤの長さ
を短くし、コストの低廉化を図ることができる。
【００１６】また、エッチング加工によりリード配線パ
ターンを微細ピッチに形成できるので、インナーリード
の本数を増大させることができる。
【００１７】また、この場合、前記リード配線パターン
の内端と半導体チップのボンディングパッドおよびリー
ド配線パターンの外端とインナーリードの先端とをそれ
ぞれワイヤでボンディングした構造としたので、インナ
ーリードのピッチに規制されず、標準化させることがで
きる。
【００１８】
【実施例１】図１は本発明の実施例１である半導体集積
回路装置を示す平面図である。
【００１９】本実施例１における半導体集積回路装置は
ＱＦＰを備え、このＱＦＰの製造に絶縁フィルム４を用
い、この絶縁フィルム４上には、千鳥状に配置されたイ
ンナーリード３の先端と半導体チップ１とを接着剤を介
して固定したものである。
【００２０】前記インナーリード３はプレスあるいはエ
ッチングにより形成されるもので、インナーリード３の
先端はリード長さを交互に変えて千鳥形状となってい
る。
【００２１】前記半導体チップ１はゲートアレイなどの
論理ＬＳＩを形成したシリコン単結晶からなり、この半
導体チップ１の主面には、周辺に沿ってボンディングパ
ッド２が千鳥状に配置されている。
【００２２】絶縁フィルム４上に接着により固定した千
鳥状のインナーリード３の先端と半導体チップ１の千鳥
状のボンディングパッド２とはＡｕなどのワイヤ５でボ
ンディングされている。
【００２３】次に、本実施例１の作用について説明す
る。
【００２４】ＱＦＰを備えた半導体集積回路装置を製造
する場合、まず、絶縁フィルム４を用い、この絶縁フィ
ルム４上に半導体チップ１と千鳥状のインナーリード３
の先端とを接着剤を介して固定する。
【００２５】次いで、絶縁フィルム４の上に固定した千
鳥状のインナーリード３の先端と、半導体チップ１の千
鳥状のボンディングパッド２とをワイヤ５でボンディン
グする。
【００２６】最後に、エポキシ系樹脂製のＱＦＰで封止
する。
【００２７】このように、ＱＦＰの製造に絶縁フィルム
４を用い、この絶縁フィルム４にインナーリード３の先
端と半導体チップ１とを接着により固定した構造とした
ので、インナーリード３の先端が千鳥状に配置され、イ
ンナーリード３の長さが交互に異なり、かつリード先端
が細くても、インナーリード３を安定に押さえることが
できる。
【００２８】したがって、ワイヤボンディングの安定性
を向上させ、ワイヤ接続の信頼性を向上させることがで
きる。
【００２９】
【実施例２】図２は本発明の実施例２である半導体集積
回路装置を示す平面図である。
【００３０】本実施例２における半導体集積回路装置
は、前記実施例１とほぼ同様の構成を有するが、メタル
付きポリミイドテープ６を用い、そのメタルをエッチン
グ加工することによりリード配線パターン７を形成し、
このリード配線パターン７の内端と半導体チップ１のボ
ンディングパッド２とをワイヤ５でボンディングし、リ
ード配線パターン７の外端とインナーリード３の先端を
直接電気的に接続した構造としたものである。
【００３１】本実施例２の作用効果については、前記実
施例１の作用効果に加えて、ワイヤ５の長さを短くし、
コストの低廉化を図ることができる。
【００３２】また、エッチング加工によりリード配線パ
ターン７を微細ピッチに形成できるので、インナーリー
ド３の本数を加工寸法の限界まで増大させることができ
る。
【００３３】
【実施例３】図３は本発明の実施例３である半導体集積
回路装置を示す平面図である。
【００３４】本実施例３における半導体集積回路装置
は、前記実施例２とほぼ同様の構成を有するが、リード
配線パターン７の先端８を平行に整列させ、このリード
配線パターン７の先端８と半導体チップ１のボンディン
グパッド２とをボンディングするワイヤ５を平行に整列
させた構造としたものである。
【００３５】本実施例３の作用効果については、前記実
施例２の作用効果に加えて、ワイヤ５のクロスをなく
し、認識カメラによる検査判別を容易に行うことができ
る。
【００３６】
【実施例４】図４は本発明の実施例４である半導体集積
回路装置を示す平面図である。
【００３７】本実施例４における半導体集積回路装置
は、前記実施例３とほぼ同様の構成を有するが、リード
配線パターン７の内端と半導体チップ１のボンディング
パッド２およびリード配線パターン７の外端とインナー
リード３の先端をそれぞれワイヤ５でボンディングした
構造としたものである。
【００３８】本実施例４の作用効果については、前記実
施例３の作用効果に加えて、リード配線パターン７の外
端とインナーリード３の先端とをワイヤ５でボンディン
グした構造としたので、インナーリード３のピッチに規
制されず、標準化させることができる。
【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４０】たとえば、前記実施例では、絶縁フィルム
に半導体チップとインナーリードとを接着により固定し
た場合について説明したが、これに限らず、セラミック
などの絶縁基板に半導体チップとインナーリードとを接
着により固定することもできる。
【００４１】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるＱＦ
Ｐを備えた半導体集積回路装置で説明したが、ＤＩＰ(D
ualInline Package) あるいはＰＬＣＣ(Plastic Leaded
Chip Carrier) を備えた半導体集積回路装置にも適用
できる。
【００４２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４３】(1).インナーリードの先端と半導体チップ
とを接着により固定する絶縁フィルムまたは絶縁基板を
用いたパッケージを備えた構造としたので、インナーリ
ードの先端が千鳥状に配置され、リード長さが交互に異
なり、かつリード先端が細くても、インナーリードを安
定に押さえることができる。
【００４４】(2).前記(1) の効果により、ワイヤボンデ
ィングの安定性を向上させ、ワイヤ接続の信頼性を向上
させることができる。
【００４５】(3).前記(1) の場合、絶縁フィルムまたは
絶縁基板上にエッチング加工または印刷により形成され
るリード配線パターンを設けた構造としたので、ワイヤ
の長さを短くし、コストの低廉化を図ることができる。
【００４６】(4).エッチング加工によりリード配線パタ
ーンを微細ピッチに形成できるので、インナーリードの
本数を加工寸法の限界まで増大させることができる。
【００４７】(5).前記(3) の場合、リード配線パターン
の内端と半導体チップのボンディングパッドおよびリー
ド配線パターンの外端とインナーリードの先端をそれぞ
れワイヤでボンディングした構造としたので、インナー
リードのピッチに規制されず、標準化させることができ
る。
【図面の簡単な説明】
【図１】本発明の実施例１である半導体集積回路装置を
示す平面図である。
【図２】本発明の実施例２である半導体集積回路装置を
示す平面図である。
【図３】本発明の実施例３である半導体集積回路装置を
示す平面図である。
【図４】本発明の実施例４である半導体集積回路装置を
示す平面図である。
【図５】従来例である半導体集積回路装置を示す平面図
である。
【符号の説明】
１ 半導体チップ ２ ボンディングパッド ３ インナーリード ３ａ インナーリード ４ 絶縁フィルム ５ ワイヤ ６ ポリミイドテープ ７ リード配線パターン ８ 先端 ９ ダイパッド １０ リードフレーム
フロントページの続き (72)発明者 一谷 昌弘 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 鈴木 博通 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 インナーリードの先端と半導体チップと
    を接着により固定する絶縁フィルムまたは絶縁基板を用
    いたパッケージを備えたことを特徴とする半導体集積回
    路装置。
  2. 【請求項２】 前記絶縁フィルム上または絶縁基板上に
    エッチング加工または印刷により形成されるリード配線
    パターンを設けたことを特徴とする請求項１記載の半導
    体集積回路装置。
  3. 【請求項３】 前記リード配線パターンの内端と半導体
    チップのボンディングパッドおよびリード配線パターン
    の外端とインナーリードの先端をそれぞれワイヤでボン
    ディングしたことを特徴とする請求項２記載の半導体集
    積回路装置。
JP4187854A 1992-07-15 1992-07-15 半導体集積回路装置 Pending JPH0637131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4187854A JPH0637131A (ja) 1992-07-15 1992-07-15 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4187854A JPH0637131A (ja) 1992-07-15 1992-07-15 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0637131A true JPH0637131A (ja) 1994-02-10

Family

ID=16213381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4187854A Pending JPH0637131A (ja) 1992-07-15 1992-07-15 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0637131A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105226A1 (ja) * 2002-06-05 2003-12-18 株式会社 ルネサステクノロジ 半導体装置
US6949837B2 (en) * 2002-06-26 2005-09-27 Samsung Electronics Co., Ltd. Bonding pad arrangement method for semiconductor devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105226A1 (ja) * 2002-06-05 2003-12-18 株式会社 ルネサステクノロジ 半導体装置
CN100377347C (zh) * 2002-06-05 2008-03-26 株式会社瑞萨科技 半导体器件
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device
KR100958400B1 (ko) * 2002-06-05 2010-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치
US6949837B2 (en) * 2002-06-26 2005-09-27 Samsung Electronics Co., Ltd. Bonding pad arrangement method for semiconductor devices

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US5521429A (en) Surface-mount flat package semiconductor device
US5703407A (en) Resin-sealed type semiconductor device
US7247944B2 (en) Connector assembly
US7339258B2 (en) Dual row leadframe and fabrication method
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US8445998B1 (en) Leadframe structures for semiconductor packages
US6127206A (en) Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus
JP3046630B2 (ja) 半導体集積回路装置
US6498389B1 (en) Ultra-thin semiconductor package device using a support tape
JPH0637131A (ja) 半導体集積回路装置
JP2913858B2 (ja) 混成集積回路
KR950014121B1 (ko) 반도체 장치
JP2646988B2 (ja) 樹脂封止型半導体装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
KR100481927B1 (ko) 반도체패키지및그제조방법
KR200159861Y1 (ko) 반도체 패키지
KR970007842B1 (ko) 플라스틱 반도체 패키지
JPS60136344A (ja) 半導体装置
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
KR960000220B1 (ko) 칩-온-보드형 반도체 패키지 및 그 제조 방법
KR950000278B1 (ko) 반도체 장치 및 그 제조방법
JP2577880B2 (ja) 半導体装置
JPH02198147A (ja) Ｉｃパッケージ
JPH08227903A (ja) 半導体装置