KR20050104205A - 칩 스택 패키지 - Google Patents

칩 스택 패키지 Download PDF

Info

Publication number
KR20050104205A
KR20050104205A KR1020040029569A KR20040029569A KR20050104205A KR 20050104205 A KR20050104205 A KR 20050104205A KR 1020040029569 A KR1020040029569 A KR 1020040029569A KR 20040029569 A KR20040029569 A KR 20040029569A KR 20050104205 A KR20050104205 A KR 20050104205A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
pcb
lower semiconductor
spacer
Prior art date
Application number
KR1020040029569A
Other languages
English (en)
Inventor
김종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040029569A priority Critical patent/KR20050104205A/ko
Publication of KR20050104205A publication Critical patent/KR20050104205A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 센터 패드형 칩 스택에 있어서, 본딩 와이어의 길이를 줄여 센터 패드형 칩을 안정적으로 스택할 수 있는 칩 스택 패키지를 개시한다. 개시된 본 발명의 칩 스택 패키지는, 배선이 구비된 PCB 상에 하부 반도체 칩이 부착되고, 상기 하부 반도체 칩 활성면의 센터에 구비된 본딩패드가 노출되도록 상기 하부 반도체 칩 상에 금속패턴을 구비한 스페이서 칩들이 부착되며, 상기 하부 반도체 칩의 본딩패드와 이에 인접 배치된 스페이서 칩의 금속패턴의 일측 단부가 와이어 본딩되고, 상기 스페이서의 금속패턴의 타측 단부와 상기 PCB의 배선이 와이어 본딩되며, 상기 하부 반도체 칩과 와이어 본딩된 스페이서 칩들을 포함한 상기 하부 반도체 칩 상에 접착성 에폭시를 매개로 상부 반도체 칩이 부착되며, 상기 상부 반도체 칩 활성면의 센터에 구비된 본딩패드와 상기 PCB의 배선이 와이어 본딩되고, 상기 PCB 상부의 결과물이 모두 봉지제에 의해 몰딩되며, 상기 PCB의 하부면에 상기 배선과 전기적으로 연결되도록 솔더 볼들이 부착된 구조로 이루어지는 것을 특징으로 한다.

Description

칩 스택 패키지{CHIP STACK PACKAGE}
본 발명은 반도체 패키지(Package)에 관한 것으로, 보다 상세하게는, 센터 패드형 칩 스택(Stack)에 있어서, 본딩 와이어(Bonding Wire)의 길이를 줄여 센터 패드형 칩을 안정적으로 스택하기 위한 칩 스택 패키지에 관한 것이다.
최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(Ball Grid Array : 이하, BGA) 패키지가 있다.
이러한 BGA 패키지는 플라스틱 패키지와는 달리 리드 프레임 대신에 회로 기판을 사용하는데, 상기 회로 기판을 사용함으로서 반도체 칩이 부착되는 면의 반대쪽 면에 솔더 볼들을 배치할 수 있는 영역이 제공된다. 때문에, 실장 밀도 측면에서 매우 유리하다. 또한, 상기 BGA 패키지는 솔더 볼에 의해 외부 회로와의 전지적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다.
아울러, 상기 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서는 FBGA(Fine-pitch Ball Grid Array) 패키지가 있고, 더욱이 이를 스택형으로 활용하고 있다. 그러나, 에지(Edge) 패드형의 반도체 칩을 스택하여 패키지를 제조할 경우에는 그의 제작 방법이 다양하지만, 센터(Center) 패드형의 반도체 칩의 경우에는 구조적 결함으로 인하여 이를 스택하는 것이 용이하지 않다.
도 1은 종래 센터 패드형의 칩 스택 패키지를 도시한 단면도로서, 이는, 페이스-업 타입(Face-up Type)의 FBGA(Fine-pitch BGA) 패키지를 도시한 단면도이다.
종래 센터 패드형의 칩 스택 패키지는, 도 1에 도시된 바와 같이, 배선(미도시)이 구비된 인쇄회로기판(Printed Circuit Board ; 이하, PCB)(11) 위에 접착제(12)를 사용하여 하부 반도체 칩(13)이 부착되며, 상기 하부 반도체 칩(13) 위에 상부 반도체 칩(14)이 부착된다. 각 반도체 칩(13, 14) 활성면의 센터(Center)부에는 외부와의 입출력을 담당하는 본딩패드(13a, 14a)를 구비하고 있으며, 각 반도체 칩(13, 14)의 본딩패드들(13a, 14a)과 PCB(11)의 배선이 본딩 와이어(Bonding Wire)(15)에 의하여 전기적으로 상호 연결되고, 상기 반도체 칩들(13, 14)과 본딩 와이어(15)를 포함하는 상기 PCB(11) 상부는 봉지제(16)에 의하여 몰딩(Molding)되고, 상기 PCB(11)의 하부면에는 패키지의 외부 접속 단자 역할을 하는 솔더 볼(17)들이 상기 배선(11)과 전기적으로 연결되도록 부착된 구조로 이루어진다.
한편, 상기 본딩패드(13a, 14a)가 상기 반도체 칩(13, 14) 활성면의 센터부에 구비된 것을 센터 패드형 칩이라고 한다.
그러나, 전술한 바와 같은 센터 패드형 칩의 칩 스택 패키지는 그 본딩 와이어(Bonding Wire)의 길이가 길어짐에 따라 전기적 쇼트(Short)의 위험성이 커지는 등의 전기적 특성이 저하되고, 이로인해 칩 스택(Stack)에 어려움이 따르게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 센터 패드형 칩 스택 패키지에서 본딩 와이어의 길이가 길어짐에 따라 전기적 쇼트의 위험성이 커지는 등의 전기적 특성 저하 문제를 극복할 수 있음과 동시에, 센터 패드형 칩을 안정적으로 스택할 수 있는 칩 스택 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 칩 스택 패키지는, 배선이 구비된 PCB 상에 하부 반도체 칩이 부착되고, 상기 하부 반도체 칩 활성면의 센터에 구비된 본딩패드가 노출되도록 상기 하부 반도체 칩 상에 금속패턴을 구비한 스페이서 칩들이 부착되며, 상기 하부 반도체 칩의 본딩패드와 이에 인접 배치된 스페이서 칩의 금속패턴의 일측 단부가 와이어 본딩되고, 상기 스페이서의 금속패턴의 타측 단부와 상기 PCB의 배선이 와이어 본딩되며, 상기 하부 반도체 칩과 와이어 본딩된 스페이서 칩들을 포함한 상기 하부 반도체 칩 상에 접착성 에폭시를 매개로 상부 반도체 칩이 부착되며, 상기 상부 반도체 칩 활성면의 센터에 구비된 본딩패드와 상기 PCB의 배선이 와이어 본딩되고, 상기 PCB 상부의 결과물이 모두 봉지제에 의해 몰딩되며, 상기 PCB의 하부면에 상기 배선과 전기적으로 연결되도록 솔더 볼들이 부착된 구조로 이루어지는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 칩 스택 패키지를 도시한 단면도이다.
본 발명의 실시예에 따른 칩 스택 패키지는, 도 2에 도시된 바와 같이, 배선(미도시)이 구비된 인쇄회로기판(Printed Circuit Board ; 이하, PCB)(21) 상에 제1접착제(22)를 매개로 센터 패드 형의 하부 반도체 칩(23)이 부착되며, 상기 하부 반도체 칩(23) 활성면의 센터에 구비된 본딩패드(23a)가 노출되도록 상기 하부 반도체 칩(23) 상에 제2접착제(24)를 매개로 금속패턴(25a)을 구비한 스페이서 칩(Spacer Chip)(25)들이 부착된다. 여기서, 상기 스페이서 칩(25)들은 실리콘 웨이퍼(Silicon Wafer)(25a) 상에 금(Gold) 재질의 금속패턴(25b)이 형성된 구조로 이루어진다.
그리고, 상기 하부 반도체 칩(23)의 본딩패드(23a)와 이에 인접 배치된 상기 스페이서 칩(25)의 금속패턴(25b) 상의 일측 단부가 제1본딩 와이어(26a)에 의하여 전기적으로 상호 연결되고, 상기 스페이서 칩(25)의 금속패턴(25b) 상의 타측 단부와 상기 PCB(21)의 배선이 제2본딩 와이어(26b)에 의하여 전기적으로 상호 연결된다. 이때, 상기 하부 반도체 칩(23)의 본딩패드(23a)와 스페이서 칩(25)의 금속패턴(25b)의 일측 단부, 그리고, 상기 스페이서 칩(25)의 금속패턴(25b)의 타측 단부와 PCB(21)의 배선을 상호 연결하는 제1 및 제2본딩 와이어(26a, 26b)의 길이가 상기 스페이서 칩(25)의 적용으로 인해 종래의 본딩 와이어 길이보다 짧아진 것을 알수 있다.
또한, 상기 제1본딩 와이어(26a)와 상기 스페이서 칩(25)들을 포함한 상기 하부 반도체 칩(23) 상에 접착성 에폭시(Epoxy)(27)를 매개로 센터 패드 형의 상부 반도체 칩(28)이 부착되며, 상기 상부 반도체 칩(28) 활성면의 센터에 구비된 본딩패드(28a)와 상기 PCB(21)의 배선이 제3본딩 와이어(26c)에 의하여 전기적으로 상호 연결되고, 상기 하부 및 상부 반도체 칩(23, 28)과 제2, 제3본딩 와이어(26b, 26c)를 포함하는 상기 PCB(21) 상부는 봉지제(29)에 의하여 몰딩(Molding)되며, 상기 PCB(21)의 하부면에 패키지의 외부 접속 단자 역할을 하는 솔더 볼(30)들이 상기 배선(21)과 전기적으로 연결되도록 부착된 구조로 이루어진다.
상기와 같은 본 발명의 실시예에 따른 칩 스택 패키지는 센터 패드형의 하부 반도체 칩과 상부 반도체 칩 사이에 금속패턴이 구비된 칩 스페이서를 이용하여, 본딩 와이어의 길이를 줄일 수 있다. 이로써, 종래의 센터 패드형 칩 스택 패키지에서의 긴 본딩 와이어 길이로 인한 전기적 쇼트의 위험성 등의 전기적 특성 저하 문제를 극복할 수 있음은 물론, 센터 패드형 칩을 안정적으로 스택할 수 있다.
이상에서와 같이, 본 발명에 따른 칩 스택 패키지는 센터 패드형의 하부 반도체 칩과 상부 반도체 칩 사이에 금속패턴이 구비된 칩 스페이서를 이용하여, 본딩 와이어의 길이를 줄일 수 있다. 이로써, 종래의 센터 패드형 칩 스택 패키지에서의 긴 본딩 와이어 길이로 인한 전기적 쇼트의 위험성 등의 전기적 특성 저하 문제를 극복할 수 있음은 물론, 센터 패드형 칩을 안정적으로 스택할 수 있다.
도 1은 종래 센터 패드형의 칩 스택 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 칩 스택 패키지를 도시한 단면도.
-도면의 주요 부분에 대한 부호의 설명-
21 : PCB 22 : 제1접착제
23 : 하부 반도체 칩 23a : 본딩패드
24 : 제2접착제 25 : 스페이서 칩
25a : 실리콘 웨이퍼 25b : 금속패턴
26a, 26b, 26c : 제1, 제2, 제3본딩 와이어 27 : 접착성 에폭시
28 : 상부 반도체 칩 28a : 본딩패드
29 : 봉지제 30 : 솔더 볼

Claims (1)

  1. 배선이 구비된 PCB 상에 하부 반도체 칩이 부착되고, 상기 하부 반도체 칩 활성면의 센터에 구비된 본딩패드가 노출되도록 상기 하부 반도체 칩 상에 금속패턴을 구비한 스페이서 칩들이 부착되며, 상기 하부 반도체 칩의 본딩패드와 이에 인접 배치된 스페이서 칩의 금속패턴의 일측 단부가 와이어 본딩되고, 상기 스페이서의 금속패턴의 타측 단부와 상기 PCB의 배선이 와이어 본딩되며, 상기 하부 반도체 칩과 와이어 본딩된 스페이서 칩들을 포함한 상기 하부 반도체 칩 상에 접착성 에폭시를 매개로 상부 반도체 칩이 부착되며, 상기 상부 반도체 칩 활성면의 센터에 구비된 본딩패드와 상기 PCB의 배선이 와이어 본딩되고, 상기 PCB 상부의 결과물이 모두 봉지제에 의해 몰딩되며, 상기 PCB의 하부면에 상기 배선과 전기적으로 연결되도록 솔더 볼들이 부착된 구조로 이루어지는 것을 특징으로 하는 칩 스택 패키지.
KR1020040029569A 2004-04-28 2004-04-28 칩 스택 패키지 KR20050104205A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040029569A KR20050104205A (ko) 2004-04-28 2004-04-28 칩 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029569A KR20050104205A (ko) 2004-04-28 2004-04-28 칩 스택 패키지

Publications (1)

Publication Number Publication Date
KR20050104205A true KR20050104205A (ko) 2005-11-02

Family

ID=37281872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029569A KR20050104205A (ko) 2004-04-28 2004-04-28 칩 스택 패키지

Country Status (1)

Country Link
KR (1) KR20050104205A (ko)

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
KR100260997B1 (ko) 반도체패키지
US6445077B1 (en) Semiconductor chip package
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20090079044A1 (en) Semiconductor package and manufacturing method thereof
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
US20060284298A1 (en) Chip stack package having same length bonding leads
US20040188818A1 (en) Multi-chips module package
JP2001156251A (ja) 半導体装置
US7397115B2 (en) Folding chip planar stack package
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR20050104205A (ko) 칩 스택 패키지
KR101078717B1 (ko) 칩 스택 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
KR100400827B1 (ko) 반도체패키지
KR100567045B1 (ko) 반도체 패키지
KR100631944B1 (ko) Ｆｂｇａ 패키지
KR20050104204A (ko) 스택 패키지
KR20010000425U (ko) 반도체 패키지
KR20060020761A (ko) 적층형 반도체 패키지
KR20020045192A (ko) 칩적층형 반도체 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination