KR20050104204A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20050104204A
KR20050104204A KR1020040029568A KR20040029568A KR20050104204A KR 20050104204 A KR20050104204 A KR 20050104204A KR 1020040029568 A KR1020040029568 A KR 1020040029568A KR 20040029568 A KR20040029568 A KR 20040029568A KR 20050104204 A KR20050104204 A KR 20050104204A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pcb
package
encapsulant
copper wiring
Prior art date
Application number
KR1020040029568A
Other languages
English (en)
Inventor
하성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040029568A priority Critical patent/KR20050104204A/ko
Publication of KR20050104204A publication Critical patent/KR20050104204A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 2개 이상의 반도체 칩 패키지를 스택(Stack)시킬 수 있음과 동시에, 열 방출 능력을 향상시킬 수 있는 스택 패키지(Stack Package)를 개시한다. 개시된 본 발명의 스택 패키지는, 센터부에 캐버티(Cavity)를 구비한 PCB의 상부면 양측 에지 각각에 수 개의 리드가 부착되고, 각 리드는 솔더를 매개로 하여 상기 PCB의 하부면 에지에 배치된 구리배선과 전기적으로 연결되며, 상기 PCB의 상부면에 접착제를 매개로 반도체 칩이 부착되고, 상기 PCB의 캐버티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 PCB의 구리배선이 본딩 와이어에 의해 전기적으로 연결되며, 상기 리드의 끝단을 제외한 모든 부분이 봉지제로 몰딩된 구조로 이루어진 적어도 둘 이상의 반도체 칩 패키지들이, 각 패키지의 봉지제 외측으로 인출된 리드들간을 상호 연결시키는 것에 의해 스택된 것을 특징으로 한다.

Description

스택 패키지{STACK PACKAGE}
본 발명은 반도체 패키지(Package)에 관한 것으로서, 보다 상세하게는, 2개 이상의 반도체 칩 패키지를 스택(Stack)시키고, 열 방출 능력을 향상시키기 위한 스택 패키지(Stack Package)에 관한 것이다.
최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(Ball Grid Array)가 있다. 상기 볼 그리드 어레이 패키지는 플라스틱 패키지와는 달리 리드 프레임 대신에 회로 기판을 사용하는데, 상기 회로 기판을 사용함으로서 반도체 칩이 부착되는 면의 반대쪽 면에 솔더 볼들을 배치할 수 있는 영역이 제공된다. 때문에, 실장 밀도 측면에서 매우 유리하다. 아울러, 상기 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서는 FBGA(Fine-pitch Ball Grid Array) 패키지가 있고, 더욱이 이를 스택형으로 활용하고 있다. 그러나, 센터 패드를 갖는 반도체 칩의 경우에는 구조적 결함으로 인하여 스택형 패키지로 제조하는 것이 용이하지 않다.
도 1은 종래의 기술에 따른 반도체 칩 패키지를 도시한 단면도로서, 이를 참조하여 종래의 기술에 따른 반도체 칩 패키지에 대하여 간략하게 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 종래의 반도체 칩 패키지(10)는 비아홀(11a) 및 이를 매립하는 배선(11)이 형성된 인쇄회로기판(Printed Circuit Board ; 이하, PCB)(12) 위에 접착제(13)를 사용하여 하부 반도체 칩(14)이 접착되며, 하부 반도체 칩(14) 위에 상부 반도체 칩(15)이 접착된다. 각 반도체 칩(14, 15) 활성면의 센터부에는 외부와의 입출력을 담당하는 본딩 패드(14a, 15a)를 구비하고 있으며, 각 반도체 칩(14, 15)의 본딩 패드들(14a, 15a)과 PCB(12)의 배선(11)이 본딩 와이어(16)에 의하여 전기적으로 상호 연결되고, 상기 반도체 칩들(14, 15)과 본딩 와이어(16)는 봉지제(17)에 의하여 몰딩되고, 상기 PCB(12)의 하부면에는 패키지의 외부 접속 단자 역할을 하는 솔더 볼(18)들이 상기 배선(11)과 전기적으로 연결되도록 부착된 구조로 이루어진다.
한편, 상기 본딩 패드(14a, 15a)가 상기 반도체 칩(14, 15) 활성면의 센터부에 구비된 것을 센터 패드형 칩이라고 한다.
그러나, 센터 패드형 칩 구조를 갖는 종래의 반도체 칩 패키지는 본딩 와이어의 길이가 길어짐에 따른 전기적 특성 저하 및 전기적 쇼트(Short)의 위험성 등의 문제로 인해 반도체 칩의 스택에 어려움이 따르는 문제점이 있다. 또한, 이러한 센터 패드형 칩 구조를 갖는 종래의 반도체 칩 패키지에는 열 방출을 위한 히트 스프레더(Heat Spreader)의 장착이 어렵기 때문에, 열 방출 능력의 부족으로 인해 패키지의 신뢰성이 저하되는 문제점이 발생된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본딩 와이어의 길이가 길어짐에 따른 전기적 특성 저하 및 전기적 쇼트의 위험성 등의 문제를 극복할 수 있고, 센터 패드형 칩 구조를 갖는 반도체 칩 패키지를 2개 이상의 층으로 스택할 수 있으며, 열 방출을 위한 히트 스프레더 장착을 용이하게 하여 패키지의 신뢰성을 향상시킬 수 있는 스택 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 스택 패키지는, 센터부에 캐버티(Cavity)를 구비한 PCB의 상부면 양측 에지 각각에 수 개의 리드가 부착되고, 각 리드는 솔더를 매개로 하여 상기 PCB의 하부면 에지에 배치된 구리배선과 전기적으로 연결되며, 상기 PCB의 상부면에 접착제를 매개로 반도체 칩이 부착되고, 상기 PCB의 캐버티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 PCB의 구리배선이 본딩 와이어에 의해 전기적으로 연결되며, 상기 리드의 끝단을 제외한 모든 부분이 봉지제로 몰딩된 구조로 이루어진 적어도 둘 이상의 반도체 칩 패키지들이, 각 패키지의 봉지제 외측으로 인출된 리드들간을 상호 연결시키는 것에 의해 스택된 것을 특징으로 한다.
여기서, 상기 PCB는 상기 구리배선이 형성되고, 상기 PCB 상에 상기 구리배선의 양측 단부를 노출시키도록 솔더 레지스트가 형성된 구조로 이루어진다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 반도체 칩 패키지를 도시한 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 반도체 칩 패키지(20)는 센터부에 캐버티(Cavity)(C)를 구비한 PCB(Printed Circuit Board(21)의 상부면 양측 에지 각각에 수 개의 리드(23)가 부착되고, 각 리드(23)는 솔더(24)를 매개로 하여 상기 PCB(21)의 하부면 에지에 배치된 구리배선(22c)과 전기적으로 연결되며, 상기 PCB(21)의 상부면에 접착제(27)를 매개로 반도체 칩(28)이 부착되고, 상기 PCB(21)의 캐버티(C)를 관통하여 상기 반도체 칩(28) 활성면의 센터부에 형성된 본딩 패드(28a)와 상기 PCB(21)의 구리배선(22a)이 본딩 와이어(25)에 의해 전기적으로 연결되며, 상기 리드(23)의 끝단을 제외한 모든 부분이 봉지제(29)로 몰딩된 구조로 이루어진다.
여기서, 상기 PCB(21)는 상기 구리배선(22a, 22b, 22c)이 형성되고, PCB(21) 상에 상기 구리배선의 양측 단부(22a, 22c)를 노출시키도록 솔더 레지스트(Solder Resist)(26)가 형성된 구조로 이루어진다.
한편, 본 발명의 반도체 칩 패키지(20)는, 반도체 칩(28)의 상부면에 어떠한 것도 형성되어 있거나 연결되어 있지 않으므로, 열 방출을 위한 히트 스프레더(Heat Spreader)(미도시)가 쉽게 장착될 수 있다. 즉, 봉지제(29)를 몰딩할 때에, 반도체 칩(28)의 본딩 패드(28a)가 형성된 면의 반대쪽 면인 반도체 칩(28)의 상부면이 노출되도록 봉지제(29)를 몰딩하고, 이때, 노출된 반도체 칩(28)의 상부면에 손쉽게 히트 스프레더가 장착될 수 있는 것이다.
그리고, 본 발명의 리드(23)의 끝단이 봉지제(29) 외측으로 인출되어 있으므로, 상기 봉지제(29) 외측으로 인출된 리드(23)들간을 상호 연결시키는 것에 의해서 둘 이상의 반도체 칩 패키지(20)들을 스택시킬 수 있다.
도 3은 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 반도체 칩 패키지를 둘 이상 스택하여 스택 패키지(30)를 완성한다. 이때, 각각의 반도체 칩 패키지(20)는 봉지제(29) 외측으로 인출된 리드(23)의 끝단을 통해 상호 연결된다. 여기서, 도 3은 두 개의 반도체 칩 패키지가 스택된 스택 패키지를 도시한 것이다.
이상에서와 같이, 본 발명은 PCB 센터부에 구비된 캐버티를 관통하는 본딩 와이어에 의해 PCB의 구리배선과 반도체 칩의 본딩 패드를 연결시킴으로써, 종래의 센터 패드형 칩 구조를 갖는 반도체 칩 패키지에서의 본딩 와이어 길이에 비해 보다 짧은 길이의 본딩 와이어를 사용할 수 있다. 이로써, 긴 길이의 본딩 와이어로 인한 전기적 특성 저하 및 전기적 쇼트의 위험성 문제 등을 극복할 수 있다. 또한, 봉지제 외측으로 인출된 리드들간을 상호 연결시키는 것에 의해서 2개의 층은 물론, 그 이상의 층으로 반도체 칩 패키지들을 스택시킬 수 있다.
또한, 본 발명에 따른 반도체 칩 패키지 구조는 열 방출을 위한 히트 스프레더(Heat Spreader)의 장착이 용이하므로, 열 방출 능력을 개선시켜 패키지의 신뢰성을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 반도체 칩 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 칩 패키지를 도시한 단면도.
도 3은 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도.
-도면의 주요 부분에 대한 부호의 설명-
20 : 반도체 칩 패키지 21 : PCB
22a, 22b, 22c : 구리배선 23 : 리드
24 : 솔더 25 : 본딩 와이어
26 : 솔더 레지스트 27 : 접착제
28 : 반도체 칩 28a : 본딩 패드
29 : 봉지제 30 : 스택 패키지
C : 캐버티

Claims (2)

  1. 센터부에 캐버티(Cavity)를 구비한 PCB의 상부면 양측 에지 각각에 수 개의 리드가 부착되고, 각 리드는 솔더를 매개로 하여 상기 PCB의 하부면 에지에 배치된 구리배선과 전기적으로 연결되며, 상기 PCB의 상부면에 접착제를 매개로 반도체 칩이 부착되고, 상기 PCB의 캐버티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 PCB의 구리배선이 본딩 와이어에 의해 전기적으로 연결되며, 상기 리드의 끝단을 제외한 모든 부분이 봉지제로 몰딩된 구조로 이루어진 적어도 둘 이상의 반도체 칩 패키지들이, 각 패키지의 봉지제 외측으로 인출된 리드들간을 상호 연결시키는 것에 의해 스택된 것을 특징으로 하는 스택 패키지.
  2. 제 1항에 있어서, 상기 PCB는 상기 구리배선이 형성되고, 상기 PCB 상에 상기 구리배선의 양측 단부를 노출시키도록 솔더 레지스트가 형성된 구조로 이루어진 것을 특징으로 하는 스택 패키지.
KR1020040029568A 2004-04-28 2004-04-28 스택 패키지 KR20050104204A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040029568A KR20050104204A (ko) 2004-04-28 2004-04-28 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029568A KR20050104204A (ko) 2004-04-28 2004-04-28 스택 패키지

Publications (1)

Publication Number Publication Date
KR20050104204A true KR20050104204A (ko) 2005-11-02

Family

ID=37281871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029568A KR20050104204A (ko) 2004-04-28 2004-04-28 스택 패키지

Country Status (1)

Country Link
KR (1) KR20050104204A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825780B1 (ko) * 2006-09-29 2008-04-29 삼성전자주식회사 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825780B1 (ko) * 2006-09-29 2008-04-29 삼성전자주식회사 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR100753415B1 (ko) 스택 패키지
KR100259450B1 (ko) 다중 전자 장치 패키지
US7344916B2 (en) Package for a semiconductor device
US20060055018A1 (en) Semiconductor device
US20060284298A1 (en) Chip stack package having same length bonding leads
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP2007281129A (ja) 積層型半導体装置
US6972483B1 (en) Semiconductor package with improved thermal emission property
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
KR100995478B1 (ko) 패키지형 반도체 디바이스 및 그 형성 방법
JP2001156251A (ja) 半導体装置
KR20020043395A (ko) 반도체 패키지
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
JP4339032B2 (ja) 半導体装置
KR20050104204A (ko) 스택 패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR100650769B1 (ko) 적층형 패키지
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
KR20010073345A (ko) 적층 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR200283907Y1 (ko) 볼 그리드 어레이 패키지 적층형 반도체 소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination