JPS62188350A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS62188350A JPS62188350A JP61028861A JP2886186A JPS62188350A JP S62188350 A JPS62188350 A JP S62188350A JP 61028861 A JP61028861 A JP 61028861A JP 2886186 A JP2886186 A JP 2886186A JP S62188350 A JPS62188350 A JP S62188350A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- element mounting
- mounting part
- metal wire
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013459 approach Methods 0.000 claims description 8
- 229910001111 Fine metal Inorganic materials 0.000 abstract 4
- 238000005259 measurement Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子チップを搭載するリードフレームに
関し、特に多ピン半導体素子チップに用いて好適なリー
ドフレームに関する。
関し、特に多ピン半導体素子チップに用いて好適なリー
ドフレームに関する。
一般に、半導体装置はリードフレームの素子搭載部に半
導体素子チップを固着し、この素子搭載部の周囲に配置
した複数本のリードと素子チップの複数個の電極とを金
属細線で相互に接続し、これらを一体的にパッケージす
る構成となっている。
導体素子チップを固着し、この素子搭載部の周囲に配置
した複数本のリードと素子チップの複数個の電極とを金
属細線で相互に接続し、これらを一体的にパッケージす
る構成となっている。
例えば、第3図(a)に従来のリードフレームの要部を
示し、また同図(b)にその一部を拡大して示すように
、方形をした素子搭載部21の周囲に複数本のり一ド2
2を配設し、素子搭載部21に固着した半導体素子チッ
プ23の電極24とリード22とを金属細線25で接続
している。この場合、各リード22は、素子搭載部21
の各辺に沿って略−直線状に配列した構成となっている
。
示し、また同図(b)にその一部を拡大して示すように
、方形をした素子搭載部21の周囲に複数本のり一ド2
2を配設し、素子搭載部21に固着した半導体素子チッ
プ23の電極24とリード22とを金属細線25で接続
している。この場合、各リード22は、素子搭載部21
の各辺に沿って略−直線状に配列した構成となっている
。
上述した従来のリードフレームでは、各リード22に接
続される金属細線25は、隣接するリードとの接触(短
絡)を防止するために、金属細線25の張設方向に制限
を受けている。即ち、同図(b)でリード22aで代表
して示すように、リード22aは通常素子搭載部21の
中心側に向けて金属細線25aが接続されるが、このと
き金属細線25aには隣接するり一ド22bに接触しな
いための間隔、即ちマージンtを確保することが要求さ
れるため、リード22’aの突設方向に対する金属細線
25aの張設角度θ3は図示のような範囲に制限される
ことになる。
続される金属細線25は、隣接するリードとの接触(短
絡)を防止するために、金属細線25の張設方向に制限
を受けている。即ち、同図(b)でリード22aで代表
して示すように、リード22aは通常素子搭載部21の
中心側に向けて金属細線25aが接続されるが、このと
き金属細線25aには隣接するり一ド22bに接触しな
いための間隔、即ちマージンtを確保することが要求さ
れるため、リード22’aの突設方向に対する金属細線
25aの張設角度θ3は図示のような範囲に制限される
ことになる。
このため、搭載する素子チップの寸法、形状やその電極
位置によっては、この張設角度θ3よりも大きい張設角
度が要求されることがあり、特に小さい素子チップを搭
載した場合には、角部に近い位置のリード程この要求度
合が著しいものになる。したがって、この場合には素子
搭載部21に寸法上の余裕があっても実質的に素子チッ
プの搭載が不可能になり、リードフレームの実効が低減
されることになる。
位置によっては、この張設角度θ3よりも大きい張設角
度が要求されることがあり、特に小さい素子チップを搭
載した場合には、角部に近い位置のリード程この要求度
合が著しいものになる。したがって、この場合には素子
搭載部21に寸法上の余裕があっても実質的に素子チッ
プの搭載が不可能になり、リードフレームの実効が低減
されることになる。
本発明のリードフレームは、角部近傍位置におけるリー
ドに対する金属細線の張設角度の許容範囲を増大し、素
子チップの搭載可能範囲を拡大してリードフレームの実
効を向上させるものである。
ドに対する金属細線の張設角度の許容範囲を増大し、素
子チップの搭載可能範囲を拡大してリードフレームの実
効を向上させるものである。
本発明のリードフレームは、素子搭載部の四辺をその角
部に近づくにつれて縦横寸法を低減するとともに、これ
に伴って各リードを先端方向に向かって偏倚配置した構
成としている。
部に近づくにつれて縦横寸法を低減するとともに、これ
に伴って各リードを先端方向に向かって偏倚配置した構
成としている。
次に、本発明を図面を参照して説明する。
第1図(a)は本発明の一実施例の要部平面図であり、
その一部を同図(b)に拡大図示している。
その一部を同図(b)に拡大図示している。
第1図(a)のように、リードフレームは略方形をした
素子搭載部1と、この素子搭載部1の周囲に配置した複
数本のり一ド2とを備えており、素子搭載部1には半導
体素子チップ3を固着でき、またこの素子チップ3の電
極4と前記各リード2とを金属細線5で相互に接続でき
るように構成している。
素子搭載部1と、この素子搭載部1の周囲に配置した複
数本のり一ド2とを備えており、素子搭載部1には半導
体素子チップ3を固着でき、またこの素子チップ3の電
極4と前記各リード2とを金属細線5で相互に接続でき
るように構成している。
そして、この実施例では前記素子搭載部1はその四辺を
直線状には形成しておらず、素子搭載部1の中心Cを通
る縦中心線Lア及び横中心線L7からの各辺の距離が素
子搭載部1の角部に近づくに従って段階的に小さくなる
ように形成している。
直線状には形成しておらず、素子搭載部1の中心Cを通
る縦中心線Lア及び横中心線L7からの各辺の距離が素
子搭載部1の角部に近づくに従って段階的に小さくなる
ように形成している。
つまり素子搭載部1の縦横寸法が中央位置から両側に行
くに従って段階的に短くなるように、各辺を階段状に形
成している。
くに従って段階的に短くなるように、各辺を階段状に形
成している。
また、これと対応するように、各リード2も素子搭載部
1の角部に近づくにつれてその位置をリード先端方向に
向かって微小寸法づつ偏倚させた構成としている。
1の角部に近づくにつれてその位置をリード先端方向に
向かって微小寸法づつ偏倚させた構成としている。
なお、この例ではり一ド2の2本に対応するピンチで素
子搭載部1の各辺を階段状に構成しており、これに対応
して各リード2も2本毎に順次偏倚した配置としている
。
子搭載部1の各辺を階段状に構成しており、これに対応
して各リード2も2本毎に順次偏倚した配置としている
。
したがって、この構成によると、同図(b)にリード2
aで代表して示すように、リード2aに金属細線5aを
接続する場合、この金属細線5aと隣接するり一ド2b
との間に所定のマージンtを確保するために必要とされ
る最大の張設角度θ1は、従来の張設角度θ3よりも大
きなものになる。
aで代表して示すように、リード2aに金属細線5aを
接続する場合、この金属細線5aと隣接するり一ド2b
との間に所定のマージンtを確保するために必要とされ
る最大の張設角度θ1は、従来の張設角度θ3よりも大
きなものになる。
これは、素子搭載部1の角部に近い辺の縦横寸法が中央
部よりも短くされているために、このマージンtを正弦
とする角度が増加されるためである。
部よりも短くされているために、このマージンtを正弦
とする角度が増加されるためである。
なお、中央部に近いリード2Cにおいても同じマージン
tを得るための張設角度θ、は同じになることは言うま
でもない。
tを得るための張設角度θ、は同じになることは言うま
でもない。
これにより、特に素子搭載部1の角部に近いリード2に
おける許容される張設角度が大きくなり、小さい素子チ
ップを搭載した場合でも金属細線5を接続するための範
囲が広くなり、リードフレームの実効を向上することが
できる。
おける許容される張設角度が大きくなり、小さい素子チ
ップを搭載した場合でも金属細線5を接続するための範
囲が広くなり、リードフレームの実効を向上することが
できる。
第2図(a)は本発明の第二の実施例を示し、その一部
を同図(b)に拡大図示している。
を同図(b)に拡大図示している。
この実施例では素子搭載部11の縦横寸法を、角部に近
づくに従って低減させていることは第一の実施例と同じ
であるが、ここでは連続的に低減させており、したがっ
て各辺は縦中心線、横中心線に対して夫々傾斜した形状
に形成している点が前例と相違している。また、これに
対応して素子搭載部11の周囲に配置した複数本のリー
ド12は、1本毎に先端方向に向かって微小寸法だけ偏
倚させた配置としている。
づくに従って低減させていることは第一の実施例と同じ
であるが、ここでは連続的に低減させており、したがっ
て各辺は縦中心線、横中心線に対して夫々傾斜した形状
に形成している点が前例と相違している。また、これに
対応して素子搭載部11の周囲に配置した複数本のリー
ド12は、1本毎に先端方向に向かって微小寸法だけ偏
倚させた配置としている。
図中、13は半導体素子チップ、14はその電極、15
は電極14と各リード12を接続する金属細線である。
は電極14と各リード12を接続する金属細線である。
この構成においても、同図(b)に示すように素子搭載
部11の角部に近づいたり一部12aでは、隣接するり
一部12bとの間に所定のマージンtを確保するために
必要とされる金属細線15aの張設角度θ2は従来に比
較して大きくなり、小さい素子チップに対するリードフ
レームの実効を向上できる。なお、この例でも中央寄り
のり−ド12Cにおける張設角度θ2は前記リード12
aと同じである。
部11の角部に近づいたり一部12aでは、隣接するり
一部12bとの間に所定のマージンtを確保するために
必要とされる金属細線15aの張設角度θ2は従来に比
較して大きくなり、小さい素子チップに対するリードフ
レームの実効を向上できる。なお、この例でも中央寄り
のり−ド12Cにおける張設角度θ2は前記リード12
aと同じである。
ここで、本発明は前記各実施例に限定されるものではな
く、例えば素子搭載部の形状やリードの本数等種々の変
形が可能である。
く、例えば素子搭載部の形状やリードの本数等種々の変
形が可能である。
以上説明したように本発明は、素子搭載部の四辺をその
角部に近づくにつれて縦横寸法を低減するとともに、こ
れに伴って各リードを先端方向に向かって偏倚配置して
いるので、特に角部に近いリードにおける金属細線の張
設角度の余裕を大きなものにでき、搭載するチップに対
する許容範囲を拡大してリードフレームの実効を向上す
ることができる。
角部に近づくにつれて縦横寸法を低減するとともに、こ
れに伴って各リードを先端方向に向かって偏倚配置して
いるので、特に角部に近いリードにおける金属細線の張
設角度の余裕を大きなものにでき、搭載するチップに対
する許容範囲を拡大してリードフレームの実効を向上す
ることができる。
第1図(a)は本発明の一実施例の要部の平面図、同図
(b)はその一部拡大図、第2図(a)は本発明の第二
実施例の要部の平面図、同図(b)はその一部拡大図、
第3図(a)は従来の一部平面図、同図(b)はその一
部拡大図である。 1.11.21・・・素子搭載部、2.12.22・・
・リード、3,13.23・・・素子チップ、4,14
゜24・・・電極、5,15.25・・・金属細線、t
・・・マージン、θ・・・張設角度。 代理人 弁理士 鈴 木 章 夫 。 第1図 (a) (b) 第2図 (a) (b)
(b)はその一部拡大図、第2図(a)は本発明の第二
実施例の要部の平面図、同図(b)はその一部拡大図、
第3図(a)は従来の一部平面図、同図(b)はその一
部拡大図である。 1.11.21・・・素子搭載部、2.12.22・・
・リード、3,13.23・・・素子チップ、4,14
゜24・・・電極、5,15.25・・・金属細線、t
・・・マージン、θ・・・張設角度。 代理人 弁理士 鈴 木 章 夫 。 第1図 (a) (b) 第2図 (a) (b)
Claims (3)
- (1)略方形をした素子搭載部と、この素子搭載部の周
囲に配設した複数本のリードとを備えるリードフレーム
において、前記素子搭載部はその角部に近づくにつれて
四辺の縦横寸法を低減するとともに、これに伴って角部
に近づく位置に配設した前記各リードを先端方向に向か
って偏倚配置したことを特徴とするリードフレーム。 - (2)素子搭載部の四辺の縦横寸法を角部に近づくにつ
れて段階的に低減させてなる特許請求の範囲第1項記載
のリードフレーム。 - (3)素子搭載部の四辺の縦横寸法を角部に近づくにつ
れて連続的に低減させてなる特許請求の範囲第1項記載
のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61028861A JPS62188350A (ja) | 1986-02-14 | 1986-02-14 | リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61028861A JPS62188350A (ja) | 1986-02-14 | 1986-02-14 | リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62188350A true JPS62188350A (ja) | 1987-08-17 |
Family
ID=12260157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61028861A Pending JPS62188350A (ja) | 1986-02-14 | 1986-02-14 | リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62188350A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04142767A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体用リードフレーム |
US6319660B1 (en) | 1998-12-28 | 2001-11-20 | Eastman Kodak Company | Color photographic element containing speed improving compound |
JP2006253681A (ja) * | 2005-03-07 | 2006-09-21 | Agere Systems Inc | 集積回路パッケージ |
JP2010171112A (ja) * | 2009-01-21 | 2010-08-05 | Kyushu Nogeden:Kk | Icリードフレームのリード検査方法及びその装置 |
JP2013202781A (ja) * | 2012-03-29 | 2013-10-07 | Heiderberger Druckmaschinen Ag | 対象物に印刷を行うシステム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5123079A (ja) * | 1974-08-21 | 1976-02-24 | Hitachi Ltd | Riidofureemu |
-
1986
- 1986-02-14 JP JP61028861A patent/JPS62188350A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5123079A (ja) * | 1974-08-21 | 1976-02-24 | Hitachi Ltd | Riidofureemu |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04142767A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体用リードフレーム |
US6319660B1 (en) | 1998-12-28 | 2001-11-20 | Eastman Kodak Company | Color photographic element containing speed improving compound |
US6455242B1 (en) | 1998-12-28 | 2002-09-24 | Eastman Kodak Company | Color photographic element containing speed improving compound |
JP2006253681A (ja) * | 2005-03-07 | 2006-09-21 | Agere Systems Inc | 集積回路パッケージ |
JP2010171112A (ja) * | 2009-01-21 | 2010-08-05 | Kyushu Nogeden:Kk | Icリードフレームのリード検査方法及びその装置 |
JP2013202781A (ja) * | 2012-03-29 | 2013-10-07 | Heiderberger Druckmaschinen Ag | 対象物に印刷を行うシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10886204B2 (en) | Semiconductor device with lead terminals having portions thereof extending obliquely | |
US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
KR100281216B1 (ko) | 반도체 장치 | |
JPS62188350A (ja) | リ−ドフレ−ム | |
JPS6010651A (ja) | 半導体装置 | |
US6713869B2 (en) | Wiring pattern of semiconductor device | |
JPH05235090A (ja) | 半導体集積回路 | |
JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
JPH05182971A (ja) | チップと基板の電極構造およびマルチチップモジュール | |
JPH06333997A (ja) | Tabフィルム及びそのtabフィルムを用いた半導体装置 | |
KR100267517B1 (ko) | 반도체 장치에서 내부 단자를 전극에 접합시키는 구조 | |
JPH04199552A (ja) | Icパッケージ | |
JPH01298757A (ja) | リードフレーム | |
JPH0322448A (ja) | Tab方式半導体装置用リードフレーム | |
JPH0730044A (ja) | Lsiパッケージ | |
JPH04134853A (ja) | 半導体装置用リードフレーム | |
JPH0462942A (ja) | 半導体装置 | |
JPH08241949A (ja) | 半導体装置 | |
JPH08186144A (ja) | 半導体集積回路 | |
JPS6252996A (ja) | プリント板の部品取付パツド | |
JPS63272062A (ja) | リ−ドフレ−ム | |
JPH03150869A (ja) | メモリモジュール | |
JPH07297340A (ja) | 半導体装置におけるリードの配設方法 | |
JP2004088116A (ja) | 半導体素子及び半導体装置 |