KR20060074973A - 반도체 메모리 소자의 콘택 플러그 형성 방법 - Google Patents

반도체 메모리 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR20060074973A
KR20060074973A KR1020040113516A KR20040113516A KR20060074973A KR 20060074973 A KR20060074973 A KR 20060074973A KR 1020040113516 A KR1020040113516 A KR 1020040113516A KR 20040113516 A KR20040113516 A KR 20040113516A KR 20060074973 A KR20060074973 A KR 20060074973A
Authority
KR
South Korea
Prior art keywords
film
polysilicon film
silicon oxide
forming
contact plug
Prior art date
Application number
KR1020040113516A
Other languages
English (en)
Inventor
서대영
한상엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113516A priority Critical patent/KR20060074973A/ko
Publication of KR20060074973A publication Critical patent/KR20060074973A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 게이트 패턴이 형성된 실리콘 기판 상에 층간절연막을 형성하는 단계, 실리콘 기판이 노출되도록 층간절연막을 식각하여 콘택홀을 형성하는 단계, 콘택홀을 매립하는 폴리실리콘막을 형성하는 단계, 실리콘 질화막 상에 폴리실리콘막의 일부가 잔존하도록 폴리실리콘막을 제거하는 단계, 상부에 노출된 폴리실리콘막의 일부를 실리콘 산화막으로 변경하는 단계 및 실리콘 산화막을 제거하는 단계를 포함하는 반도체 메모리 소자의 콘택 플러그 형성 방법을 제공함으로써, 실리콘 질화막의 손실없이 콘택 플러그를 완벽하게 분리할 수 있다.
콘택 플러그, 게이트, 질화막, 산화막

Description

반도체 메모리 소자의 콘택 플러그 형성 방법{METHOD FOR FORMING CONTACT PLUG OF SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래의 반도체 메모리 소자의 평면도.
도 2는 도 1의 A-A'에 따른 소자 단면도.
도 3은 도 1의 B-B'에 따른 소자 단면도.
도 4a 내지 도 4d는 종래 기술에 따른 반도체 메모리 소자의 콘택 플러그 형성 공정을 도시한 단면도.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 콘택 플러그 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20: 실리콘 기판 21: 게이트 전극
22: 실리콘 질화막 23: 스페이서
24: 층간절연막 25: 콘택홀
26: 폴리실리콘막 27: 실리콘 산화막
28: 콘택 플러그
본 발명은 반도체 메모리 소자 제조 공정에 관한 것으로, 특히 반도체 메모리 소자 제조 공정 중 콘택홀(contact hole)에 콘택 플러그(contact plug)를 형성하는 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자는 그 내부에 다수의 단위 소자들을 포함하여 이루어진다. 반도체 메모리 소자가 고집적화되면서 일정한 면적 상에 고밀도로 소자들을 형성하여야 하며, 이로 인해 소자의 크기는 점차 줄어들고 있다. 특히, 디램(DRAM: Dynamic Random Access Memory)과 같은 반도체 메모리 소자에 있어서 디자인 룰(design rule)이 감소하면서 칩 내부에 형성되는 반도체 메모리 소자들의 크기가 점차 작아지고 있으며, 이에 따라, 반도체 메모리 소자를 제조함에 있어서 많은 어려움이 발생하고 있다.
한편, 반도체 메모리 소자의 고집적화, 고밀도화가 가속화됨에 따라 반도체 메모리 소자를 이루는 여러 요소들은 적층 구조를 이루게 되었고, 이에 따라 상/하부 전도층 간의 수직배선의 근간이 되는 콘택 플러그(또는 패드) 개념이 도입되게 되었다.
도 1은 종래의 반도체 메모리 소자의 평면도를 도시하고 있다.
도 1을 참조하면, 게이트(또는 비트라인) 패턴 사이에 폴리실리콘 콘택 플러그가 형성되어 있고, 폴리실리콘 콘택 플러그 사이를 분리시키는 역할을 하는 실리 콘 산화막이 형성되어 있으며, 설명의 용이를 위하여 도 1에 도시하지는 않았지만, 게이트(또는 비트라인) 패턴과 상부층 배선 사이를 분리시키는 역할을 하는 실리콘 질화막이 게이트(또는 비트라인) 패턴 상에 형성되어 있다. 이해를 돕기 위하여, 도 1의 A-A'에 따른 소자 단면도를 도 2에 도시하였고, 도 1의 B-B'에 따른 소자 단면도를 도 3에 도시하였다.
종래 기술에 따른 반도체 메모리 소자의 콘택 플러그 형성 공정을 도 4a 내지 도 4d를 참조하여 설명하면, 먼저, 도 4a에 도시된 바와 같이, 소자분리막 및 게이트 산화막(도시되지 않음)을 포함한 소정의 하부 구조가 형성된 실리콘 기판(10)상에 게이트 전극(11)을 형성하고, 게이트 전극(11) 상에 게이트 전극(11)과 상부층 배선 사이를 분리시키는 역할을 하는 실리콘 질화막(12)을 형성한 후, 게이트 패턴(11)의 측벽에 스페이서(13)를 형성한다. 이후, 게이트 패턴(11) 사이의 절연을 위해 게이트 패턴(11)이 형성된 전체 구조 상부에 층간절연막(14)을 형성한다. 이 때, 게이트 패턴(11) 사이의 절연을 위해 일반적으로 사용되는 절연막으로는, 도포성이 우수한 BPSG막이 있다.
그 다음, 도 4b에 도시된 바와 같이, 콘택 마스크를 이용한 사진 및 식각 공정에 의해 실리콘 기판(10)이 노출되도록 층간절연막(14)을 식각하여 콘택홀(15)을 형성한다.
그 다음, 도 4c에 도시된 바와 같이, 콘택 마스크를 제거하고, 콘택홀(15)에 도핑된 폴리실리콘막(16)을 형성한다.
마지막으로, 도 4d에 도시된 바와 같이, 화학적기계적연마(Chemical Mechanical Polishing: CMP) 공정을 실시하여 콘택 플러그(17)를 형성한다.
그러나, 상기의 종래 기술은 화학적기계적연마 공정상의 한계로 인하여 도 4d에 도시된 바와 같이 콘택 플러그(17)의 폴리실리콘막 부분에 약간의 패임 현상이 발생하여 국부적인 평탄화 정도가 열화되고, 연마량이 적을 경우에는 도 4d의 'A' 부분과 같이 전기적 전도 물질인 폴리실리콘막이 잔존하여 이웃하는 콘택 플러그(17) 사이의 분리를 완벽하게 하지 못하는 불량이 발생된다. 또한, 이러한 불량 발생을 방지하기 위해 이웃하는 콘택 플러그(17) 사이의 분리를 완벽하게 하도록 연마량을 많게 할 경우에는, 게이트 패턴과 상부층 배선 사이를 분리시키기 위해 존재하는 실리콘 질화막(12)과 같은 절연 물질도 함께 제거되어 층간 절연이 이루어지지 않는 새로운 문제가 발생하게 된다. 즉, 실리콘 질화막(12)을 손상시킴이 없이도 콘택 플러그(17)를 완벽하게 분리하는 것이 중요한데, 종래의 제조 방법으로는 한계가 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 실리콘 질화막의 손상없이 콘택 플러그를 완벽하게 분리시킬 수 있는 반도체 메모리 소자의 콘택 플러그 형성 방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은, 게이트 패턴이 형성된 실리콘 기판 상에 층간절연막을 형성하는 단계, 실리콘 기판이 노출되도록 층간절연막을 식각하여 콘택홀을 형성하는 단계, 콘택홀을 매립하는 폴리실리콘막을 형성하는 단계, 실리콘 질화막 상에 폴리실리콘막의 일부가 잔존하도록 폴리실리콘막을 제거하는 단계, 상부에 노출된 폴리실리콘막의 일부를 실리콘 산화막으로 변경하는 단계 및 실리콘 산화막을 제거하는 단계를 포함하는 반도체 메모리 소자의 콘택 플러그 형성 방법을 제공한다.
본 발명에 따르면, 간단한 플라즈마 공정을 적용하여 전도 물질인 폴리실리콘막을 실리콘 질화막과의 선택비가 우수한 절연 물질인 실리콘 산화막으로 변경하여 변경된 실리콘 산화막을 선택적으로 제거함으로써, 실리콘 질화막을 손상시킴이 없이도 콘택 플러그 사이를 완벽하게 분리할 수 있어 이웃하는 패턴과 전기적으로 연결되는 불량을 방지할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명의 일 실시예에 따른 반도체 메모리 소자의 콘택 플러그 형성 공정을 도 5a 내지 도 5f를 참조하여 설명하면, 먼저, 도 5a에 도시된 바와 같이, 소자분리막 및 게이트 산화막(도시되지 않음)을 포함한 소정의 하부 구조가 형성된 실리콘 기판(20)상에 게이트 전극(21)을 형성하고, 게이트 전극(21) 상에 게이트 전극(21)과 상부층 배선 사이를 분리시키는 역할을 하는 실리콘 질화막(22)을 형성한 후, 게이트 패턴(21)의 측벽에 스페이서(23)를 형성한다. 이후, 게이트 패턴(21) 사이의 절연을 위해 게이트 패턴(21)이 형성된 전체 구조 상부에 층간절연막(24)을 형성한다. 이 때, 게이트 패턴(21) 사이의 절연을 위해 일반적으로 사용되는 절연막으로는, 도포성이 우수한 BPSG막이 있다.
그 다음, 도 5b에 도시된 바와 같이, 콘택 마스크를 이용한 사진 및 식각 공정에 의해 실리콘 기판(20)이 노출되도록 층간절연막(24)을 식각하여 콘택홀(25)을 형성한다.
그 다음, 도 5c에 도시된 바와 같이, 콘택 마스크를 제거하고, 콘택홀(25)에 도핑된 폴리실리콘막(26)을 형성한다.
그 다음, 도 5d에 도시된 바와 같이, 실리콘 질화막(22) 상에 폴리실리콘막(26)의 일부가 잔존하도록 폴리실리콘막(26)을 제거한다. 이 때, 폴리실리콘막(26)을 제거하기 위해 화학적기계적연마 또는 건식 식각 공정을 이용한다.
그 다음, 도 5e에 도시된 바와 같이, 산소 분위기의 플라즈마 공정을 실시하여 상부에 노출된 전도 물질인 폴리실리콘막(26)의 일부를 절연 물질인 실리콘 산화막(27)으로 변경한다. 이 때, 실리콘 질화막(22) 상에 잔존하는 폴리실리콘막(26)을 모두 실리콘 산화막(27)으로 변경하는 것이 바람직하다. 본 발명의 다른 실시예에 있어서, 상부에 노출된 전도 물질인 폴리실리콘막(26)의 일부를 절연 물질인 실리콘 산화막(27)으로 변경하기 위해 산소 분위기의 열처리 공정을 이용할 수 있다.
마지막으로, 도 5f에 도시된 바와 같이, 선택적 건식 식각 공정을 실시하여 실리콘 산화막(27)을 제거한다. 이 때, 절연 물질인 실리콘 산화막(27)은 실리콘 질화막(22)과 선택비가 우수하므로 실리콘 질화막(22)을 손상시키지 않고도 이웃하는 패턴과 전기적으로 연결되지 않는 콘택 플러그(28)를 형성할 수 있다.
상기의 실시예에 따른 콘택 플러그 형성 방법은 폴리실리콘막(26)을 형성하고 나서, 화학적기계적연마 또는 건식 식각 공정에 의한 폴리실리콘막(26)의 제거와 플라즈마 공정에 의한 실리콘 산화막(27)으로의 변경을 한번 수행하는 것으로 설명되었지만, 폴리실리콘막(26)의 제거와 실리콘 산화막(27)으로의 변경을 여러번 반복 수행하여 콘택 플러그(28)를 형성할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 간단한 플라즈마 공정을 적용하여 전도 물질인 폴리실리콘막을 실리콘 질화막과의 선택비가 우수한 절연 물질인 실리콘 산화막으로 변경하여 변경된 실리콘 산화막을 선택적으로 제거함으로써, 실리콘 질화막을 손상시킴이 없이도 콘택 플러그 사이를 완벽하게 분리할 수 있어 이웃하는 패턴과 전기적으로 연결되는 불량을 방지할 수 있다.

Claims (6)

  1. 게이트 패턴이 형성된 실리콘 기판 상에 층간절연막을 형성하는 단계;
    상기 실리콘 기판이 노출되도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 매립하는 폴리실리콘막을 형성하는 단계;
    상기 실리콘 질화막 상에 상기 폴리실리콘막의 일부가 잔존하도록 상기 폴리실리콘막을 제거하는 단계;
    상부에 노출된 상기 폴리실리콘막의 일부를 실리콘 산화막으로 변경하는 단계; 및
    상기 실리콘 산화막을 제거하는 단계
    를 포함하는 반도체 메모리 소자의 콘택 플러그 형성 방법.
  2. 제1항에 있어서,
    상기 실리콘 질화막 상에 상기 폴리실리콘막의 일부가 잔존하도록 상기 폴리실리콘막을 제거하는 단계는 화학적기계적연마 또는 건식 식각 공정을 이용하여 수행되는 것을 특징으로 하는 반도체 메모리 소자의 콘택 플러그 형성 방법.
  3. 제1항에 있어서,
    상기 폴리실리콘막의 일부를 실리콘 산화막으로 변경하는 단계는 상기 실리콘 질화막 상에 잔존하는 폴리실리콘막을 모두 실리콘 산화막으로 변경하는 것을 특징으로 하는 반도체 메모리 소자의 콘택 플러그 형성 방법.
  4. 제3항에 있어서,
    상기 폴리실리콘막의 일부를 실리콘 산화막으로 변경하는 단계는 산소 분위기의 플라즈마 공정을 이용하여 수행되는 것을 특징으로 하는 반도체 메모리 소자의 콘택 플러그 형성 방법.
  5. 제3항에 있어서,
    상기 폴리실리콘막의 일부를 실리콘 산화막으로 변경하는 단계는 산소 분위기의 열처리 공정을 이용하여 수행되는 것을 특징으로 하는 반도체 메모리 소자의 콘택 플러그 형성 방법.
  6. 제1항 있어서,
    상기 실리콘 산화막을 제거하는 단계는 선택적 건식 식각 공정을 이용하여 수행되는 것을 특징으로 하는 반도체 메모리 소자의 콘택 플러그 형성 방법.
KR1020040113516A 2004-12-28 2004-12-28 반도체 메모리 소자의 콘택 플러그 형성 방법 KR20060074973A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113516A KR20060074973A (ko) 2004-12-28 2004-12-28 반도체 메모리 소자의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113516A KR20060074973A (ko) 2004-12-28 2004-12-28 반도체 메모리 소자의 콘택 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20060074973A true KR20060074973A (ko) 2006-07-04

Family

ID=37167581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113516A KR20060074973A (ko) 2004-12-28 2004-12-28 반도체 메모리 소자의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20060074973A (ko)

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JP2007096321A (ja) 化学機械的研磨を利用した自己整列コンタクトパッドの形成方法
JP2005005669A (ja) 半導体素子の製造方法
JP2007318068A (ja) 半導体素子のコンタクト形成方法
KR100649350B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성 방법
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
CN107808882A (zh) 半导体集成电路结构及其制作方法
US7179744B2 (en) Method for fabricating semiconductor device
KR100537204B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100955923B1 (ko) 매몰형 비트라인 구조를 갖는 반도체소자의 제조방법
JP5100981B2 (ja) ランディングプラグコンタクトホールのマスク及びこれを用いたプラグ形成方法
KR20060074973A (ko) 반도체 메모리 소자의 콘택 플러그 형성 방법
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR100798270B1 (ko) 반도체 소자 및 그 제조 방법
KR20120098295A (ko) 반도체장치 제조방법
US6200845B1 (en) Method of forming a storage capacitor
KR20040067021A (ko) 반도체소자의 스토리지노드 콘택플러그 형성방법
KR100382545B1 (ko) 반도체 소자의 제조방법
KR100549011B1 (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
KR100696774B1 (ko) 반도체소자의 캐패시터 형성방법
KR100310543B1 (ko) 반도체소자의 형성방법
KR101097474B1 (ko) 콘택 형성 방법 및 이를 이용하는 수직 채널 트랜지스터를구비한 반도체 소자의 제조 방법
KR100844939B1 (ko) 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법
KR100799123B1 (ko) 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid