KR20060054033A - 용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법 - Google Patents

용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법 Download PDF

Info

Publication number
KR20060054033A
KR20060054033A KR1020050097354A KR20050097354A KR20060054033A KR 20060054033 A KR20060054033 A KR 20060054033A KR 1020050097354 A KR1020050097354 A KR 1020050097354A KR 20050097354 A KR20050097354 A KR 20050097354A KR 20060054033 A KR20060054033 A KR 20060054033A
Authority
KR
South Korea
Prior art keywords
dielectric
electrode
thin film
metal thin
capacitive
Prior art date
Application number
KR1020050097354A
Other languages
English (en)
Other versions
KR100812515B1 (ko
Inventor
데이비드 로스 맥그레고리
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20060054033A publication Critical patent/KR20060054033A/ko
Application granted granted Critical
Publication of KR100812515B1 publication Critical patent/KR100812515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

용량성/저항성 디바이스는 저항성 및 용량성 기능을 모두 제공한다. 용량성/저항성 디바이스는 인쇄 배선 기판의 층 내에 내장될 수 있다. 용량성/저항성 디바이스의 내장은 기판 표면 면적(board surface real estate)을 보존하고, 솔더 접속(solder connection)의 수를 감소시키며, 이로 인해 신뢰도를 증가시킨다.
용량성/저항성 디바이스, 인쇄 배선 기판

Description

용량성/저항성 디바이스 및 이러한 디바이스를 통합하는 인쇄 배선 기판, 그리고 그 제작 방법{CAPACITIVE/RESISTIVE DEVICES AND PRINTED WIRING BOARDS INCORPORATING SUCH DEVICES, AND METHODS OF MAKING THEREOF}
상세한 설명은 첨부된 도면을 참조할 것이며, 여기서 동일한 참조 번호는 동일한 요소를 가리킨다.
도 1은 직렬로 된 저항 및 커패시터를 갖는 전통적(종래 기술) 비연속 부하 종단의 개략도.
도 2는 집적 회로 디바이스에 대한 전통적(종래 기술) SMT RC 전송을 갖는 인쇄 배선 기판의 단면도.
도 3은 제1 실시예에 따라 내장된 용량성/저항성 디바이스를 갖는 인쇄 배선 기판의 일 부분에 대한 단면도.
도 4a 내지 도 4f는 도 3에 도시된 용량성/저항성 디바이스를 제작하는 방법을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 용량성/저항성 디바이스 110: 하단 전극
120: 유전체 130: 상단 전극
140: 저항 소자 145: 도전성 트레이스
150: 도금된 쓰루 홀 비아 160: 도전성 회로 트레이스
170: IC 디바이스 180, 182: 유전층
기술분야는 용량성 및 저항성 기능을 모두 갖는 디바이스 및 이러한 디바이스를 유기 유전체 적층물(organic dielectric laminates) 및 인쇄 배선 기판에 통합하는 방법에 관한 것이다.
집적 회로(IC) 디바이스들 간에 연장하는 신호 트레이스(signal traces)의 전송 라인 종단에 대하여 커패시터 및 저항이 직렬로 사용될 수 있다. 커패시터 및 저항은 IC 디바이스의 임피던스를 라인에 매칭시키는데 사용된다. 일부 회로들은 연속 부하이며, 라인과 병렬로 저항을 사용한다. 비연속 부하 회로들은 저항과 커패시터를 직렬로 가지며, 저전력 IC들을 위하여 유용하다. 도 1은 종래 기술을 이루는 IC 디바이스들(10, 20)의 비연속 부하 종단을 도식적으로 도시한다.
도 1에서, a로부터 b까지의 거리는 전형적으로 짧다. 저항값 R은 라인 임피던스를 매칭시키도록 선택되며, 전형적으로 대략 45Ω 내지 80Ω이다. 커패시터의 값 C는, 직렬인 저항 R 및 커패시터 C의 시간 상수 RC가 신호의 상승 시간 보다는 크고 신호 펄스의 총 시간보다는 작도록 선택된다. 전형적인 용량 값은 대략 30㎊이다.
전통적인 RC 종단은 표면 장착 기술(surface mount technology: SMT) 저항 및 커패시터로 전형적으로 구성된다. 도 2는 IC(30)에 대한 전통적 SMT RC 전송 라인 종단을 형성하기 위하여 IC 디바이스(30)에 접속된 SMT 저항(40) 및 SMT 커패시터(50)를 갖는 인쇄 회로 기판(25)의 일 부분에 대한 단면도이다. IC(30)로 신호를 운반하는 신호 라인은, IC 디바이스(30)를 저항(40)에 접속하는 회로 트레이스(circuit trace; 60)에 접속된다. 커패시터(50)는 한 쌍의 솔더 패드(solder pads; 52) 및 솔더 조인트(solder joints; 58) 중 하나에 의해 회로 트레이스(70)에 연결된다. 저항(40)은 솔더 패드(42) 및 솔더 조인트(48)에 의해 회로 트레이스(70)에 연결된다. 커패시터(50)는 다른 솔더 패드(58) 및 회로 트레이스(59)에 의해 비아 홀(via hole; 80)에 연결된다. 이러한 정렬은 저항(40) 및 커패시터(50)를 신호 라인과 직렬로, 도금된 쓰루-홀 비아(plated through-hole via; 80)를 통하여 그라운드에 접속되게 배치한다. 이러한 전통적 표면 장착 접근은 유용한 표면 면적의 사용을 필요로 한다. 나아가, 솔더 조인트에 대한 필요는 신뢰도를 감소시키고, 가공 비용을 증가시킨다.
제1 실시예에 따라, 용량성/저항성 디바이스는 제1 전극, 상기 제1 전극 상에 배치된 유전체, 상기 유전체에 인접하여 그 위에 형성된 저항 소자, 도전성 트레이스, 그리고 상기 유전체 상에 배치되어 상기 저항 소자와 전기적으로 접촉하는 제2 전극을 포함한다. 용량성/저항성 디바이스는 유기 유전체 적층물 내에 내장되고 인쇄 배선 기판과 통합될 수 있다.
상기 실시예에 따라, 저항 및 커패시터 기능을 생성하는 어려움 및 비용을 감소시키면서, 저항 및 커패시터 기능 모두를 단일 매장된 적층물로 통합할 수 있다. 용량성/저항성 디바이스가 인쇄 배선 기판에 통합된 경우, 용량성/저항성 디바이스 내장은 또한 유용한 면적을 자유롭게 한다. 나아가, SMT 디바이스와 연관된 솔더 조인트는 제거될 수 있으며, 이로 인해 신뢰도를 개선한다. 용량성/저항성 디바이스는 전통적인 에칭 공정을 사용하여 처리될 수 있으며, 나아가 생산 비용도 감소시킨다.
본 기술분야의 당업자들은, 상술한 장점과, 이하 실시예에 대한 상세한 설명을 읽음에 따라 본 발명의 다양한 추가 실시예들의 다른 장점 및 이점들을 인식할 것이다.
본 발명의 실시예들은 인쇄 배선 기판(printed wiring board: PWB)의 기판에 매장될 수 있는 용량성/저항성 디바이스들에 대하여 다룬다. PWB 기판 내부로의 용량성 및 저항성 기능 제공은 인쇄 배선 기판 상의 유용한 표면 면적을 보존한다. 또한 본 발명의 실시예는 전통적 SMT 종단 정렬보다 더 적은 솔더 조인트를 요구한다.
도 3은 인쇄 배선 기판(1000)의 일 부분에 대한 제1 실시예의 단면도이다. 인쇄 배선 기판부(1000)는, 저항 기능 및 커패시터 기능이 단일 용량성/저항성 디바이스(100)로 통합된 RC 전송 라인 종단을 포함한다. 디바이스(100)는 인쇄 배선 기판부(1000) 내에 내장된다. 디바이스(100)는 하단 전극(110), 유전체(120), 상단 전극 또는 상단 양극(130), 저항 소자(140) 및 도전성 트레이스(145)를 포함한 다. 디바이스(100)는 괄호(101)에 의해 개괄적으로 표시되는 단일 적층 구조에서 저항성 및 용량성 기능을 제공한다.
디바이스(100)는, 유전층(180, 182)을 통하여 연장하는 도금된 쓰루 홀 비아(150) 및 도전성 회로 트레이스(160)에 의해, IC 디바이스(170)에 연결된다. IC 디바이스(170)는 솔더 패드(172) 및 솔더 조인트(174)에 의해 도전성 회로 트레이스(160)에 접속된다. 그러나 다른 접속 기술이 사용될 수도 있다. 또한 하단 전극(110)은 인쇄 배선 기판에서 도전성 그라운드 평면으로서 기능할 수 있으며, 다른 회로에 접속하는 도전성 회로 트레이스(111)에 연결될 수 있다.
도 4a 내지 도 4f는 디바이스(100)를 포함하는 커패시터 적층물을 제작하는 방법을 도시한다.
도 4a는 제1 및 제2 금속 박막(112, 132)이 제공된 제조 제1 단계의 정면 단면도이다. 박막(112, 132)은, 예를 들어 구리, 구리 기반 물질 및 다른 금속으로부터 만들어질 수 있다. 슬러리 물질(slurry material) 또는 용액이 제1 박막(112) 상에 캐스트(cast)되거나 코팅되고, 건조 및 경화되어, 제1 유전층(124)을 형성할 수 있다. 슬러리가 열가소성인 경우, 예를 들어 150℃에서 건조함으로써, 경화가 수행될 수 있다. 슬러리가 열경화성 물질인 경우에는, 더 높은 경화 온도가 사용될 수 있다. 유사한 제2 유전층(126)이 제2 박막(132)에 유사한 방식으로 형성될 수 있다.
유전층(124, 126)을 형성하기 위하여 사용되는 용액은, 예를 들어 용매에 용해된 폴리머(polymer)를 포함할 수 있다. 슬러리 물질은, 예를 들어 높은 유전율 ("높은 K") 충전재(filler) 또는 기능적 상(functional phase)을 갖는 폴리머 용해 가능 용액(polymer-solvent solution)을 포함할 수 있다. 용액 또는 슬러리에 적합한 폴리머로는, 예를 들어 에폭시(epoxy) 또는 폴리이미드 수지(polyimide resin)를 포함할 수 있다. 높은 K 기능적 상은 500보다 큰 유전율을 갖는 물질로서 정의될 수 있으며, 일반식 ABO3의 페로브스카이트(perovskites)를 포함할 수 있다. 적합한 충전재로는, 예를 들어 결정 바륨 티타네이트(barium titanate: BT), 바륨 스트론튬 티타네이트(barium strontium titanate: BST), 레드 지르코네이트 티타네이트(lead zirconate titanate: PZT), 레드 란탄 티타네이트(lead lanthanum titanate), 레드 란탄 지르코네이트 티타네이트(lead lanthanum zirconate titanate: PLZT), 레드 마그네슘 니오베이트(lead magnesium niobate: PMN) 및 칼슘 코퍼 티타네이트(calcium copper titanate)를 포함한다. 충전재는 가루 형태일 수 있다.
유전층(124, 126)의 한면 또는 양면 모두에 얇은 점착층(127)이 적용될 수 있다(도 4a에서는 유전층(126) 상에 도시됨). 점착층(127)은 열가소성 폴리머로부터 형성될 수 있으며, 유전율의 희석을 피하기 위하여 높은 유전 상(high dielectric phase)으로 채워질 수 있다. 그 후, 두 구조물은 도 4a에서 화살표에 의해 도시된 방향으로 열 및 압력 하에 함께 적층된다.
도 4b를 참조하면, 적층은 층들(124, 126, 127)로부터 단일 유전체(120)를 형성한다. 점착층(127)은 적층 공정 동안 유전층들(124, 126)의 결합을 용이하게 한다. 그러나 유전층들(124, 126)이 적층에 앞서 부분적으로 경화되거나, 또는 열가소성이어서 적층시에 적절한 온도 및 압력이 수지를 충분히 약화시켜 점착물 없이도 층들(124, 126)이 접착되는 경우에는, 점착층(127)이 불필요할 수 있다. 결과적으로 유전체(120)는 적층후에, 예를 들어 대략 4미크론 내지 25미크론의 얇은 층일 수 있다.
유전체(120)를 형성하는 대체 방법은, 박막(112, 132) 중 하나 위에 충전(filled) 또는 미충전(unfilled) 열가소성 폴리머(thermoplastic polymer)를 캐스트하고 충전 열가소성 폴리머에 다른 박막을 직접 적층하는 것일 수 있다. 이 방법은 점착층에 대한 필요를 제거한다. 또 다른 대안적 제조 방법으로는, 단일 박막으로서 별도로 유전층(120)을 형성하고, 열과 압력을 사용하여 제1 박막(112) 및 제2 박막(132)에 그것을 적층하는 것을 포함한다.
미충전 폴리머, 예를 들어 폴리이미드 유전체 INTERRA™ HK 04(델라웨어주 윌밍턴의 DuPont Electronic Technologies로부터 이용 가능)가 유전체(120)를 형성하는데 사용될 수 있다.
적층 이후에, 포토레지스트(도 4b에 도시되지 않음)가 박막(112)에 적용되고, 박막(112)은 투영되고(imaged) 에칭되며, 남은 포토레지스트는 표준 인쇄 배선 기판 처리 조건을 사용하여 제거된다. 도 4c는 도 4d의 라인 4C-4C에서 이루어진, 에칭 이후의 아티클 결과의 저면도이다. 도 4c를 참조하면, 에칭은 디바이스(100)의 하단 전극(110)을 생성한다. 또한 도전성 회로 트레이스(111)가 박막(112)으로부터 형성되어 하단 전극(110)을 그라운드 또는 다른 회로에 접속시킬 수 있다.
도 4d는 도 4c의 라인 4D-4D에서 이루어진 정면 단면도이다. 도 4d를 참조하면, 결과적인 아티클의 하단 전극(110) 측면은 유전체 적층 물질(182)에 적층된다. 적층은 표준 인쇄 배선 기판 공정에서, 예를 들어 FR4 프리프레그(prepreg) 또는 다른 프리프레그를 사용하여 수행될 수 있다.
포토레지스트(도 4d에 도시되지 않음)가 박막(132)에 적용되고, 박막(132)은 투영되고 에칭되며, 남은 포토레지스트는 제거된다. 도 4e는 도 4f의 라인 4E-4E에서 이루어진, 에칭 이후의 아티클 결과의 상단 단면도이다. 도 4f는 도 4e의 라인 4F-4F에서 이루어진 결과적인 아티클의 정면 단면도이다. 도 4e를 참조하면, 에칭은 디바이스(100)의 상단 전극(130), 간극(134), 도전성 회로 트레이스(145)를 생성한다.
도 4f를 참조하면, 저항 소자(140)는 유전체(120) 상에 그리고 간극(134) 내에 저항 물질을 증착함으로써 형성된다. 저항 소자(140)는, 예를 들어 폴리머 후막 저항 페이스트(polymer thick-film resistor paste)를 증착하고 저항 페이스트를 경화함으로써 형성될 수 있다. 상단 전극(130) 및 도전성 회로 트레이스(145)는 저항 소자(140)에 대한 종단으로서 기능한다. 충전재 저항 페이스트는, 예를 들어 화면 인쇄 용액(screen-printing vehicle)에 분산된 탄소 가루와 같은 물질로부터 만들어질 수 있다. 화면 인쇄 용액은, 예를 들어 적절한 용매에 용해된 에폭시 수지를 포함할 수 있다. 합성 저항 소자(140)의 유전 특성을 조절하기 위하여 계면 활성제와 같은 다른 첨가제가 추가될 수 있다.
저항 소자(140)의 경화 후에, 유전층(182)의 컴포넌트 측면에 유전층(180)이 적층되어, 적층 구조(101)를 형성한다. 상기 공정에 의한 결과인 적층 구조(101)는 그 후, 예를 들어 형성 공정을 통하여 전통적인 적층을 사용하여 도 3에 도시된 바와 같은 인쇄 배선 기판에 통합될 수 있다.
예시 1 : 디바이스(100)에 대한 본 예시는 도 3을 참조하여 논의된다. 본 예시에서, 전극들(110, 130)은 구리 박막으로부터 형성되며, 유전체(120)는 유전율(Dk)이 3.5인 두께 25미크론의 미충전 폴리이미드 유전체이며, 용량 밀도는 800pF/inch2이다(델라웨어주 윌밍턴의 DuPont Electronic Technologies로부터 이용 가능한, INTERRA™ HK 04).
30㎊의 전송 라인 종단에 필요한 커패시터의 크기(상단 투시 화법으로 보았을 때)는 24.2㎟이며, 이는 5㎜×5㎜보다 조금 작은 것에 해당한다. 증착된 저항 물질은 화면 인쇄 가능 100Ω/inch2의 폴리머 후막 저항 페이스트(DuPont Electronics로부터 이용 가능)이다.
공칭 60Ω 저항에 대한 본 예시에서의 저항의 크기는 다양할 수 있으며, 바람직하게는 대략 0.6 대 1.0의 길이 대 폭 비율을 유지한다. IC에 대하여 상대적으로 적은 종단 저항이 요구되는 경우에는, 상기 커패시터 크기가 수용 가능하다. 다수의 종단이 요구되는 경우에는, 커패시터가 더 작아질 수 있도록, 더 높은 용량 밀도를 가진 적층이 더욱 바람직하다.
예시 2 : 디바이스(100)에 대한 본 예시는 도 3을 참조하여 논의된다. 본 예시에서 하나의 구리 박막 상에 바륨 티타네이트-충전 열가소성 폴리이미드를 캐 스트하고, 바륨 티타네이트-충전 열가소성 폴리이미드 코팅의 표면 상에 제2 구리 박막을 적층함으로써 적층물이 형성된다. 바륨 티타네이트는 쉽게 이용 가능하고 납이 없기 때문에 충전재로서 유리하다.
별도의 점착 물질을 사용하지 않고 아티클들을 함께 접착시키도록, 적절한 온도 및 압력에서 적층이 수행된다. 전극들(110, 130)은 구리 박막들로부터 형성되며, 유전체(120)는 유전율(Dk)이 11인 14미크론 두께의 충전 폴리이미드 유전체이며, 이는 4.5㎋/inch2의 용량 밀도를 가진다(DuPont Electronic Technologies로부터 이용 가능한 Interra™ HK 11).
상술한 바와 같은 전송 라인 종단에 필요한 커패시터의 크기는 4.3㎟ 또는 대략 2㎜×2㎜이다. 증착된 저항은 화면 인쇄된 100Ω/inch2 폴리머 후막 저항 페이스트(DuPont Electronics로부터 이용 가능함)이다.
공칭 60Ω 저항에 대하여 본 예시에서 바람직한 저항의 크기는 길이 1.2㎜, 폭 2㎜이며, 길이 대 폭의 비가 0.6 대 1.0이다.
예시 3 : 디바이스(100)에 대한 본 예시는 도 3을 참조하여 논의된다. 본 예시에서, 바륨 티타네이트-충전 열가소성 폴리이미드(DuPont Electronic Technologies로부터 이용 가능함)를 두 개의 구리 박막 상에 캐스트하고, 이들을 함께 접착하기 위하여 적절한 온도 및 압력에서 함께 적층함으로써, 적층물이 만들어진다. 별도의 점착 물질은 사용되지 않는다. 전극들(110, 130)은 구리 박막으로부터 형성된다. 결과적인 유전체(120)는 바륨 티타네이트-충전, 6.2㎋/inch2의 용량 밀도를 갖는 두께 8미크론의 폴리이미드 유전체이다.
상술한 바와 같은 전송 라인 종단에 대하여 필요한 커패시터의 크기는 3.1㎟ 또는 대략 1.77㎜×1.77㎜이다. 증착된 저항은 화면 인쇄된 100Ω/inch2 폴리머 후막 저항 페이스트(DuPont Electronics로부터 이용 가능함)로부터 형성될 수 있다.
본 예시에서 공칭 60Ω 저항에 대하여 저항의 바람직한 크기는 길이 1.06㎜ 및 폭 1.77㎜일 것이며, 길이 대 폭의 비율이 0.6 대 1.0이다.
상기 실시예에 따라, 저항과 결합된 얇은 커패시터 적층 구조는, 매장된 커패시터 기능의 크기를 감소시키고 더욱 효율적으로 RC 전송 라인 종단을 매장하는데 사용될 수 있다. 커패시터 및 저항 기능의 내장은 유용한 기판 표면 면적을 남겨두며, SMT 디바이스와 연관된 솔더 조인트를 제거하여 신뢰도를 개선한다. 나아가, 적층물 내에 저항 및 용량을 결합한 적층물은 전통적인 에칭 공정을 사용하여 처리될 수 있으며, 이는 생산 비용을 감소시킨다.
상기 실시예는 회로 설계자 및 PWB 가공자에게 다른 옵션 또한 제공한다. 예를 들어, 적층물의 한 조각은 분리된 저항 및 분리된 커패시터를 내장하는데 사용될 수 있으며, 이는 저항과 커패시터를 접속하는 것과 연관된 인덕턴스를 감소시킨다.
상기 실시예에 따라, 저항과 결합된 얇은 커패시터 적층 구조는, 매장된 커패시터 기능의 크기를 감소시키고 더욱 효율적으로 RC 전송 라인 종단을 매장하는데 사용될 수 있다. 커패시터 및 저항 기능의 내장은 유용한 기판 표면 면적을 남 겨두며, SMT 디바이스와 연관된 솔더 조인트를 제거하여 신뢰도를 개선한다. 나아가, 적층물 내에 저항 및 용량을 결합한 적층물은 전통적인 에칭 공정을 사용하여 처리될 수 있으며, 이는 생산 비용을 감소시킨다.
상기 실시예는 회로 설계자 및 PWB 가공자에게 다른 옵션 또한 제공한다. 예를 들어, 적층물의 한 조각은 많은 분리된 저항 및 많은 분리된 커패시터를 내장하는데 사용될 수 있으며, 이는 저항과 커패시터를 접속하는 것과 연관된 인덕턴스를 감소시킨다.
커패시터 실시예를 상단 평면에서 바라본 모양은 일반적으로 직사각형이다. 그러나 커패시터 전극, 유전체 및 다른 구성 요소들 및 층들은, 예를 들어 원형, 직사각형, 타원형 또는 다각형 모양과 같은 다른 정형의 또는 비정형의 표면 모양을 가질 수 있다.
단일 용량성/저항성 디바이스(100)는 상술한 바와 같이 적층 구조(101)로 형성된다. 그러나 패널 구조(panel structure) 및 인쇄 배선 기판은 유형 및 배열을 달리하는 다수의 개별 용량성/저항성 디바이스를 포함할 수 있다.
상기 실시예에서, 저항, 용량 및 인덕턴스는 대문자 Z로 전형적으로 식별되는 특정 회로 임피던스를 생성하도록 결합한다. 저항 및 용량은 특정 임피던스를 달성하도록 구성될 수 있다. 저항, 용량 또는 이 모두를 변경하는 것은 인덕턴스를 변경할 것이다. 최종 임피던스를 정의하기 위하여 세 가지 모두에 대한 변경이 제어될 수 있다. 바꾸어 말하면, 적층물의 임피던스는 '조정 가능(tunable)'하다.
상술한 설명은 본 발명에 대하여 예시하고 설명한다. 추가적으로, 본 개시 는 본 발명에 대한 단지 선택된 바람직한 실시예를 도시하고 설명한 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용 가능하고 본 명세서에 표현된 본 발명의 개념 영역, 상기 교시 내용의 범위 및/또는 관련 기술분야의 기술 또는 지식 범위 내에서 변경 및 변형이 가능함을 이해하여야 할 것이다.
본 명세서에서 상기 설명한 실시예들은, 본 발명의 실시로 알려진 최고의 모드를 설명하고, 본 기술분야의 당업자들이 본 발명을 그러한 실시예들 또는 특정 응용 또는 본 발명의 사용에 의해 필요한 다양한 변형을 가진 다른 실시예들을 이용할 수 있도록 하기 위한 것이다. 따라서 본 설명은 본 명세서에 개시된 형태로 본 발명을 한정하고자 함이 아니다. 또한 첨부된 청구범위는 본 상세한 설명에서 명시적으로 정의된 것이 아닌, 대안적인 실시예들을 포함하도록 구성된 것임을 의도한다.
용량성/저항성 디바이스는 저항성 및 용량성 기능을 모두 제공한다. 용량성/저항성 디바이스는 인쇄 배선 기판의 층 내에 내장될 수 있다. 용량성/저항성 디바이스 내장은 기판 표면 면적을 보존하고, 솔더 접속의 수를 감소시키며, 이로 인해 신뢰도를 증가시킨다.

Claims (15)

  1. 용량성/저항성 디바이스(capacitive/resistive device)로서,
    제1 전극;
    상기 제1 전극 상에 배치된 유전체;
    상기 유전체에 인접하여 그 위에 형성된 저항 소자;
    도전성 트레이스(conductive trace); 및
    상기 유전체 상에 배치되고 상기 저항 소자와 전기적으로 접촉하는 제2 전극을 포함하며,
    상기 유전체는 상기 제1 전극 및 상기 제2 전극 사이에 배치된 용량성/저항성 디바이스.
  2. 제1항에 있어서,
    상기 저항 소자는 상기 제2 전극 및 상기 도전성 트레이스 사이를 연장하며 부분적으로 덮는 용량성/저항성 디바이스.
  3. 제2항에 있어서,
    상기 저항 소자는 상기 제2 전극 및 상기 도전성 트레이스 사이의 간극을 지나 연장하며 상기 유전체에 인접하는 용량성/저항성 디바이스.
  4. 제1항에 있어서,
    상기 유전체는 미충전 폴리머(unfilled polymer)를 포함하는 용량성/저항성 디바이스.
  5. 제1항에 있어서,
    상기 유전체는 유전 기능적 상(dielectric functional phase)으로 충전된 폴리머를 포함하는 용량성/저항성 디바이스.
  6. 제1항에 있어서,
    상기 용량성/저항성 디바이스는 적어도 두 개의 유기 유전체 적층(organic dielectric laminate layers) 내에 내장되며, 상기 적층 및 상기 용량성/저항성 디바이스는 적층 구조(laminate structure)를 형성하는 용량성/저항성 디바이스.
  7. 인쇄 배선 기판으로서,
    제6항에 따른 적어도 하나의 적층 구조; 및
    상기 인쇄 배선 기판의 상단 표면 상에 배치된 적어도 하나의 IC 디바이스
    를 포함하며,
    상기 IC 디바이스는 상기 용량성/저항성 디바이스에 전기적으로 연결된 인쇄 배선 기판.
  8. 용량성/저항성 디바이스를 제작하는 방법으로서,
    제1 금속 박막 및 제2 금속 박막을 제공하는 단계;
    상기 제1 및 제2 금속 박막 사이에 유전체를 형성하는 단계;
    상기 제1 금속 박막으로부터 제1 전극을 형성하는 단계;
    상기 제2 금속 박막으로부터 제2 전극 및 도전성 트레이스를 형성하는 단계; 및
    저항 소자 - 상기 저항 소자는 상기 유전체에 인접하며, 상기 제2 전극 및 상기 도전성 트레이스와 전기적으로 접촉함 - 를 형성하는 단계
    를 포함하는 방법.
  9. 제8항에 있어서,
    제1 금속 박막 및 제2 금속 박막을 제공하는 단계; 및
    상기 제1 및 제2 전극을 형성하기 위하여 상기 제1 금속 박막 및 상기 제2 금속 박막을 에칭하는 단계
    를 더 포함하는 방법.
  10. 제9항에 있어서,
    상기 저항 소자를 형성하는 단계는 상기 유전체 상에 저항 물질을 증착하여 상기 제2 전극에 인접하게 하는 단계를 포함하는 방법.
  11. 제10항에 있어서,
    상기 유전체를 형성하는 단계는 상기 제1 또는 제2 금속 박막들 중 적어도 하나 위에 충전(filled) 또는 미충전(unfilled) 폴리머 용액(polymer solution) 중 적어도 하나를 캐스트(cast)하는 단계를 포함하는 방법.
  12. 제11항에 있어서,
    상기 유전체를 형성하는 단계는 충전 또는 미충전 폴리머의 분리된 박막을 형성하고 상기 박막을 상기 제1 및 제2 금속 박막에 적층하는 단계를 포함하는 방법.
  13. 적층 구조를 제작하는 방법으로서,
    적어도 두 개의 유기 유전체 적층 사이에 제8항의 방법에 의해 형성된 적어도 하나의 용량성/저항성 디바이스를 내장하는 단계를 포함하는 방법.
  14. 인쇄 배선 기판을 제작하는 방법으로서,
    적어도 하나의 제13항의 적층 구조를 제공하는 단계; 및
    상기 인쇄 배선 기판의 상단 표면 상에 배치된 적어도 하나의 IC 디바이스 - 상기 IC 디바이스는 상기 용량성/저항성 디바이스에 전기적으로 연결됨 - 를 제공하는 단계
    를 포함하는 방법.
  15. 적층 구조를 제작하는 방법으로서,
    제1 금속 박막 및 제2 금속 박막을 제공하는 단계;
    상기 제1 금속 박막 상에 폴리이미드 유전체를 형성하는 단계;
    상기 제1 금속 박막으로부터 제1 전극을 형성하는 단계;
    상기 제1 전극의 한 면에 제1 유전층을 적층하는 단계;
    상기 제2 금속 박막으로부터 제2 전극 및 도전성 트레이스 - 상기 제2 전극 및 상기 도전성 트레이스는 상기 유전체 상에 배치됨 - 를 형성하는 단계;
    상기 폴리이미드 유전체 - 상기 유전체는 상기 제1 전극 및 상기 제2 전극 사이에 배치됨 - 상에 상기 제2 전극과 전기적으로 접촉하는 저항 소자를 인쇄하는 단계; 및
    상기 제2 전극 및 상기 저항 소자에 제2 유전층을 적층하는 단계
    를 포함하는 방법.
KR1020050097354A 2004-10-18 2005-10-17 용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법 KR100812515B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/967,569 2004-10-18
US10/967,569 US7436678B2 (en) 2004-10-18 2004-10-18 Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof

Publications (2)

Publication Number Publication Date
KR20060054033A true KR20060054033A (ko) 2006-05-22
KR100812515B1 KR100812515B1 (ko) 2008-03-11

Family

ID=35586143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097354A KR100812515B1 (ko) 2004-10-18 2005-10-17 용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법

Country Status (7)

Country Link
US (2) US7436678B2 (ko)
EP (2) EP2104407A1 (ko)
JP (1) JP2006121088A (ko)
KR (1) KR100812515B1 (ko)
CN (1) CN1783378A (ko)
DE (1) DE602005015657D1 (ko)
TW (2) TW201343017A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826352B1 (ko) * 2007-01-30 2008-05-02 삼성전기주식회사 커패시터를 내장한 인쇄회로기판

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020172A1 (de) * 2004-04-24 2005-11-24 Robert Bosch Gmbh Monolithischer Regler für die Generatoreinheit eines Kraftfahrzeugs
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
EP2034808A3 (en) * 2007-08-07 2011-04-06 Delphi Technologies, Inc. Embedded resistor and capacitor circuit and method of fabricating same
CN101661920B (zh) * 2008-08-26 2011-06-29 欣兴电子股份有限公司 芯片封装载板及其制造方法
JP5995860B2 (ja) * 2010-12-06 2016-09-21 スリーエム イノベイティブ プロパティズ カンパニー 複合ダイオード、電子デバイス及びその製造方法
CN103247860B (zh) * 2012-02-09 2017-08-25 深圳光启创新技术有限公司 一种超材料的制备方法及超材料
US9560737B2 (en) 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
CN105047642B (zh) * 2015-08-12 2024-01-19 深圳市槟城电子股份有限公司 一种端口防护电路集成封装件
CN105047411A (zh) * 2015-08-12 2015-11-11 深圳市槟城电子有限公司 一种电阻和电容串连的组件及其制作方法
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US9591776B1 (en) 2015-09-25 2017-03-07 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s)
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US10143090B2 (en) 2015-10-19 2018-11-27 International Business Machines Corporation Circuit layouts of tamper-respondent sensors
US9978231B2 (en) 2015-10-21 2018-05-22 International Business Machines Corporation Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s)
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US9913389B2 (en) 2015-12-01 2018-03-06 International Business Corporation Corporation Tamper-respondent assembly with vent structure
US9555606B1 (en) 2015-12-09 2017-01-31 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US10327343B2 (en) 2015-12-09 2019-06-18 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9904811B2 (en) 2016-04-27 2018-02-27 International Business Machines Corporation Tamper-proof electronic packages with two-phase dielectric fluid
CN107340900B (zh) * 2016-04-29 2020-09-18 北京小米移动软件有限公司 一种移动终端中框和移动终端
US9913370B2 (en) 2016-05-13 2018-03-06 International Business Machines Corporation Tamper-proof electronic packages formed with stressed glass
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US9858776B1 (en) 2016-06-28 2018-01-02 International Business Machines Corporation Tamper-respondent assembly with nonlinearity monitoring
US10321589B2 (en) 2016-09-19 2019-06-11 International Business Machines Corporation Tamper-respondent assembly with sensor connection adapter
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
US10271424B2 (en) 2016-09-26 2019-04-23 International Business Machines Corporation Tamper-respondent assemblies with in situ vent structure(s)
US9999124B2 (en) 2016-11-02 2018-06-12 International Business Machines Corporation Tamper-respondent assemblies with trace regions of increased susceptibility to breaking
KR20230128394A (ko) * 2016-11-18 2023-09-04 허친슨 테크놀로지 인코포레이티드 고형상비 전기도금 구조 및 이방성 전기도금 프로세스
US10327329B2 (en) 2017-02-13 2019-06-18 International Business Machines Corporation Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
US11122682B2 (en) 2018-04-04 2021-09-14 International Business Machines Corporation Tamper-respondent sensors with liquid crystal polymer layers
DE102018127428B3 (de) * 2018-11-02 2020-02-20 Johnson Electric Germany GmbH & Co. KG Diagnosefähiger Schalter, insbesondere diagnosefähiger Mikro-Signalschalter und Verfahren zu seiner Herstellung
US20210345481A1 (en) * 2020-04-29 2021-11-04 Qualcomm Incorporated Integral super-capacitor for low power applications
US20240136123A1 (en) * 2022-10-21 2024-04-25 KYOCERA AVX Components Corporation Single Layer Capacitor

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934119A (en) * 1974-09-17 1976-01-20 Texas Instruments Incorporated Electrical resistance heaters
US4093036A (en) * 1976-09-07 1978-06-06 Knutson Glenn C Irrigation tower drive
US4377652A (en) * 1978-02-17 1983-03-22 Asahi Kasei Kogyo Kabushiki Kaisha Polyamide-imide compositions and articles for electrical use prepared therefrom
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device
US4399417A (en) * 1980-06-06 1983-08-16 Bell Telephone Laboratories, Incorporated Integrated CRC filter circuit
US4407883A (en) * 1982-03-03 1983-10-04 Uop Inc. Laminates for printed circuit boards
JPS58190091A (ja) * 1982-04-30 1983-11-05 宇部興産株式会社 フレキシブル配線基板の製造方法
JPS59144162A (ja) * 1983-02-08 1984-08-18 Nec Corp 薄膜回路の製造方法
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
JPS63278399A (ja) * 1987-05-11 1988-11-16 Japan Radio Co Ltd 混成厚膜回路の構成方法
US5093036A (en) 1988-09-20 1992-03-03 Raychem Corporation Conductive polymer composition
JPH03125416A (ja) * 1989-10-09 1991-05-28 Nippon Oil & Fats Co Ltd 回路基板
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
JPH0565456A (ja) * 1991-09-09 1993-03-19 Sumitomo Bakelite Co Ltd 気密封止用樹脂ペースト
JPH05152111A (ja) * 1991-11-28 1993-06-18 Rohm Co Ltd チツプ型複合部品
EP0588136B1 (en) * 1992-09-15 1996-11-13 E.I. Du Pont De Nemours And Company Polymer thick film resistor compositions
US6111005A (en) * 1993-07-30 2000-08-29 Diemat, Inc. Polymeric adhesive paste
US6140402A (en) * 1993-07-30 2000-10-31 Diemat, Inc. Polymeric adhesive paste
JP3117175B2 (ja) 1994-02-09 2000-12-11 アルプス電気株式会社 抵抗体
TW301843B (en) * 1994-11-15 1997-04-01 Ibm Electrically conductive paste and composite and their use as an electrically conductive connector
TW367621B (en) * 1995-02-27 1999-08-21 Nxp Bv Electronic component comprising a thin-film structure with passive elements
JPH08306503A (ja) * 1995-05-11 1996-11-22 Rohm Co Ltd チップ状電子部品
JPH0992983A (ja) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
US5699224A (en) * 1995-10-25 1997-12-16 Rohm Co., Ltd. Thick-film capacitor and chip-type composite electronic component utilizing the same
US5993698A (en) 1997-11-06 1999-11-30 Acheson Industries, Inc. Electrical device containing positive temperature coefficient resistor composition and method of manufacturing the device
JP3890712B2 (ja) * 1997-11-18 2007-03-07 ソニー株式会社 多層配線基板およびその製造方法
DE60036907T2 (de) * 1999-03-17 2008-08-07 Motorola, Inc., Schaumburg Verfahren zur herstellung von widerständen
US6030553A (en) * 1999-04-01 2000-02-29 Industrial Technology Research Institute Polymer thick film resistor pastes
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6278356B1 (en) * 2000-05-17 2001-08-21 Compeq Manufacturing Company Limited Flat, built-in resistors and capacitors for a printed circuit board
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
JP4047669B2 (ja) * 2002-06-14 2008-02-13 クローバー電子工業株式会社 積層プリント配線基板の製造方法
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
JP2004214573A (ja) 2003-01-09 2004-07-29 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP4449772B2 (ja) * 2004-04-09 2010-04-14 株式会社デンソー パワー半導体スイッチング素子及びそれを用いた半導体パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826352B1 (ko) * 2007-01-30 2008-05-02 삼성전기주식회사 커패시터를 내장한 인쇄회로기판

Also Published As

Publication number Publication date
US7436678B2 (en) 2008-10-14
US20060082981A1 (en) 2006-04-20
EP1648208A1 (en) 2006-04-19
JP2006121088A (ja) 2006-05-11
TW201343017A (zh) 2013-10-16
US20070139901A1 (en) 2007-06-21
KR100812515B1 (ko) 2008-03-11
CN1783378A (zh) 2006-06-07
TW200628024A (en) 2006-08-01
TWI412306B (zh) 2013-10-11
EP2104407A1 (en) 2009-09-23
US7571536B2 (en) 2009-08-11
EP1648208B1 (en) 2009-07-29
DE602005015657D1 (de) 2009-09-10

Similar Documents

Publication Publication Date Title
KR100812515B1 (ko) 용량성/저항성 디바이스 및 이러한 디바이스를 통합하는인쇄 배선 기판, 그리고 그 제작 방법
KR100729703B1 (ko) 용량성/저항성 디바이스, 이러한 디바이스를 통합하는 높은유전율 유기 유전체 적층물 및 인쇄 배선 기판, 그리고 그제작 방법
KR100754714B1 (ko) 전력 코어 장치 및 그 제조 방법
US7813141B2 (en) Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
KR101401863B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP2006196886A (ja) 電力コアデバイス及びその作製方法
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
KR100816623B1 (ko) 전력 코어 장치 및 그 제조 방법
JP4207517B2 (ja) 素子内蔵基板
JP4269657B2 (ja) 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板
JPH1056251A (ja) 電子部品内蔵プリント基板およびその製造方法
JP4772586B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12