KR20230128394A

KR20230128394A - 고형상비 전기도금 구조 및 이방성 전기도금 프로세스

Info

Publication number: KR20230128394A
Application number: KR1020237028302A
Authority: KR
Inventors: 더글라스 피. 리머; 쿠르트 씨. 스완슨; 피터 에프. 래드윅
Original assignee: 허친슨 테크놀로지 인코포레이티드
Priority date: 2016-11-18
Filing date: 2017-11-17
Publication date: 2023-09-04
Also published as: JP2022184833A; US10640879B2; CN110140203A; KR20190082295A; US20180142370A1; JP2020513475A; WO2018094280A1; US20200232112A1

Abstract

고형상비 전기도금 구조를 포함하는 장치 및 고형상비 전기도금 구조를 형성하는 방법이 설명되어 있다. 금속 구조를 제조하는 방법은 높이 대 폭 형상비(A/B)를 특징으로 하는 금속 베이스를 갖는 기판을 제공하는 단계 및 베이스의 형상비(A/B)보다 큰 높이 대 폭 형상비(A/S)를 갖는 금속 구조를 형성하도록 베이스 상에 금속 크라운을 전기도금하는 단계를 포함한다.

Description

고형상비 전기도금 구조 및 이방성 전기도금 프로세스 {HIGH ASPECT RATIO ELECTROPLATED STRUCTURES AND ANISOTROPIC ELECTROPLATING PROCESSES}

관련 출원에 대한 상호 참조

본 출원은 2017년 11월 17일자로 출원된 미국 특허 출원 제15/817,049호로부터 우선권을 주장하고, 또한, 2016년 11월 18일자로 출원된 미국 가출원 제62/423,995호의 이익을 주장하며, 이들 각각은 그 전문이 본원에 참조로 통합되어 있다.

기술분야

본 발명은 일반적으로 전기도금 구조 및 전기도금 프로세스에 관한 것이다.

리드, 트레이스 및 비아 상호 연결과 같은 구리 또는 구리 합금 회로 구조와 같은 구조를 제조하기 위한 전기도금 프로세스는 일반적으로 공지되어 있으며, 예를 들어, Castellani 등의 미세 라인 회로 제조 및 그를 위한 포토레지스트 적용이라는 명칭의 미국 특허 제4,315,985호에 개시되어 있다. 이러한 유형의 프로세스는, 예를 들어, 다음의 특허에 개시된 바와 같은 디스크 드라이브 헤드 서스펜션의 제조와 관련하여 사용된다: Bennin 등의 듀얼 스테이지 작동 디스크 드라이브 서스펜션을 위한 저 저항 접지 그라운드 조인트라는 명칭의 미국 특허 제8,885,299호; Rice 등의 다중 트레이스 구성을 갖는 집적 리드 서스펜션이라는 명칭의 미국 특허 제8,169,746호; Hentges 등의 집적 리드 서스펜션을 위한 다층 그라운드 평면 구조라는 명칭의 미국 특허 제8,144,430호; Hentges 등의 집적 리드 서스펜션을 위한 다층 그라운드 평면 구조라는 명칭의 미국 특허 제7,929,252호; Swanson 등의 서스펜션 조립체를 위한 귀금속 전도성 리드 제조 방법이라는 명칭의 미국 특허 제7,388,733호; 및 Peltoma 등의 집적 리드 서스펜션을 위한 도금된 그라운드 피처라는 명칭의 미국 특허 제7,384,531호. 이러한 유형의 프로세스는 또한 예를 들어 Miller의 폴리머 베어링을 갖는 카메라 렌즈 서스펜션이라는 제목의 미국 특허 제9,366,879호에 개시된 바와 같은 카메라 렌즈 서스펜션의 제조와 관련하여 사용된다.

슈퍼필링 및 초등각 도금 프로세스 및 조성물 또한 공지되어 있고, 예를 들어 다음의 문헌에 공지되어 개시되어 있다: Vereecken 등, "다마신 구리 도금에서의 첨가제의 화학"(IBM J. of Res. & Dev., vol. 49, no. 1, January 2005); Andricacos 등 "칩 상호접속을 위한 다마신 구리 전기도금"(IBM J. of Res. & Dev., vol. 42, no. 5, September 1998); 및 Moffat 등 "다마신 처리에서의 상향식 슈퍼필링 및 범프 제어를 위한 곡률 개선 흡착재 커버리지 메커니즘"(Electrochimica Acta 53, pp. 145-154, 2007). 이러한 프로세스에 의해, 트렌치(예를 들어, 전기도금될 구조를 위한 공간을 한정하는 포토레지스트 마스크 트렌치) 내부의 전기도금은 저부에서 우선적으로 발생한다. 이에 의해, 퇴적된 구조 내의 공극이 회피될 수 있다. 앞서 확인된 특허 및 문헌은 모두 그 전문이 모든 목적을 위해 본원에 참조로 통합된다.

개선된 회로 구조에 대한 지속적인 필요성이 남아 있다. 또한, 회로 및 기타 구조를 제조하기 위한 전기도금 프로세스를 비롯한 효율적이고 효과적인 프로세스가 지속적으로 필요하다.

고형상비 전기도금 구조를 포함하는 장치 및 고형상비 전기도금 구조를 형성하는 방법이 설명되어 있다. 금속 구조를 제조하는 방법은 높이 대 폭 형상비를 특징으로 하는 금속 베이스를 갖는 기판을 제공하는 단계 및 베이스의 형상비보다 큰 높이 대 폭 형상비를 갖는 금속 구조를 형성하도록 베이스 상에 금속 크라운을 전기도금하는 단계를 포함한다.

본 발명의 실시예의 다른 특징 및 장점은 첨부 도면 및 이하의 상세한 설명으로부터 명백해질 것이다.

본 발명의 실시예는 유사한 참조 번호가 유사한 요소를 나타내는 첨부 도면의 도면에 제한이 아닌 예로서 예시된다.
도 1은 현재의 인쇄 회로 기술을 사용하여 제조된 코일을 도시한다.
도 2는 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일을 도시한다.
도 3은 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일에 의해 생성된 전자기력을 나타내는 데 사용된 도면을 도시한다.
도 4는 선형 모터 유형 응용을 위해 구성된 실시예에 따른 고형상비 전기도금 구조의 다수의 층을 포함하는 장치를 도시한다.
도 5는 일부 실시예에 따른 고형상비 전기도금 구조를 도시한다.
도 6은 일부 실시예에 따른 고형상비 전기도금 구조를 도시한다.
도 7은 일부 실시예에 따른 고형상비 전기도금 구조를 도시한다.
도 8은 고밀도 단면적을 갖는 일부 실시예에 따른 고형상비 전기도금 구조의 다수의 층을 갖는 장치를 도시한다.
도 9는 실시예에 따른 고 전류 밀도 도금 기술 및 저 전류 밀도 도금 기술 동안의 SPS 커버리지를 도시하는 그래프를 도시한다.
도 10a 내지 도 10f는 실시예에 따른 고형상비 전기도금 구조를 형성하는 프로세스를 도시한다.
도 11은 일부 실시예에 따른 고형상비 전기도금 구조를 도시한다.
도 12는 일부 실시예에 따른 고형상비 전기도금 구조의 사시도를 도시한다.
도 13a 및 도 13b는 실시예에 따른 고형상비 전기도금 구조를 사용하여 형성된 고밀도 정밀 코일을 도시한다.
도 14는 실시예에 따른 고해상도 적층 전도체 층을 포함하는 고형상비 전기도금 구조를 도시한다.
도 15는 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일을 도시한다.
도 16a 내지 도 16c는 다른 실시예에 따른 고형상비 전기도금 구조를 형성하는 프로세스를 도시한다.
도 17은 실시예에 따른 고형상비 전기도금 구조의 선택적 형성을 도시한다.
도 18은 트레이스 상에 선택적으로 형성된 금속 크라운 부분으로 형성된 실시예에 따른 고형상비 전기도금 구조의 사시도를 도시한다.
도 19는 실시예에 따른 고형상비 전기도금 구조를 포함하는 하드 드라이브 디스크 서스펜션 플렉셔를 도시한다.
도 20은 도 19에 도시된 하드 디스크 드라이브 서스펜션 플렉셔의 단면도를 도시한다.
도 21a 및 도 21b는 등각 도금 프로세스 동안 포토레지스트를 사용하는 실시예에 따른 고형상비 전기도금 구조를 형성하는 프로세스를 도시한다.
도 22는 다양한 실시예에 따른 초기 금속 층을 형성하기 위한 프로세스, 표준/등각 도금 프로세스 및 크라운 도금 프로세스에 사용되는 예시적인 화학 물질을 도시한다.
도 23은 실시예에 따른 고형상비 전기도금 구조로 형성된 유도 결합 코일의 상단 표면의 사시도를 도시한다.
도 24는 도 21에 도시된 유도 결합 코일의 실시예의 후방 표면의 사시도를 도시한다.
도 25는 무선 주파수 식별 칩과 결합된 실시예에 따른 유도 결합 코일(2502)의 상단 표면의 사시도를 도시한다.
도 26a 내지 도 26j는 실시예에 따른 고형상비 전기도금 구조로 형성된 유도 결합 코일을 형성하는 방법을 도시한다.
도 27은 실시예에 따른 고형상비 전기도금 구조를 포함하는 하드 디스크 드라이브용 서스펜션을 위한 플렉셔의 평면도를 도시한다.
도 28은 도 27에 도시된 라인 A를 따라 취한 간극부에서 플렉셔의 간극부의 단면을 도시한다.
도 29는 실시예에 따른 질량 구조를 갖는 짐벌 부분을 도시한다.
도 30은 도 27에 도시된 바와 같이 라인 B를 따라 취해진 실시예에 따른 고형상비 전기도금 구조를 포함하는 플렉셔의 근위 부분의 단면을 도시한다.
도 31은 도 27에 도시된 바와 같이 라인 C를 따라 취한, 실시예에 따른 고형상비 구조를 포함하는 플렉셔의 근접 부분의 단면을 도시한다.
도 32는 실시예에 따른 고형상비 구조를 포함하는 플렉셔의 근접 부분의 평면도를 도시한다.

본 발명의 실시예에 따른 고형상비 전기도금 구조 및 제조 방법을 설명한다. 고형상비 전기도금 구조는 현재의 기술보다 더 밀집된 전도체 피치를 제공한다. 예를 들어, 다양한 실시예에 따른 고형상비 전기도금 구조는 전도체 스택의 단면적이 50%보다 큰 전도체 스택을 포함한다. 또한, 고형상비 전기도금 구조는 실시예에 따라 다수의 전도체 층을 가능하게 한다. 또한, 다양한 실시예에 따른 고형상비 전기도금 구조는 정밀한 층간 정렬을 가능하게 한다. 예를 들어, 고형상비 전기도금 구조는 0.030 mm 미만의 층간 정렬을 가질 수 있다. 다양한 실시예에 따른 고형상비 전기도금 구조는 감소된 전체 스택 높이를 가능하게 한다.

다양한 실시예에 따른 고형상비 전기도금 구조는 고형상비 전기도금 구조를 사용하여 형성된 코일과 자석 사이에 얇은 유전체 재료를 가능하게 한다. 이는 코일이 도 1에 도시된 것과 같이 현재의 인쇄 회로 코일보다 강한 전자기장을 생성할 수 있게 한다. 따라서, 고형상비 전기도금 구조는 보다 비용 효과적이며, 보다 고성능의 장치를 생산하고, 현재의 기술보다 장치의 필요한 풋프린트를 감소시킨다.

도 2는 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일을 도시한다. 고형상비 전기도금 구조(202)는 각각의 열과 각각의 고형상비 전기도금 구조(204) 사이의 유전체 재료와 함께 일렬로 형성된다. 고밀도 정밀 코일은 헬리컬 코일 또는 다른 코일 유형으로 형성될 수 있다.

도 3은 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일에 의해 생성된 전자기력을 나타내는 데 사용되는 도면을 도시한다. 이 도면은 자석(304)에 근접한 코일 단면(302)을 포함한다. 가장 높은 전자기력(306)은 자석(304)에 더 가까운 코일 층(308)에 있다. 자석(304)으로부터 더 멀리 있는 코일 층(310)은 보다 적은 힘을 인가한다. 힘에 영향을 미치는 주요 요인은 로렌츠 수학식으로부터 나온다: . 의 크기의 강도는 코일과 자석 사이의 거리에 따라 감소하므로 는 구리를 통해 유동하는 전류이다. 전도체가 아닌 단면(302)의 임의의 영역은 힘()에 기여하지 않는다.

코일의 힘 성능에 영향을 미치는 주요 요인은 자기장 내의 권선수(자석의 극에 가장 가까운 권선은 가장 큰 힘을 제공함), 자석으로부터의 코일의 거리(자석에 근접한 층은 더 많은 힘을 인가할 것임), 및 자기장 내의 구리 단면적의 총 백분율을 포함한다. 다양한 실시예에 따른 고형상비 전기도금 구조의 사용은 현재의 코일 기술을 사용하는 코일과 비교하여 이러한 측면을 개선한다.

예를 들어, 현재의 기술을 사용하는 2개의 층을 갖는 코일은 전체 두께가 약 210 마이크로미터, 전도체 피치가 38 마이크로미터, 구리의 단면 백분율이 약 20%, 추정된 저항이 3.1 오옴, 추정된 힘 비율이 1.0(1.0의 추정된 B 비율 및 1.0의 추정된 J 비율) 및 추정된 전력비가 1.0이다. 이에 비해, 다양한 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일은 전체 두께가 약 116 마이크로미터, 전도체 피치가 40 마이크로미터, 구리의 단면 백분율이 약 60%, 추정된 저항이 5.5 오옴, 추정된 힘 비율이 1.2(1.5의 추정된 B 비율 및 0.8의 추정된 J 비율) 및 추정된 전력비가 0.71이다. 따라서, 다양한 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일은 보다 고성능의 장치이다. 따라서, 일부 실시예에 따르면, 이러한 고밀도 정밀 코일은 현재의 최신 기술을 사용한 코일 두께의 절반으로 30% 적은 전력으로 20% 더 많은 힘을 제공한다.

도 4는 선형 모터 유형 응용을 위해 구성된 실시예에 따른 고형상비 전기도금 구조의 다수의 층을 포함하는 장치를 도시한다. 현재의 기술에 비해 치수 이점 때문에, 고형상비 전기도금 구조의 각 층(402a-d)은 도 1에 도시된 바와 같은 현재의 기술로 가능한 것보다 자석(404)에 더 가깝게 근접한다. 또한, 자석(404)에 대한 각 층(402a-d)의 더 가까운 근접도는 체적 필드(자속 밀도)의 장점을 취해 선형 모터의 힘 성능을 개선시킨다. 따라서, 선형 모터에 대한 다층 고형상비 전기도금 구조의 사용은 현재의 기술을 사용하는 것보다 적은 층을 필요로 할 것이다. 또한, 이러한 구조는 낮은 저항과 같은 전기적 특성을 얻는데 더 큰 융통성을 제공한다.

도 5는 제조 프로세스 중의 단계에서 일부 실시예에 따른 고형상비 전기도금 구조를 도시한다. 제조 프로세스 중의 이 단계에서 고형상비 전기도금 구조(602)의 층은 반-적층 기술(semi-additive technology)을 사용하여 형성되어, 약 1 대 1의 초기 높이 대 폭 형상비(A/B)를 갖는 미세 피치, 레지스트 한정, 전도체를 생성한다. 예를 들어, 고형상비 전기도금 구조는 20 마이크로미터 높이와 20 마이크로미터 폭을 가질 수 있다. 일부 실시예에 따르면, 본 기술분야에 공지된 것들을 포함하는 기술을 사용하여 시드 층(seed layer) 및 포토레지스트 마스크와 같은 한정물을 제거하기 위해 이 시점에서 도금 프로세스가 중단된다.

도 6은 제조 프로세스 중의 다른 단계에서 일부 실시예에 따른 고형상비 전기도금 구조를 도시한다. 제조 프로세스 중의 이 단계에서 고형상비 전기도금 구조(702)의 층은 크라운 도금 기술을 사용하여 반-적층 전도체를 고형상비, 높은 백분율 금속 전도체 회로로 변환시킨다. 예를 들어, 고형상비 전기도금 구조는 1 대 1보다 큰 최종 높이 대 폭 비율(A/S)을 갖는다. 최종 높이 대 폭 비율은 다양한 실시예에 따라 1.2 내지 3.0을 포함하는 범위일 수 있다. 다른 실시예는 3.0보다 큰 최종 높이 대 폭 비율을 포함한다. 그러나, 본 기술 분야의 숙련자는 본원에 설명된 기술을 사용하여 설계 및 성능 기준을 충족시키기 위해 임의의 최종 높이 대 폭 비율이 얻어질 수 있음을 이해할 것이다. 도 5에 도시된 바와 같이 이전 단계로부터 형성된 도 6에 도시된 바와 같은 형성 단계에서, 다양한 실시예에 개시된 바와 같이 고형상비 전기도금 구조의 최종 높이에 특별한 제한은 없다.

도 7은 일부 실시예에 따라, 제조 프로세스 중의 또 다른 단계에서 고형상비 전기도금 구조를 도시한다. 제조 프로세스 중의 이 단계에서 고형상비 전기도금 구조(802a,b)의 층은 변환을 위해 평탄화 기술을 사용하여 형성됨으로써 고형상비 전기도금 구조의 다수의 층이 반-적층 기술을 사용하여 적층되어 후속 층을 형성할 수 있게 한다. 도 8은 높은 분율의 전도체 단면적(901)을 갖는 일부 실시예에 따른 고형상비 전기도금 구조의 다수의 층을 갖는 장치를 도시한다.

도 5에 도시된 것과 같은 구조로부터 고형상비 전기도금 구조를 형성하는 데 사용되는 방법은 저 전류 밀도 도금 기술을 사용하는 것을 포함한다. 이 도금 기술은 고형상비 전기도금 구조 사이에 원하는 공간이 확보될 때까지 측면 벽을 도금한다. 다양한 실시예에서, 고형상비 전기도금 구조 사이의 공간이 충분히 좁혀지지 않으면, 상단에서 바람직하지 않은 핀칭이 발생할 수 있다. 핀칭은 인접한 구조의 상단 에지가 함께 성장하고 간극을 막는 위치에서 발생하며, 이는 단락을 초래한다. 다양한 실시예에서, 저 전류 밀도 도금 프로세스는 새로운 도금 배스가 구리 도금이 발생하고 있는 표면에 연속적으로 이용 가능하도록 하기에 충분한 유체 교환에 의해 개선된다. 또한, 고형상비 전기도금 구조를 형성하는 데 사용되는 방법은 고 전류 밀도 도금 기술을 사용하는 것을 포함한다. 이 고 전류 밀도 도금 기술은 높은 백분율의 물질 전달 한계에서 실행된다. 이는 고형상비 전기도금 구조를 형성하는 전도성 재료의 상단을 주로 또는 그만을 도금한다. 정밀한 전류 밀도 제어로 고 전류 밀도 도금 프로세스가 개선된다. 도 9는 실시예에 따른 고 전류 밀도 도금 기술 동안 높은 SPS 커버리지를 나타내는 상부 라인(1002) 및 실시예에 따른 저 전류 밀도 도금 기술 동안 낮은, 매우 균일한 가속제 커버리지를 나타내는 하부 라인(1004)을 갖는 그래프를 도시한다.

도 10a 내지 도 10f는 실시예에 따른 고형상비 전기도금 구조를 형성하는 프로세스를 도시한다. 도 10a는 프로세스의 시간(T1)에서 레지스트 성능의 두꺼운 한계(thick limit)에서 형성된 트레이스(1102)를 도시한다. 일부 실시예에서, 사전 도금된 전통적 트레이스는 다마신 프로세스와 같은 프로세스를 사용하여 구리로 형성되거나 본 기술분야에 공지된 것들을 포함하는 에칭 및 퇴적 기술을 사용하여 형성된다. 도 10b는 저 전류 밀도 또는 등각 도금 프로세스 동안 시간(T2)에서 고형상비 전기도금 구조의 형성을 도시한다. 실시예에 따른 등각 도금 프로세스는 트레이스의 모든 표면을 거의 동일한 속도로 성장시킨다. 또한, 등각 도금 프로세스는 도금 반응속도(plating kinetic)를 억제한다(낮은 가속제 커버리지). 등각 도금 프로세스는 매우 균일한 금속 농도를 제공하며, 이는 보상을 위해 높고 균일한 억제제 커버리지를 갖는다. 이 억제된 도금 반응속도 효과는 도금 배스에 레벨러(leveler)를 포함시킴으로써 개선될 수 있다. 균일한 금속 농도를 얻고 높고 균일한 억제제 커버리지를 얻으려면 더 낮은 전류 밀도가 필요하다. 일부 실시예에 따르면, 2 A/d㎡(암페어/평방 데시미터)를 사용하는 등각 도금 프로세스가 예컨대 구리의 도금, 증백제 첨가제, 도금기의 온도 및 유체 역학을 위해 사용된다. 이러한 등각 도금 프로세스의 일 예는 저 전류 밀도 도금 프로세스를 포함하지만 이에 한정되지는 않는다. 저 전류 밀도에서, 도금 배스는 균일하게 억제된 상태를 유지하여 등각 도금을 제공한다. 다른 실시예에서, 보다 높은 전류 밀도 및 보다 빠른 도금을 제공하기 위해 레벨러 추가가 도금 배스에서 사용될 수 있다. 또 다른 실시예에서, 도금 배스 내의 구리 황산염의 용해도 한계에 근접하게 구리 함량을 증가시키는 것이 전류 밀도를 더 증가시키기 위해 사용될 수 있다. 이는 동일한 등각 도금 품질을 달성하기 위해 전류 밀도를 배가시키거나 심지어 더 크게 할 수 있는 능력을 제공한다. 예를 들어 구리 함량은 공통 이온 효과를 방지하기 위해 감소된 산 함량에서 40 g/l만큼 높을 수 있다.

일부 실시예에서, 저 전류 밀도 도금 프로세스는 트레이스(1102)의 상단 및 측벽 상에 구리와 같은 전도성 재료를 퇴적하는 데, 예를 들어 T2는 저 전류 밀도 도금 프로세스 중의 프로세스 착수후 대략 5분이다(T1+5분). 도 10c는 저 전류 밀도 도금 프로세스 중의 프로세스 착수후 시간(T3)에서 고형상비 전기도금 구조의 형성을 도시한다. 실시예에서, 저 전류 밀도 도금 프로세스는 트레이스(1102)의 상단 및 측벽 상에 구리와 같은 전도성 재료를 퇴적하는 데, 예를 들어 T3은 저 전류 밀도 도금 프로세스 중의 프로세스 착수후 대략 5분이다(T1+15 분).

도 10d는 고 전류 이방성 초도금(super-plating) 프로세스와 같은 크라운 도금 프로세스 중에 프로세스로의 시간(T4)에서의 고형상비 전기도금 구조의 형성을 도시한다. 예를 들어, T4는 프로세스 착수후 약 15분 10초(T1+15분 10초)이다. 일부 실시예에서, 고 전류 이방성 초도금 프로세스는 크라운 도금이다. 크라운 도금은 다음 요인들 간의 상호 작용의 균형화에 기초한다: 용액 내의 금속 농도; 증백제 첨가제; 억제제 첨가제; 물질 전달 - 표면에 대한 유체 교환율; 레벨러; 및 기판에서의 전류 밀도. 용액 중의 금속 농도는 구리를 포함할 수 있지만 이에 제한되지 않는다. 증백제 첨가제는 SPS(비스(3-술포프로필)-디술피드), DPS(3-N,N-디메틸아미노디티오카르바모일-1-프로판술폰산) 및 MPS(머캅토프로필술폰산)를 포함할 수 있지만, 이에 제한되지 않는다. 억제제 첨가제는 본 기술 분야의 숙련자에게 공지된 것을 포함하는 다양한 분자량의 직쇄 PEG, 폴록사민, 폴리에틸렌 및 폴리프로필렌 글리콜의 코-블록 폴리머, 예컨대, BASF 플루로닉 f127 같은 다양한 상표명으로 공지된 수용성 폴록사머 및 무작위 공중합체, 예컨대, 역시 다양한 비율의 단량체 및 다양한 분자량의 DOW® UCON 계열의 고성능 유체 및 다양한 분자량의 폴리비닐피롤리돈을 포함할 수 있지만 이에 한정되지는 않는다.

일부 실시예에 따른 고 전류 이방성 초도금 프로세스는 가속 전류의 1%인 억제된 교환 전류를 포함한다. 또한, 형성되는 고형상비 전기도금 구조의 측면 벽은 가속제 커버리지가 거의 제로이다. 거의 제로의 가속제 커버리지는 구리 퇴적에 대한 네른스트 전위(Nernst Potential)를 억제제 커버리지에 알맞게 이동시킴으로써 달성된다. 또한, 높은 초과 전위 및 구리 가용성(수송 현상)은 형성되는 구조의 상단에서 높은 가속제 커버리지를 초래한다. 구리 벌크 농축물은 또한 프로세스 동안 거의 제로의 가속제 커버리지를 지원하도록 조율될 수 있다. 예를 들어, 고 전류 이방성 초도금 프로세스를 위한 구리 벌크 농축물은 14 g/l 이하이다. 일부 실시예에서, 구리 벌크 농축물은 특정 유체 역학에 의존한다. 프로세스의 다양한 실시예가 물질 전달 한계의 높은 분율에서 실행되기 때문에, 도금될 물품에 걸친 유체 속도의 작은 차이가 물질 전달 한계가 어떠한지에 대해 영향을 미칠 것이므로, 도금될 물품의 모든 영역에 걸친 유체 속도의 고도의 제어 없이 도금된 라인 사이의 간극의 충분한 제어를 달성하는 것이 어렵다. 일부 실시예에 따른 고 전류 이방성 초도금 프로세스는 형성되는 구조의 측면 벽 상의 도금을 최소화 또는 제거하기 위해 가속제 커버리지를 없애기 위하여 레벨러 첨가제를 포함한다. 다른 실시예에 있어서, 레벨러 첨가제 없이 도금 배스가 사용된다.

고 전류 이방성 초도금 프로세스 중에 사용되는 것들 같은 상승된 전류 밀도에서, 일부 실시예에 따라 3중 피드백 메커니즘이 작용한다. 물질 전달 효과는 트레이스 사이의 공간에서 구리를 고갈시킨다. 더욱이, 고 전류 밀도는 가속제(예를 들어, SPS) 지배적 표면을 지원한다. 억제된 상태의 측면 벽을 유지하기 위해 구리 물질 전달 효과를 통해 네른스트 전위를 낮추기 위해 물질 전달이 조율된다. 예를 들어, 유체 경계 층 두께와 각 트레이스 사이의 간격은 네른스트 전위를 낮추도록 설계된다.

또한, 일부 실시예에 따른 고 전류 이방성 초도금 프로세스는 이들 차이가 4배 초과 농도 차이를 생성할 수 있는 구리 농도에서 동작하는 것을 포함한다. 이러한 조건에서 낮은 구리 농도와 네른스트 전위는 도금 속도의 감소에 기여한다. 예를 들어, 네른스트 전위가 대략 50 밀리볼트("mV")에서 60 mV 범위로 이동할 때 이는 도금 속도의 20배 감소에 기여할 수 있다. 이러한 조건은 구리 도금의 경우 정류기 전압이 아닌 인가된 전압의 모든 120 mV 변화마다 전류가 10배 변화하는 타펠 역동학을 유도한다. 낮은 측벽 전류는 확산 길이가 짧은 형성되는 구조의 상단 표면으로 피드백되고, 도금 배스(용액)로부터 표면으로의 더 빠른 금속 전달을 증진시키고 및 억제 대신 더 높은 가속제 커버리지 및 높은 네른스트 전위를 증진시킨다. 일부 실시예에서, 2가지 첨가제 시스템(예를 들어, 증백제 및 억제제)이 사용된다. 레벨러는 도금된 특징부 상단측의 SPS 작용을 차단하여 피드백 메커니즘을 감소시킨다.

금속 전도체 또는 트레이스 사이의 간격이 계속 축소되면서, 금속 전도체 사이의 공간의 높이 대 폭의 형상비가 실질적으로 증가한다. 일부 실시예에 따라, 본원에서 제공된 전기도금 프로세스의 방법은 형상비가 7:1 이상인 금속 전도체 사이의 간격에서 도금을 달성한다.

일부 실시예에 따라 고형상비 전기도금 구조를 형성하는 방법은 선택적 위치 또는 영역에서 금속 크라운 도금의 선택적 형성을 제공한다. 하나의 예시적인 실시예에서, 금속 크라운의 선택적 형성은 다음의 관계에 따라 전기도금 프로세스를 수행함으로써 달성된다:

여기서 C는 도금이 이루어지는 금속(본 경우에는 구리)의 농도이고, C∞는 도금 배스의 벌크 농도이다. 이 관계는 또한 인 전기도금 프로세스를 수행하는 것으로 표현할 수 있고, 여기서, 는 물질 전달 한계의 67 퍼센트(%) 이상이다. 다른 실시예에 따르면, 금속 크라운의 선택적 형성은 다음 관계에 따라 전기도금 프로세스를 수행함으로써 달성된다:

또는 여기서 는 물질 전달 한계의 80% 이상이다. 다른 양태에서, 금속 크라운의 선택적 형성은 다음 관계에 따라 전기도금 프로세스를 수행함으로써 달성된다:

여기서 i는 전류 밀도이고 i _limit 는 전류 밀도 한계이다.

도 10e는 고 전류 이방성 초도금 프로세스 동안 시간(T5)에서 고형상비 전기도금 구조의 형성을 도시한다. 예를 들어, T5는 프로세스 착수후 약 15분 30초(T1+15분 30초)이다. 다른 실시예에서, 도 10e에 도시된 바와 같은 고형상비 전기도금 구조의 형성은 시간 T5=T1+5분에 발생한다. 도 10f는 고 전류 이방성 초도금 프로세스 동안 시간(T6)에서 고형상비 전기도금 구조의 형성을 도시한다. 이는 일부 실시예에 따라 고형상비 전기도금 구조의 형성을 마무리하는 크라운 도금 프로세스의 종료를 설명한다. 예를 들어, T6는 프로세스 착수후 약 20분(T1+20분)이다. 다른 실시예에서, 도 10f에 도시된 바와 같은 고형상비 전기도금 구조의 형성은 시간 T6=T1+10분에 발생한다.

일부 실시예에서, 고형상비 전기도금 구조를 형성하는 방법은 본원에 설명된 바와 같이 등각 도금 및 이방성 도금을 포함하는 프로세스를 사용한다. 등각 도금 프로세스는 일부 실시예에 따라 총 도금 시간의 2/3을 사용한다. 다른 실시예에서, 등각 도금 프로세스는 총 도금 시간의 1/3을 사용한다. 또한, 등각 도금 프로세스는 저 금속 도금 배스의 경우 2 A/d㎡("ASD") 또는 고금속 도금 배스의 경우 4 ASD에서 시작된다. 예를 들어, 도금 배스는 구리 12 g/l 및 황산 1.85 몰(mol/l)을 포함한다. 대안적으로, 등각 도금 프로세스는 0.4 내지 1.2 μm/min의 속도로 도금하는 프로세스이다. 실시예에 따른 등각 도금 프로세스는 트레이스 사이의 공간이 6-8 마이크로미터를 포함하는 범위에 이를 때까지 계속된다. 전류 밀도는 형성되는 구조의 표면적이 증가함에 따라 서서히 감소할 것이다. 그러나, 이 프로세스는 형성되는 모든 표면의 균일한 전류 밀도 및 성장률을 달성할 것이다. 일부 실시예에서, 형성되는 고형상비 구조의 표면적이 증가함에 따라 전류 밀도를 유지하기 위해 전류가 증가될 수 있다.

일부 실시예에 따르면, 이방성 도금 프로세스는 고형상비 전기도금 구조를 형성하기 위해 전체 도금 시간의 1/3을 사용한다. 이방성 도금 프로세스는 ASD를 7 ASD(등각 도금 프로세스의 전류의 3.5배)로 증가시키지만 평균적으로 형성되는 금속 구조의 상단에서의 것에 두 배가 된다. 등각 도금 프로세스에서 사용되는 것과 동일한 유체 유동이 유지될 수 있다. 예를 들어, 도금 속도는 3 μm/min이며, 구조의 상단은 구조의 측면 벽 상에서 거의 제로 도금 속도로 형성된다. 구조가 성장함에 따라, 평균 전류는 절반으로 감소하지만, 피크 전류 밀도는 실시예에 따라 구조의 상단에서 약 14 ASD로 유지된다. 예를 들어, 피크 전류 밀도는 상단 표면의 물질 전달 한계의 50%를 약간 초과하고, 측면 벽이 구리 약 3 g/l에 노출되더라도 측면 벽은 10% 미만의 물질 전달 한계 또는 5:1 도금 속도로 도금한다. 물질 전달 한계의 더 높은 분율에서, 더 높은 도금 속도 비율을 얻을 수 있다.

고형상비 전기도금 구조를 형성하는 방법의 실시예는 상이한 특성을 포함하는 고형상비 전기도금 구조를 형성하기 위해 앞서 설명된 것에 대한 변형을 포함한다. 예를 들어, 이방성 배스로 구성된 도금 배스의 구리 함량은 위에서 설명한 바와 같이 13.5 g/l과 다를 수 있다. 동일한 전류 밀도를 사용하면서 평탄한 트레이스 배스의 구리 함량을 변경하는 것은 고형상비 전기도금 구조 사이의 간격을 제어하는 데 사용될 수 있다. 본원에 설명된 방법의 다른 실시예는 8 마이크로미터 이격된 고형상비 전기도금 구조를 형성하기 위해 12 g/l의 구리 함량을 갖는 평탄한 트레이스 배스를 갖는 평탄한 트레이스 배스를 사용하는 것을 포함한다. 본원에 설명된 방법의 또 다른 실시예는 4 마이크로미터 이격된 고형상비 전기도금 구조를 형성하기 위해 15 g/l의 평탄한 트레이스 배스를 갖는 평탄한 트레이스 배스를 사용하는 것을 포함한다. 따라서, 본원에 설명된 방법의 다른 파라미터를 조절하는 것이 고형상비 전기도금 구조의 특성을 변경시키는데 사용될 수 있음을 본 기술 분야의 숙련자는 이해할 것이다. 본원에 설명된 방법의 일부 실시예는 물질 전달 속도, 도금 배스에 함유된 금속, 유체 속도, 구리 농도, 사용된 첨가제 및 온도와 같은 현재의 도금기 조건에 맞도록 전류 밀도를 조절하는 것을 포함한다.

고형상비 전기도금 구조를 형성하는 방법은 또한 얇은 유전체 프로세스를 사용하는 것을 포함한다. 일부 실시예에 따르면, 감광성 폴리이미드가 각각의 고형상비 전기도금 구조 사이의 유전체로서 사용된다. 액체 감광성 폴리이미드는 소형 비아 능력, 고형상비 전도체 사이의 양호한 커버리지, 양호한 정합/경계 능력(registration/margin capability)을 가능하게 하며, 높은 신뢰성의 재료이며, 구리와 근접하게 일치하는 열 팽창 계수("CTE")를 갖는다. 액체 감광성 폴리이미드는 고형상비 전기도금 구조 사이의 간극을 쉽게 채울 수 있다. 일부 실시예에 따르면, 액체 감광성 폴리이미드의 사용은 0.030 밀리미터까지의 비아 액세스를 생성하기 위해 사용된다. 사용될 수 있는 다른 유전체는 KMPR 및 SU-8을 포함하나 이에 한정되지 않는다.

도 11은 본원에 설명된 방법을 사용하여 형성된 일부 실시예에 따른 고형상비 전기도금 구조를 도시한다. 각각의 고형상비 전기도금 구조(1202)는 전기도금 프로세스가 어떻게 구조를 형성하기 위해 진행되는 지를 나타내는 다수의 그레인 라인(1204)을 포함한다. 얇은 유전체(1206)는 고형상비 전기도금 구조(1202) 사이에 형성되고 고형상비 전기도금 구조(1202) 상에 배치된다. 도 12는 여기에 설명된 방법을 사용하여 형성된 일부 실시예에 따른 고형상비 전기도금 구조(1302)의 사시도를 도시한다.

본원에 설명된 방법은 고밀도 정밀 코일을 형성하는 고형상비 전기도금 구조를 형성하는 데 사용될 수 있다. 도 13a는 실시예에 따른 고형상비 전기도금 구조를 사용하여 형성된 고밀도 정밀 코일을 도시한다. 코일(1402)은 본원에 설명된 것과 같은 고형상비 전기도금 구조로 형성된다. 고밀도 정밀 코일은 또한 중앙 코일 비아(1404)를 포함한다. 중앙 코일 비아(1404)는 본원에 설명된 제조 단계 동안 코일을 가로지른 전압 강하를 감소시킨다. 또한, 중앙 코일 비아(1404)는 본원에 설명된 이방성 도금 프로세스 동안 전압 강하 및 전류의 더 나은 제어를 통해 코일 내의 피치의 가변성을 더 잘 제어하는 능력을 가능하게 한다. 중앙 코일 비아(1404)는 또한 형성된 고밀도 정밀 코일의 전압 강하를 보다 잘 제어할 수 있게 한다. 도 13b는 본원에 설명된 고밀도 정밀 코일의 일부로서 중앙 코일 비아(1404)의 단면을 도시한다.

도 14는 실시예에 따른 고해상도 적층 전도체 층을 포함하는 고형상비 전기도금 구조를 도시한다. 제1 전도체 층(1502a)은 본원에 설명된 기술을 포함하는 기술을 사용하여 형성된 고형상비 전기도금 구조(1504)를 포함한다. 제1 유전체 층(1508)은 본원에 설명된 기술을 포함하는 기술을 사용하여 얇은 유전체 프로세스를 이용하여 형성된다. 제1 유전체 층(1508)은 제1 전도체 층(1502a)의 고형상비 전기도금 구조 사이의 모든 공간을 채우고 고형상비 전기도금 구조(1504) 위에 코팅을 형성한다. 제1 유전체 층(1508)은 본 기술분야에 공지된 기술을 사용하여 평탄화된다. 제2 전도체 층(1502b)은 제1 유전체 층(1508)의 평탄화된 표면 상에 형성된 고형상비 전기도금 구조(1506)를 포함한다. 제2 유전체 층(1510)은 제2 전도체 층(1502b)의 고형상비 전기도금 구조(1506) 사이의 모든 공간을 채우고 고형상비 전기도금 구조(1506) 위에 코팅을 형성하기 위해 본원에 설명된 것들을 포함하는 기술을 사용한 얇은 유전체 프로세스를 사용하여 형성된다. 제2 유전체 층(1510)은 또한 평탄화될 수 있다. 고형상비 전기도금 구조를 포함하는 추가 층은 본원에 설명된 기술을 사용하여 형성될 수 있다.

도 15는 고해상도 적층 전도체 층을 포함하는 실시예에 따른 고형상비 전기도금 구조를 포함하는 고밀도 정밀 코일을 도시한다. 제1 전도체 층(1602a)은 본원에 설명된 기술을 포함하는 기술을 사용하여 형성된 고형상비 전기도금 구조를 포함한다. 제1 유전체 층(1608)은 본원에 설명된 기술을 포함하는 기술을 사용하는 얇은 유전체 프로세스를 사용하여 형성된다. 제1 유전체 층(1608)은 제1 전도체 층(1602a)의 고형상비 전기도금 구조 사이의 모든 공간을 채우고 고형상비 전기도금 구조 위에 코팅을 형성한다. 제1 유전체 층(1608)은 본 기술분야에 공지된 기술을 사용하여 평탄화된다. 제2 전도체 층(1602b)은 제1 유전체 층(1608)의 평탄화된 표면 상에 형성된 고형상비 전기도금 구조를 포함한다. 제2 유전체 층(1610)은 제2 전도체 층(1602b)의 고형상비 전기도금 구조 사이의 모든 공간을 채우고 고형상비 전기도금 구조 위에 코팅을 형성하기 위해 본원에 설명된 것들을 포함하는 기술을 사용한 얇은 유전체 프로세스를 사용하여 형성된다. 제2 유전체 층(1610)은 또한 평탄화될 수 있다. 고형상비 전기도금 구조를 포함하는 추가 층은 본원에 설명된 기술을 사용하여 형성될 수 있다.

고밀도 정밀 코일은 제1 전도체 층(1602a)의 고형상비 전기도금 구조와 제2 전도체 층(1602b)의 고형상비 전기도금 구조 사이에 제1 거리(1614)를 갖도록 형성된다. 다양한 실시예에서, 제1 거리(1614)는 0.020 밀리미터 미만이다. 다른 실시예에서, 제1 거리(1614)는 0.010 밀리미터이다. 고밀도 정밀 코일은 제2 유전체 층(1610)의 표면(1618)과 제1 전도체 층(1602a)의 고형상비 전기도금 구조 사이에 제2 거리(1616)를 갖도록 형성된다. 다양한 실시예에서, 제2 거리(1616)는 0.010 밀리미터 미만이다. 일부 실시예에서, 제2 거리(1616)는 0.005 밀리미터이다. 일부 실시예에 있어서, 제2 거리(1616)는 시작 간극에서 최종 원하는 간극을 뺀 값을 2로 나눈 것일 수 있다. 고밀도 정밀 코일은 제1 전도체 층(1602a)의 고형상비 전기도금 구조와 제1 유전체 층(1622)의 표면 사이에 제3 거리(1620)를 갖도록 형성된다. 다양한 실시예에서, 제3 거리(1620)는 0.020 밀리미터 미만이다. 일부 실시예에서, 제3 거리(1620)는 0.015 밀리미터 미만이다. 다른 실시예에서, 제3 거리(1620)는 0.010 밀리미터이다. 다양한 실시예에서, 제1 유전체 층은 본원에 설명된 기술을 포함하는 기술을 사용하여 기판(1624) 상에 형성된다. 일부 실시예에서, 기판(1624)은 스테인리스 강 층이다. 본 기술 분야의 숙련자는 강철 합금, 청동 같은 구리 합금, 순수 구리, 니켈 합금, 베릴륨 구리 합금 및 본 기술분야에 공지된 것을 포함하는 다른 금속을 포함하지만 이에 제한되지 않는 다른 재료로 기판(1624)을 형성할 수 있음을 이해할 것이다.

본원에 설명된 바와 같은 고형상비 전기도금 구조를 사용하여 장치를 형성하는 다른 장점은 높은 구조 강도, 높은 신뢰성 및 높은 열 소산 용량을 갖는 장치를 포함한다. 높은 구조 강도는 장치의 모든 층에 매우 조밀한 집중도의 금속 고형상비 전기도금 구조를 형성할 수 있는 능력을 통해 제공된다. 또한, 본원에 설명된 금속 고형상비 전기도금 구조를 형성하는 프로세스는 높은 구조 강도를 부가하는 층간 구조의 교차 방향 정렬을 제공한다. 본원에 설명된 금속 고형상비 전기도금 구조를 형성하기 위한 프로세스를 사용하여 형성된 장치의 높은 구조 강도는 또한 감광성 폴리이미드 층과 같은 유전체 층 재료의 구조에 대한 양호한 접착의 결과이다. 일부 실시예에서, 본원에 설명된 기술을 사용하여 형성된 고형상비 전기도금 구조는 유전체 층의 접착을 증가시키기 위해 비자성 니켈 층으로 코팅된다. 이는 본원에 설명된 고형상비 전기도금 구조를 사용하여 형성된 최종 장치의 높은 구조 강도를 추가로 증가시킬 것이다.

또한, 본원에 설명된 고형상비 전기도금 구조를 사용하여 형성된 장치의 신뢰성은 강인한 전기적 성능을 제공하는 유전체 층을 위한 감광성 폴리이미드와 같은 고 신뢰성 재료의 사용으로 인해 높다. 본원에 설명된 기술을 사용하면 보다 적은 유전체 재료로 장치를 형성하고 형성된 장치의 전체 두께를 감소시키는 능력을 제공한다. 따라서, 현재의 프로세스 기술을 사용하는 장치에 비해 열 전도율이 증가하여 열 소산이 증가한다.

도 16a 내지 도 16c는 다른 실시예에 따른 고형상비 전기도금 구조를 형성하는 프로세스를 도시한다. 도 16a는 삭감식 에칭을 사용하여 기판(1804) 상에 형성된 트레이스(1802)를 도시한다. 일부 실시예에 따르면, 금속 층이 기판(1804) 위에 형성된다. 포토레지스트 층은 본 기술분야에 공지된 기술을 포함하는 기술을 사용하여 금속 층 위에 형성된다. 일부 실시예에서, 포토레지스트 층은 액체 형태로 금속 층 위에 퇴적된 감광성 폴리이미드이다. 포토레지스트는 본 기술분야에 공지된 기술을 포함하는 기술을 사용하여 패터링되고 현상된다. 그 다음, 금속 층은 본 기술분야에 공지된 기술을 포함하는 기술을 사용하여 에칭된다. 에칭 프로세스 후에, 트레이스(1802)가 형성된다.

도 16b는 본원에 설명된 것과 같은 등각 도금 프로세스를 사용한 고형상비 전기도금 구조의 형성을 도시한다. 도 16c는 본원에 설명된 것과 같은 크라운 도금 프로세스를 사용한 고형상비 전기도금 구조의 형성을 도시한다. 다양한 실시예에서, 고형상비 전기도금 구조는 도 16b를 참조하여 설명된 것과 같은 등각 도금 프로세스를 사용하지 않고 형성된다. 그 대신에, 도 16c를 참조하여 설명된 바와 같은 크라운 도금 프로세스가 도 16a에 도시된 바와 같이 트레이스(1802)의 형성 후에 사용된다.

도 17은 실시예에 따른 고형상비 전기도금 구조의 선택적 형성을 도시한다. 트레이스(1902)가 본원에 설명된 기술을 포함하는 기술을 사용하여 형성되면, 포토레지스트 층(1904)이 하나 이상의 형성된 트레이스(1902)의 섹션 위에 형성된다. 포토레지스트 층(1904)은 감광성 폴리이미드일 수 있으며, 본원에 설명된 기술을 포함하는 기술을 사용하여 퇴적되고 형성된다. 금속 크라운(1906)은 본원에 설명된 바와 같이 등각 도금 프로세스 및 크라운 도금 프로세스 중의 하나 또는 둘 모두를 사용하여 트레이스(1902) 상에 형성된다. 도 18은 트레이스 상에 선택적으로 형성된 금속 크라운 부분을 갖도록 형성된 실시예에 따른 고형상비 전기도금 구조의 사시도를 도시한다. 일부 실시예에 따라, 트레이스 상의 금속 크라운 부분의 선택적 형성은 고형상비 전기도금 구조의 구조적 특성을 개선하고, 고형상비 전기도금 구조의 전기적 성능을 개선시키며, 열 전달 특성을 개선시키고, 고형상비 전기도금 구조를 사용하여 형성된 장치에 대한 맞춤형 치수 요건을 충족시키기 위해 사용된다. 전기적 성능 개선의 예로는 고형상비 전기도금 구조의 커패시턴스, 인덕턴스 및 저항 특성을 포함하지만 이에 제한되지 않는다. 또한, 트레이스상의 금속 크라운 부분의 선택적 형성은 고형상비 전기도금 구조를 사용하여 형성된 회로의 기계적 또는 전기적 특성을 조율하는 데 사용될 수 있다.

도 19는 본원에 설명된 바와 같이 선택적 형성을 사용하여 형성된 실시예에 따른 고형상비 전기도금 구조를 포함하는 하드 드라이브 디스크 서스펜션 플렉셔(2102)를 도시한다. 도 20은 라인 A-A를 따라 취한 도 19에 도시된 하드 디스크 드라이브 서스펜션 플렉셔의 단면도를 도시한다. 플렉셔(2102)의 단면은 고형상비 전기도금 구조(2104) 및 트레이스(2106)를 포함한다. 고형상비 전기도금 구조(2104)는 본원에 설명된 바와 같은 선택적 형성 기술을 사용하여 형성된다. 플렉셔의 미리 결정된 영역에서 전도체로서 사용하기 위한 고형상비 전기도금 구조(2104)를 형성하는 것은 DC 저항의 감소를 달성할 수 있다. 이는 플렉셔 상의 필요한 위치에 미세 라인 및 공간을 형성할 수 있게 하고, 동시에, DC 저항에 대한 설계 요건을 충족시키고 플렉셔의 전기적 성능을 개선시킬 수 있다.

도 21a 및 도 21b는 등각 도금 프로세스 동안 포토레지스트를 사용하여 실시예에 따른 고형상비 전기도금 구조를 형성하는 프로세스를 도시한다. 도 21a는 본원에 설명된 것을 포함하는 기술을 사용하여 기판(2304) 상에 형성된 트레이스(2302)를 도시한다. 도 21b는 본원에 설명된 바와 같은 도금 프로세스를 사용하여 고형상비 전기도금 구조를 형성하는 것을 도시한다. 포토레지스트 부분(2306)은 본원에 설명된 것을 포함하는 퇴적 및 패터닝 기술을 사용하여 기판(2304) 위에 형성된다. 포토레지스트 부분(2306)이 형성되고 나면, 등각 도금 프로세스 및 크라운 도금 프로세스 중의 하나 또는 둘 모두가 수행되어 트레이스(2302) 상에 금속 부분(2308)을 형성한다. 포토레지스트 부분(2306)은 고형상비 전기도금 구조 사이의 간격을 보다 잘 한정하는 데 사용될 수 있다.

도 22는 다양한 실시예에 따른 초기 금속 층을 형성하기 위한 프로세스, 표준/등각 도금 프로세스 및 크라운 도금 프로세스에 사용되는 예시적인 화학 물질을 도시한다.

도 23은 집적 튜닝 커패시터를 갖는 실시예에 따른 고형상비 전기도금 구조(2504)로부터 형성된 유도 결합 코일(2502)의 상단 표면(2501)의 사시도를 도시한다. 유도 결합 코일을 형성하기 위한 고형상비 전기도금 구조의 사용은 코일을 형성하기 위해 현재의 기술을 사용하는 유도 결합 코일과 비교하여 유도 결합 코일의 풋프린트를 감소시킨다. 이는 공간이 제한되는 응용에 유도 결합 코일(2502)이 사용될 수 있게 한다. 또한 유도 결합 코일에 집적된 커패시터를 사용하면 표면 실장 기술("SMT") 커패시터와 같은 이산 커패시터를 수용하기 위해 추가 공간 요건이 필요하지 않으므로 유도 결합 코일의 풋프린트를 추가로 감소시킨다.

도 24는 도 23에 도시된 유도 결합 코일(2502)의 실시예의 후방 표면(2604)의 사시도를 도시한다. 도 25는 무선 주파수 식별("RFID") 칩(2704)과 결합된 실시예에 따른 유도 결합 코일(2502)의 상단 표면의 사시도를 도시한다.

도 26a 내지 도 26j는 실시예에 따른 고형상비 전기도금 구조(2504)로부터 형성된 유도 결합 코일(2502)을 형성하는 방법을 도시한다. 다양한 실시예에 따르면, 유도 결합 코일은 집적 튜닝 커패시터를 포함한다. 도 26a는 본 기술분야에 공지된 기술을 포함하는 기술을 사용하여 형성된 기판(2802)을 도시한다. 일부 실시예에서, 기판(2802)은 스테인리스 강으로 형성된다. 기판에 사용될 수 있는 다른 재료는 강철 합금, 구리, 구리 합금, 알루미늄 및 플라즈마 기상 증착, 화학 기상 증착 및 무전해 화학 퇴적을 포함하는 기술을 사용하여 금속화될 수 있는 비전도체 재료를 포함하지만 이에 제한되지는 않는다. 쉐도우 마스크(2804)가 기판(2802) 위에 형성된다. 일부 실시예에 따른 쉐도우 마스크(2804)는 고-K 유전체이다. 사용될 수 있는 고-K 유전체의 예는 이산화 티타늄(TiO2), 산화 니오븀(Nb2O5), 산화 탄탈(TaO), 산화 알루미늄(Al2O3), 이산화 실리콘(SiO2), 폴리이미드, SU-8, KMPR 및 다른 고 유전율 유전체 재료를 포함하지만 이에 한정되지는 않는다. 일부 실시예에 따르면, 쉐도우 마스크(2804)는 본 기술분야에 공지된 기술을 포함하는 기술을 사용하는 스퍼터 프로세스를 사용하여 형성된다. 일부 실시예에서, 쉐도우 마스크(2804)는 500 내지 1000 옹스트롬을 포함하는 범위의 두께를 갖도록 형성된다. 다른 실시예에서, 쉐도우 마스크(2804)는 고-유전율 잉크의 스크린 인쇄를 사용하여 형성된다. 고-유전율 잉크의 예는 이산화 티타늄(TiO2), 산화 니오븀(Nb2O5), 산화 탄탈(TaO), 산화 알루미늄(Al2O3), 이산화 실리콘(SiO2), 폴리이미드 및 다른 고-유전율 유전체 재료 중 하나 이상으로부터 이루어진 입자가 장입된 에폭시를 포함하는 잉크를 포함한다. 또 다른 실시예에서, 쉐도우 마스크(2804)는 고-K 충전재로 도핑된 광 이미징 가능 유전체의 슬롯 다이 응용을 사용하여 형성된다. 고-K 충전재의 예는 이산화 지르코늄(ZrO2)을 포함한다.

도 26b는 쉐도우 마스크(2804) 위에 형성된 금속성 커패시터 판(2806)을 도시한다. 금속성 커패시터 판(2806) 및 기판(2802)은 집적 커패시터의 2개의 커패시터 판을 형성한다. 쉐도우 마스크(2804)의 두께는 집적 커패시터의 유효 커패시턴스를 설정하는 데 사용될 수 있다. 또한, 쉐도우 마스크(2804)를 형성하는 데 사용되는 고-K 유전체의 순도는 집적 커패시터의 유효 커패시턴스를 설정하는 데 사용될 수 있다. 금속성 커패시터 판(2806)의 표면적은 또한 집적 커패시터의 유효 커패시턴스를 설정하는 데 사용될 수 있다.

도 26c는 쉐도우 마스크(2804), 금속성 커패시터 판(2806) 및 기판(2802)의 적어도 일부 위에 형성된 베이스 유전체 층(2808)을 도시한다. 일부 실시예에 따르면, 베이스 유전체 층(2808)은 본 기술분야에 공지된 기술을 포함하는 기술을 사용하여 유전체 재료를 퇴적하고, 유전체 물질을 패터닝하며, 유전체 물질을 경화시킴으로써 형성된다. 사용될 수 있는 유전체 재료의 예로는 폴리이미드, SU-8, KMPR 및 IBM®에서 판매하는 것과 같은 하드 베이킹된 포토레지스트가 있지만 이에 한정되지는 않는다. 베이스 유전체 층(2808)은 비아를 형성하기 위해 패터닝되거나 에칭될 수도 있다. 예를 들어, 점퍼 비아(2812) 및 션트 커패시터 비아(2810)가 베이스 유전체 층(2808)에 형성된다. 션트 커패시터 비아(2810)는 집적 커패시터를 형성될 회로의 잔여 부분에 상호 연결하도록 형성된다. 유사하게, 점퍼 비아(2812)는 기판(2802)에 형성될 회로 요소를 상호 연결하는 데 사용된다.

도 26d는 본원에 설명된 기술을 포함하는 기술을 사용하여 코일을 형성하기 위해 고형상비 전기도금 구조를 사용하는 베이스 유전체 층(2808) 위에 형성된 코일(2814)을 도시한다. 일부 실시예에서, 코일(2814)은 단일 층 코일이다. 코일(2814)은 집적 커패시터의 금속성 커패시터 판(2806)과 전기적으로 접촉하는 점퍼 비아(2812) 중 하나와 션트 커패시터 비아(2810) 중 하나에 연결되는 중앙 연결부(2816)를 포함한다. 코일(2814)은 집적 커패시터의 하부 판으로서 구성된 기판(2802)과 전기적으로 접촉하는 션트 커패시터 비아(2810) 중 다른 하나에 코일(2814)을 연결하기 위해 커패시터 연결부(2818)를 또한 포함한다. 다양한 실시예에 따르면, 단자 패드(2820)는 본원에 설명된 기술을 포함하는 기술을 사용하여 고형상비 전기도금 구조로 형성된다. 단자 패드(2820)는 코일(2814)을 형성하는 동일한 프로세스 중에 형성될 수 있다.

도 26e는 코일(2814), 단자 패드(2820) 및 베이스 유전체 층(2808) 위에 형성되어 유도 결합 코일의 코일측을 둘러싸는 커버코트(2822)를 도시한다. 커버코트(2822)는 본 기술분야에 공지된 것을 비롯한 퇴적, 에칭 및 패터닝 단계를 사용하여 형성된다. 커버코트(2822)는 예를 들어, 폴리이미드 솔더 마스크, SU-8, KMPR 또는 에폭시로 형성될 수 있다.

도 26f는 실시예에 따라 형성되는 유도 결합 코일의 후방측을 도시한다. 적어도 제1 땜납 패드(2824) 및 제2 땜납 패드(2826)는 코일(2814)로부터 기판(2802)의 반대측에 형성된다. 일부 실시예에 따르면, 제1 땜납 패드(2824) 및 제2 땜납 패드(2826)는 본 기술분야에 공지된 것을 포함하는 퇴적 및 패터링 기술을 사용하여 금으로 형성된다. 제1 땜납 패드(2824) 및 제2 땜납 패드(2826)는 RFID 칩과 같은 집적 회로 칩을 기판(2802)에 부착하기 위한 전기 접촉부를 제공하도록 형성된다.

도 26g는 실시예에 따라 형성되는 유도 결합 코일의 후방측 상에 형성된 후방측 유전체 층(2828)을 도시한다. 유도 결합 코일을 형성하는 방법은 선택적으로 기판(2802) 상에 후방측 유전체 층(2828)을 형성하는 단계를 포함할 수 있다. 후방측 유전체 층(2828)은 베이스 유전체 층(2808)을 형성하는 기술과 유사한 기술을 사용하여 형성된다. 일부 실시예에 따르면, 후방측 유전체 층(2828)은 기판(2802)과 부착된 집적 회로 칩 사이의 단락을 방지하도록 패터닝된다. 다양한 실시예에 따른 후방측 유전체 층(2828)은 후속 단계에서 점퍼 경로를 형성하도록 에칭될 기판(2802)을 위한 점퍼 패턴(2830)을 제공하도록 패터닝된다. 또한 기판(2802)의 다른 부분을 에칭하기 위해 후방측 유전체의 다른 패턴이 형성될 수 있다.

도 26h는 그 최종 형상으로 형성된 실시예에 따른 유도 결합 코일(2834)을 도시한다. 후방측 유전체 층(2828)에 의해 덮이지 않은 기판(2802) 부분은 에칭된다. 이러한 에칭된 부분은 점퍼 경로(2832)를 형성하기 위해 점퍼 패턴(2830)을 포함한다. 에칭은 본 기술분야에 공지된 기술을 포함하는 기술을 사용하여 수행된다. 본 기술 분야의 숙련자는 점퍼 경로(2832)와 유사한 다른 전도성 경로를 형성하도록 기판(2802)의 다른 부분이 에칭될 수 있음을 이해할 것이다. 도 26i는 점퍼 경로(2832)를 포함하는 실시예에 따른 유도 결합 코일(2834)의 코일측을 도시한다.

도 26j는 실시예에 따른 유도 결합 코일(2834)의 코일측을 도시하며, 이는 유도 코일의 후방측에 부착된 집적 칩(2836)을 포함한다. 유도 결합 코일(2834)을 형성하는 방법은 선택적으로 RFID 칩과 같은 집적 칩(2836)을 본 기술분야에 공지된 기술을 포함하는 기술을 사용하여 유도 결합 코일(2834)에 부착하는 단계를 포함할 수 있다. 이러한 집적 칩(2836)은 전도성 에폭시, 땜납 및 전기 접속부를 연결하는 데 사용되는 다른 재료를 포함하지만 이에 한정되지 않는 접착제를 사용하여 부착된다.

고형상비 전기도금 구조를 포함하는 장치에 커패시터를 집적함으로써 고형상비 전기도금 구조에 의해 가능해지는 작은 풋프린트 요건의 장점을 활용하는 능력이 제공된다. 유도 결합 코일의 다른 실시예는 다수의 집적 커패시터를 갖는 유도 결합 코일을 포함한다. 집적 커패시터는 본 기술분야에 공지된 바와 같이 병렬로 또는 직렬로 연결될 수 있다. 집적 커패시터를 포함할 수 있는 고형상비 전기도금 구조를 포함하는 다른 장치는 벅 변환, 신호 조절 장치, 튜닝 장치 및 하나 이상의 인덕터 및 하나 이상의 커패시터를 포함하는 기타 장치를 포함하지만 이에 한정되지 않는다.

본원에 설명된 실시예에 따른 고형상비 전기도금 구조는 성능을 최적화하고 작은 풋프린트를 달성하기 위해 장치를 형성하거나 장치의 일부를 형성하는 데 사용될 수 있다. 이러한 장치에는 전력 변환기(예를 들어, 벅 트랜스포머, 전압 분배기, AC 트랜스포머), 작동기(예를 들어, 선형, VCM), 안테나(예를 들어, RFID, 배터리 충전을 위한 무선 전력 전달 및 보안 칩), 무선 수동 코일, 재충전이 가능한 핸드폰 및 의료 장치 배터리, 근접 센서, 압력 센서, 비접촉 커넥터, 마이크로 모터, 마이크로 유체 장치, 패키지 상의 냉각/히트 싱크, 에어 코어 커패시턴스 및 인덕턴스를 갖는 길고 좁은 가요성 회로(예를 들어, 카테터용), 인터디지트 탄성파 트랜스듀서, 햅틱 진동기, 이식장치(예를 들어, 심박조절기, 자극기, 뼈 성장 장치), 시술(예를 들어, 식도, 결장경 검사)을 위한 자기 공명 영상("MRI") 장치, 비욘드 햅틱(beyond haptic)(예를 들어, 의복, 장갑), 검출/필터 해제를 위한 코팅된 표면, 보안 시스템, 고 에너지 밀도 배터리, 유도 가열 장치(작은 국소 영역용), 채널 펄스를 통한 유체/약물 분산 및 투여량 전달을 위한 자기장, 추적 및 정보 장치(예를 들어, 농업, 식품, 귀중품), 신용 카드 보안, 음향 시스템(예를 들어, 스피커 코일, 헤드폰의 재충전 메커니즘, 이어폰), 열 전달, 기계-열 전도 밀봉부, 에너지 수확기 및 인터로킹 형상(후크 및 루프 체결구와 유사)를 포함하지만 이에 한정되는 것은 아니다. 또한, 본원에 설명된 바와 같은 고형상비 전기도금 구조는 고 대역폭, 저 임피던스 상호 연결을 형성하는 데 사용될 수 있다. 상호 연결부에 고형상비 전기도금 구조를 사용하는 것은 전기적 특성(예를 들어, 저항, 인덕턴스, 커패시턴스)을 개선하고 열 전달 특성을 개선하며 치수 요건(두께 제어)을 맞춤 설정하기 위해 사용될 수 있다. 본원에서 설명된 바와 같은 고형상비 전기도금 구조를 포함하는 상호 연결부는 주어진 주파수 범위에 대한 하나 이상의 회로의 대역폭을 조율하는 데 사용될 수 있다. 고형상비 전기도금 구조를 포함하는 다른 상호 연결 응용은 다양한 전류(예를 들어, 신호 및 전력)의 하나 이상의 회로를 집적할 수 있다. 고형상비 전기도금 구조의 사용은 상이한 단면을 갖는 회로를 가능하게 하고, 일부는 더 많은 전류 운반 능력을 갖도록 응축된 전체 패키지 크기를 유지하기 위해 긴밀한 근접도로 함께 제조될 수 있게 한다. 고형상비 전기도금 구조는 또한 기계적 목적의 상호 연결부에 사용될 수 있다. 예를 들어, 회로의 일부 영역을 기계적 정지부, 베어링, 전기 접촉 구역으로서 기능하거나 부가된 강성을 제공하도록 다른 부분 위로 돌출시키는 것이 바람직할 수 있다.

도 27은 실시예에 따른 고형상비 전기도금 구조를 포함하는 하드 디스크 드라이브용 서스펜션을 위한 플렉셔의 평면도를 도시한다. 플렉셔(2900)는 원위 부분(2901), 짐벌 부분(2902), 중간 부분(2904), 간극부(2906) 및 근위 부분(2908)을 포함한다. 근위 부분(2908)은 원위 부분(2901)이 회전 디스크 매체 위로 연장되도록 베이스플레이트에 부착되도록 구성된다. 일부 실시예에 따른 짐벌 부분(2902)은 압전 모터와 같은 하나 이상의 모터 및 하나 이상의 전기적 구성요소, 예컨대, 디스크 매체에 대한 판독 또는 기입을 위한 헤드 슬라이더 및 가열-보조 자기 기록("HAMR")/열적-보조 자기 기록("TAMR") 또는 마이크로파 보조 자기 기록("MAMR")을 위한 구성요소를 포함하도록 구성된다. 하나 이상의 모터 및 하나 이상의 전기적 구성요소는 플렉셔(2900)의 원위 부분(2901)으로부터 중간 부분(2904)을 통해 간극부(2906) 위로, 그리고, 근접 부분(2908)을 초과하여 연장되는 플렉셔의 전도체 층 상에 형성된 하나 이상의 트레이스를 통해 다른 회로에 전기적으로 연결된다. 간극부(2906)는 스테인리스 강 층과 같은 기판 층이 부분적으로 완전히 제거된 플렉셔의 일부이다. 따라서, 플렉셔의 전도체 층 내의 하나 이상의 트레이스는 어떠한 지지도 없이 간극부(2906) 위로 연장된다. 본 기술 분야의 숙련자는 플렉셔가 플렉셔를 따른 임의의 위치에서 하나 이상의 간극부(2906)를 가질 수 있다는 것을 이해할 것이다.

도 28은 도 27에 도시된 바와 같이 라인 A를 따라 취해진 간극부에서 플렉셔의 간극부의 단면을 도시한다. 간극부(2906)는 유전체 층(3004) 위에 배치된 트레이스(3002)를 포함한다. 폴리이미드 층과 같은 유전체 층은 스테인리스 강 층과 같은 기판(3006) 위에 배치된다. 기판(3006) 및 유전체 층(3004)은 트레이스(3002)가 공극(3008) 위로 연장되도록 공극(3008)을 형성한다. 트레이스(3002)는 고형상비 구조를 형성하기 위한 금속 크라운 부분을 포함한다. 금속 크라운 부분은 본원에 설명된 기술을 사용하여 트레이스(3002) 상에 선택적으로 형성된다. 금속 크라운 부분은 트레이스(3002) 상에 형성되어 공극(3008)에 걸쳐지도록 추가적인 강도를 제공하고, 사용시, 공극(3008)의 영역에서 상호 연결부와 전기적으로 결합한다.

도 29는 실시예에 따른 질량 구조(3102)를 갖는 짐벌 부분(2902)을 도시한다. 질량 구조(3102)는 본원에 설명된 기술을 사용하여 고형상비 전기도금 구조를 사용하여 형성된다. 일부 실시예에서, 질량 구조(3102)는 짐벌 부분(2902)의 공진을 조율하기 위한 중량으로서 사용된다. 따라서, 질량 구조(3102)의 형상, 크기 및 위치는 하드 드라이브 서스펜션의 성능을 개선시키기 위해 짐벌 부분(2902)의 공진을 조율하도록 결정될 수 있다. 고형상비 구조를 형성하는 데 사용되는 본원에 설명된 프로세스는 고형상비 구조의 크기를 유지하여 공진이 미세하게 조율될 수 있게 하도록 사용될 수 있다. 더욱이, 이 프로세스는 현재의 리소그래피 프로세스의 능력을 넘어서는 치수에서 고형상비 구조를 형성할 수 있어 형성된 최종 구조에 대한 보다 양호한 제어를 가능하게 한다.

질량 구조(3102)는 또한 기계적 정지부로서 사용하도록 구성될 수 있다. 예를 들어, 하나 이상의 기계적 정지부는 후방정지부(backstop)로서 작용하는 임의의 형상으로 형성될 수 있고 및/또는 짐벌 부분(2902) 또는 플렉셔의 다른 부분 상에서의 구성요소의 장착을 정렬시키는데 사용될 수 있다.

도 30은 도 27에 도시된 바와 같이 라인 B를 따라 취해진 실시예에 따른 고형상비 전기도금 구조를 포함하는 플렉셔의 근위 부분의 단면을 도시한다. 근위 부분(2904)은 유전체 층(3004) 위에 배치된 트레이스(3002a,b,c,d)를 포함하는 전도체 층을 포함한다. 유전체 층(3004)은 기판(3006) 위에 배치된다. 커버 층(3001)은 전도체 층 및 유전체 층 위에 배치된다. 전도체 층은 종래의 트레이스(3002a,b) 및 트레이스(3002c,d)를 포함하며, 본원에 설명된 기술을 사용하여 고형상비 전기도금 구조를 형성하기 위해 트레이스의 적어도 일부가 금속 크라운 부분(3202a,b)을 포함하도록 형성된다. 트레이스(3002a,b,c,d)의 하나 이상의 부분은 각 트레이스의 임피던스를 조율하기 위해 금속 크라운 부분(3202a,b)을 포함하도록 형성될 수 있다. 예를 들어, 원하는 성능 특성을 충족시키기 위해 필요에 따라 트레이스의 저항이 조율될 수 있다. 다른 예는 인접한 트레이스(3002a,b,c,d) 사이의 거리를 폐쇄함으로써 임피던스를 조율하기 위해 금속 크라운 부분을 사용하는 것을 포함한다.

도 31은 도 27에 도시된 바와 같이 라인 C를 따라 취한 실시예에 따른 고형상비 구조를 포함하는 플렉셔의 근접 부분의 단면을 도시한다. 플렉셔의 근접 부분은 유전체 층(3004) 위에 배치된 적어도 하나의 트레이스(3002)를 포함하는 전도체 층을 포함한다. 유전체 층(3004)이 기판(3008) 상에 배치된다. 또한, 커버 층(3001)은 본원에 설명된 기술을 사용하여 고형상비 전기도금 구조를 형성하기 위해 금속 크라운 부분을 포함하도록 형성된 것 위에 배치된다. 트레이스(3002)는 트레이스의 임피던스를 종단 커넥터와 정합시키고 트레이스(3002)를 커넥터와 전기적으로 결합하는 조인트에 강도를 제공하기 위해 고형상비 구조로 구성된다. 도 32는 실시예에 따른 고형상비 구조를 포함하는 플렉셔의 근접 부분(2908)의 평면도를 도시한다. 플렉셔와 함께 사용하는 것과 관련하여 설명된 바와 같은 고형상비 구조의 사용은 예를 들어 마이크로회로 및 무선 주파수("RF") 회로에서의 사용과 같은 다른 회로 보드 기술에도 적용 가능하다.

이들 실시예와 관련하여 설명되었지만, 본 기술 분야의 숙련자라면 본 발명의 사상 및 범위를 벗어나지 않고 형태 및 세부 사항을 변경할 수 있다는 것을 인식할 것이다.

Claims

회로이며,
기판; 및
적어도 하나의 트레이스로서, 트레이스의 적어도 일부 위에 형성된 금속 크라운 부분을 포함하고, 금속 크라운은 트레이스의 일부의 상단 표면 및 측벽 위에 형성되고, 금속 크라운은 트레이스의 초기 높이 대 폭 형상비보다 더 큰 최종 높이 대 폭 형상비를 갖는 적어도 하나의 트레이스를 포함하는 회로.
제1항에 있어서, 회로는 플렉셔 상에 형성되는 회로.
제1항에 있어서, 금속 크라운 부분은 트레이스의 임피던스를 조율하기 위해 트레이스의 상기 부분 상에 형성되는 회로.
제1항에 있어서, 트레이스의 적어도 일부 위에 형성된 금속 크라운 부분을 포함하는 상기 적어도 하나의 트레이스는, 적어도 하나의 트레이스를 기계적으로 보강시키도록 구성되는 회로.
제4항에 있어서, 적어도 하나의 트레이스를 기계적으로 보강시키기 위해 적어도 트레이스의 상기 일부 위에 형성된 금속 크라운 부분을 포함하는 적어도 하나의 트레이스는 접합 또는 결합 동작을 위해 보강되는 회로.
제1항에 있어서, 금속 크라운 부분은 기판 위에 있지 않은 트레이스 일부 상에 형성되는 회로.