JP7494177B2 - 電気メッキ構造 - Google Patents

電気メッキ構造 Download PDF

Info

Publication number
JP7494177B2
JP7494177B2 JP2021529402A JP2021529402A JP7494177B2 JP 7494177 B2 JP7494177 B2 JP 7494177B2 JP 2021529402 A JP2021529402 A JP 2021529402A JP 2021529402 A JP2021529402 A JP 2021529402A JP 7494177 B2 JP7494177 B2 JP 7494177B2
Authority
JP
Japan
Prior art keywords
coil
aspect ratio
high aspect
structures
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021529402A
Other languages
English (en)
Other versions
JP2022507980A (ja
JPWO2020112570A5 (ja
Inventor
ピー． リーマー、ダグラス
シー． スワンソン、カート
エフ． ラドウィッグ、ピーター
エス． ラング、マシュー
ブイ． ペサベント、ポール
ディ． スターキー、ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hutchinson Technology Inc
Original Assignee
Hutchinson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/693,169 external-priority patent/US11387033B2/en
Application filed by Hutchinson Technology Inc filed Critical Hutchinson Technology Inc
Publication of JP2022507980A publication Critical patent/JP2022507980A/ja
Publication of JPWO2020112570A5 publication Critical patent/JPWO2020112570A5/ja
Application granted granted Critical
Publication of JP7494177B2 publication Critical patent/JP7494177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、一般的に、電気メッキされた構造体および電気メッキ処理に関する。
リード（ｌｅａｄ）、トレース、ビア相互接続（ｖｉａ ｉｎｔｅｒｃｏｎｎｅｃｔ）などの銅または銅合金の回路構造などの構造を製造するための電気メッキ処理（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ ｐｒｏｃｅｓｓ）は、一般に知られており、例えば、Ｆｉｎｅ－Ｌｉｎｅ Ｃｉｒｃｕｉｔ Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ Ｐｈｏｔｏｒｅｓｉｓｔ Ａｐｐｌｉｃａｔｉｏｎ Ｔｈｅｒｅｆｏｒと題されたＣａｓｔｅｌｌａｎｉらの特許文献１に開示されている。これらのタイプの処理は、例えば、以下の特許文献に開示されているディスクドライブヘッドサスペンションの製造に関連して使用されている。Ｂｅｎｎｉｎらの特許文献２（名称：Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｇｒｏｕｎｄ Ｊｏｉｎｔｓ ｆｏｒ Ｄｕａｌ Ｓｔａｇｅ Ａｃｔｕａｔｉｏｎ Ｄｉｓｋ Ｄｒｉｖｅ Ｓｕｓｐｅｎｓｉｏｎｓ）。Ｒｉｃｅらの特許文献３（名称：Ｉｎｔｅｇｒａｔｅｄ Ｌｅａｄ Ｓｕｓｐｅｎｓｉｏｎ ｗｉｔｈ Ｍｕｌｔｉｐｌｅ Ｔｒａｃｅ Ｃｏｎｆｉｇｕｒａｔｉｏｎｓ）。Ｈｅｎｔｇｅｓらの特許文献４（名称：Ｍｕｌｔｉ－Ｌａｙｅｒ Ｇｒｏｕｎｄ Ｐｌａｎｅ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｌｅａｄ Ｓｕｓｐｅｎｓｉｏｎｓ）。Ｈｅｎｔｇｅｓらの特許文献５（名称：Ｍｕｌｔｉ－Ｌａｙｅｒ Ｇｒｏｕｎｄ Ｐｌａｎｅ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｌｅａｄ Ｓｕｓｐｅｎｓｉｏｎｓ）。Ｓｗａｎｓｏｎらの特許文献６（Ｍｅｔｈｏｄ ｆｏｒ Ｍａｋｉｎｇ Ｎｏｂｌｅ Ｍｅｔａｌ Ｃｏｎｄｕｃｔｉｖｅ Ｌｅａｄｓ ｆｏｒ Ｓｕｓｐｅｎｓｉｏｎ Ａｓｓｅｍｂｌｉｅｓ）。Ｐｅｌｔｏｍａらの特許文献７（Ｐｌａｔｅｄ Ｇｒｏｕｎｄ Ｆｅａｔｕｒｅｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｌｅａｄ Ｓｕｓｐｅｎｓｉｏｎｓ）などがある。これらのタイプの処理は、例えば、Ｍｉｌｌｅｒの特許文献８（Ｃａｍｅｒａ Ｌｅｎｓ Ｓｕｓｐｅｎｓｉｏｎ ｗｉｔｈ Ｐｏｌｙｍｅｒ Ｂｅａｒｉｎｇｓ）に開示されているように、カメラレンズサスペンションの製造にも使用されている。
スーパーフィリングおよびスーパーコンフォーマルメッキの処理および組成物も知られており、例えば以下の論文である非特許文献１、非特許文献２、および非特許文献３に開示されている。これらの処理では、トレンチ（例えば、電気メッキされる構造のためのスペースを区画するフォトレジストマスクトレンチ）内の電気メッキは、底部で優先的に行われる。これによって、堆積（ｄｅｐｏｓｉｔｅｄ）した構造のボイドを回避することができる。上述の特許文献および非特許文献（論文）のすべては、その全体およびすべての目的のために、参照によってここに組み込まれる。
米国特許第４３１５９８５号明細書 米国特許第８８８５２９９号明細書 米国特許第８１６９７４６号明細書 米国特許第８１４４４３０号明細書 米国特許第７９２９２５２号明細書 米国特許第７３８８７３３号明細書 米国特許第７３８４５３１号明細書 米国特許第９３６６８７９号明細書
Ｖｅｒｅｅｃｋｅｎら、"Ｔｈｅ ｃｈｅｍｉｓｔｒｙ ｏｆ ａｄｄｉｔｉｖｅｓ ｉｎ ｄａｍａｓｃｅｎｅ ｃｏｐｐｅｒ ｐｌａｔｉｎｇ，" ＩＢＭ Ｊ． ｏｆ Ｒｅｓ． ＆ Ｄｅｖ．， ｖｏｌ． ４９， ｎｏ． １， Ｊａｎｕａｒｙ ２００５ Ａｎｄｒｉｃａｃｏｓら、"Ｄａｍａｓｃｅｎｅ ｃｏｐｐｅｒ ｅｌｅｃｔｒｏｐｌａｔｉｎｇ ｆｏｒ ｃｈｉｐ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ，" ＩＢＭ Ｊ． ｏｆ Ｒｅｓ． ＆ Ｄｅｖ．， ｖｏｌ． ４２， ｎｏ． ５， Ｓｅｐｔｅｍｂｅｒ １９９８ Ｍｏｆｆａｔら， "Ｃｕｒｖａｔｕｒｅ Ｅｎｈａｎｃｅｄ ａｄｓｏｒｂａｔｅ ｃｏｖｅｒａｇｅ ｍｅｃｈａｎｉｓｍ ｆｏｒ ｂｏｔｔｏｍ－ｕｐ ｓｕｐｅｒｆｉｌｌｉｎｇ ａｎｄ ｂｕｍｐ ｃｏｎｔｒｏｌ ｉｎ ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓｉｎｇ，" Ｅｌｅｃｔｒｏｃｈｉｍｉｃａ Ａｃｔａ ５３， ｐｐ．１４５－１５４， ２００７
強化された回路構造に対する継続的なニーズが存在する。また、回路構造およびその他の構造を製造するための、電気メッキ処理を備えている、効率的かつ効果的な処理も引き続き必要とされている。
高アスペクト比電気メッキ構造を備えている装置および高アスペクト比電気メッキ構造を形成する方法について説明する。金属構造を製造する方法は、高さ対幅のアスペクト比を特徴とする金属ベースを有する基板を提供する工程と、金属ベースのアスペクト比よりも大きい高さ対幅のアスペクト比を有する金属構造を形成するために金属ベース上に金属クラウンを電気メッキする工程とを備えている。
本発明の実施形態の他の特徴および利点は、添付の図面および以下の詳細な説明から明らかになるであろう。
本発明の実施形態は、限定するものではなく例示として、添付の図面の図に示されており、その中で、同様の参照は同様の要素を示しており、以下の通りである。
現在のプリント回路技術を用いて製造されたコイルを示す。 一実施形態による高アスペクト比電気メッキ構造を備えている高密度精密コイルを示す図。 実施形態による高アスペクト比電気メッキ構造を備えている高密度精密コイルによって生成される電磁力を表すために使用される図。 リニアモータタイプのアプリケーション用に構成された、実施形態による高アスペクト比電気メッキ構造の複数層を備えている装置を示す図。 いくつかの実施形態による高アスペクト比電気メッキ構造を示す図。 いくつかの実施形態による高アスペクト比電気メッキ構造を示している。 いくつかの実施形態による高アスペクト比電気メッキ構造を示す図。 いくつかの実施形態による、高密度の断面積を有する複数層の高アスペクト比電気メッキ構造を有する装置を示す。 実施形態による高電流密度メッキ技術中および低電流密度メッキ技術中のＳＰＳ被覆率を示すグラフである。 実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 いくつかの実施形態による高アスペクト比電気メッキ構造を示す図。 いくつかの実施形態による高アスペクト比電気メッキ構造の斜視図。 実施形態による高アスペクト比電気メッキ構造を用いて形成された高密度精密コイルを示す図。 実施形態による高アスペクト比電気メッキ構造を用いて形成された高密度精密コイルを示す図。 実施形態による高解像度積層導体層を備えている高アスペクト比電気メッキ構造を示す図。 実施形態による高アスペクト比電気メッキ構造を備えている高密度精密コイルを示す図。 別の実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す。 別の実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す。 別の実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す。 一実施形態による高アスペクト比電気メッキ構造の選択的形成を示す図。 トレース上に選択的に形成された金属クラウン部を有するように形成された、実施形態による高アスペクト比電気メッキ構造の斜視図を示す。 実施形態による高アスペクト比電気メッキ構造を備えているハードドライブディスクサスペンションフレクシャを示す。 図１９に示されたハードディスクドライブサスペンションフレクシャの断面図。 コンフォーマルメッキ処理中にフォトレジストを使用して、実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 コンフォーマルメッキ処理中にフォトレジストを使用して、実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 様々な実施形態による、初期金属層を形成する処理、標準／コンフォーマルメッキ処理、およびクラウンメッキ処理に使用される例示的な化学物質を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルの上面の斜視図。 図２１に示された誘導結合コイルの実施形態の裏面の斜視図。 無線周波数識別チップに結合された実施形態による誘導結合コイル２５０２の上面の斜視図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造から形成された誘導結合コイルを形成する方法を示す図。 実施形態による高アスペクト比電気メッキ構造を備えているハードディスクドライブ用サスペンションのためのフレクシャの平面図。 図２７に示されているように、線Ａに沿って取られたギャップ部におけるフレクシャのギャップ部の断面図。 実施形態による質量構造を有するジンバル部を示す図。 図２７に示されているように、線Ｂに沿って取られた、実施形態による高アスペクト比電気メッキ構造を備えているフレクシャの中間部の断面図。 図２７に示された線Ｃに沿って取られた、実施形態による高アスペクト比構造を備えているフレクシャの近位部の断面図。 実施形態による高アスペクト比構造を備えているフレクシャの近位部の平面図。 実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す図。 図３３を参照して説明したタイプと同様の、より詳細な処理を示す図。 本明細書に記載された処理を使用して製造された実施形態によるコイルを示す図。
本発明の実施形態に基づく高アスペクト比電気メッキ構造（Ｈｉｇｈ－ａｓｐｅｃｔ ｒａｔｉｏ ｅｌｅｃｔｒｏｐｌａｔｅｄ ｓｔｒｕｃｔｕｒｅ）およびその製造方法について説明する。高アスペクト比電気メッキ構造は、現行技術よりもタイトな導体ピッチを提供する。例えば、様々な実施形態による高アスペクト比電気メッキ構造は、導体スタックの断面積が５０％よりも大きい導体スタックを備えている。さらに、高アスペクト比電気メッキ構造は、実施形態によれば、複数の導体層を可能にする。さらに、様々な実施形態による高アスペクト比電気メッキ構造は、層から層への精密なアライメントを可能にする。例えば、高アスペクト比電気メッキ構造は、層から層への０．０３０ｍｍ未満のアライメントを有することができる。様々な実施形態によると、高アスペクト比電気メッキ構造は、全体のスタック高さを低減することを可能にする。
各実施形態の高アスペクト比電気メッキ構造では、高アスペクト比電気メッキ構造を用いて形成されたコイルと磁石との間の誘電体を薄くすることができる。これによってコイルは、図１に示したような現在のプリント回路コイルよりも、強い電界を発生させることができる。このように、高アスペクト比電気メッキ構造は、現在の技術に比べて、費用対効果が高く、より高性能な装置が得られ、装置のフットプリントを削減することができる。
図２は、一実施形態による高アスペクト比電気メッキ構造を備えている高密度精密コイル（ｈｉｇｈ－ｄｅｎｓｉｔｙ ｐｒｅｃｉｓｉｏｎ ｃｏｉｌ）を示す。高アスペクト比電気メッキ構造２０２は、各列と各高アスペクト比電気メッキ構造２０４との間に誘電体材料を挟んで一列に形成されている。高密度精密コイルは、ヘリカルコイルまたは他のコイルタイプとして形成することができる。
図３は、実施形態による高アスペクト比電気メッキ構造を備えている高密度精密コイルによって生成される電磁力（ｅｌｅｃｔｒｏ－ｍａｇｎｅｔｉｃ ｆｏｒｃｅ）を表現するために使用される図である。この図は、磁石３０４に近接したコイル断面３０２を備えている。最も高い電磁力３０６は、磁石３０４に近いコイル層３０８にある。磁石３０４から遠いコイル層３１０は、より小さな力を加える。力に影響を与える主な要因は、ローレンツ方程式：Ｆ（Ｆの直上に→を表記）＝Ｊ（Ｊの直上に→を表記）×Ｂ（Ｂの直上に→を表記）に由来する。Ｂ（Ｂの直上に→を表記）の大きさの強さは、コイルと磁石との間の距離に応じて減少するので、Ｊ（Ｊの直上に→を表記）は銅を流れる電流となる。コイル断面３０２のうちの導体ではない部分は、力（Ｆの直上に→を表記）に寄与しない。
コイルの力に影響を与える主な要因としては、磁場内のターン数（磁石の極に近いターンが最も大きな力を発揮する）、磁石からのコイルの距離（磁石に近い層がより大きな力を発揮する）、磁場内の銅の断面積の合計割合などがある。いくつかの実施形態による高アスペクト比電気メッキ構造を採用することで、現在のコイル技術を用いたコイルと比較して、これらの点が改善される。
例えば、現行技術による２層構造のコイルは、全体の厚さが約２１０μｍ、導体ピッチが３８μｍ、銅の断面積割合が約２０％、推定抵抗値が３．１Ω、推定力比が１．０（推定Ｂ比が１．０、推定Ｊ比が１．０）、推定電力比が１．０となっている。これに比べて、様々な実施形態による高アスペクト比電気メッキ構造を備えている高密度精密コイルは、全体の厚さが約１１６μｍ、導体ピッチが４０μｍ、銅の断面積割合が約６０％、推定抵抗値が５．５Ω、推定力比が１．２（推定Ｂ比が１．５、推定Ｊ比が０．８）、推定電力比が０．７１となっている。このように、様々な実施形態による、高アスペクト比電気メッキ構造を備えている高密度精密コイルは、より高性能な装置であると言える。そこで、いくつかの実施形態によると、そのような高密度精密コイルは、現在の最新技術を用いたコイルの半分の厚さで、３０％少ない電力で２０％多い力を提供する。
図４は、リニアモータタイプのアプリケーション用に構成された実施形態による高アスペクト比電気メッキ構造の複数層を備えている装置を示す。現在の技術に比べて寸法的に有利であるため、高アスペクト比電気メッキ構造の各層４０２ａ～４０２ｄは、図１に図示されているような現在の技術で可能な場合よりも磁石４０４に近接している。さらに、各層４０２ａ～４０２ｄが磁石４０４に近接することで、体積Ｂ（直上に→）の場（磁束密度）を利用して、リニアモータの力の能力（ｆｏｒｃｅ ｃａｐａｂｉｌｉｔｙ）が向上する。このように、多層高アスペクト比電気メッキ構造をリニアモータに使用すると、現在の技術を使用した場合よりも少ない層数で済むことになる。また、このような構造によれば、低抵抗などの電気的特性を得るための自由度も高い。
図５は、いくつかの実施形態による高アスペクト比電気メッキ構造の製造処理中の段階を示している。製造処理中のこの段階での高アスペクト比電気メッキ構造６０２の層は、セミ添加剤（ｓｅｍｉ－ａｄｄｉｔｉｖｅ）技術を用いて形成され、初期の高さと幅のアスペクト比（Ａ／Ｂ）が約１対１である微細ピッチでレジスト区画（ｒｅｓｉｓｔ ｄｅｆｉｎｅｄ）された導体を作成する。例えば、高アスペクト比電気メッキ構造は、高さが２０μｍ、幅が２０μｍであることがある。いくつかの実施形態では、この時点でメッキ処理を停止して、フォトレジストマスクなどの区画作業（ｄｅｆｉｎｉｎｇ ｗｏｒｋ）とシード層（ｓｅｅｄ ｌａｙｅｒｓ、種層）を、当技術分野で知られている技術を使用して除去する。
図６は、製造処理中の別の段階における、いくつかの実施形態による高アスペクト比電気メッキ構造を示している。製造処理中のこの段階での高アスペクト比電気メッキ構造７０２の層は、クラウンメッキ（ｃｒｏｗｎ ｐｌａｔｅ）技術を用いて形成され、セミ添加剤導体を高アスペクト比、高パーセンテージの金属導体回路に変換する。例えば、高アスペクト比電気メッキ構造は、１対１よりも大きい最終高さ対幅比（Ａ／Ｓ）を有する。最終高さ対幅比は、様々な実施形態によれば、１．２～３．０を備えている範囲であってもよい。他の実施形態は、３．０よりも大きい最終高さ対幅比を備えている。しかし、当業者であれば、本明細書に記載された技術を用いて、設計および性能基準を満たすために、任意の最終高さ対幅比を得ることができることを理解するであろう。図５に示す前段階から形成された図６のような形成段階では、様々な実施形態で開示されている高アスペクト比電気メッキ構造の最終的な高さには特に制限はない。
図７は、製造処理中のさらに別の段階における、いくつかの実施形態による高アスペクト比電気メッキ構造を示す図である。製造処理中のこの段階での高アスペクト比電気メッキ構造８０２ａ，８０２ｂの層は、高アスペクト比電気メッキ構造の複数層をセミ添加剤技術を用いて積層して後続の層を形成できるように変換するために、平坦化技術を用いて形成される。図８は、いくつかの実施形態による、導体断面積９０１の割合が高い高アスペクト比電気メッキ構造の複数層を有する装置を示している。
図５に示したような構造から高アスペクト比電気メッキ構造を形成するために使用される方法は、低電流密度メッキ技術（ｌｏｗ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ ｐｌａｔｉｎｇ ｔｅｃｈｎｉｑｕｅ）を使用することを備えている。このメッキ技術は、高アスペクト比電気メッキ構造同士の間に所望のスペースが得られるまで、側壁をメッキする。高アスペクト比電気メッキ構造同士の間のスペースが十分に狭くならないと、様々な実施形態において、上部で望ましくないピンチが発生する可能性がある。ピンチ（Ｐｉｎｃｈｉｎｇ）は、隣接する構造の上縁同士が一緒に成長して隙間を挟み込むことで発生し、その結果、短絡が発生する。様々な実施形態において、低電流密度メッキ処理は、十分な流体交換によって強化され、銅メッキが行われている表面に新鮮なメッキ浴が継続的に利用できるようになる。さらに、高アスペクト比電気メッキ構造を形成するための方法には、高電流密度メッキ技術が含まれる。この高電流密度メッキ技術は、物質移動限界（ｍａｓｓ ｔｒａｎｓｆｅｒ ｌｉｍｉｔ）の高い割合で実行される。これによって、高アスペクト比電気メッキ構造を形成する導電材料の上に、主にまたは単独でメッキが施される。高電流密度メッキ処理は、電流密度を正確に制御することで向上する。図９は、実施形態による高電流密度メッキ技術中の高いＳＰＳ被覆率（ＳＰＳ ｃｏｖｅｒａｇｅ）を示す上側の線１００２と、実施形態による低電流密度メッキ技術中の低い、非常に均一な、加速器被覆率（ａｃｃｅｌｅｒａｔｏｒ ｃｏｖｅｒａｇｅ）を示す下側の線１００４とを有するグラフを示す。
図１０ａ～図１０ｆは、実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す。図１０ａは、処理の時刻Ｔ１においてレジスト能力の厚さ限界で形成されたトレース１１０２を示す。いくつかの実施形態では、事前にメッキされた従来のトレースは、ダマシン処理（ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓ）などの処理を使用して、または当技術分野で知られているものを備えているエッチングおよび堆積技術を使用して、銅で形成される。図１０ｂは、低電流密度またはコンフォーマルメッキ処理（ｃｏｎｆｏｒｍａｌ ｐｌａｔｉｎｇ ｐｒｏｃｅｓｓ）中の時刻Ｔ２における高アスペクト比電気メッキ構造の形成を示す図である。一実施形態によるコンフォーマルメッキ処理は、トレースのすべての表面をほぼ同じ速度で成長させる。さらに、コンフォーマルメッキ処理は、メッキ速度論（ｐｌａｔｉｎｇ ｋｉｎｅｔｉｃｓ）を抑制する（低加速器被覆率）。また、コンフォーマルメッキ処理は、補うために高い均一な抑制被覆率を持つ、かなり均一な金属濃度を提供する。このようなメッキ速度論抑制効果は、メッキ浴にレベラーを含めることで高めることができる。均一な金属濃度と高い均一な抑制被覆率とを得るためには、より低い電流密度が必要である。いくつかの実施形態によれば、１平方デシメートル当たり２アンペアを使用するコンフォーマルなメッキ処理が、銅、光沢剤添加剤、メッキ器の温度および流体力学などのメッキのために使用される。このようなコンフォーマルメッキ処理の例としては、低電流密度メッキ処理が挙げられるが、これに限定されるものではない。低電流密度では、メッキ浴が均一な抑制状態を維持するので、コンフォーマルなメッキを行うことができる。別の実施形態では、メッキ浴にレベラーを追加することで、より高い電流密度で高速なメッキを行うことができる。さらに別の実施形態では、電流密度をさらに高めるために、銅の含有量をメッキ浴中の硫酸銅の溶解限界近くまで増やすことができる。これによって、同じコンフォーマルメッキの品質を得るために、電流密度を２倍以上にすることができる。例えば、銅の含有量は、一般的なイオン効果を防止するために酸の含有量を減らして、１リットルあたり４０グラムと高くしてもよい。
いくつかの実施形態では、低電流密度メッキ処理（ｌｏｗ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ ｐｌａｔｅ ｐｒｏｃｅｓｓ）は、銅などの導電性材料をトレース１１０２の上部および側壁に堆積させ、例えば、Ｔ２は、低電流密度メッキ処理中の処理の約５分後である（Ｔ１＋５分）。図１０ｃは、低電流密度メッキ処理中の処理に入った時点Ｔ３での高アスペクト比電気メッキ構造の形成を示している。実施形態の場合、低電流密度メッキ処理は、銅などの導電性材料をトレース１１０２の上部および側壁に堆積させ、例えばＴ３は、低電流密度メッキ処理中の処理に入ってから約５分である（Ｔ１＋１５分）。
図１０ｄは、高電流異方性スーパーメッキ処理などのクラウンメッキ処理中の処理に入った時点Ｔ４での高アスペクト比電気メッキ構造の形成を示している。例えば、Ｔ４は、処理開始から約１５分１０秒（Ｔ１＋１５分１０秒）である。いくつかの実施形態では、高電流異方性スーパーメッキ処理はクラウンメッキである。クラウンメッキは、以下の要因同士の間の相互作用のバランスをとることに基づいている。溶液中の金属濃度；光沢剤添加剤（ｂｒｉｇｈｔｅｎｅｒ ａｄｄｉｔｉｖｅ）；抑制剤添加剤（ｓｕｐｐｒｅｓｓｏｒ ａｄｄｉｔｉｖｅ）；表面への物質移動－流体交換速度（ｍａｓｓ ｔｒａｎｓｆｅｒ－ｆｌｕｉｄ ｅｘｃｈａｎｇｅ ｒａｔｅ ｔｏ ｓｕｒｆａｃｅ）；レベラー（ｌｅｖｅｌｅｒ）；および基板における電流密度。溶液中の金属濃度は、銅を備えていていてもよいが、これに限定されない。光沢剤添加剤は、ＳＰＳ（ビス（３－スルホプロピル）ジスルフィド）、ＤＰＳ（３－Ｎ，Ｎ－ジメチルアミノジチオカルバモイル－１－プロパンスルホン酸）、およびＭＰＳ（メルカプトプロピルスルホン酸）を備えていてもよいが、これらに限定されない。抑制添加剤としては、当業者に知られているものを備えている様々な分子量のストレートＰＥＧ、ポロキサミン、ＢＡＳＦ ｐｌｕｒｏｎｉｃ ｆ１２７などの様々な商品名で知られる水溶性ポロキサマーなどのポリエチレンとポリプロピレングリコールのコブロックポリマー、ＤＯＷ（登録商標）ＵＣＯＮファミリーの高性能流体などのランダムコポリマーなど、やはりモノマーの様々な比率や様々な分子量、様々な分子量のポリビニルピロリドンなどが挙げられるが、これらに限定されるものではない。
いくつかの実施形態による高電流異方性スーパーメッキ処理は、加速電流の１％である抑制された交換電流を備えている。さらに、形成される高アスペクト比電気メッキ構造の側壁は、ほぼゼロの加速器被覆率を有する。加速器被覆率がほぼゼロであることは、銅蒸着のためのネルンスト電位を抑制被覆率に有利になるようにシフトすることで達成される。さらに、高いオーバーポテンシャルと銅の利用可能性（輸送現象）とによって、形成される構造の上部で高い加速器被覆率（ａｃｃｅｌｅｒａｔｏｒ ｃｏｖｅｒａｇｅ）が得られる。また、銅バルク濃縮液（ｃｕｐｐｅｒ ｂｕｌｋ ｃｏｎｃｅｎｔｒａｔｅ）は、処理中にほぼゼロの加速器被覆率をサポートするように調整されてもよい。例えば、高電流異方性スーパーメッキ処理のための銅バルク濃縮液は、１リットルあたり１４グラム以下である。いくつかの実施形態では、銅バルク濃縮液は、特定の流体力学に依存する。処理の様々な実施形態は物質移動限界の高い割合で実行されるので、メッキされる物品全体の流体速度の小さな違いは、物質移動限界が何であるかに影響を与えている。よって、メッキされる物品のすべての領域にわたる流体速度の高度な制御なしには、メッキライン間のギャップの十分な制御を達成することは困難である。いくつかの実施形態による高電流異方性スーパーメッキ処理は、形成される構造の側壁上のメッキを最小化または排除するために、加速器の被覆を敗北させるレベラー添加剤を備えている。他の実施形態では、レベラー添加剤を使用せずにメッキ浴を使用する。
高電流異方性スーパーメッキ処理で使用されるような高い電流密度では、いくつかの実施形態によれば、３重の（ｔｈｒｅｅｆｏｌｄ）フィードバックメカニズムが作用する。物質移動効果によって、トレース同士間のスペースの銅が減少する。さらに、高い電流密度は、加速器（例えば、ＳＰＳ）が支配する表面をサポートする。抑制された側壁を維持するために、銅の物質移動効果によってネルンスト電位を下げるように物質移動を調整している。例えば、流体境界層の厚さや各トレースの間隔は、ネルンスト電位を下げるように設計されている。
さらに、いくつかの実施形態による高電流異方性スーパーメッキ処理は、これらの差が４倍以上の濃度差を生み出すことができる銅濃度で動作することを備えている。このような条件の間、銅濃度とネルンスト電位の低下は、メッキ速度の低下に寄与する。例えば、ネルンスト電位が約５０ミリボルト（以下、ｍＶ）から約６０ｍＶの範囲で変化した場合、メッキ速度は２０倍も低下することになる。このような条件はターフェル速度論（Ｔａｆｅｌ ｋｉｎｅｔｉｃｓ）を引き起こし、銅メッキの場合、整流器の電圧ではなく印加電圧が１２０ｍＶ変化するごとに、電流が１０倍変化する。低い側壁電流は拡散長が短い形成中の構造物の上面にフィードバックされ、これによってメッキ浴（溶液）から表面への金属のより速い送出が促進され、抑制ではなく高い加速器被覆率と高いネルンスト電位とが得られる。いくつかの実施形態では、２つの添加剤システム（例えば、光沢剤と抑制）が使用される。レベラーは、メッキされたフィーチャの上面でＳＰＳの作用をブロックすることで、フィードバックメカニズムを弱める。
金属導体同士またはトレース同士の間隔が縮小し続けると、金属導体同士のスペースの高さと幅のアスペクト比が大幅に増加する。いくつかの実施形態によれば、本明細書で提供される電気メッキ処理の方法は、７：１以上のアスペクト比で金属導体同士の間隔でメッキを実現する。
いくつかの実施形態によれば、高アスペクト比電気メッキ構造を形成する方法は、選択的な位置または領域における金属クラウンメッキの選択的な形成を提供する。一つの例示的な実施形態では、金属クラウンの選択的な形成は、関係Ｃ／（Ｃ∞）≦０．３３に従って電気メッキ処理を実施することで達成される。ここで、Ｃはメッキが行われる場所の金属（この例では銅）の濃度であり、Ｃ∞はメッキ浴のバルク濃度である。この関係は、Ｃ／（Ｃ∞）が物質移動限界の６７％以上となる電気メッキ処理を実施すると表現することもできる。他の実施形態によれば、金属クラウンの選択的な形成は、関係Ｃ／（Ｃ∞）≦０．２に従って電気メッキ処理を実施することで達成される。すなわち、Ｃ／（Ｃ∞）は物質移動限界の８０％以上である。別の態様では、金属クラウンの選択的な形成は、関係ｉ／（ｉ限界）≧０．８に従って電気メッキ処理を実施することで達成される。ここで、ｉは電流密度であり、（ｉ限界）は電流密度限界である。
図１０ｅは、高電流異方性スーパーメッキ処理中の時刻Ｔ５における高アスペクト比電気メッキ構造の形成を示している。例えば、Ｔ５は、処理開始から約１５分３０秒（Ｔ１＋１５分３０秒）である。別の実施形態では、図１０ｅに図示されているような高アスペクト比電気メッキ構造の形成は、時刻Ｔ５＝Ｔ１＋５分で起こる。図１０ｆは、高電流異方性スーパーメッキ処理中の時刻Ｔ６における高アスペクト比電気メッキ構造の形成を示す。これは、いくつかの実施形態による高アスペクト比電気メッキ構造の形成を最終的に行うクラウンメッキ処理の終了を示す。例えば、Ｔ６は、処理開始からの約２０分後である（Ｔ１＋２０分）。別の実施形態については、図１０ｆに示されるような高アスペクト比電気メッキ構造の形成は、時刻Ｔ６＝Ｔ１＋１０分で起こる。
いくつかの実施形態について、高アスペクト比電気メッキ構造を形成する方法は、本明細書に記載のコンフォーマルメッキおよび異方性メッキを備えている処理を使用する。いくつかの実施形態によれば、コンフォーマルメッキ処理は、全メッキ時間の２／３を使用する。他の実施形態では、コンフォーマルメッキ処理は、総メッキ時間の１／３を使用する。さらに、コンフォーマルメッキ処理は、低金属メッキ浴の場合には２アンペア／平方デシメートル（「ＡＳＤ」）で、高金属メッキ浴の場合には４ＡＳＤで開始する。例えば、メッキ浴には、１リットルあたり１２グラムの銅と、１．８５モル（モル／リットル）の硫酸が含まれている。あるいは、コンフォーマルメッキ処理は、毎分０．４～１．２μｍの速度でメッキする処理である。実施形態によるコンフォーマルメッキ処理は、トレース同士間のスペースが６～８μｍを含む範囲になるまで続ける。電流密度は、形成される構造の表面積が大きくなるにつれて徐々に減少する。しかし、この処理は、形成されるすべての表面の均一な電流密度および成長率を達成する。いくつかの実施形態では、形成される高アスペクト比構造の表面積が増加するにつれて、電流密度を維持するために電流を増加させることができる。
いくつかの実施形態による異方性メッキ処理は、高アスペクト比電気メッキ構造を形成するために、全メッキ時間の１／３を使用する。異方性メッキ処理は、ＡＳＤを７ＡＳＤ（コンフォーマルメッキ処理の電流の３．５倍）に増加させるが、形成される金属構造の上部では平均して２倍になる。また、コンフォーマルメッキ処理と同じ流体流れを維持することができる。例えば、メッキ速度は、形成される構造の上部では毎分３μｍであり、構造の側壁ではメッキ速度がほぼゼロになる。構造が成長するにつれ、平均電流は半分に落ちるが、ピーク電流密度は、実施形態によれば、構造の上部で約１４ＡＳＤに維持される。例えば、ピーク電流密度は上面では物質移動限界の５０％強であり、側壁が１リットルあたり約３グラムの銅にさらされても、側壁は物質移動限界の１０％未満、または５：１のメッキ速度でメッキされる。物質移動限界のより高い分率では、より高いメッキ速度比を得ることができる。
高アスペクト比電気メッキ構造を形成するための方法の実施形態は、異なる特性を備えている高アスペクト比電気メッキ構造を形成するための上述のものに対する変形を備えている。例えば、異方性浴として構成されたメッキ浴中の銅含有量は、上述した１リットル当たり１３．５グラムとは異なることができる。同じ電流密度を使用しながら平坦トレース浴中の銅含有量を変化させることは、高アスペクト比電気メッキ構造同士の間隔を制御するために使用することができる。本明細書に記載の方法の別の実施形態は、１リットル当たり１２グラムの銅含有量を有する平坦トレース浴を使用して、８μｍ間隔で配置された高アスペクト比電気メッキ構造を形成することを備えている。本明細書に記載の方法のさらに別の実施形態は、４μｍ間隔で配置された高アスペクト比電気メッキ構造を形成するために、１リットルあたり１５グラムの銅含有量を有する平坦トレース浴を使用することを備えている。したがって、当業者であれば、本明細書に記載の方法の他のパラメータを調整することで、高アスペクト比電気メッキ構造の特性を変えることができることを理解するであろう。本明細書に記載の方法のいくつかの実施形態は、物質移動速度、メッキ浴に含まれる金属、流体速度、銅濃度、使用される添加剤、および温度などの現在のメッキ装置の条件に合わせて電流密度を調整することを備えている。
高アスペクト比電気メッキ構造を形成する方法は、薄い誘電体処理を使用することも備えている。いくつかの実施形態によれば、感光性ポリイミドが、各高アスペクト比電気メッキ構造同士の間の誘電体として使用される。液状感光性ポリイミドは、小径ビアの実現、高アスペクト比導体同士間の良好な被覆率（ｃｏｖｅｒａｇｅ）、良好なレジストレーション／マージンの実現、高信頼性材料であること、銅に近い熱膨張係数（「ＣＴＥ」）を有することなどが特徴である。液状感光性ポリイミドは、高アスペクト比電気メッキ構造同士の間のギャップを容易に埋めることができる。いくつかの実施形態では、感光性ポリイミドを使用して、０．０３０ｍｍのビアアクセスを実現している。使用可能な他の誘電体には、ＫＭＰＲおよびＳＵ－８が含まれるが、これらに限定されない。
図１１は、本明細書に記載された方法を用いて形成された、いくつかの実施形態による高アスペクト比電気メッキ構造を示す。各高アスペクト比電気メッキ構造１２０２は、電気メッキ処理がどのように進行して構造を形成するかを示す複数のグレインライン（ｇｒａｉｎ ｌｉｎｅ）１２０４を備えている。薄い誘電体１２０６は、高アスペクト比電気メッキ構造１２０２同士の間に形成され、高アスペクト比電気メッキ構造１２０２上に配置される。図１２は、本明細書に記載の方法を用いて形成された、いくつかの実施形態による高アスペクト比電気メッキ構造１３０２の斜視図である。
本明細書に記載の方法は、高密度精密コイルを形成する高アスペクト比電気メッキ構造を形成するために使用することができる。図１３ａは、一実施形態による高アスペクト比電気メッキ構造を用いて形成された高密度精密コイルを示す。コイル１４０２は、本明細書に記載されているような高アスペクト比電気メッキ構造で形成される。高密度精密コイルはまた、センターコイルビア１４０４を備えている。センターコイルビア１４０４は、本明細書で説明する製造工程中、コイル全体の電圧降下を低減する。さらに、センターコイルビア１４０４は、本明細書で説明する異方性メッキ処理中の電圧降下および電流のより良い制御を通じて、コイル内のピッチの変動をより良く制御する能力を可能にする。また、センターコイルビア１４０４は、形成された高密度精密コイルの電圧降下をよりよく制御することを可能にする。図１３ｂは、本明細書で説明した高密度精密コイルの一部としてのセンターコイルビア１４０４の断面を示している。
図１４は、一実施形態による高解像度積層導体層を備えている高アスペクト比電気メッキ構造を示す。第１導体層１５０２ａは、本明細書に記載されたものを含む技術を用いて形成された高アスペクト比電気メッキ構造１５０４を備えている。第１誘電体層１５０８は、本明細書に記載されたものを含む技術を使用して、薄い誘電体処理を用いて形成される。第１誘電体層１５０８は、第１導体層１５０２ａの高アスペクト比電気メッキ構造同士の間のすべてのスペースを満たし、高アスペクト比電気メッキ構造１５０４の上にコーティングを形成する。第１誘電体層１５０８は、当技術分野で知られている技術を用いて平坦化される。第２導体層１５０２ｂは、第１誘電体層１５０８の平坦化された表面上に形成された高アスペクト比電気メッキ構造１５０６を備えている。第２誘電体層１５１０は、第２導体層１５０２ｂの高アスペクト比電気メッキ構造１５０６同士の間のすべてのスペースを埋め、高アスペクト比電気メッキ構造１５０６の上にコーティングを形成するために、本明細書に記載されたものを含む技術を使用して薄い誘電体処理を使用して形成される。また、第２誘電体層１５１０を平坦化することもできる。高アスペクト比電気メッキ構造を備えている追加の層は、本明細書に記載の技術を使用して形成することができる。
図１５は、高解像度積層導体層を備えている実施形態による高アスペクト比電気メッキ構造を備えている高密度精密コイルを示す。第１導体層１６０２ａは、本明細書に記載されたものを含む技術を用いて形成された高アスペクト比電気メッキ構造を備えている。第１誘電体層１６０８は、本明細書に記載されたものを含む技術を使用して、薄い誘電体処理を用いて形成される。第１誘電体層１６０８は、第１導体層１６０２ａの高アスペクト比電気メッキ構造同士の間のすべてのスペースを埋めるとともに、高アスペクト比電気メッキ構造の上にコーティングを形成する。第１誘電体層１６０８は、当技術分野で知られている技術を用いて平坦化される。第２導体層１６０２ｂは、第１誘電体層１６０８の平坦化された表面の上に形成された高アスペクト比電気メッキ構造を備えている。第２誘電体層１６１０は、第２導体層１６０２ｂの高アスペクト比電気メッキ構造同士の間のすべてのスペースを埋めるとともに、高アスペクト比電気メッキ構造の上にコーティングを形成するために、本明細書に記載されたものを含む技術を使用して薄い誘電体処理を使用して形成される。また、第２誘電体層１６１０は、平坦化することができる。高アスペクト比電気メッキ構造を備えている追加の層は、本明細書に記載の技術を使用して形成することができる。
高密度精密コイルは、第１導体層１６０２ａの高アスペクト比電気メッキ構造と、第２導体層１６０２ｂの高アスペクト比電気メッキ構造との間に、第１距離１６１４を有するように形成される。様々な実施形態について、第１距離１６１４は、０．０２０ｍｍ未満である。別の実施形態では、第１距離１６１４は０．０１０ｍｍである。高密度精密コイルは、第２誘電体層１６１０の表面１６１８と、第１導体層１６０２ａの高アスペクト比電気メッキ構造との間に第２距離１６１６を有するように形成される。様々な実施形態について、第２距離１６１６は、０．０１０ｍｍ未満である。いくつかの実施形態について、第２距離１６１６は、０．００５ｍｍである。いくつかの実施形態について、第２距離１６１６は、開始ギャップから最終的な所望のギャップを引いたものを２で割ったものとすることができる。高密度精密コイルは、第１導体層１６０２ａの高アスペクト比電気メッキ構造と第１誘電体層１６２２の表面との間に第３距離１６２０を有するように形成される。様々な実施形態について、第３距離１６２０は、０．０２０ｍｍ未満である。いくつかの実施形態について、第３距離１６２０は、０．０１５ｍｍ未満である。別の実施形態では、第３距離１６２０は０．０１０ｍｍである。様々な実施形態について、第１誘電体層は、本明細書に記載されたものを含む技術を用いて、基板１６２４上に形成される。いくつかの実施形態については、基板１６２４は、ステンレス鋼層である。当業者であれば、基板１６２４は、鋼合金、青銅などの銅合金、純銅、ニッケル合金、ベリリウム銅合金、および当該技術分野で知られているものを備えている他の金属を含むが、これらに限定されない他の材料を形成することができることを理解するであろう。
本明細書に記載の高アスペクト比電気メッキ構造を用いて装置を形成することの他の利点は、高い構造強度、高い信頼性、および高い放熱能力を有する装置を備えている。高い構造強度は、装置のすべての層に金属高アスペクト比電気メッキ構造を非常に高密度に形成する能力によってもたらされる。さらに、本稿で紹介する金属高アスペクト比電気メッキ構造を形成する処理では、層から層への構造の横方向の配列が可能であり、高い構造強度を実現している。本明細書に記載されている金属高アスペクト比電気メッキ構造を形成する処理を使用して形成された装置の高い構造強度は、構造への感光性ポリイミド層などの誘電体層材料の良好な接着の結果でもある。いくつかの実施形態では、本明細書に記載の技術を用いて形成された高アスペクト比電気メッキ構造は、誘電体層の接着性を高めるために非磁性ニッケル層でコーティングされる。これによって、本明細書に記載された高アスペクト比電気メッキ構造を用いて形成された最終装置の高い構造強度をさらに高めることができる。
本明細書に記載された高アスペクト比電気メッキ構造を用いて形成された装置の信頼性は、誘電体層に感光性ポリイミドなどの高信頼性材料を使用しているためにも高く、堅牢な電気的性能が得られる。本明細書に記載されている技術を使用することで、より少ない誘電体材料で装置を形成する機能を提供し、形成された装置の全体的な厚さを減らすことができる。そのため、現在の処理技術を使用した装置よりも熱伝導性が高まり、熱放散が増加する。
図１６ａ～図１６ｃは、別の実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す。図１６ａは、サブトラクティブエッチ（ｓｕｂｔｒａｃｔｉｖｅ ｅｔｃｈ）を使用して基板１８０４上に形成されたトレース１８０２を示す。いくつかの実施形態によれば、基板１８０４上に形成された金属層がある。フォトレジスト層は、当技術分野で知られているものを含む技術を用いて、金属層の上に形成される。いくつかの実施形態では、フォトレジスト層は、液体の形態で金属層上に堆積された感光性ポリイミドである。フォトレジストは、当技術分野で知られている技術を用いてパターニングされ、現像される。次に、当技術分野で知られている技術を用いて、金属層をエッチングする。エッチング処理の後、トレース１８０２が形成される。
図１６ｂは、本明細書に記載されているようなコンフォーマルメッキ処理を使用した高アスペクト比電気メッキ構造の形成を示す図である。図１６ｃは、本明細書に記載されているようなクラウンメッキ処理を使用した高アスペクト比電気メッキ構造の形成を示す図である。様々な実施形態では、高アスペクト比電気メッキ構造は、図１６ｂを参照して説明したようなコンフォーマルメッキ処理を使用せずに形成される。代わりに、図１６ｃを参照して説明したようなクラウンメッキ処理が、図１６ａに示されているようなトレース１８０２の形成後に使用される。
図１７は、実施形態による高アスペクト比電気メッキ構造の選択的形成を示す。本明細書に記載されたものを含む技術を使用してトレース１９０２が形成されると、形成されたトレース１９０２の１つまたは複数のセクション（部分）上にフォトレジスト層１９０４が形成される。フォトレジスト層１９０４は、感光性ポリイミドとすることができ、本明細書に記載されたものを含む技術を用いて堆積および形成される。金属クラウン１９０６は、本明細書に記載のコンフォーマルメッキ処理およびクラウンメッキ処理の一方または両方を使用して、トレース１９０２上に形成される。図１８は、トレース上に選択的に形成された金属クラウン部を用いて形成された実施形態による高アスペクト比電気メッキ構造の斜視図である。いくつかの実施形態によれば、トレース上に金属クラウン部を選択的に形成することは、高アスペクト比電気メッキ構造の構造的特性を改善し、高アスペクト比電気メッキ構造の電気的性能を改善し、熱伝達特性を改善し、高アスペクト比電気メッキ構造を用いて形成される装置のカスタム寸法要件を満たすために使用される。電気的性能の向上の例としては、高アスペクト比電気メッキ構造のキャパシタンス、インダクタンス、抵抗特性などが挙げられるが、これらに限定されるものではない。さらに、トレース上に金属クラウン部を選択的に形成することで、高アスペクト比電気メッキ構造を用いて形成された回路の機械的または電気的特性を調整することができる。
図１９は、本明細書に記載されているような選択的形成を用いて形成された、実施形態による高アスペクト比電気メッキ構造を備えているハードドライブディスクサスペンションフレクシャ（ｈａｒｄ ｄｒｉｖｅ ｄｉｓｋ ｓｕｓｐｅｎｓｉｏｎ ｆｌｅｘｕｒｅ）２１０２を示す。図２０は、線Ａ－Ａに沿って取った、図１９に示されたハードディスクドライブサスペンションフレクシャの断面図である。ハードドライブディスクサスペンションフレクシャ２１０２の断面は、高アスペクト比電気メッキ構造２１０４およびトレース２１０６を備えている。高アスペクト比電気メッキ構造２１０４は、本明細書に記載されるような選択的形成技術を用いて形成される。高アスペクト比電気メッキ構造２１０４を形成して、フレクシャの所定領域に導体として使用することで、直流抵抗の低減を実現することができる。これによって、直流抵抗の設計要件を満たしつつ、フレクシャの必要な箇所に微細なラインやスペースを設けることができ、フレクシャの電気的性能を向上させることができる。
図２１ａ，図２１ｂは、コンフォーマルメッキ処理中にフォトレジストを使用して、実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す。図２１ａは、本明細書に記載されたものを含む技術を使用して、基板２３０４上に形成されたトレース２３０２を示す。図２１ｂは、本明細書に記載されているようなメッキ処理を使用して、高アスペクト比電気メッキ構造を形成する様子を示す。フォトレジスト部２３０６は、本明細書で説明したものを備えている堆積およびパターニング技術を使用して、基板２３０４上に形成される。フォトレジスト部２３０６が形成されると、トレース２３０２上に金属部２３０８を形成するために、コンフォーマルメッキ処理およびクラウンメッキ処理の一方または両方が実行される。フォトレジスト部２３０６は、高アスペクト比電気メッキ構造同士の間隔をより明確にするために使用することができる。
図２２は、様々な実施形態による、初期金属層を形成する処理、標準／コンフォーマルメッキ処理、およびクラウンメッキ処理に使用される例示的な化学物質を示す。
図２３は、集積同調コンデンサ（ｉｎｔｅｇｒａｔｅｄ ｔｕｎｉｎｇ ｃａｐａｃｉｔｏｒ）を備えた実施形態に従って、高アスペクト比電気メッキ構造２５０４から形成された誘導結合コイル２５０２の上面２５０１の斜視図である。誘導結合コイルを形成するために高アスペクト比電気メッキ構造を使用することで、コイルを形成するために現在の技術を使用する誘導結合コイルと比較して、誘導結合コイルのフットプリントを低減することができる。これによって、誘導結合コイル２５０２は、スペースが限られたアプリケーションで使用することができる。さらに、誘導結合コイルに集積されたコンデンサを使用することで、表面実装技術（「ＳＭＴ」）コンデンサなどのディスクリートコンデンサを収容するための余分なスペース要件が不要になるため、誘導結合コイルのフットプリントがさらに減少する。
図２４は、図２３に示された誘導結合コイル２５０２の実施形態の裏面２６０４の斜視図を示す。図２５は、無線周波数識別（「ＲＦＩＤ」）チップ２７０４に結合された実施形態による誘導結合コイル２５０２の上面の斜視図を示す。
図２６ａ～図２６ｊは、実施形態による高アスペクト比電気メッキ構造２５０４から形成される誘導結合コイル２５０２を形成する方法を示す。様々な実施形態によれば、誘導結合コイルは、集積同調コンデンサを備えている。図２６ａは、当技術分野で既知のものを含む技術を用いて形成された基板２８０２を示す。いくつかの実施形態では、基板２８０２は、ステンレス鋼で形成される。基板に使用できる他の材料には、鋼合金、銅、銅合金、アルミニウムが含まれたり、プラズマ蒸着、化学蒸着、および無電解化学蒸着を含む技術を使用して金属化することができる非導体材料が含まれたりするが、これらに限定されない。シャドウマスク２８０４は、基板２８０２の上に形成される。シャドウマスク２８０４は、いくつかの実施形態によれば、高Ｋ誘電体である。使用することができる高Ｋ誘電体の例としては、二酸化チタン（ＴｉＯ２）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（ＴａＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、ポリイミド、ＳＵ－８、ＫＭＰＲ、および他の高誘電率誘電体材料が挙げられるが、これらに限定されない。いくつかの実施形態によると、シャドウマスク２８０４は、当技術分野で知られているものを含む技術を使用してスパッタ処理を用いて形成される。いくつかの実施形態について、シャドウマスク２８０４は、５００から１０００オングストロームを含む範囲の厚さを有するように形成される。他の実施形態については、シャドウマスク２８０４は、高誘電率（ｈｉｇｈ－ｐｅｒｍｉｔｔｉｖｉｔｙ）インクのスクリーン印刷を用いて形成される。高誘電率インクの例としては、二酸化チタン（ＴｉＯ２）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（ＴａＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、ポリイミド、および他の高誘電率誘電材料のうちの１つまたは複数から作られた粒子をロードしたエポキシを備えているインクがある。さらに他の実施形態では、シャドウマスク２８０４は、高Ｋフィラーをドープした光画像化可能な誘電体のスロットダイ（ｓｌｏｔ ｄｉｅ）アプリケーションを使用して形成される。高Ｋフィラーの例としては、二酸化ジルコニウム（ＺｒＯ２）が挙げられる。
図２６ｂは、シャドウマスク２８０４の上に形成された金属コンデンサプレート２８０６を示す。金属コンデンサプレート２８０６および基板２８０２は、集積コンデンサの２つのコンデンサプレートを形成する。シャドウマスク２８０４の厚さを利用して、集積コンデンサの実効容量（ｅｆｆｅｃｔｉｖｅ ｃａｐａｃｉｔａｎｃｅ）を設定することができる。さらに、シャドウマスク２８０４を形成するために使用される高Ｋ誘電体の純度は、集積コンデンサの実効容量を設定するために使用することができる。また、金属コンデンサプレート２８０６の表面積も、集積コンデンサの実効容量を設定するために使用することができる。
図２６ｃは、シャドウマスク２８０４と、金属コンデンサプレート２８０６と、基板２８０２の少なくとも一部との上に形成されたベース誘電体層２８０８を示す。いくつかの実施形態によると、ベース誘電体層２８０８は、当技術分野で知られているものを含む技術を使用して、誘電体材料を堆積させ、誘電体材料をパターニングし、誘電体材料を硬化させることで形成される。使用可能な誘電体材料の例としては、ポリイミド、ＳＵ－８、ＫＭＰＲが挙げられたり、ＩＢＭ（登録商標）から販売されているようなハードベークド（ｈａｒｄ ｂａｋｅｄ）フォトレジストが挙げられたりするが、これらに限定されない。ベース誘電体層２８０８は、パターニングまたはエッチングしてビア（ｖｉａ）を形成してもよい。例えば、ジャンパビア（ｊｕｍｐｅｒ ｖｉａ）２８１２とシャントコンデンサビア２８１０がベース誘電体層２８０８に形成される。シャントコンデンサビア２８１０は、集積コンデンサを、形成される回路の残りの部分に相互接続するために形成される。同様に、ジャンパビア２８１２は、形成されるべき回路要素を基板２８０２に相互接続するために使用される。
図２６ｄは、本明細書に記載されたものを含む技術を使用してコイルを形成するために、高アスペクト比電気メッキ構造を使用して、ベース誘電体層２８０８上に形成されたコイル２８１４を示す。いくつかの実施形態では、コイル２８１４は、単層コイルである。コイル２８１４は、シャントコンデンサビア２８１０の１つと、集積コンデンサの金属コンデンサプレート２８０６に電気的接触しているジャンパビア２８１２の１つとに接続するセンターコネクト部２８１６を備えている。また、コイル２８１４は、コイル２８１４を、集積コンデンサの下部プレートとして構成された基板２８０２に電気的接触しているシャントコンデンサビア２８１０の他方に接続するコンデンサ接続部２８１８を備えている。様々な実施形態によると、端子パッド２８２０は、本明細書に記載されたものを含む技術を使用して、高アスペクト比電気メッキ構造で形成される。端子パッド２８２０は、コイル２８１４を形成するために使用される同じ処理中に形成することができる。
図２６ｅは、誘導結合コイルのコイル側を包囲するために、コイル２８１４の上、端子パッド２８２０の上、およびベース誘電体層２８０８の上に形成されたカバーコート２８２２を示す。カバーコート２８２２は、当技術分野で知られているものを含む蒸着、エッチング、およびパターニングの工程を用いて形成される。カバーコート２８２２は、例えば、ポリイミド半田マスク、ＳＵ－８、ＫＭＰＲ、またはエポキシから形成することができる。
図２６ｆは、実施形態に従って形成される誘導結合コイルの裏面を示す。少なくとも第１半田パッド２８２４および第２半田パッド２８２６が、コイル２８１４からの基板２８０２の反対側の側面として形成される。いくつかの実施形態によると、第１半田パッド２８２４および第２半田パッド２８２６は、当技術分野で知られているものを備えている蒸着およびパターニング技術を用いて金で形成される。第１半田パッド２８２４および第２半田パッド２８２６は、ＲＦＩＤチップなどの集積回路チップを基板２８０２に取り付けるための電気接点を提供するように形成される。
図２６ｇは、実施形態に従って形成される誘導結合コイルの裏面に形成される裏面誘電体層２８２８を示す。誘導結合コイルを形成する方法は、任意に、基板２８０２上に裏面誘電体層２８２８を形成することを備えていてもよい。裏面誘電体層２８２８は、ベース誘電体層２８０８を形成する技術と同様の技術を用いて形成される。いくつかの実施形態によれば、裏面誘電体層２８２８は、基板２８０２と、取り付けられた集積回路チップとの間の短絡を防止するようにパターン化される。様々な実施形態による裏面誘電体層２８２８は、後続の工程でジャンパ経路（ｊｕｍｐｅｒ ｐａｔｈ）を形成するために基板２８０２をエッチングするためのジャンパパターン２８３０を提供するようにパターン化される。裏面誘電体の他のパターンは、基板２８０２の他の部分をエッチングするためにも形成することができる。
図２６ｈは、最終的な形状へと形成された、実施形態による誘導結合コイル２８３４を示す。裏面誘電体層２８２８によって覆われていない基板２８０２の部分は、エッチングされる。エッチングされたこのような部分は、ジャンパ経路２８３２を形成するためのジャンパパターン２８３０を備えている。エッチングは、当技術分野で知られているものを含む技術を用いて行われる。当業者であれば、基板２８０２の他の部分をエッチングして、ジャンパ経路２８３２と同様の他の導電経路を形成することができることを理解するであろう。図２６ｉは、ジャンパ経路２８３２を備えている、一実施形態による誘導結合コイル２８３４のコイル側を示す。
図２６ｊは、誘導コイルの裏側に取り付けられた集積チップ２８３６を備えている、一実施形態による誘導結合コイル２８３４のコイル側を示す図である。誘導結合コイル２８３４を形成する方法は、当技術分野で知られているものを含む技術を使用して、ＲＦＩＤチップなどの集積チップ２８３６を誘導結合コイル２８３４に取り付ける工程を任意に備えていることができる。このような集積チップ２８３６は、導電性エポキシ、半田、および電気的接続に使用される他の材料を含むがこれらに限定されない接着剤を使用して取り付けられる。
高アスペクト比電気メッキ構造を備えている装置にコンデンサを集積することで、高アスペクト比電気メッキ構造を使用することで実現される小さなフットプリント要件の利点を利用することができる。誘導結合コイルの他の実施形態には、複数の集積コンデンサを有する誘導結合コイルが含まれる。集積コンデンサは、当技術分野で知られているように、並列または直列に接続することができる。高アスペクト比電気メッキ構造を備えている他の装置であって、集積コンデンサを備えている可能性もあるものには、降圧トランス、信号調整装置、同調装置、および１つまたは複数のインダクタと１つまたは複数のコンデンサとを備えているであろう他の装置があるが、これらに限定されない。
本明細書に記載された実施形態による高アスペクト比電気メッキ構造は、性能を最適化し、小さなフットプリントを達成するために、装置を形成するため、または装置の一部を形成するために使用することができる。そのような装置には、電力変換器（例えば、降圧トランス、分圧器、ＡＣトランス）、アクチュエータ（例えば、リニア、ＶＣＭ）、アンテナ（例えば、ＲＦＩＤ、バッテリ充電用のワイヤレス給電、セキュリティチップなど）、ワイヤレスパッシブコイル、充電機能付き携帯電話医療機器用バッテリ、近接センサ、圧力センサ、非接触コネクタ、マイクロモータ、マイクロフルイディクス、パッケージ上の冷却放熱器、エアコアの静電容量インダクタンスを持つ細長いフレキシブル回路（カテーテル用など）、デジタイズされた音響波トランスデューサ、触覚バイブレータ、インプラント用機器（ペースメーカ、刺激装置、骨成長装置など）、処置（食道、大腸内視鏡など）のための磁気共鳴画像化（「ＭＲＩ」）装置、その他の触覚（衣類、手袋など）、検出／フィルターリリースのための表面コーティング、セキュリティシステム、高エネルギー密度バッテリ、誘導加熱装置（小さな局所領域用）、チャネルパルスによる流体／薬物の分散および投与のための磁場、追跡および情報装置（例えば農業、食品、貴重品など）、クレジットカードのセキュリティ、サウンドシステム（スピーカーコイル、もしくはヘッドフォンやイヤフォンの充電機構など）、熱転写、機械的熱的導電性シール、エネルギーハーベスタ、（面ファスナのような）インターロック形状などがある。また、高アスペクト比電気メッキ構造は、高帯域で低インピーダンスの相互接続を形成するために使用できる。高アスペクト比電気メッキ構造を相互接続に使用することで、電気的特性（抵抗、インダクタンス、キャパシタンスなど）の向上、熱伝導特性の向上、寸法要件のカスタマイズ（厚さ制御）などが可能になる。本明細書に記載されている高アスペクト比電気メッキ構造を備えている相互接続は、所定周波数範囲に対する１つまたは複数の回路の帯域幅を調整するために使用することができる。また、高アスペクト比電気メッキ構造を備えている他の相互接続アプリケーションは、様々な電流（例えば信号と電力）の１つまたは複数の回路を集積することができる。高アスペクト比電気メッキ構造を使用することで、異なる断面を持つ回路や、より多くの電流を流すことができる回路を近接して製造することができ、全体のパッケージサイズを小さくすることができる。また、高アスペクト比電気メッキ構造は、機械的な目的のために相互接続に使用することもできる。例えば、回路の一部の領域を他の領域よりも突出させて、機械的なストップ、ベアリング、電気的なコンタクトゾーンとして機能させたり、剛性を高めたりすることが望ましい場合がある。
図２７は、実施形態による高アスペクト比電気メッキ構造を備えているハードディスクドライブ用サスペンションのためのフレクシャの平面図である。フレクシャ２９００は、遠位部２９０１、ジンバル部２９０２、中間部２９０４、ギャップ部２９０６、および近位部２９０８を備えている。回転するディスク媒体上に遠位部２９０１が延びるように、近位部２９０８は、ベースプレートに取り付けられるように構成されている。いくつかの実施形態によれば、ジンバル部２９０２は、圧電モータなどの１つまたは複数のモータと、ディスク媒体に対する読取りまたは書込みのためのヘッドスライダや熱アシスト磁気記録（「ＨＡＭＲ」）／温度アシスト磁気記録（「ＴＡＭＲ」）またはマイクロ波アシスト磁気記録（「ＭＡＭＲ」）のための構成要素などの１つまたは複数の電気構成要素とを備えているように構成される。１つまたは複数のモータおよび１つまたは複数の電気部品は、フレクシャ２９００の遠位部２９０１から中間部２９０４を通ってギャップ部２９０６を超えて、近位部２９０８を超えて延びるフレクシャの導体層に形成された１つまたは複数のトレースを介して、他の回路に電気的接続される。ギャップ部２９０６は、ステンレス鋼層などの基材層が部分的または完全に除去されたフレクシャの部分である。したがって、フレクシャの導体層の１つまたは複数のトレースは、支持体なしでギャップ部２９０６を超えて延びる。当業者であれば、フレクシャがフレクシャに沿った任意の位置に１つまたは複数のギャップ部２９０６を有してもよいことを理解するであろう。
図２８は、図２７に示されているように、線Ａに沿って取られたギャップ部でのフレクシャのギャップ部の断面を示している。ギャップ部２９０６は、誘電体層３００４の上に配置されたトレース３００２を備えている。ポリイミド層などの誘電体層は、ステンレス鋼層などの基板３００６の上に配置されている。基板３００６および誘電体層３００４は、トレース３００２が空隙（ｖｏｉｄ）３００８上に延びるように、空隙３００８を規定する。トレース３００２は、高アスペクト比構造を形成するための金属クラウン部を備えている。金属クラウン部は、本明細書に記載の技術を用いて、トレース３００２上に選択的に形成される。金属クラウン部は、空隙３００８の領域で相互接続を伴って電気的結合するために使用される場合、空隙３００８を跨ぐための追加の強度を提供するべくトレース３００２上に形成される。
図２９は、実施形態による質量構造（ｍａｓｓ ｓｔｒｕｃｔｕｒｅ）３１０２を有するジンバル部２９０２を示す。質量構造３１０２は、本明細書に記載の技術を用いて高アスペクト比電気メッキ構造を用いて形成される。いくつかの実施形態では、質量構造３１０２は、ジンバル部２９０２の共振を調整するための重りとして使用される。したがって、質量構造３１０２の形状、サイズ、および位置を決定して、ジンバル部２９０２の共振を調整し、ハードドライブサスペンションの性能を高めることができる。高アスペクト比構造を形成するために使用される本明細書に記載の処理は、共振を微調整できるように高アスペクト比構造のサイズを維持するために使用することができる。さらに、この処理は、現在のリソグラフィ処理の能力を超える寸法で高アスペクト比構造を形成することが可能であり、形成される最終構造をより細かく制御することができる。
質量構造３１０２は、メカニカルストップとして使用するように構成することもできる。例えば、１つまたは複数のメカニカルストップを任意の形状に形成して、バックストップとして機能させ、かつ／またはジンバル部２９０２またはフレクシャの他の部分への構成要素の取り付けを整える（ａｌｉｇｎ）ために使用することができる。
図３０は、図２７に示されているように線Ｂに沿って取られた、実施形態による高アスペクト比電気メッキ構造を備えているフレクシャの中間部（近位部）の断面を示す。中間部２９０４は、誘電体層３００４の上に配置されたトレース３００２ａ，３００２ｂ，３００２ｃ，３００２ｄを備える導体層を備えている。誘電体層３００４は、基板３００６の上に配置されている。カバー層３００１は、導体層および誘電体層の上に配置される。導体層は、従来のトレース３００２ａ，３００２ｂと、本明細書に記載の技術を用いて高アスペクト比電気メッキ構造を形成するために金属クラウン部３２０２ａ，３２０２ｂを備えているトレースのうちの少なくとも一部で形成されたトレース３００２ｃ，３００２ｄとを備えている。トレース３００２ａ，３００２ｂ，３００２ｃ，３００２ｄの１つまたは複数の部分を、金属クラウン部３２０２ａ，３２０２ｂを備えているように形成して、各トレースのインピーダンスを調整することができる。例えば、トレースの抵抗は、所望の性能特性を満たすために必要に応じて調整することができる。別の例は、金属クラウン部を使用して、隣接するトレース３００２ａ，３００２ｂ，３００２ｃ，３００２ｄ同士間の距離を縮めることで、インピーダンスを調整することができる。
図３１は、図２７に示されるように線Ｃに沿って取られた、実施形態による高アスペクト比構造を備えているフレクシャの近位部の断面を示す。フレクシャの近位部は、誘電体層３００４上に配置された少なくともトレース３００２を備えている導体層を備えている。誘電体層３００４は、基板３００６上に配置されている。さらに、本明細書に記載の技術を用いて高アスペクト比電気メッキ構造を形成するために金属クラウン部を備えているように形成された上に、カバー層３００１が配置されている。トレース３００２は、高アスペクト比構造として構成され、トレースのインピーダンスを終端コネクタと整合させ、トレース３００２とコネクタとを電気的結合する接合部に強度を与える。図３２は、一実施形態による高アスペクト比構造を備えているフレクシャの近位部２９０８の平面図である。フレクシャでの使用を参照して説明した高アスペクト比構造の使用は、他の回路基板技術にも適用可能であり、例えば、マイクロ回路および無線周波数（「ＲＦ」）回路での使用にも適用可能である。
図３３は、実施形態による高アスペクト比電気メッキ構造を形成するための処理を示す。図示されているように、銅層３３１８が基板として使用される。しかし、他の導電性材料を基板として使用することができる。３３０１では、誘電体層３３２０は、本明細書に記載されているような銅層３３１８上に配置され、マーキングおよびパンチングされる。誘電体層３３２０は、光画像化可能または非光画像化可能な材料、ポリマー、セラミック、および他の絶縁材料を備えているがこれらに限定されない材料を用いて形成することができる。銅層３３１８は、いくつかの実施形態については、本明細書に記載されているような銅合金層である。いくつかの実施形態について、１つまたは複数の貫通孔またはビア３３２２は、銅層３３１８を露出させるために、誘電体層にマークされ、打ち抜かれる。いくつかの実施形態によれば、誘電体層３３２０は、光画像化可能な誘電体材料であり、１つまたは複数の貫通孔またはビア３３２２は、本明細書に記載されているものを備えているパターニングおよび現像技術を使用して作成される。他の実施形態には、１つまたは複数の貫通孔またはビア３３２２を作成するために、誘電体層３３２０をレーザー、ドリル、またはエッチングすることを使用することが含まれる。いくつかの実施形態では、銅合金層は、１５μｍ～４０μｍを備えている範囲の厚さを有する。３３０２において、トレース３３２４または他の導電性特徴（ｃｏｎｄｕｃｔｉｖｅ ｆｅａｔｕｒｅ）は、銅層３３１８とは反対側の誘電体層の側で、誘電体層３３２０上に配置される。いくつかの実施形態では、本明細書に記載されたものを含む技術を用いて、シード層（種層）をスパッタリングして誘電体層３３２０上にパターンを形成する。他の実施形態は、シード層を形成するために無電解メッキを使用することを備えている。本明細書に記載されたものを含む技術を使用して、１つまたは複数のトレース３３２４および導電性特徴を所望の厚さに形成するために、本明細書に記載されたものを備えているメッキ処理が使用される。
３３０４において、本明細書に記載されているものなどのコンフォーマルメッキ処理は、本明細書に記載されているものなどの技術を使用して、銅層３３１８とは反対側の誘電体層３３２０の側で、１つまたは複数のトレースおよび導電性特徴の厚さを増加させるか、または形状をさらに強化させるべく、１つまたは複数のトレースおよび導電性特徴を構築するために使用される。いくつかの実施形態では、３３０４において、銅層３３１８とは反対側の誘電体層３３２０の側でコンフォーマルメッキ処理に加えて、本明細書に記載されたものなどのクラウンメッキ処理が使用される。いくつかの実施形態では、コンフォーマルメッキ処理の代わりにクラウンメッキ処理が使用される。
３３０６において、カバーコートなどの誘電体層３３２６が、本明細書に記載されているものを含む技術を使用して、銅層３３１８とは反対側の誘電体層の側で、１つまたは複数のトレース３３２４および導電性特徴上に配置される。いくつかの実施形態では、カバーコートは含まれない。例えば、形成された１つまたは複数のトレース３３２４および導電性特徴は、金層でメッキされ得る。３３０８では、本明細書に記載されたものを含む技術を用いて、銅層３３１８をエッチングしてパターンを形成する。いくつかの実施形態では、銅層３３１８は、１つまたは複数のトレース３３２８および／または１つまたは複数の導電性特徴を形成するためにエッチングされる。
３３１０において、本明細書に記載されているものなどのコンフォーマルメッキ処理は、本明細書に記載されているものなどの技術を使用して、銅層３３１８に形成された１つまたは複数のトレース３３２８および導電性特徴の厚さを増加させるか、または形状をさらに強化するために、１つまたは複数のトレース３３２８および導電性特徴を構築するために使用される。いくつかの実施形態では、３３１０において、銅層３３１８上のコンフォーマルメッキ処理に加えて、本明細書に記載のものなどのクラウンメッキ処理が使用される。いくつかの実施形態では、コンフォーマルメッキ処理の代わりにクラウンメッキ処理が使用される。
３３１２において、カバーコートなどの誘電体層３３３０が、本明細書に記載されたものを含む技術を使用して、１つまたは複数のトレース３３２８および銅層３３１８から形成された導電性特徴上に配置される。いくつかの実施形態では、カバーコートは含まれない。例えば、形成された１つまたは複数のトレース３３２８および導電性特徴は、金層でメッキされ得る。いくつかの実施形態について、この処理は、単一の基板上で複数の回路または装置を製造するために使用される。３３１６において、そのような実施形態のために、回路または装置は単数化され、任意に、当技術分野で知られているものを含む技術を使用してパッケージ化されてもよい。いくつかの実施形態では、回路および／または装置は、レーザーアブレーション、フラクチャリング、カッティング、エッチングなどを備えているがこれらに限定されない技術を使用して単数化される。いくつかの実施形態について、本明細書に記載のカバーコートは、本明細書に記載のパターニング技術を用いてパターニングされ得る。例えば、カバーコートは、ブランケット層で塗布される。いくつかの実施形態によれば、カバーコートは、光画像化可能な誘電体材料を塗布するために、スロットダイコートを用いて塗布される。ローラーコート、スプレーコート、ドライフィルムラミネーション、または光画像化可能または非光画像化可能な材料を適用するための他の既知の方法などの他の技術が使用され得る。材料が非光画像化可能な場合には、他の方法を使用してパターン化することができる（例えば、レーザーまたはエッチング）。いくつかの実施形態では、一方または両方の誘電体層／カバーコートが、例えば他の構造または基板への取り付けを助けるために、表面仕上げを有するように形成され得る。いくつかの実施形態では、表面仕上げは、誘電体層／カバーコートをテクスチャリングまたはパターニングすることで、誘電体層／カバーコート上に形成される。
３３１４では、いくつかの実施形態について、金層でメッキされたニッケル端子などの端子パッド３３３２が、無電解メッキを使用して銅層（基板）３３１８上に形成され、半田を備えることができる。いくつかの実施形態によれば、上面および／または下面に配置された露出した銅層に形成された表面仕上げは、ニッケル、金、または他の業界標準の表面仕上げの無電解または電解メッキを使用してメッキされる。また、これらの部分には、半田を塗布することができる。
図３４は、いくつかの実施形態による高アスペクト比電気メッキ構造を形成するために使用される、図３３を参照して説明したタイプと同様のより詳細な処理を示す。
図３５は、本明細書に記載の処理を使用して製造されたコイルを示す。コイル３５０１は、コイル３５０１を形成するために電気的結合された複数のコイル部、例えば３つ以上のコイル部を備えている。図３５に例示されているようないくつかの実施形態では、外方コイル部３５０４のターン数は、２つの外方コイル部３５０４の間の内方コイル部３５０２と同じである。いくつかの実施形態では、内方コイル部３５０２は、外方コイル部３５０４よりも多くのターンを備えている。他の実施形態は、複数のコイル部のサブセットが電気的結合された複数のコイル部を備えており、例えば、図３５を参照すると、複数のコイル部のうちの２つが電気的結合され、残りのコイル部は他の２つのコイル部に電気的結合されていない。このように、任意の数のコイル部が他のコイル部のいずれかに電気的結合された任意の数のコイル部の任意の組み合わせを備えていることができる。
本明細書に記載の技術を用いて製造されたトレースおよび導電性特徴のいずれか１つまたは複数を備えている複数層は、各層を積層することで形成することができ、各層間の接続は、導電性接着剤などの導電性材料で充填された層を通るビア（ｖｉａ）を用いて行うことができる。
いくつかの実施形態によれば、本明細書に記載された処理は、例えば、抵抗温度検出器（ＲＴＤ）、歪みゲージ、および他のセンサなどの他の回路部品と一緒に組み込まれたコイルを形成するために使用される。
いくつかの実施形態によれば、本明細書に記載されたプロセスは、機械的構造および電気機械的構造のいずれかの１つまたは複数を形成するために使用される。
これらの実施形態に関連して説明したが、当業者であれば、本発明の精神および範囲から逸脱することなく、形態および詳細に変更を加えることができることを認識するであろう。

Claims (20)

  1. 少なくとも第１トレースセットを備えるようにエッチングまたはメッキされた導電性基板であって、装置のギャップ部に配置されるように構成されている前記導電性基板と、
    前記導電性基板上に配置された誘電体層であって、第１面および第２面を有する前記誘電体層と、
    前記誘電体層の前記第１面上に配置された少なくとも第２トレースセットと、
    前記誘電体層の前記第１面上に配置された第１セット電気メッキ構造を形成するべく、前記第２トレースセットの各トレースの少なくとも一部上に形成された第１金属クラウン部と、および
    前記第１セット電気メッキ構造とは反対側の前記誘電体層の前記第２面上に配置された第２セット電気メッキ構造を形成するべく、前記第１トレースセットの各トレースの少なくとも一部上に形成された第２金属クラウン部と
    を備えている、装置であって、
    前記導電性基板および前記誘電体層は、前記第１金属クラウン部または前記第２金属クラウン部が空隙上に延びるように、前記空隙を規定している、
    装置。
  2. 前記装置はさらに、前記第１セット電気メッキ構造上に配置されている第２誘電体層を備えている、
    請求項１に記載の装置。
  3. 前記装置はさらに、前記第２セット電気メッキ構造上に配置されている第３誘電体層を備えている、
    請求項１に記載の装置。
  4. 前記誘電体層は、前記第１セット電気メッキ構造のうちの少なくとも１つの電気メッキ構造と、前記第２セット電気メッキ構造のうちの少なくとも１つの電気メッキ構造とを電気的結合するビアを備えている、
    請求項１に記載の装置。
  5. 前記第１セット電気メッキ構造と前記第２セット電気メッキ構造とは、誘導結合コイルを形成するように構成されている、
    請求項１に記載の装置。
  6. 前記装置は２つの外方コイル部と、前記２つの外方コイル部の間の内方コイル部とを有するコイルを形成するように構成されている、
    請求項１に記載の装置。
  7. 前記装置はさらに、前記第１セット電気メッキ構造のうちの少なくとも１つの電気メッキ構造に結合された第１端子パッドを備える、
    請求項１に記載の装置。
  8. 前記第１端子パッドは、金層でメッキされたニッケル端子である、
    請求項７に記載の装置。
  9. 前記第１セット電気メッキ構造のうちの少なくとも一部は、クラウンメッキ処理を用いて形成されている、
    請求項１に記載の装置。
  10. 前記第２セット電気メッキ構造は、前記導電性基板をエッチングすることで形成される、
    請求項１に記載の装置。
  11. 前記第１金属クラウン部は、クラウンメッキ処理を用いて形成される、
    請求項１に記載の装置。
  12. 複数の第１トレースを備えるようにエッチングまたはメッキされた導電性基板であって、ギャップ部に配置されるように構成されている前記導電性基板と、
    前記導電性基板上に配置された誘電体層であって、第１面および第２面を有する前記誘電体層と、
    前記誘電体層の前記第１面上に配置された複数の第２トレースと、
    前記誘電体層の前記第１面上に配置された第１セット電気メッキ構造を形成するべく、複数の前記第２トレースの各トレースの少なくとも一部上に形成された第１金属クラウン部と、および
    前記第１セット電気メッキ構造とは反対側の前記誘電体層の前記第２面上に配置された第２セット電気メッキ構造を形成するべく、複数の前記第１トレースの各トレースの少なくとも一部上に形成された第２金属クラウン部と
    を備えている、コイルであって、
    前記導電性基板および前記誘電体層は、前記第１金属クラウン部または前記第２金属クラウン部が空隙上に延びるように、前記空隙を規定している、
    コイル。
  13. 前記誘電体層は、
    前記第１セット電気メッキ構造のうちの少なくとも１つの電気メッキ構造と、前記第２セット電気メッキ構造のうちの少なくとも１つの電気メッキ構造とを電気的結合するビアを備えている、
    請求項１２に記載のコイル。
  14. 前記第１セット電気メッキ構造および前記第２セット電気メッキ構造は、前記コイルの第１コイル部のためのものである、
    請求項１２に記載のコイル。
  15. 前記コイルはさらに、前記コイルの第２コイル部のための第３セット電気メッキ構造および第４セット電気メッキ構造を備えている、
    請求項１４に記載のコイル。
  16. 前記コイルはさらに、前記コイルの第３コイル部のための第５セット電気メッキ構造および第６セット電気メッキ構造を備えている、
    請求項１５に記載のコイル。
  17. 前記第１コイル部は、前記第２コイル部および前記第３コイル部に電気的結合されている、
    請求項１６に記載のコイル。
  18. 前記第２コイル部は、前記第３コイル部に電気的結合されている、
    請求項１６に記載のコイル。
  19. 前記第２セット電気メッキ構造は、前記導電性基板をエッチングすることで形成される、
    請求項１２に記載のコイル。
  20. 前記第２セット電気メッキ構造のうちの少なくとも一部は、クラウンメッキ処理を用いて形成される、
    請求項１９に記載のコイル。
JP2021529402A 2018-11-26 2019-11-23 電気メッキ構造 Active JP7494177B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862771442P 2018-11-26 2018-11-26
US62/771,442 2018-11-26
US16/693,169 US11387033B2 (en) 2016-11-18 2019-11-22 High-aspect ratio electroplated structures and anisotropic electroplating processes
US16/693,169 2019-11-22
PCT/US2019/062885 WO2020112570A1 (en) 2018-11-26 2019-11-23 High-aspect ratio electroplated structures and anisotropic electroplating processes

Publications (3)

Publication Number Publication Date
JP2022507980A JP2022507980A (ja) 2022-01-18
JPWO2020112570A5 JPWO2020112570A5 (ja) 2022-11-30
JP7494177B2 true JP7494177B2 (ja) 2024-06-03

Family

ID=70852681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021529402A Active JP7494177B2 (ja) 2018-11-26 2019-11-23 電気メッキ構造

Country Status (6)

Country Link
JP (1) JP7494177B2 (ja)
KR (1) KR20210096185A (ja)
CN (1) CN113396246A (ja)
PH (1) PH12021551216A1 (ja)
TW (1) TW202033835A (ja)
WO (1) WO2020112570A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236158A (ja) 2004-02-23 2005-09-02 Murata Mfg Co Ltd 積層コイル部品、及び積層コイル部品の製造方法、並びに積層コイル部品の実装構造
JP2012221518A (ja) 2011-04-05 2012-11-12 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、およびハードディスクドライブ
JP2015228477A (ja) 2014-06-02 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ電子部品及びその実装基板
JP2016072615A (ja) 2014-09-22 2016-05-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層シードパターンインダクタ、その製造方法及びその実装基板
US20180142370A1 (en) 2016-11-18 2018-05-24 Hutchinson Technology Incorporated High Aspect Ratio Electroplated Structures And Anisotropic Electroplating Processes
WO2018097112A1 (ja) 2016-11-28 2018-05-31 株式会社村田製作所 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP2018113434A (ja) 2017-01-06 2018-07-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． インダクター及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7527713B2 (en) * 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing
US8513124B1 (en) * 2008-03-06 2013-08-20 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on semi-noble metal coated wafers
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI488198B (zh) * 2013-08-02 2015-06-11 Cyntec Co Ltd 多層線圈之製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236158A (ja) 2004-02-23 2005-09-02 Murata Mfg Co Ltd 積層コイル部品、及び積層コイル部品の製造方法、並びに積層コイル部品の実装構造
JP2012221518A (ja) 2011-04-05 2012-11-12 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、およびハードディスクドライブ
JP2015228477A (ja) 2014-06-02 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ電子部品及びその実装基板
JP2016072615A (ja) 2014-09-22 2016-05-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層シードパターンインダクタ、その製造方法及びその実装基板
US20180142370A1 (en) 2016-11-18 2018-05-24 Hutchinson Technology Incorporated High Aspect Ratio Electroplated Structures And Anisotropic Electroplating Processes
WO2018097112A1 (ja) 2016-11-28 2018-05-31 株式会社村田製作所 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP2018113434A (ja) 2017-01-06 2018-07-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． インダクター及びその製造方法

Also Published As

Publication number Publication date
CN113396246A (zh) 2021-09-14
KR20210096185A (ko) 2021-08-04
TW202033835A (zh) 2020-09-16
JP2022507980A (ja) 2022-01-18
WO2020112570A1 (en) 2020-06-04
PH12021551216A1 (en) 2021-11-08

Similar Documents

Publication Publication Date Title
US20200232112A1 (en) High aspect ratio electroplated structures and anisotropic electroplating processes
US11521785B2 (en) High density coil design and process
TWI226812B (en) Capacitor, circuit board with built-in capacitor and method for producing the same
US20220351893A1 (en) High-Aspect Ratio Electroplated Structures And Anisotropic Electroplating Processes
US6280640B1 (en) Process for manufacturing a chip carrier substrate
CN109300664B (zh) 电感器
US10998125B2 (en) Coil component
US20180174736A1 (en) Inductor and manufacturing method of inductor
WO2020005435A1 (en) Integrated magnetic core inductors on glass core substrates
JP7494177B2 (ja) 電気メッキ構造
US20240170208A1 (en) High-Aspect Ratio Electroplated Structures And Anisotropic Electroplating Processes
CN113330524A (zh) 高密度线圈设计和工艺
US11145457B2 (en) Coil component and method for manufacturing the same
US11749455B2 (en) Methods of fabricating ultra-miniature laminated magnetic cores and devices
CN116666062A (zh) 叠层磁芯片上电感及其制造方法
CN115148450A (zh) 线圈部件及其制造方法
TWI598903B (zh) 多層線圈之製造方法及磁性裝置
CN114446616A (zh) 电感器部件、dcdc转换器和电感器部件的制造方法
JP2006165430A (ja) インダクタンス部品およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240522

R150 Certificate of patent or registration of utility model

Ref document number: 7494177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150