JP2022184833A - 高アスペクト比電気めっき構造及び異方性電気めっきプロセス - Google Patents

高アスペクト比電気めっき構造及び異方性電気めっきプロセス Download PDF

Info

Publication number
JP2022184833A
JP2022184833A JP2022127306A JP2022127306A JP2022184833A JP 2022184833 A JP2022184833 A JP 2022184833A JP 2022127306 A JP2022127306 A JP 2022127306A JP 2022127306 A JP2022127306 A JP 2022127306A JP 2022184833 A JP2022184833 A JP 2022184833A
Authority
JP
Japan
Prior art keywords
aspect ratio
high aspect
ratio electroplated
structures
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022127306A
Other languages
English (en)
Inventor
ピー． リーマー，ダグラス
P Riemer Douglas
シー． スワンソン，カート
C Swanson Kurt
エフ． ラドウィッグ，ピーター
F Ladwig Peter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hutchinson Technology Inc
Original Assignee
Hutchinson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hutchinson Technology Inc filed Critical Hutchinson Technology Inc
Publication of JP2022184833A publication Critical patent/JP2022184833A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】高アスペクト比電気めっき構造を含むデバイス及び高アスペクト比電気めっき構造を形成する方法を提供する。【解決手段】金属構造を製造する方法は、幅に対する高さのアスペクト比Ａ／Ｂにより特徴づけられる金属のベースを有する基板を提供するステップと、ベースのアスペクト比Ａ／Ｂよりも大きい、幅に対する高さのアスペクト比Ａ／Ｓを有する金属構造を形成するために、ベースに金属クラウンを電気めっきするステップとを含む。【選択図】図６

Description

［関連出願の相互参照］
本願は、２０１７年１１月１７日に出願の米国特許出願第１５／８１７，０４９号の優先権を主張し、さらに２０１６年１１月１８日に出願の米国仮特許出願第６２／４２３，９９５号の利益を享受するものであり、そのそれぞれの全体が言及によって本明細書に援用される。
［技術分野］
本発明は一般に電気めっき構造と電気めっきプロセスとに関する。
リード、トレース、及びビア相互接続部などの銅又は銅合金回路構造のような構造を製造するための電気めっきプロセスは一般に既知であり、例えば、細線回路製造及びそのためのフォトレジスト塗布という発明の名称のＣａｓｔｅｌｌａｎｉ等による特許文献１に公開されている。これらのタイプのプロセスは、例えば、特許文献２（Bennin等、「デュアルステージアクチュエーションディスクドライブサスペンション用低抵抗グランドジョイント(Low Resistance Ground Joints for Dual Stage Actuation Disk DriveSuspensions)」）、特許文献３（Rice等、「複数トレース構造を備えた一体型リードサスペンショ
ン（Integrated Lead Suspension with Multiple Trace Configurations）」）、特許文
献４（Hentges等、「一体型リードサスペンションの多層グランドプレーン構造（Multi-Layer Ground Plane Structures for Integrated Lead Suspensions）」）、特許文献５（Hentges等、「一体型リードサスペンションの多層グランドプレーン構造（Multi-Layer Ground Plane Structures for Integrated Lead Suspensions)）、特許文献６（Swanson等、「サスペンション組立体用貴金属導電リード製造方法（Method for Making Noble Metal Conductive Leads for SuspensionAssemblies）」）、及び特許文献７（Peltoma等、「一体型リードサスペンションのめっきグランド形体（Plated Ground Features for Integrated Lead Suspensions）」）の特許文献に公開されているようなディスクドライブへッドサスペンションの製造に関して使用される。これらのタイプのプロセスはまた、例えば特許文献８（Miller、「ポリマー軸受を備えたカメラレンズサスペンション（Camera Lens Suspension with Polymer Bearings）」）に公開されているようなカメラレンズサスペンションの製造に関しても使用される。
スーパーフィリング及びスーパーコンフォーマルめっきプロセス及び組成も既知であり、例えば、Ｖｅｒｅｅｃｋｅｎ等の「ダマシン銅めっきにおける添加剤の化学（The chemistry of additives in damascene copper plating）」（IBM J. of Res. & Dev., vol. 49, no. 1, January 2005）、Ａｎｄｒｉｃａｃｏｓ等の「チップ相互接続のためのダマ
シン銅電気めっき（Damascene copper electroplating for chip interconnections）」
（IBM J. of Res. & Dev., vol. 42, no. 5, September 1998）、及びＭｏｆｆａｔ等の
「ダマシンプロセスにおけるボトムアップスーパーフィリング及びバンプ制御のための曲率増大吸着質被覆率メカニズム（Curvature enhanced adsorbate coverage mechanism for bottom-upsuperfilling and bump control in damascene processing）」（Electrochimica Acta 53, pp. 145-154, 2007）の論文に公開されている。これらのプロセスによっ
て、トレンチ内部の電気めっき（例えば、電気めっきされる構造の空間を画定するフォトレジストマスクトレンチ）は、優先的に底部にてなされる。そのようにして成膜構造の空隙は回避可能である。上述の特許文献及び論文のすべては、言及によってその全体があらゆる目的で本明細書に援用される。
米国特許第４，３１５，９８５号明細書 米国特許第８，８８５，２９９号明細書 米国特許第８，１６９，７４６号明細書 米国特許第８，１４４，４３０号明細書 米国特許第７，９２９，２５２号明細書 米国特許第７，３８８，７３３号明細書 米国特許第７，３８４，５３１号明細書 米国特許第９，３６６，８７９号明細書
改良された回路構造が引き続き必要とされている。また、回路及び他の構造を製造するための、電気めっきプロセスを含む効率的かつ効果的なプロセスが引き続き必要とされている。
高アスペクト比電気めっき構造を含むデバイス及び高アスペクト比電気めっき構造を形成する方法が記載される。金属構造を製造する方法は、幅に対する高さのアスペクト比により特徴づけられる金属のベースを有する基板を提供するステップと、ベースのアスペクト比よりも大きい、幅に対する高さのアスペクト比を有する金属構造を形成するために、ベースに金属クラウンを電気めっきするステップとを含む。
本発明の実施形態の他の特徴及び有利性は、添付の図面及び以下の詳細な説明によって明らかになる。
本発明の実施形態は、添付の図面の図において一例として限定するものではなく示され、該図において同様の参照符号が類似する構成要素を表す。
図１は、現在のプリント回路技術を使用して製造したコイルを示す。 図２は、実施形態にかかる高アスペクト比電気めっき構造を含む高密度精密コイルを示す。 図３は、実施形態にかかる高アスペクト比電気めっき構造を含む高密度精密コイルによって発生される電磁力を表すために用いた模式図を示す。 図４は、リニアモータタイプの用途のために構成された、実施形態にかかる多層の高アスペクト比電気めっき構造を含むデバイスを示す。 図５は、一部の実施形態にかかる高アスペクト比電気めっき構造を示す。 図６は、一部の実施形態にかかる高アスペクト比電気めっき構造を示す。 図７は、一部の実施形態にかかる高アスペクト比電気めっき構造を示す。 図８は、高密度断面積を有する、一部の実施形態にかかる、多層の高アスペクト比電気めっき構造を有するデバイスを示す。 図９は、実施形態にかかる高電流密度めっき技術及び低電流密度めっき技術におけるＳＰＳ被覆率を示すグラフを表す。 図１０において、図１０ａ～図１０ｆは、実施形態にかかる高アスペクト比電気めっき構造を形成するプロセスを示す。 図１１は、一部の実施形態にかかる高アスペクト比電気めっき構造を示す。 図１２は、一部の実施形態にかかる高アスペクト比電気めっき構造の斜視図を示す。 図１３において、図１３ａ、図１３ｂは、実施形態にかかる高アスペクト比電気めっき構造を使用して形成した高密度精密コイルを示す。 図１４は、実施形態にかかる高分解能積層型導体層を含む高アスペクト比電気めっき構造を示す。 図１５は、実施形態にかかる高アスペクト比電気めっき構造を含む高密度精密コイルを示す。 図１６において、図１６ａ～図１６ｃは、他の実施形態にかかる高アスペクト比電気めっき構造を形成するプロセスを示す。 図１７は、実施形態にかかる高アスペクト比電気めっき構造の選択的な形成を示す。 図１８は、トレース上に選択的に形成された金属クラウン部分とともに形成された実施形態にかかる高アスペクト比電気めっき構造の斜視図を示す。 図１９は、実施形態にかかる高アスペクト比電気めっき構造を含むハードドライブディスクサスペンションフレクシャを示す。 図２０は、図１９に示すハードディスクドライブサスペンションフレクシャの断面図を示す。 図２１において、図２１ａ、図２１ｂは、コンフォーマルめっきプロセス時にフォトレジストを使用する、実施形態にかかる高アスペクト比電気めっき構造を形成するプロセスを示す。 図２２は、種々の実施形態にかかる初期金属層を形成するプロセス、標準・コンフォーマルめっきプロセス、及びクラウンめっきプロセスに使用される例の化学組成を示す。 図２３は、実施形態にかかる高アスペクト比電気めっき構造から形成された誘導結合コイルの上面の斜視図を示す。 図２４は、図２３に示す誘導結合コイルの実施形態における下面の斜視図を示す。 図２５は、無線周波数識別チップに連結された、実施形態にかかる誘導結合コイル２５０２の上面の斜視図を示す。 図２６において、図２６ａ～図２６ｊは、実施形態にかかる高アスペクト比電気めっき構造から形成された誘導結合コイルを形成する方法を示す。 図２７は、実施形態にかかる高アスペクト比電気めっき構造を含むハードディスクドライブのサスペンション用フレクシャの平面図を示す。 図２８は、図２７に示す線Ａに沿う間隙部分におけるフレクシャの間隙部分の断面図を示す。 図２９は、実施形態にかかるマス構造を有するジンバル部分を示す。 図３０は、図２７に示す線Ｂに沿う、実施形態にかかる高アスペクト比電気めっき構造を含むフレクシャの近位部分の断面図を示す。 図３１は、図２７に示す線Ｃに沿う、実施形態にかかる高アスペクト比構造を含むフレクシャの近接部分の断面図を示す。 図３２は、実施形態にかかる高アスペクト比構造を含むフレクシャの近接部分の平面図を示す。
本発明の実施形態における高アスペクト比電気めっき構造と製造方法とが記載される。高アスペクト比電気めっき構造は、現在の技術よりも密な導体ピッチを提供する。例として、高アスペクト比電気めっき構造は、種々の実施形態において、５０％より大きい導体積層部の断面積を有する導体積層部を含む。加えて、高アスペクト比電気めっき構造は、実施形態において多層の導体をなすことを可能にする。さらに、高アスペクト比電気めっき構造は、種々の実施形態において、層同士の精密なアライメントを可能にする。例とし
て、高アスペクト比電気めっき構造は、層同士の０．０３０ｍｍ未満のアライメントを有することができる。高アスペクト比電気めっき構造は、種々の実施形態において、全体的な積層高さを低くすることができる。
高アスペクト比電気めっき構造は、種々の実施形態において、高アスペクト比電気めっき構造を使用して形成されたコイルと磁石との間の薄膜誘電性材料をなすことを可能にする。これにより、コイルが、図１に示すものなどの現在のプリント回路コイルよりも強力な電磁場を発生させることができる。このように、高アスペクト比電気めっき構造は、現在の技術よりも、コストを抑え、高性能なデバイスを製造し、必要なデバイスの設置面積が小さくする。
図２は、実施形態にかかる高アスペクト比電気めっき構造を含む高密度精密コイルを示す。高アスペクト比電気めっき構造２０２は列をなして形成され、各列と各高アスペクト比電気めっき構造２０４との間に誘電性材料を有する。高密度精密コイルは、ヘリカルコイル又は他のタイプのコイルとして形成可能である。
図３は、実施形態にかかる高アスペクト比電気めっき構造を含む高密度精密コイルによって発生される電磁力を表すために用いた模式図を示す。模式図には、磁石３０４に近接するコイル断面３０２を含む。最高電磁力３０６は、磁石により近いコイル層３０８にある。磁石３０４から遠いコイル層３１０は、力をあまり加えない。力に影響を及ぼす主要要因は、
Figure 2022184833000002
のローレンツ式に由来するものである。
Figure 2022184833000003
の大きさの強度は、コイルと磁石と間の距離によって低下するので、
Figure 2022184833000004
は銅を導通する電流である。導体ではない任意の断面３０２の領域は、
Figure 2022184833000005
の力に寄与しない。
コイルの力特性に影響を及ぼす主要要因は、磁場内の（磁石の極に最も近い巻数は最大の力を与える）の巻数、コイルの磁石からの距離（磁石の近傍の層はさらなる力を加える）、及び磁場内の銅断面積の総パーセントを含む。種々の実施形態における高アスペクト比電気めっき構造の使用は、現在のコイル技術を使用するコイルと比較して、これらの要素を向上させる。
例として、現在の技術を使用する２層を有するコイルは、約２１０マイクロメートルの総厚さ、３８マイクロメートルの導体ピッチ、約２０％の銅の断面パーセンテージ、３．１オームの推定抵抗、１．０の推定力比率（１．０の推定Ｂ比率及び１．０の推定Ｊ比率）、並びに１．０の推定電力比率を有する。比較すると、高アスペクト比電気めっき構造を含む高密度精密コイルは、種々の実施形態において、約１１６マイクロメートルの総厚さ、４０マイクロメートルの導体ピッチ、約６０％の銅の断面パーセンテージ、５．５オームの推定抵抗、１．２の推定力比率（１．５の推定Ｂ比率及び０．８の推定Ｊ比率）、並びに０．７１の推定電力比率を有する。つまり、高アスペクト比電気めっき構造を含む高密度精密コイルは、種々の実施形態において、より高性能のデバイスである。そのように、そうした高密度精密コイルは、一部の実施形態において、現状の技術を使用するコイルの半分の厚みで、３０％小さい電力を伴う２０％大きい力を提供する。
図４は、リニアモータタイプの用途のために構成された、実施形態にかかる多層の高アスペクト比電気めっき構造を含むデバイスを示す。現在の技術に対する寸法の利点があるため、高アスペクト比電気めっき構造の各層４０２ａ～４０２ｄは、図１に示すものなどの現在の技術で可能であるものよりも磁石４０４に近接している。さらに、磁石４０４に対して各層４０２ａ～４０２ｄがより近接することにより、ボリューム
Figure 2022184833000006
場（磁束密度）を利用することでリニアモータの力特性を向上させる。つまり、リニアモータに多層高アスペクト比電気めっき構造を使用することは、現在の技術を使用するものより少ない層を必要とし得る。さらに、そうした構造は、低抵抗などの電気特性を得ることにおいてより大きく適応性がある。
図５は、製造プロセス時の一段階における一部の実施形態にかかる高アスペクト比電気めっき構造を示す。製造プロセス時のこの段階における高アスペクト比電気めっき構造６０２の層は、微細ピッチ、画定したレジスト、約１：１の幅に対する高さの初期アスペクト比（Ａ／Ｂ）を有する導体を作製するために、セミアディティブ技術を使用して形成される。例として、高アスペクト比電気めっき構造は、２０マイクロメートルの高さと２０マイクロメートルの幅を有することができる。一部の実施形態において、めっきプロセスは、当該技術分野で既知のものを含む技術を使用してフォトレジストマスクなどの画定ワーク及びシード層を除去するために、この時点で停止される。
図６は、製造プロセス時の他の段階における一部の実施形態にかかる高アスペクト比電気めっき構造を示す。製造プロセス時のこの段階における高アスペクト比電気めっき構造７０２の層は、セミアディティブ導体を高アスペクト比の高パーセンテージ金属導体回路に変換するために、クラウンめっき技術を使用して形成される。例として、高アスペクト比電気めっき構造は、１：１よりも大きい幅に対する高さの最終比（Ａ／Ｓ）を有する。幅に対する高さの最終比は、種々の実施形態において１．２～３．０を含む範囲であることができる。他の実施形態には、３．０よりも大きい幅に対する高さの最終比を含む。しかしながら、当業者は、本明細書に記載の技術を使用して設計及び性能基準に適合するように任意の幅に対する高さの最終比を得ることができるということを理解するであろう。図５に示すような前段階から形成される図６に示すような形成段階において、種々の実施形態に開示されるような高アスペクト比電気めっき構造の最終高さに特定の制限は存在しない。
図７は、製造プロセス時のさらに他の段階における一部の実施形態にかかる高アスペクト比電気めっき構造を示す。製造プロセス時のこの段階における高アスペクト比電気めっき構造８０２ａ、８０２ｂの層は、その後の層を形成するために、多層の高アスペクト比電気めっき構造がセミアディティブ技術を使用して積層可能になるように変える平坦化技術を使用して形成される。図８は、高い割合の導体断面積９０１を有する、一部の実施形態にかかる、多層の高アスペクト比電気めっき構造を有するデバイスを示す。
図５に示すものなどの構造から高アスペクト比電気めっき構造を形成するために使用する方法は、低電流密度めっき技術を使用することを含む。このめっき技術では、高アスペ
クト比電気めっき構造同士の間に所望の空間が得られるまで側壁がめっきされる。種々の実施形態では、高アスペクト比電気めっき構造同士の間の空間を十分に狭くしなければ、上部に不必要なピンチングが発生し得る。ピンチングは、隣接する構造の上縁部がともに成長して間隙をなくすところで発生し、これがショートをもたらす。種々の実施形態では、低電流密度めっきプロセスは、銅めっきを行っている表面に新しいめっき浴が連続的に使用されるような、十分な流体交換によって向上する。さらに、高アスペクト比電気めっき構造を形成するために使用する方法は、高電流密度めっき技術を使用することを含む。この高電流密度めっき技術は、高パーセンテージの物質移動限界で行われる。これは、高アスペクト比電気めっき構造を形成する導電性材料の上部に主に又は導電性材料の上部のみにめっきするものである。高電流密度めっきプロセスは、精密な電流密度制御により向上する。図９は、実施形態にかかる高電流密度めっき技術における高いＳＰＳ被覆率を示す上部ライン１００２と、実施形態にかかる低電流密度めっき技術における高度に均一の低い促進剤被覆率を示す下部ライン１００４とを含むグラフを表す。
図１０ａ～図１０ｆは、実施形態にかかる高アスペクト比電気めっき構造を形成するプロセスを示す。図１０ａは、プロセスの時間Ｔ１においてレジスト性能の厚さ限界で形成されたトレース１１０２を示す。一部の実施形態では、プレめっきした従来のトレースは、ダマシンプロセスなどのプロセスを使用して、又は当該技術分野で既知のものを含むエッチング及び成膜技術を使用して銅から形成される。図１０ｂは、低電流密度又はコンフォーマルめっきプロセス時の時間Ｔ２における高アスペクト比電気めっき構造の形成を示す。コンフォーマルめっきプロセスは、実施形態において、ほぼ同じ速度でトレースのすべての表面を成長させる。さらに、コンフォーマルめっきプロセスは、めっき動態を抑制する（低い促進剤被覆率）。また、コンフォーマルめっきプロセスでは、補償のための均一の高い抑制剤被覆率を有する極めて均一な金属濃度を得る。この抑制めっき動態効果は、めっき浴にレベラーを含有することで向上可能である。均一の金属濃度の取得及び均一の高い抑制剤被覆率の取得には、より低い電流密度を必要とする。一部の実施形態において、２アンペア毎平方デシメートルを使用するコンフォーマルめっきプロセスは、銅などのめっき、光沢性添加剤、温度、及びめっき対象の流体力学に使用される。そうしたコンフォーマルめっきプロセスの例は、低電流密度めっきプロセスを含むがこれに限定されない。低電流密度では、めっき浴は、コンフォーマルめっきを得る均一の抑制状態を保持する。他の実施形態では、より高い電流密度及びより高速のめっきを得るために、レベラーの添加がめっき浴において使用可能である。さらに他の実施形態では、銅成分をめっき浴において硫酸銅の溶解性限界近くまで増大させることは、電流密度をさらに増大させるために使用可能である。このことは、同じコンフォーマルめっき特性をなすために、電流密度を倍に、又はさらに大きくする能力を与える。例として、銅成分は、共通イオン効果を防ぐために酸成分を低減させて、４０グラム毎リットルほどであってもよい。
一部の実施形態において、低電流密度めっきプロセスでは、銅などの導電性材料をトレース１１０２の上部及び側壁に成膜し、例えばＴ２は、低電流密度めっきプロセス時のプロセスにおける約５分（Ｔ１＋５分）である。図１０ｃは、低電流密度めっきプロセス時のプロセスの時間Ｔ３における高アスペクト比電気めっき構造の形成を示す。実施形態では、低電流密度めっきプロセスでは、銅などの導電性材料をトレース１１０２の上部及び側壁に成膜し、例えばＴ３は、低電流密度めっきプロセス時のプロセスにおける約５分（Ｔ１＋１５分）である。
図１０ｄは、高電流異方性スーパーめっきプロセスなどのクラウンめっきプロセス時のプロセスの時間Ｔ４における高アスペクト比電気めっき構造の形成を示す。例として、Ｔ４は、プロセスにおける約１５分１０秒（Ｔ１＋１５分１０秒）である。一部の実施形態では、高電流異方性スーパーめっきプロセスはクラウンめっきである。クラウンめっきは、溶液の金属濃度、光沢性添加剤、抑制性添加剤、物質移動、つまり表面の流体交換速度
、レベラー、及び基板における電流密度である要因間の相互作用のバランスをとることに基づく。溶液の金属濃度には、銅を含むことができるがこれに限定されない。光沢性添加剤は、ＳＰＳ（ビス（３－スルホプロピル）－ジスルフィド）、ＤＰＳ（３－Ｎ、Ｎ－ジメチルアミノジチオカルバモイル－１－プロパンスルホン酸）、及びＭＰＳ（メルカプトプロピルスルホン酸）を含み得るが、これに限定されない。抑制性添加剤は、当業者に既知のものを含む種々の分子量の直鎖状ＰＥＧ、ポロキサミン、ＢＡＳＦプルロニックｆ１２７などの種々の商品名で既知の水溶性ポロキサマーなどのポリエチレンとポリプロピレングリコールとのブロックコポリマー、これもまた種々のモノマー比及び種々の分子量における高性能流体のＤＯＷ（登録商標）ＵＣＯＮファミリーなどのランダムコポリマー、種々の分子量のポリビニルピロリドンを含み得るが、これらに限定されない。
高電流異方性スーパーめっきプロセスは、一部の実施形態において、促進電流の１％である抑制した交換電流を含む。さらに、形成される高アスペクト比電気めっき構造の側壁は、ほぼゼロの促進剤被覆率を有する。ほぼゼロの促進剤被覆率は、抑制剤被覆率に有利であるように銅成膜物のネルンスト電位を変えることで得らえる。加えて、高い過電圧及び銅利用度（移動現象）は、形成される構造の上部で高い促進剤被覆率をもたらす。また、銅バルク濃縮物も、プロセス時にほぼゼロの促進剤被覆率をなすように調整することができる。例として、高電流異方性スーパーめっきプロセス用の銅バルク精鉱濃縮物は、１４グラム毎リットル以下である。一部の実施形態では、銅バルク濃縮物は特定の流体力学に依存する。プロセスの種々の実施形態は、高い割合の物質移動限界で行われ、めっきする物品における流体速度の小さな違いが、物質移動限界自体に影響を与えるので、めっきされる物品の面積全体における流体速度を高度にコントロールせずめっきされるライン同士の間の間隙を十分にコントロールすることは困難である。高電流異方性スーパーめっきプロセスは、一部の実施形態において、形成される構造の側壁におけるめっきを最小化又は排除するために促進剤被覆性を妨害するレベラー添加剤を含む。他の実施形態では、めっき浴はレベラー添加剤なしで使用する。
高電流異方性スーパーめっきプロセス時に使用されるものなどの上昇した電流密度では、３倍のフィードバックメカニズムが一部の実施形態において使用される。物質移動効果は、トレース同士の間の空間において銅を減少させる。加えて、高電流密度は促進剤（例えばSPS）優勢面を支援する。抑制した側壁を維持するため、物質移動は、銅物質移動効
果によってネルンスト電位を下げるように調整される。例として、流体境界層厚及び各トレースの間の間隔は、ネルンスト電位を下げるように設計される。
さらに、高電流異方性スーパーめっきプロセスは、一部の実施形態において、これらの違いが４倍より大きい濃度差をつけることができる銅濃度で運用することを含む。そうした条件では、より低い銅濃度とネルンスト電位とが、めっき速度の低下に寄与する。例として、ネルンスト電位がおよそ５０ミリボルト（「mV」）～６０ｍＶの範囲で変化すると、これは、めっき速度の２０分の１の低下に寄与することができる。そうした条件は、銅めっきでは整流器電圧ではなく印加電圧の１２０ｍＶの変化毎に電流が１０倍変化する、ターフェル動態を誘導する。より低い側壁電流は、拡散長が短い、形成される構造の上面にフィードバックし、これがめっき浴（溶液）から表面へと金属をより迅速に送達し、抑制ではなく促進剤被覆率をより高め、ネルンスト電位を高める。一部の実施形態では、２つの添加剤系（例えば、光沢剤及び抑制剤）が使用される。レベラーは、めっき形体の上面においてＳＰＳ作用を阻害することでフィードバックメカニズムを減少させる。
金属導体又はトレース同士の間の間隔が引き続いて減少すると、金属導体同士の間の空間における幅に対する高さのアスペクト比は実質的に増加する。一部の実施形態において、本明細書に記載の電気めっきプロセスの方法では、７：１以上のアスペクト比の金属導体同士の間の間隔にめっきすることを達成する。
高アスペクト比電気めっき構造を形成する方法では、一部の実施形態において、選択的な位置又は領域において金属クラウンめっきの選択的な形成を行う。例示の一実施形態において、金属クラウンの選択的な形成は、
Figure 2022184833000007
の関係にしたがって電気めっきプロセスを行うことで得られ、式中、Ｃはめっきを行う金属（この場合は銅）の濃度であり、Ｃ∞はめっき浴のバルク濃度である。また、この関係は、
Figure 2022184833000008
が物質移動限界の６７パーセント（％）以上である電気めっきプロセスを行うとして表すこともできる。他の実施形態において、金属クラウンの選択的な形成は、
Figure 2022184833000009
の関係にしたがって、又は、
Figure 2022184833000010
が物質移動限界の８０パーセント（％）以上である、電気めっきプロセスを行うことで得られる。他の実施形態において、金属クラウンの選択的な形成は、
Figure 2022184833000011
の関係にしたがって電気めっきプロセスを行うことで得られ、ここで、ｉは電流密度であり、ｉｌｉｍｉｔは電流密度限界である。
図１０ｅは、高電流異方性スーパーめっきプロセス時の時間Ｔ５における高アスペクト比電気めっき構造の形成を示す。例として、Ｔ５は、プロセスにおける約１５分３０秒（Ｔ１＋１５分３０秒）である。他の実施形態では、図１０ｅに示すような高アスペクト比電気めっき構造の形成は、Ｔ５＝Ｔ１＋５分の時間になされる。図１０ｆは、高電流異方性スーパーめっきプロセス時の時間Ｔ６における高アスペクト比電気めっき構造の形成を示す。これは、一部の実施形態における高アスペクト比電気めっき構造の形成を完成させるクラウンめっきプロセスの終了を示す。例として、Ｔ６は、プロセスにおける約２０分（Ｔ１＋２０分）である。他の実施形態では、図１０ｆに示すような高アスペクト比電気めっき構造の形成は、Ｔ６＝Ｔ１＋１０分の時間になされる。
一部の実施形態において、高アスペクト比電気めっき構造を形成する方法は、本明細書に記載するようなコンフォーマルめっき及び異方性めっきを含むプロセスを使用する。コンフォーマルめっきプロセスは、一部の実施形態において総めっき時間の２／３を使う。他の実施形態において、コンフォーマルめっきプロセスは、総めっき時間の１／３を使う。さらに、コンフォーマルめっきプロセスは、低い金属めっき浴のためには２アンペア毎
平方デシメートル（「ASD」）、又は高い金属めっき浴のためには４ＡＳＤで開始される
。例として、めっき浴は、１２グラム毎リットルの銅と１．８５モル（モル毎リットル）の硫酸を含有する。あるいは、コンフォーマルめっきプロセスは、毎分０．４～１．２マイクロメートルの速度でめっきするプロセスである。コンフォーマルめっきプロセスは、実施形態において、トレース同士の間の空間が６～８マイクロメートルを含む範囲になるまで継続される。形成される構造の表面積が増加すると、電流密度は徐々に低くなる。しかしながら、該プロセスでは、形成されるすべての表面における均一の電流密度及び成長速度を得る。一部の実施形態では、形成される高アスペクト比構造の表面積が増加すると、電流密度を維持するために電流を増加させることができる。
異方性めっきプロセスは、一部の実施形態において、高アスペクト比電気めっき構造を形成するために総めっき時間の１／３を使う。異方性めっきプロセスは、ＡＳＤを７ＡＳＤに増加させる（コンフォーマルめっきプロセスの電流の３．５倍）が、平均では、形成される金属構造の上部で２倍になる。コンフォーマルめっきプロセスに使用される同じ流体フローを保持することができる。例として、めっき速度は、形成される構造の上部において毎分３マイクロメートルでありながら、構造の側壁においてほぼゼロのめっき速度である。構造が成長すると、平均電流は半分に降下するが、ピーク電流密度は、実施形態における構造の上部において約１４ＡＳＤに維持される。例として、ピーク電流密度は、上面で物質移動限界の５０％をやや超えるものであり、側壁が約３グラム毎リットルの銅に暴露されていても、側壁は物質移動限界の１０％又は５：１のめっき速度未満でめっきされる。より高い割合の物質移動限界で、より高いめっき速度比を得ることができる。
高アスペクト比電気めっき構造を形成する方法の実施形態には、様々な特徴を包含する高アスペクト比電気めっき構造を形成するために上述したものの変形を含む。例として、異方性浴として構成されためっき浴の銅成分は、上述のような１３．５グラム毎リットルとは異なり得る。同じ電流密度を使用しながら平坦トレース浴の銅成分を変えることは、高アスペクト比電気めっき構造同士の間の間隔をコントロールするために使用可能である。本明細書に記載の方法の他の実施形態は、８マイクロメートル離間した高アスペクト比電気めっき構造を形成するために、１２グラム毎リットルの銅成分を含む平坦トレース浴を有する平坦トレース浴を使用することを含む。本明細書に記載の方法のさらに他の実施形態は、４マイクロメートル離間した高アスペクト比電気めっき構造を形成するために、１５グラム毎リットルの銅成分を含む平坦トレース浴を有する平坦トレース浴を使用することを含む。したがって、当業者は、本明細書に記載の方法における他のパラメータの調節が、高アスペクト比電気めっき構造の特徴を変えるために使用可能であるということを、理解する。本明細書に記載の方法の一部の実施形態は、物質移動速度、めっき浴に含有される金属、流体速度、銅濃度、使用する添加剤、及び温度などの現在のめっき対象条件に適応するように電流密度を調節することを含む。
また、高アスペクト比電気めっき構造を形成する方法は、薄膜誘電体プロセスを使用することも含む。一部の実施形態において、感光性ポリイミドが、各高アスペクト比電気めっき構造の間の誘電体として使用される。液体感光性ポリイミドは、小さいビア特性、高アスペクト比導体同士の間の良好な被覆率、良好な位置合わせ・マージン特性を可能にし、高信頼性材料であり、銅に近似する熱膨張係数（「CTE」）を有する。液体感光性ポリ
イミドは、高アスペクト比電気めっき構造同士の間の間隙を容易に充填可能である。一部の実施形態において、液体感光性ポリイミドの使用は、０．０３０ミリメートルまでのビアアクセスを形成するために用いられる。使用され得る他の誘電体は、ＫＭＰＲとＳＵ－８とを含むがこれらに限定されない。
図１１は、本明細書に記載の方法を使用して形成された、一部の実施形態にかかる高アスペクト比電気めっき構造を示す。各高アスペクト比電気めっき構造１２０２は、構造を
形成するために電気めっきプロセスがどのように進行するかを示す、複数のきめライン１２０４を含む。薄膜誘電体１２０６は、高アスペクト比電気めっき構造１２０２同士の間に形成され、高アスペクト比電気めっき構造１２０２上に配置される。図１２は、本明細書に記載の方法を使用して形成された、一部の実施形態にかかる高アスペクト比電気めっき構造１３０２の斜視図を示す。
本明細書に記載の方法は、高密度精密コイルを形成する高アスペクト比電気めっき構造を形成するために使用可能である。図１３ａは、実施形態にかかる高アスペクト比電気めっき構造を使用して形成した高密度精密コイルを示す。コイル１４０２は、本明細書に記載するものなどの高アスペクト比電気めっき構造から形成される。高密度精密コイルはまた中央コイルビア１４０４を含む。中央コイルビア１４０４は、本明細書に記載される製造ステップ時にコイルにおける電圧降下を減少させる。さらに、中央コイルビア１４０４は、本明細書に記載の異方性めっきプロセス時に電圧降下及び電流をより良好に制御することで、コイル内のピッチの変動をより良好に制御することを可能する。また、中央コイルビア１４０４は、形成した高密度精密コイルの電圧降下をより良好に制御することができる。図１３ｂは、本明細書に記載のような高密度精密コイルの一部としての中央コイルビア１４０４の断面図を示す。
図１４は、実施形態にかかる高分解能積層型導体層を含む高アスペクト比電気めっき構造を示す。第１の導体層１５０２ａは、本明細書に記載のものを含む技術を使用して形成された高アスペクト比電気めっき構造１５０４を含む。第１の誘電層１５０８は、本明細書に記載のものを含む技術を使用する薄膜誘電体プロセスを使用して形成される。第１の誘電層１５０８は、第１の導体層１５０２ａの高アスペクト比電気めっき構造同士の間のすべての空間を充填して、高アスペクト比電気めっき構造１５０４上にコーティングを形成する。第１の誘電層１５０８は、当該技術分野で既知の技術を使用して平坦化される。第２の導体層１５０２ｂは、第１の誘電層１５０８の平坦化した表面上に形成された高アスペクト比電気めっき構造１５０６を含む。第２の誘電層１５１０は、第２の導体層１５０２ｂの高アスペクト比電気めっき構造１５０６同士の間のすべての空間を充填するとともに高アスペクト比電気めっき構造１５０６上にコーティングを形成するために、本明細書に記載ものを含む技術を使用する薄膜誘電体プロセスを使用して形成される。第２の誘電層１５１０も平坦化することができる。高アスペクト比電気めっき構造を含むさらなる層は、本明細書に記載の技術を使用して形成することができる。
図１５は、高分解能積層型導体層を含む実施形態における高アスペクト比電気めっき構造を含む高密度精密コイルを示す。第１の導体層１６０２ａは、本明細書に記載のものを含む技術を使用して形成された高アスペクト比電気めっき構造を含む。第１の誘電層１６０８は、本明細書に記載のものを含む技術を使用する薄膜誘電体プロセスを使用して形成される。第１の誘電層１６０８は、第１の導体層１６０２ａの高アスペクト比電気めっき構造同士の間のすべての空間を充填して、高アスペクト比電気めっき構造上にコーティングを形成する。第１の誘電層１６０８は、当該技術分野で既知の技術を使用して平坦化される。第２の導体層１６０２ｂは、第１の誘電層１６０８の平坦化した表面上に形成された高アスペクト比電気めっき構造を含む。第２の誘電層１６１０は、第２の導体層１６０２ｂの高アスペクト比電気めっき構造同士の間のすべての空間を充填するとともに高アスペクト比電気めっき構造上にコーティングを形成するために、本明細書に記載ものを含む技術を使用する薄膜誘電体プロセスを使用して形成される。第２の誘電層１６１０も平坦化することができる。高アスペクト比電気めっき構造を含むさらなる層は、本明細書に記載の技術を使用して形成することができる。
高密度精密コイルは、第１の導体層１６０２ａの高アスペクト比電気めっき構造と第２の導体層１６０２ｂの高アスペクト比電気めっき構造との間に第１の距離１６１４を有す
るように形成される。種々の実施形態では、第１の距離１６１４は０．０２０ミリメートル未満である。他の実施形態では、第１の距離１６１４は０．０１０ミリメートルである。高密度精密コイルは、第２の誘電層１６１０の表面１６１８と第１の導体層１６０２ａの高アスペクト比電気めっき構造との間に第２の距離１６１６を有するように形成される。種々の実施形態では、第２の距離１６１６は０．０１０ミリメートル未満である。一部の実施形態では、第２の距離１６１６は０．００５ミリメートルである。一部の実施形態では、第２の距離１６１６は、開始間隙を所望の最終間隙で減算して２で除算したものであり得る。高密度精密コイルは、第１の導体層１６０２ａの高アスペクト比電気めっき構造と第１の誘電層の表面１６２２との間に第３の距離１６２０を有するように形成される。種々の実施形態では、第３の距離１６２０は０．０２０ミリメートル未満である。一部の実施形態では、第３の距離１６２０は０．０１５ミリメートル未満である。他の実施形態では、第３の距離１６２０は０．０１０ミリメートルである。種々の実施形態では、第１の誘電層は、本明細書に記載のものを含む技術を使用して基板１６２４上に形成される。一部の実施形態では、基板１６２４はステンレス鋼層である。基板１６２４が、合金鋼、ブロンズなどの銅合金、純銅、ニッケル合金、ベリリウム銅合金、及び当該技術分野で既知のものを含む他の金属を含むがこれらに限定されない他の材料から形成され得ることを当業者は理解する。
本明細書に記載のような高アスペクト比電気めっき構造を使用するデバイスを形成する他の利点には、高構造強度、高信頼性、及び高放熱能力を有するデバイスを含む。高構造強度は、デバイスのすべての層において、著しく密集し集中させた金属高アスペクト比電気めっき構造を形成することによって得らえる。さらに、本明細書に記載の金属高アスペクト比電気めっき構造を形成するプロセスによって、層ごとに構造の交差方向アライメントを行って、高構造強度を与える。本明細書に記載の金属高アスペクト比電気めっき構造を形成するプロセスを使用して形成したデバイスの高構造強度はまた、構造に対する感光性ポリイミド層などの誘電層材料の良好な接着性の結果でもある。一部の実施形態では、本明細書に記載の技術を使用して形成した高アスペクト比電気めっき構造は、誘電層の接着性を増大するために非磁性ニッケル層でコーティングされる。これは、本明細書に記載の高アスペクト比電気めっき構造を使用して形成した最終的なデバイスにおける高構造強度をさらに増大する。
本明細書に記載の高アスペクト比電気めっき構造を使用して形成したデバイスの信頼性はまた、高い電気的性能を得る誘電層における感光性ポリイミド層などの高信頼性材料の使用により、高いものである。本明細書に記載の技術を使用して、より少ない誘電性材料を含むデバイスを形成するとともに、形成したデバイスの総厚さを小さくするという特性を得る。このように、放熱は、本プロセス技術を使用してデバイスにおいて熱伝導性が増大することによって増加する。
図１６ａ～図１６ｃは、他の実施形態にかかる高アスペクト比電気めっき構造を形成するプロセスを示す。図１６ａは、サブトラクティブエッチングを使用して基板１８０４上に形成されたトレース１８０２を示す。一部の実施形態において、金属層が基板１８０４上に形成される。フォトレジスト層は、当該技術分野で既知のものを含む技術を使用して、金属層上に形成される。一部の実施形態では、フォトレジスト層は、液体形態で金属層上に成膜した感光性ポリイミドである。フォトレジストは、当該技術分野で既知のものを含む技術を使用して、パターン形成及び現像される。そして、金属層は、当該技術分野で既知のものを含む技術を使用してエッチングされる。エッチングプロセス後、トレース１８０２が形成される。
図１６ｂは、本明細書に記載のものなどのコンフォーマルめっきプロセスを使用する高アスペクト比電気めっき構造の形成を示す。図１６ｃは、本明細書に記載のものなどのク
ラウンめっきプロセスを使用する高アスペクト比電気めっき構造の形成を示す。種々の実施形態では、高アスペクト比電気めっき構造は、図１６ｂに関して記載されたようなコンフォーマルめっきプロセスを使用することなく形成される。代わりに図１６ｃに関して記載されたようなクラウンめっきプロセスが、図１６ａに記載されるようなトレース１８０２の形成後に使用される。
図１７は、実施形態にかかる高アスペクト比電気めっき構造の選択的な形成を示す。トレース１９０２が本明細書に記載のものを含む技術を使用して形成されると、１つ以上の形成されたトレース１９０２の部分上にフォトレジスト層１９０４が形成される。フォトレジスト層１９０４は、感光性ポリイミドであり、本明細書に記載のものを含む技術を使用して成膜及び形成することができる。金属クラウン１９０６は、本明細書に記載のコンフォーマルめっきプロセス及びクラウンめっきプロセスの１つ又は両方を使用して、トレース１９０２上に形成される。図１８は、トレース上に選択的に形成された金属クラウン部分とともに形成された一部の実施形態にかかる高アスペクト比電気めっき構造の斜視図を示す。一部の実施形態において、トレース上に金属クラウン部分を選択的に形成することは、高アスペクト比電気めっき構造の構造特性を向上し、高アスペクト比電気めっき構造の電気的性能を向上し、伝熱を向上し、高アスペクト比電気めっき構造を使用して形成するデバイスの特別な寸法要件を満たすために使用される。電気的性能における向上の例は、高アスペクト比電気めっき構造のキャパシタンス、インダクタンス、及び抵抗特性を含むがこれらに限定されない。さらに、トレース上に金属クラウン部分を選択的に形成することは、高アスペクト比電気めっき構造を使用して形成した回路の機械的特性又は電気的特性を調整するために使用することができる。
図１９は、本明細書に記載のような選択的な形成を使用して形成した、実施形態にかかる高アスペクト比電気めっき構造を含むハードドライブディスクサスペンションフレクシャ２１０２を示す。図２０は、線Ａ－Ａにおける、図１９に示すハードディスクドライブサスペンションフレクシャの断面図を示す。フレクシャ２１０２の断面には、高アスペクト比電気めっき構造２１０４及びトレース２１０６を含む。高アスペクト比電気めっき構造２１０４は、本明細書に記載のような選択的な形成技術を使用して形成される。フレクシャの所定の領域に導体として使用するために高アスペクト比電気めっき構造２１０４を形成することで、直流抵抗を低下させることができる。これにより、直流抵抗に対する設計要件を満たしながら、フレクシャ上に必要とされる細線及び微細空間をなし、フレクシャの電気的性能を向上させることができる。
図２１ａ、図２１ｂは、コンフォーマルめっきプロセス時にフォトレジストを使用する、実施形態にかかる高アスペクト比電気めっき構造を形成するプロセスを示す。図２１ａは、本明細書に記載のものを含む技術を使用して基板２３０４上に形成されたトレース２３０２を示す。図２１ｂは、本明細書に記載のようなめっきプロセスを使用する高アスペクト比電気めっき構造の形成を示す。フォトレジスト部分２３０６は、本明細書に記載のものを含む成膜及びパターン形成技術を使用して基板２３０４上に形成される。フォトレジスト部分２３０６が形成されると、トレース２３０２上に金属部分２３０８を形成するためにコンフォーマルめっきプロセス及びクラウンめっきプロセスの１つ又は両方が行われる。フォトレジスト部分２３０６は、高アスペクト比電気めっき構造同士の間の間隔をより良好に画定するために使用可能である。
図２２は、種々の実施形態にかかる初期金属層を形成するプロセス、標準・コンフォーマルめっきプロセス、及びクラウンめっきプロセスに使用される例の化学組成を示す。
図２３は、集積同調キャパシタを含む、実施形態にかかる高アスペクト比電気めっき構造２５０４から形成された誘導結合コイル２５０２の上面２５０１の斜視図を示す。誘導
結合コイルを形成するために高アスペクト比電気めっき構造を使用することが、コイルを形成する現在の技術を使用する誘導結合コイルと比較して誘導結合コイルの設置面積を小さくする。このため、誘導結合コイル２５０２は空間が限られた用途に使用することができる。さらに、誘導結合コイルに集積したキャパシタの使用は、表面実装技術（「SMT」
）キャパシタなどのディスクリートキャパシタを受け入れるために余剰空間要件を必要としないので、誘導結合コイルの設置面積をさらに小さくする。
図２４は、図２３に示す誘導結合コイル２５０２の実施形態における下面２６０４の斜視図を示す。図２５は、無線周波数識別（「RFID」）チップ２７０４に連結された、実施形態にかかる誘導結合コイル２５０２の上面の斜視図を示す。
図２６ａ～図２６ｊは、実施形態にかかる高アスペクト比電気めっき構造２５０４から形成された誘導結合コイル２５０２を形成する方法を示す。種々の実施形態において、誘導結合コイルは集積同調キャパシタを含む。図２６ａは、当該技術分野で既知のものを含む技術を使用して形成した基板２８０２を示す。一部の実施形態では、基板２８０２はステンレス鋼から形成される。基板に使用可能な他の材料は、合金鋼、銅、銅合金、アルミニウムや、プラズマ気相堆積、化学気相堆積、及び無電解化学堆積を含む技術を使用して金属化可能な非導体材料を含むがこれらに限定されない。シャドウマスク２８０４は基板２８０２上に形成される。シャドウマスク２８０４は、一部の実施形態において、ｈｉｇｈ－Ｋ誘電体である。使用され得るｈｉｇｈ－Ｋ誘電体の例は、二酸化チタン（TiO2）、酸化ニオブ（Nb2O5）、酸化タンタル（TaO）、酸化アルミニウム（Al2O3）、二酸化ケイ
素（SiO2）、ポリイミド、ＳＵ－８、ＫＭＰＲ、及び他の高誘電率誘電性材料を含むがこれらに限定されない。一部の実施形態において、シャドウマスク２８０４は、当該技術分野で既知のものを含む技術を使用するスパッタリングプロセスを使用して形成される。シャドウマスク２８０４は、一部の実施形態では、５００～１０００オングストロームを含む範囲の厚みを有するように形成される。他の実施形態では、シャドウマスク２８０４は、高誘電率インクのスクリーンプリントを使用して形成される。高誘電率インクの例は、二酸化チタン（TiO2）、酸化ニオブ（Nb2O5）、酸化タンタル（TaO）、酸化アルミニウム（Al2O3）、二酸化ケイ素（SiO2）、ポリイミド、及び他の高誘電率誘電性材料の１つ以
上からなる粒子を添加したエポキシを含有するインクを含む。さらに他の実施形態では、シャドウマスク２８０４は、ｈｉｇｈ－Ｋ充填剤をドープしたフォトイメージ形成誘電体のスロットダイ塗布を使用して形成される。ｈｉｇｈ－Ｋ充填剤の例は、二酸化ジルコニウム（ZrO2）を含む。
図２６ｂは、シャドウマスク２８０４上に形成した金属キャパシタプレート２８０６を示す。金属キャパシタプレート２８０６と基板２８０２とは、集積キャパシタの２つのキャパシタプレートを形成する。シャドウマスク２８０４の厚みは、集積キャパシタの有効なキャパシタンスを設定するように使用することができる。さらに、シャドウマスク２８０４の形成に使用されるｈｉｇｈ－Ｋ誘電体の純度は、集積キャパシタの有効なキャパシタンスを設定するように使用することができる。金属キャパシタプレート２８０６の表面積もまた、集積キャパシタの有効なキャパシタンスを設定するように使用することができる。
図２６ｃは、シャドウマスク２８０４、金属キャパシタプレート２８０６、及び基板２８０２の少なくとも一部の上に形成したベース誘電層２８０８を示す。一部の実施形態において、ベース誘電層２８０８は、当該技術分野で既知のものを含む技術を使用して、誘電性材料を成膜し、誘電性材料をパターン形成し、及び誘電性材料を硬化して形成される。使用可能な誘電性材料の例は、ポリイミド、ＳＵ－８、ＫＭＰＲ、及びＩＢＭ（登録商標）が販売するものなどのハードベークフォトレジストを含むがこれらに限定されない。ベース誘電層２８０８はまた、ビアを形成するためにパターン形成又はエッチングするこ
とができる。例として、ジャンパービア２８１２及びシャントキャパシタビア２８１０が、ベース誘電層２８０８に形成される。シャントキャパシタビア２８１０は、形成される回路の残りの部分に集積キャパシタを相互接続するように形成される。同様に、ジャンパービア２８１２は、形成される回路素子を基板２８０２に相互接続するように使用される。
図２６ｄは、本明細書に記載のものを含む技術を使用してコイル２８１４形成するために高アスペクト比電気めっき構造を使用してベース誘電層２８０８上に形成されたコイル２８１４を示す。一部の実施形態では、コイル２８１４は単層コイルである。コイル２８１４は、集積キャパシタの金属キャパシタプレート２８０６に電気的に接続するシャントキャパシタビア２８１０の一方及びジャンパービア２８１２の一方に接続する、中央接続部分２８１６を含む。コイル２８１４はまた、集積キャパシタの下部プレートとして構成された基板２８０２に電気的に接続するシャントキャパシタビア２８１０の他方にコイル２８１４を接続する、キャパシタ接続部分２８１８を含む。種々の実施形態において、端子パッド２８２０は、本明細書に記載するものを含む技術を使用して高アスペクト比電気めっき構造から形成される。端子パッド２８２０は、コイル２８１４の形成に使用される同じプロセス時に形成可能である。
図２６ｅは、誘導結合コイルのコイル側を被覆するように、コイル２８１４、端子パッド２８２０、及びベース誘電層２８０８の上に形成されたカバーコート２８２２を示す。カバーコート２８２２は、当該技術分野で既知のものを含む成膜、エッチング、及びパターン形成ステップを使用して形成される。カバーコート２８２２は、例えば、ポリイミドはんだマスク、ＳＵ－８、ＫＭＰＲ、又はエポキシから形成可能である。
図２６ｆは、実施形態において形成される誘導結合コイルの裏側を示す。少なくとも第１のはんだパッド２８２４及び第２のはんだパッド２８２６が、基板２８０２のコイル２８１４とは反対側に形成される。一部の実施形態において、第１のはんだパッド２８２４及び第２のはんだパッド２８２６は、当該技術分野で既知のものを含む成膜及びパターン形成技術を使用して金から形成される。第１のはんだパッド２８２４及び第２のはんだパッド２８２６は、ＲＦＩＤチップなどの集積回路チップを基板２８０２に取り付けるための電気接点を得るために形成される。
図２６ｇは、実施形態において形成される誘導結合コイルの裏側に形成された裏側誘電層２８２８を示す。誘導結合コイルを形成する方法には、任意的に、基板２８０２上に裏側誘電層２８２８を形成することを含むことができる。裏側誘電層２８２８は、ベース誘電層２８０８を形成するためのものと類似する技術を使用して形成される。裏側誘電層２８２８は、一部の実施形態において、基板２８０２と取り付けた集積回路チップとのショートを防ぐためにパターン形成される。裏側誘電層２８２８は、種々の実施形態において、後続のステップでジャンパー経路を形成するためにエッチングされるように、基板２８０２にジャンパーパターン２８３０を得るためにパターン形成される。基板２８０２の他の部分もエッチングするために、裏側誘電層の他のパターンを形成可能である。
図２６ｈは、最終形状に形成された、実施形態における誘導結合コイル２８３４を示す。裏側誘電層２８２８によって被覆されていない基板２８０２の部分は、エッチングされる。そうしたエッチングされる部分には、ジャンパー経路２８３２を形成するためのジャンパーパターン２８３０を含む。エッチングは、当該技術分野で既知のものを含む技術を使用して行われる。当業者は、基板２８０２の他の部分がジャンパー経路２８３２に類似する他の導電経路を形成するためにエッチング可能であることを理解する。図２６ｉは、ジャンパー経路２８３２を含む、実施形態における誘導結合コイル２８３４のコイル側を示す。
図２６ｊは、誘導結合コイル２８３４の裏側に取り付けた集積チップ２８３６を含む、実施形態における誘導結合コイル２８３４のコイル側を示す。誘導結合コイル２８３４を形成する方法には、任意的に、当該技術分野において既知のものを含む技術を使用して、ＲＦＩＤチップなどの集積チップ２８３６を誘導結合コイル２８３４に取り付けるステップを含むことができる。そうした集積チップ２８３６は、導電性エポキシ、はんだ、及び電気的接続部の接続に使用される他の材料を含むがこれらに限定されない接着剤を使用して取り付けられる。
高アスペクト比電気めっき構造を含むデバイスにキャパシタを集積することにより、高アスペクト比電気めっき構造の使用によって可能になる小設置面積要件の利点を得る。誘導結合コイルの他の実施形態には、複数の集積キャパシタを有する誘導結合コイルを含む。集積キャパシタは、当該技術分野で既知であるように並列又は直列で接続可能である。集積キャパシタも含み得る高アスペクト比電気めっき構造を含む他のデバイスは、降圧変圧器、信号コンディショニングデバイス、同調デバイス、及び１つ以上のインダクタ及び１つ以上のキャパシタを含み得る他のデバイス、を含むがこれ等に限定されない。
本明細書に記載の実施形態における高アスペクト比電気めっき構造は、性能を最適化して小さい設置面積を得るように、デバイスを形成するため、又はデバイスの一部を形成するために使用可能である。そうしたデバイスは、電力変換器（例えば、降圧変圧器、分圧器、AC変圧器）、アクチュエータ（例えば、リニア、VCM）、アンテナ（例えば、RFID、
電池充電用無線電力伝送、及びセキュリティチップ）、無線パッシブコイル、充電される携帯電話及び医療機器の電池、近接センサ、圧力センサ、非接触コネクタ、マイクロモータ、マイクロ流体デバイス、パッケージ用クール・ヒートシンク、空芯キャパシタンス及びインダクタンスを伴う細長い可撓性回路（例えば、カテーテル用）、インターデジタル弾性波変換器、ハプティック振動器、インプラント（例えば、ペースメーカー、刺激器、骨成長デバイス）、処置用磁気共鳴画像法（「MRI」）デバイス（例えば、食道、大腸内
視鏡検査）、ビヨンドハプティック（例えば、服、手袋）、検出・フィルター取り外し用のコーティング表面、セキュリティシステム、高エネルギ-密度電池、誘導加熱デバイス
（小局所用）、流体・薬剤分散用磁場及びチャネルパルスによる用量送達、追跡及び情報デバイス（例えば、農業、食物、貴重品）、クレジットカードセキュリティ、音響システム（例えば、スピーカーコイル、ヘッドホンやイヤホンの充電機構）、熱転写、機械的熱伝導シール、エナジーハーベスタ、並びにインターロック形状（フック・ループファスナー類似するもの）を含むがこれらに限定されない。さらに、本明細書に記載のような高アスペクト比電気めっき構造は、高バンド幅で低インピーダンスの相互接続部を形成するために使用可能である。相互接続部における高アスペクト比電気めっき構造の使用は、電気的特性（例えば、抵抗、インダクタンス、キャパシタンス）を向上させ、伝熱特性を向上させ、寸法要件（厚みコントロール）をカスタマイズするために使用可能である。本明細書に記載のような高アスペクト比電気めっき構造を含む相互接続部は、所与の周波数範囲における１つ以上の回路のバンド幅を調節するために使用可能である。高アスペクト比電気めっき構造を含む他の相互接続使用では、種々の電流の１つ以上の回路（例えば、信号や電力）を集積可能である。高アスペクト比電気めっき構造の使用により、全体の小型パッケージサイズを維持するようにともに近接して製造されることを可能にするために、様々な断面を有する回路を可能にし、一部の回路がさらなる通電性能を有することができる。高アスペクト比電気めっき構造はまた、機械的目的で相互接続部に使用可能である。例として、機械的ストップ部、軸受、電気接点領域として機能するため、又は堅牢性を与えるために、回路の一部の領域を他よりも突出させることが望ましいことがある。
図２７は、実施形態にかかる高アスペクト比電気めっき構造を含むハードディスクドライブのサスペンション用フレクシャの平面図を示す。フレクシャ２９００は、遠位部分２
９０１、ジンバル部分２９０２、中途部分２９０４、間隙部分２９０６、及び近位部分２９０８を含む。近位部分２９０８は、遠位部分２９０１が回転ディスクメディアに上に延出するようにベースプレートに取り付けられるように構成される。ジンバル部分２９０２は、一部の実施形態において、圧電モータなどの１つ以上のモータ、及びディスクメディアの読み書き用ヘッドスライダなどの１つ以上の電気部品、及び加熱アシスト磁気記録（「HAMR」）・熱アシスト磁気記録（「TAMR」）、又はマイクロ波アシスト磁気記録（「MAMR」）用の部品を含むように構成される。１つ以上のモータ及び１つ以上の電気部品は、フレクシャ２９００の遠位部分２９０１から中途部分２９０４を通って間隙部分２９０６上及び近位部分２９０８を超えて延出するフレクシャの導体層上に形成される１つ以上のトレースを通って他の回路部品に電気的に接続される。間隙部分２９０６は、ステンレス鋼層などの基板層が部分的に、完全に除去されたフレクシャの部分である。したがって、フレクシャの導体層における１つ以上のトレースは、任意の支持部を有さず間隙部分２９０６上に延出する。当業者は、フレクシャに沿う任意の位置で１つ以上の間隙部分２９０６をフレクシャが有することができることを理解する。
図２８は、図２７に示す線Ａに沿う間隙部分におけるフレクシャの間隙部分の断面図を示す。間隙部分２９０６は、誘電層３００４上に配置されたトレース３００２を含む。ポリイミド層などの誘電層は、ステンレス鋼層などの基板３００６上に配置される。基板３００６及び誘電層３００４は空隙３００８を画定して、トレース３００２が空隙３００８上に延出するようになる。トレース３００２は、高アスペクト比構造を形成するように金属クラウン部分を含む。金属クラウン部分は、本明細書に記載の技術を使用してトレース３００２上に選択的に形成される。金属クラウン部分は、空隙３００８をつなぐためにさらなる強度を与えるように、及び空隙３００８の領域において相互接続部と電気的に接続するために使用される際、トレース３００２上に形成される。
図２９は、実施形態にかかるマス構造３１０２を有するジンバル部分２９０２を示す。マス構造３１０２は、本明細書に記載する技術を用いる高アスペクト比電気めっき構造を使用して形成される。一部の実施形態では、マス構造３１０２は、ジンバル部分２９０２の共振を調整するために重りとして使用される。したがって、マス構造３１０２の形状、サイズ、及び位置は、ハードドライブサスペンションの性能を高めるためにジンバル部分２９０２の共振を調整するように決定可能である。高アスペクト比構造を形成するために使用される本明細書に記載のプロセスは、共振を微調整可能であるように高アスペクト比構造のサイズを保持するために使用可能である。さらに、該プロセスは、現在のリソグラフィプロセスの性能を超える寸法の高アスペクト比構造を形成することができ、形成される最終構造をさらにコントロールすることができる。
また、マス構造３１０２は、機械的ストップ部として使用するために構成可能である。例として、１つ以上の機械的ストップ部は、バックストップとして機能するように任意の形状に形成される、及び／又はジンバル部分２９０２若しくはフレクシャの他の部分における部品の取り付けをアライメントするために使用することができる。
図３０は、図２７に示す線Ｂに沿う、実施形態にかかる高アスペクト比電気めっき構造を含むフレクシャの近位部分の断面図を示す。近位部分２９０４は、誘電層３００４上に配置されたトレース３００２ａ、３００２ｂ、３００２ｃ、３００２ｄを包含する導体層を含む。誘電層３００４は、基板３００６上に配置される。カバー層３００１は、導体層及び誘電層上に配置される。導体層は、従来のトレース３００２ａ、３００２ｂと、本明細書に記載の技術を使用して高アスペクト比電気めっき構造を形成するために金属クラウン部分３２０２ａ、３２０２ｂを包含する少なくとも一部のトレースを伴って形成されたトレース３００２ｃ、３００２ｄとを含む。トレース３００２ａ、３００２ｂ、３００２ｃ、３００２ｄの１つ以上の部分は、各トレースのインピーダンスを調整するために金属
クラウン部分３２０２ａ、３２０２ｂを含むように形成可能である。例として、トレースの抵抗は、所望の動作特性を満たすために必要に応じて調整可能である。他の例には、隣接するトレース３００２ａ、３００２ｂ、３００２ｃ、３００２ｄの間の距離を詰めることによってインピーダンスを調整するように金属クラウン部分を使用することを含む。
図３１は、図２７に示す線Ｃに沿う、実施形態にかかる高アスペクト比構造を含むフレクシャの近接部分の断面図を示す。フレクシャの近接部分は、誘電層３００４上に配置された少なくともトレース３００２を包含する導体層を含む。誘電層３００４は基板３００６上に配置される。さらに、カバー層３００１は、本明細書に記載の技術を使用して高アスペクト比電気めっき構造を形成するために金属クラウン部分を含むように形成されたものの上に配置される。トレース３００２は、トレースのインピーダンスを終端コネクタに整合させるとともに、トレース３００２をコネクタに電気的に接続する接合部に強度を与えるように、高アスペクト比構造として構成される。図３２は、実施形態にかかる高アスペクト比構造を含むフレクシャの近接部分２９０８の平面図を示す。フレクシャにおける使用に関して記載するような高アスペクト比構造の使用はまた、例えばマイクロ回路及び無線周波数（「RF」）回路に使用されるなど、他の回路板技術にも適用可能である。
これら実施形態に関して記載されているものの、当業者は、本発明の意図及び範囲から外れることなく態様や詳細に変更を行い得るということを認めるものである。

Claims (5)

  1. 基板と、
    少なくとも１つのトレースとを含み、前記トレースは、前記トレースの少なくとも一部上に形成された金属クラウン部分を含み、
    前記金属クラウンは前記トレースの一部の上面及び側壁に形成され、前記金属クラウンは前記トレースの幅に対する高さの初期アスペクト比よりも大きい幅に対する高さの最終アスペクト比を有する、回路。
  2. 前記金属クラウン部分は、前記基板上ではない前記トレースの部分上に形成される、請求項１に記載の回路。
  3. 前記金属クラウン部分は、前記トレースのインピーダンスを調整するために前記トレースの部分に形成される、請求項１に記載の回路。
  4. 前記トレースの少なくとも一部上に形成された前記金属クラウン部分を含む前記少なくとも１つのトレースは、前記少なくとも１つのトレースを機械的に補強するよう構成される、請求項１に記載の回路。
  5. 前記少なくとも１つのトレースを機械的に補強するために前記トレースの少なくとも一部上に形成された前記金属クラウン部分を含む前記少なくとも１つのトレースは、結合又は接合操作のために補強される、請求項４に記載の回路。
JP2022127306A 2016-11-18 2022-08-09 高アスペクト比電気めっき構造及び異方性電気めっきプロセス Pending JP2022184833A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662423995P 2016-11-18 2016-11-18
US62/423,995 2016-11-18
US15/817,049 US10640879B2 (en) 2016-11-18 2017-11-17 High aspect ratio electroplated structures and anisotropic electroplating processes
JP2019526467A JP2020513475A (ja) 2016-11-18 2017-11-17 高アスペクト比電気めっき構造及び異方性電気めっきプロセス
US15/817,049 2017-11-17
PCT/US2017/062416 WO2018094280A1 (en) 2016-11-18 2017-11-17 High aspect ratio electroplated structures and anisotropic electroplating processes

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019526467A Division JP2020513475A (ja) 2016-11-18 2017-11-17 高アスペクト比電気めっき構造及び異方性電気めっきプロセス

Publications (1)

Publication Number Publication Date
JP2022184833A true JP2022184833A (ja) 2022-12-13

Family

ID=62144325

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019526467A Pending JP2020513475A (ja) 2016-11-18 2017-11-17 高アスペクト比電気めっき構造及び異方性電気めっきプロセス
JP2022127306A Pending JP2022184833A (ja) 2016-11-18 2022-08-09 高アスペクト比電気めっき構造及び異方性電気めっきプロセス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019526467A Pending JP2020513475A (ja) 2016-11-18 2017-11-17 高アスペクト比電気めっき構造及び異方性電気めっきプロセス

Country Status (5)

Country Link
US (2) US10640879B2 (ja)
JP (2) JP2020513475A (ja)
KR (2) KR20190082295A (ja)
CN (1) CN110140203A (ja)
WO (1) WO2018094280A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488198B (zh) * 2013-08-02 2015-06-11 Cyntec Co Ltd 多層線圈之製造方法
US11387033B2 (en) 2016-11-18 2022-07-12 Hutchinson Technology Incorporated High-aspect ratio electroplated structures and anisotropic electroplating processes
US11521785B2 (en) 2016-11-18 2022-12-06 Hutchinson Technology Incorporated High density coil design and process
KR101963287B1 (ko) * 2017-06-28 2019-03-28 삼성전기주식회사 코일 부품 및 그의 제조방법
WO2020112570A1 (en) * 2018-11-26 2020-06-04 Hutchinson Technology Incorated High-aspect ratio electroplated structures and anisotropic electroplating processes
WO2020112569A1 (en) * 2018-11-30 2020-06-04 Hutchinson Technology Incorporated High density coil design and process
CN112389231B (zh) * 2019-08-15 2022-04-15 比亚迪股份有限公司 能量转换装置及车辆
CN112389269B (zh) * 2019-08-15 2022-04-15 比亚迪股份有限公司 一种汽车、能量转换装置及能量转换方法
US20220213610A1 (en) * 2021-01-06 2022-07-07 Rohm And Haas Electronic Materials Llc Photoresist resolution capabilities by copper electroplating anisotropically

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644091A (en) * 1987-06-26 1989-01-09 Sony Corp Plating
JPH0548247A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 導体パターン形成方法
JP2010062325A (ja) * 2008-09-03 2010-03-18 Nitto Denko Corp 配線回路基板およびその製造方法
JP2010067317A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd サスペンション用基板
JP2011082302A (ja) * 2009-10-06 2011-04-21 Dainippon Printing Co Ltd 配線回路基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよび配線回路基板の製造方法
JP2012014754A (ja) * 2010-06-29 2012-01-19 Dainippon Printing Co Ltd サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
US8144430B2 (en) * 2006-10-10 2012-03-27 Hutchinson Technology Incorporated Multi-layer ground plane structures for integrated lead suspensions
JP2014049170A (ja) * 2012-09-04 2014-03-17 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびそれらの製造方法
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device
US20150270053A1 (en) * 2014-03-18 2015-09-24 Samsung Electro-Mechanics Co., Ltd. Chip electronic component and manufacturing method thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4315985A (en) 1972-11-30 1982-02-16 International Business Machines Corporation Fine-line circuit fabrication and photoresist application therefor
DE3139670A1 (de) * 1981-10-06 1983-04-21 Robert Bosch Gmbh, 7000 Stuttgart Elektronische duennschichtschaltung und deren herstellungsverfahren
US4733944A (en) * 1986-01-24 1988-03-29 Xmr, Inc. Optical beam integration system
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
US6600404B1 (en) * 1998-01-12 2003-07-29 Tdk Corporation Planar coil and planar transformer, and process of fabricating a high-aspect conductive device
US6239979B1 (en) 1998-11-04 2001-05-29 Intel Corporation Printed circuit board bracket assembly and system
DE19915146C1 (de) * 1999-01-21 2000-07-06 Atotech Deutschland Gmbh Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen
US7447037B2 (en) 1999-08-04 2008-11-04 Super Talent Electronics, Inc. Single chip USB packages by various assembly methods
US6423200B1 (en) 1999-09-30 2002-07-23 Lam Research Corporation Copper interconnect seed layer treatment methods and apparatuses for treating the same
US7027141B2 (en) * 2001-05-03 2006-04-11 Applied Kinetics, Inc. Static attitude determination and adjust of head suspension components
US6815126B2 (en) * 2002-04-09 2004-11-09 International Business Machines Corporation Printed wiring board with conformally plated circuit traces
JP4191506B2 (ja) 2003-02-21 2008-12-03 Ｔｄｋ株式会社 高密度インダクタおよびその製造方法
US6924777B2 (en) 2003-03-17 2005-08-02 Hewlett-Packard Development Company, L.P. Enhanced antenna using flexible circuitry
US20050173152A1 (en) 2004-02-10 2005-08-11 Post Scott E. Circuit board surface mount package
US7384531B1 (en) 2004-02-19 2008-06-10 Hutchinson Technology Incorporated Plated ground features for integrated lead suspensions
WO2005114658A2 (en) 2004-05-14 2005-12-01 Hutchinson Technology Incorporated Method for making noble metal conductive leads for suspension assemblies
US7527713B2 (en) 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
JP3957000B1 (ja) 2006-07-07 2007-08-08 株式会社村田製作所 基板実装用アンテナコイル及びアンテナ装置
US7929252B1 (en) 2006-10-10 2011-04-19 Hutchinson Technology Incorporated Multi-layer ground plane structures for integrated lead suspensions
US7697237B1 (en) * 2007-01-11 2010-04-13 Hutchinson Technology Incorporated Shielded copper-dielectric flexure for disk drive head suspensions
CN201051498Y (zh) * 2007-05-30 2008-04-23 宁波康强电子股份有限公司 集成电路引线框架
US8513124B1 (en) * 2008-03-06 2013-08-20 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on semi-noble metal coated wafers
US8169746B1 (en) 2008-04-08 2012-05-01 Hutchinson Technology Incorporated Integrated lead suspension with multiple trace configurations
US9859043B2 (en) 2008-07-11 2018-01-02 Cooper Technologies Company Magnetic components and methods of manufacturing the same
JP5306789B2 (ja) 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
WO2010123887A2 (en) * 2009-04-20 2010-10-28 Integrated Sensors, Llp Plasma panel based ionizing-particle radiation detector
US8344842B1 (en) 2010-01-20 2013-01-01 Vlt, Inc. Vertical PCB surface mount inductors and power converters
US8885299B1 (en) 2010-05-24 2014-11-11 Hutchinson Technology Incorporated Low resistance ground joints for dual stage actuation disk drive suspensions
US8426254B2 (en) * 2010-12-30 2013-04-23 Stmicroelectronics, Inc. Leadless semiconductor package with routable leads, and method of manufacture
US20130051018A1 (en) 2011-08-23 2013-02-28 Tyco Electronics Corporation Metal clad circuit board
US8941951B2 (en) 2012-11-28 2015-01-27 Hutchinson Technology Incorporated Head suspension flexure with integrated strain sensor and sputtered traces
US9611138B2 (en) 2014-10-14 2017-04-04 The Regents Of The University Of California Through-wafer interconnects for MEMS double-sided fabrication process (TWIDS)
US9366879B1 (en) 2014-12-02 2016-06-14 Hutchinson Technology Incorporated Camera lens suspension with polymer bearings
CN112164546B (zh) 2015-03-13 2022-05-03 住友电工印刷电路株式会社 平面线圈元件及平面线圈元件的制造方法
KR101762024B1 (ko) 2015-11-19 2017-07-26 삼성전기주식회사 코일 부품 및 그 실장 기판

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644091A (en) * 1987-06-26 1989-01-09 Sony Corp Plating
JPH0548247A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 導体パターン形成方法
US8144430B2 (en) * 2006-10-10 2012-03-27 Hutchinson Technology Incorporated Multi-layer ground plane structures for integrated lead suspensions
JP2010062325A (ja) * 2008-09-03 2010-03-18 Nitto Denko Corp 配線回路基板およびその製造方法
JP2010067317A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd サスペンション用基板
JP2011082302A (ja) * 2009-10-06 2011-04-21 Dainippon Printing Co Ltd 配線回路基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよび配線回路基板の製造方法
JP2012014754A (ja) * 2010-06-29 2012-01-19 Dainippon Printing Co Ltd サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP2014049170A (ja) * 2012-09-04 2014-03-17 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびそれらの製造方法
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device
CN104347262A (zh) * 2013-08-02 2015-02-11 乾坤科技股份有限公司 多层线圈的制造方法及磁性装置
US20150270053A1 (en) * 2014-03-18 2015-09-24 Samsung Electro-Mechanics Co., Ltd. Chip electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
KR20190082295A (ko) 2019-07-09
US10640879B2 (en) 2020-05-05
CN110140203A (zh) 2019-08-16
KR20230128394A (ko) 2023-09-04
US20180142370A1 (en) 2018-05-24
JP2020513475A (ja) 2020-05-14
WO2018094280A1 (en) 2018-05-24
US20200232112A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
JP2022184833A (ja) 高アスペクト比電気めっき構造及び異方性電気めっきプロセス
US11521785B2 (en) High density coil design and process
TWI488198B (zh) 多層線圈之製造方法
US11116081B2 (en) Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US10893609B2 (en) Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
US11903130B2 (en) Method of manufacturing laminated magnetic core inductor with insulating and interface layers
US20220351893A1 (en) High-Aspect Ratio Electroplated Structures And Anisotropic Electroplating Processes
KR20170003199A (ko) 박막형 코일 부품 및 그 제조방법
US20210321518A1 (en) Integrated Circuit with Laminated Magnetic Core Inductor and Magnetic Flux Closure Layer
JP2006287093A (ja) インダクタンス部品およびその製造方法
JP7494177B2 (ja) 電気メッキ構造
US20240170208A1 (en) High-Aspect Ratio Electroplated Structures And Anisotropic Electroplating Processes
JP2022507980A (ja) 高アスペクト比電気メッキ構造および異方性電気メッキ処理
KR20210096196A (ko) 고밀도 코일 설계 및 프로세스
US11749455B2 (en) Methods of fabricating ultra-miniature laminated magnetic cores and devices
TWI598903B (zh) 多層線圈之製造方法及磁性裝置
CN116666062A (zh) 叠层磁芯片上电感及其制造方法
JP2006287092A (ja) インダクタンス部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240423