JP4047669B2 - 積層プリント配線基板の製造方法 - Google Patents
積層プリント配線基板の製造方法 Download PDFInfo
- Publication number
- JP4047669B2 JP4047669B2 JP2002255023A JP2002255023A JP4047669B2 JP 4047669 B2 JP4047669 B2 JP 4047669B2 JP 2002255023 A JP2002255023 A JP 2002255023A JP 2002255023 A JP2002255023 A JP 2002255023A JP 4047669 B2 JP4047669 B2 JP 4047669B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- wiring pattern
- conductor layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、内蔵抵抗と内蔵コンデンサとを備える積層プリント配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来、内蔵抵抗を備える積層プリント配線基板の製造方法として、例えば、図９（ａ）に示すように、絶縁体層２１の上に抵抗体層２２が形成されており、抵抗体層２２上に銅箔等の金属箔からなる導電体層２３が形成されている積層体２４を用いる方法が知られている。抵抗体層２２は、導電体層２３よりもエッチングされにくいＮｉ−Ｐ系合金からなる。
【０００３】
前記積層体を用いて前記積層プリント配線基板の製造するときには、まず、図９（ａ）示のように、導電体層２３上に所定のパターンを備える第１のフォトレジスト層２５を形成する。前記パターンは、形成しようとする配線パターンに対応している。
【０００４】
次に、フォトレジスト層２５が形成された積層体２４を塩化第二銅溶液または塩化第二鉄溶液に浸漬することにより、第１のエッチングを行う。このようにすると、導電体層２３のうちフォトレジスト層２５に被覆されずに露出している部分はエッチングされるが、抵抗体層２２は導電体層２３よりもエッチングされにくいので、そのまま残される。この結果、図９（ｂ）示のように、フォトレジスト層２５に被覆されている部分の導電体層２３のみが抵抗体層２２上に積層されている状態の積層体２４が得られる。
【０００５】
そこで、次に、図９（ｂ）示の積層体２４を熱硫酸銅溶液に浸漬することにより、第２のエッチングを行う。前記熱硫酸銅溶液によれば、導電体層２３よりもエッチングされにくいＮｉ−Ｐ系合金からなる抵抗体層２２もエッチングされる。この結果、抵抗体層２２のうちフォトレジスト層２５と導電体層２３とに被覆されずに露出している部分がエッチングされ、図９（ｃ）示のように、フォトレジスト層２５に被覆されている部分の導電体層２３、抵抗体層２２のみが絶縁体層２１上に積層されている状態の積層体２４が得られる。
【０００６】
そして、フォトレジスト層２５を剥離すると、図９（ｄ）示のように、絶縁体層２１上に、抵抗体層２２と導電体層２３が積層された配線パターン２６が形成される。
【０００７】
次に、図９（ｅ）示のように、配線パターン２６のうち、抵抗を形成しようとする部分の導電体層２３のみが露出されるように、第２のフォトレジスト層２７を形成する。そして、フォトレジスト層２７が形成された積層体を銅アンモニウム錯イオンを主成分とするアルカリ水溶液に浸漬して第３のエッチングを行うと、フォトレジスト層２７に被覆されずに露出している部分の導電体層２３のみがエッチングされる。次いで、フォトレジスト層２７を剥離すると、図９（ｆ）示のように、配線パターン２６の一部に、抵抗体層２２上に間隔を存して導電体層２３，２３が配設された内蔵抵抗２８を備えるプリント配線基板２９が得られる。
【０００８】
プリント配線基板２９は、図示しない他の基板と積層することにより、内蔵抵抗２８を備える積層プリント配線基板を形成することができる。
【０００９】
また、従来、内蔵コンデンサを備える積層プリント配線基板の製造方法として、例えば、図１０（ａ）に示すように、絶縁体層３１の両面に銅箔等の金属箔からなる導電体層３２が形成されている積層体３３を用いる方法が知られている。
【００１０】
積層体３３を用いて前記積層プリント配線基板の製造するときには、まず、図１０（ｂ）示のように、積層体３３の両面の導電体層３２上に所定のパターンを備えるフォトレジスト層３４を形成する。前記パターンは、形成しようとする配線パターンに対応し、しかも絶縁体層３１を挟んで相対向する部分を備えている。
【００１１】
次に、フォトレジスト層３４が形成された積層体３３を塩化第二銅溶液または塩化第二鉄溶液に浸漬してエッチングを行うと、導電体層３２のうちフォトレジスト層３４に被覆されずに露出している部分がエッチングされ、図１０（ｃ）示のように、フォトレジスト層３４に被覆されている部分の導電体層３２のみが絶縁体層３１上に積層されている状態の積層体３３が得られる。
【００１２】
そこで、次に、フォトレジスト層３４を剥離すると、図１０（ｄ）示のように、絶縁体層３１上に導電体層３２からなる配線パターン３５が形成され、両面の導電体層３２，３２が絶縁体層３１を挟んで相対向する部分が内蔵コンデンサ３６とされたプリント配線基板３７が得られる。内蔵コンデンサ３６は、相対向する両面の導電体層３２，３２と、その間に挟まれた絶縁体層３１とからなる。
【００１３】
プリント配線基板３７は、図示しない他の基板と積層することにより、内蔵コンデンサ３６を備える積層プリント配線基板を形成することができる。
【００１４】
そこで、図１１に示すように、内蔵抵抗２８を備えるプリント配線基板２９と、内蔵コンデンサ３６を備えるプリント配線基板３７とを積層し、真空プレス等により一体化することにより、内蔵抵抗２８と内蔵コンデンサ３６とを備える積層プリント配線基板３８を形成することができる。
【００１５】
しかしながら、前記のようにして形成される積層プリント配線基板３８では、内蔵抵抗２８を備える配線パターン２６と、内蔵コンデンサ３６を備える配線パターン３５とが異なる層にあり、配線上制約を受けることがあるという不都合がある。
【００１６】
【発明が解決しようとする課題】
本発明は、かかる不都合を解消して、配線の自由度を高くすることができる積層プリント配線基板を容易に製造することができる製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
かかる目的を達成するために、本発明の積層プリント配線基板の製造方法は、第１の絶縁体層と、該第１の絶縁体層上に備えられた抵抗体層と、該抵抗体層の上に備えられた導電体層とからなり、該抵抗体層は該導電体層よりもエッチングされにくい材料により形成されている積層体に対し、該導電体層の上に所定のパターンを備える第１のフォトレジスト層を形成する工程と、第１のフォトレジスト層から露出している該導電体層の露出部分と、該露出部分の下の抵抗体層とを、該抵抗体層と導電体層との両方をエッチング可能な溶液により、該抵抗体層と導電体層との両方を１回の処理でエッチングした後、第１のフォトレジスト層を剥離し、第１のフォトレジスト層に被覆されていた部分に、該抵抗体層と該導電体層とからなる第１の電極と、該抵抗体層と該導電体層とからなり該第１の電極に接続された所定の第１の配線パターンとを形成する工程と、第１の電極と第１の配線パターンとの上に、該第１の配線パターンを形成する該導電体層の少なくとも一部を露出する第２のフォトレジスト層を形成する工程と、第２のフォトレジスト層から露出している該導電体層の露出部分を、該導電体層のみをエッチングする溶液によりエッチングした後、第２のフォトレジスト層を剥離し、第２のフォトレジスト層に被覆されていた部分に、該抵抗体層の上に間隔を存して該導電体層が配設された内蔵抵抗を形成する工程と、該第１の電極と該内蔵抵抗を含む第１の配線パターンとが形成された該積層体に対し、該絶縁体層の第１の配線パターンが形成されている面と反対側の面に、該第１の電極に対向する第２の電極を設け、第１、第２の両電極と該両電極間の第１の絶縁体層とからなる内蔵コンデンサを形成する工程とを備えることを特徴とする。
【００１８】
本発明の製造方法は、第１の絶縁体層と、該第１の絶縁体層上に備えられた抵抗体層と、該抵抗体層の上に備えられた導電体層とからなる積層体を用いて、積層プリント配線基板を製造する。前記抵抗体層は、前記導電体層よりもエッチングされにくい材料により形成されている。
【００１９】
本発明の製造方法では、まず、前記積層体の前記導電体層上に所定のパターンを備える第１のフォトレジスト層を形成する。前記所定のパターンは、形成しようとする第１の配線パターンに対応している。
【００２０】
次に、第１のフォトレジスト層から露出している前記導電体層の露出部分と、該露出部分の下の抵抗体層とを、該抵抗体層と導電体層との両方をエッチング可能な溶液によりエッチングする。この結果、前記エッチングの後、第１のフォトレジスト層を剥離すると、第１のフォトレジスト層に被覆されていた部分に、第１の電極と、該電極に接続された所定の第１の配線パターンとが形成される。前記第１の電極と前記第１の配線パターンとは、共に、前記抵抗体層と前記導電体層とが積層された構成を備えている。
【００２１】
次に、前記第１の電極と前記第１の配線パターンとの上に、該第１の配線パターンを形成する前記導電体層の少なくとも一部を露出する第２のフォトレジスト層を形成する。そして、第２のフォトレジスト層から露出している前記導電体層の露出部分を、該導電体層のみをエッチングする溶液によりエッチングする。前記溶液によれば、前記導電体層のみがエッチングされるので、前記導電体層の露出部分の下の前記抵抗体層はエッチングされずにそのまま残される。
【００２２】
この結果、前記エッチングの後、第２のフォトレジスト層を剥離すると、第２のフォトレジスト層に被覆されていた部分に、前記抵抗体層の上に間隔を存して前記導電体層が配設され、該抵抗体層と該導電体層とにより内蔵抵抗が形成される。
【００２３】
次に、前記第１の電極と前記内蔵抵抗を含む第１の配線パターンとが形成された前記積層体に対して、前記絶縁体層の該第１の配線パターンが形成されている面と反対側の面に、該第１の電極に対向する第２の電極を設ける。このようにすると、前記第１の電極と第２の電極とが、前記絶縁体層を挟んで相対向して配置されることとなり、両電極と両電極間に挟まれた第１の絶縁体層とからなる内蔵コンデンサが形成される。
【００２４】
本発明の製造方法によれば、第１のフォトレジスト層から露出している部分のエッチングを、前記抵抗体層と前記導電体層との両方をエッチング可能な溶液による１回の処理でエッチングすることができるので、前記抵抗体層と前記導電体層とをそれぞれ異なる溶液によりエッチングする必要がない。従って、工程を簡略化することができ、内蔵抵抗と内蔵コンデンサとを含む積層プリント配線基板を容易に製造することができる。
【００２５】
また、本発明の製造方法によれば、前記内蔵抵抗を備える配線パターンは、前記内蔵コンデンサを構成する第１の電極に接続されており、前記内蔵抵抗と前記内蔵コンデンサとを同一の層に備え、配線の自由度を高くすることができる積層プリント配線基板を製造することができる。
【００２６】
本発明の製造方法では、第１のフォトレジスト層から露出している部分のエッチングを、前記抵抗体層と前記導電体層との両方をエッチング可能な溶液によりエッチングする。そこで、前記抵抗体層は、全体の１０〜２０重量％のリンを含むＮｉ−Ｐ系合金からなり、前記導電体層は銅箔からなることが好ましい。また、前記抵抗体層と前記導電体層との両方をエッチング可能な溶液は、加温された塩化第二銅溶液または塩化第二鉄溶液であることが好ましい。
【００２７】
前記Ｎｉ−Ｐ系合金は、全体の１０〜２０重量％のリンを含むことにより、アモルファス（非晶質）となる。前記アモルファスのＮｉ−Ｐ系合金は、比抵抗が１５０〜２００μΩ・ｃｍと大きく、抵抗温度係数が１００ｐｐｍ／℃と小さいので、前記抵抗体層に適している。
【００２８】
前記Ｎｉ−Ｐ系合金は、リンの含有量が全体の１０重量％未満であると結晶質となり、比抵抗が３０〜７５μΩ・ｃｍと小さく、抵抗温度係数が３００〜１０００ｐｐｍ／℃と大きいので、前記抵抗体層に適さない。また、前記Ｎｉ−Ｐ系合金は、リンの含有量が全体の２０重量％を超えると、金属間化合物を形成し、比抵抗は低く、抵抗温度係数が著しく高くなるばかりか、機械的強度も著しく低減するので、前記抵抗体層に適さない。
【００２９】
また、前記加温された塩化第二銅溶液または塩化第二鉄溶液によるエッチングは、前記抵抗体層と前記導電体層との両方をエッチングするために、該溶液を０．５〜５ｋｇ／ｃｍ２の圧力で噴射することにより行うことが好ましい。前記溶液の噴射圧が０．５ｋｇ／ｃｍ２未満では、Ｎｉ−Ｐ合金からなる前記抵抗体層をエッチングすることが難しい。また、前記溶液の噴射圧が５ｋｇ／ｃｍ２を超えると、エッチング速度のコントロールが難しい上、該噴射圧により、前記絶縁体層と前記抵抗体層と前記導電体層とからなる積層体が変形する虞がある。
【００３０】
また、前記抵抗体層は、前記加温された塩化第二銅溶液または塩化第二鉄溶液によりエッチング可能とするために、膜厚が１μｍ以下であることが好ましい。
【００３１】
また、本発明の製造方法では、さらに、前記第１の配線パターンに能動部品を実装する工程と、前記第１の配線パターンに、該能動部品を収容する凹部を備える第２の絶縁体層を介して金属箔を積層して、第１の配線パターンと、第２の絶縁体層と、該金属箔とを一体化する工程と、前記金属箔と前記第１の配線パターンとを接続する層間接続を形成する工程と、前記金属箔をエッチングして所定の第２の配線パターンを形成する工程とを備えていてもよい。
【００３２】
前記製造方法では、まず、内部に前記内蔵抵抗と内蔵コンデンサとが形成された前記積層プリント配線基板に対し、前記第１の配線パターンに半導体素子等の能動部品を実装する。
【００３３】
このようにすると、前記積層プリント配線基板の表面には前記能動部品が突出している。そこで、次に、前記第１の配線パターンに、該能動部品を収容する凹部を備える第２の絶縁体層を介して金属箔を積層する。
【００３４】
前記操作は、例えば、所定の位置にバンプを形成した前記金属箔を用いて行うことができる。この場合には、まず、前記金属箔の所定の位置にバンプを形成した後、前記金属箔の前記バンプが形成された面に、前記能動部品を収容する凹部を備える第２の絶縁体層を積層する。そして、前記バンプを前記第２の絶縁体層に貫通させ、該バンプの先端を露出せしめる。
【００３５】
次いで前記金属箔と第２の絶縁体層との積層体を、前記能動部品が実装された第１の配線パターンを積層し、前記金属箔と、第２の絶縁体層と、第１の配線パターンとを真空プレス等により一体化する。このようにすると、前記第２の絶縁体層から露出した前記バンプの先端が第１の配線パターンに圧着せしめられ、該バンプにより、前記金属箔と第１の配線パターンとを接続する層間接続が形成される。そこで、次に、前記金属箔をエッチングして所定の第２の配線パターンを形成する。
【００３６】
また、前記製造方法では、半導体素子等の能動部品が実装された前記第１の配線パターンに、該能動部品を収容する凹部を備える第２の絶縁体層を介して金属箔を積層する操作を、バンプを備えていない前記金属箔を用いて行ってもよい。この場合には、まず、前記能動部品が実装された第１の配線パターンに、前記能動部品を収容する凹部を備える第２の絶縁体層を積層し、第２の絶縁体層の上に前記金属箔を積層する。そして、第１の配線パターンと、第２の絶縁体層と、前記金属箔とを真空プレス等により一体化した後、前記金属箔をエッチングして所定の第２の配線パターンを形成する。
【００３７】
次に、前記第２の配線パターンが形成された前記金属箔と、第２の絶縁体層とを貫通して前記第１の配線パターンに達する穴部を形成する。そして、前記穴部の内面を導電体のめっき層により被覆することにより、前記金属箔と、第１の配線パターンとを接続する層間接続を形成する。
【００３８】
前記第２の絶縁体層は、例えば、前記能動部品を収容する窓部を備える第３の絶縁体層と、前記窓部が形成されていない第４の絶縁体層とを積層し、第３の絶縁体層の窓部を第４の絶縁体層で閉塞して、該能動部品を収容する凹部とすることにより形成することができる。第３、第４の各絶縁体層は、プリプレグ等を用いることができる。
【００３９】
この結果、本発明の製造方法によれば、前記内蔵抵抗と内蔵コンデンサとを備える前記積層プリント配線基板に、さらに前記能動部品を内蔵させることができる。
【００４０】
前記能動部品は、前記積層プリント配線基板に内蔵されており、しかも前記内蔵抵抗と内蔵コンデンサとを形成することにより高密度化された配線が電磁波シールドとして働くので、外部からの電磁波ノイズの影響を受けにくくなる。また、前記能動部品は、前記積層プリント配線基板に内蔵されることにより配線長が短縮されるので、ＧＨｚ級の信号に対しても誤作動を低減することができる。
【００４１】
【発明の実施の形態】
次に、添付の図面を参照しながら本発明の実施の形態についてさらに詳しく説明する。図１及び図２は本発明の第１の実施形態の製造方法を示す説明的断面図、図３乃至図６は本発明の第２の実施形態の製造方法を示す説明的断面図、図７及び図８は本発明の第３の実施形態の製造方法を示す説明的断面図である。
【００４２】
次に、本発明の第１の実施形態について説明する。
【００４３】
第１の実施形態の製造方法は、図１（ａ）示のように、絶縁体層１の上に、全体の１０〜２０重量％のリンを含むＮｉ−Ｐ系合金からなる抵抗体層２を備え、抵抗体層２の上にさらに銅箔からなる導電体層３を備える積層体４を用いる。前記積層体４は、前記絶縁体層１の上に、一方の面に抵抗体層２を備える電解銅箔を、抵抗体層２の側で積層することにより形成することができる。
【００４４】
前記電解銅箔に備えられる抵抗体層２を形成する前記Ｎｉ−Ｐ系合金としては、Ｎｉ−Ｐ、Ｎｉ−Ｐ−Ｃｕ、Ｎｉ−Ｐ−Ｃｒ、Ｎｉ−Ｐ−Ｆｅ、Ｎｉ−Ｐ−Ｗ等の組成を備える合金を挙げることができる。また、前記電解銅箔において、抵抗体層２と反対側の面は、表面粗度Ｒｚが１〜１０μｍの範囲にあり、下地層とシランカップリング層とからなる１〜１００ｎｍの範囲の厚さの防錆処理が施されている。前記下地層は、亜鉛層からなるもの、亜鉛層とクロメート層とからなるもの、ニッケル層と亜鉛層とからなるもの、ニッケル層と亜鉛層とクロメート層とからなるもの、銅−亜鉛合金層とクロメート層とからなるもの等を挙げることができる。このような電解銅箔として、例えば、三井金属株式会社製３ＥＣ−ＩＩＩ（商品名）等を挙げることができる。
【００４５】
本実施形態の製造方法では、まず、図１（ａ）示のように、導電体層３の上に所定の配線パターンに対応するパターンを備える第１のフォトレジスト層５を形成する。
【００４６】
次に、第１のフォトレジスト層５から露出している導電体層３の露出部分と、該露出部分の下の抵抗体層２との両方を３０〜８５℃の範囲の温度に加温された塩化第二銅溶液または塩化第二鉄溶液によりエッチングする。前記エッチングは、第１のフォトレジスト層５が形成された積層体４を水平に搬送しながら、前記塩化第二銅溶液または塩化第二鉄溶液を０．５〜５ｋｇ／ｃｍ２の圧力で積層体４の表面に噴射することにより行う。
【００４７】
この結果、図１（ｂ）示のように、導電体層３の前記露出部分と、該露出部分の下の抵抗体層２とがエッチングされ、第１のフォトレジスト層５に被覆されている部分の導電体層３と、抵抗体層２とのみが絶縁体層１上に積層されている状態の積層体４が得られる。前記エッチングの後、第１のフォトレジスト層５を剥離すると、図１（ｃ）示のように、第１のフォトレジスト層５に被覆されていた部分に、第１の電極６ａと、所定の配線パターン６ｂとが形成される。第１の電極６ａと配線パターン６ｂとは、共に抵抗体層２と導電体層３とが積層された構成を備えており、配線パターン６ｂは図示しない部分で第１の電極６ａに接続されている。
【００４８】
次に、図１（ｄ）示のように、第１の電極６ａと配線パターン６ｂとの上に、配線パターン６ｂを形成する導電体層３の少なくとも一部を露出する第２のフォトレジスト層７を形成する。そして、第２のフォトレジスト層７から露出している導電体層３の露出部分を、３０〜８５℃の範囲の温度に加温された銅アンモニウム錯イオンを主成分とするアルカリ水溶液によりエッチングする。前記エッチングは、第２のフォトレジスト層７が形成された積層体４を前記銅アンモニウム錯イオンを主成分とするアルカリ水溶液に浸漬して水平に搬送することにより行う。
【００４９】
前記エッチングによれば、導電体層３の露出部分のみがエッチングされるので、該露出部分の下の抵抗体層２はエッチングされずにそのまま残される。この結果、前記エッチングの後、第２のフォトレジスト層７を剥離すると、図１（ｅ）示のように、第２のフォトレジスト層７に被覆されていた部分に、抵抗体層２の上に間隔を存して導電体層３，３が配設され、該抵抗体層２と導電体層３，３とにより内蔵抵抗８が形成される。
【００５０】
このとき、第１の電極６ａは第２のフォトレジスト層７に保護されているので、前記エッチングを受けることがなく、図１（ｃ）と同一の状態で残される。そして、内蔵抵抗８が形成された配線パターン６ｂは図示しない部分で第１の電極６ａに接続されている。
【００５１】
次に、図２（ａ）示のように、第１の電極６ａと、内蔵抵抗８を含む配線パターン６ｂとが形成された積層体４を、絶縁体層１の配線パターン６ｂが形成されている面と反対側の面で、第１の電極６ａに対向する第２の電極９を備える配線基板１０に積層する。配線基板１０は、絶縁体層１１の上に配線パターン９ａが形成されており、配線パターン９ａの一部に第２の電極９が形成されている。
【００５２】
次に、積層体４を配線基板１０に積層して真空プレス等により、積層体４と配線基板１０とを一体化する。この結果、図２（ｂ）示のように、相対向して配置された両電極６ａ，９と、両電極６ａ，９の間に挟まれた絶縁体層１とにより形成される内蔵コンデンサ１２を備える積層プリント配線基板１３を得ることができる。積層プリント配線基板１３では、第１の電極６ａと配線パターン６ｂとからなる同一の層に、内蔵抵抗８と内蔵コンデンサ１２とが配設されている。
【００５３】
本実施形態では、第１の電極６ａと、内蔵抵抗８を含む配線パターン６ｂとが形成された積層体４を、第１の電極６ａに対向する第２の電極９を備える配線基板１０に積層するようにしている。しかし、これに代えて、絶縁体層１の両面に抵抗体層２と導電体層３とが形成された積層体を用い、該積層体の一方の面に第１の電極６ａと配線パターン６ｂとを形成する際に、同時に該積層体の他方の面に、第１の電極６ａに対向する第２の電極９を形成するようにしてもよい。
【００５４】
次に、本発明の第２の実施形態について説明する。
【００５５】
第２の実施形態の製造方法では、まず図３示のように、第１の実施形態で得られた内蔵抵抗８と内蔵コンデンサ１２とを備える積層プリント配線基板１３の配線パターン６ｂに、半導体素子等の能動部品１４を実装する。能動部品１４の実装は、半田付け等の通常の方法により行うことができる。尚、図３では、配線パターン６ｂと、配線パターン６ｂの一部を構成する電極６ａとに能動部品１４が実装されるように示されているが、能動部品１４が実装される部位はこれに限られるものでないことは、言うまでもない。
【００５６】
次に、図４示のように、能動部品１４が実装された積層プリント配線基板１３にプリプレグ等の絶縁体層１６ａ，１６ｂを介して、銅箔１７を積層する。このとき、積層プリント配線基板１３の表面には能動部品１４が突出している。そこで、まず、能動部品１４を収容する部分を刳り抜いて窓部１５を形成した絶縁体層１６ａを積層プリント配線基板１３上に積層し、次いで窓部１５が形成されていない絶縁体層１６ｂを絶縁体層１６ａ上に積層する。
【００５７】
次に、絶縁体層１６ｂ上に銅箔１７を積層し、真空プレス等により一体化する。この結果、図５示のように、積層プリント配線基板１３、絶縁体層１６ａ，１６ｂ、銅箔１７が一体化された積層体１３ａが得られる。
【００５８】
次に、図６（ａ）示のように、積層体１３ａの銅箔１７に常法によりエッチングを施して、所定の配線パターン１７ａを形成し、配線パターン１７ａの所定の位置にレーザー光を照射して穴部１８を形成する。穴部１８は、配線パターン１７ａと、絶縁体層１６ａ，１６ｂとを貫通して、配線パターン６ｂに達している。そして、図６（ｂ）示のように、穴部１８の内面を銅めっき層１８ａにより被覆してレーザービア１９を形成することにより、配線パターン６ａと配線パターン１７ａとを接続する層間接続が形成される。
【００５９】
この結果、内蔵抵抗８と内蔵コンデンサ１２とを備え、さらに能動部品１４が内蔵された積層プリント配線基板１３ｂを得ることができる。積層プリント配線基板１３ｂにおいて、能動部品１４は絶縁体層１６ａ，１６ｂにより形成される凹部１５に収容されている。
【００６０】
次に、本発明の第３の実施形態について説明する。
【００６１】
第３の実施形態の製造方法は、第２の実施形態において、能動部品１４が実装された積層プリント配線基板１３にプリプレグ等の絶縁体層１６ａ，１６ｂを介して、銅箔１７を積層する際に、図７（ａ）示のように、バンプ２０を備える銅箔１７を用いるものである。
【００６２】
本実施形態では、まず図７（ａ）示のように、銅箔１７の所定の位置に、導電ペーストのスクリーン印刷等により、バンプ２０を形成する。そして、バンプ２０が形成された銅箔１７に絶縁体層１６ｂと、窓部１５を備える絶縁体層１６ａとを積層して、バンプ２０を絶縁体層１６ｂ，１６ａに貫通させ、図７（ｂ）示のようにバンプ２０の先端を絶縁体層１６ａから露出せしめる。
【００６３】
次に、図８（ａ）示のように、バンプ２０の先端を絶縁体層１６ａから露出した、銅箔１７、絶縁体層１６ｂ，１６ａの積層体を、能動部品１４が実装された積層プリント配線基板１３に積層し、該積層体と積層プリント配線基板１３とを真空プレス等により一体化する。この結果、バンプ２０の先端が配線パターン６ｂに圧着せしめられる。
【００６４】
次に、図８（ｂ）示のように、銅箔１７をエッチングして配線パターン１７ａを形成することにより、内蔵抵抗８と内蔵コンデンサ１２とを備え、さらに能動部品１４が内蔵された積層プリント配線基板１３ｃを得ることができる。積層プリント配線基板１３ｃでは、バンプ２０により配線パターン６ｂと配線パターン１７ａとを接続する層間接続が形成されている。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す説明的断面図。
【図２】本発明の第１の実施形態を示す説明的断面図。
【図３】本発明の第２の実施形態を示す説明的断面図。
【図４】本発明の第２の実施形態を示す説明的断面図。
【図５】本発明の第２の実施形態を示す説明的断面図。
【図６】本発明の第２の実施形態を示す説明的断面図。
【図７】本発明の第３の実施形態を示す説明的断面図。
【図８】本発明の第３の実施形態を示す説明的断面図。
【図９】内蔵抵抗を備える積層プリント配線基板の従来の製造方法を示す説明的断面図。
【図１０】内蔵コンデンサを備える積層プリント配線基板の従来の製造方法を示す説明的断面図。
【図１１】内蔵抵抗と内蔵コンデンサとを備える従来の積層プリント配線基板の構成を示す説明的断面図。
【符号の説明】
１…第１の絶縁体層、 ２…抵抗体層、 ３…導電体層、 ４…積層体、 ５…第１のフォトレジスト層、 ６ａ…第１の電極、 ６ｂ…第１の配線パターン、 ７…第２のフォトレジスト層、 ８…内蔵抵抗、 ９…第２の電極、 １２…内蔵コンデンサ、 １３…積層プリント配線基板、 １４…能動部品、 １５…凹部、 １６ａ，１６ｂ…第２の絶縁体層、 １７…金属箔、 １７ａ…第２の配線パターン、 １９…層間接続、 ２０…バンプ（層間接続）。
【発明の属する技術分野】
本発明は、内蔵抵抗と内蔵コンデンサとを備える積層プリント配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来、内蔵抵抗を備える積層プリント配線基板の製造方法として、例えば、図９（ａ）に示すように、絶縁体層２１の上に抵抗体層２２が形成されており、抵抗体層２２上に銅箔等の金属箔からなる導電体層２３が形成されている積層体２４を用いる方法が知られている。抵抗体層２２は、導電体層２３よりもエッチングされにくいＮｉ−Ｐ系合金からなる。
【０００３】
前記積層体を用いて前記積層プリント配線基板の製造するときには、まず、図９（ａ）示のように、導電体層２３上に所定のパターンを備える第１のフォトレジスト層２５を形成する。前記パターンは、形成しようとする配線パターンに対応している。
【０００４】
次に、フォトレジスト層２５が形成された積層体２４を塩化第二銅溶液または塩化第二鉄溶液に浸漬することにより、第１のエッチングを行う。このようにすると、導電体層２３のうちフォトレジスト層２５に被覆されずに露出している部分はエッチングされるが、抵抗体層２２は導電体層２３よりもエッチングされにくいので、そのまま残される。この結果、図９（ｂ）示のように、フォトレジスト層２５に被覆されている部分の導電体層２３のみが抵抗体層２２上に積層されている状態の積層体２４が得られる。
【０００５】
そこで、次に、図９（ｂ）示の積層体２４を熱硫酸銅溶液に浸漬することにより、第２のエッチングを行う。前記熱硫酸銅溶液によれば、導電体層２３よりもエッチングされにくいＮｉ−Ｐ系合金からなる抵抗体層２２もエッチングされる。この結果、抵抗体層２２のうちフォトレジスト層２５と導電体層２３とに被覆されずに露出している部分がエッチングされ、図９（ｃ）示のように、フォトレジスト層２５に被覆されている部分の導電体層２３、抵抗体層２２のみが絶縁体層２１上に積層されている状態の積層体２４が得られる。
【０００６】
そして、フォトレジスト層２５を剥離すると、図９（ｄ）示のように、絶縁体層２１上に、抵抗体層２２と導電体層２３が積層された配線パターン２６が形成される。
【０００７】
次に、図９（ｅ）示のように、配線パターン２６のうち、抵抗を形成しようとする部分の導電体層２３のみが露出されるように、第２のフォトレジスト層２７を形成する。そして、フォトレジスト層２７が形成された積層体を銅アンモニウム錯イオンを主成分とするアルカリ水溶液に浸漬して第３のエッチングを行うと、フォトレジスト層２７に被覆されずに露出している部分の導電体層２３のみがエッチングされる。次いで、フォトレジスト層２７を剥離すると、図９（ｆ）示のように、配線パターン２６の一部に、抵抗体層２２上に間隔を存して導電体層２３，２３が配設された内蔵抵抗２８を備えるプリント配線基板２９が得られる。
【０００８】
プリント配線基板２９は、図示しない他の基板と積層することにより、内蔵抵抗２８を備える積層プリント配線基板を形成することができる。
【０００９】
また、従来、内蔵コンデンサを備える積層プリント配線基板の製造方法として、例えば、図１０（ａ）に示すように、絶縁体層３１の両面に銅箔等の金属箔からなる導電体層３２が形成されている積層体３３を用いる方法が知られている。
【００１０】
積層体３３を用いて前記積層プリント配線基板の製造するときには、まず、図１０（ｂ）示のように、積層体３３の両面の導電体層３２上に所定のパターンを備えるフォトレジスト層３４を形成する。前記パターンは、形成しようとする配線パターンに対応し、しかも絶縁体層３１を挟んで相対向する部分を備えている。
【００１１】
次に、フォトレジスト層３４が形成された積層体３３を塩化第二銅溶液または塩化第二鉄溶液に浸漬してエッチングを行うと、導電体層３２のうちフォトレジスト層３４に被覆されずに露出している部分がエッチングされ、図１０（ｃ）示のように、フォトレジスト層３４に被覆されている部分の導電体層３２のみが絶縁体層３１上に積層されている状態の積層体３３が得られる。
【００１２】
そこで、次に、フォトレジスト層３４を剥離すると、図１０（ｄ）示のように、絶縁体層３１上に導電体層３２からなる配線パターン３５が形成され、両面の導電体層３２，３２が絶縁体層３１を挟んで相対向する部分が内蔵コンデンサ３６とされたプリント配線基板３７が得られる。内蔵コンデンサ３６は、相対向する両面の導電体層３２，３２と、その間に挟まれた絶縁体層３１とからなる。
【００１３】
プリント配線基板３７は、図示しない他の基板と積層することにより、内蔵コンデンサ３６を備える積層プリント配線基板を形成することができる。
【００１４】
そこで、図１１に示すように、内蔵抵抗２８を備えるプリント配線基板２９と、内蔵コンデンサ３６を備えるプリント配線基板３７とを積層し、真空プレス等により一体化することにより、内蔵抵抗２８と内蔵コンデンサ３６とを備える積層プリント配線基板３８を形成することができる。
【００１５】
しかしながら、前記のようにして形成される積層プリント配線基板３８では、内蔵抵抗２８を備える配線パターン２６と、内蔵コンデンサ３６を備える配線パターン３５とが異なる層にあり、配線上制約を受けることがあるという不都合がある。
【００１６】
【発明が解決しようとする課題】
本発明は、かかる不都合を解消して、配線の自由度を高くすることができる積層プリント配線基板を容易に製造することができる製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
かかる目的を達成するために、本発明の積層プリント配線基板の製造方法は、第１の絶縁体層と、該第１の絶縁体層上に備えられた抵抗体層と、該抵抗体層の上に備えられた導電体層とからなり、該抵抗体層は該導電体層よりもエッチングされにくい材料により形成されている積層体に対し、該導電体層の上に所定のパターンを備える第１のフォトレジスト層を形成する工程と、第１のフォトレジスト層から露出している該導電体層の露出部分と、該露出部分の下の抵抗体層とを、該抵抗体層と導電体層との両方をエッチング可能な溶液により、該抵抗体層と導電体層との両方を１回の処理でエッチングした後、第１のフォトレジスト層を剥離し、第１のフォトレジスト層に被覆されていた部分に、該抵抗体層と該導電体層とからなる第１の電極と、該抵抗体層と該導電体層とからなり該第１の電極に接続された所定の第１の配線パターンとを形成する工程と、第１の電極と第１の配線パターンとの上に、該第１の配線パターンを形成する該導電体層の少なくとも一部を露出する第２のフォトレジスト層を形成する工程と、第２のフォトレジスト層から露出している該導電体層の露出部分を、該導電体層のみをエッチングする溶液によりエッチングした後、第２のフォトレジスト層を剥離し、第２のフォトレジスト層に被覆されていた部分に、該抵抗体層の上に間隔を存して該導電体層が配設された内蔵抵抗を形成する工程と、該第１の電極と該内蔵抵抗を含む第１の配線パターンとが形成された該積層体に対し、該絶縁体層の第１の配線パターンが形成されている面と反対側の面に、該第１の電極に対向する第２の電極を設け、第１、第２の両電極と該両電極間の第１の絶縁体層とからなる内蔵コンデンサを形成する工程とを備えることを特徴とする。
【００１８】
本発明の製造方法は、第１の絶縁体層と、該第１の絶縁体層上に備えられた抵抗体層と、該抵抗体層の上に備えられた導電体層とからなる積層体を用いて、積層プリント配線基板を製造する。前記抵抗体層は、前記導電体層よりもエッチングされにくい材料により形成されている。
【００１９】
本発明の製造方法では、まず、前記積層体の前記導電体層上に所定のパターンを備える第１のフォトレジスト層を形成する。前記所定のパターンは、形成しようとする第１の配線パターンに対応している。
【００２０】
次に、第１のフォトレジスト層から露出している前記導電体層の露出部分と、該露出部分の下の抵抗体層とを、該抵抗体層と導電体層との両方をエッチング可能な溶液によりエッチングする。この結果、前記エッチングの後、第１のフォトレジスト層を剥離すると、第１のフォトレジスト層に被覆されていた部分に、第１の電極と、該電極に接続された所定の第１の配線パターンとが形成される。前記第１の電極と前記第１の配線パターンとは、共に、前記抵抗体層と前記導電体層とが積層された構成を備えている。
【００２１】
次に、前記第１の電極と前記第１の配線パターンとの上に、該第１の配線パターンを形成する前記導電体層の少なくとも一部を露出する第２のフォトレジスト層を形成する。そして、第２のフォトレジスト層から露出している前記導電体層の露出部分を、該導電体層のみをエッチングする溶液によりエッチングする。前記溶液によれば、前記導電体層のみがエッチングされるので、前記導電体層の露出部分の下の前記抵抗体層はエッチングされずにそのまま残される。
【００２２】
この結果、前記エッチングの後、第２のフォトレジスト層を剥離すると、第２のフォトレジスト層に被覆されていた部分に、前記抵抗体層の上に間隔を存して前記導電体層が配設され、該抵抗体層と該導電体層とにより内蔵抵抗が形成される。
【００２３】
次に、前記第１の電極と前記内蔵抵抗を含む第１の配線パターンとが形成された前記積層体に対して、前記絶縁体層の該第１の配線パターンが形成されている面と反対側の面に、該第１の電極に対向する第２の電極を設ける。このようにすると、前記第１の電極と第２の電極とが、前記絶縁体層を挟んで相対向して配置されることとなり、両電極と両電極間に挟まれた第１の絶縁体層とからなる内蔵コンデンサが形成される。
【００２４】
本発明の製造方法によれば、第１のフォトレジスト層から露出している部分のエッチングを、前記抵抗体層と前記導電体層との両方をエッチング可能な溶液による１回の処理でエッチングすることができるので、前記抵抗体層と前記導電体層とをそれぞれ異なる溶液によりエッチングする必要がない。従って、工程を簡略化することができ、内蔵抵抗と内蔵コンデンサとを含む積層プリント配線基板を容易に製造することができる。
【００２５】
また、本発明の製造方法によれば、前記内蔵抵抗を備える配線パターンは、前記内蔵コンデンサを構成する第１の電極に接続されており、前記内蔵抵抗と前記内蔵コンデンサとを同一の層に備え、配線の自由度を高くすることができる積層プリント配線基板を製造することができる。
【００２６】
本発明の製造方法では、第１のフォトレジスト層から露出している部分のエッチングを、前記抵抗体層と前記導電体層との両方をエッチング可能な溶液によりエッチングする。そこで、前記抵抗体層は、全体の１０〜２０重量％のリンを含むＮｉ−Ｐ系合金からなり、前記導電体層は銅箔からなることが好ましい。また、前記抵抗体層と前記導電体層との両方をエッチング可能な溶液は、加温された塩化第二銅溶液または塩化第二鉄溶液であることが好ましい。
【００２７】
前記Ｎｉ−Ｐ系合金は、全体の１０〜２０重量％のリンを含むことにより、アモルファス（非晶質）となる。前記アモルファスのＮｉ−Ｐ系合金は、比抵抗が１５０〜２００μΩ・ｃｍと大きく、抵抗温度係数が１００ｐｐｍ／℃と小さいので、前記抵抗体層に適している。
【００２８】
前記Ｎｉ−Ｐ系合金は、リンの含有量が全体の１０重量％未満であると結晶質となり、比抵抗が３０〜７５μΩ・ｃｍと小さく、抵抗温度係数が３００〜１０００ｐｐｍ／℃と大きいので、前記抵抗体層に適さない。また、前記Ｎｉ−Ｐ系合金は、リンの含有量が全体の２０重量％を超えると、金属間化合物を形成し、比抵抗は低く、抵抗温度係数が著しく高くなるばかりか、機械的強度も著しく低減するので、前記抵抗体層に適さない。
【００２９】
また、前記加温された塩化第二銅溶液または塩化第二鉄溶液によるエッチングは、前記抵抗体層と前記導電体層との両方をエッチングするために、該溶液を０．５〜５ｋｇ／ｃｍ２の圧力で噴射することにより行うことが好ましい。前記溶液の噴射圧が０．５ｋｇ／ｃｍ２未満では、Ｎｉ−Ｐ合金からなる前記抵抗体層をエッチングすることが難しい。また、前記溶液の噴射圧が５ｋｇ／ｃｍ２を超えると、エッチング速度のコントロールが難しい上、該噴射圧により、前記絶縁体層と前記抵抗体層と前記導電体層とからなる積層体が変形する虞がある。
【００３０】
また、前記抵抗体層は、前記加温された塩化第二銅溶液または塩化第二鉄溶液によりエッチング可能とするために、膜厚が１μｍ以下であることが好ましい。
【００３１】
また、本発明の製造方法では、さらに、前記第１の配線パターンに能動部品を実装する工程と、前記第１の配線パターンに、該能動部品を収容する凹部を備える第２の絶縁体層を介して金属箔を積層して、第１の配線パターンと、第２の絶縁体層と、該金属箔とを一体化する工程と、前記金属箔と前記第１の配線パターンとを接続する層間接続を形成する工程と、前記金属箔をエッチングして所定の第２の配線パターンを形成する工程とを備えていてもよい。
【００３２】
前記製造方法では、まず、内部に前記内蔵抵抗と内蔵コンデンサとが形成された前記積層プリント配線基板に対し、前記第１の配線パターンに半導体素子等の能動部品を実装する。
【００３３】
このようにすると、前記積層プリント配線基板の表面には前記能動部品が突出している。そこで、次に、前記第１の配線パターンに、該能動部品を収容する凹部を備える第２の絶縁体層を介して金属箔を積層する。
【００３４】
前記操作は、例えば、所定の位置にバンプを形成した前記金属箔を用いて行うことができる。この場合には、まず、前記金属箔の所定の位置にバンプを形成した後、前記金属箔の前記バンプが形成された面に、前記能動部品を収容する凹部を備える第２の絶縁体層を積層する。そして、前記バンプを前記第２の絶縁体層に貫通させ、該バンプの先端を露出せしめる。
【００３５】
次いで前記金属箔と第２の絶縁体層との積層体を、前記能動部品が実装された第１の配線パターンを積層し、前記金属箔と、第２の絶縁体層と、第１の配線パターンとを真空プレス等により一体化する。このようにすると、前記第２の絶縁体層から露出した前記バンプの先端が第１の配線パターンに圧着せしめられ、該バンプにより、前記金属箔と第１の配線パターンとを接続する層間接続が形成される。そこで、次に、前記金属箔をエッチングして所定の第２の配線パターンを形成する。
【００３６】
また、前記製造方法では、半導体素子等の能動部品が実装された前記第１の配線パターンに、該能動部品を収容する凹部を備える第２の絶縁体層を介して金属箔を積層する操作を、バンプを備えていない前記金属箔を用いて行ってもよい。この場合には、まず、前記能動部品が実装された第１の配線パターンに、前記能動部品を収容する凹部を備える第２の絶縁体層を積層し、第２の絶縁体層の上に前記金属箔を積層する。そして、第１の配線パターンと、第２の絶縁体層と、前記金属箔とを真空プレス等により一体化した後、前記金属箔をエッチングして所定の第２の配線パターンを形成する。
【００３７】
次に、前記第２の配線パターンが形成された前記金属箔と、第２の絶縁体層とを貫通して前記第１の配線パターンに達する穴部を形成する。そして、前記穴部の内面を導電体のめっき層により被覆することにより、前記金属箔と、第１の配線パターンとを接続する層間接続を形成する。
【００３８】
前記第２の絶縁体層は、例えば、前記能動部品を収容する窓部を備える第３の絶縁体層と、前記窓部が形成されていない第４の絶縁体層とを積層し、第３の絶縁体層の窓部を第４の絶縁体層で閉塞して、該能動部品を収容する凹部とすることにより形成することができる。第３、第４の各絶縁体層は、プリプレグ等を用いることができる。
【００３９】
この結果、本発明の製造方法によれば、前記内蔵抵抗と内蔵コンデンサとを備える前記積層プリント配線基板に、さらに前記能動部品を内蔵させることができる。
【００４０】
前記能動部品は、前記積層プリント配線基板に内蔵されており、しかも前記内蔵抵抗と内蔵コンデンサとを形成することにより高密度化された配線が電磁波シールドとして働くので、外部からの電磁波ノイズの影響を受けにくくなる。また、前記能動部品は、前記積層プリント配線基板に内蔵されることにより配線長が短縮されるので、ＧＨｚ級の信号に対しても誤作動を低減することができる。
【００４１】
【発明の実施の形態】
次に、添付の図面を参照しながら本発明の実施の形態についてさらに詳しく説明する。図１及び図２は本発明の第１の実施形態の製造方法を示す説明的断面図、図３乃至図６は本発明の第２の実施形態の製造方法を示す説明的断面図、図７及び図８は本発明の第３の実施形態の製造方法を示す説明的断面図である。
【００４２】
次に、本発明の第１の実施形態について説明する。
【００４３】
第１の実施形態の製造方法は、図１（ａ）示のように、絶縁体層１の上に、全体の１０〜２０重量％のリンを含むＮｉ−Ｐ系合金からなる抵抗体層２を備え、抵抗体層２の上にさらに銅箔からなる導電体層３を備える積層体４を用いる。前記積層体４は、前記絶縁体層１の上に、一方の面に抵抗体層２を備える電解銅箔を、抵抗体層２の側で積層することにより形成することができる。
【００４４】
前記電解銅箔に備えられる抵抗体層２を形成する前記Ｎｉ−Ｐ系合金としては、Ｎｉ−Ｐ、Ｎｉ−Ｐ−Ｃｕ、Ｎｉ−Ｐ−Ｃｒ、Ｎｉ−Ｐ−Ｆｅ、Ｎｉ−Ｐ−Ｗ等の組成を備える合金を挙げることができる。また、前記電解銅箔において、抵抗体層２と反対側の面は、表面粗度Ｒｚが１〜１０μｍの範囲にあり、下地層とシランカップリング層とからなる１〜１００ｎｍの範囲の厚さの防錆処理が施されている。前記下地層は、亜鉛層からなるもの、亜鉛層とクロメート層とからなるもの、ニッケル層と亜鉛層とからなるもの、ニッケル層と亜鉛層とクロメート層とからなるもの、銅−亜鉛合金層とクロメート層とからなるもの等を挙げることができる。このような電解銅箔として、例えば、三井金属株式会社製３ＥＣ−ＩＩＩ（商品名）等を挙げることができる。
【００４５】
本実施形態の製造方法では、まず、図１（ａ）示のように、導電体層３の上に所定の配線パターンに対応するパターンを備える第１のフォトレジスト層５を形成する。
【００４６】
次に、第１のフォトレジスト層５から露出している導電体層３の露出部分と、該露出部分の下の抵抗体層２との両方を３０〜８５℃の範囲の温度に加温された塩化第二銅溶液または塩化第二鉄溶液によりエッチングする。前記エッチングは、第１のフォトレジスト層５が形成された積層体４を水平に搬送しながら、前記塩化第二銅溶液または塩化第二鉄溶液を０．５〜５ｋｇ／ｃｍ２の圧力で積層体４の表面に噴射することにより行う。
【００４７】
この結果、図１（ｂ）示のように、導電体層３の前記露出部分と、該露出部分の下の抵抗体層２とがエッチングされ、第１のフォトレジスト層５に被覆されている部分の導電体層３と、抵抗体層２とのみが絶縁体層１上に積層されている状態の積層体４が得られる。前記エッチングの後、第１のフォトレジスト層５を剥離すると、図１（ｃ）示のように、第１のフォトレジスト層５に被覆されていた部分に、第１の電極６ａと、所定の配線パターン６ｂとが形成される。第１の電極６ａと配線パターン６ｂとは、共に抵抗体層２と導電体層３とが積層された構成を備えており、配線パターン６ｂは図示しない部分で第１の電極６ａに接続されている。
【００４８】
次に、図１（ｄ）示のように、第１の電極６ａと配線パターン６ｂとの上に、配線パターン６ｂを形成する導電体層３の少なくとも一部を露出する第２のフォトレジスト層７を形成する。そして、第２のフォトレジスト層７から露出している導電体層３の露出部分を、３０〜８５℃の範囲の温度に加温された銅アンモニウム錯イオンを主成分とするアルカリ水溶液によりエッチングする。前記エッチングは、第２のフォトレジスト層７が形成された積層体４を前記銅アンモニウム錯イオンを主成分とするアルカリ水溶液に浸漬して水平に搬送することにより行う。
【００４９】
前記エッチングによれば、導電体層３の露出部分のみがエッチングされるので、該露出部分の下の抵抗体層２はエッチングされずにそのまま残される。この結果、前記エッチングの後、第２のフォトレジスト層７を剥離すると、図１（ｅ）示のように、第２のフォトレジスト層７に被覆されていた部分に、抵抗体層２の上に間隔を存して導電体層３，３が配設され、該抵抗体層２と導電体層３，３とにより内蔵抵抗８が形成される。
【００５０】
このとき、第１の電極６ａは第２のフォトレジスト層７に保護されているので、前記エッチングを受けることがなく、図１（ｃ）と同一の状態で残される。そして、内蔵抵抗８が形成された配線パターン６ｂは図示しない部分で第１の電極６ａに接続されている。
【００５１】
次に、図２（ａ）示のように、第１の電極６ａと、内蔵抵抗８を含む配線パターン６ｂとが形成された積層体４を、絶縁体層１の配線パターン６ｂが形成されている面と反対側の面で、第１の電極６ａに対向する第２の電極９を備える配線基板１０に積層する。配線基板１０は、絶縁体層１１の上に配線パターン９ａが形成されており、配線パターン９ａの一部に第２の電極９が形成されている。
【００５２】
次に、積層体４を配線基板１０に積層して真空プレス等により、積層体４と配線基板１０とを一体化する。この結果、図２（ｂ）示のように、相対向して配置された両電極６ａ，９と、両電極６ａ，９の間に挟まれた絶縁体層１とにより形成される内蔵コンデンサ１２を備える積層プリント配線基板１３を得ることができる。積層プリント配線基板１３では、第１の電極６ａと配線パターン６ｂとからなる同一の層に、内蔵抵抗８と内蔵コンデンサ１２とが配設されている。
【００５３】
本実施形態では、第１の電極６ａと、内蔵抵抗８を含む配線パターン６ｂとが形成された積層体４を、第１の電極６ａに対向する第２の電極９を備える配線基板１０に積層するようにしている。しかし、これに代えて、絶縁体層１の両面に抵抗体層２と導電体層３とが形成された積層体を用い、該積層体の一方の面に第１の電極６ａと配線パターン６ｂとを形成する際に、同時に該積層体の他方の面に、第１の電極６ａに対向する第２の電極９を形成するようにしてもよい。
【００５４】
次に、本発明の第２の実施形態について説明する。
【００５５】
第２の実施形態の製造方法では、まず図３示のように、第１の実施形態で得られた内蔵抵抗８と内蔵コンデンサ１２とを備える積層プリント配線基板１３の配線パターン６ｂに、半導体素子等の能動部品１４を実装する。能動部品１４の実装は、半田付け等の通常の方法により行うことができる。尚、図３では、配線パターン６ｂと、配線パターン６ｂの一部を構成する電極６ａとに能動部品１４が実装されるように示されているが、能動部品１４が実装される部位はこれに限られるものでないことは、言うまでもない。
【００５６】
次に、図４示のように、能動部品１４が実装された積層プリント配線基板１３にプリプレグ等の絶縁体層１６ａ，１６ｂを介して、銅箔１７を積層する。このとき、積層プリント配線基板１３の表面には能動部品１４が突出している。そこで、まず、能動部品１４を収容する部分を刳り抜いて窓部１５を形成した絶縁体層１６ａを積層プリント配線基板１３上に積層し、次いで窓部１５が形成されていない絶縁体層１６ｂを絶縁体層１６ａ上に積層する。
【００５７】
次に、絶縁体層１６ｂ上に銅箔１７を積層し、真空プレス等により一体化する。この結果、図５示のように、積層プリント配線基板１３、絶縁体層１６ａ，１６ｂ、銅箔１７が一体化された積層体１３ａが得られる。
【００５８】
次に、図６（ａ）示のように、積層体１３ａの銅箔１７に常法によりエッチングを施して、所定の配線パターン１７ａを形成し、配線パターン１７ａの所定の位置にレーザー光を照射して穴部１８を形成する。穴部１８は、配線パターン１７ａと、絶縁体層１６ａ，１６ｂとを貫通して、配線パターン６ｂに達している。そして、図６（ｂ）示のように、穴部１８の内面を銅めっき層１８ａにより被覆してレーザービア１９を形成することにより、配線パターン６ａと配線パターン１７ａとを接続する層間接続が形成される。
【００５９】
この結果、内蔵抵抗８と内蔵コンデンサ１２とを備え、さらに能動部品１４が内蔵された積層プリント配線基板１３ｂを得ることができる。積層プリント配線基板１３ｂにおいて、能動部品１４は絶縁体層１６ａ，１６ｂにより形成される凹部１５に収容されている。
【００６０】
次に、本発明の第３の実施形態について説明する。
【００６１】
第３の実施形態の製造方法は、第２の実施形態において、能動部品１４が実装された積層プリント配線基板１３にプリプレグ等の絶縁体層１６ａ，１６ｂを介して、銅箔１７を積層する際に、図７（ａ）示のように、バンプ２０を備える銅箔１７を用いるものである。
【００６２】
本実施形態では、まず図７（ａ）示のように、銅箔１７の所定の位置に、導電ペーストのスクリーン印刷等により、バンプ２０を形成する。そして、バンプ２０が形成された銅箔１７に絶縁体層１６ｂと、窓部１５を備える絶縁体層１６ａとを積層して、バンプ２０を絶縁体層１６ｂ，１６ａに貫通させ、図７（ｂ）示のようにバンプ２０の先端を絶縁体層１６ａから露出せしめる。
【００６３】
次に、図８（ａ）示のように、バンプ２０の先端を絶縁体層１６ａから露出した、銅箔１７、絶縁体層１６ｂ，１６ａの積層体を、能動部品１４が実装された積層プリント配線基板１３に積層し、該積層体と積層プリント配線基板１３とを真空プレス等により一体化する。この結果、バンプ２０の先端が配線パターン６ｂに圧着せしめられる。
【００６４】
次に、図８（ｂ）示のように、銅箔１７をエッチングして配線パターン１７ａを形成することにより、内蔵抵抗８と内蔵コンデンサ１２とを備え、さらに能動部品１４が内蔵された積層プリント配線基板１３ｃを得ることができる。積層プリント配線基板１３ｃでは、バンプ２０により配線パターン６ｂと配線パターン１７ａとを接続する層間接続が形成されている。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す説明的断面図。
【図２】本発明の第１の実施形態を示す説明的断面図。
【図３】本発明の第２の実施形態を示す説明的断面図。
【図４】本発明の第２の実施形態を示す説明的断面図。
【図５】本発明の第２の実施形態を示す説明的断面図。
【図６】本発明の第２の実施形態を示す説明的断面図。
【図７】本発明の第３の実施形態を示す説明的断面図。
【図８】本発明の第３の実施形態を示す説明的断面図。
【図９】内蔵抵抗を備える積層プリント配線基板の従来の製造方法を示す説明的断面図。
【図１０】内蔵コンデンサを備える積層プリント配線基板の従来の製造方法を示す説明的断面図。
【図１１】内蔵抵抗と内蔵コンデンサとを備える従来の積層プリント配線基板の構成を示す説明的断面図。
【符号の説明】
１…第１の絶縁体層、 ２…抵抗体層、 ３…導電体層、 ４…積層体、 ５…第１のフォトレジスト層、 ６ａ…第１の電極、 ６ｂ…第１の配線パターン、 ７…第２のフォトレジスト層、 ８…内蔵抵抗、 ９…第２の電極、 １２…内蔵コンデンサ、 １３…積層プリント配線基板、 １４…能動部品、 １５…凹部、 １６ａ，１６ｂ…第２の絶縁体層、 １７…金属箔、 １７ａ…第２の配線パターン、 １９…層間接続、 ２０…バンプ（層間接続）。
Claims (5)
- 第１の絶縁体層と、該第１の絶縁体層上に備えられた抵抗体層と、該抵抗体層の上に備えられた導電体層とからなり、該抵抗体層は該導電体層よりもエッチングされにくい材料により形成されている積層体に対し、該導電体層の上に所定のパターンを備える第１のフォトレジスト層を形成する工程と、
第１のフォトレジスト層から露出している該導電体層の露出部分と、該露出部分の下の抵抗体層とを、該抵抗体層と導電体層との両方をエッチング可能な溶液により、該抵抗体層と導電体層との両方を１回の処理でエッチングした後、第１のフォトレジスト層を剥離し、第１のフォトレジスト層に被覆されていた部分に、該抵抗体層と該導電体層とからなる第１の電極と、該抵抗体層と該導電体層とからなり該第１の電極に接続された所定の第１の配線パターンとを形成する工程と、
第１の電極と第１の配線パターンとの上に、該第１の配線パターンを形成する該導電体層の少なくとも一部を露出する第２のフォトレジスト層を形成する工程と、
第２のフォトレジスト層から露出している該導電体層の露出部分を、該導電体層のみをエッチングする溶液によりエッチングした後、第２のフォトレジスト層を剥離し、第２のフォトレジスト層に被覆されていた部分に、該抵抗体層の上に間隔を存して該導電体層が配設された内蔵抵抗を形成する工程と、
該第１の電極と該内蔵抵抗を含む第１の配線パターンとが形成された該積層体に対し、該絶縁体層の第１の配線パターンが形成されている面と反対側の面に、該第１の電極に対向する第２の電極を設け、第１、第２の両電極と該両電極間の第１の絶縁体層とからなる内蔵コンデンサを形成する工程とを備えることを特徴とする積層プリント配線基板の製造方法。 - 前記抵抗体層は、全体の１０〜２０重量％のリンを含むＮｉ−Ｐ系合金からなり、前記導電体層は銅箔からなり、該抵抗体層と導電体層との両方をエッチング可能な溶液は、加温された塩化第二銅溶液または塩化第二鉄溶液であることを特徴とする請求項１記載の積層プリント配線基板の製造方法。
- 前記加温された塩化第二銅溶液または塩化第二鉄溶液によるエッチングは、該溶液を０．５〜５ｋｇ／ｃｍ２の圧力で噴射することにより行うことを特徴とする請求項２記載の積層プリント配線基板の製造方法。
- 前記抵抗体層は、膜厚が１μｍ以下であることを特徴とする請求項２または請求項３記載の積層プリント配線基板の製造方法。
- 前記第１の配線パターンに能動部品を実装する工程と、
前記第１の配線パターンに、該能動部品を収容する凹部を備える第２の絶縁体層を介して金属箔を積層して、第１の配線パターンと、第２の絶縁体層と、該金属箔とを一体化する工程と、
前記金属箔と前記第１の配線パターンとを接続する層間接続を形成する工程と、
前記金属箔をエッチングして所定の第２の配線パターンを形成する工程とを備えることを特徴とする請求項１乃至請求項４のいずれか１項記載の積層プリント配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255023A JP4047669B2 (ja) | 2002-06-14 | 2002-08-30 | 積層プリント配線基板の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173530 | 2002-06-14 | ||
| JP2002255023A JP4047669B2 (ja) | 2002-06-14 | 2002-08-30 | 積層プリント配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072056A JP2004072056A (ja) | 2004-03-04 |
| JP4047669B2 true JP4047669B2 (ja) | 2008-02-13 |
Family
ID=32032332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002255023A Expired - Fee Related JP4047669B2 (ja) | 2002-06-14 | 2002-08-30 | 積層プリント配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4047669B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436678B2 (en) * | 2004-10-18 | 2008-10-14 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof |
| JP2009246271A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法 |
-
2002
- 2002-08-30 JP JP2002255023A patent/JP4047669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004072056A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6426067B2 (ja) | 多層フレキシブルプリント配線板およびその製造方法 | |
| EP1087647B1 (en) | Thin integral resistor/capacitor/inductor package, method of manufacture | |
| JP2002026515A (ja) | プリント配線板およびその製造方法 | |
| JP3368350B2 (ja) | 薄膜コンデンサおよびその製造方法並びに混成回路基板およびその実装方法 | |
| US20140096380A1 (en) | Hybrid heat-radiating substrate and method of manufacturing the same | |
| JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
| JPH1079579A (ja) | 印刷配線板、および印刷配線板の製造方法 | |
| JP2010027948A (ja) | キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法 | |
| JP4047669B2 (ja) | 積層プリント配線基板の製造方法 | |
| JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
| WO2004084597A1 (ja) | コンデンサを内蔵した多層配線板用材料、多層配線板用基板および多層配線板とこれらの製造方法 | |
| US7691276B2 (en) | Method for manufacturing an electrical connecting element, and a connecting element | |
| US9788421B2 (en) | Printed circuit board and method of manufacturing same | |
| US20140360761A1 (en) | Printed circuit board and method of manufacturing the same | |
| CN209861268U (zh) | 同时具有贯孔及盲孔的多层电路板结构 | |
| JP2003198146A (ja) | 多層配線基板およびこれを用いた電子装置 | |
| JP4730072B2 (ja) | 回路基板の製造方法 | |
| JP2004095913A (ja) | プリント配線基板及びその製造方法 | |
| JP2001196746A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| WO2011086796A1 (ja) | コンデンサ内蔵基板の製造方法 | |
| JP4476474B2 (ja) | 接続材とその製造方法、および接続構造の製造方法 | |
| WO2001035704A1 (en) | Multi-layer double-sided wiring board and method of fabricating the same | |
| JP4019717B2 (ja) | 部品内蔵多層配線モジュール基板及びその製造方法 | |
| TW201019813A (en) | Printed circuit board and manufacturing method thereof | |
| JP4165789B2 (ja) | ワイヤレスサスペンションブランクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |