KR20060052524A

KR20060052524A - 아날로그/디지털 변환 방법, 아날로그/디지털 변환 장치,물리량 분포 검출용 반도체 장치, 및 전자 기기

Info

Publication number: KR20060052524A
Application number: KR1020050106272A
Authority: KR
Inventors: 요시노리 무라마쯔; 노리유끼 후꾸시마; 요시까즈 니따; 유끼히로 야스이
Original assignee: 소니 가부시끼 가이샤
Priority date: 2004-11-08
Filing date: 2005-11-08
Publication date: 2006-05-19
Also published as: KR101202167B1; EP2065714A3; CN101883220A; US20060097902A1; US7315273B2; DE602005013469D1; EP1655840A1; EP1655840B1; US20070030187A1; EP2065714B1; US7375672B2; US7538709B2; CN1783958B; CN101883220B; EP2065714A2; US20080231491A1; CN1783958A

Abstract

아날로그의 처리 대상 신호의 기준 성분과 신호 성분 간의 차 신호 성분을 디지털 데이터로 변환하는 아날로그/디지털 변환 방법에서, 1회째의 처리에서, 상기 기준 성분과 상기 신호 성분 중 어느 한 쪽에 대응하는 신호와, 상기 디지털 데이터로 변환하기 위한 참조 신호를 비교한다. 이 비교 처리와 동시에 다운 카운트 모드 및 업 카운트 모드 중 어느 한 쪽의 모드로 카운트 처리를 행하고, 상기 비교 처리가 완료된 시점의 카운트값을 유지한다. 2회째의 처리에서, 상기 기준 성분과 상기 신호 성분 중 다른 한 쪽에 대응하는 신호와, 상기 참조 신호를 비교한다. 이 비교 처리와 동시에 상기 다운 카운트 모드 및 상기 업 카운트 모드 중 다른 한 쪽의 모드로 카운트 처리를 행하고, 상기 비교 처리가 완료된 시점의 카운트값을 유지한다.

A/D 변환, 물리량 분포 검출, 반도체 장치, 전자 기기, 업 카운트, 다운 카운트

Description

아날로그/디지털 변환 방법, 아날로그/디지털 변환 장치, 물리량 분포 검출용 반도체 장치, 및 전자 기기{ANALOG-TO-DIGITAL CONVERSION METHOD, ANALOG-TO-DIGITAL CONVERTER, SEMICONDUCTOR DEVICE FOR DETECTING DISTRIBUTION OF PHYSICAL QUANTITY, AND ELECTRONIC APPARATUS}

도 1은 본 발명의 제1 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.

도 2는 도 1에 도시한 제1 실시예의 고체 촬상 장치의 열 A/D 회로에서의 동작을 설명하기 위한 타이밍차트.

도 3은 본 발명의 제2 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.

도 4는 도 3에 도시한 제2 실시예의 고체 촬상 장치의 열 A/D 회로에서의 동작을 설명하기 위한 타이밍차트.

도 5는 본 발명의 제3 실시예에 따른 CMOS 고체 촬상 장치(CMOS 이미지 센서)에 사용되는 전압 비교부의 개략 회로도.

도 6은 본 발명의 제3 실시예의 고체 촬상 장치의 열 A/D 회로에서의 동작을 설명하기 위한 타이밍차트.

도 7은 본 발명의 제4 실시예의 고체 촬상 장치의 열 A/D 회로에서의 동작을 설명하기 위한 타이밍차트.

도 8은 카운터부의 변형예를 나타내는 회로 블록도.

도 9는 A/D 변환 장치를 화소부와 동일한 반도체 기판에 탑재한 종래예의 CMOS 고체 촬상 장치의 개략 구성도.

도 10은 도 9에 도시한 종래예의 고체 촬상 장치의 동작을 설명하기 위한 타이밍차트.

<도면의 주요 부분에 대한 부호의 설명>

1 : 고체 촬상 장치

3 : 단위 화소

7 : 구동 제어부

10 : 화소부

12 : 수평 주사 회로

14 : 수직 주사 회로

15 : 행 제어선

18 : 수평 신호선

19 : 수직 신호선

20 : 통신·타이밍 제어부

21 : 타이밍 제어부

23 : 클럭 변환부

24 : 카운터부

25 : 열 A/D 회로

26 : 열 처리부

27 : 참조 신호 생성부

27a : DA 변환 회로

28 : 출력 회로

29 : 감산 회로

300 : 차동 트랜지스터쌍부

310 : 부하 트랜지스터쌍부

320 : 전류원부

330 : 동작점 리셋부

<비특허 문헌 1> W. Yang 등 저, "An Integrated 800x60O CMOS Image System", ISSCC Digest of Technical Papers, pp.304-305, 1999년 2월

<비특허 문헌 2> 가쯔야 요네모또 저, "CCD/CMOS 이미지 센서의 기초와 응용", CQ 출판사, 2003년 8월 10일, 초판 p201∼203

<비특허 문헌 3> 토시후미 이마무라, 요시꼬 야마모토 저, "3. 고속·기능 CMOS 이미지 센서의 연구", [on line], [2004년 3월 15일 검색], 인터넷<URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h12/h12index.htm1>

<비특허 문헌 4> 토시후미 이마무라, 요시꼬 야마모토 및 나오야 하세가와 저, "3. 고속·기능 CMOS 이미지 센서의 연구", [online], [2004년 3월 15일 검색 ], 인터넷<URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h14/h14index.htm1>

<비특허 문헌 5> 이마무라 등 저, "3. 고속·기능 CMOS 이미지 센서의 연구", [online], [2004년 10월 15일 검색], 인터넷 <URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h14/h14index.htm1>

<비특허 문헌 6> Oh-Bong Kwon 등 저, "A Novel Double Slope Analog-to-Digital Converter for a High-Quality 640x480 CMOS Imaging System", VL3-03, 1999, IEEE p335∼338

<특허 문헌 1> 일본 특개평 11-331883호 공보

<관련 출원에 대한 상호 참조>

본 발명은 2004년 11월 8일자로 일본 특허청에 출원된 일본 특허 출원 제2004-323432호와 관련된 요지를 포함하고 있으며, 그 전체 내용은 참조로 본 명세서에 포함된다.

본 발명은, A/D(analog to digital) 변환 방법, 및 A/D 변환 장치, 복수의 단위 구성 요소가 배열되어 이루어지는 물리량 분포 검출용 반도체 장치, 및 전자 기기에 관한 것이다. 보다 상세하게는, 본 발명은, 예를 들면 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 갖는 복수의 단위 구성 요소가 배열되어 이루어지며, 단위 구성 요소에 의해서 전기 신호로 변환된 물리량 분포를, 어드레스 제어에 의해 임의로 선택하여 전기 신호로서 판독 가능한, 예를 들면 고 체 촬상 장치 등의, 물리량 분포 검출을 위한 반도체 장치나 그 밖의 전자 기기에 이용하기에 적합한, 아날로그로 출력되는 전기 신호를 디지털 데이터로 변환하는 기술에 관한 것이다.

광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 갖는 단위 구성 요소(예를 들면 화소)를 라인 형상 혹은 매트릭스 형상으로 복수 개 배열하여 이루어지는 물리량 분포 검출용 반도체 장치가 여러 분야에서 사용되고 있다.

예를 들면, 영상 기기의 분야에서는, 물리량 중의 광(전자파의 일례)을 검출하는 CCD(Charge Coupled Device)형 혹은 MOS(Metal Oxide Semiconductor)나 CMOS(Complementary Metal-oxide Semiconductor)형의 고체 촬상 장치가 사용되고 있다. 단위 구성 요소(고체 촬상 장치에 있어서는 화소)에 의해서 전기 신호로 변환된 물리량 분포를 전기 신호로서 판독한다.

고체 촬상 장치 중에는, 전하 생성부에서 생성된 신호 전하에 대응하는 화소 신호를 생성하는 화소 신호 생성부에 증폭용의 구동 트랜지스터를 갖는 증폭형 고체 촬상 소자(APS; Active Pixel Sensor, 게인 셀이라고도 함) 구성의 화소를 갖춘 증폭형 고체 촬상 장치가 있다. CMOS형 고체 촬상 장치의 대부분은 이와 같은 구성을 하고 있다.

이러한 증폭형 고체 촬상 장치에서 화소 신호를 외부로 읽어 내기 위해서는, 복수의 단위 화소가 배열되어 있는 화소부에 대하여 어드레스 제어를 하여, 개개의 단위 화소로부터의 신호를 임의로 선택하여 판독하도록 하고 있다. 즉, 증폭형 고체 촬상 장치는, 어드레스 제어형의 고체 촬상 장치의 일례이다.

예를 들면, 단위 화소가 매트릭스 형상으로 배치된 X-Y 어드레스형 고체 촬상 소자의 일종인 증폭형 고체 촬상 소자는, 화소 그자체에 증폭 기능을 갖게 하기위해서, MOS 구조 등의 능동 소자(MOS 트랜지스터)를 이용하여 화소를 구성하고 있다. 즉, 광전 변환 소자인 포토다이오드에 축적된 신호 전하(광전자)를 상기 능동 소자로 증폭하여, 화상 정보로서 판독한다.

이 종류의 X-Y 어드레스형 고체 촬상 소자에서는, 예를 들면, 화소 트랜지스터가 2차원 행렬 형상으로 다수 배열되어 화소부가 구성되며, 라인(행)마다 혹은 화소마다 입사광에 대응하는 신호 전하의 축적이 시작되어, 그 축적된 신호 전하에 기초하는 전류 또는 전압의 신호가 어드레스 지정에 의해서 각 화소로부터 순서대로 판독된다. 여기서, MOS(CM0S를 포함함)형에서는, 어드레스 제어의 일례로서, 1행분을 동시에 액세스하여 행 단위로 화소 신호를 화소부로부터 판독하는 방식이 많이 이용되고 있다.

화소부로부터 판독된 아날로그의 화소 신호는, 필요에 따라, 아날로그/디지털 변환 장치(A/D 변환 장치)에 의해 디지털 데이터로 변환된다. 여기서, 화소 신호는, 리셋 성분에 신호 성분이 가해진 형태로 출력되므로, 리셋 성분에 대응하는 신호 전압과 신호 성분에 대응하는 신호 전압과의 차를 취함으로써 참된 유효한 신호 성분을 추출할 필요가 있다.

이는, 아날로그의 화소 신호를 디지털 데이터로 변환하는 경우도 마찬가지이다. 이 경우, 최종적으로는, 리셋 성분에 대응하는 신호 전압과 신호 성분에 대응하는 신호 전압과의 차 신호 성분을 디지털 데이터로 변환할 필요가 있다. 이 때 문에, 여러가지의 A/D 변환의 구조가 제안되어 있다(예를 들면 비특허 문헌 1∼6, 특허 문헌 1 참조).

그러나, 종래의 A/D 변환의 구조는, 회로 규모나 회로 면적이나 소비 전력, 혹은 다른 기능부 간의 인터페이스용 배선의 수나, 이 배선에 의한 노이즈나 소비 전류 등의 면에서 어려움이 있다.

도 9는, A/D 변환 장치를 화소부와 동일한 반도체 기판에 탑재한 종래예의 CMOS 고체 촬상 장치(CMOS 이미지 센서)의 개략 구성도이다. 도 9에 도시한 바와 같이 이 고체 촬상 장치(1)는, 복수의 단위 화소(3)가 행 및 열로 배열된 화소부(촬상부)(10)와, 화소부(10)의 외측에 설치된 구동 제어부(7)와, 카운터부(CNT)(24)와, 각 열마다 배치된 열 A/D 회로(25)를 갖는 열 처리부(26)와, 열 처리부(26)의 열 A/D 회로(25)에 A/D 변환용의 참조 전압을 공급하는 DAC(Digital Analog Converter)를 갖도록 구성된 참조 신호 생성부(27)와, 감산 회로(29)를 갖도록 구성된 출력 회로(28)를 구비하고 있다.

구동 제어부(7)는, 열 어드레싱이나 열 주사를 제어하는 수평 주사 회로(열 주사 회로)(12)와, 행 어드레싱이나 행 주사를 제어하는 수직 주사 회로(행 주사 회로)(14)와, 단자(5a)를 통하여 마스터 클럭 CLK0을 수취하여, 여러가지의 내부 클럭을 생성하여 수평 주사 회로(12)나 수직 주사 회로(14) 등을 제어하는 타이밍 제어부(21)를 구비하고 있다.

각 단위 화소(3)는, 수직 주사 회로(14)로 제어되는 행 제어선(15)과 화소 신호를 열 처리부(26)에 전달하는 수직 신호선(19)과 접속되어 있다.

열 A/D 회로(25)는, 참조 신호 생성부(27)로 생성되는 참조 전압 RAMP와, 행 제어선(15)(V0, V1, ···)마다 단위 화소(3)로부터 수직 신호선(19)(H0, H1, ···)을 경유할 수 있게 되는 아날로그의 화소 신호를 비교하는 전압 비교부(252)와, 전압 비교부(252)가 비교 처리를 완료하기까지의 시간을 카운터부(24)를 이용하여 카운트한 결과를 유지하는 메모리 장치로서의 래치(플립플롭)를 갖도록 구성된 데이터 기억부(255)를 구비하여 구성되며, n 비트 A/D 변환 기능을 갖고 있다. 데이터 기억부(255)는, 내부에 독립된 기억 영역으로서, 각각 n 비트의 래치 1과 래치 2를 갖고 있다.

전압 비교부(252)의 한 쪽의 입력 단자 RAMP에는, 다른 전압 비교부(252)의 입력 단자 RAMP와 공통으로, 참조 신호 생성부(27)에 의해 생성되는 계단 형상의 참조 전압 RAMP이 입력되고, 다른 쪽의 입력 단자에는, 각각 대응하는 각 열의 수직 신호선(19)이 접속되어, 화소부(10)로부터의 화소 신호 전압이 개개로 입력된다. 전압 비교부(252)의 출력 신호는 데이터 기억부(255)에 공급된다.

카운터부(24)는, 마스터 클럭 CLK0에 대응한 카운트 클럭 CK0(예를 들면 쌍방의 클럭 주파수가 동일함)에 기초하여 카운트 처리를 행하고, 카운트 출력 CK1, CK2, ···, CKn을 카운트 클럭 CK0와 함께, 열 처리부(26)의 각 열 A/D 회로(25)에 공통으로 공급한다.

즉, 각 열마다 배치되는 데이터 기억부(255)의 각 래치에 대하여 카운터부(24)로부터의 각 카운트 출력 CK1, CK2, ···, CKn의 배선을 주회함으로써, 각 열의 열 A/D 회로(25)가 1개의 카운터부(24)를 공통으로 사용하는 구성으로 되어 있다.

개개의 열 A/D 회로(25)의 출력측은, 수평 신호선(18)에 접속되어 있다. 수평 신호선(18)은, 2n 비트 폭분의 신호선을 갖고, 도시하지 않은 각각의 출력선에 대응한 2n개의 센스 회로를 경유하여 출력 회로(28)의 감산 회로(29)에 접속된다. 출력 회로(28)로부터 출력된 영상 데이터 D1은, 출력 단자(5c)로부터 고체 촬상 장치(1)(디바이스)의 외부에 출력된다.

도 10은, 도 9에 도시한 종래예의 고체 촬상 장치(1)의 동작을 설명하기 위한 타이밍차트이다.

예를 들면, 1회째의 판독을 위해, 우선 카운터부(254)의 카운트값을 초기값 "0"으로 리셋해 둔다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(H0, H1,···)으로의 1회째의 판독이 안정된 후, 참조 신호 생성부(27)에 의해 대략 톱니(램프) 형상으로 되도록 계단 형상으로 시간 변화시킨 참조 전압 RAMP을 입력하여, 임의의 수직 신호선(19)(열 번호 Vx)의 화소 신호 전압과의 비교를 전압 비교부(252)에서 행한다.

이 때, 전압 비교부(252)의 한 쪽의 입력 단자 RAMP로의 참조 전압 RAMP의 입력에 응답하여, 전압 비교부(252)에 있어서의 비교 시간을 카운터부(24)를 이용하여 계측하기 위해, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여(t10), 카운터부(24)는, 1회째의 카운트 동작으로서, 초기값 "0"부터 다운 카운트를 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하여, 쌍방의 전압이 동일하게 되었을 때에, 비교기 출력을 H 레벨로부터 L 레벨로 반전시킨다(t12).

이 결과를 받아, 데이터 기억부(255)는, 비교기 출력의 반전과 거의 동시에, 비교 기간에 따른 카운터부(24)로부터의 카운트 출력 CK1, CK2, ···, CKn을 카운트 클럭 CK0에 동기시켜 데이터 기억부(255)의 래치 1에 래치(유지 또는 기억)함으로써, 1회째의 A/D 변환을 완료한다(t12).

타이밍 제어부(21)는, 소정의 다운 카운트 기간이 경과하면(t14), 전압 비교부(252)로의 제어 데이터의 공급과, 카운터부(254)로의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는, 램프 형상의 참조 전압 RAMP의 생성을 정지한다.

이 1회째의 판독 시에는, 각 단위 화소(3)의 리셋 성분 ΔV를 판독하고 있으며, 리셋 성분 ΔV 내에는, 단위 화소(3)마다 변동되는 잡음이 오프셋으로서 포함되어 있다. 그러나, 이 리셋 성분 ΔV의 변동은 일반적으로 작고, 또한 리셋 레벨은 전체 화소 공통이기 때문에, 임의의 수직 신호선(19)(Vx)의 출력은 대략 알려져 있다.

따라서, 1회째의 리셋 성분 ΔV의 판독 시에는, 참조 전압 RAMP을 조정함으로써 비교 기간을 짧게 하는 것이 가능하고, 이 종래예에서는, 7 비트분의 카운트 기간(128 클럭)에서 리셋 성분 ΔV의 비교를 행하고 있다.

2회째의 판독은, 리셋 성분ΔV 외에 추가로, 단위 화소(3)마다의 입사 광량 에 따른 신호 성분 Vsig을 판독하고, 1회째의 판독과 마찬가지의 동작을 행한다.

즉, 2회째의 판독을 위해, 우선 카운터부(254)의 카운트값을 초기값 "0"으로 리셋해 둔다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(H0, H1,···)로의 2회째의 판독이 안정된 후, 참조 신호 생성부(27)에 의해 대략 램프 형상으로 되도록 계단 형상으로 시간 변화시킨 참조 전압 RAMP을 입력하여, 임의의 수직 신호선(19)(열 번호 Vx)의 화소 신호 전압과의 비교를 전압 비교부(252)에서 행한다.

이 때, 전압 비교부(252)의 한 쪽의 입력 단자 RAMP로의 참조 전압 RAMP의 입력에 응답하여, 전압 비교부(252)에 있어서의 비교 시간을 카운터부(24)를 이용하여 계측하기 위해, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여(t20), 카운터부(24)는, 2회째의 카운트 동작으로서, 초기값 "0"부터 다운 카운트를 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하여, 쌍방의 전압이 동일하게 되었을 때에 비교기 출력을 H 레벨로부터 L 레벨로 반전시킨다(t22).

이 결과를 받아, 데이터 기억부(255)는, 비교기 출력의 반전과 거의 동시에, 비교 기간에 따른 카운터부(24)로부터의 카운트 출력 CK1, CK2, ···, CKn을 카운트 클럭 CK0에 동기시켜 데이터 기억부(255)에 래치(유지 또는 기억)시킴으로써, 2회째의 A/D 변환을 완료한다(t22).

이 때, 데이터 기억부(255)는, 1회째의 카운트값과 2회째의 카운트값을, 해당 데이터 기억부(255) 내의 다른 장소, 구체적으로는 래치 2에 유지한다. 2회째 의 판독 시에는, 각 단위 화소(3)의 리셋 성분 ΔV와 신호 성분 Vsig와의 합 성분을 판독하고 있다.

타이밍 제어부(21)는, 소정의 다운 카운트 기간이 경과하면(t24), 전압 비교부(252)에의 제어 데이터의 공급과, 카운터부(254)에의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는, 램프 형상의 참조 전압 RAMP의 생성을 정지한다.

2회째의 카운트 처리가 완료된 후의 소정의 타이밍에서(t28), 타이밍 제어부(21)는 수평 주사 회로(12)에 대하여 화소 데이터의 판독을 지시한다. 이에 응답하여, 수평 주사 회로(12)는, 제어선(12c)을 통하여 데이터 기억부(255)에 공급되는 수평 선택 신호 CH(i)를 순차적으로 시프트시킨다.

이렇게 함으로써, 데이터 기억부(255)에 저장된 카운트값, 즉 n 비트의 디지털 데이터로 표시된 1회째와 2회째의 각각 n 비트의 화소 데이터가, 각각 n 개(합계 2n 개)의 수평 신호선(18)을 통하여, 순차적으로, 열 처리부(26) 밖으로 출력되어, 출력 회로(28)의 감산 회로(29)에 입력된다.

n 비트의 감산 회로(29)는, 단위 화소(3)의 리셋 성분 ΔV와 신호 성분 Vsig와의 합 성분을 나타내는 2회째의 화소 데이터로부터 단위 화소(3)의 리셋 성분 ΔV를 나타내는 1회째의 화소 데이터를 대응하는 화소 위치마다 감산함으로써, 단위 화소(3)의 신호 성분 Vsig을 구한다.

이 후, 순차적으로 행마다 마찬가지의 동작이 반복됨으로써 출력 회로(28)에서, 2차원 화상을 나타내는 화상 신호가 얻어진다.

그러나, 이러한 종래예에서는, 각 열 A/D 회로(25)가 1개의 카운터부(24)를 공통으로 사용하는 구성이며, 메모리 장치로서의 데이터 기억부(255) 내에 1회째과 2회째의 카운트 결과를 유지할 필요가 있어, n 비트의 신호에 대하여, n 비트의 래치가 2조(비트마다에서는 2n개의 래치가) 필요하게 되어, 회로 면적이 증대한다(제1 문제라고 함).

또한, 동기용의 카운트 클럭 CK0 뿐만 아니라, 각 열마다 배치되는 데이터 기억부(255)의 각 래치(래치 1, 래치 2)에 대하여 카운터부(24)로부터의 각 카운트 출력 CK1, CK2,···, CKn이 배선될 필요가 있어, 이 배선 때문에, 잡음의 증가나 소비 전력의 증대도 우려된다(제2 문제라고 함).

또한, 1회째의 카운트값과 2회째의 카운트값을, 데이터 기억부(255) 내의 다른 장소에 유지시키기 때문에, 1회째와 2회째의 카운트 결과를 데이터 기억부(255)에 전달하기 위한 2n 개의 신호선이 필요해져, 이에 따라 전류 증가도 생긴다(제3 문제라고 함).

덧붙여, 외부 출력 이전에는, 출력 회로(28)에 있어서 1회째와 2회째의 카운트값을 감산하기 위해, 각 회의 카운트값을 출력 회로(28)에 설치되어 있는 n 비트의 감산 회로(29)까지 유도하는 2n 개의 신호선이 필요하게 되어, 데이터 전송을 위한 잡음이나 소비 전력의 증가가 우려된다(제4 문제라고 함).

즉, 1회째의 판독 결과를 유지하는 메모리 장치와 2회째의 판독 결과를 유지하는 메모리 장치를 카운터부와는 별도로, 각각 준비(즉 2계통분 준비)하지 않으면 되지 않고, 또한 이들 메모리 장치에 카운터부로부터 n 비트분의 카운트값을 전달하는 신호선이 필요하게 되고, 또한 1회째와 2회째의 카운트값을 감산기까지 전송하기 위해 n 비트에 대하여 2n 비트분(즉 2배)의 신호선이 필요하게 되어, 회로 규모 및 회로 면적을 증대시킴과 함께, 잡음의 증가나 소비 전류나 소비 전력의 증대의 문제가 발생한다.

또한, A/D 변환 처리와 판독 처리를 병행하여 행하는 파이프라인 동작을 행하도록 구성하기 위해서는, A/D 변환된 데이터를 유지하는 메모리 장치가 카운트 결과를 유지하는 메모리 장치와는 별도로 필요하게 되지만, 제1 문제와 마찬가지로, 이를 위한 메모리 장치가 2계통분 필요해지기 때문에, 회로 면적이 증대한다(제5 문제라고 함).

또한, 1회째의 판독 시의, 단위 화소(3)의 리셋 성분 ΔV는, 전술한 대로 일반적으로는 변동이 작지만, 게인을 올렸을 때는, 변동도 게인의 배가 되고, 비교 기간을 짧게 한 경우에는, 리셋 성분 ΔV가 비교 가능 범위를 넘어 버려 비교할 수 없게 되는 일이 발생할 수 있다(제6 문제라고 함).

바꾸어 말하면, A/D 변환을 정확하게 행하기 위해서는, 리셋 성분 ΔV의 크기뿐만 아니라, 그 변동도 고려하여 비교 기간을 설정하여야 되므로, 그 만큼 비교 기간이 길어져 버린다.

상기 제1 문제를 해결하는 방법으로서, 예를 들면, 각 열에 대하여 공통으로 사용되는 카운터부와, 각 열마다 CDS(Correlated Double Sampling; 상관 2중 샘플링) 처리 기능부와 카운터부의 카운트값을 유지하는 래치를 직렬로 배치함으로써 CDS 처리 기능과 A/D 변환 기능을 실현하는 열(Column) A/D 변환 회로가 제안되어 있다(예를 들면 비특허 문헌 2 참조).

또한, 상기 제2 문제를 해결하는 방법으로서, 예를 들면, 열 처리부(26) 내에, 각 열마다 카운터부를 설치하여 A/D 변환 기능을 실현하는 구조도 제안되어 있다(예를 들면 비특허 문헌 3∼6, 특허 문헌 1 참조).

비특허 문헌 2에 기재된 열 A/D 변환 회로는, 수직 신호선(각 열)마다 병렬 처리하는 카운터부 및 래치를 이용한 A/D 변환 회로에 의해, 리셋 성분과 신호 성분과의 차를 취함으로써 화소의 고정 패턴 노이즈를 억압하면서 디지털 신호로 변환하기 때문에, 감산 처리가 불필요하고 카운트 처리가 한 번이면 되고, 또한 A/D 변환된 데이터를 유지하는 메모리 장치를 래치로 실현할 수 있어, 회로 면적의 증대를 방지할 수 있다. 즉 상기 제1 3, 4, 5 문제를 해결할 수 있다.

그러나, 도 9에 도시한 구성과 마찬가지로, 카운터부를 모든 각 열에 대하여 공통으로 사용하도록 하고 있으므로, 각 열마다 배치되는 데이터 기억부(255)의 각 래치에 대하여, 카운터부로부터의 각 카운트 출력 CK1, CK2,···, CKn의 n 개의 배선이 필요하여, 상기 제2 문제를 해결할 수 없다.

또한 비특허 문헌 3, 4에 기재된 구조는, 광을 검출하는 복수의 화소로부터의 전류를 동시에 출력 버스 상에 출력함으로써, 출력 버스 상에서 전류에 의한 가감산을 행하여, 이 후, 시간 축 방향으로 크기를 갖는 펄스 폭 신호로 변환하여, 이 펄스 폭 신호의 펄스 폭의 클럭 수를 열 병렬로 설치된 카운터 회로에서 카운트함으로써 A/D 변환을 행하므로, 카운트 출력의 배선이 불필요하다. 즉 상기 제2 문제를 해소할 수 있다.

그러나, 리셋 성분 또는 신호 성분의 취급에 대해서는 기재가 없어, 상기 제1, 3, 4, 5 문제를 해소할 수 있는 것은 아니다. 이 리셋 성분 또는 신호 성분의 취급에 대한 기재가 없는 것은, 비특허 문헌 1, 6도 마찬가지다.

이것에 대하여, 특허 문헌 1에는, 리셋 성분과 신호 성분의 취급에 대한 기재가 있다. 상관 2중 샘플링 등, 리셋 성분과 신호 성분으로부터 순수한 이미지만의 전압 데이터를 추출하기 위해서, 리셋 성분의 디지털 데이터를 신호 성분의 디지털 데이터로부터 감산하는 감산 처리를 각 열마다 행하므로 상기 제4 문제를 해소할 수 있다.

그러나, 이 특허 문헌 1에 기재된 구조에서는, 외부 시스템 인터페이스부에서 카운트 처리를 행하여 카운트 신호를 발생하고, 리셋 성분이나 신호 성분의 전압과 비교 처리의 참조 전압이 일치한 시점의 카운트값을 각 열마다 설치된 1조의 버퍼에 각각 보존하도록 하고 있으며, A/D 변환 처리의 구조는, 각 열이 1개의 카운터를 공통으로 사용하는 구성인 점에서, 비특허 문헌 1에 기재된 것과 마찬가지이다. 따라서, 상기 제1∼3, 5 문제를 피할 수 없다.

또한, 상기 제6 문제에 관해서는, 도 9에 도시한 종래예에서는, 전압 비교부(252)의 회로 구성이 명확하지는 않지만, 예를 들면 일반적으로 잘 알려져 있는 차동 증폭기 구성(특허 문헌 5의 도 8에 있어서의 비교기 부분을 참조)을 채용한 경 우를 생각한다.

이 경우, 차동쌍의 한 쪽의 입력을 열선 Vx에, 다른 쪽을 참조 신호 생성부(27)에 접속함으로써 화소 신호 Vx와 참조 전압 RAMP의 비교가 가능하고, A/D 변환된 출력 데이터가 데이터 기억부(255)에서 유지된다. 그러나, 이러한 구성에서도 역시, 상기와 마찬가지로 1회째의 판독 시의 비교 기간을 짧게 한 경우에는, 리셋 성분 ΔV가 비교 가능 범위를 넘어 버려 비교할 수 없다. 따라서, 제6 문제를 해결할 수 없다.

본 발명은, 상기 사정을 감안하여 이루어진 것으로, 상기 제1∼ 6 문제 중 적어도 하나를 해소할 수 있는 새로운 구조를 제공하는 것을 목적으로 한다.

본 발명의 실시예에 따르면, 기준 성분과 신호 성분을 포함하는 아날로그의 처리 대상 신호에 있어서의, 기준 성분과 신호 성분 간의 차 신호 성분을 디지털 데이터로 변환하는 A/D 변환 방법이 제공된다. 이 방법은, 기준 성분 및 신호 성분의 각각에 대응하는 신호와 디지털 데이터로 변환하기 위한 참조 신호를 비교하여, 이 비교 처리와 동시에, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교 처리가 완료된 시점의 카운트값을 유지한다. 이 때, 기준 성분과 신호 성분 중 어느 것에 대하여 비교 처리를 행하고 있는 지에 따라서 카운트 처리의 모드를 전환한다.

여기서, 카운트 처리의 모드 전환 처리에서는, 1회째의 처리에서, 화소 등 동일 단위 요소로부터 출력되는 1개의 처리 대상 신호에 있어서의 물리적 성질이 다른 기준 성분과 신호 성분 중 어느 한쪽에 대응하는 신호와, 디지털 데이터로 변환하기 위한 참조 신호를 비교함과 함께, 이 비교 처리와 병행하여 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교 처리가 완료된 시점의 카운트값을 유지한다.

이 후, 2회째의 처리에서, 기준 성분과 신호 성분 중 다른 쪽과 참조 신호를 비교함과 함께, 이 비교 처리와 병행하여 다운 카운트 모드 및 업 카운트 모드 중 다른 쪽의 모드로 카운트 처리를 행하고, 이 비교 처리가 완료된 시점의 카운트값을 유지한다. 이렇게 함으로써, 2회째의 처리 후에 유지되는 카운트값은, 1회째의 카운트값과의 차로 된다. 즉, 카운트 모드를 전환한 2회의 카운트 처리를 행함으로써, 기준 성분과 신호 성분의 차에 따른 디지털값이 2회째의 카운트 처리의 카운트값으로서 얻어진다.

또한, 2회째의 처리에서 대상으로 하는 신호 성분이란, 적어도 처리 대상 신호에 있어서의 참된 신호 성분을 나타내는 것이면 되며, 참된 신호 성분만을 의미하는 것이 아니라, 실제로는 처리 대상 신호에 포함되는 잡음 성분이나 리셋 성분 등을 포함하는 것이어도 된다.

또한, 기준 성분과 신호 성분은, 상대적인 것이며, 기준 성분과 신호 성분과의 차 신호 성분은, 화소 등 동일 단위 요소로부터 출력되는 1개의 처리 대상 신호에 있어서의 물리적 성질이 다른 2개의 신호 성분 간의 차의 성분일 수 있다.

기준 성분과 신호 성분에 대하여 비교 처리를 행할 때에는, 기준 성분이나 신호 성분에 대응하는 신호와 소정의 기울기로 변화하는 참조 신호를 비교하여, 기 준 성분이나 신호 성분에 대응하는 신호와 참조 신호가 일치하는 점을 찾을 수 있다. 소정의 기울기는, 항상 일정한 기울기인 형태에 한하지 않고, 예를 들면 신호 성분이 커질수록 기울기가 크게 되도록 복수의 기울기를 단계적으로 설정함으로써, 동적 범위를 확대하도록 하여도 된다.

또한, 카운트 처리를 행할 때에는, 비교 처리에서 이용하는 참조 신호의 생성 시점으로부터, 기준 성분이나 신호 성분에 대응하는 신호와 참조 신호가 일치한 시점까지를 카운트 클럭으로 카운트함으로써, 기준 성분이나 신호 성분의 각 크기에 대응한 카운트값을 얻는다.

다운 카운트 모드나 업 카운트 모드로 카운트 처리를 행하는 것에 있어서는, 공통의 업다운 카운터를 이용하면서, 그 처리 모드를 전환하여 행할 수 있다. 이렇게 함으로써, 카운트 처리에 이용하는 카운터 회로를 간단하게 할 수 있다. 2개의 모드를 전환하여 카운트 처리함으로써, 기준 성분과 신호 성분과의 감산 처리가 직접적으로 가능하여, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 감산기가 불필요하게 된다.

2회째의 처리에 있어서의 카운트 처리는, 1회째의 처리에 있어서 유지해 둔 카운트값으로부터 개시할 수 있다. 이렇게 함으로써, 2회째의 처리 후에 유지되는 카운트값은, 기준 성분과 신호 성분의 차 그 자체의 디지털 값으로 된다.

1회째의 처리로서, 기준 성분에 대하여 비교 처리와 카운트 처리를 행하고, 2회째의 처리로서, 신호 성분에 대하여 비교 처리와 카운트 처리를 행하도록 하면, 2회째의 처리 후에 유지되는 카운트값은, 신호 성분측으로부터 기준 성분측을 뺀 디지털값으로 된다.

화소 등의 단위 구성 요소의 처리 대상 신호가, 일시적으로 기준 성분 후에 신호 성분이 나타나는 것인 경우, 2회째의 처리는 기준 성분에 신호 성분을 가한 신호에 대한 처리로 되어, 2회째의 처리 후에 유지되는 카운트값은, 단위 구성 요소의 신호 성분을 나타내는 것으로 된다.

기준 성분에 대한 처리를 다운 카운트 모드에서 행하고, 신호 성분에 대한 처리를 업 카운트 모드에서 행하도록 하면, 2회에 걸치는 처리 후에 유지되는 카운트값은, 신호 성분측으로부터 기준 성분측을 뺀 디지털값이 플러스의 값으로서 얻어진다.

이들 2개를 조합시켜, 1회째의 처리로서, 기준 성분에 대하여 비교 처리와 다운 카운트 처리를 행하고, 2회째의 처리로서, 신호 성분에 대하여 비교 처리와 업 카운트 처리를 행하도록 하면, 2회째의 처리 후에 유지되는 카운트값은, 신호 성분측으로부터 기준 성분측을 뺀 디지털값이 플러스의 값으로서 얻어진다. 단위 구성 요소의 처리 대상 신호가, 일시적으로 기준 성분 후에 신호 성분이 나타나는 것인 경우에는, 단위 구성 요소의 유효 신호 성분을 나타내는 디지털 데이터가 플러스의 값으로서 얻어진다.

기준 성분과 신호 성분을 비교한 경우, 기준 성분은 대략 일정함과 함께 그 신호량은 적은 데 대하여, 신호 성분은 화소 등의 단위 구성 요소에 의해 광 등의 전자파를 검출하여 얻어지는 변동 성분이며, 신호량의 최대값은 커진다. 따라서, 기준 성분과 신호 성분의 쌍방의 비교 처리의 최장 기간, 즉 A/D 변환 기간의 최대 값을 동일하게 하는 것은 아니고, 기준 성분에 대한 비교 처리의 최장 기간을 신호 성분에 대한 비교 처리의 최장 기간 보다도 짧게 함으로써, 2회에 걸치는 A/D 변환 기간을 짧게 하는 것이 좋다.

기준 성분은 변동을 가지며, 게인을 올렸을 때는, 변동도 게인의 배가 되기 때문에, 비교 기간을 짧게 한 경우에는, 기준 성분이 비교 가능 범위를 초과하여 옳은 비교를 할 수 없게 되는 일이 발생할 수 있다. 이것을 피하도록, 기준 성분에 대하여 비교 처리와 카운트 처리를 행할 때는, 우선, 비교부를 기준 성분을 판독하는 동작 기준값으로 리셋하고, 이 후에, 비교부에 참조 신호를 공급하고 나서 비교 처리와 카운트 처리를 개시하도록 하면 된다.

단, 비교부를 동작 기준값으로 리셋하면 kTC 잡음의 발생이 걱정되므로, 신호 성분에 대하여 비교 처리와 카운트 처리를 행할 때는, 비교부의 리셋을 행하지 않고, 즉시 비교부에 참조 신호를 공급하여 비교 처리와 카운트 처리를 개시한다.

전회의 처리 대상 신호에 대하여, 2회째의 처리에서 유지한 카운트값을 데이터 기억부에 유지해 놓고, 금회의 처리 대상 신호에 대하여, 1회째의 처리와 2회째의 처리를 행할 때에, 데이터 기억부로부터의 카운트값의 판독 처리를 병행하여 행한다.

전술한 A/D 변환 처리는, 입사된 전자파에 대응하는 전하를 생성하는 전하 생성부 및 전하 생성부에 의해 생성된 전하에 따른 단위 신호를 생성하는 단위 신호 생성부를 단위 구성 요소 내에 포함하고, 이 단위 구성 요소가 행렬 형상으로 배치된, 물리량 분포 검출을 위한 반도체 장치에서, 단위 신호 생성부에 의해 생성 되어 열 방향으로 출력된 아날로그의 단위 신호를 처리 대상 신호로서 디지털 데이터로 변환하는 처리에 이용할 수 있다.

단위 구성 요소를 2차원 매트릭스 형상으로 배치하여 놓은 경우, 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 아날로그의 단위 신호를 행 단위로(열 병렬로) 액세스하여 취득하는 (수직) 스캔 판독을 행하고, 이 행 단위로, 단위 구성 요소의 각각에 대하여, 1회째의 처리와 2회째의 처리를 행함으로써, 단위 신호의 판독이나 A/D 변환 처리의 고속화를 도모할 수 있다.

본 발명에 따른 A/D 변환 장치는, 본 발명에 따른 상기 A/D 변환 방법을 실시하는 데 적합한 장치로서, 기준 성분 및 신호 성분의 각각에 따른 신호와 A/D 변환용의 참조 신호를 비교하는 비교부와, 비교부에서의 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교부에서의 비교 처리가 완료한 시점의 카운트값을 유지하는 카운터부를 구비한다.

바람직하게는, 디지털 데이터로 변환하기 위한 참조 신호를 생성하여 비교부에 공급하는 참조 신호 생성부나, 비교부가 기준 성분과 신호 성분중 어느 것에 대하여 비교 처리를 행하고 있는 지에 따라서 카운터부에서의 카운트 처리의 모드를 전환하는 제어부도 더 구비한다.

카운터부는, 공통의 카운터 회로에서 구성되며, 또한 업 카운트 모드와 다운 카운트 모드를 전환할 수 있게 구성되어 있는 것으로 할 수도 있고, 다운 카운트 모드로 카운트 처리를 행하는 다운 카운터 회로와, 업 카운트 모드로 카운트 처리를 행하는 업 카운터 회로를 갖고 있는 것으로 할 수도 있다. 후자인 경우, 회로 구성에 따라서, 다운 카운터 회로가 유지한 카운트값과 업 카운터 회로가 유지한 카운트값과의 합을 취하는 가산 회로를 갖고 있는 것으로 할 수도 있다.

본 발명의 실시예에 따른 반도체 장치나 전자 기기는, 상기 A/D 변환 방법을 적용한 장치로서, 상기 A/D 변환 장치와 마찬가지의 구성을 갖춘 것이다.

본 발명의 실시예에 따른 반도체 장치에서는, 비교부와 카운터부로 구성되는 A/D 변환부를, 단위 구성 요소의 열의 배열 방향인 행 방향으로 복수 구비하고 있다.

비교부는, 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 아날로그의 단위 신호를 행 단위로 취득하고, 비교부 및 카운터부는, 행 단위로, 단위 구성 요소의 각각에 대하여, 각각이 비교 및 카운트 처리를 행한다. 단위 신호 생성부는, 증폭용의 반도체 소자를 가질 수 있다.

전하 생성부를, 전자파로서의 광을 수광하여, 이 수광한 광에 대응하는 전하를 생성하는 광전 변환 소자를 갖고 있는 것으로 하면, 반도체 장치를 고체 촬상 장치로서 구성할 수 있다.

본 발명에 따른 A/D 변환 방법 및 A/D 변환 장치 및 반도체 장치 및 전자 기기에 따르면, A/D 변환용의 참조 신호와 기준 성분과 신호 성분을 포함하는 처리 대상 신호를 비교하여, 이 비교 처리와 동시에, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교 처리가 완료된 시점의 카운트값을 유지할 때, 기준 성분과 신호 성분중 어느 것에 대하여 비교 처리를 행하고 있는 지에 따라서 카운트 처리의 모드를 전환하도록 한다.

이에 의해, 기준 성분과 신호 성분과의 차를 나타내는 디지털 데이터를, 다운 카운트 모드 및 업 카운트 모드로 카운트 처리한 결과로서 얻을 수 있다.

이 결과, 기준 성분과 신호 성분의 각각의 카운트 결과를 유지하는 메모리 장치를 카운터부가 구비하는 래치 기능으로 실현할 수 있어, A/D 변환된 데이터를 유지하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없어, 회로 규모 및 회로 면적의 증대의 문제를 해소할 수 있다.

또한, 공통으로 사용되는 업다운 카운터를 이용하는지 여부에 상관없이, 비교부와 카운터부로 A/D 변환부를 구성했기 때문에, 비트 수에 상관없이 카운터부를 동작시키는 카운트 클럭 1개와 카운트 모드를 전환하는 제어선에 의해 카운트 처리를 제어할 수 있고, 카운터부의 카운트값을 메모리 장치까지 유도하는 신호선이 불필요하게 되어, 잡음의 증가나 소비 전력의 증대를 해소할 수 있다.

업다운 카운터를 동작 모드에 상관없이 공통으로 사용하면서, 그 처리 모드를 전환하여 카운트 처리를 행하도록 하면, 기준 성분과 신호 성분과의 감산 처리를 직접 할 수 있어, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 감산기가 불필요하게 된다. 또한, 감산기로의 데이터 전송이 불필요하게 되어, 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

다운 카운터 회로와 업 카운터 회로의 조합에 의해 카운터부를 구성하는 경우, 2회째의 카운트 처리의 개시전에, 1회째의 카운트 처리로 취득한 카운트값을 초기값으로서 설정함으로써, 기준 성분과 신호 성분과의 감산 처리를 직접 할 수 있어, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 가산 회로가 불필요하 게 된다. 또한, 감산기로의 데이터 전송이 불필요하게 되어, 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

다운 카운터 회로와 업 카운터 회로와의 조합에 의해 카운터부를 구성하는 경우, 1회째의 카운트 처리로 취득한 카운트값을 초기값으로서 설정하는 대신에, 제로부터 카운트하는 구성을 이용할 수도 있다. 이 경우, 각 카운트값의 합을 취하는 가산 회로가 필요해지지만, 이 경우에도, 비교부와 카운터부로 구성되는 A/D 변환부마다 가산 회로를 설치하기 때문에, 배선 길이를 짧게 할 수 있어, 데이터 전송을 위한 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

또한, 비교부와 카운터부를 쌍으로 하여 A/D 변환부를 구성했기 때문에, 단위 구성 요소가 행렬 형상으로 배치된 반도체 장치로부터 출력된 단위 신호를 처리 대상 신호로 하는 경우, 단위 구성 요소의 열의 배열 방향인 행 방향으로 A/D 변환부를 복수 배치하는 경우에도, 각각에 카운터부를 갖춘 구성으로 할 수 있어, 도 9에 도시한 종래예와 같이, 카운터부로부터의 카운트 출력의 배선을 래치까지 주회할 필요가 없어, 배선의 주회에 의한, 잡음의 증가나 소비 전력의 증대의 문제가 발생하지 않는다.

또한, A/D 변환 처리와 판독 처리를 병행하여 행하는 파이프라인 동작을 행하도록 구성하는 경우에도, A/D 변환된 데이터를 유지하는 메모리 장치가 A/D 변환부마다 1계통분만 있으면 되어, 회로 면적의 증대를 최소한으로 억제할 수 있다.

기준 성분에 대하여 비교 처리와 카운트 처리를 행할 때에, 비교부를 기준 성분을 판독하는 동작 기준값으로 리셋하고 나서 비교 처리와 카운트 처리를 개시 하면, 신호의 판독 전위로 비교부의 동작점이 설정되도록 되기 때문에, 기준 성분의 변동의 영향을 받지 않게 된다. 신호 성분에 대하여 비교 처리와 카운트 처리를 행할 때는, 비교부의 리셋을 행하지 않고, 비교 처리와 카운트 처리를 개시함으로써, 2회의 처리에 의해서 실질적인 감산 처리를 할 수 있어, 고정적으로 생기는 오프셋 잡음뿐만 아니라, kTC 잡음까지 제거할 수 있게 된다.

<실시예>

이하, 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다. 또한, 이하에서는, X-Y 어드레스형의 고체 촬상 장치의 일례인, CMOS 촬상 소자를 사용한 경우를 예로 설명한다. 또한, CMOS 촬상 소자는, 모든 화소가 NMOS 트랜지스터로 이루어지는 것으로 하여 설명한다.

그러나, 이 CMOS 촬상 소자는 단지 일례이고, 대상으로 되는 디바이스는 MOS형의 촬상 디바이스에 한하지 않는다. 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 갖는 단위 구성 요소를 라인 형상 혹은 매트릭스 형상으로 복수개 배열하여 이루어지는 물리량 분포 검출용의 반도체 장치의 모두에, 후술하는 모든 실시예가 적용될 수 있다.

<제1 실시예>

도 1은, 본 발명에 따른 반도체 장치의 제1 실시예인 CMOS 고체 촬상 장치(CM0S 이미지 센서)(1)의 개략 구성도이다. 또한, 이 CMOS 고체 촬상 장치는, 본 발명의 실시예에 따른 전자 기기의 일양태이기도 하다.

고체 촬상 장치(1)는, 입사 광량에 따른 신호를 출력하는 수광 소자(전하 생 성부의 일례)를 포함하는 복수개의 화소가 행 및 열로 배열된(즉 2차원 매트릭스 형상의) 화소부를 갖고, 각 화소로부터의 신호 출력이 전압 신호이고, CDS(Correlated Double Sampling; 상관 2중 샘플링) 처리 기능부 및 디지털 변환부(A/DC; Analog Digital Converter) 등이 열 병렬로 설치되어 있는 것이다.

보다 구체적으로는, 열의 수직 신호선(19)에 대하여 실질적으로 병렬로 복수의 CDS 처리 기능부 및 디지털 변환부가 설치되어 있다. 복수의 각 기능부는, 디바이스를 평면으로 보았을 때에, 함께 화소부(10)에 대하여 열 방향의 한 쪽의 엣지측(도면의 하측에 배치되어 있는 출력측)에만 배치되어 있는 형태의 것이어도 되고, 화소부(10)에 대하여 열 방향의 한 쪽의 엣지측(도면의 하측에 배치되어 있는 출력측)과 그 반대측인 다른 쪽의 엣지측(도면의 상측)에 나눠 배치되어 있는 형태의 것이어도 된다. 후자인 경우, 행 방향의 판독 주사(수평 주사)를 행하는 수평 주사부도, 각 엣지측에 나눠 배치하여, 각각이 독립적으로 동작 가능하게 구성하는 것이 바람직하다.

예를 들면, 열 병렬로 CDS 처리 기능부 및 디지털 변환부가 설치되어 있는 전형예로서는, 촬상부의 출력측에 설치한 열 영역이라고 불리는 부분에, CDS 처리 기능부 및 디지털 변환부를 각 열마다 설치하여, 순차적으로 출력측에 판독하는 열형의 것이다. 또한, 열형에 한하지 않고, 인접하는 복수(예를 들면 2개 분)의 수직 신호선(19)(각 열)에 대하여 1개의 CDS 처리 기능부 및 디지털 변환부를 할당하는 형태나, N개 마다(간격)(N은 플러스의 정수; 사이에 N- 1개를 배치함) N개분의 수직 신호선(19)(열)에 대하여 1개의 CDS 처리 기능부 및 디지털 변환부를 할당하 는 형태 등을 채용할 수도 있다.

열형을 제외하는 것은, 어느 형태도, 복수의 수직 신호선(19)(각 열)이 1개의 CDS 처리 기능부나 디지털 변환부를 공통으로 사용하는 구성으로 되기 때문에, 화소부(10)측으로부터 공급되는 복수 열분의 화소 신호를 1개의 CDS 처리 기능부나 디지털 변환부에 공급하는 전환 회로(스위치)를 설치한다. 또한, 후단의 처리에 따라서는, 출력 신호를 유지하는 메모리를 설치하는 등의 대처가 필요하게 된다.

어느 것으로 하여도, 복수의 수직 신호선(19)(열)에 대하여 1개의 CDS 처리 기능부 및 디지털 변환부를 할당하는 형태 등을 채용함으로써 각 화소 신호의 신호 처리를 화소 열 단위로 판독한 후에 행함으로써, 마찬가지의 신호 처리를 각 단위 화소 내에서 행하는 것에 비하여, 각 단위 화소 내의 구성을 간소화하여, 이미지 센서의 다화소화, 소형화, 저비용화 등에 대응할 수 있다.

또한, 열 병렬로 배치된 복수의 신호 처리부에서 1행 분의 화소 신호를 동시 병행 처리할 수 있으므로, 출력 회로측이나 디바이스의 외부에서 1개의 CDS 처리 기능부나 디지털 변환부에서 처리를 행하는 경우에 비하여, 신호 처리부를 저속으로 동작시킬 수 있어, 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리하다. 즉, 소비 전력 및 대역 성능을 동일하게 하는 경우, 센서 전체의 고속 동작이 가능하게 된다.

또한, 열형의 구성인 경우, 저속으로 동작시킬 수 있어 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리함과 동시에 전환 회로(스위치)가 불필요하다는 이점도 있다. 이하의 실시예에서는, 특히 예고가 없는 한, 이 열형 고체 촬상 장 치로 설명한다.

도 1에 도시한 바와 같이 제1 실시예의 고체 촬상 장치(1)는, 복수의 단위 화소(3)가 행 및 열로 배열된 화소부(촬상부)(10)와, 화소부(10)의 외측에 설치된 구동 제어부(7)와, 열 처리부(26)와, 열 처리부(26)에 A/D 변환용의 참조 전압을 공급하는 참조 신호 생성부(27)와, 출력 회로(28)를 구비하고 있다.

또한, 열 처리부(26)의 전단 또는 후단에는, 필요에 따라 신호 증폭 기능을 갖는 AGC(Auto Gain Control) 회로 등을 열 처리부(26)와 동일한 반도체 영역에 설치하는 것도 가능하다. 열 처리부(26)의 전단에서 AGC를 행하는 경우에는 아날로그 증폭, 열 처리부(26)의 후단에서 AGC를 행하는 경우에는 디지털 증폭으로 된다. n 비트의 디지털 데이터를 단순하게 증폭하면, 계조가 손상되어 버릴 가능성이 있기 때문에, 아날로그에 의해 증폭한 후에 디지털 변환하는 것이 바람직하다.

구동 제어부(7)는, 화소부(10)의 신호를 순차적으로 판독하기 위한 제어 회로 기능을 갖추고 있다. 예를 들면, 구동 제어부(7)로서는, 열 어드레스나 열 주사를 제어하는 수평 주사 회로(열 주사 회로)(12)와, 행 어드레스나 행 주사를 제어하는 수직 주사 회로(행 주사 회로)(14)와, 내부 클럭을 생성하는 기능을 갖는 통신·타이밍 제어부(20)를 구비하고 있다.

또한, 도면 중, 통신·타이밍 제어부(20)의 근방에 점선으로 나타낸 바와 같이, 고속 클럭 생성부의 일례로, 입력된 클럭 주파수보다도 고속의 클럭 주파수의 펄스를 생성하는 클럭 변환부(23)를 설치하도록 하여도 된다. 통신·타이밍 제어부(20)는, 단자(5a)를 통하여 입력되는 입력 클럭(마스터 클럭) CLK0이나 클럭 변 환부(23)에 의해 생성된 고속 클럭에 기초하여 내부 클럭을 생성한다.

클럭 변환부(23)에 의해 생성된 고속 클럭을 근원으로 하는 신호를 이용함으로써 A/D 변환 처리 등을 고속으로 동작시킬 수 있게 된다. 또한, 고속 클럭을 이용하여, 고속의 계산을 필요로 하는 움직임 추출이나 압축 처리를 행할 수 있다. 또한, 열 처리부(26)로부터 출력되는 병렬 데이터를 시리얼 데이터화하여 디바이스 외부에 영상 데이터 D1을 출력할 수도 있다. 이렇게 함으로써, A/D 변환된 디지털 데이터의 비트분보다도 적은 단자로 고속 동작 출력하는 구성을 채용할 수 있다.

클럭 변환부(23)는, 입력된 클럭 주파수보다도 고속의 클럭 주파수의 펄스를 생성하는 체배 회로(multiplier circuit)를 내장하고 있다. 이 클럭 변환부(23)는, 통신·타이밍 제어부(20)로부터 저속 클럭 CLK2을 수취하여, 그것을 바탕으로 하여 2배 이상 높은 주파수의 클럭을 생성한다. 클럭 변환부(23)의 체배 회로로서는, k1을 저속 클럭 CLK2의 주파수의 배수로 했을 때 k1 체배 회로를 설치하면 되고, 주지의 여러가지 회로를 이용할 수 있다.

도 1에서는, 간단하게 나타내기 위해 행 및 열의 일부를 생략하여 나타내고 있지만, 실질적으로는, 각 행 및 각 열에는, 수십 내지 수천의 단위 화소(3)가 배치된다. 이 단위 화소(3) 각각은, 전형적으로는, 수광 소자(전하 생성부)로서의 포토다이오드와, 증폭용의 반도체 소자(예를 들면 트랜지스터)를 갖는 화소내 증폭기로 구성된다.

화소내 증폭기로서는, 예를 들면 플로팅 디퓨전 증폭기 구성의 것이 이용된다. 일례로서는, 전하 생성부에 대하여, 전하 판독부(전송 게이트부/판독 게이트 부)의 일례인 판독 선택용 트랜지스터, 리셋 게이트부의 일례인 리셋 트랜지스터, 수직 선택용 트랜지스터, 및 플로팅 디퓨전의 전위 변화를 검출하는 검출 소자의 일례인 소스 폴로워 구성의 증폭용 트랜지스터를 갖는, CMOS 센서로서 범용적인 4개의 트랜지스터로 이루어지는 구성의 것을 사용할 수 있다.

혹은, 일본 특허 공개 제2708455호 공보에 기재된 바와 같이, 전하 생성부에 의해 생성된 신호 전하에 대응하는 신호 전압을 증폭하기 위한, 드레인선(DRN)에 접속된 증폭용 트랜지스터와, 전하 생성부를 리셋하기 위한 리셋 트랜지스터와, 수직 시프트 레지스터로부터 전송 배선(TRF)을 통하여 주사되는 판독 선택용 트랜지스터(전송 게이트부)를 갖는, 3개의 트랜지스터로 이루어지는 구성의 것을 사용할 수도 있다.

또한, 구동 제어부(7)의 다른 구성 요소로서, 수평 주사 회로(12), 수직 주사 회로(14), 및 통신·타이밍 제어부(20)가 설치되어 있다. 수평 주사 회로(12)는, 열 처리부(26)로부터 카운트값을 판독하는 판독 주사부의 기능을 갖는다. 이것들의 구동 제어부(7)의 각 요소는, 화소부(10)와 함께, 반도체 집적 회로 제조 기술과 마찬가지의 기술을 이용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성되어, 반도체 시스템의 일례인 고체 촬상 소자(촬상 디바이스)로서 구성된다.

단위 화소(3)는, 행 선택을 위한 행 제어선(15)을 통하여 수직 주사 회로(14)와, 또한 수직 신호선(19)을 통하여 열 A/D 회로(25)가 각 열마다 설치되어 있는 열 처리부(26)와 각각 접속되어 있다. 여기서, 행 제어선(15)은 수직 주사 회로(14)로부터 화소에 들어 가는 배선 전반을 나타낸다.

후술하는 바와 같이 수평 주사 회로(12)는 수평 디코더(12a)를 포함하며 수직 주사 회로(14)는 수직 디코더(14a)를 포함한다. 수평 주사 회로(12) 및 수직 주사 회로(14)는 통신·타이밍 제어부(20)로부터 공급되는 제어 신호 CN1, CN2에 응답하여 시프트 동작(주사)을 개시하도록 되어 있다. 이 때문에, 행 제어선(15)에는, 단위 화소(3)를 구동하기 위한 여러가지의 펄스 신호(예를 들면, 리셋 펄스 RST, 전송 펄스 TRF, DRN 제어 펄스 DRN 등)이 포함된다.

통신·타이밍 제어부(20)는, 도시하지 않지만, 각 부의 동작에 필요한 클럭 및 소정 타이밍의 펄스 신호를 공급하는 타이밍 제너레이터 TG(판독 어드레스 제어 장치의 일례)의 기능 블록과, 단자(5a)를 통하여 마스터 클럭 CLK0을 수취하고, 또한 단자(5b)를 통하여 동작 모드 등을 명령하는 데이터 DATA를 수취하고, 또한 고체 촬상 장치(1)의 정보를 포함하는 데이터를 출력하는 통신 인터페이스의 기능 블록을 구비한다.

예를 들면, 통신·타이밍 제어부(20)는 수평 어드레스 신호를 수평 디코더(12a)에 출력하고, 수직 어드레스 신호를 수직 디코더(14a)에 출력하고, 각 디코더(12a, 14a)는, 그 신호에 응답하여 대응하는 행 및 열을 선택한다.

이 때, 단위 화소(3)를 2차원 매트릭스 형상으로 배치하여 놓기 때문에, 화소 신호 생성부(5)에 의해 생성되어 수직 신호선(19)을 통하여 열 방향으로 출력되는 아날로그의 화소 신호를 행 단위로(열 병렬로) 액세스하여 취득하는 (수직) 스캔 판독을 행하고, 이 후에, 각 열의 배열 방향인 행 방향으로 액세스하여 화소 신호(본 예에서는 디지털화된 화소 데이터)를 출력측으로 판독하는 (수평) 스캔 판독 을 행하도록 함으로써, 화소 신호 및 화소 데이터의 판독의 고속화를 도모할 수 있다. 스캔 판독에 한하지 않고, 판독하고 싶은 단위 화소(3)를 직접 어드레스 지정함으로써, 필요한 단위 화소(3)의 정보만을 판독하는 랜덤 액세스도 가능하다.

제1 실시예의 통신·타이밍 제어부(20)에서는, 단자(5a)를 통하여 입력되는 마스터 클럭 CLK0과 동일한 주파수의 클럭 CLK1이나, 그것을 2 분주한 클럭이나 보다 분주한 저속의 클럭을 디바이스 내의 각 부, 예를 들면 수평 주사 회로(12), 수직 주사 회로(14), 열 처리부(26) 등에 공급한다. 이하, 2 분주한 클럭이나 그것 이하의 주파수의 클럭 전반을 통합하여, 저속 클럭 CLK2이라고 한다.

수직 주사 회로(14)는, 화소부(10)의 행을 선택하고, 그 행에 필요한 펄스를 공급하는 것이다. 수직 주사 회로(14)는, 예를 들면, 수직 방향의 판독 행을 규정하는(화소부(10)의 행을 선택하는) 수직 디코더(14a)와, 수직 디코더(14a)에서 규정된 판독 어드레스 위(행 방향)의 단위 화소(3)에 대한 행 제어선(15)에 펄스를 공급하여 구동하는 수직 구동 회로(14b)를 갖는다. 또한, 수직 디코더(14a)는, 신호를 판독하는 행 외에, 전자 셔터용의 행 등도 선택한다.

수평 주사 회로(12)는, 저속 클럭 CLK2에 동기하여 열 처리부(26)의 열 A/D 회로(25)를 순서대로 선택하여, 그 신호를 수평 신호선(수평 출력선)(18)에 전달하는 것이다. 수평 주사 회로(12)는, 예를 들면, 수평 방향의 판독 열을 규정하는(열 처리부(26) 내의 개개의 열 A/D 회로(25)를 선택하는) 수평 디코더(12a)와, 수평 디코더(12a)에서 규정된 판독 어드레스에 따라서, 열 처리부(26)의 각 신호를 수평 신호선(18)에 전달하는 수평 구동 회로(12b)를 갖는다. 또한, 수평 신호선 (18)은, 예를 들면 열 A/D 회로(25)가 취급하는 비트 수 n(n은 플러스의 정수)분, 예를 들면 1O(= n) 비트이면, 그 비트 수분에 대응하여 1O 개 배치된다.

이러한 구성의 고체 촬상 장치(1)에서, 단위 화소(3)로부터 출력된 화소 신호는, 열마다, 수직 신호선(19)을 통하여, 열 처리부(26)의 열 A/D 회로(25)에 공급된다.

열 처리부(26)의 각 열 A/D 회로(25)는, 1 열분의 화소의 신호를 받아, 그 신호를 처리한다. 예를 들면, 각 열 A/D 회로(25)는, 아날로그 신호를, 예를 들면 저속 클럭 CLK2을 이용하여, 예를 들면 1O 비트의 디지털 데이터로 변환하는 A/DC(Analog Digital Converter) 회로를 갖는다.

A/DC 회로의 구성에 대해서는, 상세 내용은 후술하지만, 비교기(전압 비교기)에 램프 형상의 참조 전압 RAMP을 공급함과 동시에 클럭 신호에서의 카운트(계수)를 개시하여, 수직 신호선(19)을 통하여 입력된 아날로그의 화소 신호를 참조 전압 RAMP와 비교함으로써 펄스 신호가 얻어질 때까지 카운트함으로써 A/D 변환을 행한다.

또한, 이 때, 회로 구성을 연구함으로써, A/D 변환과 함께, 수직 신호선(19)을 통하여 입력된 전압 모드의 화소 신호에 대하여, 화소 리셋 직후의 신호 레벨(노이즈 레벨)과 참된(수광 광량에 따른) 신호 레벨 Vsig와의 차분을 취하는 처리를 행할 수 있다. 이에 의해, 고정 패턴 노이즈(FPN; Fixed Pattern Noise)나 리셋 노이즈라고 불리는 노이즈 신호 성분을 제거할 수 있다.

이 열 A/D 회로(25)로 디지털화된 화소 데이터는, 수평 주사 회로(12)로부터 의 수평 선택 신호에 의해 구동되는 도시하지 않은 수평 선택 스위치를 통하여 수평 신호선(18)에 전달되고, 또한 출력 회로(28)에 입력된다. 또한, 10 비트는 일례이고, 10 비트 미만(예를 들면 8 비트)이나 10 비트를 초과하는 비트 수(예를 들면 14 비트) 등, 그 밖의 비트 수로 하여도 된다.

이러한 구성에 의해서, 전하 생성부로서의 수광 소자가 행렬 형상으로 배치된 화소부(10)로부터는, 행마다 각 수직 열에 대하여 화소 신호가 순차적으로 출력된다. 그리고, 수광 소자가 행렬 형상으로 배치된 화소부(10)에 대응하는 1매분의 화상, 즉 프레임 화상이, 화소부(10) 전체의 화소 신호의 집합으로 나타내여지는 것으로 된다.

열 A/D 회로(25) 및 참조 신호 생성부(27)의 상세에 대해 이하 기술한다.

참조 신호 생성부(27)는, DA 변환 회로(DAC; Digital Analog Converter)(27a)를 갖도록 구성되어 있고, 통신·타이밍 제어부(20)로부터의 제어 데이터 CN4로 나타내여지는 초기값으로부터 카운트 클럭 CK0에 동기하여, 계단 형상의 톱니 형상파(또는 램프 파형)를 생성하여, 열 처리부(26)의 개개의 열 A/D 회로(25)에, 이 생성한 톱니 형상파를 A/D 변환용의 참조 전압(A/DC 기준 신호)로서 공급하도록 되어 있다. 또한, 도시를 생략하고 있지만, 노이즈 방지용의 필터를 설치해도 된다.

또한, 이 계단 형상의 톱니 형상파는, 클럭 변환부(23)로부터의 고속 클럭, 예를 들면 체배 회로에서 생성되는 체배 클럭을 바탕으로 생성함으로써, 단자(5a)를 통하여 입력되는 마스터 클럭 CLKO에 기초하여 생성하는 것보다도 고속으로 변 화할 수 있다.

통신·타이밍 제어부(20)로부터 참조 신호 생성부(27)의 DA 변환 회로(27a)에 공급하는 제어 데이터 CN4는, 비교 처리마다의 램프 전압이 동일한 기울기(변화율)로 되도록, 시간에 대한 디지털 데이터의 변화율을 동일하게 하는 정보도 포함하고 있다. 구체적으로는, 단위 시간마다 1씩 카운트값을 변화시켜도 된다.

열 A/D 회로(25)는, 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성되는 참조 전압 RAMP과, 행 제어선(15)(VO, V1,···)마다 단위 화소(3)로부터 수직 신호선(19)(HO, H1,·‥)을 경유할 수 있는 아날로그의 화소 신호를 비교하는 전압 비교부(비교기)(252)와, 전압 비교부(252)가 비교 처리를 완료하기까지의 시간을 카운트하여, 그 결과를 유지하는 카운터부(254)를 구비하여 구성되며 n 비트 A/D 변환 기능을 갖고 있다.

통신·타이밍 제어부(20)는, 전압 비교부(252)가 화소 신호의 리셋 성분 ΔV와 신호 성분 Vsig 중 어느 것에 대하여 비교 처리를 행하고 있는 지에 따라서 카운터부(254)에 있어서의 카운트 처리의 모드를 전환하는 제어부의 기능을 갖는다. 이 통신·타이밍 제어부(20)로부터 각 열 A/D 회로(25)의 카운터부(254)에는, 카운터부(254)가 다운 카운트 모드로 동작하는 것인지 업 카운트 모드로 동작하는 것인지를 지시하기 위한 제어 신호 CN5가 입력되고 있다.

전압 비교부(252)의 한 쪽의 입력 단자 RAMP는, 다른 전압 비교부(252)의 입력 단자 RAMP와 공통으로, 참조 신호 생성부(27)로 생성되는 계단 형상의 참조 전압 RAMP이 입력되고, 다른 쪽의 입력 단자에는, 각각 대응하는 각 열의 수직 신호 선(19)이 접속되어, 화소부(10)로부터의 화소 신호 전압이 개개로 입력된다. 전압 비교부(252)의 출력 신호는 카운터부(254)에 공급된다.

카운터부(254)의 클럭 단자 CK에는, 다른 카운터부(254)의 클럭 단자 CK와 공통으로, 통신·타이밍 제어부(20)로부터 카운트 클럭 CK0이 입력되고 있다.

이 카운터부(254)는, 그 구성에 대해서는 도시를 생략하지만, 도 9에 도시한 래치로 구성된 데이터 기억부(255)의 배선 형태를 동기 카운터 형식으로 변경함으로써 실현될 수 있으며, 1개의 카운트 클럭 CK0의 입력으로, 내부 카운트를 행하도록 되어 있다. 카운트 클럭 CK0도, 계단 형상의 전압 파형과 마찬가지로, 클럭 변환부(23)로부터의 고속 클럭(예를 들면, 체배 클럭)을 바탕으로 생성함으로써, 단자(5a)를 통하여 입력되는 마스터 클럭 CLKO보다 고속으로 할 수 있다.

n개의 래치의 조합으로 n 비트의 카운터부(254)를 실현할 수 있으며, 도 9에 도시한 2 계통의 n개의 래치로 구성된 데이터 기억부(255)의 회로 규모에 대하여 반으로 된다. 카운터부(24)가 불필요하게 되므로, 전체적으로는, 도 9에 도시한 구성보다도 대폭 간단하게 된다.

여기서, 제1 실시예의 카운터부(254)는, 상세 내용은 후술하지만, 카운트 모드에 상관없이 공통의 업다운 카운터(U/DCNT)를 이용하여, 다운 카운트 동작과 업 카운트 동작을 전환하여(구체적으로는 교대로) 카운트 처리를 행하는 것이 가능하게 구성되어 있는 점에 특징을 갖는다. 또한, 제1 실시예의 카운터부(254)는, 카운트 출력값이 카운트 클럭 CK0에 동기하여 출력되는 동기 카운터를 사용한다.

또한, 동기 카운터인 경우, 모든 플립플롭(카운터 기본 요소)의 동작이 카운 트 클럭 CK0으로 제한된다. 따라서, 보다 고주파수 동작이 요구되는 경우에는, 카운터부(254)로서는, 그 동작 제한 주파수가 최초의 플립플롭(카운터 기본 요소)의 제한 주파수에 의해서만 결정될 수 있기 때문에 고속 동작에 적합한 비동기 카운터의 사용이 보다 바람직하다.

카운터부(254)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 카운터부(254)는, 카운트 결과를 유지하는 래치 기능을 갖고 있고, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터 출력값을 유지한다.

이러한 구성의 열 A/D 회로(25)는, 먼저도 설명한 바와 같이, 수직 신호선(19)(H0, H1,···)마다 배치되어, 열 병렬 구성의 A/DC 블록인 열 처리부(26)가 구성된다.

개개의 열 A/D 회로(25)의 출력측은, 수평 신호선(18)에 접속되어 있다. 먼저도 설명한 바와 같이, 수평 신호선(18)은, 열 A/D 회로(25)의 비트 폭인 n 비트 폭분의 신호선을 갖고, 도시하지 않은 각각의 출력선에 대응한 n개의 센스 회로를 경유하여 출력 회로(28)에 접속된다.

이러한 구성에서, 열 A/D 회로(25)는, 수평 블랭킹 기간에 상당하는 화소 신호 판독 기간에서, 카운트 동작을 행하고, 소정의 타이밍에서 카운트 결과를 출력한다. 즉, 우선, 전압 비교부(252)에서는, 참조 신호 생성부(27)로부터의 램프 파형 전압과, 수직 신호선(19)을 통하여 입력되는 화소 신호 전압을 비교하여, 쌍방의 전압이 동일하게 되면, 전압 비교부(252)의 비교기 출력이 반전(본 예에서는 H 레벨로부터 L 레벨로 천이)된다.

카운터부(254)는, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여 다운 카운트 모드 혹은 업 카운트 모드로 카운트 동작을 개시하고 있으며, 비교기 출력의 반전된 정보가 카운터부(254)에 통지되면, 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(유지 또는 기억)함으로써 A/D 변환을 완료한다.

이 후, 카운터부(254)는, 소정의 타이밍에서 수평 주사 회로(12)로부터 제어선(12c)을 통하여 입력되는 수평 선택 신호 CH(i)에 의한 시프트 동작에 기초하여, 기억한 화소 데이터를, 순차적으로, 열 처리부(26) 밖이나 화소부(10)를 갖는 칩밖으로 출력 단자(5c)를 통해 출력한다.

또한, 본 실시예에 직접 관련되지 않기 때문에 도시하지는 않지만, 그 밖의 각종 신호 처리 회로 등도, 고체 촬상 장치(1)의 구성 요소에 포함될 수 있다.

도 2는, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 열 A/D 회로(25)에 있어서의 동작을 설명하기 위한 타이밍차트이다.

화소부(10)의 각 단위 화소(3)에 의해 감지된 아날로그의 화소 신호를 디지털 신호로 변환하는 구조로서는, 예를 들면, 소정의 기울기로 하강하는 램프 파형 형상의 참조 전압 RAMP과 단위 화소(3)로부터의 화소 신호에 있어서의 기준 성분이나 신호 성분의 각 전압이 일치하는 점을 찾고, 이 비교 처리에서 이용하는 참조 전압 RAMP의 생성 시점으로부터, 화소 신호에 있어서의 기준 성분이나 신호 성분에 대응하는 신호와 참조 신호가 일치한 시점까지를 카운트 클럭으로 카운트(계수)함 으로써, 기준 성분이나 신호 성분의 각 크기에 대응한 카운트값을 얻는 방법을 채용한다.

여기서, 수직 신호선(19)으로부터 출력되는 화소 신호는, 일시적으로, 기준 성분으로서의 화소 신호의 잡음을 포함하는 리셋 성분 ΔV 후에 신호 성분 Vsig이 나타나는 것이다. 1회째의 처리를 기준 성분(리셋 성분 ΔV)에 대하여 행하는 경우, 2회째의 처리는 기준 성분(리셋 성분 ΔV)에 신호 성분 Vsig을 가한 신호에 대한 처리로 된다. 이하 구체적으로 설명한다.

1회째의 판독을 위해, 우선 통신·타이밍 제어부(20)는, 카운터부(254)의 카운트값을 초기값 "0"으로 리셋시킴과 함께, 카운터부(254)를 다운 카운트 모드로 설정한다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(H0, H1, ···)으로의 1회째의 판독이 안정된 후, 통신·타이밍 제어부(20)는, 참조 신호 생성부(27)로, 참조 전압 RAMP 생성용의 제어 데이터 CN4를 공급한다.

이것을 받아, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽의 입력 단자 RAMP로의 비교 전압으로서, 전체적으로 톱니 형상(또는 RAMP 형상)으로 시간 변화시킨 계단 형상의 파형(RAMP 파형)을 입력한다. 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 화소부(10)로부터 공급되는 임의의 수직 신호선(19)(Vx)의 화소 신호 전압을 비교한다.

전압 비교부(252)의 입력 단자 RAMP로의 참조 전압 RAMP의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을, 행마다 배치된 카운터부(254)로 계측하기 위해, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여(t10), 카운터부(254)의 클럭 단자에 통신·타이밍 제어부(20)로부터 카운트 클럭 CK0을 입력하여, 1회째의 카운트 동작으로서, 초기값 "0"부터 다운 카운트를 개시한다. 즉, 마이너스의 방향으로 카운트 처리를 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하여, 쌍방의 전압이 동일하게 되었을 때에, 비교기 출력을 H 레벨로부터 L레벨로 반전시킨다(t12). 즉, 리셋 성분 Vrst에 따른 전압 신호와 참조 전압 RAMP을 비교하여, 리셋 성분 Vrst의 크기에 대응한 시간 축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호를 생성하여, 카운터부(254)에 공급한다.

이 결과를 받아, 카운터부(254)는, 비교기 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(유지 또는 기억)함으로써 A/D 변환을 완료한다(t12). 즉, 전압 비교부(252)에 있어서의 비교 처리에 의해서 얻어지는 시간 축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호의 폭을 카운트 클럭 CK0에 기초하여 카운트(계수)함으로써, 리셋 성분 Vrst의 크기에 대응한 카운트값을 얻는다.

통신·타이밍 제어부(20)는, 소정의 다운 카운트 기간이 경과되면(t14), 전압 비교부(252)로의 제어 데이터의 공급과, 카운터부(254)로의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는, 램프 형상의 참조 전압 RAMP의 생성을 정지한다.

이 1회째의 판독 시에는, 화소 신호 전압 Vx에서의 리셋 레벨 Vrst을 전압 비교부(252)로 검출하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 리셋 성분 ΔV를 판독하고 있는 것으로 된다.

이 리셋 성분 ΔV 내에는, 단위 화소(3)마다 변동되는 잡음이 오프셋으로서 포함되어 있다. 그러나, 이 리셋 성분 ΔV의 변동은 일반적으로 작고, 또한 리셋 레벨 Vrst은 대략 전체 화소 공통이기 때문에, 임의의 수직 신호선(19)의 화소 신호 전압 Vx에서의 리셋 성분 ΔV의 출력값은 대략 알려져 있다.

따라서, 1회째의 리셋 성분 ΔV의 판독 시에는, RAMP 전압을 조정함으로써, 다운 카운트 기간(t10∼t14; 비교 기간)을 짧게 하는 것이 가능하다. 본 실시예에서는, 리셋 성분 ΔV에 대한 비교 처리의 최장 기간을, 7 비트분의 카운트 기간(128 클록 사이클)으로 하여, 리셋 성분 ΔV의 비교를 행하고 있다.

계속한 2회째의 판독 시에는, 리셋 성분 ΔV 외에 추가로, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig를 판독하여, 1회째의 판독과 마찬가지의 동작을 행한다. 즉, 우선 통신·타이밍 제어부(20)는, 카운터부(254)를 업 카운트 모드로 설정한다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(H0, H1, ···)로의 2회째의 판독이 안정된 후, 통신·타이밍 제어부(20)는, 참조 신호 생성부(27)에, 참조 전압 RAMP 생성용의 제어 데이터 CN4를 공급한다.

이것을 받아, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽의 입력 단자 RAMP로의 비교 전압으로서, 전체적으로 톱니 형상(또는 RAMP 형상)으로 시간 변화시킨 계단 형상의 파형(RAMP 파형)을 입력한다. 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 화소부(10)로부터 공급되는 임의의 수직 신호선(19)(Vx)의 화 소 신호 전압을 비교한다.

전압 비교부(252)의 입력 단자 RAMP로의 참조 전압 RAMP의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을, 행마다 배치된 카운터부(254)로 계측하기 위해, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여(t20), 카운터부(254)의 클럭 단자에 통신·타이밍 제어부(20)로부터 카운트 클럭 CK0을 입력하고, 2회째의 카운트 동작으로서, 1회째의 판독 시에 취득된 단위 화소(3)의 리셋 성분 ΔV에 대응하는 카운트값으로부터, 1회째와는 반대로 업 카운트를 개시한다. 즉, 플러스의 방향으로 카운트 처리를 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하여, 쌍방의 전압이 동일하게 되었을 때에, 비교기 출력을 H 레벨로부터 L레벨로 반전시킨다(t22). 즉, 신호 성분 Vsig에 따른 전압 신호와 참조 전압 RAMP를 비교하여, 신호 성분 Vsig의 크기에 대응한 시간 축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호를 생성하여, 카운터부(254)에 공급한다.

이 결과를 받아, 카운터부(254)는, 비교기 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(유지 또는 기억)함으로써 A/D 변환을 완료한다(t22). 즉, 전압 비교부(252)에 있어서의 비교 처리에 의해서 얻어지는 시간 축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호의 폭을 카운트 클럭 CK0으로 카운트(계수)함으로써, 신호 성분 Vsig의 크기에 대응한 카운트값을 얻는다.

통신·타이밍 제어부(20)는, 소정의 다운 카운트 기간이 경과하면(t24), 전압 비교부(252)에의 제어 데이터의 공급과, 카운터부(254)에의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는, 램프 형상의 참조 전압 RAMP의 생성을 정지한다.

이 2회째의 판독 시에는, 화소 신호 전압 Vx에서의 신호 성분 Vsig을 전압 비교부(252)로 검출하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 신호 성분 Vsig을 판독하고 있는 것으로 된다.

여기서, 본 실시예에서는, 카운터부(254)에 있어서의 카운트 동작을, 1회째의 판독 시에는 다운 카운트, 2회째의 판독 시에는 업 카운트로 하고 있기 때문에, 카운터부(254) 내에서 자동적으로, 수학식 1로 나타내는 감산이 행하여져, 이 감산 결과에 따른 카운트값이 카운터부(254)에 유지된다.

(2회째의 비교 기간에서의 카운트값) ― (1회째의 비교 기간에서의 카운트값)

여기서, 수학식 1은, 수학식 2와 같이 변형될 수 있고, 결과적으로는, 카운터부(254)에 유지되는 카운트값은 신호 성분 Vsig에 대응하는 것으로 된다.

(2회째의 비교 기간) ― (1회째의 비교 기간)

= (신호 성분 Vsig + 리셋 성분 ΔV + 열 A/D 회로(25)의 오프셋 성분)

―(리셋 성분 ΔV + 열 A/D 회로(25)의 오프셋 성분)

= (신호 성분 Vsig)

즉, 전술된 바와 같이 하여, 1회째의 판독 시에 있어서의 다운 카운트와 2회째의 판독 시에 있어서의 업 카운트라고 하는, 2회의 판독과 카운트 처리에 의한 카운터부(254) 내에서의 감산 처리에 의해서, 단위 화소(3)마다의 변동을 포함한 리셋 성분 ΔV와 열 A/D 회로(25)마다의 오프셋 성분을 제거할 수가 있어, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig만을 간단한 구성으로 추출할 수 있다. 이 때, 리셋 잡음도 제거할 수 있다는 이점이 있다.

따라서, 본 실시예의 열 A/D 회로(25)는, 아날로그의 화소 신호를 디지털의 화소 데이터로 변환하는 디지털 변환부로서 뿐만 아니라, CDS(Correlated Double Sampling, 상관 2중 샘플링) 처리 기능부로서도 동작하게 된다.

또한, 수학식 2에서 얻어지는 카운트값이 나타내는 화소 데이터는 플러스의 신호 전압을 나타내기 때문에, 보수 연산 등이 불필요하게 되고, 기존의 시스템과의 호환성이 높다.

여기서, 2회째의 판독 시에는, 입사 광량에 따른 신호 성분 Vsig을 판독하기때문에, 광량의 대소를 넓은 범위에서 판정하기 위해, 업 카운트 기간(t20∼t24; 비교 기간)을 넓게 설정하여, 전압 비교부(252)에 공급하는 램프 전압을 크게 변화시킬 필요가 있다.

그래서 본 실시예에서는, 신호 성분 Vsig에 대한 비교 처리의 최장 기간을, 10 비트분의 카운트 기간(1024 클럭)으로 하여, 신호 성분 Vsig의 비교를 행하고 있다. 즉, 리셋 성분 ΔV(기준 성분)에 대한 비교 처리의 최장 기간을, 신호 성분 Vsig에 대한 비교 처리의 최장 기간보다도 짧게 한다. 리셋 성분 ΔV(기준 성분)와 신호 성분 Vsig의 쌍방의 비교 처리의 최장 기간, 즉 A/D 변환 기간의 최대값을 동일하게 하는 것이 아니라, 리셋 성분 ΔV(기준 성분)에 대한 비교 처리의 최장 기간을 신호 성분 Vsig에 대한 비교 처리의 최장 기간 보다도 짧게 함으로써, 2회에 걸치는 토탈의 A/D 변환 기간이 짧아지도록 한다.

이 경우, 1회째와 2회째의 비교 비트 수가 상이하지만, 통신·타이밍 제어부(20)로부터 제어 데이터를 참조 신호 생성부(27)에 공급하여, 이 제어 데이터에 기초하여 참조 신호 생성부(27)에서 램프 전압을 생성하도록 함으로써, 램프 전압의 기울기, 즉 참조 전압 RAMP의 변화율을 1회째와 2회째에서 동일하게 한다. 디지털 제어로 램프 전압을 생성하기 때문에, 램프 전압의 기울기를 1회째와 2회째에서 동일하게 하는 것이 용이하다. 이에 의해, A/D 변환의 정밀도를 동일하게 할 수 있기 때문에, 업다운 카운터에 의한 수학식 1로 나타낸 감산 결과가 정확하게 얻어진다.

2회째의 카운트 처리가 완료된 후의 소정의 타이밍에서(t28), 통신·타이밍 제어부(20)는 수평 주사 회로(12)에 대하여 화소 데이터의 판독을 지시한다. 이것을 받아, 수평 주사 회로(12)는, 제어선(12c)을 통하여 카운터부(254)에 공급하는 수평 선택 신호 CH(i)를 순차적으로 시프트시킨다.

이렇게 함으로써, 카운터부(254)에 유지한 수학식 2로 나타내여지는 카운트값, 즉 n 비트의 디지털 데이터로 표시된 화소 데이터가, n 개의 수평 신호선(18)을 통하여, 순차적으로, 열 처리부(26) 밖이나 화소부(10)를 갖는 칩 밖으로 출력 단자(5c)로부터 출력되고, 그 후, 순차적으로 행마다 마찬가지의 동작이 반복됨으로써 2차원 화상을 나타내는 영상 데이터 D1이 얻어진다.

이상 설명한 바와 같이, 제1 실시예의 고체 촬상 장치에 따르면, 업다운 카운터를 이용하면서, 그 처리 모드를 전환하여 2회에 걸쳐 카운트 처리를 행하도록 하였다. 또한, 행렬 형상으로 단위 화소(3)가 배열된 구성에서, 열 A/D 회로(25)를 각 열마다 설치한 열 병렬 열 A/D 회로로 구성하였다.

이 때문에, 기준 성분(리셋 성분)과 신호 성분과의 감산 처리가 2회째의 카운트 결과로서 각 열마다 직접 취득할 수가 있고, 기준 성분과 신호 성분의 각각의 카운트 결과를 유지하는 메모리 장치를 카운터부가 구비하는 래치 기능으로 실현할 수 있어, A/D 변환된 데이터를 유지하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없다.

덧붙여, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 감산기가 불필요하게 된다. 따라서, 종래 구성보다도, 회로 규모나 회로 면적을 적게 할 수 있고, 덧붙여, 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

또한, 비교부와 카운터부로 열 A/D 회로(A/D 변환부)를 구성했기 때문에, 비트 수에 상관없이 카운터부를 동작시키는 카운트 클럭 1개와 카운트 모드를 전환하는 제어선으로 카운트 처리를 제어할 수 있어, 종래 구성에서 필요로 하고 있었던 카운터부의 카운트값을 메모리 장치까지 유도하는 신호선이 불필요하게 되어, 잡음의 증가나 소비 전력의 증대를 해소할 수 있다.

즉, A/D 변환 장치를 동일 칩 상에 탑재한 고체 촬상 장치(1)에서, 전압 비 교부(252)와 카운터부(254)를 쌍으로 하여 A/D 변환부로서의 열 A/D 회로(25)를 구성함과 함께, 카운터부(254)의 동작으로서 다운 카운트와 업 카운트를 조합하여 사용하면서, 처리 대상 신호의 기본 성분(본 실시예에서는 리셋 성분)과 신호 성분과의 차를 디지털 데이터로 함으로써 회로 규모나 회로 면적이나 소비 전력, 혹은 다른 기능부 간의 인터페이스용 배선의 수나, 이 배선에 의한 노이즈나 소비 전류 등의 문제를 해소할 수 있다.

<제2 실시예>

도 3은 본 발명의 제2 실시예에 따른 CMOS 고체 촬상 장치(CMOS 이미지 센서)(1)의 개략 구성도이다. 이 제2 실시예의 고체 촬상 장치(1)는, 제1 실시예의 고체 촬상 장치(1)에 대하여, 열 A/D 회로(25)의 구성을 변형하고 있다.

즉, 제2 실시예에 있어서의 열 A/D 회로(25) 각각은, 카운터부(254)의 후단에, 이 카운터부(254)가 유지한 카운트 결과를 유지하는 n 비트의 메모리 장치로서의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256) 사이에 배치된 스위치(258)를 구비하고 있다.

스위치(258)에는, 다른 각 열의 스위치(258)와 공통으로, 통신·타이밍 제어부(20)로부터, 소정의 타이밍에서, 제어 펄스로서의 메모리 전송 지시 펄스 CN8이 공급된다. 스위치(258)는, 메모리 전송 지시 펄스 CN8이 공급되면, 대응하는 카운터부(254)의 카운트값을 데이터 기억부(256)에 전송한다. 데이터 기억부(256)는, 전송된 카운트값을 기억한다.

또한, 카운터부(254)의 카운트값을 소정의 타이밍에서 데이터 기억부(256)에 유지시키는 구조는, 양자 사이에 스위치(258)를 배치하는 구성에 한하지 않고, 예를 들면, 카운터부(254)와 데이터 기억부(256)를 직접 접속하면서, 카운터부(254)의 출력 인에이블을 메모리 전송 지시 펄스 CN8로 제어함으로써 실현할 수도 있고, 데이터 기억부(256)의 데이터 취입 타이밍을 정하는 래치 클럭으로서 메모리 전송지시 펄스 CN8를 이용하는 것으로도 실현될 수 있다.

데이터 기억부(256)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 데이터 기억부(256)는, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터부(254)로부터 취입한 카운트값을 유지한다.

수평 주사 회로(12)는, 열 처리부(26)의 각 전압 비교부(252)와 카운터부(254)가, 각각이 담당하는 처리를 행하는 것과 병행하여, 각 데이터 기억부(256)가 유지하고 있었던 카운트값을 판독하는 판독 주사부의 기능을 갖는다.

이러한 제2 실시예의 구성에 따르면, 카운터부(254)가 유지한 카운트 결과를, 데이터 기억부(256)에 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작, 즉 A/D 변환 처리와, 카운트 결과의 수평 신호선(18)에의 판독 동작을 독립적으로 제어할 수 있어, A/D 변환 처리와 외부에의 신호의 판독 동작을 병행하여 행하는 파이프라인 동작이 실현될 수 있다.

도 4는 도 3에 도시한 제2 실시예의 고체 촬상 장치(1)의 열 A/D 회로(25)에 있어서의 동작을 설명하기 위한 타이밍차트이다. 열 A/D 회로(25)에 있어서의 A/D 변환 처리는, 제1 실시예와 마찬가지이다. 여기서는 그 상세한 설명을 생략한다.

제2 실시예에서는, 제1 실시예의 구성에, 데이터 기억부(256)를 추가한 것 이며, A/D 변환 처리를 비롯한 기본적인 동작은 제1 실시예와 마찬가지이지만, 카운터부(254)의 동작전(t30)에, 통신·타이밍 제어부(20)로부터의 메모리 전송 지시 펄스 CN8에 기초하여, 전 행 Hx-1의 카운트 결과를 데이터 기억부(256)에 전송한다.

제1 실시예에서는, 2회째의 판독 처리, 즉 A/D 변환 처리가 완료된 후가 아니면 화소 데이터를 열 처리부(26)의 외부에 출력할 수 없기 때문에, 판독 처리에는 제한이 있는 것에 대하여, 제2 실시예의 구성에서는, 1회째의 판독 처리(A/D 변환 처리)에 앞서서 전회의 감산 처리 결과를 나타내는 카운트값을 데이터 기억부(256)에 전송하고 있기 때문에, 판독 처리에는 제한이 없다.

이렇게 함으로써, 데이터 기억부(256)로부터 수평 신호선(18) 및 출력 회로(28)를 거친 외부에의 신호 출력 동작과, 현재 행 Hx의 판독 및 카운터부(254)의 카운트 동작을 병행하여 행할 수 있어, 보다 효율이 좋은 신호 출력이 가능하게 된다.

<제3 실시예>

도 5는 본 발명의 제3 실시예에 따른 CMOS 고체 촬상 장치(CMOS 이미지 센서)(1)에 사용되는 전압 비교부(252)의 개략 회로도이다. 이 제3 실시예의 고체 촬상 장치(1)는, 제1 실시예의 고체 촬상 장치(1)에 대하여, 전압 비교부(252)의 구성을 연구함으로써, 리셋 성분 ΔV의 변동에 좌우되지 않고서 비교 기간을 설정할 수 있도록 하는 점에 특징을 갖는다. 이하 구체적으로 설명한다.

전압 비교부(252)의 기본 구성은, 특허 문헌 5의 도 8에 있어서의 비교기 부 분과 마찬가지로, 일반적으로 잘 알려져 있는 차동 증폭기 구성을 채용하고 있으며, NMOS형의 트랜지스터(302, 304)를 갖는 차동 트랜지스터쌍부(300)와, 차동 트랜지스터쌍부(300)의 출력 부하로 되는 PMOS형의 트랜지스터(312, 314)를 갖는 전원측에 배치된 부하 트랜지스터부(310)와, 각 부(300, 310)에 일정한 동작 전류를 공급하는 접지(GND)측에 배치된 NMOS형의 정전류원 트랜지스터(322)를 갖는 전류원부(320)를 구비하고 있다.

트랜지스터(302, 304)의 각 소스가 공통으로 정전류원 트랜지스터(322)의 드레인과 접속되고, 트랜지스터(302, 304)의 각 드레인(출력 단자)에 부하 트랜지스터쌍부(310)의 대응하는 트랜지스터(312, 314)의 드레인이 접속되어 있다. 정전류원 트랜지스터(322)의 게이트에는, DC 게이트 전압 VG가 입력된다.

차동 트랜지스터쌍부(300)의 출력(도시한 예에서는 트랜지스터(304)의 드레인)은, 도시하지 않은 증폭기에 접속되고, 또한 도시하지 않은 버퍼를 경유하여, 증폭이 이루어진 후, 카운터부(254)에 출력되도록 되어 있다.

또한, 본 실시예에서는, 전압 비교부(252)의 동작점을 리셋하는 동작점 리셋부(330)가 설치되어 있다. 동작점 리셋부(330)는, 스위치형 트랜지스터(332, 334)와 신호 결합용의 용량 소자(336, 338)를 갖고 있다.

여기서, 스위치 트랜지스터(332)는, 트랜지스터(302)의 게이트(입력 단자)- 드레인(출력 단자) 사이에 접속되고, 또한 스위치 트랜지스터(334)는, 트랜지스터(304)의 게이트(입력 단자)-드레인(출력 단자) 사이에 접속되고, 각 게이트에는 공통으로 비교기 리셋 신호 PSET가 공급되도록 되어 있다.

또한, 트랜지스터(302)의 게이트(입력 단자)에는, 용량 소자(336)를 통하여 화소 신호 Vx가 공급되고, 트랜지스터(304)의 게이트(입력 단자)에는, 도시하지 않은 참조 신호 생성부(27)로부터 참조 전압 RAMP가 공급되도록 되어 있다.

동작점 리셋부(330)는, 용량 소자(336, 338)를 통하여 입력되는 신호에 대하여 샘플/홀드 기능을 발휘한다. 즉, 화소 신호 Vx와 참조 전압 RAMP와의 비교를 개시하기 전에만 비교기 리셋 신호 PSET를 액티브(본 예에서는 H 레벨)로 하고, 차동 트랜지스터쌍부(300)의 동작점을 드레인 전압(판독 전위; 기준 성분이나 신호 성분을 판독하는 동작 기준값)으로 리셋한다. 그 후, 용량 소자(336)를 통하여 화소 신호 Vx를 트랜지스터(302)로 공급하고, 또한 용량 소자(338)를 통하여 참조 전압 RAMP을 입력하고, 화소 신호 Vx와 참조 전압 RAMP가 동일한 전위로 될 때까지 비교를 행한다. 화소 신호 Vx와 참조 전압 RAMP가 동일한 전위로 되면 출력이 반전된다.

여기서, 비교기 리셋 신호 PSET를 공급하여 차동 트랜지스터쌍부(300)의 트랜지스터(302, 304)의 게이트와 드레인을 일시적으로 접속(쇼트)하여 다이오드 접속으로 하고, 단위 화소(3)의 증폭용 트랜지스터(42)의 입력에 트랜지스터(304)의 오프셋 성분을 가한 것을 트랜지스터(304)의 입력 단자(게이트)에 유지한 후에 참조 전압 RAMP을 입력하여, 화소 신호 Vx와 참조 전압 RAMP와의 비교를 개시한다. 이렇게 함으로써, 화소 신호 Vx의 판독 전위에 기초하여 전압 비교부(252)의 동작점이 설정되도록 되기 때문에, 리셋 성분 ΔV의 변동의 영향을 받기 어렵게 된다.

도 6은 제3 실시예의 고체 촬상 장치(1)의 열 A/D 회로(25)에 있어서의 동작 을 설명하기 위한 타이밍차트이다. 여기서는, 제1 실시예에 대한 변형예로 나타내고 있다.

열 A/D 회로(25)에 있어서의 A/D 변환 처리는, 동작점 리셋부(330)의 동작을 제외하고, 기본적으로는 제1 실시예와 마찬가지이다. 이하에서는, 제3 실시예의 특징 부분인 동작점 리셋부(330)의 동작을 중심으로 설명한다.

1회째의 판독을 위해, 우선 통신·타이밍 제어부(20)는, 카운터부(254)의 카운트값을 초기값 "0"으로 리셋시킴과 함께, 카운터부(254)를 다운 카운트 모드로 설정한다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(H0, H1,·‥)으로의 1회째의 판독이 안정된 후, 통신·타이밍 제어부(20)는, 비교기 리셋 신호 PSET를 액티브(H 레벨)로 하여 전압 비교부(252)를 리셋하고 나서(t8∼t9), 참조 신호 생성부(27)에, 참조 전압 RAMP 생성용의 제어 데이터 CN4를 공급한다. 이것을 받아, 전압 비교부(252)는, RAMP 파형의 비교 전압과 화소부(10)로부터 공급되는 임의의 수직 신호선(19)(Vx)의 화소 신호 전압과의 비교를 개시한다.

제1 실시예와 같이, 이 1회째의 판독 시에는, 화소 신호 전압 Vx에서의 리셋 레벨 Vrst을 전압 비교부(252)로 검출하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 리셋 성분 ΔV를 판독하고 있는 것으로 된다.

이 제3 실시예에서는, 비교기 리셋 신호 PSET에 의해 전압 비교부(252)를 리셋할 때, 1회째의 판독 전위로 동작점이 설정되기 때문에, 게인을 올린 경우에도 리셋 성분 ΔV의 변동에 상관없이, 리셋 성분 ΔV가 비교 가능 범위를 넘어 버리는 일이 없어지게 된다.

따라서, 1회째의 리셋 성분 ΔV의 판독 시에는, RAMP 전압을 조정함으로써, 다운 카운트 기간(t10∼t14; 비교 기간)을 제1 실시예보다도 짧게 하는 것이 가능하다.

계속된 2회째의 판독 시에는, 리셋 성분 ΔV 외에 추가로, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig을 판독하여, 1회째의 판독과 마찬가지의 동작을 행한다. 단, 비교기 리셋 신호 PSET를 오프한 채로 하여, 비교기 리셋 신호 PSET에 의한 전압 비교부(252)의 리셋을 행하지 않는다.

1회째의 판독 시에 있어서의 다운 카운트와 2회째의 판독 시에 있어서의 업 카운트라고 하는, 2회의 판독과 카운트 처리에 의한 카운터부(254) 내에서의 감산 처리에 의해서, 단위 화소(3)마다의 변동을 포함한 리셋 성분 ΔV와 열 A/D 회로(25)마다의 오프셋 성분을 제거할 수가 있어, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig만을 간이한 구성으로 추출할 수 있다. 이 때, 리셋 잡음도 제거할 수 있는 이점이 있다.

전압 비교부(252)에 샘플/홀드 기구를 갖는 동작점 리셋부(330)를 추가함으로써 kTC 잡음의 발생이 걱정되지만, 비교기 리셋 신호 PSET를 오프한 채로 2회째의 신호를 판독하여 처리하기 때문에, 1회째의 판독의 비교기 리셋 신호 PSET의 샘 플/홀드에 의해 발생한 kTC 잡음도 카운터부(254)의 감산 처리에 의해 제거된다. 즉, kTC 잡음의 영향을 받지 않고, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig만을 추출할 수 있다.

즉, 제3 실시예의 처리로 함으로써 카운터부(254)에서, 1회째와 2회째의 판독 결과를 카운트 모드를 전환하면서 처리함으로써, 열마다 직접 감산할 수 있는 이점이 있는 것에 덧붙여, 카운터부(254)에 의한 감산 시, 1회째의 판독 결과를 유지하여 2회째를 읽기 때문에, 고정적으로 생기는 오프셋 잡음 뿐만 아니라, 샘플/홀드에 의해 생기는 kTC 잡음까지 제거할 수 있는 이점도 있다.

리셋 성분 ΔV의 변동에 기인하여 리셋 성분 ΔV가 비교 가능 범위를 넘어 버려 비교할 수 없게 되는 문제만 해소하기 위해서는, 샘플/홀드 기능을 갖는 동작점 리셋부(330)에 의해 1회째와 2회째의 쌍방에 대하여, 비교기 리셋 신호 PSET를 일단 온하고 나서 비교 처리를 해도 되며, 비교기 리셋 신호 PSET를 오프한 채로 2회째의 신호를 판독하여 처리하는 것은 필수는 아니지만, 그러면, 샘플/홀드를 이용한 경우의 kTC 잡음을 제거할 수 없다.

<제4 실시예>

도 7은, 제4 실시예의 고체 촬상 장치(1)의 열 A/D 회로(25)에 있어서의 동작을 설명하기 위한 타이밍차트이다. 이 제4 실시예는, 제2 실시예에 대하여, 제3 실시예와 같이, 전압 비교부(252)의 구성을 연구함으로써, 리셋 성분 ΔV의 변동에 좌우되지 않고서 비교 기간을 설정할 수 있도록 하는 점에 특징을 갖는다. 열 A/D 회로(25)에 있어서의 A/D 변환 처리는, 동작점 리셋부(330)의 동작을 제외하고, 기 본적으로는 제2 실시예와 마찬가지이다.

즉, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(H0, H1, ···)으로의 1회째의 판독이 안정된 후, 통신·타이밍 제어부(20)는, 비교기 리셋 신호 PSET를 액티브(H 레벨)로 하여 전압 비교부(252)를 리셋하고 나서(t8∼t9), 참조 신호 생성부(27)에, 참조 전압 RAMP 생성용의 제어 데이터 CN4를 공급한다. 한편, 2회째의 판독 시에는, 비교기 리셋 신호 PSET를 오프한 채로 하여, 비교기 리셋 신호 PSET에 의한 전압 비교부(252)의 리셋을 행하지 않는다.

동작점 리셋부(330)의 동작은 제3 실시예와 마찬가지이며, 제3 실시예에서 설명한 바와 같이, 게인을 올린 경우에도 리셋 성분 ΔV의 변동에 상관없이 리셋 성분 ΔV가 비교 가능 범위를 넘어 버리는 일이 없어진다. 또한, kTC 잡음의 영향을 받지 않고, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig만을 추출할 수 있다.

이상, 본 발명을 실시예를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위에는 한정되지 않는다. 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 다양한 변경 또는 개량을 가할 수 있으며, 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함된다.

또한, 상기의 실시예는, 청구항에 따른 발명을 한정하는 것이 아니고, 또한 실시예 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수인 것으로는 한하지 않는다. 전술한 실시예에는 여러가지의 단계의 발명이 포함되어 있고, 개시되는 복수의 구성 요건에 있어서의 적절한 편성에 의해 여러가지의 발명을 추출할 수 있다. 실시예로 나타내는 전체 구성 요건으로부터 몇 개인가의 구성 요건이 삭제되더라도, 효과가 얻어지는 한, 이 몇 개의 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.

예를 들면, 상기 실시예에서는, 전압 비교부(252)와 카운터부(254)로 이루어지는 열 A/D 회로(25)를 각 열마다 설치하여 각 열마다 디지털 데이터화하는 구성으로 하고 있었지만, 이것에 한하지 않고, 각 열에 대한 전환 회로를 설치함으로써, 복수의 열에 대하여 1개의 열 A/D 회로(25)를 배치하도록 하여도 된다.

또한, 상기 실시예에서는, 화소부(10)의 판독 측에 위치하는 열 영역에 A/D 변환 기능부를 설치하고 있었지만, 그 밖의 개소에 설치하는 것도 가능하다. 예를 들면, 수평 신호선(18)까지 아날로그로 화소 신호를 출력하고, 그 후에 A/D 변환을 행하고 출력 회로(28)에 전달하는 것과 같은 구성으로 하여도 된다.

이 경우에도, A/D 변환용의 참조 신호와 기준 성분과 신호 성분을 포함하여 표시되는 처리 대상 신호를 비교하여, 이 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교 처리가 완료된 시점의 카운트값을 유지할 때, 기준 성분과 신호 성분중 어느 것에 대하여 비교 처리를 행하고 있는 지에 따라서 카운트 처리의 모드를 전환함으로써 기준 성분과 신호 성분과의 차를 나타내는 디지털 데이터를, 다운 카운트 모드 및 업 카운트 모드의 2개의 모드로 카운트 처리한 결과로서 얻을 수 있다.

이 결과, 기준 성분과 신호 성분의 각각의 카운트 결과를 유지하는 메모리 장치를 카운터부가 구비하는 래치 기능으로 실현할 수 있어, A/D 변환된 데이터를 유지하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없다. 모든 열에 대하여 1개의 A/D 변환 기능부를 설치하면 되며, 고속인 변환 처리가 필요하게는 되지만 회로 규모는 상기 실시예보다도 적어진다.

또한, 상기 실시예에서는, 2회째의 처리에 있어서의 카운트 처리를, 1회째의 처리에 있어서 유지해 둔 카운트값으로부터 개시하도록 했었지만, 카운트 출력값이 카운트 클럭 CK0에 동기하여 출력되는 동기식의 업다운 카운터를 이용하는 경우에는, 모드 전환 시에 특별한 대처가 필요하지 않고, 이것을 실현할 수 있다.

그러나, 동작 제한 주파수가 최초의 플립플롭(카운터 기본 요소)의 제한 주파수로만 결정할 수 있어 고속 동작에 적합한 이점이 있는 비동기식의 업다운 카운터를 이용하는 경우에는, 카운트 모드를 전환했을 때, 카운트값이 파괴되어, 전환 전후로 값을 유지한 채로 연속한 정상적인 카운트 동작이 행할 수 없게 되는 문제를 갖는다. 따라서, 2회째의 처리에 있어서의 카운트 처리가, 1회째의 처리에 있어서 유지해 둔 카운트값으로부터 개시가능하게 하는 조정 처리부를 설치하는 것이 바람직하다. 또한, 여기서는 조정 처리부의 상세에 대해서는 설명을 생략한다.

또한, 상기 실시예에서는, 화소 신호가, 일시적으로, 동일 화소에 대하여, 리셋 성분 ΔV(기준 성분) 후에 신호 성분 Vsig가 나타나고, 후단의 처리부가 정극성(신호 레벨이 클수록 플러스의 값이 큼)의 신호에 대하여 처리하는 것에 대응하여, 1회째의 처리로서, 리셋 성분 ΔV(기준 성분)에 대하여 비교 처리와 다운 카운트 처리를 행하고, 2회째의 처리로서, 신호 성분 Vsig에 대하여 비교 처리와 업 카운트 처리를 행하도록 했었지만, 기준 성분과 신호 성분이 나타나는 시간 계열에 상관없이, 대상 신호 성분과 카운트 모드의 조합이나 처리순은 임의이다. 처리 수순에 따라서는, 2회째의 처리로 얻어지는 디지털 데이터가 마이너스의 값이 되는 경우도 있지만, 그 경우에는, 보정 연산을 하는 등의 대처를 하면 된다.

물론, 화소부(10)의 디바이스 아키텍처로서, 신호 성분 Vsig 후에 리셋 성분 ΔV(기준 성분)을 판독하지 않으면 되지 않고, 후단의 처리부가 정극성의 신호에 대하여 처리하는 것인 경우에는, 1회째의 처리로서, 신호 성분 Vsig에 대하여 비교 처리와 다운 카운트 처리를 행하고, 2회째의 처리로서, 리셋 성분 ΔV(기준 성분)에 대하여 비교 처리와 업 카운트 처리를 행하는 것이 효율적이다.

또한, 상기 실시예에서는, 업다운 카운터를 동작 모드에 상관없이 공통으로 사용하면서, 그 처리 모드를 전환하여 카운트 처리를 행하도록 했었지만, 기준 성분과 신호 성분에 대하여, 다운 카운트 모드와 업 카운트 모드를 조합시켜 카운트 처리를 행하는 것이면 되며, 모드 전환 가능한 업다운 카운터를 이용한 구성에 한정되지 않는다.

예를 들면, 기준 성분과 신호 성분 중 어느 한쪽에 대하여 비교 처리를 행하여 다운 카운트 처리를 행하는 다운 카운터 회로와, 기준 성분과 신호 성분 중 다른 쪽에 대하여 비교 처리를 행하여 업 카운트 처리를 행하는 업 카운터 회로와의 조합에 의해 카운터부를 구성할 수도 있다.

이 경우, 2회째의 카운트 처리를 행하는 카운터 회로는, 공지의 기술을 이용하여 임의의 초기값을 로드할 수 있는 구성의 것으로 한다. 예를 들면, 다운 카운트 후에 업 카운트를 행하는 경우이면, 도 8a에 도시한 바와 같이 1회째의 카운트 처리로서는 다운 카운터 회로를 작동시키고, 2회째의 카운트 처리로서는 업 카운터 회로를 작동시킨다.

이 때, 카운트 모드 전환용의 전환 제어 신호 CN5에 의해 카운트 모드를 전환한 후의 업 카운트 처리의 개시전에, 초기값 설정용의 전환 제어 신호 CNload를 업 카운터 회로의 로드 단자 LDu에 공급함으로써, 다운 카운트 처리로 취득한 다운 카운트값을 초기값으로 하여 업 카운터 회로에 설정한다.

또한, 업 카운트 후에 다운 카운트를 행하는 경우이면, 도 8b에 도시한 바와 같이 1회째의 카운트 처리로서는 업 카운터 회로를 작동시키고, 2회째의 카운트 처리로서는 다운 카운터 회로를 작동시킨다.

이 때, 카운트 모드 전환용의 전환 제어 신호 CN5에 의해 카운트 모드를 전환한 후의 다운 카운트 처리의 개시 전에, 초기값 설정용의 전환 제어 신호 CNload를 다운 카운터 회로의 로드 단자 LDd에 공급함으로써, 업 카운트 처리로 취득한 업 카운트값을 초기값으로 하여 다운 카운터 회로에 설정한다.

이렇게 함으로써, 도 8a 및 도 8b의 어느 구성도, 후단의 카운터 회로의 출력으로서는, 기준 성분과 신호 성분과의 감산 처리가 직접적으로 가능하며, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 가산 회로가 불필요하게 된다. 또한, 비특허 문헌1에서는 필요로 하고 있었던 감산기로의 데이터 전송이 불필요하게 되어, 그로 인한 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

또한, 다운 카운터 회로와 업 카운터 회로와의 조합으로 카운터부를 구성하는 경우, 2회째의 카운트 처리에 있어서, 1회째의 카운트 처리로 취득한 카운트값 을 초기값로서 설정하지 않고, 제로부터 카운트하는 구성을 배제하는 것이 아니다. 이 경우, 도 8c에 도시한 바와 같이 업 카운터 회로의 출력 Qup과 다운 카운터 회로의 출력 Qdown의 합을 취하는 가산 회로가 필요해지지만, 이 경우에도, 비교부와 카운터부로 구성되는 A/D 변환부마다 가산 회로를 설치하기 때문에, 배선 길이를 짧게 할 수 있어, 데이터 전송을 위한 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

도 8a 내지 도 8c에 도시한 어느 구성도, 다운 카운터 회로와 업 카운터 회로의 동작의 지시는, 상기 실시예와 같이 통신·타이밍 제어부(20)가 행할 수 있다. 또한, 다운 카운터 회로와 업 카운터 회로는, 함께 카운트 클럭 CK0에 응답하여 동작시키면 된다.

또한, 상기 제3 및 제4 실시예에서는, 전압 비교부(252)의 기본 구성으로서, 비특허 문헌 5의 도 8에 있어서의 비교기의 구성과 마찬가지의 구성을 채용했지만, 기준 성분에 대하여 비교 처리와 카운트 처리를 행할 때는, 우선, 비교부를 소정의 동작 기준값으로 리셋한 후에, 비교부에 참조 신호를 공급하여 비교 처리와 카운트 처리를 개시하는 등의 제3 및 제4 실시예의 구조는, 전압 비교부의 구성이 어떠한 것이어도 적용가능하다.

예를 들면, 차동 트랜지스터쌍부(300)의 차동쌍 중, 화소 신호 입력측은 단위 화소(3)의 화소 신호 생성부와 직류적으로 결합된 구성이라도 되며, 이 경우에도, 참조 전압 RAMP의 입력측의 트랜지스터의 입출력 사이를 일시적으로 쇼트하여, 입력 단자를 소정의 동작 기준값으로 리셋하는 구조를 설치하면 된다.

또한, 상기 실시예에서는, NMOS로 구성되어 있는 단위 화소로 구성된 센서를 일례로 설명했지만, 이것에 한하지 않고, PMOS로 이루어지는 화소의 것에 대해서도, 전위 관계를 반전(전위의 정부를 반대로)하여 생각함으로써 상기 실시예에서 설명한 바와 마찬가지의 작용·효과를 가질 수 있다.

또한, 상기 실시예에서는, 어드레스 제어에 의해 개개의 단위 화소로부터의 신호를 임의로 선택하여 판독 가능한 고체 촬상 장치의 일례로서, 광을 수광함으로써 신호 전하를 생성하는 화소부를 갖춘 CMOS 센서를 예로 나타내었지만, 신호 전하의 생성은, 광에 한하지 않고, 예를 들면 적외선, 자외선, 혹은 X 선 등의 전자파 일반에 적용가능하고, 이 전자파를 받아 그 양에 따른 아날로그 신호를 출력하는 소자가 다수 배열된 단위 구성 요소를 갖춘 반도체 장치에, 상기 실시예에서 나타낸 사항을 적용가능하다.

또한, 상기 실시예에서는, 기준 성분 및 신호 성분의 각각에 따른 신호와 A/D 변환용의 참조 신호를 비교하는 비교부와, 비교부에서의 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교부에서의 비교 처리가 완료한 시점의 카운트값을 유지하는 카운터부를 구비하여 이루어지는 A/D 변환 회로(A/D 변환 장치; 전례에서는 열 A/D 회로)를 고체 촬상 장치에 적용한 사례를 설명했지만, 상기 실시예에서 설명한 A/D 변환 회로의 구조는, 고체 촬상 장치에 한하지 않고, 2개의 신호 성분의 차 신호 성분을 디지털 데이터로 변환하기 위한 A/D 변환의 구조를 이용하는 모든 전자 기기에 적용할 수 있다.

또한, 상기 실시예에서 설명한 A/D 변환 회로(A/D 변환 장치)는, 고체 촬상 장치나 그 밖의 전자 기기에 조립되어 제공되는 것에 한하지 않고, 예를 들면 IC(Integrated Circuit; 집적 회로)나 A/D 변환 모듈 등과 같이, 단독의 장치로서 제공되어도 좋다.

이 경우, 비교부와 카운터부를 구비한 A/D 변환 장치로 제공해도 되지만, A/D 변환용의 참조 신호를 생성하여 비교부에 공급하는 참조 신호 생성부나, 비교부가 기준 성분과 신호 성분중 어느 것에 대하여 비교 처리를 행하고 있는 지에 따라서 카운터부에서의 카운트 처리의 모드를 전환하는 제어부도 동일한 반도체 기판 상에 배치한 IC(집적 회로)나 개별 칩 등의 조합으로 이루어지는 모듈로 조립하여 제공하여도 된다.

따라서, 이들을 조립하여 제공함으로써, 비교부와 카운터부의 동작을 제어하기 위해 필요한 기능부를 통합하여 취급할 수 있어, 부재의 취급이나 관리가 간이하게 된다. 또한, A/D 변환 처리에 필요한 요소가 IC나 모듈로서 통합되어(일체로 되어) 있기 때문에, 고체 촬상 장치 및 전자 기기의 완성품의 제조도 용이하게 된다.

당업자라면, 첨부된 특허청구범위 또는 그 등가물의 범위 내에 있는 한, 설계 요건들 및 그 밖의 요소들에 따라 각종 변형, 조합, 세부 조합 및 수정이 가능함을 알 것이다.

본 발명에 따른 A/D 변환 방법 및 A/D 변환 장치 및 반도체 장치 및 전자 기 기에 따르면, A/D 변환용의 참조 신호와 기준 성분과 신호 성분을 포함하는 처리 대상 신호를 비교하여, 이 비교 처리와 동시에, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교 처리가 완료된 시점의 카운트값을 유지할 때, 기준 성분과 신호 성분중 어느 것에 대하여 비교 처리를 행하고 있는 지에 따라서 카운트 처리의 모드를 전환하도록 한다.

다운 카운터 회로와 업 카운터 회로의 조합에 의해 카운터부를 구성하는 경우, 2회째의 카운트 처리의 개시전에, 1회째의 카운트 처리로 취득한 카운트값을 초기값으로서 설정함으로써, 기준 성분과 신호 성분과의 감산 처리를 직접 할 수 있어, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 가산 회로가 불필요하게 된다. 또한, 감산기로의 데이터 전송이 불필요하게 되어, 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

기준 성분에 대하여 비교 처리와 카운트 처리를 행할 때에, 비교부를 기준 성분을 판독하는 동작 기준값으로 리셋하고 나서 비교 처리와 카운트 처리를 개시하면, 신호의 판독 전위로 비교부의 동작점이 설정되도록 되기 때문에, 기준 성분의 변동의 영향을 받지 않게 된다. 신호 성분에 대하여 비교 처리와 카운트 처리를 행할 때는, 비교부의 리셋을 행하지 않고, 비교 처리와 카운트 처리를 개시함으로써, 2회의 처리에 의해서 실질적인 감산 처리를 할 수 있어, 고정적으로 생기는 오프셋 잡음뿐만 아니라, kTC 잡음까지 제거할 수 있게 된다.

Claims

기준 성분과 신호 성분을 포함하는 아날로그의 처리 대상 신호의 상기 기준 성분과 상기 신호 성분 간의 차 신호 성분을 디지털 데이터로 변환하는 아날로그/디지털 변환 방법으로서,

1회째의 처리에서, 상기 기준 성분과 상기 신호 성분 중 어느 한 쪽에 대응하는 신호와, 상기 디지털 데이터로 변환하기 위한 참조 신호를 비교하고, 이 비교 처리와 동시에 다운 카운트 모드 및 업 카운트 모드 중 어느 한 쪽의 모드로 카운트 처리를 행하고, 상기 비교 처리가 완료된 시점의 카운트값을 유지하고,

2회째의 처리에서, 상기 기준 성분과 상기 신호 성분 중 다른 한 쪽에 대응하는 신호와, 상기 참조 신호를 비교하고, 이 비교 처리와 동시에 상기 다운 카운트 모드 및 상기 업 카운트 모드 중 다른 한 쪽의 모드로 카운트 처리를 행하고, 상기 비교 처리가 완료된 시점의 카운트값을 유지하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

상기 다운 카운트 모드와 상기 업 카운트 모드에서의 각 카운트 처리를, 업다운 카운터를 이용하면서, 상기 업 다운 카운터의 동작 모드를 전환하여 행하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

상기 2회째의 처리에서의 상기 카운트 처리를, 상기 1회째의 처리에서 유지해 둔 카운트값으로부터 개시하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

상기 기준 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때에는, 상기 기준 성분 또는 상기 신호 성분과 상기 참조 신호를 비교하는 비교부를 소정의 동작 기준값으로 리셋하고, 이 후에, 상기 비교부에 상기 참조 신호를 공급하여 상기 기준 성분에 대한 상기 비교 처리와 상기 카운트 처리를 개시하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제4항에 있어서,

상기 신호 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때에는, 상기 비교부에 대한 상기 리셋의 처리를 행하지 않고, 상기 비교부에 상기 참조 신호를 공급하여 상기 신호 성분에 대한 상기 비교 처리와 상기 카운트 처리를 개시하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

상기 1회째의 처리에서는, 상기 기준 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행하고,

상기 2회째의 처리에서는, 상기 신호 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

상기 기준 성분에 대한 처리는, 상기 다운 카운트 모드로 카운트를 행하고,

상기 신호 성분에 대한 처리는, 상기 업 카운트 모드로 카운트를 행하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

상기 기준 성분에 대한 상기 비교 처리의 최장 기간은, 상기 신호 성분에 대한 상기 비교 처리의 최장 기간보다 짧게 하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

상기 1회째의 처리와 상기 2회째의 처리 각각에 대한 상기 참조 신호의 변화 특성을 동일하게 하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

전회의 처리 대상 신호에 대하여, 상기 2회째의 처리에 의해 유지한 상기 카운트값을 데이터 기억부에 유지해 놓고,

금회의 처리 대상 신호에 대하여, 상기 1회째의 처리와 상기 2회째의 처리를 행할 때에, 상기 데이터 기억부로부터의 상기 카운트값의 판독 처리를 병행하여 행하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제1항에 있어서,

입사된 전자파에 대응하는 전하를 생성하는 전하 생성부, 및 상기 전하 생성부에 의해 생성된 전하에 대응하는 단위 신호를 생성하는 단위 신호 생성부를 단위 구성 요소 내에 포함하고, 해당 단위 구성 요소가 행렬 형상으로 배치된, 물리량 분포 검출을 위한 반도체 장치에서, 상기 처리 대상 신호는, 상기 단위 신호 생성부에 의해 생성되어 상기 반도체 장치의 열 방향으로 출력되는 아날로그의 단위 신호인 것을 특징으로 하는 아날로그/디지털 변환 방법.
제11항에 있어서,

상기 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 상기 아날로그의 단위 신호를 행 단위로 획득하고,

이 행 단위로, 상기 단위 구성 요소의 각각에 대하여, 상기 1회째의 처리와 상기 2회째의 처리를 행하는 것을 특징으로 하는 아날로그/디지털 변환 방법.
제11항에 있어서,

상기 기준 성분은 상기 단위 신호의 잡음을 포함하는 리셋 성분인 것을 특징 으로 하는 아날로그/디지털 변환 방법.
기준 성분 및 신호 성분의 각각에 대응하는 신호와, 참조 신호를 비교하는 비교부와,

상기 비교부에서의 비교 처리와 동시에, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽 모드로 카운트 처리를 행하고, 상기 비교부에서의 상기 비교 처리가 완료된 시점의 카운트값을 유지하는 카운터부

를 구비한 것을 특징으로 하는 아날로그/디지털 변환 장치.
제14항에 있어서,

상기 디지털 데이터로 변환하기 위한 참조 신호를 생성하여 상기 비교부에 공급하는 참조 신호 생성부를 더 구비한 것을 특징으로 하는 아날로그/디지털 변환 장치.
제14항에 있어서,

상기 카운터부는, 공통의 카운터 회로로 구성되며, 상기 업 카운트 모드와 상기 다운 카운트 모드를 전환할 수 있게 구성되어 있는 것을 특징으로 하는 아날로그/디지털 변환 장치.
제14항에 있어서,

상기 비교부가 상기 기준 성분과 상기 신호 성분 중 어느 것에 대하여 상기 비교 처리를 행하고 있는 지에 따라 상기 카운터부에서의 상기 카운트 처리의 모드를 전환하는 제어부를 더 구비한 것을 특징으로 하는 아날로그/디지털 변환 장치.
제17항에 있어서,

상기 제어부는, 2회째의 처리에서의 상기 카운트 처리를, 1회째의 처리에서 유지해 둔 카운트값으로부터 개시시키는 것을 특징으로 하는 아날로그/디지털 변환 장치.
제14항에 있어서,

상기 기준 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때, 상기 비교부를 소정의 동작 기준값으로 리셋하고, 이 후에, 상기 비교부에 상기 참조 신호를 공급하여 상기 기준 성분에 대한 상기 비교 처리와 상기 카운트 처리를 개시하는 것을 특징으로 하는 아날로그/디지털 변환 장치.
제19항에 있어서,

상기 신호 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때, 상기 비교부에 대한 상기 리셋의 처리를 행하지 않고, 상기 비교부에 상기 참조 신호를 공급하여 상기 신호 성분에 대한 상기 비교 처리와 상기 카운트 처리를 개시하는 것을 특징으로 하는 아날로그/디지털 변환 장치.
제19항에 있어서,

상기 비교부는,

상기 처리 대상 신호가 입력되는 입력 단자 및 출력 단자를 갖는 제1 트랜지스터와, 상기 참조 신호가 입력되는 입력 단자 및 출력 단자를 갖는 제2 트랜지스터가 차동쌍을 구성하도록 접속된 차동 트랜지스터쌍과,

상기 기준 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때, 상기 제1 트랜지스터의 상기 입력 단자와 상기 출력 단자를 일시적으로 접속하고, 상기 제2 트랜지스터의 상기 입력 단자와 상기 출력 단자를 일시적으로 접속하도록 제어되는 동작점 리셋부를 구비한 것을 특징으로 하는 아날로그/디지털 변환 장치.
제17항에 있어서,

상기 제어부는, 1회째의 처리에서는 상기 기준 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행하고, 2회째의 처리에서는 상기 신호 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행하도록 제어하는 것을 특징으로 하는 아날로그/디지털 변환 장치.
제17항에 있어서,

상기 제어부는, 상기 비교부가 상기 기준 성분에 대하여 상기 비교 처리를 행할 때에는 상기 카운터부가 상기 다운 카운트 모드로 상기 카운트 처리를 행하 고, 상기 비교부가 상기 신호 성분에 대하여 상기 비교 처리를 행할 때에는 상기 카운터부가 상기 업 카운트 모드로 상기 카운트 처리를 행하도록, 상기 카운터부에서의 상기 카운트 처리의 모드를 전환하는 것을 특징으로 하는 아날로그/디지털 변환 장치.
제15항에 있어서,

상기 참조 신호 생성부는, 상기 1회째의 처리와 상기 2회째의 처리 각각에 대한 상기 참조 신호의 변화 특성을 동일하게 하는 것을 특징으로 하는 아날로그/디지털 변환 장치.
제14항에 있어서,

전회의 처리 대상 신호에 대하여, 상기 카운터부에서 유지한 상기 카운트값을 유지하는 데이터 기억부와,

금회의 처리 대상 신호에 대하여, 상기 비교부와 상기 카운터부가 비교 및 카운트를 행하는 것과 동시에, 상기 데이터 기억부로부터 상기 카운트값을 판독하는 판독 주사부를 더 구비한 것을 특징으로 하는 아날로그/디지털 변환 장치.
입사된 전자파에 대응하는 전하를 생성하는 전하 생성부, 및 기준 성분과 신호 성분을 포함하는 아날로그의 단위 신호를 생성하는 단위 신호 생성부를 단위 구성 요소 내에 포함하는 복수의 단위 구성 요소와,

상기 기준 성분 및 상기 신호 성분 각각과 대응하는 신호와, 참조 신호를 비교하는 비교부와,

상기 비교부에서의 비교 처리와 동시에, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 상기 비교부에서의 상기 비교 처리가 완료된 시점의 카운트값을 유지하는 카운터부

를 구비한 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 디지털 데이터를 생성하기 위한 참조 신호를 생성하여 상기 비교부에 공급하는 참조 신호 생성부를 더 구비한 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 비교부와 상기 카운터부를 갖고 구성되는 아날로그/디지털 변환부를, 상기 단위 구성 요소의 열의 배열 방향인 행 방향으로 복수 구비하고 있는 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 비교부는, 상기 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 상기 아날로그의 단위 신호를 행 단위로 획득하고,

상기 비교부 및 상기 카운터부는, 상기 행 단위로, 상기 단위 구성 요소의 각각에 대하여, 비교 및 카운트 처리를 행하는 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 비교부가 상기 기준 성분과 상기 신호 성분 중 어느 것에 대하여 상기 비교 처리를 행하고 있는 지에 따라 상기 카운터부에서의 상기 카운트 처리의 모드를 전환하는 제어부를 더 구비한 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 기준 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때, 상기 비교부를 상기 기준 성분을 판독하는 소정의 동작 기준값으로 리셋하고, 이 후에, 상기 비교부에 상기 참조 신호를 공급하여 상기 기준 성분에 대한 상기 비교 처리와 상기 카운트 처리를 개시하는 것을 특징으로 하는 반도체 장치.
제31항에 있어서,

상기 신호 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때, 상기 비교부에 대한 상기 리셋의 처리를 행하지 않고, 상기 비교부에 상기 참조 신호를 공급하여 상기 신호 성분에 대한 상기 비교 처리와 상기 카운트 처리를 개시하는 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 비교부는,

상기 처리 대상 신호가 입력되는 입력 단자 및 출력 단자를 갖는 제1 트랜지스터와, 상기 참조 신호가 입력되는 입력 단자 및 출력 단자를 갖는 제2 트랜지스터가 차동쌍을 구성하도록 접속된 차동 트랜지스터쌍과,

상기 기준 성분에 대하여 상기 비교 처리와 상기 카운트 처리를 행할 때, 상기 제1 트랜지스터의 상기 입력 단자와 상기 출력 단자를 일시적으로 접속하고, 상기 제2 트랜지스터의 상기 입력 단자와 상기 출력 단자를 일시적으로 접속하도록 제어되는 동작점 리셋부를 구비하는 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 비교부는, 상기 기준 성분으로서, 상기 단위 신호의 잡음을 포함하는 리셋 성분을 취득하는 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 전하 생성부는, 상기 전자파로서의 광을 수광하여, 이 수광한 광에 대응하는 전하를 생성하는 광전 변환 소자를 갖고 있는 것을 특징으로 하는 반도체 장치.
제26항에 있어서,

상기 단위 신호 생성부는, 증폭용 반도체 소자를 갖는 것을 특징으로 하는 반도체 장치.
기준 성분과 신호 성분을 포함하는 아날로그의 처리 대상 신호의 상기 기준 성분과 상기 신호 성분 간의 차 신호 성분을 디지털 데이터로 변환하기 위한 참조 신호를 생성하는 참조 신호 생성부와,

상기 기준 성분과 상기 신호 성분의 각각에 대응하는 신호와, 상기 참조 신호 생성부가 생성한 참조 신호를 비교하는 비교부와,

상기 비교부에서의 비교 처리와 동시에, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 상기 비교부에서의 상기 비교 처리가 완료된 시점의 카운트값을 유지하는 카운터부와,

상기 비교부가 상기 기준 성분과 상기 신호 성분 중 어느 것에 대하여 상기 비교 처리를 행하고 있는 지에 따라서 상기 카운터부에서의 상기 카운트 처리의 모드를 전환하는 제어부

를 구비한 것을 특징으로 하는 전자 기기.