KR20060049747A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20060049747A
KR20060049747A KR1020050059109A KR20050059109A KR20060049747A KR 20060049747 A KR20060049747 A KR 20060049747A KR 1020050059109 A KR1020050059109 A KR 1020050059109A KR 20050059109 A KR20050059109 A KR 20050059109A KR 20060049747 A KR20060049747 A KR 20060049747A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wiring board
semiconductor device
semiconductor
electrode
Prior art date
Application number
KR1020050059109A
Other languages
English (en)
Other versions
KR101173924B1 (ko
Inventor
사토루 와키야마
신지 바바
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20060049747A publication Critical patent/KR20060049747A/ko
Application granted granted Critical
Publication of KR101173924B1 publication Critical patent/KR101173924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치에 탑재된 반도체 칩에 걸리는 응력을 억제하고, 반도체 칩내에 있어서의 막의 박리나 크랙 등을 방지한다. 반도체 칩과, 반도체 칩의 주표면에 형성된 전극과, 반도체 칩을 탑재하는 배선 기판을 구비하는 반도체 장치에 있어서, 예를 들면 배선 기판의 배선과, 전극을 전기적으로 접속하는 재배선을 배치한다. 이 재배선으로서는, 반도체 칩과 배선 기판과의 사이에 발생하는 응력을 완화하는 것을 사용한다.
반도체 장치, 반도체 칩, 배선 기판, 재배선

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예 1에 있어서의 반도체 장치를 설명하기 위한 단면 모식도,
도 2는 본 발명의 실시예 1에 있어서의 반도체 장치의 일부를 확대한 모식도,
도 3은 본 발명의 실시예 2에 있어서의 반도체 장치에 대하여 설명하기 위한 단면 모식도,
도 4는 본 발명의 실시예 3에 있어서의 반도체 장치에 대하여 설명하기 위한 단면 모식도,
도 5는 본 발명의 실시예 3에 있어서의 반도체 장치에 대하여 설명하기 위한 상면 모식도,
도 6은 본 발명의 실시예 4에 있어서의 반도체 장치를 설명하기 위한 단면 모식도,
도 7은 본 발명의 실시예 5에 있어서의 반도체 장치를 설명하기 위한 단면 모식도,
도 8은 본 발명의 실시예 6에 있어서의 반도체 장치를 설명하기 위한 단면 모식도,
도 9는 본 발명의 실시예 7에 있어서의 반도체 장치를 설명하기 위한 단면 모식도,
도 10은 본 발명의 실시예 7에 있어서의 반도체 장치의 다른 예를 설명하기 위한 단면 모식도,
도 11은 본 발명의 실시예 8에 있어서의 반도체 장치를 설명하기 위한 단면 모식도,
도 12는 본 발명의 실시예 8에 있어서의 반도체 칩의 다이싱 방법을 설명하기 위한 모식도,
도 13은 본 발명의 실시예 8에 있어서의 반도체 칩의 다이싱 방법을 설명하기 위한 모식도,
도 14는 본 발명의 실시예 8에 있어서의 반도체 칩의 다이싱 방법을 설명하기 위한 모식도이다.
※도면의 주요부분에 대한 부호의 설명※
100, 200, 300, 400, 500, 600, 700, 800: 반도체 장치
100A, 100B: 반도체 장치
2: 반도체 칩
2a: 더미 칩
4: 전극 6: 재(再)배선부
8: 인너 범프 8a: 더미 범프
10: 배선 기판 12: 전극
14,14a: 밀봉 수지 16: 스페이서
18: 히트 스프레더 20: 방열 수지
24: 재배선 26: Ni층
28: Cu층 30: 돌출부
32: 평탄부 34: 전극
36: 버퍼막 40: 겔형 방전수지
42: 히트 스프레더 44: 방열면
46: 접합부 48: 지지부
50: 배선기판 52',56: 빌트업층
54: 코어층 58: 유리 클로스(glass cloth)
60: 마더보드 62: 히트싱크
64: 히트싱크 장착구 66: 탄성체
68: 더미 배선기판 70: 더미전극
80: 밀봉 수지 82: 웨이퍼
84: 주표면 86: 스크라이브 라인
본 발명은, 반도체 장치에 관한 것이다. 더욱 구체적으로는, 플립칩 타입의 반도체 칩을 탑재한 반도체 장치로서 적합한 것이다.
최근, 반도체 칩에 있어서는, 반도체 장치의 소형화 등에 대응하기 위해, 반도체 칩의 주표면에, 범프라고 불리는 돌기 전극을 배치한 플립칩 타입이 사용되고 있다. 이러한 칩을 배선 기판에 탑재할 경우에는, 주표면에 형성된 범프를, 땜납용융 등에 의해 배선 기판의 접속 개소에 장착한다. 또한 이들의 반도체 칩을 실장하는 패키지로서는, 예를 들면 BGA(Ball Grid Array)등의, 표면실장형의 패키지가 이용되고 있다(예를 들면 특허문헌 1참조).
한편, 최근의 반도체 장치의 고집적화 등에 따라,RC지연을 저감하기 위해, 층간 절연막으로서는 유전율이 낮은 저유전율막(이하, Low-k막이라고 칭함)의 사용이 검토되고 있다.
［특허문헌 1］일본 특허공개2001-110926호 공보
반도체 칩의 기판과, 반도체 칩을 탑재하는 배선 기판의 선팽창 계수는 다르며, 일반적으로는, 배선 기판 쪽이 선팽창 계수가 클 경우가 많다. 따라서, 예를 들면 조립 시나 리플로 시 혹은, 반도체 장치의 사용 시에, 반도체 장치가 가열된 경우, 배선 기판 쪽이, 반도체 칩의 기판보다도 팽창이 크다. 또한 플립칩 타입의 반도체 칩은, 범프의 땜납용융 등에 의해, 직접적으로 배선 기판에 장착되고 있기 때문에, 배선 기판의 큰 팽창에 의해 응력을 받게 된다.
그러나, 반도체 칩내에 있어서, 층간 절연막으로서 이용되는 Low-k막은, 종래의 SiO2등의 층간 절연막에 비해, 막자체의 강도가 약하다. 이와 같이, 특별히, 막강도가 약한 막이 반도체 칩에 사용되고 있을 경우, 상술한 바와 같은 응력에 의해, 반도체 칩 내에서, 박리나 크랙이 발생하는 것을 생각할 수 있다.
따라서, 본 발명은, Low-k막 등의 막강도가 약한 막을 사용하고 있는 반도체 칩을 탑재한 경우에도, 막강도가 약한 부분에 있어서의 박리나 크랙 등의 발생을 억제할 수 있도록 개량한 반도체 장치를 제공하는 것이다.
본 발명의 반도체 장치는,
반도체 칩의 주표면에 형성된 전극 패드와,
상기 전극 패드에 접속하는 재배선과,
상기 재배선에 접속하는 전극을 구비하고,
상기 재배선은, 상기 반도체 칩 내에 발생하는 응력을 완화하는 것이다.
또는, 본 발명의 반도체 장치는,
반도체 칩과,
상기 반도체 칩의 주표면에 형성된 전극과,
상기 반도체 칩을 탑재하는 배선 기판과,
상기 배선 기판의 배선과, 상기 전극을 전기적으로 접속하는 재배선을 구비하고,
상기 재배선은, 상기 반도체 칩과 상기 배선 기판과의 사이에 발생하는 응력을 완화하는 것이다.
혹은, 본 발명의 반도체 장치는,
반도체 칩과,
상기 반도체 칩의 주표면에 형성된 전극과,
상기 반도체 칩을 탑재하고, 상기 전극에 전기적으로 접속하는 배선 기판과,
상기 반도체 칩의 주표면과는 반대측의 배면에 대향하여 배치된 방열판을 구비하고,
상기 방열판과, 상기 반도체 칩의 배면과의 사이에, 겔 형의 방열 수지 또는 1MPa이하의 탄성률을 갖는 수지를 배치한 것이다.
또는, 본 발명의 반도체 장치는,
반도체 칩과,
상기 반도체 칩의 주표면에 형성된 전극과,
상기 반도체 칩을 탑재하고, 상기 전극에 전기적으로 접속하는 배선 기판과,
상기 반도체 칩의 주표면과는 반대측의 배면에 대향하여 배치된 방열판을 구비하고,
상기 방열판은, 상기 배선 기판에, 탄성을 갖는 방열판 장착구를 통해 부착되는 것이다.
또는, 본 발명의 반도체 장치는,
반도체 칩과, 상기 반도체 칩의 주표면에 형성된 전극과,
상기 반도체 칩을 탑재하고, 상기 전극에 전기적으로 접속하는 배선 기판을 구비하고,
상기 배선 기판은,
코어층과, 상기 코어층을 끼워서 배치된 2개의 빌트 업층을 포함하며,
상기 코어층 및 빌트 업층은, 각각, 유리 클로스(glass cloth)를 함유하는 것이다.
또는, 본 발명의 반도체 장치는,
주표면에 전극을 갖는 2개의 반도체 칩과,
상기 2개의 반도체 칩에 끼워져, 양면에 상기 반도체 칩을 탑재하는 배선 기판과,
상기 배선 기판의 배선과, 상기 전극을 전기적으로 접속하는 재배선을 구비하고,
상기 재배선은, 상기 반도체 칩과 상기 배선 기판과의 사이에 발생하는 응력을 완화하는 것이다.
또는, 본 발명의 반도체 장치는,
배선 기판에 탑재되고, 밀봉 부재에 의해 수지밀봉된 반도체 장치와,
상기 반도체 장치를 실장하는 마더보드와,
상기 반도체 장치의, 상기 마더보드와 대향하는 면과는 반대측의 면에 대향하여 배치된 히트싱크를 구비하고,
상기 히트싱크는, 상기 마더보드에 탄성을 갖는 히트싱크 장착구를 통해 부 착되는 것이다.
또는, 본 발명의 반도체 장치는,
배선 기판에 탑재되고, 밀봉 부재에 의해 수지밀봉된 2개의 반도체 장치와,
상기 반도체 장치를 실장하는 마더보드를 구비하고,
상기 2개의 반도체 장치는, 상기 마더보드를 끼워서, 상기 마더보드의 양면에 실장되는 것이다.
또는, 본 발명의 반도체 장치는,
반도체 칩과,
상기 반도체 칩을 탑재하는 배선 기판을 구비하고,
적어도 상기 반도체 칩의 측면은, 밀봉 수지에 의해 보호되는 것이다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 설명한다. 또, 각 도면에 있어서, 동일 또는 해당하는 부분에는 동일한 부호를 붙이고 그 설명을 간략화 내지 생략한다. 또한 이 명세서에 있어서, 플립칩 타입의 반도체 칩에 있어서, 전극 패드가 형성되고 있는 면을 「주표면」이라고 칭하고, 그 반대측의 면을「배면」이라고 칭하기로 한다.
실시예 1
도 1은, 본 발명의 실시예 1에 있어서의 반도체 장치(100)를 설명하기 위한 단면 모식도이다.
도 1에 나타나 있는 바와 같이 반도체 장치(100)는, 플립칩 타입의 반도체 칩(2)을, BGA(Ball Grid Array)패키지에 실장한 것이다.
반도체 장치(100)에 있어서는, 반도체 칩(2)은, 그 막 안에, 층간 절연막으로서, Low-k막 등의 막강도가 약한 막을 사용하고 있는 것이라도 좋다.
반도체 칩(2)의 주표면에는, 전극패드(4)가 형성되고 있다. 전극패드(4)는, 알루미늄(A1)등의 금속으로 구성되고 있다. 전극패드(4) 위에는, 후술하는 구조를 갖는 재배선부(6)가 형성되고 있다. 재배선부(6)위에는, 인너 범프(8)가 배치된다. 즉 종래의 반도체 칩에 있어서는, 전극 패드(4)와, 인너 범프(8)가 직접 접속되고 있지만, 이에 대하여 반도체 장치(100)에 탑재된 반도체 칩(2)에 있어서는, 전극 패드(4)와, 인너 범프(8)와의 사이에 재배선부(6)가 배치되고, 전극패드(4)와 인너 범프(8)는, 재배선부(6)에 의해, 전기적으로 접속되고 있다.
인너 범프(8)는, 배선 기판(10)의 소정의 배선(도시하지 않음)에 접속되고 있다. 배선 기판(10)에는, 패키지로부터의 인출용 전극(12)이 형성되고 있다. 즉 전극(12)과, 인너 범프(8)와, 재배선부(6)와, 전극패드(4)는, 필요 개소에 있어서 전기적으로 접속되고 있다.
이와 같이, 배선 기판(10)위에 반도체 칩(2)이 탑재된 상태에서 반도체 칩(2)주표면과 배선 기판(10)과의 간극에는 밀봉 수지(14)가 충전되고, 반도체 칩(2)의 소자면은, 이에 따라 배선 기판(10)에 밀봉되고 있다.
배선 기판(10)의 외주부에는 스페이서(16)가 배치되고, 스페이서(16)에 의해 간격을 두고, 반도체 칩(2)의 배면에 대향하도록 하여 히트스프레더(18)가 배치되고 있다. 히트 스프레더(18)와 반도체 칩(2)의 배면과의 사이에는 방열 수지(20) 가 충전되고 있다.
도 2는, 반도체 장치(100)의 재배선부(6)에 대하여 설명하기 위해 재배선부(6)부근을 확대한 모식도이다. 이하, 도 2를 이용하여, 재배선부(6)의 구조, 기능에 대하여 설명한다.
도 2에 나타나 있는 바와 같이 전극 패드(4)에는, 재배선(24)이 접속되고 있다. 재배선(24)은 Ni층(26)과 Cu층(28)을 적층한 재료에 의해 구성된다. 이 재배선(24)의 일단은, 단면이 산모양으로 돌출한 돌출부(30)가 되고 있으며, 타단은, 이 돌출부(30)로부터 일련으로 이어진 평탄부(32)가 되고 있다. 그리고, 돌출부(30)는, 전극 패드(4)에 접속한다. 또한 평탄부(32)의, Cu층(28)상부에는 전극(34)이 배치된다. 그리고, 전극(34)은 인너 범프(8)에 접속되고 있다. 또한 반도체 칩(2) 주표면의 전극 패드(4)와 재배선(24)이 접속되고, 전극(34)과 인너 범프(8)가 접속된 상태에서 재배선(24)은, 응력 버퍼 막(36)에 의해 매립된 상태가 되고 있다. 여기에서, 응력 버퍼 막(36)은, 예를 들면 폴리이미드 재나 BCB(Benzocyclobutene)으로 이루어지는 막이다.
이와 같이 형성된 반도체 장치(100)에 있어서, 배선 기판의 선팽창 계수는, 약20ppm/E정도이며, 반도체 칩(2)의 Si기판의 선팽창 계수는, 약4ppm/K이다. 따라서, 반도체 장치(100)의 조립 시나 리플로 시 등에 있어서, 반도체 장치(100)가 가열된 경우, 배선 기판(10)과, Si기판과의 팽창이 다르며, 배선 기판(10)쪽이 크게 팽창하게 된다.
배선 기판(10)이 반도체 칩(2)보다도 팽창했을 경우, 종래의 구조에서는, 배 선 기판(10)에 접속된 인너 범프(8)에 의해, 반도체 칩(2)하면이 직접 인장된다. 이 응력에 의해, 반도체 칩(2)내의 Low-k막 등, 막의 강도가 약한 부분에 있어서, 박리나 크랙이 발생할 가능성이 높다.
그러나, 반도체 장치(100)에 있어서는, 배선 기판(10)과 반도체 칩(2) 사이에, 재배선부(6)가 배치된다. 이 재배선부(6)의 탄성력에 의해, 반도체 칩에 걸리는 응력이 완화된다. 이하, 이러한 경우의 재배선부(6)의 기능에 대하여 설명한다.
예를 들면 배선 기판(10)측이 반도체 칩(2)보다도 크게 팽창하고, 반도체 칩(2)을 도면 횡방향으로 인장하는 경우, Ni층(26)과 Cu층(28)으로 이루어지는 재배선(24)의 돌출부(30)가 횡방향으로 인장되며, 돌출부(30)의 단면에 있어서의 바닥을 여는 방향으로 혹은 닫는 방향으로 변형한다. 그리고, 이 변형이 반도체 칩(2)에 걸리는 응력을 완화시킨다.
또한 이 재배선(24)을 매립하는 응력 버퍼 막(36)은, 폴리이미드나 BCB 등으로 이루어지는 막으로 응력을 흡수한다. 즉 재배선(24)의 변형이나, 배선 기판(10)의 팽창 등과 함께, 어느 정도 용이하게 변동하고, 반도체 칩(2)으로의 응력을 완화한다.
이상에서 설명한 바와 같이, 반도체 장치(100)의 반도체 칩(2)에 있어서는, 전극 패드(4)와 인너 범프(8) 사이에, 응력을 완화시키는 기능을 갖는 재배선부(6)를 배치한다. 이에 따라 전극 패드(4)와 인너 범프(8) 사이의 접속은 확보하면서도, 배선 기판(10)이 팽창에 의해 반도체 칩(2)을 인장하는 힘이, 반도체 칩(2)에 전해지는 것을 완화할 수 있다. 따라서, 반도체 칩(2)에 걸리는 응력은 작게 억제할 수 있다. 이에 따라 반도체 칩(2)내에 있어서, 예를 들면 Low-k막 등의 비교적 강도한 약한 막이 사용되는 경우에, 종래의 패키지나 그 실장 방법을 그대로 이용할 수 있다. 이와 같이 해도, 반도체 칩(2)내에 있어서의 막의 박리나 크랙 등의 발생을 억제할 수 있기 때문에 종래의 패키지나 실장 방법 등을 크게 변경 하지 않고, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또, 이 실시예 1에 있어서는, 재배선(24)의 배선 재료로서, Ni층(26)과, Cu층(28)을 적층한 재료를 이용하는 경우에 대하여 설명했다. 이것은, Ni의 강도나 Cu의 강도 또는 가공하기 쉬운 점 등을 고려한 것이다. 즉 Ni층(26)을 배치함으로써, 어느 정도, 재배선(24)을 얇게할 수 있고, 또한 Cu로부터의 확산을 방지한다. 또한 Cu는, 비교적 강도가 작기 때문에, 이를 재배선(24)의 일부에 이용함으로써, 응력을 완화하는 탄성체로서의 기능을 보다 효과적으로 발휘할 수 있다. 단, 본 발명에 있어서 재배선(24)의 재료는, Ni층(26)과 Cu층(28)을 적층한 것이 한정되는 것은 아니다. 예를 들면 재배선(24)은, Ni층 혹은 Cu층을 단층으로 이용한 것이어도 좋다. 또한 다른 금속의 단층인 것 혹은 적층한 것이라도 좋다. 단, Ni는, 비교적 강도가 강한 것이기 때문에, 어느 정도 얇게 형성할 필요가 있다. 또한 Cu는, 비교적 강도한 작은 것이기 때문에, Ni에 비해서 두꺼운 것이어도 좋다. 또한 Cu는, 확산되기 쉽기 때문에, Cu의 확산을 작게 억제할 필요가 있는 부분에 있어서는, Ni등의 배리어메탈이 되는 층과 조합해서 이용할 필요가 있다.
또한 실시예 1에 있어서는, 재배선(24)을 매립하도록 하여 응력 버퍼 막(36) 을 이용하는 경우에 대하여 설명했다. 본 발명에 있어서, 이 응력 버퍼 막은, 이 위치에 배치된 경우에, 배선 기판(10)의 팽창에 따라, 비교적 자유롭게 변형할 수 있는 막이면 된다. 예를 들면 이와 같은 막으로서는, 폴리이미드, BCB막 등을 생각할 수 있다.
또한 실시예 1에 있어서는, BGA패키지를 이용할 경우에 대해 설명했다. 그러나, 본 발명은, BGA에 한정되는 것이 아닌, 다른 패키지에 실장할 경우에 대해서도 이용할 수 있다. 또한 실시예 1 1에 있어서 설명한 배선 기판(10)과 반도체 칩(2)과의 선팽창 계수는 일 예이며, 본 발명을 구속하는 것은 아니다.
또, 실시예 1에 있어서, 예를 들면 반도체 칩(2)은, 본 발명의 「반도체 칩」에 해당하고, 전극 패드(4)는, 「전극 패드」 또는 「칩의 주표면에 형성된 전극」에 해당한다. 또한 예를 들면 재배선(24)은, 본 발명의 「재배선」에 해당하고, 인너 범프(8)는, 본 발명의 「전극」에 해당한다. 또한 예를 들면 배선 기판(10)은, 본 발명의 「배선판」에 해당하고, 응력 버퍼 막(36)은, 본 발명의 「응력 완화막」에 해당한다. 또한 예를 들면 돌출부(30), 평탄부(32)는, 각각, 본 발명의 「돌출부」,「평탄부」에 해당한다.
실시예 2
도 3은, 본 발명의 실시예 2에 있어서의 반도체 장치(200)에 대해 설명하기 위한 단면 모식도이다.
도 3에 나타나 있는 바와 같이 반도체 장치(200)는, 종래의 반도체 장치와 마찬가지로, 반도체 칩(2)의 주표면에 인너 범프(8)가 배치되고, 인너 범프(8)가 배선 기판(10)에 접속된 상태에서, 밀봉 부재(14)에 의해 밀봉되고 있다. 또한 배선 기판(10)의 외주 부분에는 스페이서(16)가 부착되고, 스페이서(16)에 의해 반도체 칩(2)의 배면과 대향하도록 하여 히트 스프레더(18)가 부착되고 있다.
반도체 장치(200)에 있어서는, 종래의 반도체 장치와는 달리, 히트 스프레더(18)와, 반도체 칩(2)의 주표면과의 사이에는, 겔 형의 방열 수지(40)가 충전되고 있다. 겔 형의 방열 수지로서는, 구체적으로는, 예를 들면 실리콘계 수지 등이 있다.
여기에서, 겔 형의 방열 수지(40)의 기능에 대하여 설명한다.
히트 스프레더(18)는, 일반적으로, Cu로 형성되고 있을 경우가 많으며, 이 경우 선팽창 계수는, 배선 기판(10)에 밀접하며, 약 20ppm/K이 된다. 이에 대하여 반도체 칩(2)의 선팽창 계수는, 약4ppm/K이다. 따라서, 반도체 장치(200)의 조립 시나 리플로 시에, 반도체 장치(200)가 가열된 경우, 반도체 칩(2)에 비해 히트 스프레더(18)는, 크게 팽창하게 된다.
예를 들면 종래의 방열 수지의 경우, 그 탄성률은, 일반적으로 수 Mpa이상이다. 따라서, 히트 스프레더(18)가 크게 팽창한 경우, 이 팽창에 의해 생기는 힘이 크게 완화되지 않고 반도체 칩(2)에 전해지게 된다.
한편, 반도체 칩(200)에 있어서, 히트 스프레더(18)와, 반도체 칩(2)의 주표면 사이에 배치된 겔 형의 방열 수지(40)는, 비교적 자유롭게 유동하여 변형하는 탄성률을 측정 불가능한 레벨의 재료이다. 따라서, 히트 스프레더(18)가 크게 팽창한 경우에도, 그 팽창에 의한 히트 스프레더(18)의 변형과 함께, 겔 형의 방열 수지(40)가 유동하여 변형된다. 이 겔 형의 방열 수지(40)의 변형에 의해, 히트 스프레더(18)의 팽창에 의해 생기는 힘의, 반도체 칩(2)으로의 전달이 억제된다.
이상에서 설명한 바와 같이, 히트 스프레더(18)는 반도체 칩(2)에 대하여 크게 팽창한 경우에도, 반도체 칩(2)에 걸리는 응력은 작게 억제할 수 있다. 따라서, 반도체 칩(2)내에 있어서, 예를 들면 Low-k막 등의 비교적 강도한 약한 막이 사용되고 있는 경우에도, 겔 형의 방열 수지(40)를 이용하는 것으로 종래의 패키지나 그 실장 방법을 그대로 이용할 수 있다. 이와 같이 해도, 반도체 칩(2)내에 있어서의 막의 박리나 크랙 등의 발생을 억제할 수 있기 때문에, 종래의 패키지나 실장 방법 등을 크게 변경하지 않고, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또, 여기에서는, 겔 형의 방열 수지(40)를 이용하는 경우에 대하여 설명했다. 그러나, 본 발명에 있어서는 이에 한정되는 것은 아니고, 예를 들면 1Mpa이하의 탄성률을 갖는 방열 수지를 이용한 것이라도 좋다. 이러한 수지도, 히트 스프레더(18)의 팽창과 함께, 비교적 자유롭게 유동하여 변형할 수 있기 때문에, 반도체 칩(2)에 걸리는 응력을 완화할 수 있다. 구체적으로, 1Mpa이하의 탄성률을 갖는 방열 수지로서는, 예를 들면 실리콘계 수지 등을 생각할 수 있다.
또한 실시예 2에 있어서는, 종래의 반도체 장치의 반도체 칩(2)의 배면에, 겔 형의 방열 수지(40)등을 충전하는 경우에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 예를 들면 실시예 1에 있어서 설명한 반도체 장치(100)에 있어서의 방열 수지(20)대신에, 실시예 2에 있어서 설명한 겔 형의 방열 수지(40) 혹은 탄성률이 1Mpa이하의 방열 수지를 이용한 것이라도 좋다. 이와 같 이 함으로써, 배선 기판(10)의 팽창에 의해 반도체 칩(2)에 걸리는 응력의 완화와, 히트 스프레더(18)의 팽창에 의해 반도체 칩(2)에 걸리는 응력을 동시에 완화할 수 있다.
그 외는, 실시예 1과 같기 때문에 설명을 생략한다.
또, 예를 들면 실시예 2에 있어서, 히트 스프레더(18)는, 본 발명의 「방열판」에 해당하고, 겔 형의 방열 수지(40)는, 「겔 형의 방열 수지」에 해당한다.
실시예 3
도 4 및 도 5는, 본 발명의 실시예 3에 있어서의 반도체 장치(300)를 설명하기 위한 모식도이며, 도 4는, 도 5에 있어서의 A-A′방향의 단면, 도 5은 상면을 나타낸다.
반도체 장치(300), 반도체 칩(2)은, 그 주표면에 배치된 인너 범프(8)가 배선 기판(10)에 접속된 상태에서, 밀봉 수지(14)에 의해 밀봉되고 있다.
반도체 장치(300)는, 실시예 2에 있어서의 반도체 장치(200)와 유사하지만, 히트 스프레더(42)의 형상에 있어서, 반도체 장치(200)와는 다르다. 구체적으로, 반도체 장치(200)의 히트 스프레더(18)가, 스페이서(16)를 통해 접속되고 있었던 것에 대해서, 히트 스프레더(42)는 스페이서와 히트 스프레더가 일체가 된 형태가 되고 있다. 즉 도 5를 참조하여, 히트 스프레더(42)는, 상면에서 본 경우, 반도체 칩(2)의 배면에 대향하는 사각형의 방열면(44)과, 그 방열면(44)의 모서리로부터, 방사상으로 뻗는 접합부(46)로 구성되고 있다. 또한 도 4를 참조하여, 히트 스프레더(42)는, 단면에서 본 경우, 방열면(44)이 튀어 나오고, 접합부(46)과, 방열면 (44)으로 둘러싸이는 공간에 반도체 칩(2)을 배치할 수 있도록 되어있다.
그리고, 이 공간, 즉 방열면(44)의 아래쪽으로 반도체 칩(2)이 배치된 상태에서, 히트 스프레더(42)는, 접합부(46)의 선단부에 있어서 배선 기판(10)의 4각에 부착되고 있다. 또한 반도체 칩(2)의 상면과, 히트 스프레더(42)의 방열면(44) 사이에는 방열 수지(20)가 충전되고 있다.
또한 접합부(46)의 방열면(44)과, 배선 기판(10) 사이에 배치되는 부분, 즉 반도체 칩(2)에 있어서는 측면에 위치하는 부분에, 방열판을 구부림으로써 형성한 지지부(48)이 판스프링 상태가 되어 배치되고 있다.
실시예 2에 있어서 설명한 바와 같이, 히트 스프레더(42)는, 일반적으로는 반도체 칩(2)보다도 큰 선팽창 계수를 갖는다. 따라서, 조립 시나 리플로 시에, 히트 스프레더(42)가 크게 팽창하는 경우를 생각할 수 있다. 그러나, 반도체 장치(300)에 있어서는, 히트 스프레더(42)가 변형된 경우, 이 변형에 대하여, 지지부(48)가 신축한다. 이 변형에 의해, 히트 스프레더(42)가 반도체 칩(2) 혹은 배선 기판(10)을 인장하는 힘을 완화할 수 있다. 이에 따라 반도체 칩(2)내에 전달되는 응력을 억제할 수 있고, 반도체 칩(2)내의 막의 강도가 약한 부분에 있어서의 크러시 등을 억제할 수 있다.
또, 실시예 3에 있어서는, 종래의 반도체 장치의 히트 스프레더의 형상을 변경한 경우에 대하여 설명했다. 그러나, 본 발명은, 이에 한정되는 것은 아니고, 예를 들면 실시예 1에 있어서 설명한 재배선부(6)를 배치하여 반도체 칩(2)을 탑재한 배선 기판(10)에, 실시예 3의 히트 스프레더(42)를 부착한 것이라도 좋다. 또 한 실시예 3에 있어서, 히트 스프레더(42)와 반도체 칩(2) 사이에 충전한 방열 수지(18)대신에, 실시예 2에 있어서 설명한 겔 형의 방열 수지(40)나, 탄성률이, 1MPa이하의 방열 수지를 이용한 것이라도 좋다. 또한 실시예 1의 히트 스프레더(18)를, 실시예 3의 히트 스프레더(42)로 하고, 방열면(44) 아래쪽에 실시예 2에 있어서의 겔 형의 방열 수지(40)등을 충전한 것이라도 좋다. 이와 같이, 실시예 1∼3을 적절히 조합함으로써, 반도체 칩으로의 응력을 더 효과적으로 완화할 수 있고, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한 히트 스프레더(42)로서, 사각형의 방열면(44)의 4각으로부터 방사선 위에, 배선 기판(10)의 4각을 향해 뻗는 접합부(46)를 갖는 것에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 예를 들면 접합부(46)의 부분을 배선 기판(10)의 외주를 둘러싸는 평판으로 하며, 이 부분에 탄성체를 이용한 것이라도 좋다.
또한 접합부(46)는, 배선 기판(10)과 방열면(44) 사이의 측면부에 있어서, 비스듬히 배치되고 있는 경우에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 예를 들면 접합부(46)의 측면에 배치되는 부분이 배선 기판(10) 위에 수직으로 배치되도록 형성한 것이라도 좋다.
또한 히트 스프레더 접합부(46)에 배치하는 지지부(48)로서는, 방열판을 구부려서 형성한 판 스프링을 예시했다. 그러나, 본 발명은, 이에 한정되는 것은 아니고, 방열면(44)의 열팽창에 의해 발생하는 힘에 대응하여, 어느 정도 신축가능한 재료로 형성한 것이면, 다른 재료를 이용한 것이라도 좋다.
또, 예를 들면 실시예 3에 있어서, 히트 스프레더(42)의 방열면(44)은, 본 발명의 「방열판」에 해당하고, 지지부(48)를 포함하는 접합부(46)는, 「방열판 장착구」에 해당한다.
실시예 4
도 6은, 본 발명의 실시예 4에 있어서의 반도체 장치(400)를 설명하기 위한 단면 모식도이다.
도 6에 나타나 있는 바와 같이 반도체 장치(400)는, 종래의 반도체 장치와 유사하지만, 배선 기판(10)의 구조에 있어서 다르다.
반도체 장치(400)에 있어서의 배선 기판(50)은, 빌트 업층(52)과, 코어층(54)과, 또한 코어층(54)아래쪽의 빌트 업층(56)으로 구성되고 있다. 일반적인 코어층과 마찬가지로 코어층(54)은, 유리 클로스를 가하여 강성을 높인 것을 이용하고 있다. 또 실시예 4의 반도체 장치(400)에 있어서는, 코어층 뿐만 아니라 빌트 업층(52)(56)내에, 마찬가지로, 유리 클로스(58)를 가한다. 이 함유에 의해, 빌트 업층(52)(56)과, 코어층(54)과의 강성이 거의 동일하게 되도록 한다.
일반적으로, 종래의 배선 기판(10)의 빌트 업층의 선팽창 계수는, 60 ×10-6정도이다. 이에 대하여 코어층(54)의 선팽창 계수는, 약 15 ×10-6이 되고 있다. 실시예 4에서는 빌트 업층(52)(56)에도 유리 클로스(58)를 함유시킴으로써, 빌트 업층(52)(56)의 선팽창 계수를 작게 함과 동시에 강성을 증가시키고 있다. 따라서, 반도체 칩(2)과의 선팽창 계수의 차를 작게 억제할 수 있기 때문에, 조립 시나 리플로 시에 있어서, 반도체 칩(2)에 걸리는 응력을 작게할 수 있다. 또한 배선 기판(50)의 강성이 크기 때문에, 반도체 장치 전체로서도 휘어짐 등을 저감할 수 있어, 반도체 칩(2)에 걸리는 힘을 억제할 수 있다. 따라서, 반도체 칩(2)내의 특히 강도한 약한 막에 있어서도, 크랙 등의 발생을 억제할 수 있어, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또, 실시예 4에 있어서는, 배선 기판(50)만이 종래의 반도체 장치와 다른 경우에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 실시예 4의 배선 기판(50)에, 실시예 1에 있어서 설명한 재배선부(6)를 갖는 반도체 칩(2)을 탑재해도 된다. 또한 방열 수지(20)대신에, 실시예 2의 겔 형의 방열 수지(40)를 이용해도 되며 혹은, 스페이서(16) 및 히트 스프레더(18)대신에, 실시예 3의 히트 스프레더(42)를 이용한 것이라도 좋다. 또한 필요에 따라, 이들 중 2이상을 적절히 조합하여 실시예 4의 배선 기판(50)위에 배치한 것이라도 좋다. 이와 같이 함으로써, 보다 반도체 칩(2)내에서의 응력을 억제할 수 있으며, 크랙 등의 발생을 억제한 신뢰성이 높은 반도체 장치를 얻을 수 있다.
그 외는, 실시예 1∼3와 같기 때문에 설명을 생략한다.
또, 실시예 4에 있어서, 코어층(54)은, 본 발명의 「코어층」에 해당하고, 빌트 업층(52)(56)은, 본 발명의 「빌트 업층」에 해당한다.
실시예 5
도 7은, 본 발명의 실시예 5에 있어서의 반도체 장치(500)를 설명하기 위한 단면 모식도이다.
반도체 장치(500)에 있어서, 반도체 칩(2)은, 그 주표면에 배치된 인너 범프(8)을 배선 기판(10)의 한 면에 접속한 상태에서, 밀봉 수지(14)에 의해 밀봉되고 있다. 또한 반도체 칩(2)의 배면에 대향하여, 스페이서(16)를 통해 히트 스프레더(18)가 배치되고 있다.
또한 반도체 장치(500)에 있어서는, 배선 기판(10)의, 반도체 칩(2)이 탑재되고 있는 면과는 반대측의 면에 더미 칩(2a)이 배치된다. 더미 칩(2a)은, 반도체 칩(2)과 마찬가지로, 더미 범프(8a)가 배선 기판(10)위에 접하도록 배치한 상태에서, 밀봉 수지(14a)에 의해 밀봉되고 있다.
여기에서, 더미 칩(2a)과, 반도체 칩(2)과의 선팽창 계수는 동일하다. 반도체 장치(500)에 있어서는, 이와 같이, 더미 칩(2a)를 배치함으로써, 배선 기판(10)의 양면에, 선팽창율이 동일한 칩이 배치된 상태로 할 수 있다. 이에 따라 배선 기판(10)의 팽창에 의해 발생하는 인장응력이, 반도체 칩(2)에 걸리는 것을 억제할 수 있다. 따라서, 반도체 칩(2)내에, 강도가 약한 막을 이용하는 경우에도, 그 막 부분 등에 있어서 발생하는 크랙 등의 발생을 억제할 수 있다.
또, 실시예 5에 있어서는, 더미 칩(2a)를 배치하는 경우에 대하여 설명했다. 그러나, 본 발명에 있어서는, 이에 한정되는 것은 아니고, 실제로 기능하는 반도체 칩을 배치하는 것이라도 좋다. 이 경우, 양측에 배치되는 반도체 칩은, 반드시 동일할 필요는 없지만, 배선 기판(10)에 의해 발생하는 응력을 완화하는 것을 고려하면, 양 칩의 선팽창율은, 동일하거나, 가까운 것일 필요가 있다.
또한 실시예 5에 있어서는, 종래와 같은 반도체 장치에 있어서의 배선 기판 (10)의, 반도체 칩(2)이 배치되고 있는 면과는 반대측의 배면에, 더미 칩(2a)을 배치한 것에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 예를 들면 실시예 1∼4에 있어서 설명한 반도체 장치(100)∼(400)의 배면에, 더미 칩,또는, 실제로 기능하는 반도체 칩을 배치한 것이라도 좋다. 또한 여기에서, 배면에 배치하는 반도체 칩은, 실시예 1∼3에 있어서 설명한 것이라도 좋다. 이와 같이 함으로써, 보다 효과적으로 반도체 칩(2)에 걸리는 응력을 저감하여, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
그 외는, 실시예 1∼4와 같기 때문에 설명을 생략한다.
또, 예를 들면 실시예 5에 있어서의 더미 칩(2a)은, 본 발명의 더미 칩에 해당한다.
실시예 6
도 8은, 본 발명의 실시예 6에 있어서의 반도체 장치(600)를 설명하기 위한 단면 모식도이다.
도 8에 나타나 있는 바와 같이 반도체 장치(600)는, 반도체 칩(2)을 배선 기판(10)에 탑재하여 형성된 반도체 장치를, 또한 마더보드(60)에 실장한 것이다. 또한 반도체 장치(600)에 있어서, 히트 스프레더(18)의 상면에는, 히트싱크(62)가 배치되고 있다. 즉 마더보드(60)와 히트싱크(62) 사이에, 종래의 반도체 장치가 배치된 상태가 되고 있다. 또한 히트싱크(62)는, 히트싱크 장착구(64)에 의해 마더보드(60)에 부착되고 있다. 또한 히트싱크 장착구(64)는, 그 일부에, 스프링 등의 탄성체(66)를 갖는다.
이상과 같은 구성에 의해, 반도체 장치(600)에 있어서는, 예를 들면 조립 시나 반도체 장치 사용 과정에 있어서, 히트싱크(62)에 휨이 발생한 경우에, 탄성체(66)를 신축시키는 것에 대응하여, 히트싱크(62)의 휨에 의해 생기는 힘을, 탄성체(66)의 탄성력에 의해 완화할 수 있다. 따라서, 히트싱크(62)의 휨에 의해 생기는 힘이, 반도체 칩(2)에 전해지는 것을 억제할 수 있다. 따라서, 반도체 칩(2)내에 있어서, 강도가 약한 막이 이용되고 있는 경우에도, 크랙 등을 억제할 수 있어, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또, 실시예 6에 있어서는, 마더보드(60)에 실장하는 반도체 장치로서는, 종래의 것을 이용하는 경우에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 예를 들면 실시예 1 ∼ 5에 있어서 설명한, 본 발명의 반도체 장치(100)∼(500)를, 마더보드(60)에 실장하고, 탄성체(66)를 갖는 히트싱크 장착구(64)를 이용하여, 히트싱크(62)를 부착한 것으로 해도 좋다. 이에 따라 보다 효과적으로, 반도체 칩(2)에 걸리는 응력을 완화할 수 있다.
또한 본 발명에 있어서는, 탄성체(66)로서는, 스프링을 예시했지만, 본 발명은, 이에 한정되는 것은 아니고, 히트싱크(62)의 휨에 의해 발생하는 힘에 대응하여, 어느 정도 신축할 수 있는 재료로 형성한 것이면 된다.
그 외는, 실시예 1∼5와 같기 때문에 설명을 생략한다.
또, 예를 들면 실시예 6에 있어서, 마더보드(60), 히트싱크(62)는, 각각, 본 발명의 「마더보드」, 「히트싱크」에 해당하고, 탄성체(66)를 포함하는 히트싱크 장착구(64)는, 본 발명의 「히트싱크 장착구」에 해당한다.
실시예 7
도 9는, 본 발명의 실시예 7에 있어서의 반도체 장치(700)를 설명하기 위한 단면 모식도이다.
도 9에 나타나 있는 바와 같이 반도체 장치(700)는, 마더보드(60)의 양면에, 반도체 장치(100A)(100B)를 각각 실장한 구조가 되고 있다.
여기에서 마더보드(60)에 실장한 반도체 장치(100A)(100B)는, 모두 실시예 1에 있어서 설명한 반도체 장치(100)와 같은 구조를 갖는 것이다.
마더보드(60)의 선팽창 계수는, 반도체 장치(100A)(100B)의 선팽창 계수에 비해 크다. 따라서, 한 면에만 반도체 장치가 실장된 경우, 마더보드(60)가 보다 수축하고 휘어지는 것을 생각할 수 있다. 이 휨에 의해, 실장된 반도체 장치, 나아가서는, 반도체 칩 내에 응력이 전달되어, 반도체 칩의 막강도가 약한 부분에 있어서, 박리 등이 발생하는 것을 생각할 수 있다.
그러나, 이 실시예 7의 반도체 장치(700)와 같이 구성함으로써, 마더보드(60)는, 반도체 장치(100A)(100B)에 양측으로부터 눌린 상태가 된다. 따라서, 마더보드(60)의 휨을 억제할 수 있으며, 마더보드(60)의 휨에 의한, 반도체 칩(2)으로의 응력을 완화할 수 있다. 따라서, 반도체 칩(2)내의 막강도가 얇은 부분 등에 있어서도, 크랙이나 박리 등을 억제할 수 있다.
도 10은, 실시예 7에 있어서의 다른 반도체 장치의 예를 설명하기 위한 단면 모식도이다.
도 10에 나타나 있는 바와 같이 마더보드(60)의 배면에는, 반도체 장치 (100B)대신에 더미 배선 기판(68)을, 더미 전극(70)을 통해 부착한 구조로 한 것이라도 좋다. 이와 같이 해도, 마더보드(60)의 휨에 의해 발생하는 응력을 억제할 수 있으며, 반도체 칩(2)내에서의 크랙 등을 억제하여, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또, 실시예 7에 있어서는, 실시예 1에 있어서 설명한 반도체 장치(100)를 마더보드(60)의 양측에 실장할 경우에 대하여 설명했다. 그러나 본 발명은 이에 한정되는 것은 아니고, 마더보드(60)의 양측에 종래의 반도체 장치를 실장하는 것이라도 좋다. 또한 도 10과 같이, 그 한쪽은 더미 배선 기판(68)을 이용해도 된다. 또한 실시예 2∼5에 있어서 설명한 반도체 장치(200)∼(500)를 양측에 배치한 것이라도 좋고, 또한 한쪽을 더미 배선 기판으로 한 것이라도 좋다. 단, 어떤 경우에도, 양측에 배치되는 반도체 장치 혹은, 배선 기판이, 동일 혹은 그에 가까운 선팽창 계수를 가질 필요가 있다.
또한 실시예 6에 있어서 설명한 바와 같이, 마더보드(60)에, 히트싱크(62)를 부착한 것이어도 좋다. 또한 종래와 같은 방법으로 히트싱크를 부착한 것이어도 좋다.
그 외는, 실시예 1∼6과 같기 때문에 설명을 생략한다.
또, 예를 들면 실시예 6에 있어서, 반도체 장치(100A)(100B)는, 본 발명의 「마더보드의 양면에 실장」된 2개의 반도체 장치에 해당한다.
실시예 8
도 11은, 실시예 8에 있어서의 반도체 장치(800)를 설명하기 위한 단면 모식 도이다.
실시예 8에 있어서의 반도체 장치(800)의 반도체 칩(2)은, 그 주표면 및 측면이, 밀봉 수지(80)에 의해 덮힌 구조가 되고 있다. 이 구조에 의해, 반도체 칩(2)의 다이싱에 있어서, 반도체 칩(2)내에 있어서 이용되는 흡습에 약한 Low-k막 등을 보호할 수 있다.
도 12∼도 14는, 실시예 8에 있어서의 웨이퍼의 다이싱에 있어서의 공정을 설명하기 위한 모식도이다.
이하, 도 12∼도 14를 이용하여, 웨이퍼(82)를 다이싱 할 때의 공정에 대하여 설명한다.
우선 도 12에 나타나 있는 바와 같이 웨이퍼(82)의 주표면(84)측에, 웨이퍼(82) 두께의 절반 정도 까지 깊이에서 멈추도록 다이싱을 행하고, 스크라이브 라인(86)을 형성한다. 다음에 도 13에 나타나 있는 바와 같이 이 스크라이브 라인(86)내를 매립하여, 웨이퍼(82)의 주표면(84)전면에 밀봉 수지(80)를 도포한다. 이 수지는, 흡습성이 낮은 것을 이용하는 것이 바람직하다. 다음에 도 14에 나타나 있는 바와 같이 스크라이브 라인(86)을 따라 웨이퍼(82)의 다이싱을 행하여 개개의 반도체 칩(2)으로 분할한다.
이와 같은 다이싱 방법을 이용함으로써, 다이싱에 있어서의 반도체 칩(2)에 가해지는 응력을 완화할 수 있고, 반도체 칩(2)내에 있어서의 크랙 등의 발생을 억제할 수 있다.
또, 실시예 8에 있어서는, 종래의 반도체 칩 대신에, 밀봉 수지(86)로 측면 을 보호한 반도체 장치를 이용하는 경우에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 이 다이싱 기술을 이용하여 다이싱한 반도체 칩을, 실시예 1∼7의 반도체 장치(100)∼(700)에 탑재하는 반도체 칩(2)으로서 이용해도 된다. 이와 같이 함으로써, 반도체 칩(2)에 있어서의 박리나 크랙 등을 더 효과적으로 방지할 수 있고, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
그 외는 실시예 1∼7과 같기 때문에 설명을 생략한다.
또, 예를 들면 이 실시예에 있어서, 밀봉 수지(80)는, 본 발명의 「저탄성률의 수지」에 해당한다.
본 발명에 있어서는, 반도체 칩과, 배선 기판, 마더보드, 방열판, 또는, 히트싱크와의 선팽창 계수의 차에 의해, 반도체 칩내에 걸리는 응력을 완화할 수 있다. 따라서, 반도체 칩 내에, 예를 들면 Low-k막 등의, 막자체의 강도가 약한 막에 걸리는 응력을 완화할 수 있다. 따라서, 이들 막에 있어서의 크랙이나 박리의 발생을 억제하여 신뢰성이 높은 반도체 장치를 얻을 수 있다.

Claims (14)

  1. 반도체 칩의 주표면에 형성된 전극 패드와,
    상기 전극 패드에 접속하는 재배선과,
    상기 재배선에 접속하는 전극을 구비하고,
    상기 재배선은, 상기 반도체 칩 내에 발생하는 응력을 완화하는 것을 특징으로 하는 반도체 장치.
  2. 반도체 칩과,
    상기 반도체 칩의 주표면에 형성된 전극과,
    상기 반도체 칩을 탑재하는 배선 기판과,
    상기 배선 기판의 배선과, 상기 전극을 전기적으로 접속하는 재배선을 구비하고,
    상기 재배선은, 상기 반도체 칩과 상기 배선 기판과의 사이에 발생하는 응력을 완화하는 것을 특징으로 하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 전극과, 상기 배선 기판과의 사이에 배치되고 상기 재배선을 매립하여 형성된 응력 완화막을 갖는 것을 특징으로 하는 반도체 장치.
  4. 제 2항 또는 제 3항에 있어서,
    상기 재배선은, 단면형상에 있어서, 산모양으로 돌출한 돌출부와, 상기 돌출부에 일련으로 접속하는 평탄부를 갖고,
    상기 돌출부에 있어서, 상기 전극에 접속하고,
    상기 평탄부에 있어서, 상기 배선에 접속하는 것을 특징으로 하는 반도체 장치.
  5. 반도체 칩과,
    상기 반도체 칩의 주표면에 형성된 전극과,
    상기 반도체 칩을 탑재하고, 상기 전극에 전기적으로 접속하는 배선 기판과,
    상기 반도체 칩의 주표면과는 반대측의 배면에 대향하여 배치된 방열판을 구비하고,
    상기 방열판과, 상기 반도체 칩의 배면 사이에, 상기 반도체 칩에 발생하는 응력을 완화하는 응력완화수지를 배치한 것을 특징으로 하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 응력완화수지는, 겔 형의 방열 수지인 것을 특징으로 하는 반도체 장치.
  7. 제 5항에 있어서,
    상기 응력완화수지는, 1MPa이하의 탄성률을 갖는 수지인 것을 특징으로 하는 반도체 장치.
  8. 반도체 칩과,
    상기 반도체 칩의 주표면에 형성된 전극과,
    상기 반도체 칩을 탑재하고, 상기 전극에 전기적으로 접속하는 배선 기판과,
    상기 반도체 칩의 주표면과는 반대측의 배면에 대향하여 배치된 방열판을 구비하고,
    상기 방열판은, 상기 배선 기판에, 탄성을 갖는 방열판 장착구를 통해 부착된 것을 특징으로 하는 반도체 장치.
  9. 반도체 칩과,
    상기 반도체 칩의 주표면에 형성된 전극과,
    상기 반도체 칩을 탑재하고, 상기 전극에 전기적으로 접속하는 배선 기판을 구비하며,
    상기 배선 기판은,
    코어층과,
    상기 코어층을 끼워 배치된 2개의 빌트 업층을 포함하고,
    상기 코어층 및 빌트 업층은, 각각 유리 클로스(glass cloth)를 함유하는 것을 특징으로 하는 반도체 장치.
  10. 주표면에 전극을 갖는 2개의 반도체 칩과,
    상기 2개의 반도체 칩에 끼워져, 양면에 상기 반도체 칩을 탑재하는 배선 기판과,
    상기 배선 기판의 배선과, 상기 전극을 전기적으로 접속하는 재배선을 구비하고,
    상기 재배선은, 상기 반도체 칩과 상기 배선 기판 사이에 발생하는 응력을 완화하는 것을 특징으로 하는 반도체 장치.
  11. 제 10항에 있어서,
    상기 2개의 반도체 칩 중, 한쪽은 더미 칩이고,
    상기 2개의 반도체 칩 중, 다른 쪽의 반도체 칩과, 상기 더미 칩과는 거의 동일한 선팽창율을 갖는 것을 특징으로 하는 반도체 장치.
  12. 배선 기판에 탑재되고, 밀봉 부재에 의해 수지밀봉된 반도체 장치와,
    상기 반도체 장치를 실장하는 마더보드와,
    상기 반도체 장치의 상기 마더보드와 대향하는 면과는 반대측의 면에 대향하여 배치된 히트싱크를 구비하고,
    상기 히트싱크는, 상기 마더보드에 탄성을 갖는 히트싱크 장착구를 통해 부착되는 것을 특징으로 하는 반도체 장치.
  13. 배선 기판에 탑재되고, 밀봉 부재에 의해 수지밀봉된 2개의 반도체 장치와,
    상기 반도체 장치를 실장하는 마더보드를 구비하고,
    상기 2개의 반도체 장치는, 상기 마더보드를 끼워 상기 마더보드의 양면에 실장되는 것을 특징으로 하는 반도체 장치.
  14. 반도체 칩과,
    상기 반도체 칩을 탑재하는 배선 기판을 구비하고,
    적어도, 상기 반도체 칩의 측면은, 밀봉 수지에 의해 보호되는 것을 특징으로 하는 반도체 장치.
KR1020050059109A 2004-07-05 2005-07-01 반도체 장치 KR101173924B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00198113 2004-07-05
JP2004198113A JP2006019636A (ja) 2004-07-05 2004-07-05 半導体装置

Publications (2)

Publication Number Publication Date
KR20060049747A true KR20060049747A (ko) 2006-05-19
KR101173924B1 KR101173924B1 (ko) 2012-08-16

Family

ID=35513041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059109A KR101173924B1 (ko) 2004-07-05 2005-07-01 반도체 장치

Country Status (5)

Country Link
US (2) US20060001156A1 (ko)
JP (1) JP2006019636A (ko)
KR (1) KR101173924B1 (ko)
CN (2) CN101930950B (ko)
TW (1) TW200605280A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807352B1 (ko) * 2006-05-09 2008-02-28 텔레포스 주식회사 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法
JP5006026B2 (ja) * 2006-12-27 2012-08-22 ローム株式会社 半導体装置
JP5065669B2 (ja) * 2006-12-27 2012-11-07 ローム株式会社 半導体装置
CN102593082B (zh) * 2007-02-27 2014-07-09 富士通株式会社 印刷基板单元、电子设备以及半导体封装
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
KR100876889B1 (ko) * 2007-06-26 2009-01-07 주식회사 하이닉스반도체 반도체 패키지 및 이를 이용한 멀티칩 반도체 패키지
US20090146294A1 (en) * 2007-12-11 2009-06-11 Apple Inc. Gasket system for liquid-metal thermal interface
DE102008028300B4 (de) * 2008-06-13 2021-10-07 Tdk Electronics Ag Leiterplatte mit flexiblem Bereich und Verfahren zur Herstellung
US7866477B2 (en) * 2008-06-30 2011-01-11 Kimberly-Clark Worldwide, Inc. Oral care Q2 kits
JP5235829B2 (ja) * 2009-09-28 2013-07-10 株式会社東芝 半導体装置の製造方法、半導体装置
KR101896348B1 (ko) * 2011-07-22 2018-09-07 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
JP6403542B2 (ja) * 2014-11-04 2018-10-10 エイブリック株式会社 半導体装置
KR102448099B1 (ko) * 2016-06-02 2022-09-27 에스케이하이닉스 주식회사 히트 스프레더 구조를 포함하는 반도체 패키지
JP6782175B2 (ja) * 2017-01-16 2020-11-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7427480B2 (ja) 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS63239826A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体装置
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JP2646992B2 (ja) * 1993-12-29 1997-08-27 日本電気株式会社 チップキャリア
JPH1079405A (ja) * 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
US6184142B1 (en) * 1999-04-26 2001-02-06 United Microelectronics Corp. Process for low k organic dielectric film etch
JP2000323604A (ja) * 1999-05-10 2000-11-24 Hitachi Ltd 半導体装置とその製造方法、およびこれを用いた電子機器
JP2001144213A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP2001230341A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
JP2001274556A (ja) * 2000-03-23 2001-10-05 Nec Corp プリント配線板
JP4447143B2 (ja) * 2000-10-11 2010-04-07 新光電気工業株式会社 半導体装置及びその製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
WO2003009656A1 (en) * 2001-07-18 2003-01-30 Matsushita Electric Industrial Co., Ltd. Circuit-formed substrate and method of manufacturing circuit-formed substrate
US6617683B2 (en) * 2001-09-28 2003-09-09 Intel Corporation Thermal performance in flip chip/integral heat spreader packages using low modulus thermal interface material
JP2004006657A (ja) * 2002-03-22 2004-01-08 Seiko Epson Corp 半導体装置の製造方法及びその製造装置
JP2003332426A (ja) * 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US7078822B2 (en) * 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
JP2004063532A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US6936919B2 (en) * 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP4462872B2 (ja) * 2002-08-28 2010-05-12 京セラ株式会社 配線基板及びその製造方法
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
JP2004179545A (ja) * 2002-11-28 2004-06-24 Kyocera Corp 配線基板
JP4020795B2 (ja) * 2003-02-14 2007-12-12 三菱電機株式会社 半導体装置
TWI300261B (en) * 2003-07-02 2008-08-21 Advanced Semiconductor Eng Chip package structur
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US6909176B1 (en) * 2003-11-20 2005-06-21 Altera Corporation Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate
US7067902B2 (en) * 2003-12-02 2006-06-27 International Business Machines Corporation Building metal pillars in a chip for structure support
US7119432B2 (en) * 2004-04-07 2006-10-10 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807352B1 (ko) * 2006-05-09 2008-02-28 텔레포스 주식회사 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법

Also Published As

Publication number Publication date
CN101930950A (zh) 2010-12-29
CN1722420A (zh) 2006-01-18
CN101930950B (zh) 2013-04-17
JP2006019636A (ja) 2006-01-19
KR101173924B1 (ko) 2012-08-16
TW200605280A (en) 2006-02-01
US20120126404A1 (en) 2012-05-24
US20060001156A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
KR101173924B1 (ko) 반도체 장치
US9887166B2 (en) Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US10529645B2 (en) Methods and apparatus for thermal interface material (TIM) bond line thickness (BLT) reduction and TIM adhesion enhancement for efficient thermal management
KR20230169877A (ko) 반도체 장치
US6756685B2 (en) Semiconductor device
US7300822B2 (en) Low warpage flip chip package solution-channel heat spreader
US7224048B1 (en) Flip chip ball grid array package
US7323786B2 (en) Semiconductor device package of stacked semiconductor chips with spacers provided therein
US20060249852A1 (en) Flip-chip semiconductor device
US6501171B2 (en) Flip chip package with improved cap design and process for making thereof
US6552267B2 (en) Microelectronic assembly with stiffening member
JP2008071953A (ja) 半導体装置
TWI478298B (zh) 用於晶片封裝的環狀結構及積體電路結構
US11488936B2 (en) Stacked silicon package assembly having vertical thermal management
EP3792969B1 (en) Semiconductor package having liquid-cooling lid
US9799626B2 (en) Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
KR20080015724A (ko) 몰딩된 리드 부착물을 갖는 플라스틱 오버몰딩된 패키지들
TWI817399B (zh) 半導體封裝及其形成方法
JP5949195B2 (ja) ヒートスプレッダ、半導体装置、及びその製造方法
US8502083B2 (en) Mounting substrate and electronic device
US20060118947A1 (en) Thermal expansion compensating flip chip ball grid array package structure
JP2010161399A (ja) 半導体装置
US20230335507A1 (en) Chip packaging structure and method for manufacturing same
US20060012031A1 (en) Heat dissipation device for integrated circuits
WO2024053699A1 (ja) 電子機器および電子機器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 6