CN102593082B - 印刷基板单元、电子设备以及半导体封装 - Google Patents

印刷基板单元、电子设备以及半导体封装 Download PDF

Info

Publication number
CN102593082B
CN102593082B CN201210025345.3A CN201210025345A CN102593082B CN 102593082 B CN102593082 B CN 102593082B CN 201210025345 A CN201210025345 A CN 201210025345A CN 102593082 B CN102593082 B CN 102593082B
Authority
CN
China
Prior art keywords
base plate
packaging
square column
column space
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210025345.3A
Other languages
English (en)
Other versions
CN102593082A (zh
Inventor
福园健治
吉村英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CN201210025345.3A priority Critical patent/CN102593082B/zh
Publication of CN102593082A publication Critical patent/CN102593082A/zh
Application granted granted Critical
Publication of CN102593082B publication Critical patent/CN102593082B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种印刷基板单元、电子设备以及半导体封装。具有：封装基板；半导体元件，其安装在封装基板的表面；端子凸起组，其配置在封装基板的背面，并包含与垂直于封装基板表面的第1方柱空间内接的最外周的凸起列；热传导部件，其与半导体元件的表面接触，并扩展到半导体元件的轮廓的外侧；加强部件，其在半导体元件的周围被夹在热传导部件与封装基板之间；接合材料，其从第2方柱空间的轮廓向内侧扩展而将加强部件接合到封装基板的表面，该第2方柱空间在第1方柱空间的内侧垂直于封装基板且从凸起列的内侧与最外周的凸起列相接；以及母板，其在表面接受端子凸起组，加强部件具有在第2方柱空间的外侧与封装基板的表面接触而不与封装基板接合的接触面。

Description

印刷基板单元、电子设备以及半导体封装
本申请是基于发明名称为“印刷基板单元和半导体封装”，国际申请日为2007年2月27日，国际申请号为PCT/JP2007/053631，国家申请号为200780051689.9的发明专利申请的分案申请。
技术领域
本发明涉及具有例如半导体封装的印刷基板单元。
背景技术
在母板上例如安装有LSI封装。在安装时使用在母板上呈矩阵状配置的端子凸起。在LSI封装中，在封装基板上安装有LSI芯片。LSI芯片在封装基板的表面由加强片包围。加强片提高了封装基板的刚性。在LSI芯片的表面固定有散热片。加强片配置在封装基板与散热片之间。
在端子凸起中，规定了与垂直于封装基板表面的方柱空间内接的最外周的凸起列。加强片的轮廓与散热片的轮廓一致。加强片的外缘与方柱空间内接。在加强片与封装基板之间、以及加强片与散热片之间夹有接合材料。根据这样的接合材料，加强片与封装基板和散热片接合。
专利文献1：日本特开2005－64118号公报
专利文献2：日本特开2002－33424号公报
专利文献3：日本特开2002－190560号公报
LSI芯片和封装基板使用例如陶瓷之类的低介电材料。另一方面，母板使用树脂材料。封装基板的热膨胀率与母板的热膨胀率大不相同。根据发明人们的验证，根据热膨胀率的差，应力集中在封装基板的角上。从而应力集中在角部的端子凸起上。封装基板的刚性由加强片而得以提高，因此由于应力集中而使端子凸起发生破损。
发明内容
本发明是鉴于上述实际情况而完成的，其目的在于提供一种能够避免应力集中的印刷基板单元和半导体封装。
为了达到上述目的，本发明提供了一种印刷基板单元，其特征在于，该印刷基板单元具有：封装基板；半导体元件，其安装在封装基板的表面；端子凸起组，其配置在封装基板的背面，并包含与垂直于封装基板表面的第1方柱空间内接的最外周的凸起列；热传导部件，其与半导体元件的表面接触，并扩展到半导体元件的轮廓的外侧；加强部件，其在半导体元件的周围被夹在热传导部件与封装基板之间；接合材料，其从第2方柱空间的轮廓向内侧扩展而将加强部件接合到封装基板的表面，该第2方柱空间在第1方柱空间的内侧垂直于封装基板且从凸起列的内侧与最外周的凸起列相接；以及母板，其在表面接受端子凸起组，其中，所述加强部件具有在所述第2方柱空间的外侧与所述封装基板的表面接触而不与所述封装基板接合的接触面。
在这样的印刷基板单元中，在半导体元件的工作时半导体元件发热。半导体元件的热量被传递到封装基板和母板。封装基板的热膨胀率与母板的热膨胀率不同。在封装基板中产生应力。在封装基板上，利用从第2方柱空间的轮廓向内侧扩展的接合材料将加强部件接合到封装基板。结果，相比于在第2方柱空间的外侧加强部件与封装基板接合的情况，抑制了封装基板的刚性提高。避免了在封装基板的角上应力集中。避免了在最外周的凸起列上端子凸起的破损。这样的印刷基板单元被装入在电子设备内。
在这样的印刷基板单元中，加强部件规定了在第2方柱空间的外侧与封装基板的表面接触的接触面。这样的加强部件不仅能够在第2方柱空间的轮廓的内侧接受按压力，而且能够在第2方柱空间的轮廓的外侧接受按压力。减轻了作用于半导体元件的负荷。防止了半导体元件和封装基板的破损。这样的接触面不与封装基板接合。与上述同样，相比于在第2方柱空间的外侧加强部件与封装基板接合的情况，抑制了封装基板的刚性提高。避免了在封装基板的角的应力集中。避免了在最外周的凸起列上端子凸起的破损。
在实现以上的印刷基板单元时，提供了一种半导体封装。该半导体封装具有：封装基板；半导体元件，其安装在封装基板的表面；端子凸起组，其配置在封装基板的背面，并包含与垂直于封装基板表面的第1方柱空间内接的最外周的凸起列；热传导部件，其与半导体元件的表面接触，并扩展到半导体元件的轮廓的外侧；加强部件，其在半导体元件的周围被夹在热传导部件与封装基板之间；以及接合材料，其从第2方柱空间的轮廓向内侧扩展而将加强部件接合到封装基板的表面，该第2方柱空间在第1方柱空间的内侧垂直于封装基板且从凸起列的内侧与最外周的凸起列相接，其中，所述加强部件具有在所述第2方柱空间的外侧与所述封装基板的表面接触而不与所述封装基板接合的接触面。
附图说明
图1是概略地示出本发明的电子设备的一具体例即服务器计算机装置的外观的立体图。
图2是概略地示出本发明第1实施方式的印刷基板单元的结构的侧面图。
图3是母板和半导体封装以及散热器的垂直剖面图。
图4是沿着图3的4－4线的水平剖面图。
图5是概略地示出本发明第2实施方式的印刷基板单元的结构的垂直剖面图。
图6是概略地示出一具体例的辅助加强部件的结构的水平剖面图。
图7是概略地示出另一具体例的辅助加强部件的结构的水平剖面图。
图8是概略地示出本发明第3实施方式的印刷基板单元的结构的垂直剖面图。
图9是概略地示出另一具体例的印刷基板单元的结构的垂直剖面图。
具体实施方式
以下，参照附图说明本发明的实施方式。
图1概略地示出本发明的电子设备的一具体例即服务器计算机装置11的外观。服务器计算机装置11具有壳体12。在壳体12内划分了收容空间。在收容空间内配置有母板。在母板上安装有后述的半导体封装和主存储器。半导体封装例如根据暂时存储在主存储器中的软件程序和数据来执行各种运算处理。软件程序和数据可以存储在同样配置于收容空间内的硬盘驱动装置（HDD）之类的大容量存储装置中。这样的服务器计算机装置11例如放置在台架上。
如图2所示，本发明第1实施方式的印刷基板单元13具有母板14。母板14可使用树脂基板。在母板14的平坦表面上安装有半导体封装即LSI（大规模集成电路）封装15。LSI封装15具有封装基板16。封装基板16例如使用陶瓷基板。在母板14的表面呈矩阵状地配置有多个端子凸起17。在端子凸起17上接受封装基板16。这样，封装基板16通过端子凸起17与母板14的表面接合。端子凸起17例如由焊料构成。焊料例如使用锡、银和铜的合金。焊料不包含铅。这样的端子凸起17构成端子凸起组。
在封装基板16的平坦表面上接受加强部件即加强片18。加强片18例如由铜之类的金属材料构成。在加强片18上接受热传导部件即散热片19。散热片19例如由铜之类的金属材料构成。在散热片19上接受散热部件即散热器21。在散热器21上形成有平板状的底板21a和从该底板21a朝垂直方向立起的多个叶片21b。底板21a在平坦的下表面处与散热片19的上平坦面重合。在邻接的叶片21b之间限定了朝同一方向延伸的通气路。散热器21例如可以由铝和铜之类的金属材料成型。
散热器21在与母板14之间夹入LSI封装15。在散热器21的连接时使用例如4个螺栓22。螺栓22的前端被拧入到母板14内。螺栓22确保与母板14的表面垂直的姿态。各个螺栓22贯通散热器21的底板21a。在各个螺栓22中，在螺栓头22a与底板21a之间夹有弹性部件23。该弹性部件23例如可以由螺旋弹簧构成，该螺旋弹簧在螺栓头22a与底板21a之间在伸张方向上施加弹力。结果，底板21a向母板14施加按压力。螺栓22、弹性部件23以及底板21a构成本发明的按压机构。
如图3所示，在封装基板16的表面，在特定区域中呈矩阵状排列有端子凸起25。在端子凸起25上接受半导体元件即LSI芯片26。这样，LSI芯片26被安装在封装基板16上。端子凸起25在封装基板16上被密封。在密封时，在LSI芯片26与封装基板16之间填充树脂材料27。散热片19与LSI芯片26的表面接触。散热片19扩展到LSI芯片26的轮廓的外侧。在LSI芯片26与散热片19之间夹有热传导性的接合材料28。接合材料28以均匀的厚度在LSI芯片26的表面扩展。接合材料28使用例如低温焊料。
可以在散热片19与散热器21的底板21a之间夹入热传导性的流动体即散热膏（未图示）。在LSI芯片26的工作中LSI芯片26发热。LSI芯片26的热量从接合材料28向散热片19传递。散热片19在大范围内扩散LSI芯片26的热量。扩散后的热量被传递到散热器21。散热器21从表面积较大的表面将热量发散到大气中。这样有效地抑制了LSI芯片26的温度上升。
前面所述的加强片18配置在LSI芯片26的周围。在加强片18与封装基板16之间、以及在加强片18与散热片19之间夹有接合材料29。接合材料29例如可以使用热硬化性粘接剂。这样，加强片18与封装基板16和散热片19接合。结果，散热器21的重量由加强片18支撑。减轻了从散热器21作用于LSI芯片26的负荷。防止了LSI芯片26的破损。同时，加强片18提高了封装基板16的刚性。此外，接合材料29也可以使用焊料。
一并参照图4，加强片18在封装基板16上包围LSI芯片26的外周。加强片18在其全周被夹在封装基板16与散热片19之间。另一方面，在端子凸起组中，规定了与垂直于封装基板16表面的第1方柱空间31内接的最外周凸起列32。在第1方柱空间31的内侧规定了与封装基板16的表面垂直的第2方柱空间33。第2方柱空间33从凸起列的内侧与最外周的凸起列32相接。加强片18收纳在第2方柱空间33的内侧。接合材料29在从第2方柱空间33的轮廓向内侧扩展的接合区域处将加强片18接合到封装基板16和散热片19。
在以上的印刷基板单元13中，如上所述，当LSI芯片26工作时LSI芯片26发热。LSI芯片26的热量被传递到封装基板16和母板14。封装基板16使用陶瓷基板，另一方面，母板14使用树脂基板。封装基板16的热膨胀率与母板14的热膨胀率大不相同。在封装基板16中产生应力。然而，在封装基板16上加强片18收纳在第2方柱空间33的内侧。结果，相比于在第2方柱空间33的外侧加强片18与封装基板16和散热片19接合的情况，抑制了封装基板16的刚性提高。避免了在封装基板16的角上应力集中。避免了在最外周的凸起列32上端子凸起17的破损。
发明人们验证了本发明的印刷基板单元13的效果。在验证时进行了仿真。在本发明的具体例中，加强片18收纳在第2方柱空间33的内侧。在现有例的比较例中，在第2方柱空间33的外侧利用接合材料29将加强片18接合到封装基板16和散热片19。
母板14的一边的尺寸被设定为250mm。母板14的热膨胀率被设定为16（ppm/K）。另一方面，封装基板16的一边的尺寸被设定为42.5mm。封装基板16的热膨胀率被设定为11（ppm/K）。封装基板16的杨氏模数被设定为75（GPa）。
此时，在端子凸起组中测定了LSI芯片26的发热时的最大米塞斯（Mises）应力和等效塑性应变。结果，最大米塞斯应力从40.15（MPa）减小到36.78（MPa）。显示出8.4％的改善。而且，等效塑性应变从0.015920减小到0.006565。显示出58.8％的改善。可以确认避免了在封装基板16的角上应力集中。
如图5所示，在本发明第2实施方式的印刷基板单元13a中，在加强片18的周围且在封装基板16与散热片19之间夹有辅助加强部件35。辅助加强部件35配置在第2方柱空间33的外侧且第1方柱空间31内。辅助加强部件35例如可以由金属材料构成。在辅助加强部件35与封装基板16和散热片19之间不夹入接合材料。即，辅助加强部件35不与封装基板16和散热片19接合。
一并参照图6，辅助加强部件35包围加强片18的外周。辅助加强部件35可以由例如L字形的第1部件35a和同样例如L字形的第2部件35b构成。此外，对于与前面所述的印刷基板单元13同等的结构和构造，附上同一标号。如上所述，在散热器21的底板21a上连接了螺栓22和弹性部件23。结果，由于底板21a的按压力，避免了辅助加强部件35从封装基板16与散热片19之间脱落。
在这样的印刷基板单元13a中，例如即使从散热片19向封装基板16施加较大的按压力，按压力的负荷也不仅由加强片18承受，而且由辅助加强部件35承受。减轻了从散热器21作用于LSI芯片26的负荷。防止了LSI芯片26和封装基板16的破损。而且，辅助加强部件35不与封装基板16和散热片19接合。与上述同样，相比于在第2方柱空间33的外侧加强片18与封装基板16和散热片19接合的情况，抑制了封装基板16的刚性提高。避免了在封装基板16的角上应力集中。避免了在最外周的凸起列32上端子凸起17的破损。
如图7所示，还可以在封装基板16与散热片19之间，在封装基板16的角上配置辅助加强部件35c～35f来取代前面所述的第1部件35a和第2部件35b。辅助加强部件35c～35f不与封装基板16和散热片19接合。辅助加强部件35c～35f与上述同样由金属材料构成。这样的辅助加强部件35c～35f在封装基板16的四个角上接受按压力。与上述同样，减轻了从散热器21作用于LSI芯片26的负荷。防止了LSI芯片26和封装基板16的破损。
如图8所示，在本发明第3实施方式的印刷基板单元13b中，加强片18从第2方柱空间33的轮廓往外侧突出。在第2方柱空间33的外侧加强片18在接触面18a处与封装基板16的表面接触。在接触面18a与封装基板16之间不配置接合材料。即，接触面18a与封装基板16不接合。加强片18的下表面通过接合材料29在第2方柱空间33的内侧与封装基板16接合。加强片18的上表面通过接合材料29在整个面上与散热片19接合。此外，对于与前面所述的印刷基板单元13同等的结构和构造附上同一标号。
在这样的印刷基板单元13b中，与上述同样，加强片18不仅能够在第2方柱空间33的轮廓的内侧接受按压力，而且能够在第2方柱空间33的轮廓的外侧接受按压力。减轻了从散热器21作用于LSI芯片26的负荷。防止了LSI芯片26和封装基板16的破损。另一方面，接触面18a不与封装基板16接合。与上述同样，相比于在第2方柱空间33的外侧加强片18与封装基板16和散热片19接合的情况，抑制了封装基板16的刚性提高。避免了在封装基板16的角上应力集中。避免了在最外周的凸起列32上端子凸起17的破损。
此外，在所述的印刷基板单元13、13a、13b中，加强片18和散热片19还可以一体化。例如在印刷基板单元13中，如图9所示，加强片18与散热片19的下表面一体化。加强片18的下表面通过接合材料29与封装基板16的表面接合。此外，对于与上述同等的结构和构造附上同一标号。在印刷基板单元13a、13b中同样也可以使加强片18与散热片19的下表面一体化。

Claims (3)

1.一种印刷基板单元，其特征在于，该印刷基板单元具有：
封装基板；
半导体元件，其安装在封装基板的表面；
端子凸起组，其配置在封装基板的背面，并包含与垂直于封装基板表面的第1方柱空间内接的最外周的凸起列；
热传导部件，其与半导体元件的表面接触，并扩展到半导体元件的轮廓的外侧；
加强部件，其在半导体元件的周围被夹在热传导部件与封装基板之间；
接合材料，其从第2方柱空间的轮廓向内侧扩展而将加强部件接合到封装基板的表面，该第2方柱空间在第1方柱空间的内侧垂直于封装基板且从凸起列的内侧与最外周的凸起列相接；以及
母板，其在表面接受端子凸起组，
其中，所述加强部件具有在所述第2方柱空间的外侧与所述封装基板的表面接触而不与所述封装基板接合的接触面。
2.一种电子设备，其特征在于，该电子设备具有：
封装基板；
半导体元件，其安装在封装基板的表面；
端子凸起组，其配置在封装基板的背面，并包含与垂直于封装基板表面的第1方柱空间内接的最外周的凸起列；
热传导部件，其与半导体元件的表面接触，并扩展到半导体元件的轮廓的外侧；
加强部件，其在半导体元件的周围被夹在热传导部件与封装基板之间；
接合材料，其从第2方柱空间的轮廓向内侧扩展而将加强部件接合到封装基板的表面，该第2方柱空间在第1方柱空间的内侧垂直于封装基板且从凸起列的内侧与最外周的凸起列相接；以及
母板，其在表面接受端子凸起组，
其中，所述加强部件具有在所述第2方柱空间的外侧与所述封装基板的表面接触而不与所述封装基板接合的接触面。
3.一种半导体封装，其特征在于，该半导体封装具有：
封装基板；
半导体元件，其安装在封装基板的表面；
端子凸起组，其配置在封装基板的背面，并包含与垂直于封装基板表面的第1方柱空间内接的最外周的凸起列；
热传导部件，其与半导体元件的表面接触，并扩展到半导体元件的轮廓的外侧；
加强部件，其在半导体元件的周围被夹在热传导部件与封装基板之间；以及
接合材料，其从第2方柱空间的轮廓向内侧扩展而将加强部件接合到封装基板的表面，该第2方柱空间在第1方柱空间的内侧垂直于封装基板且从凸起列的内侧与最外周的凸起列相接，
其中，所述加强部件具有在所述第2方柱空间的外侧与所述封装基板的表面接触而不与所述封装基板接合的接触面。
CN201210025345.3A 2007-02-27 2007-02-27 印刷基板单元、电子设备以及半导体封装 Expired - Fee Related CN102593082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210025345.3A CN102593082B (zh) 2007-02-27 2007-02-27 印刷基板单元、电子设备以及半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210025345.3A CN102593082B (zh) 2007-02-27 2007-02-27 印刷基板单元、电子设备以及半导体封装

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007800516899A Division CN101611491B (zh) 2007-02-27 2007-02-27 印刷基板单元和半导体封装

Publications (2)

Publication Number Publication Date
CN102593082A CN102593082A (zh) 2012-07-18
CN102593082B true CN102593082B (zh) 2014-07-09

Family

ID=46481534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210025345.3A Expired - Fee Related CN102593082B (zh) 2007-02-27 2007-02-27 印刷基板单元、电子设备以及半导体封装

Country Status (1)

Country Link
CN (1) CN102593082B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4449495A1 (en) * 2021-12-16 2024-10-23 INTEL Corporation Enhanced i/o semiconductor chip package and cooling assembly having side i/os

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756685B2 (en) * 2001-08-08 2004-06-29 Nec Electronics Corporation Semiconductor device
CN1722420A (zh) * 2004-07-05 2006-01-18 株式会社瑞萨科技 半导体装置
US7262079B2 (en) * 2005-02-10 2007-08-28 Altera Corporation Consolidated flip chip BGA assembly process and apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367554B2 (ja) * 1999-10-13 2003-01-14 日本電気株式会社 フリップチップパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756685B2 (en) * 2001-08-08 2004-06-29 Nec Electronics Corporation Semiconductor device
CN1722420A (zh) * 2004-07-05 2006-01-18 株式会社瑞萨科技 半导体装置
US7262079B2 (en) * 2005-02-10 2007-08-28 Altera Corporation Consolidated flip chip BGA assembly process and apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-110926A 2001.04.20

Also Published As

Publication number Publication date
CN102593082A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN101611491B (zh) 印刷基板单元和半导体封装
JP5163543B2 (ja) プリント基板ユニット
JP3368177B2 (ja) 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法
JP5983032B2 (ja) 半導体パッケージ及び配線基板ユニット
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
JP5083088B2 (ja) 電子部品ユニットおよび連結機構
JP2008305838A (ja) 半導体装置及びその実装構造
US6504238B2 (en) Leadframe with elevated small mount pads
EP2555238A1 (en) Multichip module, printed wiring board unit, method for manufacturing multichip module, and method for manufacturing printed wiring board unit
US6053394A (en) Column grid array substrate attachment with heat sink stress relief
US8912449B2 (en) Thermal warp compensation IC package
CN104066291A (zh) 外壳及具有该外壳的电源模块
US9147630B2 (en) Power semiconductor assembly and module
KR100389920B1 (ko) 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
CN102593082B (zh) 印刷基板单元、电子设备以及半导体封装
US7888790B2 (en) Bare die package with displacement constraint
US11094604B2 (en) System and method to enhance solder joint reliability
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
JP5292836B2 (ja) プリント基板ユニットおよび半導体パッケージ並びに半導体パッケージ用コネクタ
US20100053923A1 (en) Semiconductor device and circuit board assembly
JP4640089B2 (ja) 電力変換装置
JPH0736453U (ja) Ｉｃパッケージへの放熱体取付け構造
CN112701090A (zh) 一种封装结构及封装方法
KR20080036345A (ko) 솔더 볼을 갖는 반도체 패키지
JPH088563A (ja) Ｉｃパッケージの放熱実装装置及びこれを用いた電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140709

Termination date: 20180227

CF01 Termination of patent right due to non-payment of annual fee