KR20060045922A - 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기 - Google Patents

실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기 Download PDF

Info

Publication number
KR20060045922A
KR20060045922A KR1020050037980A KR20050037980A KR20060045922A KR 20060045922 A KR20060045922 A KR 20060045922A KR 1020050037980 A KR1020050037980 A KR 1020050037980A KR 20050037980 A KR20050037980 A KR 20050037980A KR 20060045922 A KR20060045922 A KR 20060045922A
Authority
KR
South Korea
Prior art keywords
layer
mounting
conductive layer
electro
pad
Prior art date
Application number
KR1020050037980A
Other languages
English (en)
Other versions
KR100705870B1 (ko
Inventor
히로아키 후리하타
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060045922A publication Critical patent/KR20060045922A/ko
Application granted granted Critical
Publication of KR100705870B1 publication Critical patent/KR100705870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 도전 패턴의 전식을 방지할 수 있고, 또한, IC 등의 실장체를 소형화한 경우에도, 검사 프로브를 접촉할 수 있는 검사 패드를 배치할 수 있는 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판, 및 전자 기기를 제공하기 위해서, 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 도전 패턴의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성된 피실장체와, 상기 실장 패드와 전기적으로 접속하도록 상기 피실장체에 실장된 실장체를 갖는 실장 구조체에 있어서, 상기 피실장체에는 하층측으로부터 상층측으로 향하여 제 1 도전층, 절연층, 제 2 도전층 및 제 3 도전층이 이 순서대로 형성되고, 상기 다수의 도전 패턴에는, 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 상기 실장 패드와, 상기 실장체의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 검사 패드와, 해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분을 구비한 복수의 도전 패턴이 포함되어 있다.

Description

실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및 전자 기기{MOUNTING STRUCTURE, ELECTROOPTIC DEVICE, SUBSTRATE FOR ELECTROOPTIC DEVICE, ELECTRONIC EQUIPMENT}
도 1은 화소 스위칭 소자로서 TFD 소자를 이용한 액티브 매트릭스형 액정 장치로 이루어지는 전기 광학 장치의 구성을 모식적으로 나타내는 블럭도,
도 2(a), 도 2(b)는 본 발명의 실시예 1에 따른 전기 광학 장치를 소자 기판측으로부터 본 개략 사시도, 및 대향 기판측으로부터 본 개략 사시도,
도 3(a), 도 3(b)는 도 2에 나타내는 전기 광학 장치를 화소 전극을 지나는 부분에서 Y 방향으로 절단했을 때의 단면도, 및 이 전기 광학 장치의 소자 기판에 형성한 도전 패턴의 설명도,
도 4는 도 2에 나타내는 전기 광학 장치에 있어서 화소 스위칭 소자로서 이용한 TFD 소자의 설명도,
도 5(a), 도 5(b)는 각각, 본 발명의 실시예 1에 따른 전기 광학 장치에 이용한 소자 기판의 제 1 IC 실장 영역의 일부를 확대하여 나타내는 평면도, 및 이 실장 패드에 접속되는 IC의 범프의 일부를 확대하여 나타내는 평면도,
도 6은 도 2에 도시된 전기 광학 장치의 제조 방법을 나타내는 공정도,
도 7은 본 발명의 실시예 2에 따른 전기 광학 장치의 도전 패턴의 구성을 나 타내는 설명도,
도 8(a), 도 8(b)는 각각, 본 발명의 실시예 3에 따른 전기 광학 장치에 이용한 소자 기판의 제 1 IC 실장 영역의 출력측 실장 패드 일부를 확대하여 나타내는 평면도, 및 이 실장 패드에 접속되는 IC의 출력측 범프의 일부를 확대하여 나타내는 평면도,
도 9는 화소 스위칭 소자로서 박막 트랜지스터(TFT)를 이용한 액티브 매트릭스형 액정 장치로 이루어지는 전기 광학 장치의 구성을 모식적으로 나타내는 블럭도,
도 10은 전기 광학 물질로서 전하 주입형의 유기 박막을 이용한 전계 발광 소자를 구비한 액티브 매트릭스형 전기 광학 장치의 블록도.
도면의 주요 부분에 대한 부호의 설명
1a : 전기 광학 장치 4 : 제 1 IC(실장체)
7 : 가요성 기판 8, 801, 802 : 도전 패턴
9 : 검사 프로브 10a : 소자 기판의 연장 영역
10 : 소자 기판(전기 광학 장치용 기판/피실장체)
20 : 대향 기판(피복 부재) 30 : 밀봉재(수지층, 피복 부재)
52a : 데이터선(신호선 부분) 65, 651, 652 : 출력용 실장 패드
82 : 검사 패드 83 : 라우티 부분
본 발명은 기판 등의 피실장체에 대하여 IC 등의 실장체를 실장한 실장 구조체, 이 실장 구조체를 구비한 전기 광학 장치, 전기 광학 장치용 기판, 및 전기 광학 장치를 구비한 전자 기기에 관한 것이다.
액티브 매트릭스형 액정 장치나, 유기 전계 발광 표시 장치 등의 전기 광학 장치에서는, 다수의 데이터선과 다수의 주사선의 각 교점에 상당하는 위치에 화소가 형성되어 있고, 데이터선 및 주사선을 거쳐서 각 화소에 소정의 신호를 공급하여 각 화소를 구동한다. 이 때문에, 전기 광학 장치에서는, 전기 광학 물질을 유지하는 전기 광학 장치용 기판 상에 다수의 도전 패턴이 신호선으로서 형성되고, 이 신호선의 일부로 이루어지는 실장 패드를 이용하여 IC가 COG(Chip On Glass) 실장되어 있다. 또한, IC가 COF(Chip On Film) 실장된 가요성 기판이 전기 광학 장치용 기판의 실장 패드에 실장되는 경우도 있다.
여기서, 전기 광학 장치에서는, 화소수의 증대, 또는 화소 피치의 축소에 따라, 도전 패턴이 좁은 피치로 라우팅되는 경향이 있다. 이 때문에, 도전 패턴이 노출되어 있는 영역에서 도전 패턴에 외기중의 수분 등이 부착되면, 도전 패턴에 전식(電食)이 발생하여 단선되는 문제점이 있다. 그래서, 도전 패턴의 노출되어 있는 부분을 수지로 덮는 등의 기술이 제안되어 있다(예컨대, 특허 문헌 1 참조).
또한, 전기 광학 장치에서는, IC를 실장하기 전의 상태에서 도전 패턴에 검 사 프로브를 대고 신호를 인가하여, 각 화소의 점등 검사가 행하여진다. 이 때문에, 종래에는 실장 패드로부터 IC와 평면적으로 겹치는 영역까지 도전 패턴을 연장하고, 이 연장되어 마련된 부분을 검사 프로브를 대는 검사 패드로서 이용하고 있다.
[특허 문헌 1] 일본 특허 공개 2003-36039호 공보
그러나, 특허 문헌 1에 기재된 기술과 같이 도전 패턴을 수지로 덮는 방법에서는 수지를 도포할 때의 정밀도가 낮기 때문에, 도전 패턴을 수지층으로 덮을 때 실장 패드도 수지로 덮여져 버릴 위험성이 있다. 또한, 종래와 같이 IC와 평면적으로 겹치도록 검사 패드를 배치하는 구성에서는, IC를 소형화한 경우에 검사 패드를 배치할 수 없게 되는 문제점도 있다.
이상의 문제점을 감안하여, 본 발명의 과제는, 도전 패턴의 전식을 방지할 수 있고, 또한, IC 등의 실장체를 소형화한 경우에도, 검사 프로브를 접촉할 수 있는 검사 패드를 배치할 수 있는 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판, 및 전자 기기를 제공하는 데 있다.
상기 과제를 해결하기 위해서, 본 발명에서는, 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 도전 패턴의 Y 방향으로 연장된 부분에 의해 X 방향 으로 배열되는 다수의 실장 패드가 형성된 피실장체와, 상기 실장 패드와 전기적으로 접속하도록 상기 피실장체에 실장된 실장체를 갖는 실장 구조체에 있어서, 상기 피실장체에는, 하층측으로부터 상층측으로 향하여 제 1 도전층, 절연층, 제 2 도전층 및 제 3 도전층이 이 순서대로 형성되고, 상기 다수의 도전 패턴에는, 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 상기 실장 패드와, 상기 실장체의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 검사 패드와, 해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분을 구비한 복수의 도전 패턴이 포함되어 있는 것을 특징으로 한다.
또한, 상기 과제를 해결하기 위해서, 본 발명에서는, 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 도전 패턴의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성된 피실장체와, 상기 실장 패드와 전기적으로 접속하도록 상기 피실장체에 실장된 실장체를 갖는 실장 구조체에 있어서, 상기 다수의 도전 패턴에는, 제 1 도전층, 절연층 및 ITO층이 이 순서대로 적층되어 최표층이 상기 ITO층으로 이루어지는 상기 실장 패드와, 상기 실장체의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 ITO층이 이 순서대로 적층되어 최표층이 상기 ITO층으로 이루어지는 검사 패드와, 해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도 전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분을 구비한 복수의 도전 패턴이 포함되어 있는 것을 특징으로 한다.
본 발명에서는, 실장체와 평면적으로 겹치는 영역 이외의 영역에, 제 1 도전층, 절연층 및 제 3 도전층이 이 순서대로 적층된 검사 패드를 형성하기 때문에, IC 등의 실장체를 소형화한 경우에도 도전 패턴에 프로브를 접촉할 수 있는 검사 패드를 확보할 수 있다. 또한, 도전 패턴중, 라우팅 부분에서는, 제 1 도전층 및 절연층이 이 순서대로 적층되어 2층 구조로 된다. 이 때문에, 라우팅 부분에서는 최표층이 절연층으로 이루어지기 때문에, 가령 라우팅 부분끼리 근접해 있는 부분에 외기의 수분 등이 부착된 경우에도 전식이 발생하지 않는다. 또한, 2층 구조로 되는 영역에서는, 절연층의 상층에 형성되는 제 2 도전층 및 제 3 도전층에 대한 패터닝으로 규정되고, 이러한 패터닝이면 수지를 도포하는 경우와 달리 소정 영역에 높은 정밀도로 형성할 수 있다. 그 때문에, 실장 패드나 검사 패드 부근의 라우팅 부분의 최표층을 절연층으로 한 경우에도, 실장 패드나 검사 패드의 표면에 절연층이 형성되지 않는다.
또한, 본 발명에서는, 실장체와 평면적으로 겹치는 영역 이외의 영역에, 제 1 도전층, 절연층 및 ITO층이 이 순서대로 적층된 검사 패드를 형성하기 때문에, IC 등의 실장체를 소형화한 경우에도 도전 패턴에 프로브를 접촉할 수 있는 검사 패드를 확보할 수 있다. 또한, 도전 패턴중, 라우팅 부분에서는 제 1 도전층 및 절연층이 이 순서대로 적층되어 2층 구조로 된다. 이 때문에, 라우팅 부분에서는 최표층이 절연층으로 이루어지기 때문에, 가령 라우팅 부분끼리 근접해 있는 부분 에 외기의 수분 등이 부착된 경우에도 전식이 발생하지 않는다. 또한, 2층 구조로 되는 영역에서는 절연층의 상층에 형성되는 제 2 도전층 및 ITO층에 대한 패터닝으로 규정되고, 이러한 패터닝 이면 수지를 도포하는 경우와 달리 소정의 영역에 높은 정밀도로 형성할 수 있다. 그 때문에, 실장 패드나 검사 패드의 부근의 라우팅 부분의 최표층을 절연층으로 한 경우에도, 실장 패드나 검사 패드의 표면에 절연층이 형성되지 않는다.
본 발명에서는, 예컨대, 상기 라우팅 부분으로부터, 상기 제 1 도전층, 상기 절연층 및 상기 제 2 도전층이 이 순서대로 적층되어 최표층이 상기 제 2 도전층으로 이루어지는 신호선 부분이 연장되어 마련되어 있다. 이 경우, 상기 신호선 부분은 상기 피실장체를 부분적으로 덮는 피복 부재로 덮여져 있고, 상기 피실장체의 상기 피복 부재로부터의 연장 영역에 상기 실장 패드, 상기 검사 패드 및 상기 라우팅 부분이 배치되어 있는 것이 바람직하다. 이와 같이 구성하면, 신호선 부분은 피복 부재로부터 일체 노출되지 않기 때문에, 신호선 부분에 전식이 발생하지 않는다.
본 발명에 있어서, 상기 절연층은 상기 제 1 도전층의 표면쪽에만 선택적으로 형성되어 있는 것이 바람직하다.
본 발명에 있어서는, 예컨대, 상기 제 1 도전층은 Ta 또는 TaW(탄탈-텅스텐) 등의 Ta 합금에 의해 형성되고, 상기 절연층은 TaOx에 의해 형성되고, 상기 제 2 도전층은 Cr 또는 Cr 합금에 의해 형성되고, 상기 제 3 도전층은 ITO에 의해 형성되 어 있다.
본 발명에 있어서, 상기 절연층에는, 상기 실장 패드 및 상기 검사 패드의 상기 제 3 도전층을 상기 제 1 도전층과 전기적으로 접속하기 위한 제거 부분이 구성되어 있는 것이 바람직하다. 이와 같이 구성하면, 도전 패턴의 길이 방향에서 제 2 도전층이나 제 3 도전층이 도중에서 끊겨 있는 경우에도, 제 1 도전층을 경유하여 전기적인 접속을 용이하고 또한 확실하게 확보할 수 있다.
또한, 본 발명에 있어서, 상기 절연층에는, 상기 실장 패드 및 상기 검사 패드의 상기 ITO층을 상기 제 1 도전층과 전기적으로 접속하기 위한 제거 부분이 구성되어 있는 것이 바람직하다. 이와 같이 구성하면, 도전 패턴의 길이 방향에서 제 2 도전층이나 ITO층이 도중에서 끊겨 있는 경우에도, 제 1 도전층을 경유하여 전기적인 접속을 용이하고 또한 확실하게 확보할 수 있다.
본 발명에 있어서, 상기 실장 패드에서는 상기 절연층과 상기 제 3 도전층의 층간에 상기 제 2 도전층이 적층되어 있더라도 좋다.
또한, 본 발명에 있어서, 상기 실장 패드에서는 상기 절연층과 상기 ITO층의 층간에 상기 제 2 도전층이 적층되어 있더라도 좋다.
본 발명에 있어서, 상기 검사 패드에서는, 상기 절연층과 상기 제 3 도전층의 층간에 상기 제 2 도전층이 적층되어 있더라도 좋다.
또한, 본 발명에 있어서, 상기 검사 패드에서는 상기 절연층과 상기 ITO층의 층간에 상기 제 2 도전층이 적층되어 있더라도 좋다.
본 발명에 있어서, 상기 실장체는 예컨대 IC 이다. 이 경우, 상기 실장 패 드는, 상기 IC로부터 신호가 출력되는 출력용 패드인 것이 바람직하다. 전기 광학 장치에 있어서 구동용 IC에 이용되는 IC는, IC로의 입력용 실장 패드보다도 IC로부터의 출력용 실장 패드쪽이 수가 많고, 출력측으로부터 다수의 도전 패턴이 연장되어 있기 때문에, 출력측에서는 도전 패턴끼리 근접해 있다. 이 때문에, 출력측에서 전식이 일어나기 쉽기 때문에, 출력측에 본 발명을 적용한 쪽이 효과적이다.
본 발명에 따른 실장 구조체는 전기 광학 장치에 적용할 수 있다. 이 경우, 상기 피실장체는 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판이며, 상기 다수의 도전 패턴은 상기 전기 광학 물질을 유지하고 있는 영역 내에서 상기 실장체의 실장 영역을 향해서 연장된 화소 구동용 신호선이다.
본 발명에 있어서, 상기 전기 광학 장치용 기판은, 예컨대, 상기 다수의 화소 각각에, 상기 제 1 도전층, 상기 절연층 및 상기 제 2 도전층에 의해 형성된 화소 스위칭용의 박막 다이오드 소자와, 해당 박막 다이오드 소자를 거쳐서 상기 신호선 부분에 전기적으로 접속된 상기 제 3 도전층으로 이루어지는 화소 전극이 형성되어 있다. 이러한 경우에는, 신호선이 원래부터 상기 제 1 도전층, 상기 절연층 및 상기 제 2 도전층의 3층 구조로 되어 있기 때문에, 새로운 층을 추가하지 않는다. 또한, 상기 절연층으로서는, 상기 제 1 도전층을 양극 산화나 열 산화 등의 방법으로 산화하여 이루어지는 산화막이 이용된다. 예컨대, 상기 제 1 도전층은 Ta 또는 TaW(탄탈-텅스텐) 등의 Ta 합금에 의해 형성되고, 상기 절연층은, TaOx(탄 탈 산화물)에 의해 형성된다. 따라서, 절연층은 제 1 도전층의 표면에만 형성되기 때문에, 절연층을 소정 영역에 높은 정밀도로 선택적으로 형성할 수 있다.
본 발명에 있어서, 상기 전기 광학 장치용 기판은, 상기 전기 광학 물질을 유지하고 있는 영역의 적어도 외측 가장자리를 따라 수지층이 형성되어 있는 경우가 있다. 이러한 수지층은 액정 장치에서는 한 쌍의 기판을 대향 배치한 상태로 접합시키는 밀봉재이다. 또한, 전계 발광 표시 장치에 있어서, 상기 수지층은, 전계 발광 소자를 수분이나 산소 등으로부터 보호하는 밀봉용 수지이다. 이 경우, 상기 신호선은, 상기 신호선 부분이 상기 수지층 형성 영역의 내측에 형성되고, 상기 수지층 형성 영역의 외측에 상기 라우팅 부분, 상기 검사 패드 및 상기 실장 패드가 형성되어 있는 것이 바람직하다. 수지층 형성 영역의 외측에 상기 라우팅 부분이 노출되어 있더라도, 최표층이 절연층이기 때문에, 라우팅 부분에 전식이 발생하지 않는다. 또한, 실장 패드는 IC 등의 실장체를 실장할 때에 이용한 이방성 도전재등으로 덮여지기 때문에, 실장 패드의 전식이 발생하지 않는다. 또한, 검사 패드에서는 하층측에 제 1 도전층이 통해 있기 때문에, 제 3 도전층에 전식이 발생했다고 해도 단선 등의 불량이 발생하지 않는다.
본 발명은, 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 신호선의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성되어, 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판에 적용할 수 있다. 이 경우, 당해 전기 광학 장치용 기판에는, 하층측으로부터 상층측으로 향하여 제 1 도전층, 절연층, 제 2 도전층 및 제 3 도전층이 이 순서대로 형성되고, 상기 다수의 신호선에는, 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 상기 실장 패드와, IC 또는 가요성 기판의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 검사 패드와, 해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분을 구비한 복수의 신호선이 포함되어 있다.
또한, 본 발명은, 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 신호선의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성되고, 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판에 적용할 수 있다. 상기 다수의 신호선에는, 상기 제 1 도전층, 상기 절연층 및 상기 ITO층이 이 순서대로 적층되어 최표층이 상기 ITO층으로 이루어지는 상기 실장 패드와, IC 또는 가요성 기판의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 ITO층이 이 순서대로 적층되어 최표층이 상기 ITO층으로 이루어지는 검사 패드와, 해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분을 구비한 복수의 신호선이 포함되어 있다.
본 발명에 따른 전기 광학 장치는, 액정 장치나 전계 발광 표시 장치 등이 며, 이러한 전기 광학 장치는 휴대 전화기나 모바일 컴퓨터 등의 전자 기기에 이용된다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
(실시예 1)
(전기 광학 장치의 전체 구성)
도 1은 전기 광학 장치의 전기적 구성을 나타내는 블럭도이다. 도 2(a), 도 2(b)는 본 발명의 실시예 1에 따른 전기 광학 장치를 소자 기판측으로부터 본 개략 사시도, 및 대향 기판측으로부터 본 개략 사시도이다. 도 3(a), 도 3(b)는 도 2에 나타내는 전기 광학 장치를 화소 전극을 지나는 부분에서 Y 방향으로 절단했을 때의 단면도, 및 이 전기 광학 장치의 소자 기판에 형성한 도전 패턴의 설명도이다. 또, 본 실시예의 설명에 이용한 각 도면에서는, 각 층이나 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다. 또, 도전 패턴이나 패드 등은 그 일부만을 나타내고 있으며, 실제로는 보다 많이 형성되어 있다.
도 1에 나타내는 전기 광학 장치(1a)는, 화소 스위칭 소자로서 박막 다이오드 소자(TFD : Thin Film Diode)를 이용한 액티브 매트릭스형 액정 장치로서, 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 복수의 주사선(51a)이 X 방향(행 방향)으로 연장되어 있고, 복수의 데이터선(52a)이 Y 방향(열 방향)으로 연장되어 있다. 주사선(51a)과 데이터선(52a)의 각 교차점에 대응하는 각 위치에는 화소 (53a)가 형성되고, 다수의 화소(53a)가 매트릭스 형상으로 배열되어 있다. 이들 화소(53a)에서는, 액정층(54a)과, 화소 스위칭용의 TFD 소자(56a)가 직렬로 접속되어 있다. 각 주사선(51a)은 주사선 구동 회로(57a)에 의해 구동되고, 각 데이터선(52a)은 데이터선 구동 회로(58a)에 의해 구동된다.
이러한 전기 광학 장치(1a)를 구성하는 데는, 도 2(a), 도 2(b) 및 도 3(a), 도 3(b)에 도시하는 바와 같이 소자 기판(10)(전기 광학 장치용 기판/피실장체)과 대향 기판(20)(피복 부재)을 밀봉재(30)(수지층, 피복 부재)에 의해 접합함과 동시에, 양 기판과 밀봉재(30)에 의해 둘러싸인 영역 내에 전기 광학 물질로서의 액정(19)을 봉입한다. 밀봉재(30)는, 대향 기판(20)의 가장자리를 따라 대략 직사각형의 프레임 형상으로 형성되지만, 액정(19)을 봉입하기 위해서 일부가 개구되어 있다. 이 때문에, 액정(19)의 봉입 후에 그 개구 부분이 밀봉재(31)에 의해 밀봉된다.
소자 기판(10) 및 대향 기판(20)은, 유리나 석영, 플라스틱 등의 광 투과성을 갖는 판 형상 부재이다. 소자 기판(10)의 내측(액정(19)의 측) 표면에는, 상술한 복수의 데이터선(52a), 화소 스위칭용의 TFD 소자(도시하지 않음), 화소 전극(34a), 및 배향막(도시하지 않음) 등이 형성된다. 한편, 대향 기판(20)의 내측의 면 상에는 복수의 주사선(51a)이 형성되고, 주사선(51a)의 표면측에 배향막(도시하지 않음)이 형성되어 있다.
또, 실제로는, 소자 기판(10) 및 대향 기판(20)의 외측의 표면에, 입사광을 편광시키기 위한 편광판이나, 간섭색을 보상하기 위한 위상차판 등이 적절하게 접 착된다. 또한, 컬러 표시를 행하는 경우에는, 대향 기판(20)에 대하여, 화소 전극(34a)과 대향하는 영역에 R(적색), G(녹색), B(청색)의 컬러 필터(도시하지 않음)가 소정의 배열로 형성되고, 화소 전극(34a)에 대향하지 않는 영역에는 블랙 매트릭스(도시하지 않음)가 형성된다. 또한, 컬러 필터 및 블랙 매트릭스를 형성한 표면에는, 그 평탄화 및 보호를 위해 평탄화층이 코팅되고, 이 평탄화층의 표면에 주사선(51a)이 형성되지만, 본 발명과는 직접적인 관계가 없기 때문에, 편광판, 위상차판, 컬러 필터. 블랙 매트릭스, 평탄화막 등에 대해서는, 그 도시 및 설명을 생략한다.
(TFD 소자의 구성)
도 4는 도 2에 나타내는 전기 광학 장치에 있어서 화소 스위칭 소자로서 이용한 TFD 소자의 설명도이다.
도 4에 있어서, 소자 기판(10)은 표면에 기초층(14)이 형성되고, TFD 소자(56a)는 이 기초층(14) 위에 형성된 제 1 TFD 소자(33a) 및 제 2 TFD 소자(33b)로 이루어지는 2개의 TFD 소자 요소에 의해, 이른바 백투백(back to back) 구조로서 구성되어 있다. 이 때문에, TFD 소자(56a)는, 전류- 전압의 비선형 특성이 정부 양 방향에 걸쳐 대칭화되어 있다. 기초층(14)은, 예컨대, 두께가 50~200㎚ 정도의 산화 탄탈(Ta2O5)에 의해 구성되어, TFD 소자(56a)의 밀착성을 향상시키고, 또한 소자 기판(10)으로부터의 불순물의 확산을 방지하기 위해서 마련되어 있다. 제 1 TFD 소자(33a) 및 제 2 TFD 소자(33b)는, 제 1 금속층(32a)(제 1 도전층)과, 이 제 1 금속층(32a)의 표면에 형성된 절연층(32b)과, 절연층(32b)의 표면에 서로 간격을 두고 형성된 제 2 금속층(32c, 32d)(제 2 도전층)에 의해 구성되어 있다.
본 실시예에 있어서, 제 1 금속층(32a)은, 예컨대, 두께가 100~500㎚ 정도의 탄탈 단체막, TaW(탄탈-텅스텐) 등의 탄탈 합금막 등에 의해 형성되고, 절연층(32b)은, 예컨대, 양극 산화법이나 열 산화법에 의해 제 1 금속층(32a)의 표면을 산화함으로써 형성된 두께가 10~35㎚의 산화 탄탈(Ta2O5/TaOx)이다. 제 2 금속층(32c, 32d)은, 예컨대 크롬(Cr) 등의 금속막에 의해 50~300㎚ 정도의 두께로 형성되어 있다. 제 2 금속층(32c) 쪽은 그대로 데이터선(52a)의 일부를 구성하고 있고, 다른 쪽의 제 2 금속층(32d)은 ITO(Indium Tin Oxide/제 3 도전막) 등의 투명 도전재로 이루어지는 화소 전극(34a)에 접속되어 있다. 데이터선(52a)은, 제 1 금속층(32a), 절연층(32b), 및 제 2 금속층(32c)이 이 순서대로 적층된 3층 구조의 신호선 부분이며, 제 2 금속층(32c)이 실질적인 데이터선(52a)으로서 기능한다.
다시 도 2에 있어서, 전기 광학 장치(1a)에서는, 소자 기판(10)과 대향 기판(20)을 밀봉재(30)에 의해 접합한 상태로, 소자 기판(10)은 밀봉재(30)의 외측 가장자리로부터 한쪽으로 연장된 연장 영역(10a)을 갖고 있고, 이 연장 영역(10a)에는, 데이터선(52a)과 일체의 도전 패턴(8), 및 기판간 도통을 거쳐서 주사선(51a)에 전기적으로 접속하는 도전 패턴(8)이 연장되어 있다. 기판간 도통을 행하는 데 있어서, 밀봉재(30)로서, 도전성을 갖는 다수의 도통 입자가 분산된 수지가 이용되 고 있다. 도통 입자는, 예컨대 금속의 도금이 실시된 플라스틱 입자나, 도전성을 갖는 수지의 입자이며, 소자 기판(10) 및 대향 기판(20)의 각각에 형성된 도전 패턴끼리를 도통시키는 기능을 갖추고 있다. 이 때문에, 본 실시예에서는, 데이터선(52a)에 대하여 화상 신호를 출력하는 제 1 IC(4)(페이스 다운 본딩 타입의 IC 칩/실장체), 및 주사선(51a)에 주사 신호를 출력하는 2개의 제 2 IC(5)(페이스 다운 본딩 타입의 IC 칩/실장체)가 소자 기판(10)의 연장 영역(10a)에 대하여 COG 실장되고, 또한, 연장 영역(10a)의 단부 가장자리(기판 접속 영역(70))에 형성된 실장 패드(71)에 대하여 가요성 기판(7)이 접속되어 있다.
(IC 실장 영역의 구성)
도 5(a), 도 5(b)는 각각, 본 발명의 실시예 1에 따른 전기 광학 장치에 이용한 소자 기판의 제 1 IC 실장 영역의 일부를 확대하여 나타내는 평면도, 및 이 실장 패드에 접속되는 IC의 범프의 일부를 확대하여 나타내는 평면도이다.
도 2에 도시하는 바와 같이 소자 기판(10)의 연장 영역(10a)에서는, 기판 가장자리(11)에 따르는 방향에서의 중앙 영역에 데이터선 구동 회로를 내장하는 제 1 IC(4)가 COG 실장되는 제 1 IC 실장 영역(60)이 형성되고, 제 1 IC 실장 영역(60)으로부터는 다수의 도전 패턴(8)이 연장되어 마련되어 있다. 또한, 제 1 IC 실장 영역(60)의 양측에는, 주사선 구동 회로를 내장하는 제 2 IC(5)가 COG 실장되는 제 2 IC 실장 영역(50)이 형성되고, 제 2 IC 실장 영역(50)으로부터도 다수의 도전 패턴(8)이 연장되어 마련되어 있다. 또한, IC 실장 영역(50, 60)보다도 더 기판 가 장자리(11)쪽에는 기판 가장자리(11)에 따라, 가요성 기판(7)이 접속되는 기판 접속 영역(70)이 형성되어 있다.
여기서, 제 1 IC 실장 영역(60)과 제 2 IC 실장 영역(50)은, 기본적으로는 마찬가지의 구성을 채용할 수 있기 때문에, 도 5(a), 도 5(b)를 참조하여, 제 1 IC 실장 영역(60)의 구성을 중심으로 설명하며, 제 2 IC 실장 영역(50)에 대해서는 상세한 설명을 생략한다.
도 3(b) 및 도 5(a)에 있어서, 제 1 IC 실장 영역(60)에는, 제 1 IC(4)의 범프가 이방성 도전재(이방성 도전재 함유 필름 또는 이방성 도전재 함유 페이스트) 등에 의해 접속되는 다수의 실장 패드(65, 66)가 기판 가장자리(11)와 평행하게 X 방향으로 배열되어 있다. 즉, 제 1 IC 실장 영역(60)의 기판 가장자리(11)로부터 먼 위치(도전 패턴(8)이 연장되어 있는 측)에는, 도전 패턴(8)에 있어서 Y 방향으로 직선적으로 연장되는 부분에 의해 출력용 실장 패드(65)가 형성되고, 출력용의 실장 패드(65)보다 기판 가장자리(11)의 측에는, 실장 패드(71)에 전기적으로 접속하는 입력용의 실 패드(66)가 형성되어 있다.
한편, 도 5(b)에 도시하는 바와 같이 제 1 IC(4)의 실장면(40)에는, 제 1 IC 실장 영역(60)의 구성에 대응하여, 출력용의 실장 패드(65)와 평면적으로 겹치는 위치에 출력용 범프(45)가 형성되고, 입력용 실장 패드(66)와 평면적으로 겹치는 위치에 입력용 범프(46)가 형성되어 있다.
이와 같이 구성한 전기 광학 장치(1a)에서, 소자 기판(10)에 IC(4)를 실장하는 공정에서는, 도 5(a)를 참조하여 설명한 제 1 IC 실장 영역(60)에 대하여, 이방 성 도전 입자 함유 필름이나 이방성 도전 입자 함유 페이스트 등의 이방성 도전재를 배치한 후, 이 이방성 도전재 상에 도 5(b)를 참조하여 설명한 제 1 IC(4)를 배치하고, 압착 장치의 헤드(도시하지 않음)로 제 1 IC(4)를 가열하면서 가압하면, 도 3(b)에 도시하는 바와 같이 IC(4)는 이방성 도전재(200)에 포함되는 수지분(201)으로 고착됨과 동시에, 도전 입자(202)에 의해, 출력용의 범프(45)는 출력용의 실장 패드(65)에 전기적으로 접속되고, 입력용의 범프(46)는 입력용의 실장 패드(66)에 전기적으로 접속된다. 이 때문에, 도 2(a), 도 2(b)에 도시하는 바와 같이 전기 광학 장치(1a)를 제작한 상태로, 가요성 기판(7)을 거쳐서 신호나 전원 전위 등을 공급하면, 제 1 IC(4)의 출력 범프(45)로부터 화상 신호가 출력되고, 이 화상 신호는, 실장 패드(65)를 거쳐서 도전 패턴(8)의 일부로서의 데이터선(52a)에 출력된다. 또한, 실장 구조에 대하여의 설명은 생략했지만, 제 2 IC(5)의 출력 범프로부터는 주사 신호가 출력되고, 이 주사 신호는 도전 패턴(8) 및 기판간 도통 부분을 거쳐서 주사선(51a)에 출력된다.
(도전 패턴(8)의 상세 구성)
도 3 및 도 5(a)에 도시하는 바와 같이 본 실시예의 전기 광학 장치(1a)에서, 도전 패턴(8)은, Y 방향에 직선적으로 연장된 부분에 의해 실장 패드(65)를 구성한 후, 실장 패드(65)로부터 밀봉재(30)로 구획된 영역으로 향해서 Y 방향에 직선적으로 연장되어 검사 패드(82)를 구성하고, 다음에 경사 방향으로 연장하는 라우팅 부분(83)을 구성한 후, Y 방향에 직선적으로 연장하는 데이터선(52a)(신호선 부분)을 구성하고 있다. 또한, 본 실시예의 전기 광학 장치(1a)에서, 소자 기판(10) 상에는, 도 4를 참조하여 설명한 바와 같이, 하층측으로부터 상층측으로 향하여, 두께가 100~500㎚ 정도의 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a)(제 1 도전층), 제 1 금속층(32a)의 표면을 산화함으로써 형성된 두께가 10~35㎚의 산화 탄탈로 이루어지는 절연층(32b), 두께가 50~300㎚ 정도의 크롬 등으로 이루어지는 제 2 금속층(32c)(제 2 도전층), 및 화소 전극(34a)을 형성하기 위해서 형성된 ITO막(제 3 도전층)이 이 순서대로 적층되어 있다. 그래서, 본 실시예에서는, 이하에 설명하는 바와 같이 도전 패턴(8)에 있어서 기능을 수행하는 부분마다 적층 구조를 최적화하고 있다.
우선, 데이터선(52a)은, 상기한 바와 같이, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 및 크롬 등으로 이루어지는 제 2 금속층(32c)이 이 순서대로 적층된 3층 구조의 신호선 부분이며, 최표층이 제 2 금속층(32c)이다.
실장 패드(65)는, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 크롬 등으로 이루어지는 제 2 금속층(32c), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 4층 구조를 갖고 있고, 최표층은 크롬 등보다 딱딱한 ITO막(34b)이다. 또, 입력용의 실장 패드(66)나 가요성 기판(7)에 대한 실장 패드(71)도 실장 패드(65)와 마찬가지의 구성을 갖고 있다.
이에 대하여, 라우팅 부분(83)은, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 및 산화 탄탈로 이루어지는 절연층(32b)으로 이루어지는 2층 구조를 갖고 있고, 최표층이 절연층(32b)이다. 여기서, 라우팅 부분(83)은 밀봉재(30)의 1변 부분과 평면적으로 겹치는 영역에서 2층 구조로 되어 있고, 노출된 상태에 있다. 이에 대하여, 최표층이 제 2 금속층(32c)인 데이터선(52a)은 밀봉재(30)의 형성 영역으로부터 외측으로 일절 돌출되지 않는다.
또한, 본 실시예에서는, 도전 패턴(8) 중, 출력용 실장 패드(65)의 형성 영역(IC 실장 영역(60))에 대하여 Y 방향에서 인접하는 위치에 Y 방향에 직선적으로 연장된 부분에 대해서는, 후술하는 검사 시에 검사 프로브(9)를 접촉시키는 검사 패드(82)로서 이용되고, 검사 패드(82)는, IC 실장 영역(60)의 외측에 형성되어 있다. 여기서, 검사 패드(82)는, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 3층 구조를 갖고 있고, 최표층이 ITO막(34b)이다.
최표층의 ITO막(34b)은 도전 패턴(8) 중 실장 패드(65) 및 검사 패드(82)에만 형성되고, 또한, 제 2 금속층(32c)은 도전 패턴(8)의 길이 방향에서 라우팅 부분(83)으로 도중에서 끊겨 있다. 단지, 절연층(32b)에는 제 1 도전층(32a)과 제 2 도전층(32c)을 직접 접촉시키는 제거 부분(32e)이 형성되어 있고, 실장 패드(65) 및 검사 패드(82)의 최표층을 구성하는 ITO막(34b)은 제 2 금속층(32c)을 거쳐서 제 1 도전층(32a)에 전기적으로 접속하고 있다. 이 때문에, 실장 패드(65) 및 검사 패드(82)의 최표층을 구성하는 ITO막(34b)은 제 1 도전층(32a)을 경유하여 제 2 도전층(32c)에 전기적으로 접속하고 있기 때문에, 도전 패턴(8) 전체에서 전기적인 도통이 용이하고 또한 확실하게 확보되어 있다.
또, 소자 기판(10)에 있어서 연장 영역(10a)에는 주사선(51a)에 전기적으로 접속하는 도전 패턴(8)이 제 2 IC 실장 영역(50)으로부터 연장되어 있고, 이러한 도전 패턴(8)에서는 주사선(51a)과의 접속에 기판간 도통이 채용되고 있다. 이 때문에, 제 2 IC 실장 영역(50)으로부터 연장된 도전 패턴(8) 자신에게는 주사선(51a)이 형성되어 있지 않지만, 제 1 IC 실장 영역(60)으로부터 연장된 도전 패턴(8)과 같이 4층 구조의 실장 패드, 3층 구조의 검사 패드, 및 2층 구조의 라우팅 부분이 형성되어 있다.
(본 실시예의 주된 효과)
이와 같이, 본 실시예의 전기 광학 장치(1a)에서는, 도전 패턴(8) 중, 최표층이 제 2 금속층(32c)인 데이터선(52a)은 밀봉재(30)의 형성 영역으로부터 외측에는 돌출되지 않고, 밀봉재(30)나 대향 기판(20) 등의 피복 부재로 덮여져 있기 때문에, 노출되지 않는다. 따라서, 도전 패턴(8) 중 밀봉재(30)의 형성 영역의 외측으로 노출되어 있는 것은, 라우팅 부분(83), 검사 패드(82) 및 실장 패드(65)뿐이다. 따라서, 도전 패턴(8) 중 데이터선(52a)은 최표층이 제 2 금속층(32c)이더라도 외기 등의 수분이 부착되지 않기 때문에, 전식이 발생되지 않는다. 또한, 라우팅 부분(83)은 최표층이 절연층(32b)이기 때문에 전식이 발생되지 않는다. 또한, 실장 패드(65)는 IC(4)가 실장된 상태에서 이방성 도전막(200)으로 밀봉되기 때문 에, 전식이 발생되지 않는다. 검사 패드(82)는 최표층이 ITO막(34b)이기 때문에, 전식이 발생할 가능성은 있지만, IC(4)를 실장하는 데 이용한 이방성 도전재(200)로 완전히 덮여져 있으면 전식이 발생되지 않는다. 또한, 검사 패드(82)는, 가령 이방성 도전재(200)로부터 노출되어 있어 전식이 발생했다고 해도, 검사 등에 사용된 후이기 때문에 지장이 없다. 또한, 데이터선(52a)에서 실장 패드(65)는 제 1 도전층(32a)에 의해 전기적으로 접속하고 있기 때문에, 검사 패드(82)에서 전식이 발생하더라도 도전 패턴(8)이 단선되지 않는다.
더구나, 절연층(32b)은, 후술하는 바와 같이, 탄탈 단체막, 탄탈 합금막 등으로 이루어지는 제 1 금속층(32a)을 양극 산화 또는 열 산화하는 것에 의해 형성하기 때문에, 제 1 금속층(32a)의 표면측에 선택적으로 형성된다. 또한, 도전 패턴(8)에 있어서, 각 부분을 2층 구조, 3층 구조 및 4층 구조 중 어느 것으로 할지는, 크롬막이나 ITO막에 대한 패터닝으로 규정되고, 이러한 구성이면, 수지와 도포하는 방법과 비교하여 정밀도가 지극히 높다. 그 때문에, 실장 패드(65) 부근이나 검사 패드(82) 부근의 도전 패턴(8)의 최표층을 절연층으로 하는 경우에도, 수지를 도포하는 경우와 달리, 실장 패드(65)나 검사 패드(82)의 표면에 절연층이 형성되지 않는다.
또한, 본 실시예에서는, 출력용의 실장 패드(65)에 대하여 Y 방향에서 인접하는 위치에 Y 방향에 직선적으로 연장된 부분을 검사 패드(82)로서 이용하고 있기 때문에, IC(4)와 평면적으로 겹치는 영역(IC 실장 영역(60))안에 검사 패드(82)를 배치할 필요가 없다. 그 때문에, IC(4)를 소형화한 경우에도 검사 패드(82)를 확 실하게 배치할 수 있다.
(전기 광학 장치(1a)의 제조 방법)
도 6(a)~도 6(f)는 전기 광학 장치(1a)의 제조 방법 중 소자 기판의 제조 방법을 나타내는 공정 단면도이다.
본 실시예의 전기 광학 장치(1a)에 이용한 소자 기판(10)을 제조하기 위해서는, 우선, 도 3(b), 도 4 및 도 6(a)에 도시하는 바와 같이 소자 기판(10)의 표면에 탄탈 산화물, 예컨대, Ta2O5를 똑같은 두께로 성막하여 기초층(14)을 형성한다. 다음에, Ta 막이나 TaW 등을 스퍼터링 등에 의해 똑같은 두께로 성막한 후, 포토리소그래피 기술을 이용하여 도전 패턴(8)(데이터선(52a))의 제 1 금속층(32a), 및 TFD 소자(56a)의 제 1 금속층(32a)을 동시에 패터닝 형성한다. 이 때, 도전 패턴(8)측 및 TFD 소자(56a) 측의 제 1 금속층(32a) 끼리는 브리지부(도시하지 않음)로 연결되어 있다. 또한, 제 1 금속층(32a)에 있어서는 전원 공급 패턴(도시하지 않음)에 의해 연결되어 있다.
다음에, 복수매의 소자 기판(10)을 전해액에 침지한 상태로 양극 산화를 행한다. 그 때, 도전 패턴(8)의 제 1 금속층(32a)을 거쳐서 전원을 공급하고, 그들의 표면에는, 도 3(b), 도 4 및 도 6(B)에 도시하는 바와 같이 절연층(32b)으로서 작용하는 양극 산화막이 형성된다. 다음에, 소자 기판(10)을 가열해서, 절연층(32b) 내의 전위나 천공 등의 결함 밀도를 저감하여, TFD 소자(56a)의 I/V 값을 높 게 한다. 또, 절연층(32b)을 형성할 때는 제 1 금속층(32a)을 열 산화하더라도 좋다.
다음에, 도 3(b) 및 도 6(c)에 도시하는 바와 같이 절연층(32b)에 대하여 포토리소그래피 기술 등을 이용하여 제거 부분(32e)을 형성한다.
다음에, Cr을 스퍼터링 등에 의해 똑같은 두께로 성막한 후, 도 3(b), 도 4 및 도 6(d)에 도시하는 바와 같이 포토리소그래피 기술을 이용하여, 실장 패드(65), 데이터선(52a) 및 제 1 TFD 소자(33a)의 제 2 금속층(32c)을 형성함과 동시에, 제 2 TFD 소자(33b)의 제 2 금속층(32d)을 형성한다.
다음에, 드라이 에칭에 의해, 제 1 금속층(32a) 및 절연층(32b)을 패터닝하여, 도 3(b), 도 4 및 도 6(e)에 도시하는 바와 같이 가요성 기판(7) 및 IC(4)의 입력 범프가 접속되는 실장 패드(71)를 도전 패턴(8)으로부터 분리한다. 그 때, 브리지부나 급전 패턴을 소자 기판(10)으로부터 제거한다. 또한, 화소 전극(34a)에 상당하는 영역의 기초층(14)을 제거하여 소자 기판(10)을 노출시킨다.
다음에, ITO막을 스퍼터링 등에 의해 똑같은 두께로 성막한 후, 포토리소그래피 기술에 의해, ITO막을 패터닝하여, 도 3(b), 도 4 및 도 6(f)에 도시하는 바와 같이 1 화소분의 크기에 상당하는 소정 형상의 화소 전극(34a)을 그 일부가 제 2 금속층(32d)에 겹치도록 형성한다. 또한, 실장 패드(65, 66, 71)나 검사 패드(82)에 상당하는 부분에 ITO층(34b)을 남긴다.
그런 후에는, 도시를 생략하지만, 소자 기판(100)의 표면에 폴리이미드, 폴리비닐알콜 등을 똑같은 두께로 형성함으로써 배향막을 형성한 후, 배향막에 대하 여 연마 처리와 그 밖의 배향 처리를 행한다.
다음에, 도 2 및 도 3(b)에 도시하는 바와 같이 디스펜서나 스크린 인쇄 등에 의해 밀봉재(30)를 고리 형상으로 도포한 후, 별도 제작해 놓은 대향 기판(20)을 밀봉재(30)에 의해 소자 기판(10)에 서로 부착시킨다. 다음에, 밀봉재(30)로 구획된 영역 내에 대하여 액정(19)을 주입한 후, 액정주입구를 밀봉한다.
다음에, 소자 기판(10)의 검사 패드(82)에 검사 프로브(9)를 접촉시켜, 도전 패턴(8)을 거쳐서 데이터선(52a) 및 주사선(52b)에 신호를 출력해서 화소를 구동하여, 점등 검사를 한다.
그런 후에, 소자 기판(10)에 대하여, IC(4, 5), 및 가요성 기판(7)을 이방성 도전재(200)로 실장하여 전기 광학 장치(1a)를 완성시킨다.
(실시예 2)
도 7은 본 발명의 실시예 2에 따른 전기 광학 장치의 도전 패턴의 구성을 나타내는 설명도이다. 또, 본 실시예의 전기 광학 장치는, 기본적인 구성이 실시예 1에 따른 전기 광학 장치와 공통되기 때문에, 공통되는 부분에는 동일한 부호를 부여하고 그들의 설명을 생략한다.
실시예 1에 따른 전기 광학 장치의 검사 패드(82)는, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 3층 구조를 갖고 있었지만, 도 7에 도시하는 바와 같이 실시예 2에 따른 검사 패드(82)는, 탄탈 단 체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 크롬 등으로 이루어지는 제 2 금속층(32c), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 4층 구조를 갖고 있다. 그 밖의 구성은, 실시예 1과 마찬가지다. 즉, 도전 패턴(8)은 Y 방향에 직선적으로 연장된 부분에 의해 실장 패드(65)를 구성한 후, 실장 패드(65)로부터 밀봉재(30)로 구획된 영역으로 향해서 Y 방향에 직선적으로 연장해서 검사 패드(82)를 구성하고, 다음에 경사 방향으로 연장하는 라우팅 부분(83)을 구성한 후, Y 방향에 직선적으로 연장하는 데이터선(52a)(신호선 부분)을 구성하고 있다. 데이터선(52a)은, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 및 크롬 등으로 이루어지는 제 2 금속층(32c)이 이 순서대로 적층된 3층 구조의 신호선 부분이며, 최표층이 제 2 금속층(32c)이다. 실장 패드(65)는, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 크롬 등으로 이루어지는 제 2 금속층(32c), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 4층 구조를 갖고 있고, 최표층은 크롬 등보다 딱딱한 ITO막(34b)이다. 라우팅 부분(83)은, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 및 산화 탄탈로 이루어지는 절연층(32b)으로 이루어지는 2층 구조를 갖고 있고, 최표층이 절연층(32b)이다. 또한, 라우팅 부분(83)은, 밀봉재(30)의 1변 부분과 평면적으로 겹치는 영역에서 2층 구조로 되어 있고, 노출된 상태에 있다. 이에 대하여, 최표층이 제 2 금속층(32c)인 데이터선(52a)은 밀봉재(30)의 형성 영역에서 외측에 일절 돌출되지 않는다.
(실시예 3)
도 8(a), 도 8(b)는 각각, 본 발명의 실시예 3에 따른 전기 광학 장치에 이용한 소자 기판의 제 1 IC 실장 영역의 출력측 실장 패드 일부를 확대하여 나타내는 평면도, 및 이 실장 패드에 접속되는 IC의 출력측 범프의 일부를 확대하여 나타내는 평면도이다.
실시예 1에 따른 전기 광학 장치에서는, 출력측의 실장 패드(65) 및 IC(4)의 출력측 패드(45)가 1열로 X 방향으로 배열되어 있는 구성이지만, 도 8(a), 도 8(b)에 도시하는 바와 같이 출력측의 실장 패드(65) 및 IC(4)의 출력측 패드(45)가 2열로 X 방향으로 배열되어 있는 구성이더라도 좋다. 즉, 도 8(a)에 도시하는 바와 같이 소자 기판(10)의 제 1 IC 실장 영역(60)에서는, 출력용의 실장 패드(65)로서 도전 패턴(8)이 연장되어 오는 측에서 X 방향으로 배열된 제 1 실장 패드(651)(제 1 실장 패드 그룹)와, Y 방향 중 제 1 실장 패드(651)에 대하여 도전 패턴(8)이 연장되어 오는 측과 반대측에서 X 방향으로 배열된 제 2 실장 패드(652)(제 2 실장 패드 그룹)가 형성되어 있다. 또한, 제 1 실장 패드(651)와 제 2 실장 패드(652)는 Y 방향에서 겹치는 위치에 정렬되어 있다. 이 때문에, 복수의 도전 패턴(8) 중 제 1 실장 패드(651)에 접속하는 제 1 도전 패턴(801)은, 제 1 실장 패드(651)로부터 그대로 밀봉재(30)로 구획되어 있는 영역을 향해서 연장되어, 검사 패드(82), 라우팅 부분(83) 및 데이터선(52a)을 구성하고 있다. 이에 대하여, 제 2 실장 패드(652)에 접속하는 제 2 도전 패턴(802)은, 제 2 실장 패드(652)로부터 비스듬히 연장되어 제 1 실장 패드(651) 사이를 관통한 후, 밀봉재(30)로 구획되어 있는 영 역으로 향해서 연장되어, 검사 패드(82), 라우팅 부분(83) 및 데이터선(52a)을 구성하고 있다. 여기서, 제 1 실장 패드(651)의 각 사이에는, 도전 패턴(802)이 1개씩 관통해 있고, 제 1 실장 패드(651)와 제 2 실장 패드(652) 사이에서 도전 패턴(802)의 경사 부분은 모두 동일 방향으로 경사진다.
한편, 도 8(b)에 도시하는 바와 같이 제 1 IC(4)의 실장면(40)에는, 제 1 IC 실장 영역(60)의 구성에 대응하여, X 방향으로 배열되는 제 1 범프(451)(제 1 범프 그룹)와, 이들 제 1 범프(451)에 대하여 Y 방향에서 인접하는 위치에 X 방향으로 배열되는 제 2 범프(452)(제 2 범프 그룹)가 형성되고, 제 1 범프(451)와 제 2 범프(452)는 Y 방향에서 겹치는 위치에 정렬되어 있다.
이와 같이 구성한 전기 광학 장치(1a)에서도, 실시예 1과 같이 출력용 실장 패드(651, 652)의 형성 영역(제 1 IC 실장 영역(60))에 대하여 Y 방향에서 인접하는 위치에 Y 방향에 직선적으로 연장된 부분에 대해서는, 검사 시에 검사 프로브(9)를 접촉시키는 검사 패드(82)로서 이용되고 있다. 이 검사 패드(82)는, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 3층 구조를 갖고 있고, 최표층이 ITO막(34b)이다. 또한, 본 실시예에서도, 실시예 1과 같이 데이터선(52a)은, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 및 크롬 등으로 이루어지는 제 2 금속층(32c)이 이 순서대로 적층된 3층 구조의 신호선 부분이며, 최표층이 제 2 금속층(32c)이다. 실장 패드(65)는, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금 속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 크롬 등으로 이루어지는 제 2 금속층(32c), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 4층 구조를 갖고 있고, 최표층은 딱딱한 ITO막(34b)이다. 라우팅 부분(83)은, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 및 산화 탄탈로 이루어지는 절연층(32b)으로 이루어지는 2층 구조를 갖고 있고, 최표층이 절연층(32b)이다.
이와 같이 구성한 경우도, 라우팅 부분(83)은 최표층이 절연층(32b)인 점 등, 실시예 1과 마찬가지의 구성을 갖기 때문에, 전식으로 인한 단선이 발생하지 않는다. 또한, 본 실시예에서는, 출력용 실장 패드(65)의 형성 영역(IC 실장 영역(60))에 대하여 Y 방향에서 인접하는 위치에 Y 방향에 직선적으로 연장된 부분을 검사 패드(82)로서 이용하고 있기 때문에, IC(4)와 평면적으로 겹치는 영역(IC 실장 영역(60)) 안에 검사 패드(82)를 배치할 필요가 없다. 그 때문에, IC(4)를 소형화한 경우에도 검사 패드(82)를 확실하게 배치할 수 있다.
또한, 제 1 IC(4)의 실장면(40)에서는, X 방향으로 배열된 2개의 범프 그룹이 Y 방향에서 인접하는 영역에 배치되고, 또한, 제 1 범프 그룹에 속하는 실장 범프(451)와, 제 2 범프 그룹에 속하는 제 2 실장 범프(452)는, Y 방향에서 겹치는 위치에 정렬되어 있다. 또한, 소자 기판(10)의 제 1 IC(4)에 대한 IC 실장 영역(60)에서는, X 방향으로 배열된 2개의 실장 패드 그룹이 Y 방향에서 인접하는 영역에 배치되고, 또한, 제 1 실장 패드 그룹에 속하는 제 1 실장 패드(651)와, 제 2 실장 패드 그룹에 속하는 제 2 실장 패드(652)는, Y 방향에서 겹치는 위치에 정렬되어 있다. 이 때문에, 본 실시예에서는, 실장 패드(65)(실장 패드(651, 652)) 및 범프(45)(범프(451, 452))를 2열로 배치한 만큼, 소정 영역 내에 실장 패드(65), 및 출력 범프(45)를 배치하는 수를 늘릴 수 있다. 또한, 실장 범프(451, 452)끼리, 및 실장 패드(651, 652)끼리가 Y 방향에서 겹치는 위치에 정렬되어 있기 때문에, 이방성 도전재를 이용하여 제 1 IC(4)를 실장할 때, 쓸데없는 수지분 등이 Y 방향으로 부드럽게 유출되기 때문에, 쓸데없는 이방성 도전 입자가 국부적으로 고이지 않는다. 그 때문에, 이방성 도전 입자가 국부적에 고이는 것으로 인한 단락을 방지할 수 있는 등, 제 1 IC(4)를 높은 신뢰성을 갖고 실장할 수 있다.
(그 밖의 실시예)
상기 실시예에서는, 도전 패턴(8)에 있어서 밀봉재(30)로부터 노출되어 검사 패드(65)에 이르는 부분의 전체를 최표층이 절연층(32b)으로 되어 있는 2층 구조의 라우팅 부분(83)으로 했지만, 전식은 인접하는 도전 패턴(8) 사이의 전계 강도가 낮은 경우에는 발생하지 않는다. 그 때문에, 도전 패턴(8)에 있어서, 밀봉재(30)로부터 노출되어 있는 부분중, 인접하는 도전 패턴(8) 사이의 간격이 좁은 부분만을 최표층이 절연층(32b)으로 되어 있는 2층 구조의 라우팅 부분(83)으로 해도 좋다.
또한, 실장 패드(65)에 대해서는, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층(32a), 산화 탄탈로 이루어지는 절연층(32b), 크롬 등으로 이루어지는 제 2 금속층(32c), 및 화소 전극(34a)와 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 4층 구조로 했지만, 탄탈 단체막이나 TaW 등으로 이루어지는 제 1 금속층 (32a), 산화 탄탈로 이루어지는 절연층(32b), 및 화소 전극(34a)과 동시에 형성된 ITO막(34b)이 이 순서대로 적층된 3층 구조로 해도 좋다. 이 경우, ITO막(34b)에 있어서는, 절연층(32b)에 형성된 제거 부분(32e)에 의해 제 1 도전층(32a)에 직접, 전기적으로 접속하는 구성을 채용하면 좋다.
또한, 실시예 3에서는, 제 1 실장 패드(651)와 제 2 실장 패드(652)는 X 방향으로 1피치분 어긋나 Y 방향으로 정렬 했었지만, 제 1 실장 패드(651)와 제 2 실장 패드(652)가 X 방향에 향해서 반피치분 어긋나 Y 방향으로 겹치고 있지 않은 경우에도, 본 발명을 적용하더라도 좋다.
또한, 상기 실시예는 IC(4, 5)의 입력측에서는 도전 패턴의 피치가 넓어 전식 등이 발생하기 어려운 이유 등으로 IC(4, 5)의 출력측에만 본 발명을 적용했지만, 입력측에도 본 발명을 적용하더라도 좋다.
또한, 상기 형태에서는, 피실장체로서의 소자 기판(10)에 대하여 실장체로서 IC(4)를 COG 실장한 예이지만, 전기 광학 장치(1a)에서는 IC를 COF 실장한 가요성 기판을 소자 기판(10)에 접속하는 경우가 있다. 이러한 경우에도, 소자 기판(10)에는 가요성 기판을 실장하기 위한 실장 패드가 형성되고, 또한, 실장 패드로부터 밀봉재(30)로 구획된 영역 내를 향해서 도전 패턴이 형성된다. 그 때문에, 이러한 전기 광학 장치에 본 발명을 적용하더라도 좋다.
또한, 상기 실시예는, TFD를 비선형 소자로서 이용한 투과형의 액티브 매트릭스형 액정 장치에 본 발명을 적용한 예이지만, 반사형 또는 반투과 반사형의 액티브 매트릭스형 액정 장치에 본 발명을 적용하더라도 좋다. 또한, 도 9 및 도 10 을 참조하여 이하에 나타내는 전기 광학 장치에 본 발명을 적용하더라도 좋다.
도 9는 화소 스위칭 소자로서 박막 트랜지스터(TFT)를 이용한 액티브 매트릭스형 액정 장치로 이루어지는 전기 광학 장치의 구성을 모식적으로 나타내는 블럭도이다. 도 10은 전기 광학 물질로서 전하 주입형의 유기 박막을 이용한 전계 발광 소자를 구비한 액티브 매트릭스형 전기 광학 장치의 블록도이다.
도 9에 도시하는 바와 같이 화소 스위칭 소자로서 TFT를 이용한 액티브 매트릭스형 액정 장치로 이루어지는 전기 광학 장치(100b)에서는, 매트릭스 형상으로 형성된 복수의 화소 각각에, 화소 전극(109b)을 제어하기 위한 화소 스위칭용의 TFT(130b)가 형성되어 있고, 화상 신호를 공급하는 데이터선(106b)이 해당 TFT(130b)의 소스에 전기적으로 접속되어 있다. 데이터선(106b)에 기입되는 화상 신호는 데이터선 구동 회로(102b)로부터 공급된다. 또한, TFT(130b)의 게이트에는 주사선(131b)이 전기적으로 접속되어 있고, 소정의 타이밍에서, 주사선(131b)에 펄스식으로 주사 신호가 주사선 구동 회로(103b)로부터 공급된다. 화소 전극(109b)은, TFT(130b)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(130b)를 일정 기간만 온 상태로 하는 것에 의해, 데이터선(106b)으로부터 공급되는 화상 신호를 각 화소에 소정의 타이밍에서 기입한다. 이렇게 하여 화소 전극(109b)을 거쳐서 액정에 기입된 소정 레벨의 서브 화상 신호는, 대향 기판(도시 생략)에 형성된 대향 전극과의 사이에서 일정 기간 유지된다. 여기서, 유지된 서브 화상 신호가 누설되는 것을 방지하는 것을 목적으로, 화소 전극(109b)과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(170b)(캐패시터)을 부가하는 것이 있다. 이 축적 용량(170b)에 의해, 화소 전극(109b)의 전압은, 예컨대, 소스 전압이 인가된 시간보다도 3자리수 긴 시간만큼 유지된다. 이에 따라, 전하의 유지 특성이 개선되어 계조비가 높은 표시를 행할 수 있는 전기 광학 장치를 실현할 수 있다. 또, 축적 용량(170b)을 형성하는 방법으로서는, 용량을 형성하기 위한 배선인 용량선(132b)과의 사이에 형성하는 경우, 또는 전단의 주사선(131b)과의 사이에 형성하는 경우 어느 것이라도 좋다.
이러한 구성의 액정 장치에서도, 밀봉재로 구획된 영역에 액정이 유지되고, 또한, 밀봉재로 구획된 영역 밖에 실장 패드 및 도전 패턴이 형성되기 때문에 본 발명을 적용할 수 있다.
도 10에 도시하는 바와 같이 전하 주입형 유기 박막을 이용한 전계 발광 소자를 구비한 액티브 매트릭스형 전기 광학 장치(100p)는, 유기 반도체막에 구동 전류가 흐르는 것에 의해 발광하는 EL(전계 발광) 소자, 또는 LED(발광 다이오드) 소자 등의 발광 소자를 TFT로 구동 제어하는 액티브 매트릭스형의 표시 장치이며, 이 타입의 표시 장치에 이용되는 발광 소자는 모두 자기 발광하기 때문에, 백라이트를 필요로 하지 않고, 또한, 시야각 의존성이 적은 등의 이점이 있다.
여기에 나타내는 전기 광학 장치(100p)에서는, 복수의 주사선(103p)과, 이 주사선(103p)이 연장되어 마련되는 방향에 대하여 교차하는 방향으로 연장되어 마련된 복수의 데이터선(106p)과, 이들 데이터선(106p)에 병렬로 되는 복수의 공통 전원 공급선(123p)과, 데이터선(106p)과 주사선(103p)의 교차점에 대응하는 화소(115p)가 구성되어 있다. 데이터선(106p)에 대해서는, 시프트 레지스터, 레벨 시 프터, 비디오 라인, 아날로그 스위치를 구비하는 데이터선 구동 회로(101p)가 구성되어 있다. 주사선(103p)에 대해서는, 시프트 레지스터 및 레벨 시프터를 갖추는 주사선 구동 회로(104p)가 구성되어 있다. 또한, 화소(115p)의 각각에는, 주사선(103p)을 거쳐서 주사 신호가 게이트 전극에 공급되는 제 1 TFT(131p)와, 이 제 1 TFT(131p)를 거쳐서 데이터선(106p)에서 공급되는 화상 신호를 유지하는 유지 용량(133p)과, 이 유지 용량(133p)에 의해 유지된 화상 신호가 게이트 전극에 공급되는 제 2 TFT(132p)와, 제 2 TFT(132p)를 거쳐서 공통 전원 공급선(123p)에 전기적으로 접속했을 때에 공통 전원 공급선(123p)으로부터 구동 전류가 흘러들어 오는 발광 소자(140p)가 구성되어 있다. 발광 소자(140p)는, 화소 전극의 상층측에는, 정공 주입층, 유기 전계 발광 재료층으로서의 유기 반도체막, 리튬 함유 알루미늄, 칼슘 등의 금속막으로 이루어지는 대향 전극이 적층된 구성으로 되어 있고, 대향 전극은 데이터선(106p) 등을 타고 넘어 복수의 화소(115p)에 걸쳐 형성되어 있다.
이러한 구성의 전계 발광형 전기 광학 장치에 있어서, 소자 기판은, 발광 소자(140p) 등을 수분이나 산소로부터 보호하기 위한 밀봉 수지로 덮이고, 이 밀봉 수지가 형성되어 있는 영역 밖에 실장 패드 및 도전 패턴이 형성되기 때문에, 본 발명을 적용할 수 있다.
또한, 상술한 실시예 이외에도, 전기 광학 장치로서, 플라즈마 디스플레이 장치, FED(필드 에미션 디스플레이) 장치, LED(발광 다이오드) 표시 장치, 전기 영동 표시 장치, 박막의 브라운 관, 액정 셔터 등을 이용한 소형 텔레비젼, 디지탈 마이크로 미러 장치(DMD)를 이용한 장치 등의 각종 전기 광학 장치에 적용할 수 있 다.
상기 전기 광학 장치는, 휴대 전화기나 모바일 컴퓨터 등의 각종 전자 기기에서 표시부로서 이용할 수 있다.
상술한 본 발명에 의하면, 도전 패턴의 전식을 방지할 수 있고, 또한, IC 등의 실장체를 소형화한 경우에도, 검사 프로브를 접촉할 수 있는 검사 패드를 배치할 수 있는 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판, 및 전자 기기를 제공할 수 있다.

Claims (23)

  1. 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 도전 패턴의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성된 피실장체와, 상기 실장 패드와 전기적으로 접속하도록 상기 피실장체에 실장된 실장체를 갖는 실장 구조체에 있어서,
    상기 피실장체에는 하층측으로부터 상층측으로 향하여 제 1 도전층, 절연층, 제 2 도전층 및 제 3 도전층이 이 순서대로 형성되고,
    상기 다수의 도전 패턴에는,
    상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 상기 실장 패드와,
    상기 실장체의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 검사 패드와,
    해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분
    을 구비한 복수의 도전 패턴이 포함되어 있는 것을 특징으로 하는 실장 구조체.
  2. 제 1 항에 있어서,
    상기 라우팅 부분으로부터는, 상기 제 1 도전층, 상기 절연층 및 상기 제 2 도전층이 이 순서대로 적층되어 최표층이 상기 제 2 도전층으로 이루어지는 신호선 부분이 연장되어 마련되어 있는 것을 특징으로 하는 실장 구조체.
  3. 제 2 항에 있어서,
    상기 신호선 부분은 상기 피실장체를 부분적으로 덮는 피복 부재로 덮여져 있고,
    상기 피실장체의 상기 피복 부재로부터의 연장 영역에 상기 실장 패드, 상기 검사 패드 및 상기 라우팅 부분이 배치되어 있는 것
    을 특징으로 하는 실장 구조체.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연층은 상기 제 1 도전층의 표면쪽에만 선택적으로 형성되어 있는 것을 특징으로 하는 실장 구조체.
  5. 제 4 항에 있어서,
    상기 제 1 도전층은 Ta 또는 Ta 합금에 의해 형성되고, 상기 절연층은 TaOx에 의해 형성되고, 상기 제 2 도전층은 Cr 또는 Cr 합금에 의해 형성되고, 상기 제 3 도전층은 ITO에 의해 형성되어 있는 것을 특징으로 하는 실장 구조체.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연층에는 상기 실장 패드 및 상기 검사 패드의 상기 제 3 도전층을 상기 제 1 도전층과 전기적으로 접속하기 위한 제거 부분이 구성되어 있는 것을 특징으로 하는 실장 구조체.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 실장 패드에서는 상기 절연층과 상기 제 3 도전층의 층간에 상기 제 2 도전층이 적층되어 있는 것을 특징으로 하는 실장 구조체.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 검사 패드에서는 상기 절연층과 상기 제 3 도전층의 층간에 상기 제 2 도전층이 적층되어 있는 것을 특징으로 하는 실장 구조체.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 실장체는 IC인 것을 특징으로 하는 실장 구조체.
  10. 제 9 항에 있어서,
    상기 실장 패드는 상기 IC로부터 신호가 출력되는 출력용 패드인 것을 특징으로 하는 실장 구조체.
  11. 청구항 1 내지 3 중 어느 한 항에 기재된 실장 구조체를 구비한 전기 광학 장치로서,
    상기 피실장체는 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판이며,
    상기 다수의 도전 패턴은 상기 실장체의 실장 영역으로부터 상기 전기 광학 물질을 유지하고 있는 영역 내까지 연장된 화소 구동용의 신호선인 것
    을 특징으로 하는 전기 광학 장치.
  12. 제 11 항에 있어서,
    상기 전기 광학 장치용 기판에는,
    상기 다수의 화소 각각에, 상기 제 1 도전층, 상기 절연층 및 상기 제 2 도전층에 의해 형성된 화소 스위칭용의 박막 다이오드 소자와,
    해당 박막 다이오드 소자를 거쳐서 상기 신호선 부분에 전기적으로 접속된 상기 제 3 도전층
    으로 이루어지는 화소 전극이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  13. 제 11 항에 있어서,
    상기 전기 광학 장치용 기판은 상기 전기 광학 물질을 유지하고 있는 영역의 적어도 외측 가장자리를 따라 수지층이 형성되고,
    상기 신호선은 상기 신호선 부분이 상기 수지층의 형성 영역의 내측에 형성되고, 상기 수지층의 형성 영역의 외측에 상기 라우팅 부분, 상기 검사 패드 및 상기 실장 패드가 형성되어 있는 것
    을 특징으로 하는 전기 광학 장치.
  14. 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 신호선의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성되고, 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판에 있어서,
    당해 전기 광학 장치용 기판에는 하층측으로부터 상층측으로 향하여 제 1 도전층, 절연층, 제 2 도전층 및 제 3 도전층이 이 순서대로 형성되고,
    상기 다수의 신호선에는,
    상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 상기 실장 패드와,
    IC 또는 가요성 기판의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 제 3 도전층이 이 순서대로 적층되어 최표층이 상기 제 3 도전층으로 이루어지는 검사 패드와,
    해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분을 구비한 복수의 신호선이 포함되어 있는 것
    을 특징으로 하는 전기 광학 장치용 기판.
  15. 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 도전 패턴의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성된 피실장체와, 상기 실장 패드와 전기적으로 접속하도록 상기 피실장체에 실장된 실장체를 갖는 실장 구조체에 있어서,
    상기 다수의 도전 패턴에는,
    제 1 도전층, 절연층 및 ITO 층이 이 순서대로 적층되어 최표층이 상기 ITO 층으로 이루어지는 상기 실장 패드와,
    상기 실장체의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 ITO 층이 이 순서대로 적층되어 최표층이 상기 ITO 층으로 이루어지는 검사 패드와,
    해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분을 구비한 복수의 도전 패턴이 포함되어 있는 것
    을 특징으로 하는 실장 구조체.
  16. 제 15 항에 있어서,
    상기 라우팅 부분으로부터는, 상기 제 1 도전층, 상기 절연층 및 제 2 도전층이 이 순서대로 적층되어 최표층이 상기 제 2 도전층으로 이루어지는 신호선 부분이 연장되어 마련되어 있는 것을 특징으로 하는 실장 구조체.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 절연층에는 상기 실장 패드 및 상기 검사 패드의 상기 ITO 층을 상기 제 1 도전층과 전기적으로 접속하기 위한 제거 부분이 구성되어 있는 것을 특징으로 하는 실장 구조체.
  18. 제 15 항 또는 제 16 항에 있어서,
    상기 실장 패드에서는 상기 절연층과 상기 ITO 층의 층간에 상기 제 2 도전층이 적층되어 있는 것을 특징으로 하는 실장 구조체.
  19. 제 15 항 또는 제 16 항에 있어서,
    상기 검사 패드에서는 상기 절연층과 상기 ITO 층의 층간에 상기 제 2 도전층이 적층되어 있는 것을 특징으로 하는 실장 구조체.
  20. 청구항 15 또는 청구항 16에 기재된 실장 구조체를 구비한 전기 광학 장치로서,
    상기 피실장체는 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판이며,
    상기 다수의 도전 패턴은 상기 실장체의 실장 영역으로부터 상기 전기 광학 물질을 유지하고 있는 영역 내까지 연장된 화소 구동용의 신호선인 것
    을 특징으로 하는 전기 광학 장치.
  21. 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 신호선의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성되고, 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판에 있어서,
    상기 다수의 신호선에는,
    제 1 도전층, 절연층 및 ITO 층이 이 순서대로 적층되어 최표층이 상기 ITO 층으로 이루어지는 상기 실장 패드와,
    IC 또는 가요성 기판의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 ITO 층이 이 순서대로 적층되어 최표층이 상기 ITO 층으로 이루어지는 검사 패드와,
    해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분
    을 구비한 복수의 신호선이 포함되어 있는 것을 특징으로 하는 전기 광학 장치용 기판.
  22. 교차하는 2 방향을 X 방향 및 Y 방향이라고 했을 때, 다수의 신호선의 Y 방향으로 연장된 부분에 의해 X 방향으로 배열되는 다수의 실장 패드가 형성되고, 다수의 화소가 매트릭스 형상으로 배열된 영역에 전기 광학 물질을 유지하는 전기 광학 장치용 기판에 있어서,
    당해 전기 광학 장치용 기판에는 제 1 도전층, 절연층 및 화소 전극이 형성되고,
    상기 다수의 신호선에는,
    상기 제 1 도전층, 상기 절연층 및 상기 화소 전극과 동시에 형성된 층이 이 순서대로 적층되어 최표층이 상기 화소 전극과 동시에 형성된 층으로 이루어지는 상기 실장 패드와,
    IC 또는 가요성 기판의 실장 영역 밖에서 상기 실장 패드의 형성 영역에 인접하는 위치에 상기 제 1 도전층, 상기 절연층 및 상기 화소 전극과 동시에 형성된 층이 이 순서대로 적층되어 최표층이 상기 화소 전극과 동시에 형성된 층으로 이루어지는 검사 패드와,
    해당 검사 패드로부터 연장되어 마련된 부분에 상기 제 1 도전층 및 상기 절연층이 이 순서대로 적층되어 최표층이 상기 절연층의 라우팅 부분
    을 구비한 복수의 신호선이 포함되어 있는 것을 특징으로 하는 전기 광학 장치용 기판.
  23. 청구항 11에 기재된 전기 광학 장치를 구비한 것을 특징으로 하는 전자 기기.
KR1020050037980A 2004-05-07 2005-05-06 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기 KR100705870B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004138556 2004-05-07
JPJP-P-2004-00138556 2004-05-07
JPJP-P-2005-00100110 2005-03-30
JP2005100110A JP4142029B2 (ja) 2004-05-07 2005-03-30 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20060045922A true KR20060045922A (ko) 2006-05-17
KR100705870B1 KR100705870B1 (ko) 2007-04-09

Family

ID=35238700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037980A KR100705870B1 (ko) 2004-05-07 2005-05-06 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기

Country Status (4)

Country Link
US (1) US7268416B2 (ko)
JP (1) JP4142029B2 (ko)
KR (1) KR100705870B1 (ko)
TW (1) TW200540506A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071813A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 액정표시장치의 검사장치
US9491870B2 (en) 2012-11-16 2016-11-08 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633086B2 (en) * 2005-06-15 2009-12-15 Lg Display Co., Ltd. Light emitting device
US7759675B2 (en) * 2005-06-17 2010-07-20 Lg Display Co., Ltd. Organic electroluminescent device
JP4561647B2 (ja) * 2006-02-02 2010-10-13 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および検査方法
KR100780196B1 (ko) * 2006-02-27 2007-11-27 삼성전기주식회사 발광다이오드 패키지, 발광다이오드 패키지용 회로기판 및그 제조방법
US8608972B2 (en) 2006-12-05 2013-12-17 Nano Terra Inc. Method for patterning a surface
JP5286818B2 (ja) * 2008-02-21 2013-09-11 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TWI370257B (en) * 2008-07-15 2012-08-11 Au Optronics Corp Panel circuit structure
TWI400546B (zh) * 2009-09-11 2013-07-01 Prime View Int Co Ltd 電泳顯示裝置及其顯示電路
WO2011071559A1 (en) * 2009-12-09 2011-06-16 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
TW201134317A (en) * 2010-03-29 2011-10-01 Hon Hai Prec Ind Co Ltd Pins assignment for circuit board
JP5655705B2 (ja) * 2011-05-24 2015-01-21 住友電気工業株式会社 半導体装置
JP5982380B2 (ja) * 2011-08-19 2016-08-31 富士フイルム株式会社 撮像素子モジュール及びその製造方法
CN104090388A (zh) * 2014-06-25 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其显示装置
KR102395900B1 (ko) * 2015-06-26 2022-05-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN107170774B (zh) * 2016-03-07 2020-10-27 株式会社日本显示器 显示装置
CN108091255A (zh) * 2016-11-21 2018-05-29 群创光电股份有限公司 显示装置及其制造方法
KR102351977B1 (ko) * 2017-07-18 2022-01-17 삼성디스플레이 주식회사 표시 장치
KR20200042992A (ko) * 2018-10-16 2020-04-27 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조방법
CN113345509B (zh) * 2021-05-25 2022-05-13 长江存储科技有限责任公司 地址线的测试样品及其测试方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60238817A (ja) * 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
JPH01145630A (ja) * 1987-12-02 1989-06-07 Hitachi Ltd 液晶表示素子
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
US5748179A (en) * 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
JP3702858B2 (ja) 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
US6644295B2 (en) * 2001-07-03 2003-11-11 Smart Parts, Inc. Pneumatic assembly for a paintball gun
US20030034020A1 (en) * 2001-08-14 2003-02-20 Mario Irizarry Components made of polymers with high luminous transmittance for compressed-gas-powered guns
KR100774578B1 (ko) * 2001-10-10 2007-11-09 삼성전자주식회사 액정표시장치
US7237545B2 (en) * 2002-03-06 2007-07-03 Aj Acquisition I Llc Compressed gas-powered projectile accelerator
US6708685B2 (en) * 2002-03-06 2004-03-23 National Paintball Supply, Inc. Compressed gas-powered projectile accelerator
US7886731B2 (en) * 2002-03-06 2011-02-15 Kee Action Sports I Llc Compressed gas gun having reduced breakaway-friction and high pressure dynamic separable seal flow control device
US6732726B2 (en) * 2002-08-28 2004-05-11 Avalon Manufacturing Company Paint ball gun having a front mounted gas cylinder
US6863060B2 (en) * 2002-11-06 2005-03-08 Robert Martinez Paintball gun with Coanda effect
US20050155591A1 (en) * 2003-12-29 2005-07-21 Glenn Forster Electronically controlled gas-powered guns for firing paintballs
US20060011184A1 (en) * 2004-06-18 2006-01-19 Npf Limited Air balanced exhaust poppet valve with bias closure
US20060011185A1 (en) * 2004-06-18 2006-01-19 Npf Limited Paintball marker with an air balanced exhaust poppet valve with bias closure
US20060185657A1 (en) * 2005-02-24 2006-08-24 Stanley Gabrel Paintball gun with power assisted trigger

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071813A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 액정표시장치의 검사장치
US9491870B2 (en) 2012-11-16 2016-11-08 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US20050248012A1 (en) 2005-11-10
JP4142029B2 (ja) 2008-08-27
TW200540506A (en) 2005-12-16
US7268416B2 (en) 2007-09-11
JP2005346040A (ja) 2005-12-15
KR100705870B1 (ko) 2007-04-09

Similar Documents

Publication Publication Date Title
KR100705870B1 (ko) 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기
KR100556309B1 (ko) 전기 광학 장치, 그 제조 방법 및 전자 기기
JP3757840B2 (ja) 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器
US6888606B2 (en) Electrooptic device and electronic apparatus
US6919948B2 (en) Liquid crystal panel, manufacturing method therefor, and electronic equipment
US8045074B2 (en) Array substrate and display device
US6970225B2 (en) Electrooptic device, method for manufacturing the same, and electronic apparatus
KR20190025091A (ko) 표시 장치
JP2004363170A (ja) 導電パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器
JP4352834B2 (ja) 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法
US7456916B2 (en) Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions
KR100639455B1 (ko) 전기 광학 장치 및 전자 기기
JP2005283830A (ja) 実装構造体、電気光学装置、電子機器、実装構造体の検査方法、電気光学装置の検査方法
JP4082270B2 (ja) 電気光学装置及び電気光学装置の製造方法
JP2005283831A (ja) 電気光学装置および電子機器
JP2005266683A (ja) 実装構造体、電気光学装置および電子機器
KR100636443B1 (ko) 전기 배선 구조, 전기 배선 구조의 제조 방법, 전기 배선구조를 구비한 전기 광학 장치용 기판 및 전기 광학 장치,및 전기 광학 장치의 제조 방법
JP2005338595A (ja) 電気光学装置および電子機器
JP4475379B2 (ja) 電気光学装置及び電子機器
CN116343599A (zh) 显示面板、包括其的拼接显示装置和制造显示面板的方法
JP2005215036A (ja) 実装構造体、電気光学装置および電子機器
JP2005321779A (ja) 電気光学装置、その製造方法及び電子機器
JP2005345612A (ja) 電気光学装置、その製造方法および電子機器
JP2004363175A (ja) 薄膜パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器
JP2004363174A (ja) 薄膜パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 13