KR20190025091A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20190025091A
KR20190025091A KR1020170108737A KR20170108737A KR20190025091A KR 20190025091 A KR20190025091 A KR 20190025091A KR 1020170108737 A KR1020170108737 A KR 1020170108737A KR 20170108737 A KR20170108737 A KR 20170108737A KR 20190025091 A KR20190025091 A KR 20190025091A
Authority
KR
South Korea
Prior art keywords
line
test pad
pad
bonding portion
sub
Prior art date
Application number
KR1020170108737A
Other languages
English (en)
Other versions
KR102426607B1 (ko
Inventor
이충석
김은별
허경열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170108737A priority Critical patent/KR102426607B1/ko
Priority to US15/978,975 priority patent/US11313891B2/en
Priority to CN201810980434.0A priority patent/CN109427864B/zh
Publication of KR20190025091A publication Critical patent/KR20190025091A/ko
Application granted granted Critical
Publication of KR102426607B1 publication Critical patent/KR102426607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

표시 장치 및 표시 장치 저항 측정 방법이 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판, 상기 제1 기판과 연결되는 회로 필름; 상기 회로 필름과 연결되는 인쇄회로기판 및 비표시 영역에 배치되는 제1 검사 패드, 제2 검사 패드 및 제3 검사 패드 와 상기 제1 검사 패드, 상기 제2 검사 패드 및 상기 제3 검사 패드를 전기적으로 연결하는 브릿지 를 포함하되, 상기 회로 필름은 상기 제1 검사 패드와 연결되는 제1 라인, 상기 제2 검사 패드와 연결되는 제2 라인, 상기 제3 검사 패드와 연결되는 제3 라인 및 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인 중 선택된 어느 하나 이상을 두 개의 서브 라인으로 분기시키는 분기점을 포함하며, 상기 인쇄회로기판은 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인과 연결되는 테스트 패드부를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(Organic Light Emitting Diode: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
본 발명이 해결하고자 하는 과제는, 공정 중에 실시간으로 저항을 측정할 수 있는 표시 장치를 제공하는 것이다.
공정 중에 실시간으로 저항을 측정할 수 있는 저항 측정 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판, 상기 제1 기판과 연결되는 회로 필름; 상기 회로 필름과 연결되는 인쇄회로기판 및 비표시 영역에 배치되는 제1 검사 패드, 제2 검사 패드 및 제3 검사 패드 와 상기 제1 검사 패드, 상기 제2 검사 패드 및 상기 제3 검사 패드를 전기적으로 연결하는 브릿지 를 포함하되, 상기 회로 필름은 상기 제1 검사 패드와 연결되는 제1 라인, 상기 제2 검사 패드와 연결되는 제2 라인, 상기 제3 검사 패드와 연결되는 제3 라인 및 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인 중 선택된 어느 하나 이상을 두 개의 서브 라인으로 분기시키는 분기점을 포함하며, 상기 인쇄회로기판은 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인과 연결되는 테스트 패드부를 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판, 상기 제1 기판과 연결되는 회로 필름, 상기 회로 필름과 연결되는 인쇄회로기판, 상기 제1 기판과 상기 회로 필름을 전기적으로 연결시키는 제1 아웃 본딩부, 제2 아웃 본딩부 및 제3 아웃 본딩부 및 상기 비표시 영역에 배치되며, 상기 제1 아웃 본딩부, 상기 제2 아웃 본딩부 및 상기 제3 아웃 본딩부를 전기적으로 연결시키는 브릿지를 포함하고, 상기 회로 필름은 상기 제1 아웃 본딩부와 연결되는 제1 라인, 상기 제2 아웃 본딩부와 연결되는 제2 라인, 상기 제3 아웃 본딩부와 연결되는 제3 라인 및 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인 중 선택된 어느 하나 이상을 두 개의 서브 라인으로 분기시키는 분기점을 포함하며, 상기 인쇄회로기판은 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인과 연결되는 테스트 패드부를 포함한다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치 저항 측정 방법은 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판, 상기 제1 기판과 연결되는 회로 필름, 상기 회로 필름과 연결되는 인쇄회로기판 및 상기 제1 기판과 상기 회로 필름을 전기적으로 연결시키는 제1 아웃 본딩부, 제2 아웃 본딩부 및 제3 아웃 본딩부, 상기 회로 필름과 상기 인쇄회로기판을 전기적으로 연결시키는 제1 인 본딩부, 제2 인 본딩부, 제3 인 본딩부, 제4 인 본딩부 및 제5 인 본딩부 및 상기 제1 기판 상에 배치되며, 상기 제1 아웃 본딩부, 상기 제2 아웃 본딩부 및 상기 제3 아웃 본딩부를 전기적으로 연결시키는 브릿지를 포함하되, 상기 회로 필름은 상기 제1 아웃 본딩부와 연결되는 제1 라인, 상기 제2 아웃 본딩부와 연결되는 제2 라인, 상기 제3 아웃 본딩부와 연결되는 제3 라인 및 상기 제1 라인을 제1 서브 라인과 제2 서브 라인으로 분기시키는 제1 분기점 및 상기 제2 라인을 제3 서브 라인과 제4 서브 라인으로 분기시키는 제2 분기점을 포함하고, 상기 인쇄회로기판은 제1 테스트 패드, 제2 테스트 패드, 제3 테스트 패드, 제4 테스트 패드 및 제5 테스트 패드를 포함하되, 상기 제1 서브 라인은 상기 제1 테스트 패드와 연결되고, 상기 제2 서브 라인은 상기 제2 테스트 패드와 연결되고, 상기 제3 서브 라인은 상기 제3 테스트 패드와 연결되고, 상기 제4 서브 라인은 상기 제4 테스트 패드와 연결되고, 상기 제3 라인은 상기 제5 테스트 패드와 연결되는 표시 장치를 준비하는 단계 및 2 단자를 갖는 전압계의 각 단자를 제1 테스트 패드와 제2 테스트 패드에 연결하여 상기 제1 인 본딩부 및 상기 제2 인 본딩부에 걸리는 저항을 측정하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 공정 중에 실시간으로 표시 장치에 걸리는 저항을 측정할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 배치도이다.
도 2는 도 1에 도시한 화소부의 일 실시예에를 도시한 등가 회로도이다.
도 3은 도 1의 Ⅰ-Ⅰ'을 따라 절단한 단면도이다.
도 4는 1의 실시예의 일 구성의 부분 배치도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 6은 도 5의 'A' 부분을 확대한 배치도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 부분 확대도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 부분 확대도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 부분 확대도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 부분 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 또한 도면을 기준으로 다른 소자의 "좌측"에 위치하는 것으로 기술된 소자는 시점에 따라 다른 소자의 "우측"에 위치할 수도 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 배치도이다. 도 2는 도 1에 도시한 화소부의 일 실시예에를 도시한 등가 회로도이다. 도 3은 도 1의 Ⅰ-Ⅰ'을 따라 절단한 단면도이다. 도 4는 1의 실시예의 일 구성의 부분 배치도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 배치도이다. 도 6은 도 5의 'A' 부분을 확대한 배치도이다.
도 1 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 기판(110), 회로 필름(CF) 및 인쇄회로기판(FPC)을 포함한다.
제1 기판(110)은 절연 기판일 수 있다. 제1 기판(110)은 일 실시예로 유리, 석영, 고분자 수지 등의 물질을 포함할 수 있다. 여기서, 고분자 물질은 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌나프탈레이트(polyethylenenapthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterepthalate: PET), 폴리페닐렌설파이드 (polyphenylenesulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulosetriacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합일 수 있다.
제1 기판(110)의 재료는 표시 장치(10)의 발광 방향에 따라 달라질 수도 있다. 일 실시예로, 제1 기판(110) 방향으로 화상이 표시되는 경우, 제1 기판(110)은 투명한 물질로 형성된다. 이에 반해, 제1 기판(110)의 반대 방향으로 화상이 표시되는 경우, 제1 기판(110)은 반드시 투명한 물질로 형성될 필요는 없다. 일 실시예로, 제1 기판(110)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 인바 합금 및 스테인레스 스틸(SUS)로 이루어진 군으로부터 선택되는 하나 이상의 물질을 포함할 수 있다.
제1 기판(110)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화상을 표시하는 영역으로 정의된다. 표시부(120)는 상기 표시 영역(DA) 상에 배치된다. 표시부(120) 상에는 화상을 구현하기 위한 복수의 화소부(PX)가 배치된다.
이하, 도 2를 참조하여 복수의 화소부(PX)의 일 실시예를 먼저 설명하기로 한다.
화소부(PX)는 제1 스위칭 소자(TR1), 제2 스위칭 소자(TR2), 스토리지 커패시터(Cst) 및 유기 발광 소자(OLED)를 포함할 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치(10)는 유기 발광 표시 장치일 수 있다.
제1 스위칭 소자(TR1)는 제1 방향(d1)으로 연장되는 스캔 라인(SL)과 전기적으로 연결되는 제어 전극, 제2 방향(d2)으로 연장되는 데이터 라인(DL)과 전기적으로 연결되는 일 전극 및 제1 노드(N1)와 전기적으로 연결되는 타 전극을 포함할 수 있다. 이에 따라, 제1 스위칭 소자(TR1)는 스캔 라인(SL)으로부터 제공받은 스캔 신호(S)를 기초로 스위칭 동작을 수행하여, 데이터 라인(DL)으로부터 제공받은 데이터 신호(D)를 제1 노드(N1)에 제공할 수 있다. 즉, 제1 스위칭 소자(TR1)는 스위치 트랜지스터일 수 있다. 여기서, 제1 방향(d1)은 제2 방향(d2)과 일 실시예로 교차될 수 있다. 도 2를 기준으로, 제1 방향(d1)은 행 방향으로, 제2 방향(d2)은 열 방향으로 예시한다.
제2 스위칭 소자(TR2)는 제1 노드(N1)와 전기적으로 연결되는 제어 전극, 제1 구동 전압(ELVDD)을 제공하는 제1 구동 전압 라인(ELVDDL, 도 1 참조)과 전기적으로 연결되는 일 전극 및 제2 구동 전압(ELVSS)을 제공하는 제2 구동 전압 라인(ELVSSL, 도 1 참조)과 전기적으로 연결되는 타 전극을 포함할 수 있다. 여기서, 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)은 직류 전압이며, 제2 구동 전압(ELVSS)은 제1 구동 전압(ELVDD)보다 전압 레벨이 낮다.
이에 따라, 제2 스위칭 소자(TR2)는 제1 스위칭 소자(TR1)로부터 공급되는 데이터 신호(D)를 기초로 스위칭 동작을 수행하여, 유기 발광 소자(OLED)로 흐르는 구동 전류의 전류량을 제어할 수 있다. 즉, 제2 스위칭 소자(TR2)는 구동 트랜지스터일 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 전기적으로 연결되는 일 전극 및 제1 구동 전압(ELVDD)을 제공하는 제1 구동 전압 라인(ELVDDL)과 전기적으로 연결되는 타 전극을 포함할 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)에 제공되는 전압과 제1 구동 전압(ELVDD) 간의 전압 차를 충전할 수 있다.
다만, 화소부(PX)에 포함되는 구성 및 각 구성 간의 연결 관계는 도 2에 도시된 것으로 제한되는 것은 아니다. 즉, 화소부(PX)는 다른 실시예로, 제2 스위칭 소자(TR2)의 문턱 전압 또는 유기 발광 소자(OLED)의 열화 등을 보상하기 위한 복수의 스위칭 소자를 더 포함할 수 있다.
다시 도 1을 참조하면, 비표시 영역(NDA)은 표시 영역(DA)의 외측에 배치되며, 화상을 표시하지 않는 영역으로 정의된다. 비표시 영역(NDA)은 일 실시예로, 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 도 1에서는 비표시 영역(NDA)이 표시 영역(DA)을 둘러싸는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 비표시 영역(NDA)은 다른 실시예로, 표시 영역(DA)의 일 측 또는 타 측에만 인접하게 배치되거나, 또는 표시 영역(DA)을 기준으로 표시 영역(DA)의 일 측 및 양 측에 각각 인접하게 배치될 수도 있다.
출력 패드부(140)는 일 실시예로 제1 기판(110)의 가장자리를 따라 제1 방향(d1)으로 연장되도록 배치될 수 있다. 출력 패드부(140)는 후술하는 인쇄회로기판(FPC)과 전기적으로 연결될 수 있다.
출력 패드부(140)는 제1 패드부(141), 제2 패드부(142a, 143b), 제3 패드부(143a, 143b) 제1 검사 패드부(145) 및 제2 검사 패드부(146)를 포함할 수 있다.
제1 패드부(141)는 후술하는 구동집적회로(130)로부터 제공되는 구동 신호를 입력받는 복수의 패드를 포함할 수 있다.
제1 패드부(141)는 복수의 입력 라인(160)과 연결되며, 이에 따라 화소부(PX)에 구동 신호를 전달할 수 있다.
제2 패드부(142a, 142b)는 제1 패드부(141)를 기준으로 일 측에 위치하는 제2 패드(142a) 및 타 측에 위치하는 제2 패드(142b)를 포함할 수 있다.
제2 패드부(142a, 142b)는 제1 구동 전압 라인(ELVDDL)과 전기적으로 연결될 수 있다. 즉, 제2 패드부(142a, 142b)는 외부로부터 제1 구동 전압(ELVDD)을 제공받아, 제1 구동 전압 라인(ELVDDL)에 제공할 수 있다.
제3 패드부(143a, 143b)는 제1 패드부(141)를 기준으로 일 측에 위치하는 제3 패드(143a) 및 타 측에 위치하는 제3 패드(143b)를 포함할 수 있다. 제3 패드부(143a, 143b)는 제2 구동 전압 라인(ELVSSL)과 전기적으로 연결될 수 있다. 즉, 제3 패드부(143a, 143b)는 외부로부터 제2 구동 전압(ELVSS)을 제공받아, 제2 구동 전압 라인(ELVSSL)에 제공할 수 있다.
즉, 제2 패드부(142a, 142b) 및 제3 패드부(143a, 143b)는 구동 전압 패드부로 지칭될 수 있다. 한편, 구동 전압 인가를 위한 패드의 개수 및 패드의 배치 형태 등은 도 1에 도시된 것으로 제한되는 것은 아니다.
제1 패드부(141)를 기준으로 좌측(L)에는 제1 검사 패드부(145), 우측에는 제2 검사 패드부(146)가 배치될 수 있다.
제2 검사 패드부(146)는 제1 검사 패드부(145)와 실질적으로 동일할 수 있다. 따라서, 이하에서는 제1 검사 패드부(145)를 중심으로 설명하기로 한다. 제1 검사 패드부(145)에 대한 설명은 제2 검사 패드부(146)에 그대로 적용될 수 있다.
일 실시예에서 제1 검사 패드부(145)는 제1 검사 패드(P1), 제2 검사 패드(P2), 더미 검사 패드(DP) 및 제3 검사 패드(P3)를 포함할 수 있다.
제1 검사 패드(P1), 제2 검사 패드(P2), 더미 검사 패드(DP) 및 제3 검사 패드(P3)는 서로 이격되며, 제1 방향(d1)을 따라 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)는 전기적으로 연결시키는 브릿지(BR)를 더 포함할 수 있다.
브릿지(BR)는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)의 일단을 하나로 묶어, 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)를 전기적으로 연결시킬 수 있다.
일 실시예에서 브릿지(BR)는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)와 동일층에서 동일한 재료로 형성될 수 있다. 즉, 브릿지(BR)와 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)가 일체로 형성될 수 있다.
다른 실시예에서 브릿지(BR)는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)와 서로 다른 층에서 서로 다른 재질로 이루어질 수 있다. 브릿지(BR)가 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)와 서로 다른 층에 배치되는 경우, 브릿지(BR)는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)를 전기적으로 연결하기 위해 적어도 하나 이상의 컨택(도시하지 않음)을 포함할 수 있다.
이어서, 도 3을 참조하여, 화소부(PX)의 단면 형상에 대해 설명하기로 한다.
버퍼층(210)은 제1 기판(110) 상에 배치될 수 있다. 버퍼층(210)은 제1 기판(110)을 통한 외부로부터의 수분 및 산소의 침투를 방지할 수 있다. 또한, 버퍼층(210)은 제1 기판(110)의 표면을 평탄화할 수 있다. 버퍼층(210)은 일 실시예로 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다. 버퍼층(210)은 제1 기판(110)의 종류 또는 공정 조건 등에 따라 생략될 수도 있다.
반도체 패턴(ACT)을 포함하는 반도체층은 버퍼층(210) 상에 배치될 수 있다. 반도체층에 대해 반도체 패턴(ACT)을 기준으로 설명하기로 한다. 반도체 패턴(ACT)은 일 실시예로, 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 및 산화물 반도체 중에서 선택되는 하나 또는 두 개 이상을 혼합하여 형성될 수 있다. 반도체 패턴(ACT)은 일 실시예로 불순물이 도핑되지 않은 채널 영역(ACTa), 불순물이 도핑된 소스 영역(ACTb) 및 드레인 영역(ACTc)을 포함할 수 있다. 소스 영역(ACTb)은 채널 영역(ACTa)의 일 측에 위치하며, 후술하는 소스 전극(SE)과 전기적으로 연결된다. 드레인 영역(ACTc)은 채널 영역(ACTa)의 타 측에 위치하며, 후술하는 드레인 전극(DE)과 전기적으로 연결된다.
제1 절연층(220)은 반도체 패턴(ACT)을 포함하는 반도체층 상에 배치될 수 있다. 제1 절연층(220)은 일 실시예로 게이트 절연층일 수 있다. 제1 절연층(220)은 일 실시예로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
게이트 전극(GE)을 포함하는 게이트 도전체는 제1 절연층(220) 상에 배치될 수 있다. 게이트 도전체는 도 2에 도시한 스캔 라인(SL)도 포함할 수 있다. 게이트 전극(GE)은 스캔 라인(SL)으로부터 연장될 수 있으며, 반도체 패턴(ACT)과 중첩될 수 있다. 게이트 도전체는 예컨대, 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티탄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다.
제2 절연층(230)은 게이트 전극(GE)을 포함하는 게이트 도전체 상에 배치될 수 있다. 제2 절연층(230)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 도전체는 제2 절연층(230) 상에 배치될 수 있다. 데이터 도전체는 도 2에 도시한 데이터 라인(DL)뿐만 아니라, 도 1에 도시한 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)을 포함할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 제2 절연층(230) 상에 서로 이격되어 배치된다. 데이터 도전체는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질으로 이루어진 군 중 선택된 하나 이상을 포함할 수 있다. 데이터 도전체는 일 실시예로 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈륨(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈륨(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금이 소스 전극(SE) 및 드레인 전극(DE)의 재료로서 이용될 수 있다.
전술한, 반도체 패턴(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 제2 스위칭 소자(TR2)를 구성한다. 도 3에서는 제2 스위칭 소자(TR2)가 탑 게이트 방식인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 즉, 제2 스위칭 소자(TR2)는 바텀 게이트 방식으로 형성될 수도 있다.
한편, 제1 스위칭 소자(TR1) 및 제2 스위칭 소자(TR2)에 포함되는 반도체 패턴의 재료는 서로 상이할 수도 있다. 예를 들어, 스위칭 소자의 역할 또는 제조 공정을 고려하여, 산화물 반도체를 포함하는 스위칭 소자 및 저온 폴리 실리콘을 포함하는 스위칭 소자가 하나의 화소부(PX)에 모두 포함될 수도 있다.
평탄화층(240)은 데이터 도전체 상에 배치될 수 있다. 평탄화층(240)은 단차를 제거함에 따라, 후술하는 화소 전극(250) 및 유기 발광층(270)의 발광 효율을 높일 수 있다. 평탄화층(240)은 일 실시예로 유기 물질을 포함할 수 있다. 예를 들어, 평탄화층(240)은 폴리이미드(polyimide), 폴리아크릴(polyacryl) 및 폴리실록산(polysiloxane) 중 선택된 어느 하나 이상을 포함하여 이루어질 수 있다. 다른 실시예로, 평탄화층(240)은 무기 물질을 포함하여 구성되거나, 또는 무기 물질 및 유기 물질의 복합 형태로 구성될 수도 있다. 평탄화층(240)에는 드레인 전극(DE)의 적어도 일부를 노출시키는 제1 컨택홀(CNT1)이 형성될 수 있다.
화소 전극(250)은 평탄화층(240) 상에 배치될 수 있다. 화소 전극(250)은 제1 컨택홀(CNT1)에 의해 노출된 드레인 전극(DE)과 전기적으로 연결될 수 있다. 즉, 화소 전극(250)은 정공 주입 전극인 애노드(anode)일 수 있다. 화소 전극(250)이 애노드 전극인 경우, 화소 전극(250)은 정공 주입이 용이하도록 일함수가 높은 물질을 포함할 수 있다. 또한, 화소 전극(250)은 반사형 전극, 반투과형 전극 또는 투과형 전극일 수 있다. 화소 전극(250)은 일 실시예로 반사성 재료를 포함할 수 있다. 반사성 재료는 일 실시예로, 은(Ag), 마그네슘(Mg), 크롬(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 알루미늄-리튬(Al-Li), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
화소 전극(250)은 일 실시예로, 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 즉, 화소 전극(250)은 2 이상의 물질이 적층된 다중막으로 형성될 수도 있다.
화소 전극(250)이 다중막으로 형성되는 경우, 화소 전극(250)은 일 실시예로, 반사막 및 상기 반사막 상에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 다른 실시예로, 화소 전극(250)은 반사막 및 상기 반사막 하부에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 예를 들면, 화소 전극(250)은 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
여기서, 투명 또는 반투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 하나 이상을 포함하여 이루어질 수 있다.
화소 정의막(260)은 화소 전극(250) 상에 배치될 수 있다. 화소 정의막(260)은 화소 전극(250)의 적어도 일부를 노출하는 개구부를 포함한다. 화소 정의막(260)은 유기 물질 또는 무기 물질을 포함할 수 있다. 일 실시예로, 화소 정의막(260)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
유기 발광층(270)은 화소 전극(250) 및 화소 정의막(260) 상에 배치될 수 있다. 보다 상세하게는, 유기 발광층(270)은 화소 전극(250) 중 화소 정의막(260)의 개구부를 통해 노출되는 영역 상에 배치될 수 있다. 유기 발광층(270)은 일 실시예로, 화소 정의막(260)의 측벽의 적어도 일부를 덮을 수 있다.
유기 발광층(270)은 일 실시예로 적색, 청색 및 녹색 중 하나의 색을 발광할 수 있다. 다른 실시예로, 유기 발광층(270)은 백색을 발광하거나, 또는 시안(cyan), 마젠타(magenta) 및 옐로우(yellow) 중 하나의 색을 발광할 수도 있다. 유기 발광층(270)이 백색을 발광하는 경우, 유기 발광층(270)은 백색 발광 재료를 포함하거나, 또는 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 형태를 가짐으로써 백색을 발광할 수도 있다.
공통 전극(280)은 유기 발광층(270) 및 화소 정의막(260) 상에 배치될 수 있다. 공통 전극(280)은 일 실시예로 유기 발광층(270) 및 화소 정의막(260) 상에 전면적으로 형성될 수 있다. 공통 전극(280)은 일 실시예로 캐소드(cathode) 전극일 수 있다. 공통 전극(280)은 일 실시예로 Li. Ca, Lif/Ca, LiF/Al, Al, Ag, Mg로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다. 또한, 공통 전극(280)은 일함수가 낮은 재료로 이루어질 수 있다. 공통 전극(280)은 일 실시예로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 투명 또는 반투명 전극일 수 있다.
전술한, 화소 전극(250), 유기 발광층(270) 및 공통 전극(280)은 유기 발광 소자(OLED)를 구성할 수 있다. 다만, 이에 제한되는 것은 아니며, 유기 발광 소자(OLED)는 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 등을 더 포함하는 다층 구조일 수 있다.
제2 기판(290)은 제1 기판(110)과 대향되도록 배치될 수 있다. 제2 기판(290)은 별도의 실링(sealing) 부재를 통해 제1 기판(110)과 결합될 수 있다. 제2 기판(289)은 일 실시예로 투명 절연 기판일 수 있다. 제2 기판(290)이 투명 절연 기판인 경우, 투명 절연 기판은 유리 기판, 석영 기판, 투명 수지 기판 등일 수 있다.
도면에는 도시하지 않았으나, 제2 기판(290) 상에는 편광층, 입력 감지층 및 윈도우 층이 배치될 수 있다.
편광층은 외부로부터 입사되는 외부 광의 반사율을 저감시킬 수 있다. 일 실시예로 편광층은 위상 지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 편광층은 생략될 수도 있다. 편광층이 생략되는 경우, 제2 기판(290) 상에는 외광 반사에 의한 색 분리를 개선하기 위해, 블랙 매트릭스(BM) 및 컬러 필터(CF)가 배치될 수 있다.
입력 감지층은 일 실시예로 제2 기판(290) 상에 직접 형성될 수 있다. 다른 실시예로, 입력 감지층은 별도의 접착 부재를 통해 제2 기판(290)과 결합될 수도 있다.
다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 기판(110)과 접속되는 회로 필름(CF)을 더 포함할 수 있다.
회로 필름(CF)은 제1 기판(100)의 일측, 즉 출력 패드부(140)가 형성된 부분과 전기적으로 연결될 수 있다. 즉, 회로 필름(CF)의 일 영역은 출력 패드부(140)가 형성된 부분과 부착될 수 있다.
일 실시예에서 회로 필름(CF)은 가요성을 가지며, 구부러지거나 접힐 수 있다. 일 실시예에서 회로 필름(CF)은 폴리에틸렌 테레프탈레이드(polyethyleneterepthalate: PET) 또는 폴리이미드(polyimide: PI)를 포함하여 이루어질 수 있다. 다만, 이는 예시적인 것으로 회로 필름(CF)의 재질이 이에 제한되는 것은 아니다.
회로 필름(CF)은 제1 필름 패드부(FP1), 제2 필름 패드부(FP2) 및 구동집적회로(130)를 포함할 수 있다.
일 실시예에서 제1 필름 패드부(FP1)는 제1 기판(110) 상에 형성된 출력 패드부(140)와 전기적으로 연결될 수 있다. 즉, 제1 필름 패드부(FP1)가 포함하는 복수의 패드는 출력 패드부(140)가 포함하는 복수의 패드와 1:1 또는 1:n 또는 n:1 대응되어 전기적으로 연결될 수 있다.
일 실시예에서 제1 필름 패드부(FP1)와 출력 패드부(140)는 양자 사이에 개재된 이방성 도전 필름(anisotropic conductive film, ACF)에 의해 전기적으로 연결될 수 있다. 여기서, 이방성 도전 필름은 접착 수지 및 접착 수지 내에 분산된 복수의 도전 입자를 포함할 수 있다.
다만, 제1 필름 패드부(FP1)와 출력 패드부(140)의 연결 방식이 이에 제한되는 것은 아니다. 다른 실시예에서 제1 필름 패드부(FP1)와 출력 패드부(140)는 각 패드가 직접 접촉하여 연결될 수도 있다.
일 실시예에서 제1 필름 패드부(FP1)는 구동 아웃 패드부(DOP)와 구동 아웃 패드부(DOP)의 좌측(L)에 배치되는 제1 아웃 패드부(OP1) 및 구동 아웃 패드부(DOP)의 우측(R)에 배치되는 제2 아웃 패드부(OP2)를 포함할 수 있다.
구동 아웃 패드부(DOP)는 제1 방향(d1)을 따라 배치되는 복수의 구동 아웃 패드(156)를 포함할 수 있다. 구동 아웃 패드부(DOP)는 제1 기판(110) 상의 제1 패드부(141)와 전기적으로 연결될 수 있다.
제2 아웃 패드부(OP2)는 제1 아웃 패드부(OP1)와 실질적으로 동일할 수 있다. 따라서, 이하에서는 제1 아웃 패드부(OP1)를 중심으로 설명하기로 한다. 제1 아웃 패드부(OP1)에 대한 설명은 제2 아웃 패드부(OP2)에 그대로 적용될 수 있다.
제1 아웃 패드부(OP1)는 제1 방향(d1)을 따라 배열되는 제1 아웃 패드(O1), 제2 아웃 패드(O2), 더미 아웃 패드(DO) 및 제3 아웃 패드(O3)를 포함할 수 있다.
일 실시예에서 제2 필름 패드부(FP2)는 구동 인 패드부(DIP)와 구동 인 패드부(DIP)의 좌측(L)에 배치되는 제1 인 패드부(IP1) 및 구동 인 패드부(DOP)의 우측(R)에 배치되는 제2 인 패드부(IP2)를 포함할 수 있다.
구동 인 패드부(DIP)는 제1 방향(d1)을 따라 배치되는 복수의 구동 인 패드(157)를 포함할 수 있다. 구동 인 패드부(DIP)는 후술하는 인쇄회로기판(FPC)과 전기적으로 연결될 수 있다.
제2 인 패드부(IP2)는 제1 인 패드부(IP1)와 실질적으로 동일할 수 있다.
따라서, 이하에서는 제1 인 패드부(IP1)를 중심으로 설명하기로 한다. 제1 인 패드부(IP1)에 대한 설명은 제2 인 패드부(IP2)에 그대로 적용될 수 있다.
제1 인 패드부(IP1)는 제1 방향(d1)을 따라 배치되는 제1 인 패드(I1), 제2 인 패드(I2), 제3 인 패드(I3), 제4 인 패드(I4) 및 제5 인 패드(I5)를 포함할 수 있다.
이하에서는 회로 필름(CF)에 대한 더욱 구체적인 설명을 위해 도 4를 참조하기로 한다.
도 4는 도 1과 달리 회로 필름(CF)의 배면을 도시한다. (도 1은 전면을 도시) 이에 따라 도 1의 좌측(L) 및 우측(R)이 반전될 수 있다. 또한, 제1 방향(d1) 도 1과 반대로 보이게 됨을 미리 밝혀둔다.
일 실시예에서 회로 필름(CF)은 제1 필름 패드부(FP1)와 제2 필름 패드부(FP2) 사이에 배치되는 복수의 도전 라인 및 구동 집적 회로(130)를 포함할 수 있다.
구동 집적 회로(130)는 구동 인 패드부(DIP)와 구동 아웃 패드부(DOP) 사이에 배치될 수 있다.
구동 집적 회로(130)는 구동 인 패드부(DIP) 및 구동 아웃 패드부(DOP)와 전기적으로 연결될 수 있다. 이를 위해 구동 집적 회로(130)와 구동 인 패드부(DIP) 사이에는 복수의 구동 인 라인(DIL)이, 구동 집적 회로(130)와 구동 아웃 패드부(DOP) 사이에는 복수의 구동 아웃 라인(DOL)이 배치될 수 있다.
구동 집적 회로(130)는 인쇄회로기판(FPC)으로부터 제공받은 신호를 기초로 복수의 스캔 신호(S, 도 2 참조) 및/또는 복수의 데이터 신호(D, 도 2 참조)를 생성하여 복수의 화소부(PX)로 제공할 수 있다.
제1 아웃 패드부(OP1)와 제1 인 패드부(IP1) 사이에는 제1 라인(L1), 제2 라인(L2), 더미 라인(DL) 및 제3 라인(D3)이 배치될 수 있다.
제1 라인(L1)은 제1 아웃 패드(O1)와 제1 인 패드(I1) 및 제2 인 패드(I2)를 전기적으로 연결할 수 있다.
일 실시예에서 제1 라인(L1)은 제1 분기점(BP1)에서 제1 서브 라인(241)과 제2 서브 라인(242)으로 분기될 수 있다. 이 때, 제1 서브 라인(241)은 제1 인 패드(I1)와 전기적으로 연결되고, 제2 서브 라인(242)은 제2 인 패드(I2)와 전기적으로 연결될 수 있다.
제2 라인(L2)은 제2 아웃 패드(O2)와 제3 인 패드(I3) 및 제4 인 패드(I4)를 전기적으로 연결할 수 있다.
일 실시예에서 제2 라인(L2)은 제2 분기점(BP2)에서 제3 서브 라인(243) 및 제4 서브 라인(244)로 분기될 수 있다. 이 때, 제3 서브 라인(243)은 제3 인 패드(I3)와 전기적으로 연결되고, 제4 서브 라인(244)은 제4 인 패드(I4)와 전기적으로 연결될 수 있다.
일 실시예에서 더미 아웃 패드(DO)는 더미 라인(DL)과 연결될 수 있다. 다만, 더미 라인(DL)은 제1 인 패드부(IP1)와 전기적으로 연결되지 않을 수 있다.
제3 라인(L3)은 제3 아웃 패드(O3)와 제5 인 패드(I5)를 전기적으로 연결할 수 있다.
일 실시예에서 회로 필름(CL)은 제1 라인(L1), 제2 라인(L2) 및 제3 라인(L3)을 부분적으로 덮는 커버막(CL)을 포함할 수 있다.
일 실시예에서 커버막(CL)은 유기 절연 물질을 포함할 수 있다. 커버막(CL)은 제1 라인(L1), 제2 라인(L2) 및 제3 라인(L3)을 보호하는 역할을 할 수 있다.
일 실시예에서 제2 분기점(BP2)은 커버막(CL)에 덮일 수 있다. 다시 말하면, 제2 분기점(BP2)는 커버막(CL)과 중첩될 수 있다. 제2 분기점(BP2)은 절곡부를 포함하여 그 내구성이 다른 라인에 비해 취약할 수 있다. 제2 분기점(BP2)을 커버막(CL)으로 덮는 경우, 제2 분기점(BP2) 부근이 외부의 자극에 의해 손상되는 것을 방지할 수 있다.
다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 회로 필름(CF)과 연결되는 인쇄회로기판(FPC)을 포함할 수 있다.
회로 필름(CF)은 인쇄회로기판(FPC)과 제1 기판(110) 사이에 배치될 수 있다. 이에 따라, 회로 필름(CF)을 통해 인쇄회로기판(FPC)과 제1 기판(110)이 전기적으로 연결될 수 있다.
인쇄회로기판(FPC)은 기판 패드부(SP), 복수의 도전 라인, 제1 테스트 패드부(TP1) 및 제2 테스트 패드부(TP2)를 포함할 수 있다. 기판 패드부(SP)는 회로 필름(CF)의 제2 필름 패드부(FI2)와 전기적으로 연결될 수 있다. 즉, 제2 필름 패드부(FP2)가 포함하는 복수의 패드는 기판 패드부(SP)가 포함하는 복수의 패드와 1:1 또는 1:n 또는 n:1 대응되어 전기적으로 연결될 수 있다.
제2 필름 패드부(FP2)와 기판 패드부(SP)는 양자 사이에 개재된 이방성 도전 필름(anisotropic conductive film, ACF)에 의해 전기적으로 연결될 수 있다. 여기서, 이방성 도전 필름은 접착 수지 및 접착 수지 내에 분산된 복수의 도전 입자를 포함할 수 있다.
다만, 제2 필름 패드부(FP2)와 기판 패드부(SP)의 연결 방식이 이에 제한되는 것은 아니다. 다른 실시예에서 제2 필름 패드부(FP2)와 기판 패드부(SP)는 각 패드가 직접 접촉하여 연결될 수도 있다.
기판 패드부(SP)는 신호 패드부(SNP)와 신호 패드부(SNP)의 좌측(L)에 배치되는 제1 테스트 단자부(TT1) 및 신호 패드부(SNP)의 우측(R)에 배치되는 제2 테스트 단자부(TT2)를 포함할 수 있다.
신호 패드부(SNP)는 제1 방향(d1)을 따라 배열되는 복수의 신호 패드(158)를 포함할 수 있다. 복수의 신호 패드(158)는 이에 대응되는 구동 인 패드(157)와 접속되어 전기적으로 연결될 수 있다.
제1 테스트 단자부(TT1) 및 제2 테스트 단자부(TT2)는 각각 제1 단자(191), 제2 단자(192), 제3 단자(193), 제4 단자(194) 및 제5 단자(195)를 포함할 수 있다.
제1 테스트 단자부(TT1)와 제2 테스트 단자부(TT2)는 실질적으로 동일할 수 있다. 따라서, 이하에서는 제1 테스트 단자부(TT1)를 중심으로 설명하기로 한다. 제1 테스트 단자부(TT1)에 대한 설명은 제2 테스트 단자부(TT2)에 적용될 수 있다.
제1 단자(191), 제2 단자(192), 제3 단자(193), 제4 단자(194) 및 제5 단자(195)는 각각 회로 필름(CF)의 제1 인 패드(I1), 제2 인 패드(I2), 제3 인 패드(I3), 제4 인 패드(I4) 및 제5 인 패드(I4)와 전기적으로 연결될 수 있다.
구체적으로, 제1 단자(191), 제2 단자(192), 제3 단자(193), 제4 단자(194) 및 제5 단자(195)와 제1 인 패드(I1), 제2 인 패드(I2), 제3 인 패드(I3), 제4 인 패드(I4) 및 제5 인 패드(I4)는 각각 서로 중첩되며, 직접 접촉하거나, 이방성 도전 필름을 통해 전기적으로 연결될 수 있다.
제1 테스트 단자부(TT1)에 인접하도록 제1 테스트 패드부(TP1)가, 제2 테스트 단자부(TT2)에 인접하도록 제2 테스트 패드부(TP2)가 배치될 수 있다.
제1 테스트 패드부(TP1) 및 제2 테스트 패드부(TP2)는 각각 제1 테스트 패드(T1), 제2 테스트 패드(T2), 제3 테스트 패드(T3), 제4 테스트 패드(T4) 및 제5 테스트 패드(T5)를 포함할 수 있다.
제1 테스트 패드부(TP1) 및 제2 테스트 패드부(TP2)는 실질적으로 동일할 수 있으므로, 이하 설명의 편의를 위해 제1 테스트 패드부(TP1)를 중심으로 설명하기로 한다.
제1 테스트 패드부(TP1)와 제1 테스트 단자부(TT1)는 전기적으로 연결될 수 있다. 이에 대해 구체적으로 설명하면,
제1 테스트 패드(T1), 제2 테스트 패드(T2), 제3 테스트 패드(T3), 제4 테스트 패드(T4) 및 제5 테스트 패드(T5)는 각각 제1 단자(191), 제2 단자(192), 제3 단자(193), 제4 단자(194) 및 제5 단자(195)와 연결될 수 있다.
이를 위해, 제1 테스트 패드(T1)와 제1 단자(191) 사이에는 제1 테스트 제1 테스트 라인(TL1)이, 제2 테스트 패드(T2)와 제2 단자(192)사이에는 제2 테스트 라인(TL2)이, 제3 테스트 패드(T3)와 제3 단자(193)사이에는 제3 테스트 라인(TL3)이, 제4 테스트 패드(T4)와 제4 단자(194) 사이에는 제4 테스트 라인(TL4)이, 제5 테스트 패드(T5)와 제5 단자(195) 사이에는 제5 테스트 라인(TL5)이 배치될 수 있다.
이하에서는 도 5를 참조하여, 일 실시예에 따른 표시 장치에 대해 설명한다. 일 실시예에서 제1 기판(110)은 회로 필름(CF)의 일측과 본딩되고, 인쇄회로기판(FPC)은 회로 필름(CF)의 타측과 본딩될 수 있다.
도 5는 제1 기판(110) 및 인쇄회로기판(FPC)이 회로 필름(CF)과 본딩된 상태를 도시한다.
일 실시예에서 제1 기판(110)과 회로 필름(CF)은 서로 본딩될 수 있다. 구체적으로, 제1 기판(110)의 출력 패드부(140)와 회로 필름(CF)의 제1 필름 패드부(FP1)가 서로 중첩되어 본딩될 수 있다.
제1 기판(110)의 출력 패드부(140)와 회로 필름(CF)의 제1 필름 패드부(FP1)가 이방성 도전 필름을 사이에 두고 본딩 될 수 있음은 앞서 설명한 바와 같다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치에는 제1 기판(110)의 출력 패드부(140)와 회로 필름(CF)의 제1 필름 패드부(FP1)가 중첩되는 제1 본딩 영역(341)이 정의될 수 있다.
일 실시예에서 제1 본딩 영역(341)은 서로 이격되며, 제1 본딩 영역(341)의 양측에 배치되는 제1 아웃 본딩 영역(451) 및 제2 아웃 본딩 영역(452)을 포함할 수 있다.
제1 아웃 본딩 영역(451)은 제1 검사 패드부(145)와 제1 아웃 패드부(OP1)가 중첩되는 영역으로 정의될 수 있다. 제2 아웃 본딩 영역(452)은 제2 검사 패드부(146)와 제2 아웃 패드부(OP2)가 중첩되는 영역일 수 있다.
즉 제1 아웃 본딩 영역(451)에서 제1 검사 패드부(145)와 제1 아웃 패드부(OP1)가 본딩되고, 제2 아웃 본딩 영역(452)에서 제2 검사 패드부(146)와 제2 아웃 패드부(OP2)가 중첩될 수 있다.
제1 아웃 본딩 영역(451) 및 제2 아웃 본딩 영역(452)은 각각 제1 아웃 본딩부(OB1), 제2 아웃 본딩부(OB2), 더미 아웃 본딩부(DOB) 및 제3 아웃 본딩부(OB3)를 포함할 수 있다.
제1 아웃 본딩부(OB1)는 제1 기판(110)의 제1 검사 패드(P1)와 회로 필름(CF)의 제1 아웃 패드(O1)가 본딩되어 이룰 수 있다. 즉, 제1 아웃 본딩부(OB1)는 서로 전기적으로 연결된 제1 검사 패드(P1)와 제1 아웃 패드(O1)를 포함할 수 있다.
제2 아웃 본딩부(OB2)는 제1 기판(110)의 제2 검사 패드(P2)와 회로 필름(CF)의 제2 아웃 패드(O2)가 본딩되어 이룰 수 있다. 즉, 제2 아웃 본딩부(OB2)는 서로 전기적으로 연결된 제2 검사 패드(P2)와 제2 아웃 패드(O2)를 포함할 수 있다.
더미 아웃 본딩부(DOB)는 제1 기판(110)의 더미 검사 패드(DP)와 회로 필름(CF)의 더미 아웃 패드(DO)가 본딩되어 이룰 수 있다. 즉, 더미 아웃 본딩부(DOB)는 서로 전기적으로 연결된 더미 검사 패드(DP)와 더미 아웃 패드(DO)를 포함할 수 있다.
제3 아웃 본딩부(OB3)는 제1 기판(110)의 제3 검사 패드(P3)와 회로 필름(CF)의 제3 아웃 패드(O3)가 본딩되어 이룰 수 있다. 즉, 제3 아웃 본딩부(OB3)는 서로 전기적으로 연결된 제3 검사 패드(P3)와 제3 아웃 패드(O3)를 포함할 수 있다.
일 실시예에서 인쇄회로기판(FPC)과 회로 필름(CF)은 서로 본딩될 수 있다. 구체적으로, 인쇄회로기판(FPC)의 기판 패드부(SP)와 회로 필름(CF)의 제2 필름 패드부(FP2)가 서로 중첩되어 본딩될 수 있다.
인쇄회로기판(FPC)의 기판 패드부(SP)와 회로 필름(CF)의 제2 필름 패드부(FP2)가 이방성 도전 필름을 사이에 두고 본딩 될 수 있음은 앞서 설명한 바와 같다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치에는 인쇄회로기판(FPC)의 기판 패드부(SP)와 회로 필름(CF)의 제2 필름 패드부(FP2)가 중첩되는 제2 본딩 영역(342)이 정의될 수 있다.
일 실시예에서 제2 본딩 영역(342)은 서로 이격되며, 제2 본딩 영역(342)의 양측에 배치되는 제1 인 본딩 영역(551) 및 제2 인 본딩 영역(552)을 포함할 수 있다.
제1 인 본딩 영역(551)은 회로 필름(CF)의 제1 인 패드부(IP1)와 인쇄회로기판(FPC)의 제1 테스트 단자부(TT1)가 중첩되는 영역으로 정의될 수 있다.
제2 인 본딩 영역(552)은 회로 필름(CF)의 제2 인 패드부(IP2)와 인쇄회로기판(FPC)의 제2 테스트 단자부(TT2)가 중첩되는 영역으로 정의될 수 있다.
제1 인 본딩 영역(551) 및 제2 인 본딩 영역(552)은 제1 인 본딩부(IB1), 제2 인 본딩부(IB2), 제3 인 본딩부(IB3), 제4 인 본딩부(IB4) 및 제5 인 본딩부(IB5)를 포함할 수 있다.
제1 인 본딩부(IB1)는 회로 필름(CF)의 제1 인 패드(I1)와 인쇄회로기판(FPC)의 제1 단자(191)가 본딩되어 이룰 수 잇다. 즉, 제1 인 본딩부(IB1)는 서로 전기적으로 연결된 제1 인 패드(I1)와 제1 단자(191)를 포함할 수 있다.
제2 인 본딩부(IB2)는 회로 필름(CF)의 제2 인 패드(I2)와 인쇄회로기판(FPC)의 제2 단자(192)가 본딩되어 이룰 수 잇다. 즉, 제2 인 본딩부(IB2)는 서로 전기적으로 연결된 제2 인 패드(I2)와 제2 단자(192)를 포함할 수 있다.
제3 인 본딩부(IB3)는 회로 필름(CF)의 제3 인 패드(I3)와 인쇄회로기판(FPC)의 제3 단자(193)가 본딩되어 이룰 수 잇다. 즉, 제3 인 본딩부(IB3)는 서로 전기적으로 연결된 제3 인 패드(I1)와 제3 단자(193)를 포함할 수 있다.
제4 인 본딩부(IB4)는 회로 필름(CF)의 제4 인 패드(I4)와 인쇄회로기판(FPC)의 제4 단자(194)가 본딩되어 이룰 수 잇다. 즉, 제4 인 본딩부(IB4)는 서로 전기적으로 연결된 제4 인 패드(I1)와 제4 단자(194)를 포함할 수 있다.
제5 인 본딩부(IB5)는 회로 필름(CF)의 제5 인 패드(I5)와 인쇄회로기판(FPC)의 제5 단자(195)가 본딩되어 이룰 수 잇다. 즉, 제5 인 본딩부(IB5)는 서로 전기적으로 연결된 제5 인 패드(I5)와 제5 단자(195)를 포함할 수 있다.
이하에서는 도 6을 참조하여, 본 발명의 일 실시예에 따른 표시 장치와 일 실시예에 따른 표시 장치의 저항 측정 방법에 대해 설명하기로 한다.
도 6은 도 5의 'A'부분을 확대한 배치도이다.
도 6을 참조하면, 제1 아웃 본딩 영역(451)과 제1 인 본딩 영역(551) 사이에는 제1 라인(L1), 제2 라인(L2), 더미 라인(DL) 및 제3 라인(L3)이 배치될 수 있다.
제1 라인(L1)은 제1 아웃 본딩부(OB1)와 제1 인 본딩부(IB1) 및 제2 인 본딩부(IB2)를 전기적으로 연결할 수 있다. 이를 위해, 제1 라인(L1)은 제1 분기점(BP1)에서 제1 서브 라인(241) 및 제2 서브 라인(242)으로 분기될 수 있다. 이 때, 제1 서브 라인(241)은 제1 인 본딩부(IB1)와 전기적으로 연결되고, 제2 서브 라인(242)은 제2 인 본딩부(IB2)와 전기적으로 연결될 수 있다.
제2 라인(L2)은 제2 아웃 본딩부(OB2)와 제3 인 본딩부(IB3) 및 제4 인 본딩부(IB4)를 전기적으로 연결할 수 있다.
이를 위해 제2 라인(L2)은 제2 분기점(BP2)에서 제3 서브 라인(243) 및 제4 서브 라인(244)로 분기될 수 있다. 이 때, 제3 서브 라인(243)은 제3 인 본딩부(IB3)와 전기적으로 연결되고, 제4 서브 라인(244)은 제4 인 본딩부(IB4)와 전기적으로 연결될 수 있다.
일 실시예에서 더미 아웃 본딩부(DOB)로부터 더미 라인(DL)이 연장될 수 있다. 다만, 더미 라인(DL)은 복수의 인 본딩부와 전기적으로 접촉하지 않을 수 있다.
제3 라인(L3)은 제3 아웃 본딩부(OB3)와 제5 인 본딩부(IB5)를 전기적으로 연결할 수 있다.
이어서, 본 발명의 일 실시예에 따른 저항 측정 방법에 대해 설명하기로 한다.
저항 측정 방법을 설명하기 위해 몇 가지 사항을 가정할 수 있다. 일 실시예에서 제1 테스트 라인(TL1) 내지 제5 테스트 라인(TL5)은 실질적으로 동일한 길이를 가질 수 있다. 이에 따라 제1 테스트 라인(TL1) 내지 제5 테스트 라인(TL5)의 저항은 실질적으로 동일한 것으로 가정할 수 있다.
제1 인 본딩부(IB1) 내지 제5 인 본딩부(IB5)는 실질적으로 동일한 형상을 가질 수 있으며, 이에 따라, 각각의 저항은 실질적으로 동일할 수 있다. 또한, 차이가 있더라도, 그 차이는 무시할 수준일 수 있다.
제1 아웃 본딩부(OB1) 내지 제3 아웃 본딩부(OB3)는 실질적으로 동일한 형상을 가질 수 있으며, 이에 따라 각각의 저항은 실질적으로 동일할 수 있다. 또한, 차이가 있더라도, 그 차이는 무시할 수준일 수 있다.
도 6에서 가로 방향으로 연장되는 배선은 그 연장 길이가 세로 방향의 연장 길이에 비해 무시할 수준으로 작을 수 있다. (배선 pitch 간 간격이 매우 좁기 때문) 따라서, 가로 방향으로 연장되는 배선에 걸리는 저항은 무시할 수준일 수 있다.
일 실시예에 따른 저항 측정 방법은 제1 테스트 패드(T1)에 2 단자를 갖는 전압계의 일 단자를 연결하고, 제2 테스트 패드(T2)에 타 단자를 연결하여, 제1 테스트 라인(TL1), 제2 테스트 라인(TL2), 제1 인 본딩부(IB1) 및 제2 인 본딩부(IB2)에 걸리는 저항을 측정하는 단계를 포함할 수 있다. 설명의 편의 상 제1 테스트 라인(TL1), 제2 테스트 라인(TL2), 제1 인 본딩부(IB1) 및 제2 인 본딩부(IB2)에 걸리는 저항을 제1 저항으로 지칭하기로 한다.
제1 테스트 패드(T1)에 2 단자를 갖는 전압계의 일 단자를 연결하고, 제2 테스트 패드(T2)에 타 단자를 연결하면, 제1 테스트 라인(TL1), 제2 테스트 라인(TL2), 제1 인 본딩부(IB1) 및 제2 인 본딩부(IB2)를 포함하는 폐회로가 형성된다. 이 경우, 폐회로의 전압을 측정하면, 제1 저항을 측정할 수 있다.
일 실시예에 따른 저항 측정 방법은 제3 테스트 패드(T3)에 2단자를 갖는 전압계의 일 단자를 연결하고, 제4 테스트 패드(T4)에 타 단자를 연결하여, 제3 테스트 라인(TL), 제3 인 본딩부(IB3), 제3 서브 라인(243), 제4 서브 라인(244), 제4 인 본딩부(IB4) 및 제4 테스트 라인(TL4)의 저항을 측정하는 단계를 포함할 수 있다. 설명의 편의 상 제3 테스트 라인(TL), 제3 인 본딩부(IB3), 제3 서브 라인(243), 제4 서브 라인(244), 제4 인 본딩부(IB4) 및 제4 테스트 라인(TL4)의 저항을 제2 저항으로 지칭하기로 한다.
제3 테스트 패드(T3)에 2단자를 갖는 전압계의 일 단자를 연결하고, 제4 테스트 패드(T4)에 타 단자를 연결하면, 제3 테스트 라인(TL), 제3 인 본딩부(IB3), 제3 서브 라인(243), 제4 서브 라인(244), 제4 인 본딩부(IB4) 및 제4 테스트 라인(TL4)을 포함하는 폐회로가 형성된다. 이 경우, 폐회로의 전압을 측정하면, 제2 저항을 측정할 수 있다.
상술한 가정 하에서 제2 저항에서 제1 저항을 뺀 값은 제3 서브 라인(243)에 걸리는 저항과 제4 서브 라인(244)에 걸리는 저항의 합과 실질적으로 동일할 수 있다. 즉, 상기한 저항 측정 방법을 통해 회로 필름(CF)에 형성된 도전 라인의 저항을 측정할 수 있다.
본 발명의 일 실시예에 따른 저항 측정 방법은 4단자를 포함하는 저항 검사기를 이용하여 제2 아웃 본딩부(OB2)의 저항을 측정하는 단계를 포함할 수 있다.
저항 검사기는 제1 단자 및 제2 단자를 포함하는 전류계 및 제3 단자 및 제4 단자를 포함하는 전압계를 포함할 수 있다.
일 실시예에서 제1 단자 및 제2 단자를 각각 제2 테스트 패드(T2) 및 제3 테스트 패드(T3)에 연결하고, 제3 단자를 제4 테스트 패드(T4)에, 제4 단자를 제5 테스트 패드(T5)에 연결할 수 있다.
이 경우, 전류계가 일정 전류를 흘려주면, 제2 테스트 라인(TL2), 제2 인 본딩부(IB2), 제1 라인(L1), 제1 아웃 본딩부(OB1), 제2 아웃 본딩부(OB2)를 포함하는 회로가 형성된다. 이때, 제4 테스트 단자(T4)와 이어지는 제4 서브 라인(244)과 제5 테스트 단자(T5)와 이어지는 브릿지(BR) 및 전압계는 제2 아웃 본딩부(OB2)를 기준으로 병렬 연결된다. 즉, 제4 테스트 단자(T4) 및 제5 테스트 단자(T5)에 연결되는 전압계를 이용하여 제2 아웃 본딩부(OB2)에 걸리는 저항을 측정할 수 있다.
이하에서는, 본 발명의 다른 실시예에 따른 표시 장치에 대해 설명하기로 한다. 이하에서 설명하는 구성의 일부는 앞서 본 발명의 일 실시예에 따른 표시 장치에서 설명한 구성과 실질적으로 동일할 수 있으며, 중복 설명을 피하기 위해 일부 구성에 대한 설명은 생략될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 7을 참조하면, 일 실시예에서 제1 기판(110_2) 상에는 봉지막(300)이 배치될 수 있다.
봉지층(300)은 외부로부터 유입될 수 있는 수분 및 공기 등이 유기 발광 소자(OLED)에 침투하는 것을 방지할 수 있다. 봉지층(300)은 일 실시예로 제1 무기층(301), 유기층(302) 및 제2 무기층(303)을 포함할 수 있다.
제1 무기층(301)은 공통 전극(280) 상에 배치될 수 있다. 제1 무기층(301)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
유기층(302)은 제1 무기층(301) 상에 배치될 수 있다. 유기층(302)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트로 이루어진 군에서 선택된 어느 하나를 포함하여 이루어질 수 있다. 유기층(302)은 화소 정의막(260)에 의한 단차를 평탄화시킬 수 있다.
제2 무기층(303)은 유기층(302) 상에 배치될 수 있다. 제2 무기층(303)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
한편, 도 7에서는 제1 무기층(301), 유기층(302) 및 제2 무기층(303)이 각각 단일 층인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 즉, 제1 무기층(301), 유기층(302) 및 제2 무기층(303) 중 적어도 하나의 층은 다층 구조로 형성될 수도 있다.
봉지층(300)은 다른 실시예로 HMDSO층(Hexamethyldisiloxane layer)을 포함할 수 있다. 보다 상세하게는, 봉지층(300)은 제1 무기층(301), 제2 무기층(303) 및 상기 제1 무기층(301)과 제2 무기층(303) 사이에 배치되는 HMDSO층을 포함할 수 있다. 즉, 전술한 유기층(302)이 HMDSO층으로 대체될 수 있다.
상기 HMDSO층은 일 실시예로 제1 무기층(301) 형성 이후, 동일한 챔버(chamber)를 통해 형성될 수 있다. 이를 통해, 봉지층(300) 형성 공정을 간소화할 수 있다. 또한, 스트레스(stress)를 흡수할 수 있는 HMDSO층을 포함함으로써, 봉지층(300)은 충분한 유연성을 가질 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 배치도이다. 도 8은 도 6의 실시예의 변형예이다.
도 8을 참조하면, 더미 아웃 본딩부(DOB)가 제1 아웃 본딩부(OB1) 와 제2 아웃 본딩부(OB2) 사이에 배치되는 점이 도 6의 실시예와 다른 점이다. 더미 아웃 본딩부(DOB)의 위치를 제외한 나머지 구성은 도 6에서 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 배치도이다. 도 9는 도 6의 실시예의 변형예이다.
도 9를 참조하면, 일 실시예에서 더미 아웃 본딩부(DOB)는 생략될 수 있다.
이 경우, 제1 아웃 본딩 영역(451)은 연속적으로 배치되는 제1 본딩부(OB1), 제2 본딩부(OB2) 및 제3 본딩부(OB3)를 포함할 수 있다.
더미 아웃 본딩부(DOB)가 생략된 점을 제외하고는 도 6의 실시예와 실질적으로 동일할 수 있다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다. 도 10은 본 발명의 일 실시예에 따른 표시 장치의 제1 검사 패드부(145)를 확대한 도면이다.
도 10을 참조하면, 일 실시예에서 브릿지(BR1)는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)를 전기적으로 연결시킬 수 있다.
일 실시예에서 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)는 화소부(PX)의 소스 전극(SE) 또는 드레인 전극(DE)과 동일 물질로 이루어질 수 있다. 또한, 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)는 화소부(PX)의 소스 전극(SE) 또는 드레인 전극(DE)과 동일층에 형성될 수 있다.
일 실시예에서 브릿지(BR1)는 화소부(PX)의 소스 전극(SE) 또는 드레인 전극(DE)과 동일한 물질로 이루어질 수 있다.
즉, 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)와 브릿지(BR1)는 동일층에 동일한 물질로 형성될 수 있다.
다시 말하면, 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)와 브릿지(BR1)는 일체로 형성될 수 있다.
도 10의 브릿지는 도 6의 실시예와 대응될 수 있다. 즉, 더미 패드(DP)는 제2 검사 패드(P2)와 제3 검사 패드(P3) 사이에 배치되며, 브릿지(BR1)와 전기적으로 연결되지 않을 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 부분 확대도이다. 도 11은 도 10의 변형예이다.
일 실시예에서 더미 패드(DP)는 생략될 수 있다. 이에 따라, 제1 검사 패드부(146)는 연속적으로 배열되는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)를 포함할 수 있다.
일 실시예에서 브릿지(BR2)는 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)와 동일층에 동일 물질로 형성될 수 있다. 즉, 제1 검사 패드(P1), 제2 검사 패드(P2) 및 제3 검사 패드(P3)와 브릿지(BR2)는 일체로 형성될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 제1 기판;
CF: 회로 필름
FPC: 인쇄회로기판
145: 제1 검사 패드
TP1: 제1 테스트 패드부
BR: 브릿지
BP1: 제1 분기점
BP2: 제2 분기점

Claims (20)

  1. 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판과 연결되는 회로 필름; 상기 회로 필름과 연결되는 인쇄회로기판; 및
    비표시 영역에 배치되는 제1 검사 패드, 제2 검사 패드 및 제3 검사 패드 와 상기 제1 검사 패드, 상기 제2 검사 패드 및 상기 제3 검사 패드를 전기적으로 연결하는 브릿지; 를 포함하되,
    상기 회로 필름은 상기 제1 검사 패드와 연결되는 제1 라인;
    상기 제2 검사 패드와 연결되는 제2 라인;
    상기 제3 검사 패드와 연결되는 제3 라인; 및
    상기 제1 라인, 상기 제2 라인 및 상기 제3 라인 중 선택된 어느 하나 이상을 두 개의 서브 라인으로 분기시키는 분기점;을 포함하며,
    상기 인쇄회로기판은 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인과 연결되는 테스트 패드부;를 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 분기점은 상기 제1 라인을 제1 서브 라인 및 제2 서브 라인으로 분기시키는 제1 분기점 및 상기 제2 라인을 상기 제3 서브 라인 및 제4 서브 라인으로 분기시키는 제2 분기점을 포함하는 표시 장치.
  3. 제2항에 있어서,
    상기 테스트 패드부는 제1 테스트 패드, 제2 테스트 패드, 제3 테스트 패드, 제4 테스트 패드 및 제5 테스트 패드를 포함하고,
    상기 제1 서브 라인은 상기 제1 테스트 패드와 연결되고, 상기 제2 서브 라인은 상기 제2 테스트 패드와 연결되고, 상기 제3 서브 라인은 상기 제3 테스트 패드와 연결되고, 상기 제4 서브 라인은 상기 제4 테스트 패드와 연결되고, 상기 제3 라인은 상기 제5 테스트 패드와 연결되는 표시 장치.
  4. 제1항에 있어서,
    상기 제2 검사 패드와 상기 제3 검사 패드 사이에 배치되는 더미 검사 패드를 더 포함하는 표시 장치.
  5. 제1항에 있어서,
    상기 제1 검사 패드와 상기 제2 검사 패드 사이에 배치되는 더미 검사 패드를 더 포함하는 표시 장치.
  6. 제1항에 있어서,
    상기 회로 필름은 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인을 부분적으로 덮는 커버막을 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 분기점은 상기 커버막과 중첩되는 표시 장치.
  8. 제6항에 있어서,
    상기 회로 필름은 상기 제1 기판과 연결되는 필름 패드부를 더 포함하고, 상기 필름 패드부와 상기 분기점의 거리는 300㎛ 이상인 표시 장치.
  9. 제1항에 있어서,
    상기 브릿지는 상기 제1 검사 패드, 상기 제2 검사 패드 및 상기 제3 검사 패드와 일체로 형성되는 표시 장치.
  10. 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판과 연결되는 회로 필름;
    상기 회로 필름과 연결되는 인쇄회로기판;
    상기 제1 기판과 상기 회로 필름을 전기적으로 연결시키는 제1 아웃 본딩부, 제2 아웃 본딩부 및 제3 아웃 본딩부; 및
    상기 비표시 영역에 배치되며, 상기 제1 아웃 본딩부, 상기 제2 아웃 본딩부 및 상기 제3 아웃 본딩부를 전기적으로 연결시키는 브릿지;를 포함하고,
    상기 회로 필름은 상기 제1 아웃 본딩부와 연결되는 제1 라인;
    상기 제2 아웃 본딩부와 연결되는 제2 라인;
    상기 제3 아웃 본딩부와 연결되는 제3 라인; 및
    상기 제1 라인, 상기 제2 라인 및 상기 제3 라인 중 선택된 어느 하나 이상을 두 개의 서브 라인으로 분기시키는 분기점;을 포함하며,
    상기 인쇄회로기판은 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인과 연결되는 테스트 패드부를 포함하는 표시 장치. 표시 장치.
  11. 제10항에 있어서,
    상기 회로 필름과 상기 인쇄회로기판을 연결하며, 상기 제1 방향을 따라 배열되는 제1 인 본딩부, 제2 인 본딩부, 제3 인 본딩부, 제4 인 본딩부 및 제5 인 본딩부를 포함하는 표시 장치.
  12. 제12항에 있어서,
    상기 분기점은 상기 제1 라인을 제1 서브 라인 및 제2 서브 라인으로 분기시키는 제1 분기점 및 상기 제2 라인을 상기 제3 서브 라인 및 제4 서브 라인으로 분기시키는 제2 분기점을 포함하고,
    상기 제1 서브 라인은 상기 제1 인 본딩부와 연결되고, 상기 제2 서브 라인은 상기 제2 인 본딩부와 연결되고, 상기 제3 서브 라인은 상기 제3 인 본딩부와 연결되고, 상기 제4 서브 라인은 상기 제4 인 본딩부와 연결되고, 상기 제3 라인은 상기 제5 인 본딩부와 연결되는 표시 장치.
  13. 제13항에 있어서,
    상기 테스트 패드부는 제1 테스트 패드, 제2 테스트 패드, 제3 테스트 패드, 제4 테스트 패드 및 제5 테스트 패드를 포함하고,
    상기 제1 서브 라인은 상기 제1 테스트 패드와 연결되고, 상기 제2 서브 라인은 상기 제2 테스트 패드와 연결되고, 상기 제3 서브 라인은 상기 제3 테스트 패드와 연결되고, 상기 제4 서브 라인은 상기 제4 테스트 패드와 연결되고, 상기 제3 라인은 상기 제5 테스트 패드와 연결되는 표시 장치.
  14. 제10항에 있어서,
    상기 제2 아웃 본딩부와 상기 제3 아웃 본딩부 사이에 배치되는 더미 아웃 본딩부를 포함하는 표시 장치.
  15. 제10항에 있어서,
    상기 제1 아웃 본딩부와 상기 제2 아웃 본딩부 사이에 배치되는 더미 아웃 본딩부를 포함하는 표시 장치.
  16. 제10항에 있어서,
    상기 제1 기판과 상기 회로 필름이 중첩되는 제1 본딩 영역이 정의되고, 상기 제1 본딩 영역은 상기 브릿지와 부분적으로 중첩되는 표시 장치.
  17. 제10항에 있어서,
    상기 회로 필름은 상기 제1 라인, 상기 제2 라인 및 상기 제3 라인을 부분적으로 덮는 커버막을 포함하는 표시 장치.
  18. 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판과 연결되는 회로 필름;
    상기 회로 필름과 연결되는 인쇄회로기판; 및
    상기 제1 기판과 상기 회로 필름을 전기적으로 연결시키는 제1 아웃 본딩부, 제2 아웃 본딩부 및 제3 아웃 본딩부;
    상기 회로 필름과 상기 인쇄회로기판을 전기적으로 연결시키는 제1 인 본딩부, 제2 인 본딩부, 제3 인 본딩부, 제4 인 본딩부 및 제5 인 본딩부; 및
    상기 제1 기판 상에 배치되며, 상기 제1 아웃 본딩부, 상기 제2 아웃 본딩부 및 상기 제3 아웃 본딩부를 전기적으로 연결시키는 브릿지; 를 포함하되,
    상기 회로 필름은 상기 제1 아웃 본딩부와 연결되는 제1 라인, 상기 제2 아웃 본딩부와 연결되는 제2 라인, 상기 제3 아웃 본딩부와 연결되는 제3 라인 및 상기 제1 라인을 제1 서브 라인과 제2 서브 라인으로 분기시키는 제1 분기점 및 상기 제2 라인을 제3 서브 라인과 제4 서브 라인으로 분기시키는 제2 분기점을 포함하고,
    상기 인쇄회로기판은 제1 테스트 패드, 제2 테스트 패드, 제3 테스트 패드, 제4 테스트 패드 및 제5 테스트 패드를 포함하되,
    상기 제1 서브 라인은 상기 제1 테스트 패드와 연결되고, 상기 제2 서브 라인은 상기 제2 테스트 패드와 연결되고, 상기 제3 서브 라인은 상기 제3 테스트 패드와 연결되고, 상기 제4 서브 라인은 상기 제4 테스트 패드와 연결되고, 상기 제3 라인은 상기 제5 테스트 패드와 연결되는 표시 장치를 준비하는 단계; 및 2 단자를 갖는 전압계의 각 단자를 제1 테스트 패드와 제2 테스트 패드에 연결하여 상기 제1 인 본딩부 및 상기 제2 인 본딩부에 걸리는 저항을 측정하는 단계를 포함하는 표시 장치 저항 측정 방법.
  19. 제18항에 있어서,
    2단자를 갖는 전압계의 각 단자를 상기 제3 테스트 패드 및 상기 제4 테스트 패드에 연결하여, 상기 제3 서브 라인 및 상기 제4 서브 라인에 걸리는 저항을 측정하는 단계를 포함하는 표시 장치 저항 측정 방법.
  20. 제18항에 있어서,
    4 단자를 갖는 저항 검사기의 각 단자를 상기 제2 테스트 패드, 상기 제3 테스트 패드, 상기 제4 테스트 패드 및 상기 제5 테스트 패드에 연결하여 상기 제2 아웃 본딩부에 걸리는 저항을 측정하는 단계를 더 포함하는 표시 장치 저항 측정 방법.
KR1020170108737A 2017-08-28 2017-08-28 표시 장치 KR102426607B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170108737A KR102426607B1 (ko) 2017-08-28 2017-08-28 표시 장치
US15/978,975 US11313891B2 (en) 2017-08-28 2018-05-14 Display device
CN201810980434.0A CN109427864B (zh) 2017-08-28 2018-08-27 显示装置和测量显示装置的电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170108737A KR102426607B1 (ko) 2017-08-28 2017-08-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20190025091A true KR20190025091A (ko) 2019-03-11
KR102426607B1 KR102426607B1 (ko) 2022-07-28

Family

ID=65435100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108737A KR102426607B1 (ko) 2017-08-28 2017-08-28 표시 장치

Country Status (3)

Country Link
US (1) US11313891B2 (ko)
KR (1) KR102426607B1 (ko)
CN (1) CN109427864B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11690168B2 (en) 2019-11-20 2023-06-27 Samsung Display Co., Ltd. Display device and an inspection method of a display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208141792U (zh) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
CN109658855B (zh) * 2019-01-25 2021-03-23 合肥京东方显示技术有限公司 阵列基板、显示模组及其测试方法、显示面板
JP7269055B2 (ja) 2019-03-25 2023-05-08 株式会社ジャパンディスプレイ 表示装置
CN110444135B (zh) * 2019-06-11 2022-12-23 重庆惠科金渝光电科技有限公司 一种显示装置及其检测方法和覆晶薄膜
CN110299377B (zh) * 2019-07-03 2022-12-16 京东方科技集团股份有限公司 显示基板及制造方法、显示装置
KR20210153794A (ko) * 2020-06-10 2021-12-20 삼성디스플레이 주식회사 표시 장치
WO2022000179A1 (zh) * 2020-06-29 2022-01-06 京东方科技集团股份有限公司 显示面板和显示装置
KR20220037534A (ko) * 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치
CN112540229A (zh) * 2020-12-02 2021-03-23 Tcl华星光电技术有限公司 显示装置以及显示装置的阻抗的检测方法
CN114286510B (zh) * 2021-12-28 2024-01-19 武汉天马微电子有限公司 线路板、显示模组及显示装置
CN116567922A (zh) * 2022-01-29 2023-08-08 京东方科技集团股份有限公司 柔性印刷电路板和显示触控装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079920A1 (en) * 2000-10-31 2002-06-27 Takashi Fujikawa Method for manufacturing a display device, and display device substrate
US20050127936A1 (en) * 2003-12-12 2005-06-16 Hui-Chang Chen Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
US20110175800A1 (en) * 2008-08-06 2011-07-21 Sharp Kabushiki Kaisha Method for testing liquid crystal display device and liquid crystal display device
US20130155037A1 (en) * 2011-12-20 2013-06-20 Na-Young Kim Organic light emitting display device having test pad

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313105B1 (ko) 1999-08-20 2001-11-07 김순택 액정디스플레이 패널과 그 구동소자 사이의 접촉 저항값 측정방법
KR100806910B1 (ko) 2002-01-31 2008-02-22 삼성전자주식회사 액정 표시 장치 및 이의 제조시의 본딩 상태 측정 방법
KR20060041447A (ko) 2004-11-09 2006-05-12 삼성전자주식회사 표시 패널과 구동소자간의 결합 저항 측정 방법 및 테스트패턴
JP4661300B2 (ja) 2005-03-28 2011-03-30 エプソンイメージングデバイス株式会社 液晶モジュール
JP2008233423A (ja) 2007-03-19 2008-10-02 Toshiba Matsushita Display Technology Co Ltd 平面表示装置、及び検査用配線構造
KR20080102039A (ko) * 2007-05-17 2008-11-24 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
JP5239428B2 (ja) 2008-03-19 2013-07-17 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
WO2010021075A1 (ja) 2008-08-20 2010-02-25 シャープ株式会社 表示装置及びその製造方法、並びにアクティブマトリクス基板
JP2010060865A (ja) 2008-09-04 2010-03-18 Epson Imaging Devices Corp 実装構造体、電気光学装置および電子機器
TWI405978B (zh) 2009-05-19 2013-08-21 Chunghwa Picture Tubes Ltd 阻抗量測裝置、顯示面板及接合阻抗的量測方法
KR101783953B1 (ko) 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR101812051B1 (ko) * 2011-04-07 2017-12-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2012226058A (ja) 2011-04-18 2012-11-15 Japan Display East Co Ltd 表示装置
KR20130076399A (ko) * 2011-12-28 2013-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR101934439B1 (ko) 2012-12-27 2019-03-25 엘지디스플레이 주식회사 본딩 불량 검출이 가능한 디스플레이 장치
KR102040660B1 (ko) 2013-04-10 2019-11-05 엘지디스플레이 주식회사 표시패널 검사장치 및 그를 구비한 표시패널
KR102073966B1 (ko) 2013-12-11 2020-02-06 삼성디스플레이 주식회사 표시 패널 검사 시스템
KR102210985B1 (ko) 2014-01-14 2021-02-03 삼성디스플레이 주식회사 구동집적회로, 이를 포함하는 표시장치 및 결합저항 측정 방법
KR102153553B1 (ko) 2014-03-26 2020-09-09 삼성디스플레이 주식회사 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
JP6532660B2 (ja) 2014-09-05 2019-06-19 株式会社半導体エネルギー研究所 試験方法
CN105788469B (zh) * 2014-12-24 2018-08-24 环视先进数字显示无锡有限公司 单色led复合面板显示模组制造方法
US9952265B2 (en) 2015-01-13 2018-04-24 Apple Inc. Method for measuring display bond resistances
KR102340938B1 (ko) 2015-09-17 2021-12-20 엘지디스플레이 주식회사 표시장치와 그 접촉 저항 측정 방법
KR102446666B1 (ko) 2015-10-23 2022-09-26 삼성디스플레이 주식회사 백라이트 유닛 및 그것을 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079920A1 (en) * 2000-10-31 2002-06-27 Takashi Fujikawa Method for manufacturing a display device, and display device substrate
US20050127936A1 (en) * 2003-12-12 2005-06-16 Hui-Chang Chen Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel
US20110175800A1 (en) * 2008-08-06 2011-07-21 Sharp Kabushiki Kaisha Method for testing liquid crystal display device and liquid crystal display device
US20130155037A1 (en) * 2011-12-20 2013-06-20 Na-Young Kim Organic light emitting display device having test pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11690168B2 (en) 2019-11-20 2023-06-27 Samsung Display Co., Ltd. Display device and an inspection method of a display device

Also Published As

Publication number Publication date
US20190064239A1 (en) 2019-02-28
CN109427864B (zh) 2023-08-22
US11313891B2 (en) 2022-04-26
KR102426607B1 (ko) 2022-07-28
CN109427864A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
KR102426607B1 (ko) 표시 장치
KR102351977B1 (ko) 표시 장치
KR100705870B1 (ko) 실장 구조체, 전기 광학 장치, 전기 광학 장치용 기판 및전자 기기
US10976848B2 (en) Display apparatus with touch sensor
KR102601293B1 (ko) 표시 장치, 표시 장치의 검사 장치 및 표시 장치의 검사 방법
KR102591761B1 (ko) 플렉서블 표시 장치
CN112684945B (zh) 显示面板、触控测试方法及电子设备
KR20200066500A (ko) 표시장치
WO2021232411A1 (zh) 显示基板、显示面板以及显示装置
JP7337882B2 (ja) 表示装置
CN112786657A (zh) 透明显示面板及包括该透明显示面板的透明显示装置
CN113764464A (zh) 显示设备
US20240147785A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
US20220199698A1 (en) Display device
KR102484901B1 (ko) 유기발광 표시장치
US20230240107A1 (en) Display device
US20240074298A1 (en) Display apparatus
US20220208879A1 (en) Display panel and display device
US11825708B2 (en) Display panel and display device including first and second wirings
WO2023000122A1 (zh) 显示基板、显示装置
WO2023060581A1 (zh) 显示基板及其制备方法、显示装置
US20230033385A1 (en) Transparent display device
CN115701317A (zh) 显示基板及其制作方法、显示装置
KR20240057845A (ko) 표시 장치
KR20230019345A (ko) 표시 패널 및 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant