KR20240057845A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240057845A
KR20240057845A KR1020220138552A KR20220138552A KR20240057845A KR 20240057845 A KR20240057845 A KR 20240057845A KR 1020220138552 A KR1020220138552 A KR 1020220138552A KR 20220138552 A KR20220138552 A KR 20220138552A KR 20240057845 A KR20240057845 A KR 20240057845A
Authority
KR
South Korea
Prior art keywords
touch
electrode
display area
layer
routing wire
Prior art date
Application number
KR1020220138552A
Other languages
English (en)
Inventor
안태준
최봉기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220138552A priority Critical patent/KR20240057845A/ko
Priority to CN202311387349.0A priority patent/CN117939952A/zh
Publication of KR20240057845A publication Critical patent/KR20240057845A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)

Abstract

본 명세서의 실시예에 따른 표시 장치는, 표시 영역과, 댐 구조물 및 패드부를 가지는 비표시 영역을 포함하는 기판, 표시 영역에서 제1 전극, 발광부, 및 제2 전극으로 이루어진 발광 소자를 포함하는 복수의 화소, 표시 영역 및 비표시 영역의 일부에 배치되는 봉지부, 봉지부 상에 배치되고, 제1 터치 버퍼층, 복수의 터치 연결 전극, 제2 터치 버퍼층, 터치 절연층, 복수의 터치 배선 및 터치 보호층으로 구성되는 터치부, 및 비표시 영역에서 복수의 터치 배선을 패드부 내에 배치되는 복수의 터치 패드 중 적어도 하나 이상과 전기적으로 연결하는 복수의 라우팅 배선을 포함하고, 비표시 영역은 절단면을 포함하고, 절단면에 봉지부가 노출되고, 터치 절연층의 끝단은 절단면으로부터 표시 영역 방향으로 이격될 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 명세서는 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시 장치에 대한 요구가 증가하고 있으며, 액정 표시 장치, 및 유기 발광 표시 장치 등과 같은 다양한 유형의 표시 장치(또는 디스플레이 장치)가 활용된다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display, LCD)등이 있다.
유기 발광 표시 장치는 액정 표시 장치에 비해 별도의 광원을 사용하지 않고 자발광하는 발광 소자를 사용하기 때문에 얇은 두께와 뛰어난 화질로 디스플레이 분야의 대세를 이루고 있다. 특히, 플렉서블 기판 위에 발광 소자를 형성할 수 있기 때문에 구부리거나 접는 등 다양한 형태로 화면을 구성할 수 있어 여러 표시 장치의 응용 제품에 적합하다.
유기 발광 표시 장치에는 표시 패널 및 다양한 기능을 제공하기 위한 다수의 컴포넌트들을 포함할 수도 있다. 다양한 종류의 부가 기능들, 예를 들면, 터치 센싱 또는 지문 식별 기능들을 제공하기 위한 다수의 주변회로들이 표시 장치에 포함될 수 있다. 일부 컴포넌트들은 표시 패널의 표시 영역(display area) 자체에 배치될 수 있고, 다른 일부 컴포넌트들은 표시 영역에 인접한 비표시 영역(non-display area) 상에 배치될 수도 있다.
표시 장치들이 다양해지면서 사용자들은 모바일 제품에 대해서 장치 대비 스크린 비율이 큰 것을 선호하게 되었다. 장치 대비 스크린 비율을 증가시키기 위한, 예를 들면, 표시 영역 대비 비표시 영역의 크기를 줄이는 내로우 베젤(narrow bezel)을 구현하려는 연구와 개발이 지속적으로 시도되고 있다.
본 명세서의 실시예에 따른 표시 장치는, 터치부의 구성을 변경하여 비표시 영역 내의 터치 라우팅 배선의 형상을 변형함으로써 터치 라우팅 배선이 배치되는 영역의 폭을 줄이고, 표시 패널의 절단 영역(또는 트리밍 영역)을 표시 영역에 더욱 근접하도록 배치함으로써 베젤의 폭을 감소시키는 구조를 제공할 수 있다. 또한, 변경된 터치부의 구성에 따른 신뢰성 저하를 최소화할 수 있는 구조를 제공할 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역과, 댐 구조물 및 패드부를 가지는 비표시 영역을 포함하는 기판, 표시 영역에서 제1 전극, 발광부, 및 제2 전극으로 이루어진 발광 소자를 포함하는 복수의 화소, 표시 영역 및 비표시 영역의 일부에 배치되는 봉지부, 봉지부 상에 배치되고, 제1 터치 버퍼층, 복수의 터치 연결 전극, 제2 터치 버퍼층, 터치 절연층, 복수의 터치 배선 및 터치 보호층으로 구성되는 터치부, 및 비표시 영역에서 복수의 터치 배선을 패드 영역 내에 배치되는 복수의 터치 패드 전극 중 적어도 하나 이상과 전기적으로 연결하는 복수의 라우팅 배선을 포함하고, 비표시 영역은 절단면을 포함하고, 절단면에 봉지부가 노출되고, 터치 절연층의 끝단은 절단면으로부터 표시 영역 방향으로 이격될 수 있다.
본 명세서의 실시예에 의하면, 터치 라우팅 배선이 배치되는 영역의 폭을 줄이고, 표시 영역에 더욱 근접하도록 표시 패널을 절단함으로써 베젤 영역을 최소화할 수 있다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 명세서의 실시예에 따른 표시 장치에서 하나의 화소를 구동하는 화소 구동 회로를 나타내는 회로도이다.
도 3은 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
도 4는 본 명세서의 실시예에 따른 도 3의 절단선 I-I'에 따른 단면도이다.
도 5는 본 명세서의 실시예에 따른 도 3의 절단선 II-II'에 따른 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서에서 "표시 장치"는 표시패널과 표시패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM), 유기발광 모듈(OLED Module), 양자점 모듈(Quantum Dot Module)과 같은 협의의 표시 장치를 포함할 수 있다. 그리고, LCM, OLED 모듈, QD 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 자동차용 장치(automotive display apparatus) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment display apparatus), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic apparatus) 등과 같은 세트 전자장치(set electronic apparatus) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.
따라서, 본 명세서에서의 표시 장치는 LCM, OLED 모듈, QD 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈, QD 모듈 등을 포함하는 응용제품 또는 최종소비자 장치인 세트 장치까지 포함할 수 있다.
그리고, 경우에 따라서는, 표시 패널과 구동부 등으로 구성되는 LCM, OLED 모듈, QD 모듈을 협의의 "표시 장치"로 표현하고, LCM, OLED 모듈, QD 모듈을 포함하는 완제품으로서의 전자장치를 "세트 장치"로 구별하여 표현할 수도 있다. 예를 들면, 협의의 표시 장치는 액정(LCD), 유기발광(OLED) 또는 양자점(Quantum Dot)의 표시 패널과, 표시 패널을 구동하기 위한 제어부인 소스 PCB를 포함하며, 세트 장치는 소스 PCB에 전기적으로 연결되어 세트 장치 전체를 제어하는 세트 제어부인 세트 PCB를 더 포함하는 개념일 수 있다.
본 실시예에서 사용되는 표시 패널은 액정 표시 패널, 유기전계발광(OLED; Organic Light Emitting Diode) 표시 패널, 양자점(QD; Quantum Dot) 표시 패널 및 전계발광 표시 패널(electroluminescent display panel) 등의 모든 형태의 표시 패널이 사용될 수 있다. 본 실시예의 표시 패널은 유기전계발광(OLED) 표시 패널용 플렉서블 기판과 하부의 백플레이트 지지구조로 베젤 벤딩을 할 수 있는 특정한 표시 패널에 한정되는 것은 아니다. 그리고, 본 명세서의 실시예에 따른 표시 장치에 사용되는 표시 패널의 형태나 크기에 한정되지 않는다.
예를 들면, 표시 패널이 유기전계발광(OLED) 표시 패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이와, 어레이 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 상에 배치되는 봉지 기판 또는 봉지층(Encapsulation) 등을 포함하여 구성될 수 있다. 봉지층은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들면 나노 사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
이하에서는, 터치부의 구성을 변경하여 비표시 영역 내의 터치 라우팅 배선의 형상을 변형함으로써 터치 라우팅 배선이 배치되는 영역의 폭을 줄이고, 표시 패널의 절단 영역(또는 트리밍 영역)을 표시 영역에 더욱 근접하도록 배치함으로써 베젤의 폭을 감소시키는 구조의 표시 장치의 실시예에 대해 자세히 설명하도록 한다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(100)는 기판(110) 상에 표시 패널(120), 게이트 구동부(130), 데이터 구동부, 봉지부(200), 댐 구조물(DAM), 및 터치부 등의 요소를 포함할 수 있다. 또한 표시 장치(100)는 터치부 상에 부착되는 편광 필름 등을 포함하는 광학 기능 필름, 광학 투명 접착제(Optically Clear Adhesive; OCA), 커버 기판, 및 보호 필름 등을 더 포함할 수 있다.
기판(110)은 표시 패널(120)이 포함되는 표시 영역(AA)과 게이트 구동부(130) 및 데이터 구동부 등을 포함하는 비표시 영역(NA)으로 구분될 수 있다.
기판(110)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다.
기판(110)은 가요성(flexibility)을 가지는 플라스틱 재질로 형성될 수도 있다. 예를 들면, 기판(110)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate), PES(polyethersulfone), PAR(polyarylate), PSF(polysulfone), COC(cyclic-olefin copolymer) 등의 재질로 단일층 또는 다중층의 형태로 형성될 수 있으며, 이에 한정되는 것은 아니다.
표시 패널(120)은 표시 영역(AA)에 배치된 복수의 화소 구동 회로를 포함하는 구동소자부와, 표시 영역(AA)에 배치된 복수의 발광 소자를 포함하는 발광소자부가 적층된 구조를 갖는다.
표시 영역(AA)에는 복수의 데이터 라인(DL), 복수의 게이트 라인(GL), 및 복수의 전원 공급 라인(PL)이 배치될 수 있다. 예를 들면, 복수의 데이터 라인(DL)은 행(Row) 또는 열(Column)로 배치될 수 있고, 복수의 게이트 라인(GL)은 열(Column) 또는 행(Row)으로 배치될 수 있다. 표시 패널(120)에서 복수의 데이터 라인(DL)과 복수의 게이트 라인(GL)이 교차로 배치되며 정의되는 영역에는 서브 화소(PX)가 배치될 수 있다.
기판(110)에 배치된 복수의 게이트 라인(GL)은 복수의 스캔 라인 및 복수의 발광제어라인 등을 포함할 수 있다. 복수의 스캔 라인 및 복수의 발광제어라인은 서로 다른 종류의 트랜지스터들(스캔 트랜지스터, 발광제어 트랜지스터)의 게이트 노드에 서로 다른 종류의 게이트 신호(스캔 신호, 발광제어 신호)를 전달하는 배선일 수 있다.
표시 영역(AA)은 복수의 서브 화소(PX)가 배치되어 영상이 표시되는 영역일 수 있다. 복수의 서브 화소(PX) 각각은 빛을 발광하는 개별 단위로, 복수의 서브 화소(PX) 각각에는 발광 소자 및 구동 회로가 형성될 수 있다. 예를 들면, 복수의 서브 화소(PX)에는 영상을 표시하기 위한 표시 소자(또는 발광 소자)와 표시 소자를 구동하기 위한 회로부가 배치될 수 있다. 예를 들면, 표시 장치(100)가 유기 발광 표시 장치인 경우, 표시 소자는 유기 발광 소자를 포함할 수 있고, 표시 장치(100)가 액정 표시 장치인 경우, 표시 소자는 액정 소자를 포함할 수 있다. 복수의 서브 화소(PX)는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소, 및/또는 백색 서브 화소 등을 포함할 수 있으며, 이에 제한되는 것은 아니다. 이하 본 실시예에서는 표시 소자가 유기 발광 소자인 유기 발광 표시 장치에 대하여 설명한다.
표시 영역(AA)의 서브 화소(PX)는 박막 트랜지스터(TFT 또는 TR)를 포함할 수 있다. 서브 화소(PX) 내의 박막 트랜지스터의 반도체층은 다결정 반도체 물질 및/또는 산화물 반도체 물질로 형성될 수 있고, 이에 제한되는 것은 아니다.
표시 패널(120)의 비표시 영역(NA)에는 표시 영역(AA)과 접속된 복수의 신호 라인 및 복수의 표시 패드 전극(D-PD)을 포함하는 배선부가 위치할 수 있다. 비표시 영역(NA)의 신호 라인들은 표시 영역(AA)의 신호 라인들(GL, DL, PL 등)과 각각 접속된 링크 라인 등을 포함할 수 있다. 비표시 영역(NA)의 일측부에 마련된 배선부에는 비표시 영역(NA)의 신호 라인들과 디스플레이 구동부의 접속을 위한 복수의 표시 패드 전극(D-PD)이 배치된다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)에 배치된 복수의 서브 화소(PX)를 구동하기 위한 다양한 배선, 구동 IC 등이 배치되는 영역일 수 있다.
비표시 영역(NA)은 표시 영역(AA)을 둘러싸는 영역일 수 있다. 예를 들면, 비표시 영역(NA)은 표시 영역(AA)으로부터 연장되는 영역일 수도 있고, 또는 복수의 서브 화소(PX)가 배치되지 않는 영역일 수도 있으며, 이에 제한되는 것은 아니다. 영상이 표시되지 않는 비표시 영역(NA)은 베젤 영역일 수 있고, 기판(110)이 벤딩되는 벤딩 영역(BA)을 더 포함할 수 있으며, 이에 제한되는 것은 아니다.
표시 패널(120)의 비표시 영역(NA)의 일측 또는 양측에는 표시 영역(AA)의 복수의 게이트 라인(GL)을 구동하는 게이트 구동부(130)가 배치될 수 있다. 복수의 박막 트랜지스터를 포함하는 게이트 구동부(130)는 표시 영역(AA)의 박막 트랜지스터 어레이와 함께 구동소자부에 형성될 수 있다. 게이트 구동부(130)는 비표시 영역(NA)에 배치된 복수의 게이트 제어 라인(GCL) 및 복수의 표시 패드 전극(D-PD)을 통해 디스플레이 구동부로부터 제어 신호들을 공급받는다.
디스플레이 구동부는 표시 패드 전극(D-PD)이 위치하는 배선부 상에 실장되거나, 회로 필름에 실장되고, 이방성 도전 필름을 통해 복수의 표시 패드 전극(D-PD)과 접속될 수 있다. 회로 필름은 COF(Chip On Film), FPC(Flexible Printed Circuit), FFC(Flexible Flat Cable) 중 어느 하나일 수 있고, 이에 제한되는 것은 아니다. 디스플레이 구동부는 타이밍 컨트롤러, 감마 전압 생성부, 및 데이터 구동부 등을 포함할 수 있다.
게이트 구동부(130)는 박막 트랜지스터(TFT 또는 TR)로 구성되는 게이트 구동 회로(또는 스캔 구동 회로)를 포함할 수 있다. 게이트 구동 회로는 다결정 반도체 물질을 반도체층으로 사용하는 박막 트랜지스터로 구성될 수 있고, 산화물 반도체 물질을 반도체층으로 사용하는 박막 트랜지스터로 구성될 수도 있으며, 다결정 반도체층을 갖는 박막 트랜지스터와 산화물 반도체층을 갖는 박막 트랜지스터의 한 쌍으로 구성될 수도 있다. 비표시 영역(NA)과 표시 영역(AA)에 배치된 각각의 박막 트랜지스터에 동일한 반도체 물질을 사용하는 경우에는 동일한 공정에서 동시에 형성할 수 있다.
게이트 구동 회로를 포함한 게이트 구동부(130)는 게이트 라인(GL)의 한 종류인 복수의 스캔 라인으로 스캔 신호들을 출력하는 스캔 구동 회로와 게이트 라인의 다른 종류인 복수의 발광제어 라인으로 발광제어 신호들을 출력하는 발광 구동 회로를 포함할 수 있다.
게이트 구동 회로는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있고, 본 명세서의 실시예에 따른 표시 장치(100)와 같이, 표시 패널(120) 형성 공정 내에서 GIP(Gate In Panel) 형태로 구현되어 기판(110) 상에 직접 배치될 수 있다. 게이트 구동 회로를 포함한 게이트 구동부(130)는 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 복수의 게이트 라인(GL)에 순차적으로 공급할 수 있다.
디스플레이 구동부는 데이터 구동 회로를 포함할 수 있다. 데이터 구동 회로는 기판(110) 내의 비표시 영역(NA)에 배치되거나, 기판(110) 외에 배치되면서 기판(110)의 비표시 영역(NA)에 배치된 표시 패드 전극(D-PD)과 연결되도록 구성될 수 있다. 데이터 구동 회로는 게이트 구동 회로에 의해 특정 게이트 라인(GL)이 열리면, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 해당 데이터 라인(DL)으로 공급할 수 있다.
데이터 라인(DL)은 벤딩 영역(BA)을 통과하도록 배치될 수 있으며, 다양한 데이터 라인(DL)이 배치되어 표시 패드 전극(D-PD)과 연결될 수 있다.
벤딩 영역(BA)은 기판(110)이 벤딩(bending)되는 영역일 수 있다. 기판(110)은 벤딩 영역(BA)을 제외한 영역에서는 평탄한 상태로 유지될 수 있다.
표시 패널(120) 상에 배치되는 봉지부(200)는 표시 영역(AA) 전체와 오버랩하고, 비표시 영역(NA)으로 연장되어, 비표시 영역(NA)에 배치된 댐 구조물(DAM)과 오버랩하게 배치될 수 있다. 봉지부(200)는 표시 패널(120)의 발광소자부를 밀봉하여 보호할 수 있다. 봉지부(200)는 수분 및 산소 침투를 차단하는 복수의 무기 봉지층과, 파티클 유입이나 유동을 차단하는 적어도 하나의 유기 봉지층의 적층 구조를 포함할 수 있다. 예를 들면, 봉지부(200)는 낮은 두께의 무기 봉지층들 사이에 파티클을 충분히 덮을 정도의 높은 두께를 갖는 유기 봉지층이 배치된 구조를 가질 수 있다. 유기 봉지층은 파티클 커버층(Particle Cover Layer; PCL)일 수 있고, 이에 한정되는 것은 아니다.
댐 구조물(또는 댐부)(DAM)는 비표시 영역(NA)에 배치되어 봉지부(200) 중 유기 봉지층의 단부를 구속함으로써 유기 봉지층의 흘러내림이나 무너짐을 방지할 수 있다. 예를 들면, 댐 구조물(DAM)은 표시 패널(120)의 표시 영역(AA)과 게이트 구동부(130)를 포함하는 영역을 둘러싸는 폐루프 형태의 복수의 댐(DAM1, DAM2)을 포함할 수 있다.
도 2는 본 명세서의 실시예에 따른 표시 장치에서 하나의 서브 화소(PX)를 구동하는 화소 구동 회로를 나타내는 회로도이다.
도 2를 참조하면, 본 명세서의 실시예에 따른 화소 구동 회로는 화소(또는 픽셀, 또는 서브 화소, 또는 서브 픽셀)(PX)가 7개의 박막 트랜지스터와 하나의 스토리지 커패시터(Cst)로 구성될 수 있다. 예를 들면, 7개의 박막 트랜지스터 중 하나는 구동 박막 트랜지스터(D-TFT)이고 나머지는 내부 보상을 위한 스위칭 박막 트랜지스터(T2~T7)일 수 있다.
본 명세서의 실시예에 따른 화소 구동 회로는 구동 박막 트랜지스터(D-TFT) 및 구동 박막 트랜지스터(D-TFT)에 인접한 스위칭 박막 트랜지스터(T3)의 반도체층이 각각 산화물 반도체층으로 구성되고, 나머지 스위칭 박막 트랜지스터 중 적어도 하나는 반도체층이 다결정 반도체층으로 구성될 수 있으며, 이에 제한되는 것은 아니다. 각각의 박막 트랜지스터는 P형 박막 트랜지스터 또는 N형 박막 트랜지스터일 수 있다.
N형 박막 트랜지스터는 반도체층으로 반도체성 산화물을 이용하여 형성되는 산화물 트랜지스터로 이루어질 수 있다. 예를 들면, 산화물 트랜지스터는 인듐, 갈륨, 아연 산화물 또는 IGZO와 같은 반도체성 산화물로부터 형성된 채널을 갖는 트랜지스터일 수 있다.
P형 박막 트랜지스터는 반도체층으로 실리콘과 같은 반도체를 이용하여 형성되는 다결정 트랜지스터일 수 있다. 예를 들면, 다결정 트랜지스터는 LTPS 또는 저온 폴리 실리콘으로 지칭되는 저온 프로세스를 이용하여 형성된 폴리 실리콘 채널을 갖는 트랜지스터일 수 있다.
산화물 트랜지스터는 다결정 트랜지스터보다 상대적으로 누설 전류가 낮은 특징을 갖는다.
제2 트랜지스터(T2)는 구동 박막 트랜지스터(D-TFT)의 제1 노드(N1)와 데이터 라인(DL) 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 구동 박막 트랜지스터(D-TFT)의 제1 노드(N1)는 구동 박막 트랜지스터(D-TFT)의 소스 노드 또는 드레인 노드일 수 있다. 제2 트랜지스터(T2)는 제2 스캔 신호(Scan2[n])에 의해 동작 타이밍이 제어될 수 있다. 제2 트랜지스터(T2)에 턴-온 레벨 전압의 제2 스캔 신호(Scan2[n])가 인가되면, 구동 박막 트랜지스터(D-TFT)의 제1 노드(N1)에는 데이터 전압(Vdata)가 인가된다.
제5 트랜지스터(T5)는 구동 박막 트랜지스터(D-TFT)의 제1 노드(N1)와 고전위 구동 전압(VDDEL) 라인 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 제5 트랜지스터(T5)는 발광 신호(EM)에 의해 동작 타이밍이 제어될 수 있다. 제5 트랜지스터(T5)에 턴-온 전압 레벨의 발광 신호(EM[n])가 인가되면, 구동 박막 트랜지스터(D-TFT)의 제1 노드(N1)에는 고전위 구동 전압(VDDEL)이 인가된다.
스토리지 커패시터(Cst)는 구동 트랜지스터(D-TFT)의 게이트 노드에 데이터 전압(Vdata)에 대응하는 전압을 하나의 프레임 기간 동안 인가하기 위하여 구성될 수 있다. 스토리지 커패시터(Cst)는 구동 박막 트랜지스터(D-TFT)의 제2 노드(N2)에 전기적으로 연결되는 일단과, 고전위 구동 전압(VDDEL) 라인에 전기적으로 연결되는 타단을 포함할 수 있다. 구동 박막 트랜지스터(D-TFT)의 제2 노드(N2)는 구동 박막 트랜지스터(D-TFT)의 게이트 노드일 수 있다.
제3 트랜지스터(T3)는 구동 박막 트랜지스터(D-TFT)의 제2 노드(N2)와 제3 노드(N3) 사이에 전기적으로 연결된다. 제3 트랜지스터(T3)는 제1 스캔 신호(Scan1)에 의해 동작 타이밍이 제어될 수 있다. 구동 박막 트랜지스터(D-TFT)의 제3 노드(N3)는, 구동 박막 트랜지스터(D-TFT)의 소스 노드 또는 드레인 노드 중 다른 하나의 노드일 수 있다.
제3 트랜지스터(T3)는 산화물 트랜지스터일 수 있다. 산화물 트랜지스터는 누설 전류가 낮은 특징으로 인해, 구동 박막 트랜지스터(D-TFT)의 제2 노드(N2)의 전압 레벨은 일정하게 유지될 수 있다. 이에 의해, 매 프레임마다 영상 표시를 위한 데이터 전압(Vdata)이 인가되지 않더라도 서브 화소(PX)는 이전 프레임에 입력된 영상 표시를 위한 데이터 전압(Vdata)에 기초하여 화면에 영상을 표시할 수 있다.
제4 트랜지스터(T4)는 구동 박막 트랜지스터(D-TFT)의 제3 노드(N3)와 초기화 전압(Vini) 라인 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 제4 트랜지스터(T4)는 제3 스캔 신호(Scan3[n])에 의해 제어될 수 있다. 턴-온 레벨 전압의 제3 스캔 신호(Scan3[n])가 인가되면 구동 박막 트랜지스터(D-TFT)의 제3 노드(N3)에는 초기화 전압(Vini)이 인가된다.
제6 트랜지스터(T6)는 구동 박막 트랜지스터(D-TFT)의 제3 노드(N3)와 발광 소자(ED)의 제1 전극 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 제6 트랜지스터(T6)는 제4 노드(N4)를 포함하며, 제6 트랜지스터(T6)의 제4 노드(N4)에서 발광 소자(ED)의 제1 전극과 전기적으로 연결된다. 제6 트랜지스터(T6)의 제4 노드(N4)는 제6 트랜지스터(T6)의 소스 노드 또는 드레인 노드일 수 있다. 발광 소자(ED)의 제1 전극은 애노드 전극 또는 캐소드 전극일 수 있다. 이하에서는, 발광 소자(ED)의 제1 전극은 애노드 전극인 것으로 가정하고 설명한다.
제6 트랜지스터(T6)는 발광 신호(EM[n])에 의해 동작 타이밍이 제어될 수 있다. 제6 트랜지스터(T6)의 동작 타이밍을 제어하는 발광 신호(EM[n])는, 제5 트랜지스터(T5)의 동작 타이밍을 제어하는 발광 신호(EM[n])와 동일할 수 있다. 제6 트랜지스터(T6)의 게이트 노드와 제5 트랜지스터(T5)의 게이트 노드는 하나의 발광 신호(EM[n]) 라인에 전기적으로 연결될 수 있다.
제7 트랜지스터(T7)는 발광 소자(ED)의 제1 전극과 리셋 전압(VAR) 라인 사이의 전기적 연결을 스위칭하기 위해 구성될 수 있다. 발광 소자(ED)의 제1 전극이 애노드 전극인 경우, 리셋 전압(VAR)은 애노드 리셋 전압(VAR; Anode Reset Voltage)일 수 있다.
제7 트랜지스터(T7)는 제3 스캔 신호(Scan3[n+1])에 의해 동작 타이밍이 제어될 수 있다. 제7 트랜지스터(T7)의 동작 타이밍을 제어하는 제3 스캔 신호(Scan3[n+1])는, 다른 서브 화소(PX)의 제4 트랜지스터(T4)의 동작 타이밍을 제어하는 제3 스캔 신호(Scan3)와 동일한 신호일 수 있다.
예를 들면, n(n은 1 이상의 정수)번째 게이트 라인과 전기적으로 연결된 서브 화소(PX)에 포함된 제7 트랜지스터(T7)에는 제3 스캔 신호(Scan3[n+1])가 인가될 수 있다. 서브 화소(PX)에 인가되는 제3 스캔 신호(Scan3[n+1])는, n+1 번째 게이트 라인에 위치하는 서브 화소(PX)에 포함된 제4 트랜지스터(T4)에 인가되는 제3 스캔 신호(Scan3[n])와 동일한 신호일 수 있다.
발광 소자(ED) 또는 유기 발광 소자(OLED)의 제1 전극은 제6 트랜지스터(T6)의 제4 노드(N4)와 전기적으로 연결된다. 유기발광 소자(OLED)의 제2 전극은 저전위 구동 전압(VSSEL) 라인에 전기적으로 연결된다. 유기 발광 소자(OLED)의 제1 전극은 애노드 전극 또는 캐소드 전극일 수 있다. 유기 발광 소자(OLED)의 제2 전극은 캐소드 전극 또는 애노드 전극일 수 있다.
고전위 구동 전압(VDDEL) 라인과 저전위 구동 전압(VSSEL) 라인은 표시 패널(120)에 배치된 다수의 서브 화소(PX)들과 공통으로 연결되는 공통 전압 라인일 수 있다.
본 명세서의 실시예에 따르면, 제3 트랜지스터(T3)는 N형 트랜지스터일 수 있고, 나머지 트랜지스터들은 P형 트랜지스터일 수 있다. 구동 박막 트랜지스터(D-TFT), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)는 P형 트랜지스터일 수 있으나, 전술한 트랜지스터들 중 하나 이상의 트랜지스터는 N형 트랜지스터로 형성될 수 있다.
도 3은 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
도 1 및 도 3을 함께 참조하면, 봉지부(200) 상의 터치부(또는 터치 센서부)는 사용자의 터치에 의한 커패시턴스 변화량이 반영된 신호를 터치 구동부에 제공하는 커패시턴스 방식을 이용할 수 있다. 터치부는 각 터치 전극이 커패시턴스 변화량이 반영된 신호를 터치 구동부에 독립적으로 제공하는 셀프 커패시턴스(Self-Capacitance) 방식이나, 제1 및 제2 터치 전극 간의 커패시턴스 변화량이 반영된 신호를 터치 구동부에 제공하는 뮤추얼 커패시턴스(Mutual-Capacitance) 방식을 이용할 수 있다. 이하 본 명세서의 실시예에서는 뮤추얼 커패시턴스 방식의 터치부를 예로 들어 설명한다.
터치부는 표시 영역(AA)에 배치되어 커패시턴스 방식의 터치 센서들을 제공하는 복수의 터치 배선(TX1~TXn, RX1~RXm)을 포함할 수 있다. 복수의 터치 배선(TX1~TXn, RX1~RXm)은 복수의 터치 전극(TE1, TE2) 및 복수의 터치 연결 전극(BE1, BE2)으로 구성될 수 있다. 터치부는 비표시 영역(NA)에 배치된 복수의 라우팅 배선(RL1, RL2, RL3) 및 복수의 터치 패드 전극(T-PD)을 포함할 수 있다. 터치부 형성 시 표시 패드 전극(D-PD) 중 상부 패드 전극이 터치 패드 전극(T-PD)의 상부 패드 전극과 동일 층에 동일 금속 재질로 형성될 수 있고, 터치 전극(TE1, TE2)과 동일 층에 동일 금속 재질로 형성될 수 있다.
터치부는 표시 영역(AA)에 제1 방향(또는 X축 방향, 가로 방향)으로 배열되면서 전기적으로 연결된 복수의 제1 터치 전극(TE1)이 접속되어 구성된 복수의 제1 터치 배선(TX1~TXn)과, 제2 방향(또는 Y축 방향, 세로 방향)으로 배열된 복수의 제2 터치 전극(TE2)이 접속되어 구성된 복수의 제2 터치 배선(RX1~RXm)을 포함한다. 인접한 제1 및 제2 터치 전극(TE1, TE2)이 뮤추얼 커패시턴스(Mutual-Capacitance) 방식의 각 터치 센서를 구성할 수 있다.
각 제1 터치 배선(TXi, i=1~n)에서 제1 방향(X)으로 배열된 제1 터치 전극(TE1) 각각은 제1 터치 연결 전극(BE1)을 통해 인접한 제1 터치 전극(TE1)과 접속된다. 각 제2 터치 배선(RXi, i=1~m)에서 제2 방향(Y)으로 배열된 제2 터치 전극(TE2) 각각은 제2 터치 연결 전극(BE2)을 통해 인접한 제2 터치 전극(TE2)과 접속된다. 제1 터치 전극(TE1)은 송신 전극으로, 제2 터치 전극(TE2)는 수신 전극으로 불릴 수 있고, 이에 한정되는 것은 아니다. 제1 터치 배선(TX1~TXn)은 송신 채널로, 제2 터치 배선(RX1~RXm)은 수신 채널 또는 리드아웃 채널로 불릴 수 있다. 제1 및 제2 터치 전극(TE1, TE2) 각각은 주로 사각형 또는 마름모형으로 형성되나, 이에 한정되는 것은 아니다.
터치부의 비표시 영역(NA)에는 표시 영역(AA)의 복수의 터치 배선(TX1~TXn, RX1~RXm)과 접속된 복수의 라우팅 배선(RL1, RL2, RL3)과, 복수의 라우팅 배선(RL1, RL2, RL3)과 접속된 복수의 터치 패드 전극(T-PD)이 배치될 수 있다. 복수의 라우팅 배선(RL1, RL2, RL3)은 표시 영역(AA)을 둘러싸는 비표시 영역(NA)에서 봉지부(200)와 오버랩할 수 있다. 터치 구동부는 회로 필름 상에 실장되고, 비표시 영역(NA)에 배치된 복수의 터치 패드 전극(T-PD)과 이방성 도전 필름을 통해 접속될 수 있다.
표시 영역(AA)에 배치된 복수의 제1 터치 배선(TX1~TXn)의 일측단은 비표시 영역(NA)에 배치된 복수의 제1 라우팅 배선(RL1) 및 터치 패드 전극(T-PD)을 통해 터치 구동부와 접속될 수 있다. 복수의 제1 라우팅 배선(RL1)은 좌측 및 우측 비표시 영역(NA) 중 어느 하나와 하측 비표시 영역(NA)을 경유하여 그 하측 비표시 영역(NA)에 배치된 터치 패드 전극(T-PD)과 개별적으로 접속될 수 있다.
터치 구동부는 복수의 제1 터치 배선(TX1~TXn)을 구동하고, 복수의 제2 터치 배선(RX1~RXm)으로부터 출력되는 리드아웃 신호들을 공급받을 수 있고, 리드아웃 신호들을 이용하여 터치 센싱 데이터를 생성할 수 있다. 예를 들면, 터치 구동부는 인접한 2개 터치 배선의 리드아웃 신호를 차동 증폭기를 통해 비교하여 터치 여부를 나타내는 터치 센싱 신호를 생성하고 터치 센싱 데이터로 디지털 변환하여 터치 컨트롤러로 출력할 수 있다. 터치 컨트롤러는 터치 센싱 데이터를 토대로 터치 영역의 터치 좌표를 검출하여 호스트 시스템에 제공할 수 있다.
도 4는 본 명세서의 실시예에 따른 도 3의 절단선 I-I'에 따른 단면도이고, 도 5는 본 명세서의 실시예에 따른 도 3의 절단선 II-II'에 따른 단면도이다.
도 1과 도 3, 도 4 및 도 5를 함께 참조하면, 기판(110)은 표시 영역(AA)과 표시 영역(AA)의 외측에 위치하는 비표시 영역(NA)을 포함할 수 있다. 예를 들면, 비표시 영역(NA)은 표시 영역(AA)을 둘러쌀 수 있다.
기판(110) 상에 하부 버퍼층(111)이 배치될 수 있다. 하부 버퍼층(111)은 후속 공정에서 기판(110)이 오염되는 것을 방지할 수 있다. 하부 버퍼층(111)은 기판(110)의 비표시 영역(NA) 상으로 연장될 수 있다. 예를 들면, 기판(110)의 상부면 전체는 하부 버퍼층(111)에 의해 덮일 수 있다.
하부 버퍼층(111)은 절연성 물질을 포함할 수 있다. 예를 들면, 하부 버퍼층(111)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 포함할 수 있다. 하부 버퍼층(111)은 다중층 구조를 가질 수 있다. 예를 들면, 하부 버퍼층(111)은 실리콘 산화물(SiOx)로 이루어진 무기 절연막과 실리콘 질화물(SiNx)로 이루어진 무기 절연막의 적층 구조를 가질 수 있다.
기판(110)의 표시 영역(AA)에는 박막 트랜지스터(TR)가 배치되고, 박막 트랜지스터(TR)와 전기적으로 연결되는 표시 소자도 배치될 수 있다. 본 명세서의 실시예에서는 표시 소자로서 유기 발광 소자인 경우에 대하여 설명한다.
박막 트랜지스터(TR)는 전자 또는 정공이 이동하는 채널을 포함하는 반도체층(또는 활성층)(TR-A), 게이트 절연막(GI), 게이트 전극(TR-G), 소스 전극(TR-S), 및 드레인 전극(TR-D)을 포함할 수 있다.
박막 트랜지스터(TR)의 반도체층(TR-A)은 다결정 반도체 물질 및/또는 산화물 반도체 물질로 형성될 수 있고, 이에 제한되는 것은 아니다. 반도체층(TR-A)의 가운데에 채널 영역이 구성되며, 채널 영역을 사이에 두고 양측으로 소스 영역 및 드레인 영역이 배치될 수 있다.
본 명세서의 실시예에 따르면, 박막 트랜지스터(TR)는 게이트 전극(TR-G)이 반도체층(TR-A)의 상부에 위치하는 탑 게이트 구조일 수 있다. 반도체층(TR-A)의 상부에 게이트 절연층(GI)이 배치될 수 있다.
반도체층(TR-A)의 채널 영역을 덮고 있는 게이트 절연층(GI)의 상부에는 게이트 전극(TR-G)이 배치될 수 있다. 게이트 전극(TR-G)은 반도체층(TR-A) 중앙의 채널 영역에 대응하여 형성될 수 있다. 게이트 전극(TR-G)은 금속 물질로 구성될 수 있다. 예를 들면, 게이트 전극(TR-G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있고, 이에 한정되는 것은 아니다.
게이트 절연층(GI)은 반도체층(TR-A)과 게이트 전극(TR-G) 사이에 개재될 수 있다. 게이트 절연층(GI)은 게이트 전극(TR-G)과 동일한 모양으로 형성될 수 있다. 게이트 절연층(GI)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 포함할 수 있다.
게이트 전극(TR-G) 상부를 포함한 전면에 층간 절연층(112)이 형성될 수 있다. 예를 들면, 층간 절연층(112)은 게이트 전극(TR-G)의 상면과 측면, 게이트 절연층(GI)의 측면, 반도체층(TR-A)의 노출된 상면과 측면, 및 하부 버퍼층(111)을 덮도록 형성될 수 있다. 예를 들면, 층간 절연층(112)은 기판(110) 전면을 덮도록 형성될 수 있다.
층간 절연층(112)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 포함하거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기 절연 물질로 구성될 수 있다. 층간 절연층(112)은 반도체층(TR-A)의 양측을 노출하는 제1 및 제2 콘택홀이 배치될 수 있다. 제1 및 제2 콘택홀은 게이트 전극(TR-G)의 양측에 게이트 전극(TR-G)과 이격되어 배치될 수 있다.
소스 전극(TR-S)과 드레인 전극(TR-D)은 각각 층간 절연층(112)의 제1 및 제2 콘택홀을 통해 반도체층(TR-A)과 연결될 수 있다. 예를 들면, 소스 전극(TR-S)과 드레인 전극(TR-D)은 층간 절연층(112) 상에 형성되며, 제1 및 제2 콘택홀을 통해 반도체층(TR-A)의 소스 영역 및 드레인 영역과 연결될 수 있다.
박막 트랜지스터(TR)는 반도체층(TR-A), 게이트 전극(TR-G), 소스 전극(TR-S), 및 드레인 전극(TR-D)으로 구성되며, 구동 회로를 구성한다. 본 명세서의 실시예에 따른 박막 트랜지스터(TR)는 반도체층(TR-A)의 상부에 게이트 전극(TR-G), 소스 전극(TR-S), 및 드레인 전극(TR-D)이 배치되는 코플라나(Coplanar) 구조를 가질 수 있다.
박막 트랜지스터(TR)의 상부에는 평탄화층(113)이 배치될 수 있다. 평탄화층(113)은 구동 회로의 상면을 평탄화시키는 기능을 수행한다. 예를 들면, 평탄화층(113)은 구동 회로보다 큰 높이로 형성될 수 있다. 예를 들면, 평탄화층(113)은 기판(110)으로부터 일정한 높이가 되도록 구성될 수 있다. 평탄화층(113)은 적어도 하나의 유기막 또는 적어도 하나의 무기막으로 구성될 수 있고, 이에 한정되는 것은 아니다. 평탄화층(113)은 박막 트랜지스터(TR)의 소스 전극(TR-S) 또는 드레인 전극(TR-D)을 노출하는 복수의 콘택홀을 가질 수 있다.
평탄화층(113)의 상부에는 발광 소자가 배치될 수 있다. 본 명세서에 따른 발광 소자는 유기 발광 소자일 수 있다. 평탄화층(113) 상부의 발광 소자는 제1 전극(122), 발광부(124), 및 제2 전극(126)으로 구성될 수 있다. 제1 전극(122)은 애노드 전극(Anode) 또는 화소 전극일 수 있고, 용어에 한정되는 것은 아니다. 제2 전극(126)은 캐소드 전극(Cathode) 또는 공통 전극일 수 있고, 용어에 한정되는 것은 아니다.
제1 전극(122), 발광부(124), 및 제2 전극(126)이 접합되어 적층된 영역이 발광 영역(EA)일 수 있다. 발광 영역(EA)은 평탄화층(113) 상부의 뱅크층(114)에 의해 정의될 수 있다.
제1 전극(122)은 평탄화층(113)의 콘택홀을 통해 박막 트랜지스터(TR)의 소스 전극(TR-S) 또는 드레인 전극(TR-D)과 전기적으로 연결될 수 있다. 예를 들면, 제1 전극(122)의 일부가 콘택홀을 통해 연장되어 박막 트랜지스터(TR)의 소스 전극(TR-S) 또는 드레인 전극(TR-D)과 연결될 수 있다.
본 명세서의 실시예에 따른 표시 장치(100)가 상부 발광 방식(top-emission type)인 경우 발광소자에서 발생된 광은 기판의 상면(Z축 방향)으로 진행하며, 하부 발광 방식(bottom-emission type)인 경우 발광 소자에서 발생된 광은 기판의 배면(-Z축 방향)으로 진행하며, 이에 한정되는 것은 아니다. 상부 발광 방식에서는 발광부(124)에서 발생된 광을 제2 전극(126) 방향으로 반사시키기 위하여 제1 전극(122)이 반사층을 더 포함할 수 있다. 예를 들면, 반사층은 은(Ag) 또는 알루미늄-팔라듐-구리(Aluminum-Palladium-Copper; APC) 합금으로 구성될 수 있다. 예를 들면, 제1 전극(122)은 ITO/Ag/ITO 또는 ITO/APC/ITO의 삼중층 구조를 가질 수 있다. 하부 발광 방식에서는 제1 전극(122)이 투명 도전성 물질층의 단일층 구조로 구성될 수 있다.
뱅크층(114)은 평탄화층(113) 상부에 배치된 제1 전극(122)의 가장자리를 덮으며 발광 영역(EA)을 정의할 수 있다. 예를 들면, 뱅크층(114)에 의해 가려지지 않은 제1 전극(122)의 상면이 발광 영역(EA)일 수 있다. 뱅크층(114)은 유기 절연 물질을 포함할 수 있고, 평탄화층(113)과 다른 물질을 포함할 수 있다.
제1 전극(122)의 상면에는 발광부(124)와 제2 전극(126)이 배치될 수 있다. 발광부(124)는 제1 전극(122)과 제2 전극(126) 사이의 전압 차에 대응하는 휘도의 광을 생성할 수 있다. 예를 들면, 발광부(124)는 발광 물질층(Emission Material Layer; EML)을 포함할 수 있다. 발광 물질층은 유기 물질, 무기 물질 또는 하이브리드 물질을 포함할 수 있다. 본 명세서의 실시예에 따른 표시 장치(100)는 유기 물질을 포함하는 유기 발광 표시 장치일 수 있다.
발광부(124)는 다중층 구조를 가질 수 있다. 예를 들어, 발광부(124)는 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 발광 물질층, 전자 수송층(Electron Transport Layer; ETL), 및 전자 주입층(Electron Injection Layer; EIL)을 포함할 수 있고, 이에 한정되는 것은 아니다. 발광을 위한 기본 구조가 정공 수송층, 발광 물질층, 및 전자 수송층으로 구성되는 스택(stack)이라고 할 때, 발광부(124)는 복수의 스택을 포함하는 텐덤형 발광 소자일 수 있다.
발광부(124)는 복수의 서브 화소(PX) 별로 배치되어 발광 영역(EA)과 중첩되게 구성되거나, 기판(110)의 전체 면에 판 형태로 구성될 있고, 이에 한정되는 것은 아니다.
발광부(124)의 상부에 제2 전극(126)이 배치될 수 있다. 제2 전극(126)은 기판(110)의 전체 면에 판 형태로 구성될 수 있다. 상부 발광 방식에서 제2 전극(126)은 투명 전극으로 구성할 수 있다. 예를 들면, 제2 전극(126)은 인듐 주석 산화물(Indium Tin Oxide; ITO) 또는 인듐 아연 산화물(Indium Zinc Oxide; IZO) 등을 포함할 수 있다. 하부 발광 방식에서 발광부(124)에서 발생된 광을 제1 전극(122) 방향으로 반사시키기 위하여 제2 전극(126)이 반사층을 더 포함할 수 있다. 예를 들면, 제2 전극(126)은 구리(Cu) 또는 몰리브덴-티타늄 합금(MoTi) 등과 같은 금속들 중 적어도 하나 이상 포함할 수 있다.
발광 소자의 전면에 봉지부(200)가 배치될 수 있다. 봉지부(200)는 기판(110)의 최외곽 가장자리 부분을 제외한 나머지 부분에 배치되어 발광 소자의 전면과 측면 모두를 둘러싸도록 구성될 수 있다. 봉지부(200)는 산소 또는 수분이 발광 소자, 특히 발광부(124) 내로 침투하는 것을 차단하도록 구성됨으로써, 발광 소자의 신뢰성을 향상시킬 수 있다. 봉지부(200)는 제1 봉지층(210), 제2 봉지층(220), 및 제3 봉지층(230)의 다중층으로 구성될 수 있고, 이에 한정되는 것은 아니다.
제1 봉지층(210)은 무기 물질을 포함할 수 있다. 예를 들면, 제1 봉지층(210)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산화질화막(SiONx), 티타늄 산화막(TiOx), 및 알루미늄 산화막(AlOx) 중 어느 하나의 단일층 구조 또는 이들의 적층 구조를 포함할 수 있다.
제2 봉지층(220)은 제1 봉지층(210) 위에 발생할 수 있는 이물질을 충분히 덮을 수 있도록, 제1 봉지층(210)보다 상대적으로 두꺼운 두께를 가지도록 구성될 수 있다. 제2 봉지층(220)은 이물 커버층(Particle Cover Layer; PCL) 또는 유기 봉지층 일 수 있고, 용어에 한정되는 것은 아니다. 제2 봉지층(220)은 유기 물질 또는 액상 유기 물질을 포함할 수 있다. 예를 들면, 제2 봉지층(220)은 실리콘옥시카본(SiOCz), 아크릴(acryl) 또는 에폭시(epoxy) 계열의 레진(Resin) 등의 유기물질로 구성될 수 있다.
제3 봉지층(230)은 제1 봉지층(210)과 제2 봉지층(220) 모두를 둘러싸도록 구성될 수 있다. 제3 봉지층(230)은 제1 봉지층(210)과 동일하거나 다른 무기 물질을 포함할 수 있다.
봉지부 중 제2 봉지층(220)의 기판(110) 내에서의 퍼짐 또는 기판(110) 밖으로의 흘러 넘침을 최외곽 서브 화소(PX)의 가장자리 부분에서 차단 또는 조정하도록 댐 구조물(DAM)이 구성될 수 있다. 댐 구조물(DAM)은 최외곽 서브 화소(PX)의 가장자리 부분에서 발광 소자의 적어도 일부분을 분리 또는 단절시킴으로써, 서브 화소(PX)에 대한 측면 투습 경로를 차단하여 발광 소자의 신뢰성 저하를 방지하거나 최소화할 수 있다. 댐 구조물(DAM)은 비표시 영역(NA)에 구성될 수 있고, 이에 한정되는 것은 아니다.
댐 구조물(또는 댐부)(DAM)은 제1 댐(DAM1)과 제2 댐(DAM2) 등 복수의 댐으로 구성될 수 있고, 이에 한정되는 것은 아니다. 댐 구조물(DAM)로 복수의 댐을 구성함으로써 제2 봉지층(220)의 기판(110) 내에서의 퍼짐 정도 또는 기판(110) 밖으로의 흘러 넘침 정도를 조정할 수 있다. 댐 구조물(DAM)은 최외곽 서브 화소(PX)에서 비표시 영역(NA) 방향으로 연장된 평탄화층(113) 또는 뱅크층(114)에 트렌치를 형성함으로써 구성될 수 있다.
봉지부(200)는 제1 봉지층(210)과 제3 봉지층(230) 사이에 제2 봉지층(220)을 포함하도록 구성될 수 있다. 예를 들면, 기판(110) 상의 제2 봉지층(220)이 구성되는 영역 외에서는 제1 봉지층(210)과 제3 봉지층(230)이 접할 수 있다. 예를 들면, 제2 봉지층(220)이 구성되는 영역은 표시 영역(AA)에서 비표시 영역(NA) 방향으로 댐 구조물(DAM)의 시작 영역까지 또는 댐 구조물(DAM)의 종료 영역을 넘어 퍼지도록 형성될 수 있다. 예를 들면, 제1 봉지층(210)이 제3 봉지층(230)과 접하는 지점은 제2 봉지층(220)의 가장자리가 될 수 있다. 예를 들면, 제1 봉지층(210)과 제3 봉지층(230)이 접하는 지점은 제2 댐(DAM2)의 측면 또는 상면이 될 수 있다.
봉지부(200)의 상부에 터치부가 구성될 수 있다. 본 명세서의 실시예에 따른 터치부는 표시 영역(AA)에서 봉지부와 유사한 높은 두께를 갖는 버퍼층을 사이에 두고 봉지부 상에 배치된다. 이에 따라, 터치 패널의 부착 방식보다 제조 공정을 단순화하여 제조 비용을 저감할 수 있고, 터치부와 표시 패널(120) 간의 기생 커패시턴스를 저감하여 터치 센싱 성능을 향상시킬 수 있으므로 제품 신뢰성을 향상시킬 수 있다.
터치부는 제1 터치 버퍼층(310), 제2 터치 버퍼층(320), 터치 절연층(330), 및 터치 보호층(350) 사이에 배치되는 터치 배선(TXn, RXm)(n과 m은 1 이상의 자연수), 라우팅 배선(RL) 및 터치 패드 전극(T-PD)을 포함할 수 있다. 터치 배선(TXn, RXm)은 각 터치 전극(TE1, TE2)과 각 터치 연결 전극(BE1, BE2)으로 구성될 수 있다. 라우팅 배선(RL)은 제1 라우팅 배선(RL1), 제2 라우팅 배선(RL2), 및 제3 라우팅 배선(RL3)으로 구성될 수 있고, 각 라우팅 배선은 하부 라우팅 배선(RL1-1) 및 상부 라우팅 배선(RL1-2)으로 구분될 수 있다.
각 터치 전극(TE1, TE2), 각 터치 연결 전극(BE1, BE2), 및 각 라우팅 배선(RL)은 금속 대비 낮은 저항을 가지는 도전성 물질을 포함할 수 있다. 예를 들면, 각 터치 전극(TE1, TE2), 각 터치 연결 전극(BE1, BE2), 및 각 라우팅 배선(RL)은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 몰리브덴(Mo), 및 탄탈륨(Ta)과 같은 금속 또는 이들 금속의 합금으로 구성될 수 있다. 또한, 각 터치 전극(TE1, TE2), 각 터치 연결 전극(BE1, BE2), 및 각 라우팅 배선(RL)은 단일층 또는 다중층의 구조를 가질 수 있다. 예를 들면, 각 터치 전극(TE1, TE2), 각 터치 연결 전극(BE1, BE2), 및 각 라우팅 배선(RL)은 Ti/Al/Ti, MoTi/Cu/MoTi, 및 Ti/Al/Mo와 같은 3중층 구조를 가질 수 있고, 이에 한정되는 것은 아니다.
제1 터치 연결 전극(BE1)과 하부 라우팅 배선(RL1-1)은 동일 공정에서 동일 물질로 형성될 수 있다. 제1 터치 전극(TE1), 제2 터치 전극(TE2), 제2 터치 연결 전극(BE2), 및 상부 라우팅 배선(RL1-2)은 동일 공정에서 동일 물질로 형성될 수 있다.
봉지부 상에 제1 터치 버퍼층(310)이 배치될 수 있다. 예를 들면, 제1 터치 버퍼층(310)은 제3 봉지층(230)과 제2 터치 버퍼층(320)의 사이에 배치될 수 있다. 예를 들면, 제1 터치 버퍼층(310)은 제3 봉지층(230)과 제1 터치 연결 전극(BE1)의 사이에 배치될 수 있다. 예를 들면, 제1 터치 버퍼층(310)은 제3 봉지층(230)과 하부 라우팅 배선(RL1-1) 사이에 배치될 수 있다.
제1 터치 버퍼층(310)은 발광 소자의 제2 전극(126)과 터치 배선(TXn, RXm) 사이에 발생하는 기생 캐패시턴스를 감소시킬 수 있다. 예를 들면, 제2 전극(126)과 터치 전극(TE1, TE2) 사이의 이격 거리 및 제2 전극(126)과 터치 연결 전극(BE1, BE2) 사이의 이격 거리는 제1 터치 버퍼층(310)의 두께에 의해 조절될 수 있다. 또한, 제1 터치 버퍼층(310)은 터치부 제조 공정에서 봉지부(200)가 손상되는 것을 방지할 수 있다. 제1 터치 버퍼층(310)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 포함할 수 있다.
제1 터치 버퍼층(310)의 상부에 제2 터치 버퍼층(320)과 터치 절연층(330)이 순차로 배치될 수 있다. 제2 터치 버퍼층(320)과 제1 터치 버퍼층(310) 사이에는 제1 터치 연결 전극(BE1) 및 하부 라우팅 배선(RL1-1)이 배치될 수 있다. 터치 절연층(330)의 상부에는 제1 터치 전극(TE1), 제2 터치 전극(TE2), 제2 터치 연결 전극(BE2), 및 상부 라우팅 배선(RL1-2)이 배치될 수 있다.
표시 영역(AA)의 제2 터치 버퍼층(320)과 터치 절연층(330)에는 제1 터치 전극(TE1)이 연장되어 제1 터치 연결 전극(BE1)과 전기적으로 연결하는 복수의 공통 콘택홀이 형성될 수 있다. 또한, 비표시 영역(NA)의 제2 터치 버퍼층(320)과 터치 절연층(330)에는 상부 라우팅 배선(RL1-2)이 연장되어 하부 라우팅 배선(RL1-1)과 전기적으로 연결하는 복수의 공통 콘택홀이 형성될 수 있다.
제2 터치 버퍼층(320)은 실리콘 산화물(SiO) 및 실리콘 질화물(SiX)과 같은 무기 절연 물질을 포함할 수 있다. 터치 절연층(330)은 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기 절연 물질로 구성될 수 있고, 이에 한정되는 것은 아니다.
표시 영역(AA)에서 제1 터치 연결 전극(BE1) 상에 터치 절연층(330)이 직접 접촉할 경우, 후속 공정에서 터치 절연층(330)의 들뜸 현상이 발생할 수 있다. 예를 들면, 터치 절연층(330)은 공통 콘택홀을 포함하는 일부 영역이 제1 터치 연결 전극(BE1)과 직접 접촉할 수 있는데, 유기 물질의 열 변형 및 낮은 접착 특성으로 인해 후속 공정에서 터치 절연층(330)의 공통 콘택홀 주변부가 제1 터치 연결 전극(BE1)과 접촉하지 않고 들뜨는 현상이 관찰될 수 있다. 이를 방지하기 위하여 무기 물질로 구성된 제2 터치 버퍼층(320)을 제1 터치 연결 전극(BE)과 터치 절연층(330)의 사이에 배치함으로써, 유기 물질의 낮은 접착 특성과 금속과 유기 물질 간의 열 변형 차이에 의한 들뜸 및 접촉 불량을 개선할 수 있다. 예를 들면, 제1 터치 연결 전극(BE1)의 상면 중 공통 콘택홀을 통해 제1 터치 전극(TE1)과 콘택되는 영역을 제외한 영역에서는, 제1 터치 연결 전극(BE1), 제2 터치 버퍼층(320), 터치 절연층(330) 순의 적층 구조일 수 있다.
비표시 영역(NA)에서 하부 라우팅 배선(RL1-1) 상에 터치 절연층(330)이 직접 접촉할 경우, 후속 공정에서 터치 절연층(330)의 들뜸 현상이 발생할 수 있다. 예를 들면, 터치 절연층(330)은 공통 콘택홀을 포함하는 일부 영역이 하부 라우팅 배선(RL1-1)과 직접 접촉할 수 있는데, 유기 물질의 열 변형 및 낮은 접착 특성으로 인해 후속 공정에서 터치 절연층(330)의 공통 콘택홀 주변부가 하부 라우팅 배선(RL1-1)과 접촉하지 않고 들뜨는 현상이 관찰될 수 있다. 이를 방지하기 위하여 무기 물질로 구성된 제2 터치 버퍼층(320)을 하부 라우팅 배선(RL1-1)과 터치 절연층(330)의 사이에 배치함으로써, 유기 물질의 낮은 접착 특성과 금속과 유기 물질 간의 열 변형 차이에 의한 들뜸 및 접촉 불량을 개선할 수 있다. 예를 들면, 하부 라우팅 배선(RL1-1)의 상면 중 공통 콘택홀을 통해 상부 라우팅 배선(RL1-2)과 콘택되는 영역을 제외한 영역에서는, 하부 라우팅 배선(RL1-1), 제2 터치 버퍼층(320), 터치 절연층(330) 순의 적층 구조일 수 있다.
표시 패널(120)의 비표시 영역(NA)의 일측에는 패드 영역(PD)이 배치될 수 있다. 패드 영역(PD)에는 복수의 표시 패드 전극(D-PD)과 복수의 터치 패드 전극(T-PD)이 구성될 수 있다. 예를 들면, 복수의 표시 패드 전극(D-PD)과 복수의 터치 패드 전극(T-PD)은 서로 나란히 배치될 수 있다. 표시 패드 전극(D-PD)과 터치 패드 전극(T-PD)은 서로 동일한 구조를 가질 수 있다.
터치부의 최상단에는 터치 보호층(350)이 배치될 수 있다. 터치 보호층(350)은 유기 물질로 구성될 수 있다. 터치 보호층(350)은 외부 충격 및 수분에 의해 터치부와 그 하부의 손상을 방지할 수 있다. 터치 보호층(350)은 패드 영역(PD)을 제외한 표시 패널(120) 전면에 형성될 수 있다. 예를 들면, 터치 보호층(350)은 패드 영역(PD)의 표시 패드 전극(D-PD)과 터치 패드 전극(T-PD)을 노출할 수 있다.
터치 절연층(330)은 패드 영역(PD)을 제외한 표시 패널(120)의 전면에 형성될 수 있다. 예를 들면, 터치 절연층(330)은 기판(110)의 아랫면 방향(-Y 방향)으로 하부 터치 패드 전극(T-PD1) 및 상부 터치 패드 전극(T-PD2)의 접속하는 지점까지 구성될 수 있다.
터치 패드 전극(T-PD)은 하부 터치 패드 전극(T-PD1)과 상부 터치 패드 전극(T-PD2)으로 구성될 수 있다. 터치 패드 전극(T-PD)은 구동 회로, 발광 소자 및 터치부의 형성 공정을 이용하여 함께 형성될 수 있다. 예를 들면, 하부 터치 패드 전극(T-PD1)은 구동 회로의 소스 전극(TR-S) 및 드레인 전극(TR-D)과 동일한 물질을 포함할 수 있다. 예를 들면, 상부 터치 패드 전극(T-PD2)은 터치부의 제1 터치 전극(TE1), 제2 터치 전극(TE2), 및 제2 터치 연결 전극(BE2)과 동일한 물질을 포함할 수 있다.
하부 터치 패드 전극(T-PD1)은 패드 영역(PD) 내에 직사각 또는 평행 사변 형상을 가진 아일랜드 형태로 배치될 수 있다. 상부 터치 패드 전극(T-PD2)은 표시 영역(AA)에서 비표시 영역(NA) 방향(-Y 방향)으로 패드 영역(PD)을 가로지르며 배치될 수 있다. 하부 터치 패드 전극(T-PD1)과 상부 터치 패드 전극(T-PD2)은 패드 영역(PD) 내에서 접속할 수 있다. 예를 들면, 하부 터치 패드 전극(T-PD1)의 상면은 상부 터치 패드 전극(T-PD2)과 전기적으로 연결될 수 있다.
기판(110)의 아래 방향(-Y 방향) 종단면에서는 기판(110), 하부 버퍼층(111), 층간 절연층(112), 제1 터치 버퍼층(310), 제2 터치 버퍼층(320) 및 상부 터치 패드 전극(T-PD2)이 노출될 수 있다. 예를 들면, 기판(110)의 종단면에서는 터치 절연층(330)이 노출되지 않을 수 있다. 기판(110)의 아래 방향(-Y 방향) 종단면은 단차를 낮게 형성하고자, 상부 터치 패드 전극(T-PD2)의 하부는 각각 무기막인 제1 터치 버퍼층(310) 및 제2 터치 버퍼층(320)으로 구성될 수 있다. 기판(110) 종단면의 낮은 단차에 의해, 비표시 영역(NA)의 크기를 줄일 수 있고, 베젤 영역을 최소화할 수 있다. 패드 영역(PD)에서 상부 터치 패드 전극(T-PD2)의 상면은 노출될 수 있다.
터치 배선(TXn, RXm)은 라우팅 배선(RL)을 통해 터치 패드(T-PD)와 전기적으로 연결될 수 있다. 예를 들어, 라우팅 배선(RL)은 각 터치 배선(TXn, RXm)과 터치 패드(T-PD)의 일부를 전기적으로 연결할 수 있다. 라우팅 배선(RL)은 하나의 터치 배선(TXn, RXm)의 좌우(또는 상하) 양측에서 터치 패드(T-PD)와 연결할 수 있고, 터치 배선(TXn, RXm)의 좌우(또는 상하) 일측에서만 터치 패드(T-PD)와 연결할 수 있다. 본 명세서의 실시예에 따르는 라우팅 배선(RL)은 터치 배선(TXn, RXm)을 좌우(또는 상하) 일측에서만 터치 패드(T-PD)와 연결할 수 있다. 이에 의해, 비표시 영역(NA)에 연장되어 배치되는 라우팅 배선(RL)의 총 개수를 저감할 수 있고, 베젤 영역을 최소화할 수 있다.
제1 터치 배선(TXn)과 연결되는 라우팅 배선(RL)은 제1 터치 배선(TXn)의 일부와 터치 패드(T-PD)의 일부를 전기적으로 연결하는 제1 라우팅 배선(RL1), 제1 터치 배선(TXn)의 나머지 일부와 터치 패드(T-PD)의 일부를 전기적으로 연결하는 제2 라우팅 배선(RL2), 및 제2 터치 배선(RXm)과 터치 패드(T-PD)의 일부를 연결하는 제3 라우팅 배선(RL3)을 포함할 수 있다.
비표시 영역(NA) 내의 각 라우팅 배선(RL)은 표시 영역(AA)의 가장 자리를 따라 연장될 수 있다. 예를 들면, 제1 라우팅 배선(RL1)은 표시 영역(AA)의 좌측에서 홀수 번째 제1 터치 배선(TXn)과 터치 패드(T-PD)를 연결할 수 있고, 제2 라우팅 배선(RL2)은 표시 영역(AA)의 우측에서 짝수 번째 제1 터치 배선(TXn)과 터치 패드(T-PD)를 연결할 수 있다. 이에 의해, 제1 터치 배선(TXn) 좌우의 비표시 영역(NA)에 배치되는 라우팅 배선(RL)의 개수를 저감할 수 있고, 연장되는 라우팅 배선(RL) 이 차지하는 면적을 줄일 수 있어, 표시 장치(100)의 좌우 베젤 영역을 최소화할 수 있다.
제3 라우팅 배선(RL3)은 표시 영역(AA)의 하측에서 제2 터치 배선(RXm)과 터치 패드(T-PD)를 연결할 수 있다. 예를 들면, 제3 라우팅 배선(RL3)은 제2 터치 배선(RXm)의 상측과 연결되어 비표시 영역(NA)의 좌측 또는 우측으로 우회하여 터치 패드(T-PD)와 연결되지 않고, 제2 터치 배선(RXm)의 하측과 터치 패드(T-PD)를 연결할 수 있다. 이에 의해, 제3 라우팅 배선(RL3)의 길이를 최소화할 수 있고, 표시 장치(100)의 상하 베젤 영역을 최소화할 수 있다.
각각의 라우팅 배선(RL)은 상부 라우팅 배선(RL1-2)과 하부 라우팅 배선(RL1-1)으로 구성될 수 있다. 하부 라우팅 배선(RL1-1)은 제1 터치 연결 전극(BE1)과 동일 공정에서 형성될 수 있고, 상부 라우팅 배선(RL1-2)은 제1 터치 전극(TE1), 제2 터치 전극(TE2), 및/또는 제2 터치 연결 전극(BE2)과 동일 공정에서 형성될 수 있다. 상부 라우팅 배선과 하부 라우팅 배선은 복수의 공통 콘택홀을 통해 전기적으로 연결될 수 있다. 이에 의해, 라우팅 배선의 일부 영역에 단선이 발생하더라도 해당 라우팅 배선 전체가 단선되는 것을 방지하여, 표시 장치(100)의 신뢰성을 향상할 수 있다.
본 명세서의 실시예에 따른 표시 장치(100)는 터치부의 층간 절연을 위하여 무기 물질로 형성하는 제1 터치 버퍼층(310)과 제2 터치 버퍼층(320)에 추가하여 유기 물질로 형성하는 터치 절연층(330)을 구성할 수 있다. 예를 들면, 무기 층간 절연층은 통상 1,500
Figure pat00001
정도의 두께를 가질 수 있다. 예를 들면, 유기 물질로 형성하는 터치 절연층(330)은 6,000
Figure pat00002
정도의 두께를 가질 수 있다.
비표시 영역(NA)에서 봉지부(200)의 단부는 계단형으로 배치될 수 있다. 예를 들면, 높은 두께의 제2 봉지층(220) 및 제3 봉지층(230)의 단부는 계단형 단차 프로파일을 갖는다. 복수의 라우팅 배선(RL)은 제2 봉지층(220) 및 제3 봉지층(230)의 계단형 단부를 따라 배치된다. 예를 들면, 라우팅 배선(RL)은 봉지부의 단부를 따라 배치되는 하부 라우팅 배선(RL1-1)과, 터치 절연층(330)의 단부를 따라 배치되고 터치 절연층(330)과 제2 터치 버퍼층(320)의 단부 상에서 공통 컨택홀을 통해 하부 라우팅 배선(RL1-1)과 접속되는 상부 라우팅 배선(RL1-2)을 포함할 수 있다. 이에 따라, 복수의 라우팅 배선(RL)은 터치 절연층(330)과 봉지부(200)의 계단형 단부 영역에서 단선 불량 없이 안정적으로 구성됨으로써 제품 수율 및 제품 신뢰성을 향상시킬 수 있다.
상부 라우팅 배선(RL1-2) 및 하부 라우팅 배선(RL1-1)은 전기 저항 성분을 가질 수 있다. 예를 들면, 터치 절연층(330) 내에 형성되는 하부 라우팅 배선(RL1-1)의 전기 저항 값(Resistance)은 배선 고유의 비저항 및 배선의 길이에 비례하고, 배선의 단면적(배선의 너비(또는 폭)와 배선의 높이의 곱)에 반비례한다. 하부 라우팅 배선(RL1-1)은 터치 절연층(330) 내에 형성되므로, 터치 절연층(330)의 높이에 의해 하부 라우팅 배선(RL1-1)의 높이가 제약을 받을 수 있다. 예를 들면, 터치 절연층(330)의 높이가 커지면, 하부 라우팅 배선(RL1-1)의 높이도 크게 할 수 있다.
본 명세서의 실시예에 따른 표시 장치(100)는 하부 라우팅 배선(RL1-1)의 전기 저항 값을 동일하게 유지하면서, 배선의 단면 형상을 변경할 수 있다. 예를 들면, 하부 라우팅 배선(RL1-1)의 너비를 줄이고 높이를 크게 하며 그 전기 저항 값을 동일하게 유지할 수 있다. 예를 들면, 유기 물질로 형성하는 터치 절연층(330)의 두께가 무기 물질로 형성하는 층간 절연층의 두께보다 4배 정도 커지므로, 하부 라우팅 배선(RL1-1)의 높이를 4배 정도 크게 구성하고, 너비를 4배 정도 작게 구성하면, 하부 라우팅 배선(RL1-1)의 전기 저항 값을 동일하게 유지할 수 있다. 하부 라우팅 배선(RL1-1)의 너비가 작아지면 그 배선이 비표시 영역(NA)으로 연장되며 배치되는 면적을 줄일 수 있고, 이에 의해 베젤 영역을 최소화할 수 있다.
하부 라우팅 배선(RL1-1)의 단면 형상 변경이 터치 절연층(330)의 높이에 의존하는 것과 같이, 상부 라우팅 배선(RL1-2)에 대해서도 터치 보호층(350)의 높이에 의존하게 함으로써, 표시 장치(100)의 베젤 영역을 최소화할 수 있다. 또한, 표시 영역(AA) 내의 제1 터치 연결 전극(BE1)에도 위와 같은 원리로 구성함으로써, 표시 영역(AA)의 개구율을 향상시킬 수 있다.
한편, 표시 패널(120)은 원장 기판(110)에 복수의 표시 패널(120)을 위한 각 구동 회로와 표시 소자, 봉지부(200) 및 터치부 등을 순차로 구성한 후, 사전에 정의된 스크라이빙 라인을 따라 원장 기판(110)을 절단하여 복수의 표시 패널(120)로 분리할 수 있다. 이후 트리밍을 통해 각 기판(110) 또는 각 표시 패널(120)의 외곽부를 다듬는 공정이 추가될 수 있다. 트리밍은 레이저 방식 또는 드라이 에치(Dry Etch) 방식 등일 수 있고, 이에 한정되는 것은 아니다.
표시 패널(120) 상단 소정의 트리밍 라인까지 진행된 트리밍 공정에서 제1 절단면(TL1)이 노출될 수 있다. 예를 들면, 제1 절단면(TL1)은 트리밍 라인일 수 있다. 예를 들면, 베젤 영역을 줄이기 위하여 제1 절단면(TL1)은 제1 터치 버퍼층(310)이 노출되기 직전의 위치에 배치될 수 있다. 예를 들면, 제1 절단면(TL1)은 기판(110), 하부 버퍼층(111), 층간 절연막(112), 제1 봉지층(210), 제3 봉지층(230), 제1 터치 버퍼층(310) 및 제2 터치 버퍼층(320)의 각 단면을 노출할 수 있다. 이에 의해 베젤 영역을 최소화할 수 있다.
베젤 영역을 더욱 축소하기 위하여 트리밍 라인을 댐 구조물(DAM)이 노출되기 직전의 위치에 배치시켜 제2 절단면(TL2)을 노출시킬 수 있다. 예를 들면, 제2 절단면(TL2)은 트리밍 라인일 수 있다. 제2 절단면(TL2)은 기판(110), 하부 버퍼층(111), 층간 절연막(112), 제1 봉지층(210), 제3 봉지층(230), 제1 터치 버퍼층(310), 및 제2 터치 버퍼층(320)의 각 단면을 노출할 수 있다. 예를 들면, 제2 절단면(TL2)은 댐 구조물(DAM)의 일부를 노출할 수 있다. 예를 들면, 제2 절단면(TL2)은 터치 보호층(350)의 단면을 노출할 수 있다. 트리밍 라인의 표시 영역(AA) 방향으로의 이동을 통해, 베젤 영역을 더욱 축소할 수 있다.
제2 절단면(TL2)의 트리밍 공정 시 큰 높이를 가지는 터치 절연층(330)에 의해 라우팅 배선(RL)이 수직하게 형성되어 노출이 증가하므로, 트리밍 공정을 마친 후에 라우팅 배선(RL)의 금속 잔류물이 발생할 수 있다. 이를 저감하기 위하여, 트리밍 라인이 제2 절단면(TL2)일 때 제2 터치 버퍼층(320) 상에 배치되는 터치 절연층(330) 및 터치 보호층(350)의 외곽부(또는 끝단)는 제2 절단면(TL2)과 소정의 이격 거리(D)를 가질 수 있다. 예를 들면, 터치 절연층(330)의 끝단은 제2 절단면(TL2)으로부터 표시 영역(AA) 방향으로 10 ㎛ 이상의 이격 거리(D)를 두고 배치될 수 있다. 이에 의해, 제2 절단면(TL2)의 트리밍 공정 후 발생되는 라우팅 배선(RL)의 금속 잔류물을 저감할 수 있다.
본 명세서의 실시예에 의하면, 터치 라우팅 배선이 배치되는 영역의 폭을 줄이고, 표시 영역에 더욱 근접하도록 표시 패널을 절단함으로써 베젤 영역을 최소화할 수 있다.
본 명세서의 실시예에 따른 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역과, 댐 구조물 및 패드부를 가지는 비표시 영역을 포함하는 기판, 표시 영역에서 제1 전극, 발광부, 및 제2 전극으로 이루어진 발광 소자를 포함하는 복수의 화소, 표시 영역 및 비표시 영역의 일부에 배치되는 봉지부, 봉지부 상에 배치되고, 제1 터치 버퍼층, 복수의 터치 연결 전극, 제2 터치 버퍼층, 터치 절연층, 복수의 터치 배선 및 터치 보호층으로 구성되는 터치부, 및 비표시 영역에서 복수의 터치 배선을 패드부 내에 배치되는 복수의 터치 패드 중 적어도 하나 이상과 전기적으로 연결하는 복수의 라우팅 배선을 포함하고, 비표시 영역은 절단면을 포함하고, 절단면에 봉지부가 노출되고, 터치 절연층의 끝단은 절단면으로부터 표시 영역 방향으로 이격될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 터치 배선은, 터치 절연층 상에 있으며, 제1 방향으로 배치되는 복수의 제1 터치 전극, 및 제1 방향과 수직한 제2 방향으로 배치되는 복수의 제2 터치 전극을 더 포함하고, 복수의 터치 연결 전극은, 제1 터치 버퍼층 상에 있으며, 복수의 제1 터치 전극을 연결하는 복수의 제1 터치 연결 전극, 및 터치 절연층 상에 있으며, 복수의 제2 터치 전극을 연결하는 복수의 제2 터치 연결 전극을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 라우팅 배선은, 복수의 제1 터치 전극 중 홀수 번째 전극과 터치 패드를 연결하는 제1 라우팅 배선, 복수의 제1 터치 전극 중 짝수 번째 전극과 터치 패드를 연결하는 제2 라우팅 배선, 및 복수의 제2 터치 전극과 터치 패드를 연결하는 제3 라우팅 배선을 더 포함하고, 각각의 제1, 제2, 제3 라우팅 배선은 하부 라우팅 배선과 상부 라우팅 배선으로 구성되며, 하부 라우팅 배선 및 상부 라우팅 배선은 전기적으로 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 라우팅 배선은 비표시 영역의 일측에 배치되고, 제2 라우팅 배선은 비표시 영역의 일측과 다른 타측에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상부 라우팅 배선은 제1 터치 전극 또는 제2 터치 전극과 동일 공정으로 구성될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하부 라우팅 배선은 제1 터치 연결 전극과 동일 공정으로 구성될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하부 라우팅 배선의 높이는 제1 터치 연결 전극의 높이와 동일할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하부 라우팅 배선의 단면 높이는 하부 라우팅 배선의 단면 너비보다 클 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하부 라우팅 배선의 높이는 제1 터치 전극의 높이, 제2 터치 전극의 높이, 또는 제2 터치 연결 전극의 높이와 다를 수 있다.
본 명세서의 몇몇 실시예에 따르면, 봉지부는 제1 봉지층, 제2 봉지층, 및 제3 봉지층을 포함하고, 절단면에 기판, 제1 봉지층, 및 제3 봉지층의 각 단면이 노출될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 절단면에 댐 구조물의 일부가 노출될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 절단면에 제1 터치 버퍼층 및 제2 터치 버퍼층, 또는 터치 보호층의 각 단면이 노출될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 터치 절연층의 끝단은 절단면으로부터 표시 영역 방향으로 10 ㎛ 이상 이격될 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 기판
120: 표시 패널 130: 게이트 구동부
200: 봉지부 210, 220, 230: 봉지층
310, 320: 터치 버퍼층
TXn, RXm: 터치 배선 TE: 터치 전극
BE: 터치 연결 전극 RL: 라우팅 배선

Claims (13)

  1. 표시 영역과, 댐 구조물 및 패드부를 가지는 비표시 영역을 포함하는 기판;
    상기 표시 영역에서 제1 전극, 발광부, 및 제2 전극으로 이루어진 발광 소자를 포함하는 복수의 화소;
    상기 표시 영역 및 상기 비표시 영역의 일부에 배치되는 봉지부;
    상기 봉지부 상에 배치되고, 제1 터치 버퍼층, 복수의 터치 연결 전극, 제2 터치 버퍼층, 터치 절연층, 복수의 터치 배선 및 터치 보호층으로 구성되는 터치부; 및
    상기 비표시 영역에서 상기 복수의 터치 배선을 상기 패드부 내에 배치되는 복수의 터치 패드 중 적어도 하나 이상과 전기적으로 연결하는 복수의 라우팅 배선을 포함하고,
    상기 비표시 영역은 절단면을 포함하고,
    상기 절단면에 상기 봉지부가 노출되고,
    상기 터치 절연층의 끝단은 상기 절단면으로부터 상기 표시 영역 방향으로 이격된, 표시 장치.
  2. 제 1 항에 있어서,
    상기 복수의 터치 배선은,
    상기 터치 절연층 상에 있으며, 제1 방향으로 배치되는 복수의 제1 터치 전극; 및
    상기 제1 방향과 수직한 제2 방향으로 배치되는 복수의 제2 터치 전극을 더 포함하고,
    상기 복수의 터치 연결 전극은,
    상기 제1 터치 버퍼층 상에 있으며, 상기 복수의 제1 터치 전극을 연결하는 복수의 제1 터치 연결 전극; 및
    상기 터치 절연층 상에 있으며, 상기 복수의 제2 터치 전극을 연결하는 복수의 제2 터치 연결 전극을 더 포함하는, 표시 장치.
  3. 제 2 항에 있어서,
    상기 복수의 라우팅 배선은,
    상기 복수의 제1 터치 전극 중 홀수 번째 전극과 상기 터치 패드를 연결하는 제1 라우팅 배선;
    상기 복수의 제1 터치 전극 중 짝수 번째 전극과 상기 터치 패드를 연결하는 제2 라우팅 배선; 및
    상기 복수의 제2 터치 전극과 상기 터치 패드를 연결하는 제3 라우팅 배선을 더 포함하고,
    상기 각각의 제1, 제2, 제3 라우팅 배선은 하부 라우팅 배선과 상부 라우팅 배선으로 구성되며,
    상기 하부 라우팅 배선 및 상기 상부 라우팅 배선은 전기적으로 연결되는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 제1 라우팅 배선은 상기 비표시 영역의 일측에 배치되고, 상기 제2 라우팅 배선은 상기 비표시 영역의 상기 일측과 다른 타측에 배치되는, 표시 장치.
  5. 제 3 항에 있어서,
    상기 상부 라우팅 배선은 상기 제1 터치 전극 또는 상기 제2 터치 전극과 동일 공정으로 구성되는, 표시 장치.
  6. 제 3 항에 있어서,
    상기 하부 라우팅 배선은 상기 제1 터치 연결 전극과 동일 공정으로 구성되는, 표시 장치.
  7. 제 6 항에 있어서,
    상기 하부 라우팅 배선의 높이는 상기 제1 터치 연결 전극의 높이와 동일한, 표시 장치.
  8. 제 6 항에 있어서,
    상기 하부 라우팅 배선의 단면 높이는 상기 하부 라우팅 배선의 단면 너비보다 큰, 표시 장치.
  9. 제 6 항에 있어서,
    상기 하부 라우팅 배선의 높이는 상기 제1 터치 전극의 높이, 상기 제2 터치 전극의 높이, 또는 상기 제2 터치 연결 전극의 높이와 다른, 표시 장치.
  10. 제 1 항에 있어서,
    상기 봉지부는 제1 봉지층, 제2 봉지층, 및 제3 봉지층을 포함하고,
    상기 절단면에 상기 기판, 상기 제1 봉지층, 및 상기 제3 봉지층의 각 단면이 노출되는, 표시 장치.
  11. 제 10 항에 있어서,
    상기 절단면에 상기 댐 구조물의 일부가 노출되는, 표시 장치.
  12. 제 10 항에 있어서,
    상기 절단면에 상기 제1 터치 버퍼층 및 상기 제2 터치 버퍼층, 또는 상기 터치 보호층의 각 단면이 노출되는, 표시 장치.
  13. 제 1 항에 있어서,
    상기 터치 절연층의 끝단은 상기 절단면으로부터 상기 표시 영역 방향으로 10 ㎛ 이상 이격된, 표시 장치.
KR1020220138552A 2022-10-25 2022-10-25 표시 장치 KR20240057845A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220138552A KR20240057845A (ko) 2022-10-25 2022-10-25 표시 장치
CN202311387349.0A CN117939952A (zh) 2022-10-25 2023-10-24 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220138552A KR20240057845A (ko) 2022-10-25 2022-10-25 표시 장치

Publications (1)

Publication Number Publication Date
KR20240057845A true KR20240057845A (ko) 2024-05-03

Family

ID=90763568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220138552A KR20240057845A (ko) 2022-10-25 2022-10-25 표시 장치

Country Status (2)

Country Link
KR (1) KR20240057845A (ko)
CN (1) CN117939952A (ko)

Also Published As

Publication number Publication date
CN117939952A (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
CN107977109B (zh) 显示装置
US10976848B2 (en) Display apparatus with touch sensor
JP2020013578A (ja) タッチディスプレイパネル、タッチディスプレイ装置、及びその駆動方法
JP2022013773A (ja) 表示装置
KR20210086230A (ko) 표시 패널
US11551609B2 (en) Array substrate and display device
KR20240057845A (ko) 표시 장치
US20240134472A1 (en) Display apparatus
KR20210054122A (ko) 표시 장치 및 이를 포함하는 타일드 표시 장치
JP7475413B2 (ja) 表示装置及び表示パネル
US20230337470A1 (en) Display apparatus
KR20240002838A (ko) 표시 장치
US20240008320A1 (en) Display apparatus
KR20240002841A (ko) 표시 장치
US20230232676A1 (en) Display apparatus
CN116431016A (zh) 触摸显示装置
KR20240080609A (ko) 표시 장치
KR20230095405A (ko) 표시 장치 및 그 제조 방법
KR20240070048A (ko) 발광 표시 장치
KR20230103186A (ko) 표시 장치
KR20230069571A (ko) 표시장치
KR20240084283A (ko) 플렉서블 표시 장치
CN116367612A (zh) 显示装置
KR20240054800A (ko) 표시 장치
KR20240016599A (ko) 발광 표시 장치