JP7475413B2 - 表示装置及び表示パネル - Google Patents

Description

［１］本開示の実施形態は、表示装置及び表示パネルに関する。

［２］技術の発展に伴い、表示装置は、画像表示機能の他に、撮影機能及び各種の感知機能などを提供することができる。このためには、表示装置は、カメラや感知センサなどの光学電子装置（受光装置又はセンサともいう）を備えなければならない。

［３］光学電子装置は、表示装置の前面からの光を受光しなければならないため、受光が有利なところに設置しなければならない。したがって、従来、表示装置の前面に、カメラ（カメラレンズ）及び感知センサが、露出されるように設けられるしかなかった。このため、表示パネルのベゼルが広くなったり、表示パネルの表示領域に、切り欠き部又は物理的な穴が形成され、そこにカメラ又は感知センサが設けられている。

[４] したがって、前面の光を受け取って、所定の機能を果たすカメラや感知センサなどの光学電子装置が、表示装置に備えられることで、表示装置の前面部にベゼルが大きくなったり、表示装置の前面設計に制約が生じる可能性がある。

［５］ディスプレイ技術の分野において、表示パネルの表示領域の面積を減少することなく、カメラや感知センサなどの光学電子装置を備えるための技術が研究されている。そこで、本明細書の発明者らは、表示パネルの表示領域の下に、光学電子装置を備え、表示装置の前面に光学電子装置が露出されることなく、光学電子装置が正常に光を受け取ることができる光透過の構造を有する表示パネル及び表示装置を発明した。

［６］また、光学電子装置が重畳される光学領域は、高い透過性能と優れたディスプレイ性能との両方を有するべき領域である。しかしながら、本明細書の発明者らは、透過性能を向上するために、透過領域におけるカソード電極を除去し、透過領域からカソード電極を除去するためのカソードパターニングプロセスで用いられるレーザによって、光学領域内の非透過領域に配置された他の素子が損傷されるという問題が発生した。光学領域内の非透過領域に配置された素子の損傷を防止するために、光学領域内の非透過領域に配置された素子の下部に、下部シールドメタルを配置することにより、カソードパターニングの際に、光学領域内の非透過領域に配置された素子の損傷を防ぐことができた。しかしながら、光学領域内の非透過領域に、下部シールドメタルを配置することにより、画像異常現象が誘発される現象を確認した。

［７］本明細書の発明者らは、前記画像異常現象の原因が、下部シールドメタルの上部に位置する特定のトランジスタの特性が、下部シールドメタルによって変化するためであることを確認した。そこで、本明細書の発明者らは、光学領域の透過率を高めながら、画像異常現象が防止できる下部シールドメタルのオープン構造を有する表示装置及び表示パネルを発明した。

［８］本開示の実施形態は、カメラや感知センサなどの光学電子装置を、表示パネルの表示領域の下に設けることで、表示パネルの非表示領域を減らすことができ、表示装置の前面に光学電子装置が露出されない表示パネル及び表示装置を提供することができる。

［９］本開示の実施形態は、表示パネルの表示領域の下に位置する光学電子装置が、正常に光を受け取ることができる光透過の構造を有する表示装置及び表示パネルを提供することができる。

［１０］本開示の実施形態は、表示パネルの表示領域に含まれ、光学電子装置が重畳される光学領域において、正常のディスプレイ駆動となり得る表示装置及び表示パネルを提供することができる。

［１１］本開示の実施形態は、光学領域の透過率を高めながら、画像異常現象を防止することができる下部シールドメタルのオープン構造を有する表示装置及び表示パネルを提供することができる。

［１２］本開示の実施形態は、光学領域の透過率を高めながら、光学領域における画像異常現象が防止できる下部シールドメタルのオープン構造を有しながらも、光学領域におけるフレア(Ｆｌａｒｅ)及びヘイズ(Ｈａｚｅ)現象が防止できる上部シールド構造を有する表示装置及び表示パネルを提供することができる。

［１３］本開示の実施形態は、表示領域と非表示領域とを含む表示パネルであって、表示領域は光学領域と光学領域の外側に位置する一般領域とを含み、光学領域は複数の発光領域と複数の透過領域とを含み、一般領域は複数の発光領域を含む、表示パネル；及び表示パネルの下部に位置し、光学領域の少なくとも一部と重なる光学電子装置を含む表示装置を提供することができる。

［１４］表示パネルは、光学領域内の隣接する透過領域間の非透過領域に配置される２つ以上のサブピクセル；及び非透過領域に配置される下部シールドメタルをさらに含むことができる。

［１５］光学領域内の非透過領域に配置される２つ以上のサブピクセルのそれぞれは、発光素子、２つ以上のトランジスタ、及びストレージキャパシタを含むことができる。

［１６］下部シールドメタルは、少なくとも１つの開口部を含むことができる。下部シールドメタルの少なくとも１つの開口部は、２つ以上のサブピクセルのそれぞれに含まれる２つ以上のトランジスタのうち、特定のトランジスタの全部又は一部と重なり合うことができる。

［１７」特定のトランジスタは、駆動トランジスタの第１ノードに、第１初期化電圧を伝達するためのトランジスタであってもよい。

［１８］特定のトランジスタは、１つのスキャンラインと重なる２つのチャネルと、２つのチャネル間の接続ノードとを含むデュアルトランジスタであってもよい。

［１９］光学領域内の非透過領域における下部シールドメタルが、少なくとも１つの開口部を有する下部シールドメタルのオープン構造は、一般領域においても同様に適用することができる。

［２０］又は、光学領域内の非透過領域における下部シールドメタルが、少なくとも１つの開口部を有する下部シールドメタルのオープン構造は、一般領域では適用されないか、又は別の方法で適用され得る。

［２１］表示パネルは、下部シールドメタルの少なくとも１つの開口部と重なる上部シールドメタルをさらに含むことができる。

［２２］本開示の実施形態は、表示領域と非表示領域とを含む基板であって、表示領域は光学領域と光学領域の外側に位置する一般領域とを含む、基板；基板上の下部シールドメタル；下部シールドメタル上のバッファ層；及びバッファ層上のトランジスタ層を含む表示パネルを提供することができる。

［２３］光学領域は、複数の発光領域と複数の透過領域とを含むことができる。光学領域の少なくとも一部は、基板の下部に位置する光学電子装置と重なり合うことができる。

［２４］光学領域内の隣接する透過領域間の比透過領域には、二つ以上のサブピクセルが配置され得る。

［２５］光学領域内の非透過領域に配置される２つ以上のサブピクセルの各々は、発光素子、２つ以上のトランジスタ、及びストレージキャパシタを含むことができる。

［２６］下部シールドメタルは、非透過領域に配置され、少なくとも１つの開口部を含むことができる。下部シールドメタルの少なくとも１つの開口部は、２つ以上のサブピクセルのそれぞれに含まれる２つ以上のトランジスタのうち、特定のトランジスタの全部又は一部と重なり合うことができる。

［２７］特定のトランジスタは、１つのスキャンラインと重なる２つのチャネルと、２つのチャネル間の接続ノードとを含むデュアルトランジスタであり得る。

［２８］本開示の実施形態によれば、カメラや感知センサなどの光学電子装置を、表示パネルの表示領域の下に設けることで、表示パネルの非表示領域を減らすことができ、表示装置の前面に光学電子装置が露出されない表示パネル及び表示装置を提供することができる。

［２９］本開示の実施形態によれば、表示パネルの表示領域の下に位置する光学電子装置が、正常に光を受け取ることができる光透過の構造を有する表示装置及び表示パネルを提供することができる。

［３０］本開示の実施形態によれば、表示パネルの表示領域に含まれ、光学電子装置が重畳される光学領域において、正常のディスプレイ駆動となり得る表示装置及び表示パネルを提供することができる。

［３１］本開示の実施形態によれば、光学領域の透過率を高めながら、画像異常現象が防止できる下部シールドメタルのオープン構造を有する表示装置及び表示パネルを提供することができる。

［３２］本開示の実施形態によれば、光学領域の透過率を高めながら、光学領域での画像異常現象が防止できる下部シールドメタルのオープン構造を有しながらも、光学領域におけるフレア(Ｆｌａｒｅ)及びヘイズ(Ｈａｚｅ)現象が防止できる上部シールド構造を有する表示装置及び表示パネルを提供することができる。

本開示の実施形態による表示装置の平面図である。 本開示の実施形態による表示装置の平面図である。 本開示の実施形態による表示装置の平面図である。 本開示の実施形態による表示装置のシステムの構成図である。 本開示の実施形態による表示パネルにおけるサブピクセルの等価回路である。 本開示の実施形態による表示パネルの表示領域に含まれる３つの領域におけるサブピクセルの配置図である。 本開示の実施形態による表示パネルにおいて、第１光学領域及び一般領域のそれぞれにおける信号ラインの配置図である。 本開示の実施形態による表示パネルにおいて、第２光学領域及び一般領域のそれぞれにおける信号ラインの配置図である。 本開示の実施形態による表示パネルの表示領域に含まれる一般領域、第１光学領域及び第２光学領域のそれぞれの断面図である。 本開示の実施形態による表示パネルの表示領域に含まれる一般領域、第１光学領域及び第２光学領域のそれぞれの断面図である。 本開示の実施形態による表示パネルの外郭の断面図である。 本開示の実施形態による表示装置において、第１光学領域の一部の平面図である。 本開示の実施形態による表示装置のサブピクセルの等価回路である。 本開示の実施形態による表示装置において、第１光学領域の一部の平面図であって、第１光学領域内の非透過領域に、下部シールドメタルが配置された場合の平面図である。 図１１のＵＡ領域の平面図である。 第５トランジスタの構造を示す図である。 本開示の実施形態による表示装置において、第１光学領域の点灯実験の結果を示す。 本開示の実施形態による表示装置において、第１光学領域に配置された下部シールドメタルのオープン構造の例である。 本開示の実施形態による表示装置において、第１光学領域に配置された下部シールドメタルのオープン構造の例である。 本開示の実施形態による表示装置において、第１光学領域に配置された下部シールドメタルのオープン構造の例である。 本開示の実施形態による表示装置において、第１光学領域に配置された下部シールドメタルのオープン構造の例である。 下部シールドメタルのオープン構造による第５トランジスタの接続ノードにおけるキャパシタ構造を示す。 下部シールドメタルのオープン構造による第５トランジスタの接続ノードにおけるキャパシタ構造を示す。 本開示の実施形態による表示装置において、第１光学領域内に第５トランジスタが配置された非透過領域の断面図である。 本開示の実施形態による表示装置において、第１光学領域内に第５トランジスタが配置されていない非透過領域の断面図である。 本開示の実施形態による表示装置において、第１光学領域内に第５トランジスタが配置されていない非透過領域の断面図である。 本開示の実施形態による表示装置において、第１光学領域内に第５トランジスタが配置されていない非透過領域の断面図である。 本開示の実施形態による表示装置において、第１光学領域内に第５トランジスタが配置されていない非透過領域の断面図である。 本開示の実施形態による表示装置において、第１光学領域内に第５トランジスタが配置されていない非透過領域の断面図である。 本開示の実施形態による表示装置の一般領域及び第１光学領域のそれぞれにおけるタッチセンサメタルの配置構造を示す。 本開示の実施形態による表示装置の第１光学領域内で、タッチセンサメタルの配置構造を拡大して示す図である。 本開示の実施形態による表示装置において、下部シールドメタルのオープン構造が適用される前と後に、駆動トランジスタのゲートノードの電圧と接続ノードの電圧の変動グラフである。 本開示の実施形態による表示装置において、下部シールドメタルのオープン構造が適用された第１光学領域の点灯実験の結果を示す図である。

［３４］以下、本開示の一部の実施形態を、例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えるにおいて、同一の構成要素については、たとえ他の図面上に表示されていても、可能な限り同一の符号を付することができる。なお、本開示を説明するに当たって、関連する公知の構成又は機能の具体的な説明が、本開示の要旨を曖昧にすることがあると判断される場合、その詳細な説明は省略する。本明細書上で言及した「含む」、「有する」、「行われる」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加されてもよい。構成要素を単数として表現した場合に、特に明示的な記載事項がない限り、複数が含まれる場合を含むことができる。

［３５］また、本開示の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。これらの用語は、その構成要素を他の構成要素と区別するためのものであるだけで、その用語によって当該構成要素の本質、順番、順序又は数などが限定されない。

［３６］構成要素の位置関係についての説明において、２つ以上の構成要素が、「連結」、「結合」又は「接続」されると記載されている場合、２つ以上の構成要素が、直接「連結」、「結合」又は「接続」され得るが、２つ以上の構成要素と他の構成要素とが、さらに「介在」され、「連結」、「結合」又は「接続」されることも可能であることを理解されたい。 ここで、他の構成要素は、互いに「連結」、「結合」又は「接続」される２つ以上の構成要素のうち１つ以上に含まれてもよい。

［３７］構成要素や、動作方法や作製方法などに関する時間的流れの関係の説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで、時間的先後関係又は流れ的前後関係が説明される場合、「直ちに」又は「直接」が使用されていない限り、連続的でない場合も含み得る。

［３８］一方、構成要素に関する数値又はその対応情報（例えば、レベルなど）が言及されている場合、別途の明示的な記載がなくても、数値又はその対応情報は、各種要因（例えば、工程上の要因、内部又は外部の衝撃、ノイズなど）によって発生できる誤差の範囲を含むと解釈され得る。

［３９］以下、添付の図面を参照して、本開示の様々な実施形態を詳細に説明する。

［４０］図１ａ、図１ｂ及び図１ｃは、本開示の実施形態による表示装置１００の平面図である。

［４１］図１ａ、図１ｂ及び図１ｃを参照すると、本開示の実施形態による表示装置１００は、映像を表示する表示パネル１１０と、１つ以上の光学電子装置１１、１２とを含むことができる。

［４２］表示パネル１１０は、映像が表示される表示領域ＤＡと、映像が表示されない非表示領域ＮＤＡとを含むことができる。

［４３］表示領域ＤＡには、複数のサブピクセルが配置され、複数のサブピクセルを駆動するための様々な信号ラインが配置されることができる。

［４４］非表示領域ＮＤＡは、表示領域ＤＡの外側領域であってもよい。非表示領域ＮＤＡには、各種信号ラインが配置されることができ、各種駆動回路が接続されることができる。非表示領域ＮＤＡは、曲げられ、前面から見えなくなるか、又はケース（図示せず）によって覆われる。非表示領域ＮＤＡは、ベゼル又はベゼル領域とも呼ばれる。

［４５］図１ａ、図１ｂ及び図１ｃを参照すると、本開示の実施形態による表示装置１００において、１つ以上の光学電子装置１１、１２は、表示パネル１１０の下部（視聴面の反対側）に位置する電子部品である。

［４６］光は、表示パネル１１０の前面（視聴面）に入り、表示パネル１１０を透過して表示パネル１１０の下部（視聴面の反対側）に位置する１つ以上の光学電子装置１１、１２に伝達され得る。

［４７］一つ以上の光学電子装置１１、１２は、表示パネル１１０を透過した光を受信し、受信した光に応じて、所定の機能を行う装置であってもよい。例えば、１つ以上の光学電子装置１１、１２は、カメラ（イメージセンサ）などの撮像装置、近接センサ、照度センサなどの感知センサなどのうち１つ以上を含むことができる。

［４８］図１ａ、図１ｂ及び図１ｃを参照すると、本開示の実施形態による表示パネル１１０において、表示領域ＤＡは、一般領域ＮＡと、１つ以上の光学領域ＯＡ１、ＯＡ２とを含むことができる。

［４９］図１ａ、図１ｂ及び図１ｃを参照すると、１つ以上の光学領域ＯＡ１、ＯＡ２は、１つ以上の光学電子装置１１、１２と重なる領域であり得る。

［５０］図１ａの例示によれば、表示領域ＤＡは、一般領域ＮＡと第１光学領域ＯＡ１とを含むことができる。ここで、第１光学領域ＯＡ１の少なくとも一部は、第１光学電子装置１１と重畳することができる。

［５１］図１ｂの例示によれば、表示領域ＤＡは、一般領域ＮＡ、第１光学領域ＯＡ１、及び第２光学領域ＯＡ２を含むことができる。図１ｂの例では、第１光学領域ＯＡ１と第２光学領域ＯＡ２との間には、一般領域ＮＡがある。ここで、第１光学領域ＯＡ１の少なくとも一部は、第１光学電子装置１１と重なり、第２光学領域ＯＡ２の少なくとも一部は、第２光学電子装置１２と重なり得る。

［５２］図１ｃの例示によれば、表示領域ＤＡは、一般領域ＮＡ、第１光学領域ＯＡ１、及び第２光学領域ＯＡ２を含むことができる。図１ｃの例示では、第１光学領域ＯＡ１と第２光学領域ＯＡ２との間には、一般領域ＮＡが存在しない。すなわち、第１光学領域ＯＡ１と第２光学領域ＯＡ２とは、互いに接している。ここで、第１光学領域ＯＡ１の少なくとも一部は、第１光学電子装置１１と重なり、第２光学領域ＯＡ２の少なくとも一部は、第２光学電子装置１２と重なり得る。

［５３］一つ以上の光学領域ＯＡ１、ＯＡ２は、映像表示構造と光透過構造との両方が形成されていなければならない。すなわち、１つ以上の光学領域ＯＡ１、ＯＡ２は、表示領域ＤＡの一部領域であるので、１つ以上の光学領域ＯＡ１、ＯＡ２には、映像表示のためのサブピクセルが配置されなければならない。そして、１つ以上の光学領域ＯＡ１、ＯＡ２には、１つ以上の光学電子装置１１、１２に、光を透過させるための光透過構造が形成されなければならない。

［５４］一つ以上の光学電子装置１１、１２は、光受信が必要な装置であるが、表示パネル１１０の後方（下、視聴面の反対側）に位置し、表示パネル１１０を透過した光を受信するようになる。

［５５］一つ以上の光学電子装置１１、１２は、表示パネル１１０の前面（視聴面）に露出されない。したがって、ユーザが表示装置１００の前面を見るとき、光学電子装置１１、１２は、ユーザに見えない。

［５６］例えば、第１光学電子装置１１は、カメラであってもよく、第２光学電子装置１２は、近接センサ、照度センサなどの感知センサであってもよい。例えば、感知センサは、赤外線を感知する赤外センサであり得る。

［５７］逆に、第１光学電子装置１１が感知センサであってもよく、第２光学電子装置１２がカメラであってもよい。

［５８］以下、説明の便宜上、第１光学電子装置１１がカメラであり、第２光学電子装置１２は、感知センサであることを例として説明する。ここで、カメラは、カメラレンズ又はイメージセンサであり得る。

［５９］第１光学電子装置１１がカメラの場合、このカメラは、表示パネル１１０の後方（下部）に位置するが、表示パネル１１０の前面方向を撮影する前面カメラ（Ｆｒｏｎｔ ｃａｍｅｒａ）であってもよい。したがって、ユーザは、表示パネル１１０の視聴面を見ながら、視聴面に見えないカメラに介して、撮影することができる。

［６０］表示領域ＤＡに含まれる一般領域ＮＡ及び１つ以上の光学領域ＯＡ１、ＯＡ２は、映像表示の可能な領域であるが、一般領域ＮＡは、光透過構造が形成される必要のない領域であり、１つ以上の光学領域ＯＡ１、ＯＡ２は、光透過構造が形成されるべき領域である。

［６１］したがって、１つ以上の光学領域ＯＡ１、ＯＡ２は、一定のレベル以上の透過率を有するべきであり、一般領域ＮＡは、光透過性を有さないか、又は一定のレベル未満の低い透過率を有することができる。

［６２］例えば、１つ以上の光学領域ＯＡ１、ＯＡ２と、一般領域ＮＡとは、解像度、サブピクセル配置構造、単位面積当たりのサブピクセルの数、電極構造、ライン構造、電極配置構造、又はライン配置構造などが、互いに異なっていてもよい。

［６３］例えば、１つ以上の光学領域ＯＡ１、ＯＡ２における単位面積当たりのサブピクセルの数は、一般領域ＮＡにおける単位面積当たりのサブピクセルの数より小さくてもよい。すなわち、１つ以上の光学領域ＯＡ１、ＯＡ２の解像度は、一般領域ＮＡの解像度より低くてもよい。ここで、単位面積当たりのサブピクセルの数は、解像度を測定する単位であり、１インチ内のピクセルの数を意味するＰＰＩ（Pixels Per Inch）とも言える。

［６４］例えば、第１光学領域ＯＡ１内の単位面積当たりのサブピクセルの数は、一般領域ＮＡ内の単位面積当たりのサブピクセルの数より少なくてもよい。第２光学領域ＯＡ２内の単位面積当たりのサブピクセルの数は、第１光学領域ＯＡ１内の単位面積当たりのサブピクセルの数以上であり、一般領域ＮＡ内の単位面積当たりのサブピクセルの数より少なくてもよい。

［６５］第１光学領域ＯＡ１は、円形、楕円形、四角形、六角形、又は八角形などの様々な形状を有することができる。第２光学領域ＯＡ２は、円形、楕円形、四角形、六角形、又は八角形などの様々な形状を有することができる。第１光学領域ＯＡ１及び第２光学領域ＯＡ２は、同じ形状を有してもよく、異なる形状を有してもよい。

［６６］図１ｃを参照すると、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が接している場合、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を含む全光学領域も、円形、楕円形、四角形、六角形、又は八角形などの様々な形状を有することができる。

［６７］以下、説明の便宜のために、第１光学領域ＯＡ１及び第２光学領域ＯＡ２の各々は、円形であることを例にする。

［６８］本開示の実施形態による表示装置１００において、外部に露出せず、表示パネル１１０の下部に隠れている第１光学電子装置１１が、カメラである場合、本開示の実施形態による表示装置１００は、ＵＤＣ（Ｕｎｄｅｒ Ｄｉｓｐｌａｙ Ｃａｍｅｒａ）技術が適用されたディスプレイと言える。

［６９］これによれば、本開示の実施形態による表示装置１００の場合、表示パネル１１０にカメラ露出のためのノッチ（Notch）又はカメラホールが形成されなくてもよいため、表示領域ＤＡの面積の減少は、発生しない。

［７０］これにより、表示パネル１１０にカメラ露出のためのノッチ又はカメラホールが形成されなくてもよいため、ベゼル領域のサイズを減少することができ、設計制約事項がなくなり、デザイン設計の自由度が高まり得る。

［７１］本開示の実施形態による表示装置１００では、１つ以上の光学電子装置１１、１２が、表示パネル１１０の後方に隠れて配置されているにもかかわらず、１つ以上の光学電子装置１１、１２は、正常に光を受け取って、決められた機能を正常に実行できなければならない。

［７２］また、本開示の実施形態による表示装置１００では、１つ以上の光学電子装置１１、１２が、表示パネル１１０の後方に隠れて配置され、表示領域ＤＡと重なって配置されているにもかかわらず、表示領域ＤＡにおいて、１つ以上の光学電子装置１１、１２と重なる１つ以上の光学領域ＯＡ１、ＯＡ２で、正常の映像表示が可能でなければならない。

［７３］図２は、本開示の実施形態による表示装置１００のシステム構成図である。

［７４］図２を参照すると、表示装置１００は、映像表示のための構成要素であって、表示パネル１１０とディスプレイ駆動回路とを含むことができる。

［７５］ディスプレイ駆動回路は、表示パネル１１０を駆動するための回路であり、データ駆動回路２２０、ゲート駆動回路２３０、及びディスプレイ‐コントローラ２４０などを含むことができる。

［７６］表示パネル１１０は、映像が表示される表示領域ＤＡと、映像が表示されない非表示領域ＮＤＡとを含むことができる。非表示領域ＮＤＡは、表示領域ＤＡの外側領域であってもよく、ベゼル領域とも言える。非表示領域ＮＤＡの全部又は一部は、表示装置１００の前面から見える領域であるか、曲げられて表示装置１００の前面から見えない領域でもあり得る。

［７７］表示パネル１１０は、基板ＳＵＢと、基板ＳＵＢ上に配置された複数のサブピクセルＳＰとを含むことができる。さらに、表示パネル１１０は、複数のサブピクセルＳＰを駆動するために、様々な種類の信号ラインをさらに含むことができる。

［７８］本開示の実施形態による表示装置１００は、液晶表示装置などであってもよく、表示パネル１１０が自己発光する自発光表示装置であってもよい。本開示の実施形態による表示装置１００が、自発光表示装置である場合、複数のサブピクセルＳＰのそれぞれは、発光素子を含むことができる。

［７９］例えば、本開示の実施形態による表示装置１００は、発光素子が有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）で具現された有機発光表示装置であってもよい。他の例として、本開示の実施形態による表示装置１００は、発光素子が無機物ベースの発光ダイオードで具現された無機発光表示装置であってもよい。さらに別の例として、本開示の実施形態による表示装置１００は、発光素子が自ら光を出す半導体結晶である量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）で具現された量子ドット表示装置であってもよい。

［８０］表示装置１００のタイプによって、複数のサブピクセルＳＰのそれぞれの構造が変わり得る。例えば、表示装置１００が、サブピクセルＳＰの光を自ら出す自発光表示装置の場合、各サブピクセルＳＰは、自ら光を出す発光素子、１つ以上のトランジスタ、及び１つ以上のキャパシタを含むことができる。

［８１］例えば、いくつかの種類の信号ラインは、データ信号（データ電圧又は映像信号ともいう）を伝達する複数のデータライン（ＤＬ）及びゲート信号（スキャン信号ともいう）を伝達する複数のゲートラインＧＬなどを含むことができる。

［８２］複数のデータラインＤＬと複数のゲートラインＧＬとは、互いに交差することができる。複数のデータラインＤＬのそれぞれは、第１方向に延びながら配置されることができる。複数のゲートラインＧＬの各々は、第２方向に延びながら配置されることができる。

［８３］ここで、第１方向は、列（Ｃｏｌｕｍｎ）方向であり、第２方向は、行（Ｒｏｗ）方向であり得る。又は、第１方向は、行方向であり、第２方向は、列方向であってもよい。

［８４］データ駆動回路２２０は、複数のデータラインＤＬを駆動するための回路であり、複数のデータラインＤＬに、データ信号を出力することができる。ゲート駆動回路２３０は、複数のゲートラインＧＬを駆動するための回路であって、複数のゲートラインＧＬに、ゲート信号を出力することができる。

［８５］ディスプレイ‐コントローラ２４０は、データ駆動回路２２０及びゲート駆動回路２３０を制御するための装置であって、複数のデータラインＤＬに対する駆動タイミングと、複数のゲートラインＧＬに対する駆動タイミングとを制御することができる。

［８６］ディスプレイ‐コントローラ２４０は、データ駆動回路２２０を制御するために、データ駆動制御信号ＤＣＳをデータ駆動回路２２０に供給し、ゲート駆動回路２３０を制御するために、ゲート駆動制御信号ＧＣＳをゲート駆動回路２３０に供給することができる。

［８７］ディスプレイ‐コントローラ２４０は、ホストシステム２５０から入力映像データを受信し、入力映像データに基づいて、映像データをデータ駆動回路２２０に供給することができる。

［８８］データ駆動回路２２０は、ディスプレイ‐コントローラ２４０の駆動タイミング制御に従って、複数のデータラインＤＬに、データ信号を供給することができる。

［８９］データ駆動回路２２０は、ディスプレイ‐コントローラ２４０からデジタル形式の映像データを受信し、受信した映像データを、アナログ形式のデータ信号に変換して、複数のデータラインＤＬに出力することができる。

［９０］ゲート駆動回路２３０は、ディスプレイ‐コントローラ２４０のタイミング制御に従って、複数のゲートラインＧＬに、ゲート信号を供給することができる。ゲート駆動回路２３０は、各種のゲート駆動制御信号ＧＣＳとともに、ターンオンレベル電圧に対応する第１ゲート電圧、及び、ターンオフレベル電圧に対応する第２ゲート電圧を供給し、ゲート信号を生成し、生成されたゲート信号を複数のゲートラインＧＬに供給することができる。

［９１］例えば、データ駆動回路２２０は、テープオートメイテッドボンディング（ＴＡＢ：Ｔａｐｅ Ａｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式で、表示パネル１１０と接続されるか、チップオンガラス（ＣＯＧ：Ｃｉｐ Ｏｎ Ｇｌａｓｓ）又はチップオンパネル（ＣＯＰ：Ｃｉｐ Ｏｎ Ｐａｎｅｌ） 方式で、表示パネル１１０のボンディングパッドに接続されるか、チップオンフィルム（ＣＯＦ：Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式で具現されて、表示パネル１１０と連結され得る。

［９２］ゲート駆動回路２３０は、テープオートメイテッドボンディング（ＴＡＢ）方式で、表示パネル１１０と接続されるか、チップオンガラス（ＣＯＧ）又はチップオンパネル（ＣＯＰ）方式で、表示パネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に接続されるか、チップオンフィルム（ＣＯＦ）方式に従って、表示パネル１１０と接続されることができる。或いは、ゲート駆動回路２３０は、ゲートインパネル（ＧＩＰ：Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）タイプで、表示パネル１１０の非表示領域ＮＤＡに形成されてもよい。ゲート駆動回路２３０は、基板上に配置されてもよく、基板に接続されてもよい。すなわち、ゲート駆動回路２３０は、ＧＩＰタイプの場合、基板の非表示領域ＮＤＡに配置することができる。ゲート駆動回路２３０は、チップオンガラス（ＣＯＧ）タイプ、チップオンフィルム（ＣＯＦ）タイプなどであれば、基板に接続することができる。

［９３］一方、データ駆動回路２２０及びゲート駆動回路２３０のうち少なくとも１つの駆動回路は、表示パネル１１０の表示領域ＤＡに配置されてもよい。例えば、データ駆動回路２２０及びゲート駆動回路２３０のうち少なくとも１つの駆動回路は、サブピクセルＳＰと重ならないように配置されてもよく、サブピクセルＳＰと一部又は全体が、重なるように配置されてもよい。

［９４］データ駆動回路２２０は、表示パネル１１０の一側（例えば、上側又は下側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、データ駆動回路２２０は、表示パネル１１０の両側（例えば、上側と下側）に全て接続されるか、表示パネル１１０の４側面のうち２以上の側面に接続されることもある。

［９５］ゲート駆動回路２３０は、表示パネル１１０の一側（例えば、左側又は右側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、ゲート駆動回路２３０は、表示パネル１１０の両側（例えば、左側と右側）に全て接続されるか、又は表示パネル１１０の４側面のうち２以上の側面に接続されることもある。

［９６］ディスプレイ‐コントローラ２４０は、データ駆動回路２２０とは別個の構成要素として具現することができ、又はデータ駆動回路２２０と統合して、集積回路として具現することができる。

［９７］ディスプレイ‐コントローラ２４０は、通常のディスプレイ技術で使用されるタイミングコントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）であってもよく、タイミングコントローラを含んで、他の制御機能をさらに実行できる制御装置であってもよく、又はタイミングコントローラとは異なる制御装置であってもよく、又は制御装置内の回路であってもよい。ディスプレイ‐コントローラ２４０は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、又はプロセッサ（Ｐｒｏｃｅｓｓｏｒ）などの様々な回路や電子部品で実現することができる。

［９８］ディスプレイ‐コントローラ２４０は、プリント回路基板、フレキシブルプリント回路などに実装され、プリント回路基板、フレキシブルプリント回路などを介して、データ駆動回路２２０及びゲート駆動回路２３０と電気的に接続することができる。

［９９］ディスプレイ‐コントローラ２４０は、所定の１つ以上のインタフェースに従って、データ駆動回路２２０と信号を送受信することができる。ここで、例えば、インタフェースは、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インタフェース、ＥＰＩインタフェース、ＳＰＩ （Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などを含むことができる。

［１００］本開示の実施形態による表示装置１００は、映像表示機能だけでなく、タッチセンシング機能をさらに提供するために、タッチセンサと、タッチセンサをセンシングして、指やペンなどのタッチオブジェクトによって、タッチが発生したかを検出したり、タッチ位置を検出するタッチセンシング回路を含むことができる。

［１０１］タッチセンシング回路は、タッチセンサを駆動しセンシングして、タッチセンシングデータを生成し出力するタッチ駆動回路２６０と、タッチセンシングデータを用いて、タッチ発生を感知したり、タッチ位置を検出できるタッチコントローラ２７０などを含むことができる。

［１０２］タッチセンサは、複数のタッチ電極を含むことができる。タッチセンサは、複数のタッチ電極と、タッチ駆動回路２６０とを電気的に接続するための複数のタッチラインをさらに含むことができる。

［１０３］タッチセンサは、表示パネル１１０の外部に、タッチパネルの形態で存在してもよく、表示パネル１１０の内部に存在してもよい。タッチセンサが、タッチパネルの形態で表示パネル１１０の外部に存在する場合、タッチセンサは、外装型と呼ばれる。タッチセンサが外装型の場合、タッチパネルと表示パネル１１０とは、別々に作製され、組み立て過程で結合することができる。外装型のタッチパネルは、タッチパネル用基板及びタッチパネル用基板上の複数のタッチ電極などを含むことができる。

［１０４］タッチセンサが、表示パネル１１０の内部に存在する場合、表示パネル１１０の作製工程中に、ディスプレイ駆動に関連する信号ライン及び電極等とともに、基板ＳＵＢ上にタッチセンサが形成され得る。

［１０５］タッチ駆動回路２６０は、複数のタッチ電極のうち少なくとも１つであって、タッチ駆動信号を供給し、複数のタッチ電極のうち少なくとも１つをセンシングして、タッチセンシングデータを生成することができる。

［１０６］タッチセンシング回路は、セルフキャパシタンス（Ｓｅｌｆ－Ｃａｐａｃｉｔａｎｃｅ）センシング方式、又は、ミューチュアル－キャパシタンス（Ｍｕｔｕａｌ－Ｃａｐａｃｉｔａｎｃｅ）センシング方式で、タッチセンシングを行うことができる。

［１０７］タッチセンシング回路が、セルフキャパシタンスセンシング方式でタッチセンシングを行う場合、タッチセンシング回路は、各タッチ電極とタッチオブジェクト（例えば、指、ペンなど）との間のキャパシタンスに基づいて、タッチセンシングを行うことができる。

［１０８］セルフキャパシタンスセンシング方式によれば、複数のタッチ電極のそれぞれは、駆動タッチ電極の役割も、センシングタッチ電極の役割も果たすことができる。タッチ駆動回路２６０は、複数のタッチ電極の全部又は一部を駆動し、複数のタッチ電極の全部又は一部をセンシングすることができる。

［１０９］タッチセンシング回路が、ミューチュアルキャパシタンスセンシング方式でタッチセンシングを行う場合、タッチセンシング回路は、タッチ電極間のキャパシタンスに基づいて、タッチセンシングを行うことができる。

［１１０］ミューチュアルキャパシタンスセンシング方式によれば、複数のタッチ電極は、駆動タッチ電極とセンシングタッチ電極とに分けられる。タッチ駆動回路２６０は、駆動タッチ電極を駆動し、センシングタッチ電極をセンシングすることができる。

［１１１］タッチセンシング回路に含まれるタッチ駆動回路２６０及びタッチコントローラ２７０は、別々の装置で実現されてもよく、１つの装置で実現されてもよい。また、タッチ駆動回路２６０とデータ駆動回路２２０とは、別々の装置で実現されてもよく、１つの装置で実現されてもよい。

［１１２］表示装置１００は、ディスプレイ駆動回路及び／又はタッチセンシング回路に、各種電源を供給する電源回路などをさらに含むことができる。

［１１３］本開示の実施形態による表示装置１００は、スマートフォン、タブレット等の携帯端末であってもよく、多様なサイズのモニタやテレビ（ＴＶ）等であってもよく、これに限定されず、情報や映像を表出できる多様なタイプ、多様なサイズのディスプレイであり得る。

［１１４］前述のように、表示パネル１１０における表示領域ＤＡは、一般領域ＮＡと、１つ以上の光学領域ＯＡ１、ＯＡ２とを含むことができる。

［１１５］一般領域ＮＡ及び１つ以上の光学領域ＯＡ１、ＯＡ２は、映像表示が可能な領域である。しかしながら、一般領域ＮＡは、光透過構造が形成される必要のない領域であり、１つ以上の光学領域ＯＡ１、ＯＡ２は、光透過構造が形成されるべき領域である。

［１１６］前述のように、表示パネル１１０において、表示領域ＤＡは、一般領域ＮＡとともに、１つ以上の光学領域ＯＡ１、ＯＡ２を含むことができるが、説明の便宜のために、表示領域ＤＡが、第１光学領域ＯＡ１と第２光学領域ＯＡ２の両方を含む場合（図１ｂ、図１ｃ）を想定する。

［１１７］図３は、本開示の実施形態による表示パネル１１０におけるサブピクセルＳＰの等価回路である。

［１１８］表示パネル１１０の表示領域ＤＡに含まれる一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２に配置されたサブピクセルＳＰのそれぞれは、発光素子ＥＤと、発光素子ＥＤを駆動するための駆動トランジスタＤＲＴと、駆動トランジスタＤＲＴの第１ノードＮ１に、データ電圧ＶＤＡＴＡを伝達するためのスキャントランジスタＳＣＴと、１フレームの間に、一定の電圧を維持するためのストレージキャパシタＣｓｔなどを含むことができる。

［１１９］駆動トランジスタＤＲＴは、データ電圧が印加され得る第１ノードＮ１、発光素子ＥＤと電気的に接続される第２ノードＮ２、及び駆動電圧ラインＤＶＬから、駆動電圧ＥＬＶＤＤが印加される第３ノードＮ３を含むことができる。駆動トランジスタＤＲＴにおいて、第１ノードＮ１は、ゲートノードであり、第２ノードＮ２は、ソースノード又はドレインノードであり、第３ノードＮ３は、ドレインノード又はソースノードであり得る。

［１２０］発光素子ＥＤは、アノード電極ＡＥ、発光層ＥＬ及びカソード電極ＣＥを含むことができる。アノード電極ＡＥは、各サブピクセルＳＰに配置されるピクセル電極であり、各サブピクセルＳＰの駆動トランジスタＤＲＴの第２ノードＮ２と電気的に接続され得る。カソード電極ＣＥは、複数のサブピクセルＳＰに共通に配置される共通電極であり、ベース電圧ＥＬＶＳＳが印加され得る。

［１２１］例えば、アノード電極ＡＥは、ピクセル電極であり、カソード電極ＣＥは、共通電極であり得る。逆に、アノード電極ＡＥは、共通電極であり、カソード電極ＣＥは、ピクセル電極であり得る。以下では、説明の便宜のために、アノード電極ＡＥは、ピクセル電極であり、カソード電極ＣＥは、共通電極であると仮定する。

［１２２］例えば、発光素子ＥＤは、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、無機発光ダイオード、又は量子ドット発光素子などであってもよい。発光素子ＥＤが、有機発光ダイオードの場合、発光素子ＥＤにおける発光層ＥＬは、有機物を含有する有機発光層を含むことができる。

［１２３］スキャントランジスタＳＣＴは、ゲートラインＧＬを介して印加されるゲート信号のスキャン信号ＳＣＡＮによって、オン‐オフが制御され、駆動トランジスタＤＲＴの第１ノードＮ１とデータ ラインＤＬとの間に、電気的に接続することができる。

［１２４］ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴの第１ノードＮ１と第２ノードＮ２との間に、電気的に接続され得る。

［１２５］各サブピクセルＳＰは、図３に示すように、２つのトランジスタＤＲＴ、ＳＣＴと、１つのキャパシタＣｓｔとを含む２Ｔ（Ｔｒａｎｓｉｓｔｏｒ）１Ｃ（Ｃａｐａｃｉｔｏｒ）構造を有してもよく、場合によっては、１つ以上のトランジスタをさらに含んでもよく、又は１つ以上のキャパシタをさらに含んでもよい。

［１２６］ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴの第１ノードＮ１と、第２ノードＮ２との間に、存在し得る内部キャパシタ（Ｉｎｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）である寄生キャパシタ（例えば、Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスタＤＲＴの外部に、意図的に設計した外部キャパシタ（Ｅｘｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）であり得る。

［１２７］駆動トランジスタＤＲＴ及びスキャントランジスタＳＣＴのそれぞれは、ｎ型トランジスタでも、ｐ型トランジスタでもよい。

［１２８］各サブピクセルＳＰ内の回路素子（特に、発光素子ＥＤ）は、外部の水分や酸素などに脆弱であるため、外部の水分や酸素が、回路素子（特に、発光素子ＥＤ） ）への浸透を防止するための封止層ＥＮＣＡＰを、表示パネル１１０に配置することができる。封止層ＥＮＣＡＰは、発光素子ＥＤを覆うように配置することができる。

［１２９］図４は、本開示の実施形態による表示パネル１１０の表示領域ＤＡに含まれる３つの領域ＮＡ、ＯＡ１、ＯＡ２におけるサブピクセルＳＰの配置図である。

［１３０］図４を参照すると、表示領域ＤＡに含まれる一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２のそれぞれには、複数のサブピクセルＳＰが配置され得る。

［１３１］例えば、複数のサブピクセルＳＰは、赤色光を発光する赤色サブピクセル（Ｒｅｄ ＳＰ）、緑色光を発光する緑色サブピクセル（Ｇｒｅｅｎ ＳＰ）、及び青色光を発光する青色サブピクセル（Ｂｌｕｅ ＳＰ）を含むことができる。

［１３２］これにより、一般領域ＮＡ、第１光学領域ＯＡ１、及び第２光学領域ＯＡ２のそれぞれは、赤色サブピクセルＲｅｄ ＳＰの発光領域ＥＡ、緑色サブピクセルＧｒｅｅｎ ＳＰの発光領域ＥＡ、及び青色サブピクセルＢｌｕｅ ＳＰの発光領域ＥＡを含むことができる。

［１３３］図４を参照すると、一般領域ＮＡは、光透過構造を含まず、発光領域ＥＡを含むことができる。

［１３４］しかしながら、第１光学領域ＯＡ１及び第２光学領域ＯＡ２は、発光領域ＥＡを含むだけでなく、光透過構造も含んでいなければならない。

［１３５］したがって、第１光学領域ＯＡ１は、発光領域ＥＡと第１透過領域ＴＡ１とを含むことができ、第２光学領域ＯＡ２は、発光領域ＥＡと第２透過領域ＴＡ２とを含むことができる。

［１３６］発光領域ＥＡと透過領域ＴＡ１、ＴＡ２とは、光透過の可能性によって区別することができる。すなわち、発光領域ＥＡは、光透過の不可能な領域であり、透過領域ＴＡ１、ＴＡ２は、光透過の可能な領域であり得る。

［１３７］また、発光領域ＥＡと透過領域ＴＡ１、ＴＡ２とは、特定の金属層ＣＥの形成の有無によって区別することができる。例えば、発光領域ＥＡには、カソード電極ＣＥが形成され、透過領域ＴＡ１、ＴＡ２には、カソード電極ＣＥが形成されないことがある。発光領域ＥＡには、ライトシールド層（Ｌｉｇｈｔ Ｓｈｉｅｌｄ Ｌａｙｅｒ）が形成されており、透過領域ＴＡ１、ＴＡ２には、ライトシールド層が形成されていないことがある。

［１３８］第１光学領域ＯＡ１は、第１透過領域ＴＡ１を含み、第２光学領域ＯＡ２は、第２透過領域ＴＡ２を含むため、第１光学領域ＯＡ１及び第２光学領域ＯＡ２は、全て光の透過できる領域である。

［１３９］第１光学領域ＯＡ１の透過率（透過度）と、第２光学領域ＯＡ２の透過率（透過度）とは、同じであってもよい。

［１４０］この場合、第１光学領域ＯＡ１の第１透過領域ＴＡ１と、第２光学領域ＯＡ２の第２透過領域ＴＡ２とは、形状又は大きさが同じであってもよい。 あるいは、第１光学領域ＯＡ１の第１透過領域ＴＡ１と、第２光学領域ＯＡ２の第２透過領域ＴＡ２とは、形状や大きさが異なっていても、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の割合と、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の割合とは、同じであってもよい。

［１４１］これと異なって、第１光学領域ＯＡ１の透過率（透過度）と、第２光学領域ＯＡ２の透過率（透過度）とは、互いに異なっていてもよい。

［１４２］この場合、第１光学領域ＯＡ１の第１透過領域ＴＡ１と、第２光学領域ＯＡ２の第２透過領域ＴＡ２とは、形状や大きさが異なっていてもよい。あるいは、第１光学領域ＯＡ１の第１透過領域ＴＡ１と、第２光学領域ＯＡ２の第２透過領域ＴＡ２とは、形状や大きさが同じであっても、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の割合と、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の割合とは、互いに異なることがある。

［１４３］例えば、第１光学領域ＯＡ１が重畳する第１光学電子装置１１は、カメラであり、第２光学領域ＯＡ２が重畳する第２光学電子装置１２が、検知センサである場合、カメラは、検知センサより大きな光量を必要とする可能性がある。

［１４４］したがって、第１光学領域ＯＡ１の透過率（透過度）は、第２光学領域ＯＡ２の透過率（透過度）より高くてもよい。

［１４５］この場合、第１光学領域ＯＡ１の第１透過領域ＴＡ１は、第２光学領域ＯＡ２の第２透過領域ＴＡ２より大きいサイズを有することができる。あるいは、第１光学領域ＯＡ１の第１透過領域ＴＡ１と、第２光学領域ＯＡ２の第２透過領域ＴＡ２とは、大きさが同じであっても、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の割合は、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の割合より大きくてもよい。

［１４６］以下、説明の便宜のために、第１光学領域ＯＡ１の透過率（透過度）が、第２光学領域ＯＡ２の透過率（透過度）より高い場合を例に説明する。

［１４７］また、図４に示すように、本開示の実施形態では、透過領域ＴＡ１、ＴＡ２は、透明領域とも呼ばれ、透過率は、透明度とも呼ばれる。

［１４８］さらに、図４に示すように、本開示の実施形態では、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が、表示パネル１１０の表示領域ＤＡの上端に位置し、左右に並んで配置される場合を想定する。

［１４９］図４を参照すると、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が配置される横表示領域を、第１横表示領域ＨＡ１といい、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が配置されない横表示領域を、第２横表示領域ＨＡ２という。

［１５０］図４を参照すると、第１横表示領域ＨＡ１は、一般領域ＮＡ、第１光学領域ＯＡ１、及び第２光学領域ＯＡ２を含むことができる。第２横表示領域ＨＡ２は、一般領域ＮＡのみを含むことができる。

［１５１］図５ａは、本開示の実施形態による表示パネル１１０において、第１光学領域ＯＡ１及び一般領域ＮＡの各々における信号ラインの配置図であり、図５ｂは、本開示の実施形態による表示パネル１１０において、第２光学領域ＯＡ２及び一般領域ＮＡのそれぞれにおける信号ラインの配置図である。

［１５２］図５ａ及び図５ｂに示す第１横表示領域ＨＡ１は、表示パネル１１０における第１横表示領域ＨＡ１の一部であり、第２横表示領域ＨＡ２は、表示パネル１１０における第２横表示領域ＨＡ２の一部である。

［１５３］図５ａに示す第１光学領域ＯＡ１は、表示パネル１１０における第１光学領域ＯＡ１の一部であり、図５ｂに示す第２光学領域ＯＡ２は、表示パネル１１０における第２光学領域ＯＡ２の一部である。

［１５４］図５ａ及び図５ｂを参照すると、第１横表示領域ＨＡ１は、一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を含むことができる。第２横表示領域ＨＡ２は、一般領域ＮＡを含むことができる。

［１５５］表示パネル１１０には、様々な種類の横線ＨＬ１、ＨＬ２が配置され、様々な種類の縦線ＶＬｎ、ＶＬ１、ＶＬ２が配置され得る。

［１５６］本開示の実施形態では、横方向と縦方向とは、交差する２つの方向を意味するものであり、横方向と縦方向とは、見る方向によって異なる場合がある。例えば、本開示の実施形態では、横方向は、１つのゲートラインＧＬが延びながら配置される方向を意味し、縦方向は、１つのデータラインＤＬが延びながら配置される方向を意味する。このように、横と縦を例に挙げる。

［１５７］図５ａ及び図５ｂを参照すると、表示パネル１１０に配置される横線は、第１横表示領域ＨＡ１に配置される第１横線ＨＬ１、及び、第２横表示領域ＨＡ２に配置される第２横線ＨＬ２を含むことができる。

［１５８］表示パネル１１０に配置される横線は、ゲートラインＧＬであり得る。すなわち、第１横線ＨＬ１と第２横線ＨＬ２とは、ゲート線ＧＬであり得る。ゲートラインＧＬは、サブピクセルＳＰの構造に応じて、様々な種類のゲートラインを含むことができる。

［１５９］図５ａ及び図５ｂを参照すると、表示パネル１１０に配置される縦線は、一般領域ＮＡのみに配置される一般縦線ＶＬｎ、第１光学領域ＯＡ１及び一般領域 （ＮＡ）の全てを通る第１縦線ＶＬ１と、第２光学領域ＯＡ２と一般領域ＮＡの両方を通る第２縦線ＶＬ２を含むことができる。

［１６０］表示パネル１１０に配置される縦線は、データライン（ＤＬ）、駆動電圧ライン（ＤＶＬ）などを含むことができ、これに限らず、基準電圧ライン、初期化電圧ラインなどをさらに含むことができる。すなわち、一般縦線ＶＬｎ、第１縦線ＶＬ１、及び第２縦線ＶＬ２は、データラインＤＬ、駆動電圧ラインＤＶＬなどを含むことができ、これだけではなく、基準電圧ライン、初期化電圧ラインなどをさらに含むことができる。

［１６１］本開示の実施形態では、第２横線ＨＬ２において、「横」という用語は、信号が左側（又は右側）から右側（又は左側）に伝達されることを意味するだけであり、第２横線ＨＬ２が、正確な横方向にのみ直線状に延びるという意味ではないことがある。すなわち、図５ａ及び図５ｂでは、第２横線ＨＬ２は、一直線状に示されているが、これとは異なり、第２横線ＨＬ２は、折れ曲がった部分又は曲げられた部分を含むことができる。同様に、第１横線ＨＬ１も折れ曲がった部分又は曲げられた部分を含み得る。

［１６２］本開示の実施形態では、一般縦線ＶＬｎにおいて、「縦」という用語は、信号が上側（又は下側）から下側（又は上側）に伝達されることを意味するだけであり、一般縦線ＶＬｎが、正確な縦方向にのみ直線状に延びるという意味ではない。 すなわち、図５ａ及び図５ｂでは、一般縦線ＶＬｎは、一直線状に示されているが、これとは異なり、一般縦線ＶＬｎは、折れ曲がった部分又は曲げられた部分を含むことができる。同様に、第１縦線ＶＬ１及び第２縦線ＶＬ２も折れ曲がった部分又は曲げられた部分を含むことができる。

［１６３］図５ａを参照すると、第１横領域ＨＡ１に含まれる第１光学領域ＯＡ１は、発光領域ＥＡと第１透過領域ＴＡ１とを含むことができる。第１光学領域ＯＡ１内では、第１透過領域ＴＡ１の外側領域が、発光領域ＥＡを含むことができる。

［１６４］図５ａを参照すると、第１光学領域ＯＡ１の透過率の改善のために、第１光学領域ＯＡ１を通過する第１横線ＨＬ１は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１を回避して通過することができる。

［１６５］したがって、第１光学領域ＯＡ１を通る第１横線ＨＬ１の各々は、各第１透過領域ＴＡ１の外縁の外を迂回する曲線区間又は曲げ区間などを含むことができる。

［１６６］これにより、第１横領域ＨＡ１に配置される第１横線ＨＬ１と、第２横領域ＨＡ２に配置される第２横線ＨＬ２とは、形状や長さなどが互いに異なっていてもよい。すなわち、第１光学領域ＯＡ１を通過する第１横線ＨＬ１と、第１光学領域ＯＡ１を通過しない第２横線ＨＬ２とは、形状や長さなどが異なる場合がある。

［１６７］また、第１光学領域ＯＡ１の透過率の改善のために、第１光学領域ＯＡ１を通過する第１縦線ＶＬ１は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１を回避し通過することができる。

［１６８］従って、第１光学領域ＯＡ１を通過する第１縦線ＶＬ１の各々は、各第１透過領域ＴＡ１の外縁の外を迂回する曲線区間又は曲げ区間などを含むことができる。

［１６９］これにより、第１光学領域ＯＡ１を通る第１縦線ＶＬ１と、第１光学領域ＯＡ１を通過せずに、一般領域ＮＡに配置される一般縦線ＶＬｎは、形状や長さなどが、互いに異なることがある。

［１７０］図５ａを参照すると、第１横領域ＨＡ１内の第１光学領域ＯＡ１に含まれる第１透過領域ＴＡ１は、斜線方向に並んで配置することができる。

［１７１］図５ａを参照すると、第１横領域ＨＡ１内の第１光学領域ＯＡ１において、左右に隣接する２つの第１透過領域ＴＡ１間には、発光領域ＥＡが配置され得る。第１横領域ＨＡ１内の第１光学領域ＯＡ１において、上下に隣接する２つの第１透過領域ＴＡ１間には、発光領域ＥＡが配置され得る。

［１７２］ 図５ａを参照すると、第１水平領域ＨＡ１に配置される第１横線ＨＬ１、すなわち第１光学領域ＯＡ１を通過する第１横線ＨＬ１は、すべて第１透過領域ＴＡ１の外縁の外を迂回する曲線区間又は曲げ区間を少なくとも１つは含み得る。

［１７３］図５ｂを参照すると、第１横領域ＨＡ１に含まれる第２光学領域ＯＡ２は、発光領域ＥＡと第２透過領域ＴＡ２とを含むことができる。第２光学領域ＯＡ２内では、第２透過領域ＴＡ２の外側領域が、発光領域ＥＡを含むことができる。

［１７４］第２光学領域ＯＡ２内の発光領域ＥＡ及び第２透過領域ＴＡ２の位置及び配列状態は、図５ａの第１光学領域ＯＡ１内の発光領域ＥＡ、及び、第２透過領域ＴＡ２の位置及び配置状態と同じであり得る。

［１７５］一方、図５ｂに示すように、第２光学領域ＯＡ２内の発光領域ＥＡ、及び、第２透過領域ＴＡ２の位置及び配列状態は、図５ａの第１光学領域ＯＡ１内の発光領域ＥＡ、及び、第２透過領域ＴＡ２の位置及び配置状態とは異なる場合がある。

［１７６］例えば、図５ｂを参照すると、第２光学領域ＯＡ２内で、第２透過領域ＴＡ２は、横方向（左右方向）に配列されることができる。横方向（左右方向）に隣接する２つの第２透過領域ＴＡ２間には、発光領域ＥＡが配置されなくてもよい。 また、第２光学領域ＯＡ２内の発光領域ＥＡは、縦方向（上下方向）に隣接する第２透過領域ＴＡ２間に配置されてもよい。すなわち、２つの第２透過領域の行間に、発光領域ＥＡが配置されることができる。

［１７７］第１横線ＨＬ１は、第１横領域ＨＡ１内の第２光学領域ＯＡ２と、その周辺の一般領域ＮＡを通過するとき、図５ａと同じ形態で通過することができる。

［１７８］ これと異なって、図５ｂに示すように、第１横線ＨＬ１は、第１横領域ＨＡ１内の第２光学領域ＯＡ２と、その周辺の一般領域ＮＡを通過するとき、図５ａとは異なる形態で通過することができる。

［１７９］これは、図５ｂの第２光学領域ＯＡ２内の発光領域ＥＡ、及び、第２透過領域ＴＡ２の位置及び配置状態と、図５ａの第１光学領域ＯＡ１内の発光領域ＥＡ、及び、第２透過領域ＴＡ２の位置及び配置状態とは異なるためである。

［１８０］図５ｂを参照すると、第１横線ＨＬ１は、第１横領域ＨＡ１内の第２光学領域ＯＡ２と、その周辺の一般領域ＮＡを通過するとき、曲線区間又は曲げ区間なしで、上下に隣接する第２の透過領域ＴＡ２間を、直線状に通過することができる。

［１８１］言い換えれば、１つの第１横線ＨＬ１は、第１光学領域ＯＡ１内に曲線区間又は曲げ区間を有するが、第２光学領域ＯＡ２内では、曲線区間又は曲げ区間を有さないことがある。

［１８２］第１光学領域ＯＡ２の透過率の改善のために、第２光学領域ＯＡ２を通る第２縦線ＶＬ２は、第２光学領域ＯＡ２内の第２透過領域ＴＡ２を回避して通過することができる。

［１８３］したがって、第２光学領域ＯＡ２を通る第２の縦線ＶＬ２の各々は、各第２透過領域ＴＡ２の外縁の外を迂回する曲線区間又は曲げ区間などを含むことができる。

［１８４］これにより、第２光学領域ＯＡ２を通る第２縦線ＶＬ２と、第２光学領域ＯＡ２を通過せずに、一般領域ＮＡに配置される一般縦線ＶＬｎは、形状又は長さなどが異なる場合がある。

［１８５］図５ａに示されるように、第１光学領域ＯＡ１を通過する第１横線ＨＬ１は、第１透過領域ＴＡ１の外縁の外を迂回する曲線区間又は曲げ区間を有することができる。

［１８６］したがって、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横線ＨＬ１の長さは、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過せずに、一般領域ＮＡにのみ配置される第２横線ＨＬ２の長さよりも少し長くてもよい。

［１８７］したがって、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横線ＨＬ１の抵抗（以下、第１抵抗ともいう）は、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過せずに、一般領域ＮＡにのみ配置される第２横線ＨＬ２の抵抗（以下、第２抵抗ともいう）より若干大きくてもよい。

［１８８］図５ａ及び図５ｂを参照すると、光透過構造に応じて、第１光学電子装置１１と少なくとも一部が重なる第１光学領域ＯＡ１は、複数の第１透過領域ＴＡ１を含み、第２光学電子装置１２と少なくとも一部が重なっている第２光学領域ＯＡ２は、複数の第２透過領域ＴＡ２を含むため、第１光学領域ＯＡ１及び第２光学領域ＯＡ２は、一般領域ＮＡに比べて、単位面積当たりのサブピクセルの数が少ない場合がある。

［１８９］第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横線ＨＬ１が連結されるサブピクセルＳＰの数と、第１光学領域ＯＡ１及び第１ ２光学領域ＯＡ２を通過せずに、一般領域ＮＡにのみ配置される第２横線ＨＬ２が接続されるサブピクセルＳＰの数は、互いに異なってもよい。

［１９０］第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横線ＨＬ１が接続されるサブピクセルＳＰの数（第１個数）は、第１光学領域 （ＯＡ１）及び第２光学領域ＯＡ２を通過せずに、一般領域ＮＡにのみ配置される第２横線ＨＬ２が連結されるサブピクセルＳＰの数（第２個数）より少なくてもよい。

［１９１］第１個数と第２個数との差は、第１光学領域ＯＡ１及び第２光学領域ＯＡ２のそれぞれの解像度と、一般領域ＮＡの解像度との差に応じて変わり得る。例えば、第１光学領域ＯＡ１及び第２光学領域ＯＡ２のそれぞれの解像度と、一般領域ＮＡの解像度との差が、大きくなるほど、第１個数と第２個数との差は、大きくなり得る。

［１９２］前述のように、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横線ＨＬ１が接続されるサブピクセルＳＰの数（第１個数）が、 第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過せずに、一般領域ＮＡのみに配置される第２横線ＨＬ２が接続されるサブピクセルＳＰの数（第２個数）より少ないので、第１の横線ＨＬ１が周囲の他の電極又はラインと重なる面積は、第２横線ＨＬ２が周囲の他の電極又はラインと重なる面積より小さくてもよい。

［１９３］したがって、第１横線ＨＬ１が周囲の他の電極又はラインと形成する寄生キャパシタンス（以下、第１キャパシタンスと称する）は、第２横線ＨＬ２が周辺の他の電極又はラインと形成する寄生キャパシタンス（以下、第２キャパシタンス）より大いに小さくてもよい。

［１９４］第１抵抗と第２抵抗との大小関係（第１抵抗≧第２抵抗）、及び、第１キャパシタンスと第２キャパシタンスとの大小関係（第１キャパシタンス≪第２キャパシタンス）を考慮すると、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横線ＨＬ１のＲＣ（Ｒｅｓｉｓｔａｎｃｅ－Ｃａｐａｃｉｔａｎｃｅ）値（以下、第１ＲＣ値ともいう）は、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過せず、一般領域ＮＡにのみ配置される第２横線ＨＬ２のＲＣ（Ｒｅｓｉｓｔａｎｃｅ－Ｃａｐａｃｉｔａｎｃｅ）値（以下、第２ＲＣ値ともいう）よりも最も小さいことがある（第１ＲＣ値≪第２ＲＣ値）。

［１９５］第１横線ＨＬ１の第１ＲＣ値と、第２横線ＨＬ２の第２ＲＣ値との差（以下、ＲＣロード（ＲＣ Ｌｏａｄ）偏差と称する）のため、第１横線ＨＬ１を介した信号伝達特性と、第２横線ＨＬ２を介した信号伝達特性とは、異なる場合がある。

［１９６］図６及び図７は、本開示の実施形態による表示パネル１１０の表示領域ＤＡに含まれる一般領域ＯＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２のそれぞれの断面図である。

［１９７］図６は、タッチセンサが、タッチパネルの形態で表示パネル１１０の外部に存在する場合の表示パネル１１０の断面図であり、図７は、タッチセンサＴＳが、表示パネル１１０の内部に存在する場合の表示パネル１１０の断面図である

［１９８］図６及び図７は、表示領域ＤＡに含まれる一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２の断面図である。

［１９９］まず、図６及び図７を参照して、一般領域ＮＡの積層構造について説明する。第１光学領域ＯＡ１及び第２光学領域ＯＡ２のそれぞれに含まれる発光領域ＥＡは、一般領域ＮＡ又は一般領域ＮＡ内の発光領域ＥＡと同じ積層構造を有することができる。

［２００］図６及び図７を参照すると、基板ＳＵＢは、第１基板ＳＵＢ１、層間絶縁膜ＩＰＤ及び第２基板ＳＵＢ２を含むことができる。層間絶縁膜ＩＰＤは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置することができる。基板ＳＵＢを第１基板ＳＵＢ１、層間絶縁膜ＩＰＤ及び第２基板ＳＵＢ２で構成することにより、水分浸透を防止することができる。例えば、第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、ポリイミド（ＰＯ）基板であってもよい。第１基板ＳＵＢ１を１次ＰＩ基板と呼び、第２基板ＳＵＢ２を２次ＰＩ基板と呼ぶことができる。

［２０１］図６及び図７を参照すると、基板ＳＵＢ上には、駆動トランジスタＤＲＴ等のトランジスタを形成するための各種のパターン（ＡＣＴ、ＳＤ１、ＧＡＴＥ）、各種の絶縁膜（ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２ 、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０）及び様々な金属パターン（ＴＭ、ＧＭ、ＭＬ１、ＭＬ２）が配置されることができる。

［２０２］図６及び図７を参照すると、第２基板ＳＵＢ２上に、マルチバッファ層ＭＢＵＦが配置され、マルチバッファ層ＭＢＵＦ上に、第１アクティブバッファ層ＡＢＵＦ１が配置されることができる。

［２０３］第１アクティブバッファ層ＡＢＵＦ１上に、第１金属層ＭＬ１及び第２金属層ＭＬ２が配置され得る。ここで、第１金属層ＭＬ１及び第２金属層ＭＬ２は、光を遮断するライトシールド層ＬＳであり得る。

［２０４］第１金属層ＭＬ１及び第２金属層ＭＬ２上に、第２アクティブバッファ層ＡＢＵＦ２が配置され得る。第２アクティブバッファ層ＡＢＵＦ２上に、駆動トランジスタＤＲＴのアクティブ層ＡＣＴが配置されることができる。

［２０５］ゲート絶縁膜ＧＩが、アクティブ層ＡＣＴを覆いながら配置され得る。

［２０６］ゲート絶縁膜ＧＩ上に、駆動トランジスタＤＲＴのゲート電極ＧＡＴＥが配置されてもよい。このとき、駆動トランジスタＤＲＴの形成位置とは異なる位置で、駆動トランジスタＤＲＴのゲート電極ＧＡＴＥとともに、ゲート材料層ＧＭが、ゲート絶縁膜ＧＩ上に配置され得る。

［２０７］第１層間絶縁膜ＩＬＤ１は、ゲート電極ＧＡＴＥ及びゲート材料層ＧＭを覆いながら、配置されることができる。第１層間絶縁膜ＩＬＤ１上に、金属パターンＴＭが配置されてもよい。金属パターンＴＭは、駆動トランジスタＤＲＴの形成位置とは異なる場所に配置され得る。第２層間絶縁膜ＩＬＤ２は、第１層間絶縁膜ＩＬＤ１上の金属パターンＴＭを覆いながら配置され得る。

［２０８］第２層間絶縁膜ＩＬＤ２上に、２つの第１ソース－ドレイン電極パターンＳＤ１が配置されることができる。２つの第１ソース-ドレイン電極パターンＳＤ１うち一方は、駆動トランジスタＤＲＴのソースノードであり、他方は、駆動トランジスタＤＲＴのドレインノードである。

［２０９］２つの第１ソース－ドレイン電極パターンＳＤ１は、第２層間絶縁膜ＩＬＤ２、第１層間絶縁膜ＩＬＤ１及びゲート絶縁膜ＧＩのコンタクトホールを介して、活性層ＡＣＴの 一方側と他方側に電気的に接続され得る。

［２１０］アクティブ層ＡＣＴにおいて、ゲート電極ＧＡＴＥと重なる部分は、チャネル領域である。２つの第１ソース-ドレイン電極パターンＳＤ１のうち一方は、アクティブ層ＡＣＴにおけるチャネル領域の一方側に接続されることができ、２つの第１ソース-ドレイン電極パターンＳＤ１のうち他方は、アクティブ層ＡＣＴにおけるチャネル領域の他方側と接続され得る。

［２１１］パッシベーション層ＰＡＳ０が、２つの第１ソース－ドレイン電極パターンＳＤ１を覆いながら配置される。パッシベーション層ＰＡＳ０上に、平坦化層ＰＬＮが配置され得る。平坦化層ＰＬＮは、第１平坦化層ＰＬＮ１及び第２平坦化層ＰＬＮ２を含むことができる。

［２１２］パッシベーション層ＰＡＳ０上には、第１平坦化層ＰＬＮ１が配置されることができる。

［２１３］第１平坦化層ＰＬＮ１上に、第２ソース－ドレイン電極パターンＳＤ２が配置されることができる。第２ソース－ドレイン電極パターンＳＤ２は、第１平坦化層ＰＬＮ１のコンタクトホールを介して、２つの第１ソース－ドレイン電極パターンＳＤ１のうち一方（図３のサブピクセルＳＰ）内の駆動トランジスタＤＲＴの第２ノードＮ２と対応する）と接続されることができる。

［２１４］第２平坦化層ＰＬＮ２は、第２ソース－ドレイン電極パターンＳＤ２を覆いながら配置されることができる。第２平坦化層ＰＬＮ２上に、発光素子ＥＤが配置され得る。

［２１５］発光素子ＥＤの積層構造を見ると、アノード電極ＡＥが、第２平坦化層ＰＬＮ２上に配置され得る。アノード電極ＡＥは、第２平坦化層ＰＬＮ２のコンタクトホールを介して、第２ソース－ドレイン電極パターンＳＤ２と電気的に接続され得る。

［２１６］バンクＢＡＮＫは、アノード電極ＡＥの一部を覆いながら配置されることができる。サブピクセルＳＰの発光領域ＥＡに対応するバンクＢＡＮＫの一部が開かれ得る。

［２１７］アノード電極ＡＥの一部が、バンクＢＡＮＫの開口部（開いた部分）に露出されることができる。発光層ＥＬは、バンクＢＡＮＫの側面と、バンクＢＡＮＫの開口部（オープン部分）とに位置することができる。発光層ＥＬの全部又は一部は、隣接するバンクＢＡＮＫ間に位置することができる。

［２１８］バンクＢＡＮＫの開口部において、発光層ＥＬは、アノード電極ＡＥと接触することができる。発光層ＥＬ上には、カソード電極ＣＥが配置されることができる。

［２１９］アノード電極ＡＥ、発光層ＥＬ及びカソード電極ＣＥによって、発光素子ＥＤが形成されることができる。発光層ＥＬは、有機膜を含むことができる。

［２２０］前述の発光素子ＥＤ上には、封止層ＥＮＣＡＰが配置され得る。

［２２１］封止層（ＥＮＣＡＰ）は、単層構造又は多層構造を有することができる。例えば、図６及び図７に示すように、封止層ＥＮＣＡＰは、第１封止層ＰＡＳ１、第２封止層ＰＣＬ、及び第３封止層ＰＡＳ２を含むことができる。

［２２２］例えば、第１封止層ＰＡＳ１及び第３封止層ＰＡＳ２は、無機膜であり、第２封止層ＰＣＬは、有機膜であり得る。第１封止層ＰＡＳ１、第２封止層ＰＣＬ及び第３封止層ＰＡＳ２のうち、第２封止層ＰＣＬは、最も厚く、平坦化層として機能することができる。

［２２３］第１封止層ＰＡＳ１は、カソード電極ＣＥ上に配置され、発光素子ＥＤと最も隣接して配置され得る。第１封止層ＰＡＳ１は、低温蒸着が可能な無機絶縁材で形成されることができる。例えば、第１封止層ＰＡＳ１は、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）又は酸化アルミニウム（Ａｌ２Ｏ３）などであってもよい。第１封止層ＰＡＳ１が、低温雰囲気で蒸着されるため、蒸着工程時に、第１封止層ＰＡＳ１は、高温雰囲気に脆弱な有機物を含む発光層ＥＬが、損傷されることを防止することができる。

［２２４］第２封止層ＰＣＬは、第１封止層ＰＡＳ１より小さい面積で形成することができる。この場合、第２封止層ＰＣＬは、第１封止層ＰＡＳ１の両端を露出させるように形成することができる。第２封止層ＰＣＬは、表示装置１００の反りに伴う各層間の応力を緩和する緩衝の役割を果たし、平坦化性能を強化する役割を果たすこともできる。例えば、第２封止層（ＰＣＬ）は、アクリル樹脂、エポキシ樹脂、ポリイミド、ポリエチレン、シリコンオキシカーボン（ＳｉＯＣ）などであり、有機絶縁材料で形成することができる。例えば、第２封止層（ＰＣＬ）は、インクジェット方式で形成することができる。

［２２５］第３封止層ＰＡＳ２は、第２封止層ＰＣＬが形成された基板ＳＵＢ上に、第２封止層ＰＣＬ及び第１封止層ＰＡＳ１のそれぞれの上面及び側面を覆うように形成することができる。第３封止層ＰＡＳ２は、外部の水分又は酸素が、第１封止層ＰＡＳ１及び 第２封止層ＰＣＬに浸透するのを最小化又は遮断することができる。例えば、第３封止層ＰＡＳ２は、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）又は酸化アルミニウム（Ａ（Ａｌ２Ｏ３）などのような無機絶縁材料で形成される。

［２２６］図７を参照すると、タッチセンサＴＳが、表示パネル１１０に内蔵されるタイプの場合、封止層ＥＮＣＡＰ上に、タッチセンサＴＳが配置されることができる。タッチセンサ構造について詳細に説明すると、以下の通りである。

［２２７］封止層ＥＮＣＡＰ上には、タッチバッファ膜Ｔ－ＢＵＦが配置されることができる。タッチバッファ膜Ｔ－ＢＵＦ上には、タッチセンサＴＳが配置されることができる。

［２２８］タッチセンサＴＳは、異なる層に位置するタッチセンサメタルＴＳＭと、ブリッジメタルＢＲＧとを含むことができる。

［２２９］タッチセンサメタルＴＳＭと、ブリッジメタルＢＲＧとの間には、タッチ層間絶縁膜Ｔ－ＩＬＤが配置され得る。

［２３０］例えば、タッチセンサメタルＴＳＭが、互いに隣接して配置される第１タッチセンサメタルＴＳＭ、第２タッチセンサメタルＴＳＭ、及び第３タッチセンサメタルＴＳＭを含むことができる。第１タッチセンサメタルＴＳＭと第２タッチセンサメタルＴＳＭとの間に、第３タッチセンサメタルＴＳＭがあり、第１タッチセンサメタルＴＳＭと第２タッチセンサメタルＴＳＭとは、互いに電気的に接続する必要のある場合、第１タッチセンサメタルＴＳＭ及び第２タッチセンサメタルＴＳＭは、異なる層にあるブリッジメタルＢＲＧを介して、電気的に互いに接続することができる。ブリッジメタルＢＲＧは、タッチ層間絶縁膜Ｔ－ＩＬＤによって、第３タッチセンサメタルＴＳＭと絶縁することができる。

［２３１］表示パネル１１０にタッチセンサＴＳが形成されると、工程に用いられる薬液（現像液又はエッチング液等）又は外部からの水分等が発生することがある。タッチバッファ膜Ｔ－ＢＵＦ上に、タッチセンサＴＳが配置されることにより、タッチセンサＴＳの製造工程において、薬液や水分などが有機物を含む発光層ＥＬに浸透することを防止することができる。これにより、タッチバッファ膜Ｔ－ＢＵＦは、薬液又は水分に脆弱な発光層ＥＬの損傷を防止することができる。

［２３２］タッチバッファ膜Ｔ－ＢＵＦは、高温に脆弱な有機物を含む発光層ＥＬの損傷を防止するために、一定の温度（例えば、１００度（℃））以下の低温で形成可能であり、１～ ３の低誘電率を有する有機絶縁材料で形成される。例えば、タッチバッファ膜Ｔ－ＢＵＦは、アクリル系、エポキシ系又はシロキサン（Ｓｉｌｏｘａｎ）系の材質で形成することができる。表示装置１００の反りに応じて、封止層ＥＮＣＡＰが損傷する可能性があり、タッチバッファ膜Ｔ－ＢＵＦ上に位置するタッチセンサメタルが割れることがある。表示装置１００が曲がっても、有機絶縁材で平坦化性能を有するタッチバッファ膜Ｔ－ＢＵＦは、封止層ＥＮＣＡＰの損傷及び／又はタッチセンサＴＳを構成するメタルＴＳＭ、ＢＲＧの割れ現象を防止することができる。

［２３３］保護層ＰＡＣが、タッチセンサＴＳを覆いながら配置されることができる。保護層ＰＡＣは、有機絶縁膜であってもよい。

［２３４］次に、図６及び図７を参照して、第１光学領域ＯＡ１の積層構造について説明する。

［２３５］図６及び図７を参照すると、第１光学領域ＯＡ１内の発光領域ＥＡは、一般領域ＥＡの積層構造と同じ積層構造を有することができる。したがって、以下では、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の積層構造について詳細に説明する。

［２３６］一般領域ＮＡ及び第１光学領域ＯＡ１に含まれる発光領域ＥＡには、カソード電極ＣＥが配置されるが、第１光学領域ＯＡ１内の第１透過領域ＴＡ１には、カソード電極ＣＥが配置されなくてもよい。すなわち、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、カソード電極ＣＥの開口部に対応することができる。

［２３７］また、一般領域ＮＡ及び第１光学領域ＯＡ１に含まれる発光領域ＥＡには、第１金属層ＭＬ１及び第２金属層ＭＬ２のうち少なくとも１つを含むライトシールド層ＬＳが配置されるが、第１光学領域ＯＡ１内の第１透過領域ＴＡ１には、ライトシールド層ＬＳが配置されないことがある。すなわち、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、ライトシールド層ＬＳの開口部に対応することができる。

［２３８］一般領域ＮＡ及び第１光学領域ＯＡ１に含まれる発光領域ＥＡに配置された基板ＳＵＢと、各種絶縁膜（ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０、ＰＬＮ（ＰＬＮ１、ＰＬＮ２）、ＢＡＮＫ、ＥＮＣＡＰ（ＰＡＳ１、ＰＣＬ、ＰＡＳ２）、Ｔ－ＢＵＦ、Ｔ－ＩＬＤ、ＰＡＣ）は、第1光学領域ＯＡ１内の第１透過領域ＴＡ１にも同様に配置されることができる。

［２３９］しかしながら、一般領域ＮＡ及び第１光学領域ＯＡ１に含まれる発光領域ＥＡにおいて、絶縁物質以外に、電気的な特性を有する物質層（例えば、金属物質層、半導体層等）は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１に配置されなくてもよい。

［２４０］例えば、図６及び図７を参照すると、トランジスタに関連する金属材料層（ＭＬ１、ＭＬ２、ＧＡＴＥ、ＧＭ、ＴＭ、ＳＤ１、ＳＤ２）及び半導体層ＡＣＴは、第１透過領域ＴＡ１に配置されない可能性がある。

［２４１］また、図６及び図７を参照すると、発光素子ＥＤに含まれるアノード電極ＡＥ及びカソード電極ＣＥは、第１透過領域ＴＡ１に配置されなくてもよい。ただし、発光層ＥＬは、第１透過領域ＴＡ１に配置されてもよく、配置されなくてもよい。

［２４２］また、図７を参照すると、タッチセンサＴＳに含まれるタッチセンサメタルＴＳＭ及びブリッジメタルＢＲＧも、第１光学領域ＯＡ１内の第１透過領域ＴＡ１に配置されないことがある。

［２４３］したがって、第１光学領域ＯＡ１内の第１透過領域ＴＡ１に電気的特性を有する材料層（例えば、金属材料層、半導体層など）が配置されないことにより、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の光透過性を提供することができる。したがって、第１光学電子装置１１は、第１透過領域ＴＡ１を介して、透過した光を受信して、当該機能（例えば、イメージセンシング）を行うことができる。

［２４４］第１光学領域ＯＡ１内の第１透過領域ＴＡ１の全部又は一部が、第１光学電子装置１１と重なるため、第１光学電子装置１１の正常な動作のためには、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の透過率は、さらに高くなる必要がある。

［２４５］このために、本開示の実施形態による表示装置１００の表示パネル１１０において、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、透過率向上構造（ＴＩＳ：Ｔｒａｎｓｍｉｔｔａｎｃｅ Ｉｍｐｒｏｖｅｍｅｎｔ Ｓｔｒｕｃｔｕｒｅ）を持つことができる。

［２４６］図６及び図７を参照すると、表示パネル１１０に含まれる複数の絶縁膜は、基板（ＳＵＢ１、ＳＵＢ２）と、トランジスタ（ＤＲＴ、ＳＣＴ）との間のバッファ層（ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２）、トランジスタ（ＤＲＴ）と発光素子ＥＤとの間の平坦化層（ＰＬＮ１、ＰＬＮ２）、及び発光素子ＥＤ上の封止層ＥＮＣＡＰなどを含むことができる。

［２４７］図７を参照すると、表示パネル１１０に含まれる複数の絶縁膜は、封止層ＥＮＣＡＰ上のタッチバッファ膜Ｔ－ＢＵＦ及びタッチ層間絶縁膜Ｔ－ＩＬＤ等をさらに含むことができる。

［２４８］図６及び図７を参照すると、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、透過率向上構造ＴＩＳとして、第１平坦化層ＰＬＮ１及びパッシベーション層ＰＡＳ０が、下に凹んだ構造(例: くぼみ、溝、凹み、突起など)を有することができる。

［２４９］図６及び図７を参照すると、複数の絶縁膜のうち、第１平坦化層ＰＬＮ１は、少なくとも１つの凹凸部（又は凹部）を含むことができる。ここで、第１平坦化層ＰＬＮ１は、有機絶縁膜であってもよい。

［２５０］第２平坦化層ＰＬＮ１が、下に陥没した場合、第２平坦化層ＰＬＮ２が実質的な平坦化の役割を果たすことができる。一方、第２平坦化層ＰＬＮ２も、下に陥没することができる。この場合、第２封止層ＰＣＬが、実質的な平坦化の役割を果たすことができる。

［２５１］図６及び図７を参照すると、第１平坦化層ＰＬＮ１及びパッシベーション層ＰＡＳ０の凹んだ部分は、トランジスタＤＲＴを形成するための絶縁膜ＩＬＤ２、ＩＤＬ１、ＧＩと、その下に位置するバッファ層ＡＢＵＦ１、ＡＢＵＦ２、ＭＢＵＦを貫通し、第２基板ＳＵＢ２の上部まで下降できる。

［２５２］図６及び図７を参照すると、基板ＳＵＢは、透過率向上構造ＴＩＳとして、少なくとも１つの凹部を含むことができる。例えば、第１透過領域ＴＡ１において、第２基板ＳＵＢ１の上面が下に凹んだり、開けたりすることができる。

［２５３］図６及び図７を参照すると、封止層（ＥＮＣＡＰ）を構成する第１封止層ＰＡＳ１及び第２封止層ＰＣＬも、下に陥没した形態の透過率向上構造ＴＩＳを有することができる。ここで、第２封止層ＰＣＬは、有機絶縁膜であり得る。

［２５４］図７を参照すると、保護層ＰＡＣは、封止層ＥＮＣＡＰ上のタッチセンサＴＳを覆いながら配置され、タッチセンサＴＳを保護することができる。

［２５５］図７を参照すると、保護層ＰＡＣは、第１透過領域ＴＡ１と重なる部分において、透過率向上構造ＴＩＳとして、少なくとも１つの凹凸部を有することができる。ここで、保護層ＰＡＣは、有機絶縁膜であってもよい。

［２５６］図７を参照すると、タッチセンサＴＳは、メッシュタイプのタッチセンサメタルＴＳＭで構成することができる。タッチセンサメタルＴＳＭが、メッシュタイプで形成されている場合、タッチセンサメタルＴＳＭには、複数のオープン領域が存在することができる。複数のオープン領域の各々は、サブピクセルＳＰの発光領域ＥＡと位置が対応することができる。

［２５７］第２光学領域ＯＡ１の透過率が、一般領域ＮＡの透過率よりさらに高くなるように、第１光学領域ＯＡ１内で、単位領域当たりのタッチセンサメタルＴＳＭの面積は、一般領域ＮＡ内で単位領域当たりのタッチセンサメタルＴＳＭの面積より小さくてもよい。

［２５８］図７を参照すると、第１光学領域ＯＡ１内の発光領域ＥＡに、タッチセンサＴＳが配置され、第１光学領域ＯＡ１内の第１透過領域ＴＡ１には、タッチセンサＴＳが未配置され得る。

［２５９］次に、図６及び図７を参照して、第２光学領域ＯＡ２に対する積層構造について説明する。

［２６０］図６及び図７を参照すると、第２光学領域ＯＡ２内の発光領域ＥＡは、一般領域ＥＡの積層構造と同じ積層構造を有することができる。したがって、以下では、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の積層構造について詳細に説明する。

［２６１］一般領域ＮＡ及び第２光学領域ＯＡ２に含まれる発光領域ＥＡには、カソード電極ＣＥが配置されるが、第２光学領域ＯＡ２内の第２透過領域ＴＡ２には、カソード電極ＣＥが、配置されない可能性がある。すなわち、第２光学領域ＯＡ２内の第２透過領域ＴＡ２は、カソード電極ＣＥの開口部に対応することができる。

［２６２］また、一般領域ＮＡ及び第２光学領域ＯＡ２に含まれる発光領域ＥＡには、第１金属層ＭＬ１及び第２金属層ＭＬ２の少なくとも一方を含むライトシールド層ＬＳが配置されるが、第２光学領域ＯＡ２内の第２透過領域ＴＡ２には、ライトシールド層ＬＳが配置されなくてもよい。すなわち、第２光学領域ＯＡ２内の第２透過領域ＴＡ２は、ライトシールド層ＬＳの開口部に対応することができる。

［２６３］第２光学領域ＯＡ２の透過率と第１光学領域ＯＡ１の透過率とが等しい場合、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の積層構造は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の積層構造と全く同じであってもよい。

［２６４］第２光学領域ＯＡ２の透過率と、第１光学領域ＯＡ１の透過率とが異なる場合、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の積層構造は、第１光学領域 （ＯＡ１）内の第１透過領域ＴＡ１の積層構造と一部異なる場合がある。

［２６５］例えば、図６及び図７に示すように、第２光学領域ＯＡ２の透過率が、第１光学領域ＯＡ１の透過率より低い場合、第２光学領域ＯＡ２内の第２透過領域ＴＡ２は、透過率向上構造（ＴＩＳ）を持たなくてもよい。その一環として、第１平坦化層ＰＬＮ１及びパッシベーション層ＰＡＳ０が、凹んでいなくてもよい。また、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の幅は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の幅より狭くてもよい。

［２６６］一般領域ＮＡ及び第２光学領域ＯＡ２に含まれる発光領域ＥＡに配置された基板ＳＵＢと、各種絶縁膜ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０、ＰＬＮ（ＰＬＮ１、 ＰＬＮ２）、ＢＡＮＫ、ＥＮＣＡＰ（ＰＡＳ１、ＰＣＬ、ＰＡＳ２）、Ｔ－ＢＵＦ、Ｔ－ＩＬＤ、ＰＡＣは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２にも同様に配置することができる。

［２６７］しかしながら、一般領域ＮＡ及び第２光学領域ＯＡ２に含まれる発光領域ＥＡにおいて、絶縁物質以外に、電気的な特性を有する物質層（例えば、金属物質層、半導体層等）は、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されなくてもよい。

［２６８］例えば、図６及び図７を参照すると、トランジスタに関連する金属材料層ＭＬ１、ＭＬ２、ＧＡＴＥ、ＧＭ、ＴＭ、ＳＤ１、ＳＤ２及び半導体層ＡＣＴは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されないことがある。

［２６９］さらに、図６及び図７を参照すると、発光素子ＥＤに含まれるアノード電極ＡＥ及びカソード電極ＣＥは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されなくてもよい。ただし、発光層ＥＬは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されてもよく、配置されなくてもよい。

［２７０］なお、図７を参照すると、タッチセンサＴＳに含まれるタッチセンサメタルＴＳＭ及びブリッジメタルＢＲＧも、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されなくてもよい。

［２７１］したがって、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に、電気的特性を有する材料層（例えば、金属材料層、半導体層など）が配置されないことにより、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の光透過性を提供することができる。したがって、第２光学電子装置１２は、第２透過領域ＴＡ２を介して透過した光を受信して、当該機能（例えば、物体や人体の接近感知、外部の照度感知など）を行うことができる。

［２７２］図８は、本開示の実施形態による表示パネル１１０の外側断面図である。

［２７３］図８では、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが合わされた形態の基板ＳＵＢが表示され、バンクＢＡＮＫの下部は、簡単に示した。図８では、第１平坦化層ＰＬＮ１及び第２平坦化層ＰＬＮ２が、１つの平坦化層ＰＬＮとして示され、平坦化層ＰＬＮ下の第２層間絶縁膜ＩＬＤ２及び第１層間絶縁膜ＩＬＤ１は、１つの層間絶縁膜ＩＮＳとして示されている。

［２７４］図８を参照すると、第１封止層ＰＡＳ１は、カソード電極ＣＥ上に配置され、発光素子ＥＤに最も隣接して配置され得る。第２封止層ＰＣＬは、第１封止層ＰＡＳ１より小さい面積で形成することができる。この場合、第２封止層ＰＣＬは、第１封止層ＰＡＳ１の両端を露出させるように形成することができる。

［２７５］第３封止層ＰＡＳ２は、第２封止層ＰＣＬが形成された基板ＳＵＢ上に、第２封止層ＰＣＬ及び第１封止層ＰＡＳ１のそれぞれの上面及び側面を覆うように形成することができる。

［２７６］第３封止層ＰＡＳ２は、外部の水分又は酸素が、第１封止層ＰＡＳ１及び第２封止層ＰＣＬに浸透するのを最小化又は遮断する。

［２７７］図８を参照すると、表示パネル１１０は、封止層ＥＮＣＡＰが割れるのを防止するために、封止層ＥＮＣＡＰの傾斜面ＳＬＰの端点又はその近傍に１つ以上のダムＤＡＭ１、ＤＡＭ２が存在することができる。１つ以上のダムＤＡＭ１、ＤＡＭ２は、表示領域ＤＡと非表示領域ＮＤＡとの境界点に存在してもよく、境界点の近傍に存在してもよい。

［２７８］一つ以上のダムＤＡＭ１、ＤＡＭ２は、バンクＢＡＮＫと同じ材料ＤＦＰを含むことができる。

［２７９］図８を参照すると、有機物を含む第２の封止層（ＰＣＬ）は、最も内側の一次ダム（ＤＡＭ１）の内側にのみ配置することができる。すなわち、第２封止層ＰＣＬは、全てのダムＤＡＭ１、ＤＡＭ２の上部に存在しなくてもよい。これと異なって、有機物を含む第２封止層ＰＣＬは、一次ダムＤＡＭ１及び二次ダムＤＡＭ２のうち少なくとも一次ダムＤＡＭ１の上部に位置することができる。

［２８０］第２封止層ＰＣＬは、一次ダムＤＡＭ１の上部までのみ拡張されて位置することができる。あるいは、第２封止層ＰＣＬは、一次ダムＤＡＭ１の上部を通り、二次ダムＤＡＭ２の上部まで拡張して位置してもよい。

［２８１］図８を参照すると、１つ以上のダムＤＡＭ１、ＤＡＭ２の外側には、タッチ駆動回路２６０が電気的に接続されるタッチパッドＴＰが、基板ＳＵＢに配置されることができる。

［２８２］タッチラインＴＬは、表示領域ＤＡに配置されたタッチ電極を構成するタッチセンサメタルＴＳＭ又はブリッジメタルＢＲＧを、タッチパッドＴＰに電気的に接続することができる。

［２８３］タッチラインＴＬの一端は、タッチセンサメタルＴＳＭ又はブリッジメタルＢＲＧと電気的に接続され、タッチラインＴＬの他端は、タッチパッドＴＰと電気的に接続され得る。

［２８４］タッチラインＴＬは、封止層ＥＮＣＡＰの傾斜面ＳＬＰに沿って下降し、ダムＤＡＭ１、ＤＡＭ２の上部を通り、外側に配置されたタッチパッドＴＰまで延びることができる。

［２８５］図８を参照すると、タッチラインＴＬは、ブリッジメタルＢＲＧであり得る。これと異なって、タッチライン（ＴＬ）は、タッチセンサメタルＴＳＭでもよい。

［２８６］図９は、本開示の実施形態による表示装置１００において、第１光学領域ＯＡ１の一部の平面図である。

［２８７］図９を参照すると、第１光学領域ＯＡ１は、複数の第１透過領域ＴＡ１を含み、複数の第１透過領域ＴＡ１を除いた非透過領域ＮＴＡを含むことができる。

［２８８］非透過領域ＮＴＡには、サブピクセルＳＰの発光領域ＥＡが配置され得る。１つの発光領域ＥＡは、１つのアノード電極ＡＥ又は１つの発光層ＥＬが配置された領域に対応することができる。

［２８９］非透過領域ＮＴＡには、サブピクセルＳＰの回路部ＳＰＣが配置され得る。サブピクセルＳＰの回路部ＳＰＣは、サブピクセルＳＰの発光素子ＥＤを駆動するための回路素子（例えば、トランジスタ、ストレージキャパシタなど）を含むことができる。

［２９０］図９に示されたように、１つのサブピクセルＳＰの発光領域ＥＡと回路部ＳＰＣとは、重畳されることがある。これと違って、１つのサブピクセルＳＰの発光領域ＥＡと回路部ＳＰＣとは、重ならない場合がある。

［２９１］以下、第１光学領域ＯＡ１内の非透過領域ＮＴＡにおける各サブピクセルＳＰの構造を、図１０を参照して例示的に説明する。

［２９２］図１０は、本開示の実施形態による表示装置１００のサブピクセルＳＰの等価回路である。

［２９３］図９を参照すると、２つ以上のサブピクセルＳＰのそれぞれは、発光素子ＥＤを駆動するための回路部ＳＰＣを含むことができる。回路部ＳＰＣは、駆動トランジスタＤＲＴ、第１～第６トランジスタＴ１～Ｔ６、及びストレージキャパシタＣｓｔなどを含むことができる。

［２９４］発光素子ＥＤは、アノード電極ＡＥ、発光層ＥＬ、及びカソード電極ＣＥを含むことができる。例えば、発光素子ＥＤは、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、無機発光ダイオード、又は量子ドット発光素子などであってもよい。

［２９５］駆動トランジスタＤＲＴは、第１ノードＮ１、第２ノードＮ２及び第３ノードＮ３を含み、発光素子ＥＤを駆動するためのトランジスタであってもよい。

［２９６］駆動トランジスタＤＲＴの第１ノードＮ１は、駆動トランジスタＤＲＴのゲートノードＤＲＧであってもよい。駆動トランジスタＤＲＴの第２ノードＮ２は、駆動トランジスタＤＲＴのドレインノード又はソースノードであり得る。駆動トランジスタＤＲＴの第３ノードＮ３は、駆動トランジスタＤＲＴのソースノード又はドレインノードであり得る。

［２９７］第１トランジスタＴ１は、駆動トランジスタＤＲＴの第１ノードＮ１と第２ノードＮ２との間の接続を制御することができる。

［２９８］第２トランジスタＴ２は、駆動トランジスタＤＲＴの第３ノードＮ３とデータラインＤＬとの間の接続を制御することができる。

［２９９］第３トランジスタＴ３は、駆動トランジスタＤＲＴの第３ノードＮ３と駆動電圧ラインＤＶＬとの間の接続を制御することができる。

［３００］第４トランジスタＴ４は、駆動トランジスタＤＲＴの第２ノードＮ２と発光素子ＥＤとの間の接続を制御することができる。

［３０１］第５トランジスタＴ５は、駆動トランジスタＤＲＴの第１ノードＮ１と第１初期化電圧ラインＩＶＬ１との間の接続を制御することができる。

［３０２］第６トランジスタＴ６は、発光素子ＥＤと第２初期化電圧ラインＩＶＬ２との間の接続を制御することができる。

［３０３］ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴの第１ノードＮ１と駆動電圧ラインＤＶＬとの間に接続され得る。

［３０４］第１トランジスタＴ１のゲートノード、第２トランジスタＴ２のゲートノード及び第６トランジスタＴ６のゲートノードは、１つの第１スキャンラインＳＣＬ［ｎ］と電気的に共通接続されることができる。

［３０５］第１トランジスタＴ１、第２トランジスタＴ２及び第６トランジスタＴ６は、第１スキャンラインＳＣＬ［ｎ］から供給される第１スキャン信号ＳＣＡＮ［ｎ］によって、オン‐オフが共通に制御できる。

［３０６］第３トランジスタＴ３のゲートノード及び第４トランジスタＴ４のゲートノードは、１つの発光制御ラインＥＭＬ［ｎ］と電気的に共通接続されることができる。

［３０７］第３トランジスタＴ３及び第４トランジスタＴ４は、発光制御ラインＥＭＬ［ｎ］から供給される発光制御信号ＥＭ［ｎ］によって共通に制御されることができる。

［３０８］第５トランジスタＴ５は、第２スキャンラインＳＣＬ［ｎ－１］から供給される第２スキャン信号ＳＣＡＮ［ｎ－１］によって、オン‐オフを制御することができる。

［３０９］例えば、第１トランジスタＴ１は、２つのチャネルを有するデュアルトランジスタであり得る。第１トランジスタＴ１は、１つの第１スキャンラインＳＣＬ［ｎ］から供給される１つの第１スキャン信号ＳＣＡＮ［ｎ］によって、オン‐オフが同時に制御される２つの部分トランジスタを含むことができる。第１トランジスタＴ１を構成する２つの部分トランジスタは、第１ノードＮ１と第２ノードＮ２との間に直列に接続されることができる。

［３１０］例えば、第５トランジスタＴ５は、２つのチャネルと、２つのチャネル間の接続ノードＮｔ５ｍとを有するデュアルトランジスタであり得る。第５トランジスタＴ５は、１本の第２スキャンラインＳＣＬ［ｎ－１］で供給される１本の第２スキャン信号ＳＣＡＮ［ｎ－１］によって、オン‐オフが同時に制御される２つの部分トランジスタＴ５ａ、Ｔ５ｂを含むことができる。第５トランジスタＴ５を構成する２つの部分トランジスタＴ５ａ、Ｔ５ｂは、第１ノードＮ１と第１初期化電圧ラインＩＶＬ１との間に直列に接続され得る。

［３１１］一方、各サブピクセルＳＰに含まれる７個のトランジスタＤＲＴ、Ｔ１～Ｔ６は、全てｐ型トランジスタ又はｎ型トランジスタであってもよい。あるいは、７個のトランジスタＤＲＴ、Ｔ１～Ｔ６のうち少なくとも１つは、ｐ型又はｎ型トランジスタであり、残りは、ｎ型又はｐ型トランジスタであってもよい。

［３１２］例えば、７個のトランジスタＤＲＴ、Ｔ１～Ｔ６のうち、第１トランジスタＴ１は、ｎ型トランジスタであり、残りの６個のトランジスタＤＲＴ、Ｔ２～Ｔ６は、ｐ型トランジスタであり得る。

［３１３］ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴの内部キャパシタ（Ｉｎｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）である寄生キャパシタ（例えば、Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスタＤＲＴの外部に、意図的に設計した外部キャパシタ（Ｅｘｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）であり得る。

［３１４］図１１は、本開示の実施形態による表示装置１００において、第１光学領域ＯＡ１の一部の平面図であり、第１光学領域ＯＡ１内の非透過領域ＮＴＡに、下部シールドメタルＢＳＭが配置された場合の平面図である。

［３１５］図１１を参照すると、第１光学領域ＯＡ１は、複数の第１透過領域ＴＡ１と、非透過領域ＮＴＡとを含むことができる。

［３１６］図１１を参照すると、非透過領域ＮＴＡは、第１光学領域ＯＡ１から複数の第１透過領域ＴＡ１を除く残りの領域であり得る。非透過領域ＮＴＡは、サブピクセルＳＰの発光領域ＥＡと、サブピクセルＳＰの回路部ＳＰＣとを含むことができる。

［３１７］例えば、サブピクセルＳＰの発光領域ＥＡと、サブピクセルＳＰの回路部ＳＰＣとを重畳することができる。サブピクセルＳＰの発光領域ＥＡが配置されるパターン及び形状は、サブピクセルＳＰの回路部ＳＰＣが配置されるパターン及び形状と異なってもよい。

［３１８］他の例として、サブピクセルＳＰの発光領域ＥＡと、サブピクセルＳＰの回路部ＳＰＣとは、重なり合わなくてもよい。

［３１９］図１１を参照すると、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の透過率を向上させるために、カソード電極ＣＥをパターニングすることができる。このカソードパターニングによれば、カソード電極ＣＥは、第１光学領域ＯＡ１内の非透過領域ＮＴＡにのみ配置され、第１透過領域ＴＡ１には、配置されないことがある。

［３２０］図１１を参照すると、カソードパターニングに応じて、カソード電極ＣＥは、複数の透過孔を有することができる。カソード電極ＣＥの複数の透過孔は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１に対応することができる。

［３２１］図１１を参照すると、カソードパターニング時に、フレア不良を防止するために、第１透過領域ＴＡ１の各々が、円形に形成されるように、カソード電極ＣＥの複数の透過孔のそれぞれは、円形にパターニングすることができる。

［３２２］図１１を参照すると、カソードパターニング（Ｃａｔｈｏｄｅ Ｐａｔｔｅｒｎｉｎｇ）の場合、レーザ（Ｌａｓｅｒ）を利用することができる。レーザを用いたカソードパターニング工程では、レーザを基板ＳＵＢの下から基板ＳＵＢに向けて照射することができる。このとき、発光素子ＥＤ、トランジスタＤＲＴ、Ｔ１～Ｔ６、又はキャパシタＣｓｔなどの素子が、レーザによって損傷（ｄａｍａｇｅ）され得る。

［３２３］図１１を参照すると、カソードパターニング過程における素子の損傷防止のために、第１光学領域ＯＡ１内の非透過領域ＮＴＡには、下部シールドメタルＢＳＭが配置されることができる。

［３２４］図１１を参照すると、トランジスタＤＲＴ、Ｔ１～Ｔ６の損傷を防止するために、下部シールドメタルＢＳＭは、トランジスタの下部の全体に配置することができる。

［３２５］下部シールドメタルＢＳＭは、ストレージキャパシタＣｓｔの形成にも使用されるメタルであり得る。例えば、ストレージキャパシタは、下部シールドメタルＢＳＭ、アクティブ層、及びゲート金属層を用いることで、２つのキャパシタが接続された構造を有することができる。

［３２６］ストレージキャパシタＣｓｔを形成するために、下部シールドメタルＢＳＭが使用され、ストレージキャパシタＣｓｔを構成する２つのプレートのうち１つのプレートには、駆動電圧ＥＬＶＤＤが印加され得る。プレートでは、駆動電圧ＥＬＶＤＤが印加されるプレートが、下部シールドメタルＢＳＭであり得る。

［３２７］図１２は、図１１のＵＡ領域の平面図である。

［３２８］第１光学領域ＯＡ１において、隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡには、２つ以上のサブピクセルＳＰが配置されることができる。第１光学領域ＯＡ１において、隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡには、２つ以上のサブピクセルＳＰの回路部ＳＰＣが配置されてもよい。

［３２９］図１２の例によれば、第１光学領域ＯＡ１において、隣接する４つの第１透過領域ＴＡ１間の非透過領域ＮＴＡには、４つのサブピクセルＳＰが配置されることができる。第１光学領域ＯＡ１において、隣接する４つの第１透過領域ＴＡ１間の非透過領域ＮＴＡには、４つのサブピクセルＳＰの回路部ＳＰＣ１、ＳＰＣ２、ＳＰＣ３、ＳＰＣ４が配置され得る。

［３３０］各サブピクセルＳＰが、図９のような構造を有する場合、４つのサブピクセルＳＰの回路部ＳＰＣ１、ＳＰＣ２、ＳＰＣ３、ＳＰＣ４のそれぞれは、駆動トランジスタＤＲＴ、第１～第６トランジスタＴ１～Ｔ６、及びストレージキャパシタＣｓｔを含むことができる。

［３３１］以下では、４つのサブピクセルＳＰの回路部ＳＰＣ１、ＳＰＣ２、ＳＰＣ３、ＳＰＣ４において、第５トランジスタＴ５の観点から説明する。サブピクセルＳＰの駆動中の初期化期間の間、第５トランジスタＴ５は、駆動トランジスタＤＲＴのゲートノードＤＲＧの電圧初期化に用いられるトランジスタである。

［３３２］第３トランジスタＴ５は、駆動トランジスタＤＲＴのゲートノードＤＲＧである第１ノードＮ１と、第１初期化電圧ラインＩＶＬ１との間の接続をスウィッチすることができる。

［３３３］第５トランジスタＴ５のゲートノードに、第２スキャンラインＳＣＬ［ｎ－１］から供給される第２スキャン信号ＳＣＡＮ［ｎ－１］が印加され得る。

［３３４］第２スキャンラインＳＣＬ［ｎ－１］及び第１初期化電圧ラインＩＶＬ１は、横方向に配置され、第１光学領域ＯＡ１を通過する第１横線ＨＬ１であり得る。

［３３５］第２スキャンラインＳＣＬ［ｎ－１］及び第１初期化電圧ラインＩＶＬ１は、第１光学領域ＯＡ１を通過するものの、第１光学領域ＯＡ１内の第１透過領域ＴＡ１を回避しながら配置することができる。

［３３６］図１２を参照すると、第１光学領域ＯＡ１における隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡには、下部シールドメタルＢＳＭが配置されることができる。

［３３７］図１２を参照すると、第１光学領域ＯＡ１内に、複数の第１透過領域ＴＡ１を形成するためのカソードパターニング時に、レーザが、基板ＳＵＢの裏面に向かって照射されても、下部シールドメタルＢＳＭによってレーザが遮断され、非透過領域ＮＴＡで、下部シールドメタルＢＳＭの上に位置する素子（トランジスタ、キャパシタ、発光素子）のレーザによる損傷を防止することができる。

［３３８］図１３は、第５トランジスタＴ５の構造を示す。

［３３９］図１３を参照すると、第５トランジスタＴ５は、２つの部分トランジスタＴ５ａ、Ｔ５ｂからなるデュアルトランジスタであってもよい。

［３４０］２つの部分トランジスタＴ５ａ、Ｔ５ｂのそれぞれのゲートノードは、電気的に接続され得る。２つの部分トランジスタＴ５ａ、Ｔ５ｂは、駆動トランジスタＤＲＴのゲートノードＤＲＧと、第１初期化電圧ラインＩＶＬ１との間に直列に接続されることができる。

［３４１］第５トランジスタＴ５は、１つの第２スキャンラインＳＣＬ［ｎ－１］と重なる２つのチャネルと、２つのチャネル間の接続ノードＮｔ５ｍとを含むデュアルトランジスタであってもよい。

［３４２］例えば、図１３を参照すると、第５トランジスタＴ５は、第１初期化電圧ラインＩＶＬ１と電気的に接続された第１電極Ｅ１、駆動トランジスタＤＲＴの第１ノードＮ１と電気的に接続された第２電極Ｅ２、及びアクティブ層ＡＣＴなどを含むことができる。

［３４３］アクティブ層ＡＣＴは、第１導体化部ＣＤａ、第２導体化部ＣＤｂ、第１チャネル領域ＣＨａ、第２チャネル領域ＣＨｂ、及び接続導体化部ＣＤｃを含むことができる。第１チャネル領域ＣＨａ及び第２チャネル領域ＣＨｂは、導体化されていない半導体であり、第１導体化部ＣＤａ、第２導体化部ＣＤｂ、及び接続導体化部ＣＤｃは、導体化された半導体であり得る。例えば、アクティブ層ＡＣＴは、酸化物半導体であり得る。

［３４４］図１３を参照すると、第１導体化部ＣＤａは、第１電極Ｅ１と電気的に接続され得る。第２導体化部ＣＤｂは、第２電極Ｅ２と電気的に接続され得る。

［３４５］図１３を参照すると、第１チャネル領域ＣＨａは、第１導体化部ＣＤａと接続導体化部ＣＤｃとの間に位置することができる。第２チャネル領域ＣＨｂは、第２導体化部ＣＤｂと接続導体化部ＣＤｃとの間に位置することができる。

［３４６］図１３を参照すると、接続導体化部ＣＤｃは、接続ノードＮｔ５ｍに対応することができる。接続導体化部ＣＤｃは、第１チャネル領域ＣＨａと第２チャネル領域ＣＨｂとの間に位置することができる。接続導体化部ＣＤｃは、第１初期化電圧ラインＩＶＬ１と重畳することができる。

［３４７］図１３を参照すると、第１チャネル領域ＣＨａと、第２チャネル領域ＣＨｂとは、１つの第２スキャンラインＳＣＬ［ｎ－１］と共通に重畳することができる。第１チャネル領域ＣＨａと、第２チャネル領域ＣＨｂと共通に重なる１つの第２スキャンラインＳＣＬ［ｎ－１］は、第５トランジスタＴ５のゲート電極として機能することができる。

［３４８］図１３を参照すると、第１電極Ｅ１は、第２スキャンラインＳＣＬ［ｎ－１］と交差することができる。

［３４９］図１３を参照すると、第１電極Ｅ１の一端は、第１導体化部ＣＤａと電気的に接続され、第１電極Ｅ１の他端は、第１初期化電圧ラインＩＶＬ１と電気的に接続され得る。第１電極Ｅ１の一端と他端との間の部分は、第２スキャンラインＳＣＬ［ｎ－１］と重なることができる。

［３５０］図１４は、本開示の実施形態による表示装置１００において、第１光学領域ＯＡ１の点灯実験の結果を示す。

［３５１］図１４を参照すると、トランジスタＤＲＴ、Ｔ１～Ｔ６の損傷を防止するために、下部シールドメタルＢＳＭは、トランジスタの下部の全体に配置されることができる。

［３５２］下部シールドメタルＢＳＭは、ストレージキャパシタＣｓｔの形成にも使用されるメタルであり得る。例えば、ストレージキャパシタは、下部シールドメタルＢＳＭ、アクティブ層、及びゲート金属層を用いて、２つのキャパシタが接続された構造を有することができる。

［３５３］下部シールドメタルＢＳＭが、ストレージキャパシタＣｓｔの形成に使用され、ストレージキャパシタＣｓｔを構成する２つのプレートのうち１つのプレートには、駆動電圧ＥＬＶＤＤが印加され得る。プレートでは、駆動電圧ＥＬＶＤＤが印加されるプレートが、下部シールドメタルＢＳＭであり得る。

［３５４］前述のように、下部シールドメタルＢＳＭには、駆動電圧ＥＬＶＤＤが印加され得る。これにより、駆動電圧ＥＬＶＤＤが印加された下部シールドメタルＢＳＭの上部に位置するトランジスタの閾値電圧が、シフトする現象が発生することがある。ここで、閾値電圧は、負方向（小さくなる方向）にシフトすることができる。

［３５５］すなわち、第１光学領域ＯＡ１におけるトランジスタの下部に位置する下部シールドメタルＢＳＭにより、第１光学領域ＯＡ１に配置された全てのトランジスタの固有特性値である閾値電圧が、負方向にシフトする現象が発生する可能性がある。特に、高温又は多湿の環境において、閾値電圧の負のシフト現象は、よりひどく発生する可能性がある。これにより、第１光学領域ＯＡ１における画質の低下を招くことがある。

［３５６］特に、各サブピクセルＳＰ内のトランジスタＤＲＴ、Ｔ１～Ｔ６のうち初期化駆動に用いられ、デュアルトランジスタで構成された第５トランジスタＴ５の閾値電圧に対する負のシフト現象が発生すると、該当サブピクセルＳＰの初期化駆動が、正常に進行せず、第１光学領域ＯＡ１での画質低下が深化され得る。

［３５７］第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された下部シールドメタルＢＳＭによって、第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された複数のサブピクセルＳＰにおける第５トランジスタＴ５の閾値電圧が、負方向に大きくシフトした場合、第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された複数のサブピクセルＳＰが、暗点化されることがある。

［３５８］図１５ａ～図１５ｄは、本開示の実施形態による表示装置１００において、第１光学領域ＯＡ１に配置された下部シールドメタルＢＳＭのオープン構造の例示である。

［３５９］本開示の実施形態による表示装置１００について簡単に再度説明する。 表示装置１００は、表示パネル１１０及び表示パネル１１０の下部に位置する第１光学電子装置１１等を含むことができる。

［３６０］表示パネル１１０は、表示領域ＤＡと非表示領域ＮＤＡとを含むことができる。表示領域ＤＡは、第１光学領域ＯＡ１と、第１光学領域ＯＡ１の外側に位置する一般領域ＮＡとを含むことができる。第１光学領域ＯＡ１は、複数の発光領域ＥＡと、複数の第１透過領域ＴＡ１とを含むことができる。一般領域ＮＡは、複数の発光領域ＥＡを含むことができる。

［３６１］第１光学電子装置１１は、表示パネル１１０の下部に位置し、第１光学領域ＯＡ１の少なくとも一部と重なってもよい。

［３６２］表示パネル１１０は、第１光学領域ＯＡ１内の隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡに配置された２つ以上のサブピクセルＳＰをさらに含むことができる。

［３６３］表示パネル１１０は、第１光学領域ＯＡ１内の隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡに配置された下部シールドメタルＢＳＭをさらに含むことができる。

［３６４］第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置される２つ以上のサブピクセルＳＰのそれぞれは、発光素子ＥＤ、２つ以上のトランジスタＤＲＴ、Ｔ１～Ｔ６、及びストレージキャパシタＣｓｔを含むことができる。

［３６５］図１５ａ～図１５ｄを参照すると、第１光学領域ＯＡ１における隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡにおいて、下部シールドメタルＢＳＭは、少なくとも１つの開口部ＯＰＨを含むことができる。

［３６６］下部シールドメタルＢＳＭの少なくとも１つの開口部ＯＰＨは、２つ以上のサブピクセルＳＰのそれぞれに含まれる２つ以上のトランジスタＤＲＴ、Ｔ１～Ｔ６のうち特定のトランジスタの全部又は一部と重なり合うことができる。

［３６７］例えば、特定のトランジスタは、駆動トランジスタＤＲＴのゲートノードＤＲＧの第１ノードＮ１に、第１初期化電圧Ｖｉｎｉ１を伝達するための初期化トランジスタであり得る。

［３６８］例えば、特定のトランジスタは、図１０のサブピクセルＳＰの回路部ＳＰＣに含まれる第５トランジスタＴ５を含むことができる。第５トランジスタＴ５は、初期化トランジスタであってもよい。

［３６９］例えば、特定のトランジスタは、１つの第２スキャンラインＳＣＬ［ｎ－１］と重なる２つのチャネルと、２つのチャネル間の接続ノードＮｔ５ｍとを含むデュアルトランジスタであってもよい。

［３７０］本開示の実施形態による表示パネル１１０は、基板ＳＵＢ、基板ＳＵＢ上の下部シールドメタルＢＳＭ、下部シールドメタルＢＳＭ上のバッファ層、及びバッファ層上のトランジスタ層を含むことができる。

［３７１］基板ＳＵＢは、表示領域ＤＡと非表示領域ＮＤＡとを含み、表示領域ＤＡは、第１光学領域ＯＡ１と、第１光学領域ＯＡ１の外側に位置する一般領域ＮＡとを含むことができる。

［３７２］ここで、下部シールドメタルＢＳＭは、図６及び図７のライトシールド層ＬＳに対応することができる。下部シールドメタルＢＳＭ上のバッファ層は、図６及び図７の第２アクティブバッファ層ＡＢＵＦ２に対応することができる。

［３７３］第１光学領域ＯＡ１は、複数の発光領域ＥＡと、複数の第１透過領域ＴＡ１とを含み、第１光学領域ＯＡ１の少なくとも一部は、基板ＳＵＢの下部に位置する第１光学電子装置１１と重なり合うことができる。

［３７４］第１光学領域ＯＡ１内の隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡには、２つ以上のサブピクセルＳＰが配置されることができる。

［３７５］第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された２つ以上のサブピクセルＳＰのそれぞれは、発光素子ＥＤ、２つ以上のトランジスタＤＲＴ、Ｔ１～Ｔ６、及びストレージキャパシタＣｓｔを含むことができる。

［３７６］下部シールドメタルＢＳＭは、第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置され、少なくとも１つの開口部ＯＰＨを含むことができる。

［３７７］下部シールドメタルＢＳＭの少なくとも１つの開口部ＯＰＨは、２つ以上のサブピクセルＳＰのそれぞれに含まれる２つ以上のトランジスタのうち特定のトランジスタの全部又は一部と重なり合うことができる。

［３７８］例えば、特定のトランジスタは、駆動トランジスタＤＲＴのゲートノードＤＲＧの第１ノードＮ１に、第１初期化電圧Ｖｉｎｉ１を伝達するための初期化トランジスタであり得る。

［３７９］例えば、特定のトランジスタは、図１０のサブピクセルＳＰの回路部ＳＰＣに含まれる第５トランジスタＴ５を含むことができる。第５トランジスタＴ５は、初期化トランジスタであってもよい。

［３８０］例えば、特定のトランジスタは、１つの第２スキャンラインＳＣＬ［ｎ－１］と重なる２つのチャネルと、２つのチャネル間の接続ノードＮｔ５ｍとを含むデュアルトランジスタであってもよい。

［３８１］図１５ａ及び図１５ｂを参照すると、第１光学領域ＯＡ１における隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡにおいて、２つ以上のサブピクセルＳＰは、第１サブピクセルＳＰ及び第２のサブピクセルＳＰを含むことができる。

［３８２］図１５ａ及び図１５ｂを参照すると、第１光学領域ＯＡ１における隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡにおいて、下部シールドメタルＢＳＭは、第１サブピクセルＳＰの第１回路部ＳＰＣ１と、第２サブピクセルＳＰの第２回路部ＳＰＣ２とを横切る１つの開口部ＯＰＨを含むことができる。

［３８３］図１５ａを参照すると、１つの開口部ＯＰＨは、第１サブピクセルＳＰの第１回路部ＳＰＣ１に含まれる特定のトランジスタの２つのチャネル及び接続ノードＮｔ５ｍと重なり合うことができ、第２サブピクセルＳＰの第２回路部ＳＰＣ２に含まれる特定のトランジスタの２つのチャネル及び接続ノードＮｔ５ｍと重畳することができる。

［３８４］図１５ａの１つの開口部ＯＰＨは、第２スキャンラインＳＣＬ［ｎ － １］及び第１初期化電圧ラインＩＶＬ１と重なり合うことができる。

［３８５］図１５ｂを参照すると、１つの開口部ＯＰＨは、第１サブピクセルＳＰの第１回路部ＳＰＣ１に含まれる特定のトランジスタの２つのチャネルと重なることができ、第２サブピクセルＳＰの第１回路部ＳＰＣ１に含まれる特定のトランジスタの２つのチャネルと重なることができる。

［３８６］図１５ｂを参照すると、１つの開口部ＯＰＨは、第１サブピクセルＳＰの第１回路部ＳＰＣ１に含まれる特定のトランジスタの接続ノードＮｔ５ｍと未重畳され得、第２サブピクセルＳＰの第２回路部ＳＰＣ２に含まれる特定のトランジスタの接続ノードＮｔ５ｍと未重畳され得る。

［３８７］図１５ｂの１つの開口部ＯＰＨは、第２スキャンラインＳＣＬ［ｎ－１］と重なり、第１初期化電圧ラインＩＶＬ１と重ならないことがある。

［３８８］図１５ｃ及び図１５ｄを参照すると、第１光学領域ＯＡ１において隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡにおいて、２つ以上のサブピクセルＳＰは、第１サブピクセルＳＰ及び第２サブピクセルＳＰを含むことができる。

［３８９］図１５ｃ及び図１５ｄを参照すると、第１光学領域ＯＡ１において、隣接する第１透過領域ＴＡ１間の非透過領域ＮＴＡにおいて、下部シールドメタルＢＳＭは、第１サブピクセルＳＰの第１回路部ＳＰＣ１の一部と重なる第１開口部ＯＰＨと、第２サブピクセルＳＰの第２回路部ＳＰＣ２の一部と重なる第２開口部ＯＰＨとを含むことができる。

［３９０］図１５ｃを参照すると、第１開口部ＯＰＨは、第１サブピクセルＳＰの第１回路部ＳＰＣ１に含まれる特定のトランジスタの２つのチャネル及び接続ノードＮｔ５ｍと重なり合うことができる。

［３９１］図１５ｃを参照すると、第２開口部ＯＰＨは、第２サブピクセルＳＰの第２回路部ＳＰＣ２に含まれる特定のトランジスタの２つのチャネル及び接続ノードＮｔ５ｍと重なり合うことができる。

［３９２］図１５ｃの第１開口部ＯＰＨ及び第２開口部ＯＰＨ等は、第２スキャンラインＳＣＬ［ｎ－１］及び第１初期化電圧ラインＩＶＬ１と重畳することができる。

［３９３］図１５ｄを参照すると、第１開口部ＯＰＨは、第１サブピクセルＳＰの第１回路部ＳＰＣ１に含まれる特定のトランジスタの２つのチャネルと重畳され得、第１サブピクセルＳＰの第１回路部ＳＰＣ１に含まれる特定のトランジスタの接続ノードＮｔ５ｍと未重畳され得る。

［３９４］図１５ｄを参照すると、第２開口部ＯＰＨは、第２サブピクセルＳＰの第２回路部ＳＰＣ２に含まれる特定のトランジスタの２つのチャネルと重畳され得 、第２サブピクセルＳＰの第２回路部ＳＰＣ２に含まれる特定のトランジスタの接続ノードＮｔ５ｍと未重畳され得る。

［３９５］図１５ｄの第１開口部ＯＰＨ及び第２開口部ＯＰＨ等は、第２スキャンラインＳＣＬ［ｎ－１］と重畳することができ、第１初期化電圧ラインＩＶＬ１と重畳されないことがある。

［３９６］図１６ａ及び図１６ｂは、下部シールドメタルＢＳＭのオープン構造による第５トランジスタＴ５の接続ノードＮｔ５ｍにおけるキャパシタＣＡＰの構造を示す。

［３９７］図１６ａを参照すると、第５トランジスタＴ５において、第１初期化電圧ラインＩＶＬ１と重なる接続ノードＮｔ５ｍがある点で、下部シールドメタルＢＳＭの開口部ＯＰＨが存在する場合（図１５ａ、図１５ｃ）、第５トランジスタＴ５の接続ノードＮｔ５ｍに、単一のキャパシタ構造を形成することができる。

［３９８］ここで、第５トランジスタＴ５の接続ノードＮｔ５ｍは、第５トランジスタＴ５のアクティブ層ＡＣＴにおける接続導体化部ＣＤｃに相当する。第５トランジスタＴ５のアクティブ層ＡＣＴにおける接続導体化部ＣＤｃと、第１初期化電圧ラインＩＶＬ１とは、重畳されることができる。

［３９９］図１６ａを参照すると、第５トランジスタＴ５の接続ノードＮｔ５ｍが位置する点に、下部シールドメタルＢＳＭの開口部ＯＰＨが存在する場合、第５トランジスタＴ５の接続ノードＮｔ５ｍである第５トランジスタＴ５のアクティブ層ＡＣＴにおける接続導体化部ＣＤｃと、第１初期化電圧ラインＩＶＬ１とは、重畳して第１キャパシタＣ１を形成することができる。

［４００］図１６ｂを参照すると、第５トランジスタＴ５において、第１初期化電圧ラインＩＶＬ１と重なる接続ノードＮｔ５ｍがある点に、下部シールドメタルＢＳＭの開口部ＯＰＨが存在しない場合（図１５ｂ、図１５ｄ）、第５トランジスタＴ５の接続ノードＮｔ５ｍに、デュアルキャパシタ構造を形成することができる。

［４０１］ここで、第５トランジスタＴ５の接続ノードＮｔ５ｍは、第５トランジスタＴ５のアクティブ層ＡＣＴにおける接続導体化部ＣＤｃに相当する。第５トランジスタＴ５のアクティブ層ＡＣＴにおける接続導体化部ＣＤｃと第１初期化電圧ラインＩＶＬ１とは、重畳されることができる。

［４０２］図１６ｂを参照すると、第５トランジスタＴ５の接続ノードＮｔ５ｍが位置する点で、下部シールドメタルＢＳＭの開口部ＯＰＨが存在しない場合、すなわち、第５トランジスタＴ５の接続ノードＮｔ５ｍが位置する点で、下部シールドメタルＢＳＭが存在する場合、第５トランジスタＴ５の接続ノードＮｔ５ｍである第５トランジスタＴ５のアクティブ層ＡＣＴにおける接続導体化部ＣＤｃと第１初期化電圧ラインＩＶＬ１とは、重畳して第１キャパシタＣ１を形成することができる。

［４０３］第５トランジスタＴ５の接続ノードＮｔ５ｍである第５トランジスタＴ５のアクティブ層ＡＣＴにおける接続導体化部ＣＤｃと、下部シールドメタルＢＳＭとは、重なり合って第２キャパシタＣ２を形成することができる。ここで、下部シールドメタルＢＳＭには、駆動電圧ＥＬＶＤＤが印加され得る。

［４０４］図１７は、本開示の実施形態による表示装置１００において、第１光学領域ＯＡ１内に、第５トランジスタＴ５が配置された非透過領域ＮＴＡの断面図であり、図１８ｅは、本開示の実施形態による表示装置１００において、第１光学領域ＯＡ１内に、第５トランジスタＴ５が配置されていない非透過領域ＮＴＡの断面図である。ただし、図１７、図１８ａ～図１８ｅは、図７の垂直構造に下部シールドメタルＢＳＭのオープン構造及び上部シールドメタルＵＳＭが適用された断面図であり、図７と同じ層の説明は、省略する。

［４０５］表示パネル１１０は、下部シールドメタルＢＳＭの少なくとも１つの開口部ＯＰＨと重なり、下部シールドメタルＢＳＭが配置される層よりも高い層に位置する上部シールドメタルＵＳＭをさらに含むことができる。

［４０６］上部シールドメタルＵＳＭは、下部シールドメタルＢＳＭが配置される層よりも高い層に位置する様々な金属材料から構成することができる。

［４０７］上部シールドメタルＵＳＭは、下部シールドメタルＢＳＭの少なくとも１つの開口部ＯＰＨを覆うことができるので、下部シールドメタルＢＳＭの少なくとも１つの開口部ＯＰＨによって発生できるフレア現象及びヘイズ現象を軽減又は除去することができる。

［４０８］図１７を参照すると、第１光学領域ＯＡ１内の非透過領域ＮＴＡにおいて、下部シールドメタルＢＳＭは、第５トランジスタＴ５の全部又は一部と重なる開口部ＯＰＨを持つことができる。

［４０９］図１７を参照すると、上部シールドメタルＵＳＭは、下部シールドメタルＢＳＭの開口部ＯＰＨと重なるタッチセンサメタルＴＳＭを含むことができる。すなわち、上部シールドメタルＵＳＭであるタッチセンサメタルＴＳＭは、下部シールドメタルＢＳＭの開口部ＯＰＨを覆うことができる。

［４１０］図１７と異なり、タッチセンサメタルＴＳＭの代わりに、ブリッジメタルＢＲＧで、上部シールドメタルＵＳＭを形成してもよい。すなわち、上部シールドメタルＵＳＭであるブリッジメタルＢＲＧが、下部シールドメタルＢＳＭの開口部ＯＰＨを覆うことができる。

［４１１］又は、タッチセンサメタルＴＳＭ及びブリッジメタルＢＲＧを含むデュアルメタルで、上部シールドメタルＵＳＭを形成することができる。すなわち、上部シールドメタルＵＳＭであるタッチセンサメタルＴＳＭ及びブリッジメタルＢＲＧが、下部シールドメタルＢＳＭの開口部ＯＰＨを覆うことができる。

［４１２］図１８ａ～図１８ｅを参照すると、上部シールドメタルＵＳＭは、下部シールドメタルＢＳＭよりも高い層に位置する様々な金属材料で構成することができる。

［４１３］例えば、上部シールドメタルＵＳＭは、ゲートメタルＧＭ、ソース‐ドレインメタルＳＤ１、ＳＤ２、アノード電極メタルＡＭ、及び他の金属メタルＴＭのうち１つ以上を含み得る。

［４１４］図１８ａを参照すると、上部シールドメタルＵＳＭは、トランジスタのゲート電極又はスキャンラインＳＣＬ［ｎ － １］、ＳＣＬ［ｎ］を構成するゲートメタルＧＭを含むことができる。

［４１５］図１８ｂを参照すると、上部シールドメタルＵＳＭは、第１層間絶縁膜ＩＬＤ１上の金属パターンＴＭを含むことができる。

［４１６］図１８ｃを参照すると、上部シールドメタルＵＳＭは、トランジスタのソース電極及びドレイン電極を構成するための第１ソース‐ドレイン電極パターンＳＤ１を含むことができる。

［４１７］図１８ｄを参照すると、上部シールドメタルＵＳＭは、トランジスタのソース電極又はドレイン電極を、アノード電極ＡＥに接続するための第２ソース‐ドレイン電極パターンＳＤ２を含むことができる。

［４１８］図１８ｅを参照すると、上部シールドメタルＵＳＭは、アノード電極ＡＥを含むか、アノード電極ＡＥを構成するアノードメタルＡＭを含むことができる。

［４１９］図１９は、本開示の実施形態による表示装置１００の一般領域ＮＡ及び第１光学領域ＯＡ１のそれぞれにおけるタッチセンサメタルの配置構造を示す。

［４２０］図２０は、本開示の実施形態による表示装置１００の第１光学領域ＯＡ１の内部でタッチセンサメタルの配置構造を拡大して示す。

［４２１］前述のように、本開示の実施形態による表示装置１００の表示パネル１１０は、一般領域ＮＡ及び第１光学領域ＯＡ１に含まれる複数の発光領域ＥＡには、配置され、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１に配置されないカソード電極ＣＥと、カソード電極ＣＥ上に位置する封止層ＥＮＣＡＰとをさらに含むことができる。

［４２２］前述のように、本開示の実施形態による表示装置１００が、タッチセンシング機能を提供することができ、そのために、表示パネル１１０に内蔵されたタッチセンサＴＳを含む場合、図７のような垂直構造を有することができる。この場合、本開示の実施形態による表示装置１００の表示パネル１１０は、封止層ＥＮＣＡＰ上に位置し、タッチセンサＴＳを構成するメッシュ状のタッチセンサメタルＴＳＭをさらに含むことができる。

［４２３］図１９を参照すると、一般領域ＮＡにおいて、タッチセンサメタルＴＳＭは、発光領域ＥＡを回避してメッシュ状に配置することができる。これにより、表示パネル１１０に、タッチセンサＴＳが内蔵されていても、一般領域ＮＡにおける発光効率の低下を防止することができる。

［４２４］図１９を参照すると、第１光学領域ＯＡ１において、タッチセンサメタルＴＳＭは、第１光学領域ＯＡ１内の複数の発光領域ＥＡを回避して配置されるだけでなく、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１を回避して配置することができる。これにより、第１光学領域ＯＡ１でタッチセンシングが可能となるともに、第１光学領域ＯＡ１における発光効率の低下及び透過率の低下を防止することができる。

［４２５］図１９を参照すると、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭの密集度は、一般領域ＮＡにおけるタッチセンサメタルＴＳＭの密集度より小さくてもよい。

［４２６］しかしながら、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭは、一般領域ＮＡにおけるタッチセンサメタルＴＳＭの線幅よりも広い線幅を有する部分を含むことができる。すなわち、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭの最大の線幅は、一般領域ＮＡにおけるタッチセンサメタルＴＳＭの最大の線幅より大きくてもよい。

［４２７］これにより、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭの密集度が、一般領域ＮＡにおけるタッチセンサメタルＴＳＭの密集度よりも小さいにもかかわらず、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭによるタッチセンシングに必要なキャパシタンスは、一般領域ＮＡにおけるタッチセンサメタルＴＳＭによるタッチセンシングに必要なキャパシタンスと同様のレベルになり得る。したがって、第１光学領域ＯＡ１のタッチ感度を向上できる。

［４２８］第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭの密集度と、一般領域ＮＡにおけるタッチセンサメタルＴＳＭの密集度との差を考慮して、図１９のケース１、ケース２、ケース３のように 、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭの最大の線幅を多様に調整することができる。

［４２９］図２０を参照すると、第１光学領域ＯＡ１において、タッチセンサメタルＴＳＭは、メッシュ状に構成することができる。したがって、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭは、交差領域ＩＰＡにおける交差部ＴＳＭ＿ＩＰと、交差部ＴＳＭ＿ＩＰとを連結するリンク領域ＬＰＡにおけるリンク部分ＴＳＭ＿ＬＰを含むことができる。

［４３０］図２０を参照すると、第１光学領域ＯＡ１において、タッチセンサメタルＴＳＭにおいて、リンク部ＴＳＭ＿ＬＰの線幅Ｗｌｐは、交差部ＴＳＭ＿ＩＰの線幅Ｗｉｐより大きくてもよい。

［４３１］したがって、 第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭが、発光領域ＥＡ及び第１透過領域ＴＡ１を極力よく回避しながらも、第１光学領域ＯＡ１におけるタッチセンサメタルＴＳＭによるタッチセンシングに必要なキャパシタンスは、一般領域（ＮＡ）におけるタッチセンサメタルＴＳＭによるタッチセンシングに必要なキャパシタンスと最大限に類似のレベルになることができる。したがって、第１光学領域ＯＡ１の発光性能及びタッチ感度を最大限向上できる。

［４３２］一方、第１光学領域ＯＡ１を通過する複数の第１横線ＨＬ１は、タッチセンサメタルＴＳＭと一部重なり合うことができる。

［４３３］図２１は、本開示の実施形態による表示装置１００において、下部シールドメタルＢＳＭのオープン構造が適用される前と後に、駆動トランジスタＤＲＴのゲートノードＤＲＧの電圧と接続ノードＮｔ５ｍの電圧の変動グラフである。

［４３４］図２１を参照すると、サブピクセルＳＰの駆動期間は、初期化期間などを含むことができる。初期化期間中、第２スキャンラインＳＣＬ［ｎ－１］に供給された第２スキャン信号ＳＣＡＮ［ｎ－１］のローレベル電圧によって、第５トランジスタＴ５がターンオンされ得る。これにより、第１初期化電圧Ｖｉｎｉ１が、ターンオンされた第５トランジスタＴ５を介して、駆動トランジスタＤＲＴのゲートノードＤＲＧである第１ノードＮ１に印加され得る。

［４３５］本開示の実施形態が適用される前に、第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された下部シールドメタルＢＳＭが、開口部ＯＰＨを有さない場合、第５トランジスタＴ５の閾値電圧が、負方向にシフトする現象が発生するようになり、初期化期間中、第５トランジスタＴ５は、正常なスイッチング動作を実行できない可能性がある。

［４３６］これにより、接続ノードＮｔ５ｍの電圧が、第１初期化電圧Ｖｉｎｉ１ほど十分低い電圧に低下することができず、駆動トランジスタＤＲＴのゲートノードＤＲＧの電圧も、第１初期化電圧Ｖｉｎｉ１ほど十分低い電圧に落ちない可能性がある。

［４３７］さらに、第２スキャン信号ＳＣＡＮ［ｎ－１］が、ハイレベル電圧にライジングされて、第５トランジスタＴ５がターンオフされた後、ローレベル電圧の第１スキャン信号ＳＣＡＮ［ｎ］が、第１スキャンラインＳＣＬ［ｎ］に供給されることができる。これにより、ローレベル電圧の第１スキャン信号ＳＣＡＮ［ｎ］によって、第２トランジスタＴ２、駆動トランジスタＤＲＴ、及び第１トランジスタＴ１が、ターンオンされることができる。

［４３８］データラインＤＬに供給されたデータ電圧Ｖｄａｔａが、ターンオンされた第２トランジスタＴ２、駆動トランジスタＤＲＴ、及び第１トランジスタＴ１を介して、駆動トランジスタＤＲＴのゲートノードＤＲＧに印加され得る。これにより、駆動トランジスタＤＲＴのゲートノードＤＲＧの電圧は、データ電圧Ｖｄａｔａによって上昇するようになる。

［４３９］しかしながら、接続ノードＮｔ５ｍの電圧は、前のタイミングで正常に低くならず、異常に高い値を有していたため、フローティング状態である接続ノードＮｔ５ｍの電圧は、前のタイミングでの異常に高い電圧に、電圧変動量ΔＶ１だけ加算された電圧値を持つようになる。この電圧値は、非正常の電圧値である。

［４４０］これに比べて、本開示の実施形態が適用され、第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された下部シールドメタルＢＳＭが、開口部ＯＰＨを有する場合、第５トランジスタＴ５の閾値電圧が、負方向にシフトする現象が防止され、初期化期間中に第５トランジスタＴ５は、正常のスイッチング動作を行うことができる。

［４４１］これにより、接続ノードＮｔ５ｍの電圧が、第１初期化電圧Ｖｉｎｉ１だけ十分低い電圧に低下することができ、駆動トランジスタＤＲＴのゲートノードＤＲＧの電圧も、第１初期化電圧Ｖｉｎｉ１ほど十分低い電圧に落ちることができる。

［４４２］また、第２スキャン信号ＳＣＡＮ［ｎ－１］が、ハイレベル電圧にライジングされ、第５トランジスタＴ５がターンオフされた後、ローレベル電圧の第１スキャン信号ＳＣＡＮ［ｎ］が、第１スキャン ラインＳＣＬ［ｎ］に供給されることができる。これにより、ローレベル電圧の第１スキャン信号ＳＣＡＮ［ｎ］によって、第２トランジスタＴ２、駆動トランジスタＤＲＴ、及び第１トランジスタＴ１が、ターンオンされることができる。

［４４３］データラインＤＬに供給されたデータ電圧Ｖｄａｔａが、ターンオンされた第２トランジスタＴ２、駆動トランジスタＤＲＴ、及び第１トランジスタＴ１を介して、駆動トランジスタＤＲＴのゲートノードＤＲＧに印加され得る。これにより、駆動トランジスタＤＲＴのゲートノードＤＲＧの電圧は、データ電圧Ｖｄａｔａによって上昇するようになる。

［４４４］しかしながら、接続ノードＮｔ５ｍの電圧は、以前のタイミングに正常に低くなったため、フローティング状態である接続ノードＮｔ５ｍの電圧は、前のタイミングでの電圧に、電圧変動量ΔＶ２だけ加算された電圧値を有するようになる。この電圧値は、正常の電圧値である。

［４４５］図２２は、本開示の実施形態による表示装置１００において、下部シールドメタルＢＳＭのオープン構造が適用された第１光学領域ＯＡ１の点灯実験の結果を示す。

［４４６］図２２を参照すると、本開示の実施形態によれば、第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された下部シールドメタルＢＳＭは、開口部ＯＰＨを有することができる。

［４４７］このような下部シールドメタルＢＳＭのオープン構造に応じて、ストレージキャパシタＣｓｔを形成するために、下部シールドメタルＢＳＭに駆動電圧ＥＬＶＤＤが印加されても、駆動電圧ＥＬＶＤＤが印加された下部シールドメタルＢＳＭの上部に位置する第５トランジスタＴ５の閾値電圧が、負の方向にシフトする現象が防止され得る。

［４４８］下部シールドメタル（ＢＳＭ）のオープン構造が適用されない場合の点灯実験の結果で（図１４）、負方向にシフトした閾値電圧を有する第５トランジスタＴ５が含まれた青色のサブピクセルＳＰが、暗点化されたことが確認された。

［４４９］全ての点灯実験の環境は、同様に保たれるが、第１光学領域ＯＡ１内の非透過領域ＮＴＡに配置された下部シールドメタルＢＳＭが、第５トランジスタＴ５の全部又は一部と重なる開口部ＯＰＨを有するように設計した後、点灯実験を行った結果、図２２に示すように、第５トランジスタＴ５の閾値電圧負のシフトが防止され、当該サブピクセルＳＰの暗点化が防止されて、正常化できることが確認された。

［４５０］一方、前述のように、第１光学領域ＯＡ１内の非透過領域ＮＴＡにおける下部シールドメタルＢＳＭは、特定のトランジスタ（例えば、Ｔ５）の全部又は一部と重なる領域に、少なくとも１つの開口部ＯＰＨを持つオープン構造を有することができる。

［４５１］第１光学領域ＯＡ１内の非透過領域ＮＴＡにおける下部シールドメタルＢＳＭのオープン構造は、一般領域ＮＡにおいても同様に適用することができる。すなわち、一般領域ＮＡにおいても、下部シールドメタルＢＳＭが配置され、一般領域ＮＡに配置された下部シールドメタルＢＳＭは、一般領域ＮＡにおける各サブピクセルＳＰの特定のトランジスタ（例：Ｔ５）に対応する領域に、少なくとも１つの開口部ＯＰＨを有することができる。

［４５２］さらに、第１光学領域ＯＡ１内の非透過領域ＮＴＡにおける下部シールドメタルＢＳＭのオープン構造は、一般領域ＮＡにおいて適用されないか、又は別の方法で適用され得る。

［４５３］例えば、下部シールドメタルＢＳＭは、第１光学領域ＯＡ１及び第２光学領域ＯＡ２にのみ配置され、一般領域ＮＡには、配置されなくてもよい。別の例として、下部シールドメタルＢＳＭが一般領域ＮＡに配置され、一般領域ＮＡに配置された下部シールドメタルＢＳＭには、開口部ＯＰＨがないことがある。別の例として、一般領域ＮＡに配置された下部シールドメタルＢＳＭの開口部ＯＰＨの位置、大きさ、又は形状などが、第１光学領域ＯＡ１内の非透過領域ＮＴＡにおける 下部シールドメタルＢＳＭの開口部ＯＰＨの位置、大きさ、又は形状などとは異なることがある。

［４５４］第１光学領域ＯＡ１だけでなく、第２光学領域ＯＡ２に対しても、下部シールドメタルＢＳＭのオープン構造が同様に適用されることができる。すなわち、第２光学領域ＯＡ２内の非透過領域ＮＴＡにおける下部シールドメタルＢＳＭは、特定のトランジスタ（例えば、Ｔ５）の全部又は一部と重なる領域に、少なくとも１つの開口部ＯＰＨを有するオープン構造を持つことができる。ただし、本明細書では、説明の便宜のために、第１光学領域ＯＡ１についてのみ説明した。

［４５５］以上で説明した本開示の実施形態を簡単に説明すると、以下の通りである。

［４５６］本開示の実施形態は、表示領域と非表示領域とを含み、表示領域は、光学領域と、光学領域の外側に位置する一般領域とを含み、光学領域は、複数の発光領域と複数の透過領域とを含み、一般領域は、複数の発光領域を含む表示パネル；及び表示パネルの下部に位置し、光学領域の少なくとも一部と重なる光学電子装置を含む表示装置を提供することができる。

［４５７］表示パネルは、光学領域内の隣接する透過領域間の非透過領域に配置される２つ以上のサブピクセル；及び非透過領域に配置される下部シールドメタルをさらに含むことができる。

［４５８］二つ以上のサブピクセルのそれぞれは、発光素子、２つ以上のトランジスタ、及びストレージキャパシタを含むことができる。

［４５９］下部シールドメタルは、少なくとも１つの開口部を含み、少なくとも１つの開口部は、２つ以上のサブピクセルのそれぞれに含まれる２つ以上のトランジスタのうち特定のトランジスタの全部又は一部と重なり合うことができる。

［４６０］特定のトランジスタは、駆動トランジスタの第１ノードに、第１初期化電圧を伝達するためのトランジスタであり得る。

［４６１］特定のトランジスタは、１つのスキャンラインと重なる２つのチャネルと、２つのチャネル間の接続ノードとを含むデュアルトランジスタであり得る。

［４６２］光学領域内の隣接する透過領域間の非透過領域では、２つ以上のサブピクセルは、第１サブピクセル及び第２サブピクセルを含むことができる。

［４６３］光学領域内の隣接する透過領域間の非透過領域では、下部シールドメタルは、第１サブピクセルの第１回路部と第２サブピクセルの第２回路部とを横切る１つの開口部を含むことができる。

［４６４］一つの開口部は、第１サブピクセルの第１回路部に含まれる特定のトランジスタの２つのチャネル及び接続ノードと重なり、第２サブピクセルの第２回路部に含まれる特定のトランジスタの２つのチャネル及び接続ノードと重なることができる。

［４６５］また、１つの開口部は、第１サブピクセルの第１回路部に含まれる特定のトランジスタの２つのチャネルと重なり、第２サブピクセルの第１回路部に含まれる特定のトランジスタの２つのチャネルと重なることができ、第１サブピクセルの第１回路部に含まれる特定のトランジスタの接続ノードと未重畳され得、第２サブピクセルの第２回路部に含まれる特定のトランジスタの接続ノードと未重畳され得る。

［４６６］光学領域内の隣接する透過領域間の非透過領域では、２つ以上のサブピクセルは、第１サブピクセル及び第２サブピクセルを含むことができる。

［４６７］光学領域内の隣接する透過領域間の非透過領域において、下部シールドメタルは、第１サブピクセルの第１回路部の一部と重なる第１開口部と、第２サブピクセルの第２回路部の一部と重なる第２開口部を含むことができる。

［４６８］第１開口部は、第１サブピクセルの第１回路部に含まれる特定のトランジスタの２つのチャネル及び接続ノードと重なり合うことができる。第２開口部は、第２サブピクセルの第２回路部に含まれる特定のトランジスタの２つのチャネル及び接続ノードと重なり合うことができる。

［４６９］さらに、第１開口部は、第１サブピクセルの第１回路部に含まれる特定のトランジスタの２つのチャネルと重なり、第１サブピクセルの第１回路部に含まれる特定のトランジスタの接続ノードと未重畳され得る。第２開口部は、第２サブピクセルの第２回路部に含まれる特定のトランジスタの２つのチャネルと重なり、第２サブピクセルの第２回路部に含まれる特定のトランジスタの接続ノードと未重畳され得る。

［４７０］表示パネルは、下部シールド金属の少なくとも１つの開口部と重なる上部シールド金属をさらに含むことができる。

［４７１］表示パネルは、発光素子上の封止層及び封止層上のタッチセンサメタルをさらに含むことができる。タッチセンサメタルは、一般領域内の複数の発光領域を回避して配置することができ、タッチセンサメタルは、光学領域に含まれる複数の発光領域と複数の透過領域を回避して配置することができる。

［４７２］上部シールドメタルは、タッチセンサメタルを含むことができる。

［４７３］光学領域におけるタッチセンサメタルは、一般領域におけるタッチセンサメタルの線幅よりも広い線幅を有する部分を含み得る。

［４７４］タッチセンサメタルは、交差部分と、該交差部分を連結するリンク部分とを含み、リンク部分の線幅は、交差部分の線幅よりも広いことがある。

［４７５］光学領域内の隣接する透過領域間の非透過領域に配置された２つ以上のサブピクセルのそれぞれは、発光素子を駆動するための回路部を含み得る。回路部は、第１ノード、第２ノード及び第３ノードを含み、発光素子を駆動するための駆動トランジスタ；駆動トランジスタの第１ノードと第２ノードとの間の接続を制御する第１トランジスタ；駆動トランジスタの第３ノードとデータラインとの間の接続を制御する第２トランジスタ；駆動トランジスタの第３ノードと駆動電圧ラインとの間の接続を制御する第３トランジスタ；駆動トランジスタの第２ノードと発光素子との間の接続を制御する第４トランジスタ；駆動トランジスタの第１ノードと第１初期化電圧ラインとの間の接続を制御する第５トランジスタ；発光素子と第２初期化電圧ラインとの間の接続を制御する第６トランジスタ；及び駆動トランジスタの第１ノードと駆動電圧ラインとの間に接続されたストレージキャパシタを含むことができる。

［４７６］特定のトランジスタは、第５トランジスタを含むことができる。

［４７７］第５トランジスタは、第１初期化電圧ラインと電気的に接続された第１電極と、駆動トランジスタの第１ノードと電気的に接続された第２電極と、第１導体化部、第２導体化部、第１チャネル領域、第２チャネル領域、及び接続導体化部を含むアクティブ層とを含むことができる。

［４７８］第１導体化部は、第１電極と電気的に接続することができる。第２導体化部は、第２電極と電気的に接続することができる。

［４７９］第１チャネル領域は、第１導体化部と接続導体化部との間に位置することができる。第２チャネル領域は、第２導体化部と接続導体化部との間に位置することができる。

［４８０］接続導体化部は、第１チャネル領域と第２チャネル領域との間に位置することができる。接続導体化部は、第１初期化電圧ラインと重畳されることができる。

［４８１］第１の領域と第２チャネル領域とは、１つのスキャンラインと共通に 重畳されることができる。

［４８２］本開示の実施形態は、表示領域と非表示領域とを含み、表示領域は、光学領域と、光学領域の外側に位置する一般領域とを含む基板；基板上の下部シールドメタル；下部シールドメタル上のバッファ層；バッファ層上のトランジスタ層を含む表示パネルを提供することができる。

［４８３］光学領域は、複数の発光領域と複数の透過領域とを含み、光学領域の少なくとも一部は、基板の下に位置する光学電子装置と重なり合うことができる。

［４８４］光学領域内の隣接する透過領域間の非透過領域に、２つ以上のサブピクセルが配置され、２つ以上のサブピクセルのそれぞれは、発光素子、２つ以上のトランジスタ、及びストレージキャパシタを含むことができる。

［４８５］下部シールドメタルは、非透過領域に配置され、少なくとも１つの開口部を含むことができる。

［４８６］少なくとも１つの開口部は、２つ以上のサブピクセルのそれぞれに含まれる２つ以上のトランジスタのうち特定のトランジスタの全部又は一部と重なり合うことができる。

［４８７］特定のトランジスタは、１つのスキャンラインと重なる２つのチャネルと、２つのチャネル間の接続ノードとを含むデュアルトランジスタであり得る。

［４８８］光学領域内の非透過領域における下部シールドメタルが、少なくとも１つの開口部を有する下部シールドメタルのオープン構造は、一般領域においても同様に適用することができる。

［４８９］なお、光学領域内の非透過領域における下部シールドメタルが、少なくとも１つの開口部を有する下部シールドメタルのオープン構造は、一般領域では適用されないか、又は別の方法で適用され得る。

［４９０］光学領域内の隣接する透過領域間の非透過領域では、２つ以上のサブピクセルは、第１サブピクセル及び第２サブピクセルを含むことができる。

［４９１］光学領域内の隣接する透過領域間の非透過領域では、下部シールドメタルは、第１サブピクセルの第１回路部と、第２サブピクセルの第２回路部とを横切る１つの開口部を含むことができる。

［４９２］光学領域内の隣接する透過領域間の非透過領域では、２つ以上のサブピクセルは、第１サブピクセルと第２サブピクセルとを含むことができる。

［４９３］光学領域内の隣接する透過領域間の非透過領域において、下部シールドメタルは、第１サブピクセルの第１回路部の一部と重なる第１開口部と、第２サブピクセルの第２回路部の一部と重なる第２開口部とを含むことができる。

［４９４］下部シールドメタルの少なくとも１つの開口部と重なり、下部シールドメタルが配置される層よりも高い層に位置する上部シールドメタルをさらに含むことができる。

［４９５］光学電子装置は、カメラ及び感知センサのうち１つ以上を含み得る。

［４９６］光学領域は、第１光学領域及び第２光学領域のうち１つであってもよい。

［４９７］光学領域は、第１光学領域と第２光学領域との両方を含むことができる。この場合、第１光学領域内の単位面積当たりのサブピクセルの数は、一般領域内の単位面積当たりのサブピクセルの数より少なくてもよい。第２光学領域内の単位面積当たりのサブピクセルの数は、第１光学領域内の単位面積当たりのサブピクセルの数以上であり、一般領域内の単位面積当たりのサブピクセルの数より少なくてもよい。

［４９８］本開示の実施形態による表示パネルは、画像を表示する表示領域と、画像を表示しない非表示領域とを含む基板と、表示領域に含まれ、複数のトランジスタと発光素子とを含むサブピクセル。表示領域に位置し、発光素子および複数のトランジスタのうちの第１のトランジスタと重なる下部シールドメタルを含む。

［４９９］下部シールドメタルは、複数のトランジスタの中の第２のトランジスタと重なるが発光素子及び第１のトランジスタと重ならない開口を含む。表示領域は、光学電子機器と重なる光学領域と、光学領域の外側に位置する一般領域とを含むことができる。光学領域は、複数の発光領域と複数の透過領域とを含むことができる。複数の透過領域のうちの一対の透過領域の間にある光学領域の非透過領域に位置することができる。

［５００］以上で説明した本開示の実施形態によれば、カメラや感知センサなどの光学電子装置を、表示パネルの表示領域の下に設けることで、表示パネルの非表示領域を減らすことができ、表示装置の前面において、光学電子装置が露出されない表示パネル及び表示装置を提供することができる。

［５０１］本開示の実施形態によれば、表示パネルの表示領域の下に位置する光学電子装置が、正常に光を受け取ることができる光透過構造を有する表示装置及び表示パネルを提供することができる。

［５０２］本開示の実施形態によれば、表示パネルの表示領域に含まれ、光学電子装置が重畳される光学領域において、正常のディスプレイ駆動となり得る表示装置及び表示パネルを提供することができる。

［５０３］本開示の実施形態によれば、光学領域の透過率を高めながら、画像異常現象が防止できる下部シールドメタルのオープン構造を有する表示装置及び表示パネルを提供することができる。

［５０４］本開示の実施形態によれば、光学領域の透過率を高めながら、光学領域での画像異常現象が防止できる下部シールドメタルのオープン構造を有しながらも、光学領域におけるフレア（Ｆｌａｒｅ）及びヘイズ（Ｈａｚｅ）現象が防止できる上部シールド構造を有する表示装置及び表示パネルを提供することができる。

［５０５］以上の説明は、本開示の技術思想を例示的に説明したものに過ぎず、本開示が属する技術分野における通常の知識を有する者であれば、本開示の本質的な特性から逸脱しない範囲で、様々な修正及び変形が可能であろう。また、本開示に示された実施形態は、本開示の技術思想を限定するものではなく、説明するためのものであるので、これらの実施形態によって本開示の技術思想の範囲が限定されるものではない。本開示の保護範囲は、以下の特許請求の範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本開示の権利範囲に含まれるものと解釈されるべきである。

Claims (21)

1. 表示領域と非表示領域とを含む表示パネルであって、前記表示領域は光学領域と該光学領域の外側に位置する一般領域とを含み、前記光学領域は複数の発光領域と複数の透過領域とを含み、前記一般領域は複数の発光領域を含む、表示パネルを含み、
   前記表示パネルは、前記光学領域内の隣接する透過領域間の非透過領域に配置される２つ以上のサブピクセル；及び前記非透過領域に配置される下部シールドメタルをさらに含み、
   前記２つ以上のサブピクセルの各々は、発光素子、２つ以上のトランジスタ、及びストレージキャパシタを含み、
   前記下部シールドメタルは、少なくとも１つの開口部を含み、前記少なくとも１つの開口部は、前記２つ以上のサブピクセルの各々に含まれる前記２つ以上のトランジスタのうち特定のトランジスタの全部又は一部と重なり、
   前記２つ以上のサブピクセルのそれぞれは、前記発光素子を駆動するための回路部を含み、
   前記回路部は、
   ゲートノードである第１ノードと、一方がソースノードで他方がドレインノードである第２ノード及び第３ノードとを含み、前記発光素子を駆動するための駆動トランジスタ；
   前記駆動トランジスタの第１ノードと、第２ノードとの間の接続を制御する第１トランジスタ；
   前記駆動トランジスタの第３ノードと、データラインとの間の接続を制御する第２トランジスタ；
   前記駆動トランジスタの第３ノードと、駆動電圧ラインとの間の接続を制御する第３トランジスタ；
   前記駆動トランジスタの第２ノードと、前記発光素子との間の接続を制御する第４トランジスタ；
   前記駆動トランジスタの第１ノードと、第１初期化電圧ラインとの間の接続を制御する第５トランジスタ；
   前記発光素子と第２初期化電圧ラインとの間の接続を制御する第６トランジスタ；及び
   前記駆動トランジスタの第１ノードと、前記駆動電圧ラインとの間に接続されたストレージキャパシタを含み、
   前記特定のトランジスタは、前記第５トランジスタを含み、
   前記第１トランジスタ、前記第２トランジスタ及び前記第６トランジスタは、第１スキャンラインから供給される第１スキャン信号によって、オン‐オフが共通に制御され、
   前記第３トランジスタ及び前記第４トランジスタは、発光制御信号によって共通に制御され、
   前記第５トランジスタは、第２スキャンラインから供給される第２スキャン信号によって、オン‐オフを制御され、
   前記下部シールドメタルは、前記駆動トランジスタ及び前記第１～第６トランジスタの両方の下部に配置される、表示装置。
2. 前記特定のトランジスタは、前記第１初期化電圧を、前記駆動トランジスタの第１ノードに伝達するためのトランジスタである、請求項１に記載の表示装置。
3. 前記特定のトランジスタは、前記第２スキャンラインと重なる２つのチャネルと、前記２つのチャネル間の接続ノードとを含むデュアルトランジスタである、請求項１に記載の表示装置。
4. 前記隣接する透過領域間の前記非透過領域において、前記２つ以上のサブピクセルは、第１サブピクセルと、第２サブピクセルとを含み、
   前記隣接する透過領域間の前記非透過領域において、前記下部シールドメタルは、前記第１サブピクセルの第１回路部と前記第２サブピクセルの第２回路部とを横切る１つの開口部を含む、請求項３に記載の表示装置。
5. 前記１つの開口部は、前記第１サブピクセルの前記第１回路部に含まれる前記特定のトランジスタの前記２つのチャネル及び前記接続ノードと重なり、前記第２サブピクセルの前記第２回路部に含まれる前記特定のトランジスタの前記２つのチャネル及び前記接続ノードと重なる、請求項４に記載の表示装置。
6. 前記１つの開口部は、
   前記第１サブピクセルの第１回路部に含まれる前記特定のトランジスタの前記２つのチャネルと重なり、前記第２サブピクセルの第２回路部に含まれる前記特定のトランジスタの前記２つのチャネルと重なり、
   前記第１サブピクセルの前記第１回路部に含まれる前記特定のトランジスタの前記接続ノードと重ならず、前記第２サブピクセルの第２回路部に含まれる前記特定のトランジスタの前記接続ノードと重ならない、請求項４に記載の表示装置。
7. 前記隣接する透過領域間の前記非透過領域において、前記２つ以上のサブピクセルは、第１サブピクセルと第２サブピクセルとを含み、
   前記隣接する透過領域間の前記非透過領域において、前記下部シールドメタルは、前記第１サブピクセルの第１回路部の一部と重なる第１開口部と、前記第２サブピクセルの第２回路部の一部と重なる第２開口部とを含む、請求項３に記載の表示装置。
8. 前記第１開口部は、前記第１サブピクセルの前記第１回路部に含まれる前記特定のトランジスタの前記２つのチャネル及び前記接続ノードと重なり、
   前記第２開口部は、前記第２サブピクセルの前記第２回路部に含まれる前記特定のトランジスタの前記２つのチャネル及び前記接続ノードと重なる、請求項７に記載の表示装置。
9. 前記第１開口部は、前記第１サブピクセルの前記第１回路部に含まれる前記特定のトランジスタの前記２つのチャネルと重なり、前記第１サブピクセルの前記第１回路部に含まれる前記特定のトランジスタの前記接続ノードと重ならず、
   前記第２開口部は、前記第２サブピクセルの前記第２回路部に含まれる前記特定のトランジスタの前記２つのチャネルと重なり、前記第２サブピクセルの前記第２回路部に含まれる前記特定のトランジスタの前記接続ノードと重ならない、請求項７に記載の表示装置。
10. 前記表示パネルは、
    前記下部シールドメタルの前記少なくとも１つの開口部と重なる上部シールドメタルをさらに含み、前記上部シールドメタルは、ゲートメタル、ソース－ドレインメタル、アノード電極メタル、及び他の金属メタルのうち１つ以上を含む、請求項１に記載の表示装置。
11. 前記表示パネルは、前記発光素子上の封止層と、前記封止層上のタッチセンサメタルとをさらに含み、
    前記タッチセンサメタルは、前記一般領域における前記複数の発光領域を回避して配置され、
    前記タッチセンサメタルは、前記光学領域に含まれる前記複数の発光領域と、前記複数の透過領域とを回避して配置され、
    前記表示パネルは、前記下部シールドメタルの前記少なくとも１つの開口部と重なる上部シールドメタルをさらに含み、前記上部シールドメタルは、前記タッチセンサメタルを含む、請求項１に記載の表示装置。
12. 前記光学領域における前記タッチセンサメタルは、前記一般領域におけるタッチセンサメタルの線幅よりも広い線幅を有する部分を含む、請求項１１に記載の表示装置。
13. 前記タッチセンサメタルは、交差部と、該交差部を連結するリンク部とを含み、前記リンク部の線幅は、前記交差部の線幅よりも広い、請求項１１に記載の表示装置。
14. 前記第５トランジスタは、
    前記第１初期化電圧ラインと電気的に接続された第１電極；
    前記駆動トランジスタの第１ノードと電気的に接続された第２電極；及び
    第１導体化部、第２導体化部、第１チャネル領域、第２チャネル領域、及び接続導体化部を含むアクティブ層を含み、
    前記第１導体化部は、前記第１電極と電気的に接続され、前記第２導体化部は、前記第２電極と電気的に接続され、
    前記第１チャネル領域は、前記第１導体化部と、前記接続導体化部との間に位置し、前記第２チャネル領域は、前記第２導体化部と、前記接続導体化部との間に位置し、
    前記接続導体化部は、前記第１チャネル領域と、前記第２チャネル領域との間に位置し、
    前記接続導体化部は、前記第１初期化電圧ラインと重なり、
    前記第１チャネル領域と前記第２チャネル領域とは、前記第２スキャンラインと共通に重なる、請求項１に記載の表示装置。
15. 前記表示パネルの下部に位置し、前記光学領域の少なくとも一部と重なる光学電子装置をさらに含み、
    前記光学電子装置は、カメラ及び感知センサのうち１つ以上を含む、請求項１に記載の表示装置。
16. 前記光学領域は、第１光学領域と第２光学領域とを含み、
    前記第１光学領域内の単位面積当たりのサブピクセルの数は、前記一般領域内の単位面積当たりのサブピクセルの数より少なく、
    前記第２光学領域内の単位面積当たりのサブピクセルの数は、前記第１光学領域内の単位面積当たりのサブピクセルの数以上であり、前記一般領域内の単位面積当たりのサブピクセルの数よりも少ない、請求項１に記載の表示装置。
17. 表示領域と非表示領域とを含む基板であって、前記表示領域は光学領域と前記光学領域の外側に位置する一般領域とを含む、基板；
    前記基板上の下部シールドメタル；
    前記下部シールドメタル上のバッファ層；及び
    前記バッファ層上のトランジスタ層を含み、
    前記光学領域は、複数の発光領域と、複数の透過領域とを含み、前記光学領域の少なくとも一部は、前記基板の下方に位置する光学電子装置と重なり、
    前記光学領域内の隣接する透過領域間の非透過領域に、２つ以上のサブピクセルが配置され、前記２つ以上のサブピクセルのそれぞれは、発光素子、２つ以上のトランジスタ、及びストレージキャパシタを含み、
    前記下部シールドメタルは、前記非透過領域に配置され、少なくとも１つの開口部を含み、前記少なくとも１つの開口部は、前記２つ以上のサブピクセルのそれぞれに含まれる前記２つ以上のトランジスタのうち特定のトランジスタの全体又は一部と重なり、
    前記２つ以上のサブピクセルのそれぞれは、前記発光素子を駆動するための回路部を含み、
    前記回路部は、
    ゲートノードである第１ノードと、一方がソースノードで他方がドレインノードである第２ノード及び第３ノードとを含み、前記発光素子を駆動するための駆動トランジスタ；
    前記駆動トランジスタの第１ノードと、第２ノードとの間の接続を制御する第１トランジスタ；
    前記駆動トランジスタの第３ノードと、データラインとの間の接続を制御する第２トランジスタ；
    前記駆動トランジスタの第３ノードと、駆動電圧ラインとの間の接続を制御する第３トランジスタ；
    前記駆動トランジスタの第２ノードと、前記発光素子との間の接続を制御する第４トランジスタ；
    前記駆動トランジスタの第１ノードと、第１初期化電圧ラインとの間の接続を制御する第５トランジスタ；
    前記発光素子と第２初期化電圧ラインとの間の接続を制御する第６トランジスタ；及び
    前記駆動トランジスタの第１ノードと、前記駆動電圧ラインとの間に接続されたストレージキャパシタを含み、
    前記特定のトランジスタは、前記第５トランジスタを含み、
    前記第１トランジスタ、前記第２トランジスタ及び前記第６トランジスタは、第１スキャンラインから供給される第１スキャン信号によって、オン‐オフが共通に制御され、
    前記第３トランジスタ及び前記第４トランジスタは、発光制御信号によって共通に制御され、
    前記第５トランジスタは、第２スキャンラインから供給される第２スキャン信号によって、オン‐オフを制御され、
    前記下部シールドメタルは、前記駆動トランジスタ及び前記第１～第６トランジスタの両方の下部に配置される、表示パネル。
18. 前記特定のトランジスタは、前記第２スキャンラインと重なる２つのチャネルと、前記２つのチャネル間の接続ノードとを含むデュアルトランジスタである、請求項１７に記載の表示パネル。
19. 前記下部シールドメタルの前記少なくとも１つの開口部と重なり、前記下部シールドメタルが配置される層よりも高い層に位置する、上部シールドメタルをさらに含む、請求項１７に記載の表示パネル。
20. 画像を表示する表示領域と、画像を表示しない非表示領域とを含む基板;
    表示領域に含まれ、複数のトランジスタと発光素子とを含むサブピクセル; 及び
    前記表示領域に位置し、前記発光素子、及び前記複数のトランジスタの中の第１のトランジスタと重なる下部シールドメタル、を備え、
    前記下部シールドメタルは、前記複数のトランジスタの中の第２のトランジスタと重なるが前記発光素子及び前記第１のトランジスタと重ならない開口とを含み、
    ２つ以上の前記サブピクセルのそれぞれは、前記発光素子を駆動するための回路部を含み、
    前記回路部は、
    ゲートノードである第１ノードと、一方がソースノードで他方がドレインノードである第２ノード及び第３ノードとを含み、前記発光素子を駆動するための駆動トランジスタ；
    前記駆動トランジスタの第１ノードと、第２ノードとの間の接続を制御する第１トランジスタ；
    前記駆動トランジスタの第３ノードと、データラインとの間の接続を制御する第２トランジスタ；
    前記駆動トランジスタの第３ノードと、駆動電圧ラインとの間の接続を制御する第３トランジスタ；
    前記駆動トランジスタの第２ノードと、前記発光素子との間の接続を制御する第４トランジスタ；
    前記駆動トランジスタの第１ノードと、第１初期化電圧ラインとの間の接続を制御する第５トランジスタ；
    前記発光素子と第２初期化電圧ラインとの間の接続を制御する第６トランジスタ；及び
    前記駆動トランジスタの第１ノードと、前記駆動電圧ラインとの間に接続されたストレージキャパシタを含み、
    前記第１トランジスタ、前記第２トランジスタ及び前記第６トランジスタは、第１スキャンラインから供給される第１スキャン信号によって、オン‐オフが共通に制御され、
    前記第３トランジスタ及び前記第４トランジスタは、発光制御信号によって共通に制御され、
    前記第５トランジスタは、第２スキャンラインから供給される第２スキャン信号によって、オン‐オフを制御され、
    前記下部シールドメタルは、前記駆動トランジスタ及び前記第１～第６トランジスタの両方の下部に配置される、表示パネル。
21. 前記表示領域は、光学電子機器と重なる光学領域と、前記光学領域の外側に位置する一般領域とを含み、
    前記光学領域は、複数の発光領域と複数の透過領域とを含み、
    前記サブピクセルは、前記複数の透過領域のうちの一対の透過領域の間にある前記光学領域の非透過領域に位置する、請求項２０に記載の表示パネル。

Images