KR20230089422A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230089422A
KR20230089422A KR1020210178037A KR20210178037A KR20230089422A KR 20230089422 A KR20230089422 A KR 20230089422A KR 1020210178037 A KR1020210178037 A KR 1020210178037A KR 20210178037 A KR20210178037 A KR 20210178037A KR 20230089422 A KR20230089422 A KR 20230089422A
Authority
KR
South Korea
Prior art keywords
area
subpixel
node
voltage
optical
Prior art date
Application number
KR1020210178037A
Other languages
English (en)
Inventor
류승석
소병성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210178037A priority Critical patent/KR20230089422A/ko
Priority to TW111133378A priority patent/TWI838847B/zh
Priority to CN202211197609.3A priority patent/CN116264796A/zh
Priority to EP22207798.4A priority patent/EP4195192A1/en
Priority to US18/059,936 priority patent/US20230189605A1/en
Publication of KR20230089422A publication Critical patent/KR20230089422A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours

Abstract

본 개시의 실시 예들에 따른 표시 장치는 영상 표시를 위한 표시 영역에 배치된 다수의 서브픽셀들을 포함하고, 다수의 서브픽셀들 각각은 발광 소자 및 발광 소자를 구동하기 위한 구동 트랜지스터를 포함할 수 있다. 표시 영역은 제1 영역, 제1 영역을 둘러싸는 제2 영역, 및 제1 영역과 제2 영역 사이에 위치하는 제3 영역을 포함할 수 있으며, 다수의 서브픽셀들은 제1 영역에 배치되는 제1 서브픽셀, 제2 영역에 배치된 제2 서브픽셀, 및 제3 영역에 배치된 제3 서브픽셀을 포함할 수 있고, 제1 서브픽셀과 대응되는 제1 데이터가 제2 서브픽셀과 대응되는 제2 데이터와 동일한 경우, 제1 서브픽셀의 휘도는 제2 서브픽셀의 휘도보다 높을 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 개시의 실시 예들은 표시 장치에 관한 것이다.
기술 발전에 따라, 표시 장치는 화상 표시 기능 이외에도, 촬영 기능 및 각종 감지 기능 등을 제공할 수 있다. 이를 위해, 표시장치는 카메라 및 감지 센서 등의 광학 전자 장치(수광 장치 또는 센서라고도 함)를 구비해야 한다.
광학 전자 장치는 표시 장치의 전면에서의 빛을 수광 해야 하기 때문에, 수광이 유리한 곳에 설치되어야 한다. 따라서, 종래, 표시장치의 전면에 카메라(카메라 렌즈) 및 감지 센서가 노출되도록 설치될 수 밖에 없었다. 이로 인해, 표시 패널의 베젤이 넓어지거나 표시 패널의 표시 영역에 노치부 또는 물리적인 홀이 형성되어 이곳에 카메라 또는 감지 센서가 설치되고 있다.
따라서, 전면의 빛을 수광하여 정해진 기능을 수행하는 카메라, 감지 센서 등의 광학 전자 장치가 표시 장치에 구비됨에 따라, 표시 장치의 전면부에 베젤이 커지거나 표시 장치의 전면 디자인에 제약이 발생할 수 있다.
디스플레이 기술 분야에서, 표시 패널의 표시 영역의 면적을 줄이지 않고 카메라 및 감지 센서 등의 광학 전자 장치를 구비하기 위한 기술이 연구되고 있다. 이에, 본 명세서의 발명자들은 표시 패널의 표시 영역 아래에 광학 전자 장치가 구비되어 표시 장치의 전면에서 광학 전자 장치가 노출되지 않으면서도, 광학 전자 장치가 정상적으로 빛을 수신할 수 있는 광 투과 구조를 갖는 표시 패널 및 표시 장치를 발명하였다.
또한, 본 명세서의 발명자들은 광학 전자 장치가 중첩되기 때문에 투과 영역들을 포함하는 광학 영역과 투과 영역들이 없는 일반 영역은 단위면적 당 서브픽셀 개수의 차이로 인해, 광학 영역과 일반 영역 간의 휘도 편차가 발생하는 문제점을 인식하였다. 이에, 본 명세서의 발명자들은 광학 영역과 일반 영역 간의 휘도 편차를 줄여주거나 제거하기 위하여, 휘도 편차 보상 방안을 발명하였다.
또한, 본 명세서의 발명자들은 휘도 편차 보상 방안 적용에 따라 광학 영역의 외곽 경계 영역이 부자연스럽게 보이는 현상(경계 인지 현상)을 발견하고, 이러한 경계 인지 현상을 완화해줄 수 있는 방안을 발명하였다.
이에, 본 개시의 실시 예들은, 표시 패널의 표시 영역에 포함되고 광학 전자 장치가 중첩되는 광학 영역에서, 정상적인 디스플레이 구동이 될 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은, 광학 영역과 일반 영역 간의 휘도 편차가 줄여줄 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은, 광학 영역에서의 보상 캐패시터 구조 적용을 통해, 광학 영역과 일반 영역 간의 휘도 편차를 줄여줄 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은, 광학 영역과 일반 영역 간의 감마 곡선 차별화 적용 기법을 통해, 광학 영역과 일반 영역 간의 휘도 편차를 줄여줄 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은, 광학 영역과 일반 영역 간의 경계가 인지되지 않는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 따른 표시 장치는 영상 표시를 위한 표시 영역, 및 표시 영역에 배치된 다수의 서브픽셀들을 포함할 수 있고, 표시 영역은 제1 영역, 제1 영역을 둘러싸는 제2 영역, 및 제1 영역과 제2 영역 사이에 위치하는 제3 영역을 포함할 수 있고, 다수의 서브픽셀들은 제1 영역에 배치되는 제1 서브픽셀, 제2 영역에 배치된 제2 서브픽셀, 및 제3 영역에 배치된 제3 서브픽셀을 포함할 수 있다.
제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀 각각은, 제1 노드, 제2 노드, 제3 노드, 및 제4 노드를 포함할 수 있고, 제4 노드에 연결된 발광 소자, 제2 노드의 전압에 의해 제어되며 발광 소자를 구동하기 위한 구동 트랜지스터, 제1 스캔 라인을 통해 공급되는 제1 스캔 신호에 의해 제어되며 제2 노드와 제3 노드 간의 연결을 제어하기 위한 제1 트랜지스터, 발광 제어 라인을 통해 공급되는 발광 제어 신호에 의해 제어되며 제1 노드와 구동 전압 라인 간의 연결을 제어하기 위한 제2 트랜지스터, 및 발광 제어 신호에 의해 제어되며 제3 노드와 제4 노드 간의 연결을 제어하기 위한 제3 트랜지스터를 포함할 수 있다.
제1 서브픽셀은 제2 노드와 제1 스캔 라인 간의 제1 보상 캐패시터 및 제2 노드와 발광 제어 라인 간의 제2 보상 캐패시터 중 적어도 하나를 포함할 수 있다.
제3 서브픽셀은 제2 노드와 제1 스캔 라인 간의 제3 보상 캐패시터 및 제2 노드와 발광 제어 라인 간의 제4 보상 캐패시터 중 적어도 하나를 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치는, 영상 표시를 위한 표시 영역을 포함하는 기판, 기판 상에 배치되는 다수의 게이트 라인들, 및 표시 영역에 배치된 다수의 서브픽셀들을 포함할 수 있고, 표시 영역은 제1 영역, 제1 영역을 둘러싸는 제2 영역, 및 제1 영역과 제2 영역 사이에 위치하는 제3 영역을 포함할 수 있고, 다수의 게이트 라인들은 제2 영역, 제3 영역, 및 제1 영역을 통과하는 제1 게이트 라인을 포함할 수 있고, 다수의 서브픽셀들은 제1 영역에 배치되는 제1 서브픽셀, 제2 영역에 배치된 제2 서브픽셀, 및 제3 영역에 배치된 제3 서브픽셀을 포함할 수 있다.
제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀 각각은 발광 소자 및 구동 트랜지스터를 포함할 수 있다.
제1 게이트 라인은, 제1 서브픽셀 내 구동 트랜지스터의 게이트 노드에 대응되는 제1 연결 패턴과 중첩되고, 제2 서브픽셀 내 구동 트랜지스터의 게이트 노드에 대응되는 제2 연결 패턴과 중첩되지 않고, 제3 서브픽셀 내 구동 트랜지스터의 게이트 노드에 대응되는 제3 연결 패턴과 중첩될 수 있다.
본 개시의 실시 예들에 따른 표시 장치는, 영상 표시를 위한 표시 영역, 및 표시 영역에 배치된 다수의 서브픽셀들을 포함하고, 표시 영역은 제1 영역, 제1 영역을 둘러싸는 제2 영역, 및 제1 영역과 제2 영역 사이에 위치하는 제3 영역을 포함할 수 있고, 다수의 서브픽셀들은 제1 영역에 배치되는 제1 서브픽셀, 제2 영역에 배치된 제2 서브픽셀, 및 제3 영역에 배치된 제3 서브픽셀을 포함할 수 있다.
제1 서브픽셀, 제2 서브픽셀, 및 제3 서브픽셀 각각은 발광 소자 및 발광 소자를 구동하기 위한 구동 트랜지스터를 포함할 수 있다.
제1 서브픽셀에 대응되는 제1 데이터가 제2 서브픽셀에 대응되는 제2 데이터와 동일한 경우, 제1 서브픽셀의 휘도는 제2 서브픽셀의 휘도보다 높을 수 있다.
본 개시의 실시 예들에 의하면, 표시 패널의 표시 영역에 포함되고 광학 전자 장치가 중첩되는 광학 영역에서, 정상적인 디스플레이 구동이 될 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역과 일반 영역 간의 휘도 편차가 줄여줄 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역에서의 보상 캐패시터 구조 적용을 통해, 광학 영역과 일반 영역 간의 휘도 편차를 줄여줄 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역과 일반 영역 간의 감마 곡선 차별화 적용 기법을 통해, 광학 영역과 일반 영역 간의 휘도 편차를 줄여줄 수 있는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역과 일반 영역 간의 경계가 인지되지 않는 표시 장치를 제공할 수 있다.
도 1a, 도 1b 및 도 1c는 본 개시의 실시 예들에 따른 표시 장치의 평면도들이다.
도 2는 본 개시의 실시 예들에 따른 표시 장치의 시스템 구성도이다.
도 3은 본 개시의 실시 예들에 따른 표시 패널에서 서브픽셀의 등가 회로이다.
도 4는 본 개시의 실시 예들에 따른 표시 패널의 표시 영역에 포함된 3가지 영역에서의 서브픽셀들의 배치도이다.
도 5a는 본 개시의 실시 예들에 따른 표시 패널에서, 제1 광학 영역 및 일반 영역 각각에서의 신호 라인들의 배치도이다.
도 5b는 본 개시의 실시 예들에 따른 표시 패널에서, 제2 광학 영역 및 일반 영역 각각에서의 신호 라인들의 배치도이다.
도 6 및 도 7은 본 개시의 실시 예들에 따른 표시 패널의 표시 영역에 포함된 일반 영역, 제1 광학 영역 및 제2 광학 영역 각각의 단면도들이다.
도 8은 본 개시의 실시 예들에 따른 표시 패널의 외곽에서의 단면도이다.
도 9는 본 개시의 실시 예들에 따른 표시 장치에서, 일반 영역, 제1 광학 영역, 및 제2 광학 영역 간의 휘도 편차를 나타낸다.
도 10은 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역의 제1 서브픽셀의 등가 회로와 일반 영역의 제2 서브픽셀의 등가 회로이다.
도 11은 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역의 제1 서브픽셀의 구동 타이밍 다이어그램이다.
도 12는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역 및 일반 영역에 차등적으로 적용되는 감마 곡선들을 나타낸다.
도 13a는 본 개시의 실시 예들에 따른 표시 장치에서 제1 광학 영역의 외곽 경계 영역에 제2 감마 곡선을 적용한 경우, 점등 실험 결과를 나타낸다.
도 13b는 본 개시의 실시 예들에 따른 표시 장치에서 제1 광학 영역의 외곽 경계 영역에 제1 감마 곡선을 적용한 경우, 점등 실험 결과를 나타낸다.
도 14는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 영역에 배치된 제1 서브픽셀의 등가 회로와 제3 영역에 배치된 제3 서브픽셀의 등가 회로를 나타낸다.
도 15는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 영역에 배치된 제1 서브픽셀의 구동 타이밍 다이어그램과 제3 영역에 배치된 제3 서브픽셀의 구동 타이밍 다이어그램을 나타낸다.
도 16a 내지 도 16c는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 내지 제3 영역에 차등적으로 적용되는 제1 내지 제3 감마 곡선을 나타낸다.
도 17a는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 영역의 평면도이고, 도 17b는 도 17a의 제1 영역에서의 하나의 제1 픽셀 구동 회로의 영역에 대한 평면도이다.
도 18a는 본 개시의 실시 예들에 따른 표시 장치에서, 제2 영역의 평면도이고, 도 18b는 도 18a의 제2 영역에서의 하나의 제2 픽셀 구동 회로의 영역에 대한 평면도이다.
도 19a는 본 개시의 실시 예들에 따른 표시 장치에서, 제3 영역의 평면도이고, 도 19b는 도 19a의 제3 영역에서의 하나의 제3 픽셀 구동 회로의 영역에 대한 평면도이다.
이하, 본 개시의 일부 실시 예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시 예들을 상세히 설명한다.
도 1a, 도 1b 및 도 1c는 본 개시의 실시 예들에 따른 표시 장치(100)의 평면도들이다.
도 1a, 도 1b 및 도 1c를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 영상을 표시하는 표시 패널(110) 및 하나 이상의 광학 전자 장치(11, 12)를 포함할 수 있다.
표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비 표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 다수의 서브픽셀이 배치되고, 다수의 서브픽셀들을 구동하기 위한 각종 신호 라인들이 배치될 수 있다.
비 표시 영역(NDA)은 표시 영역(DA)의 바깥 영역일 수 있다. 비 표시 영역(NDA)에는 각종 신호 라인이 배치될 수 있고 각종 구동 회로가 연결될 수 있다. 비 표시 영역(NDA)은 벤딩 되어 전면에서 보이지 않거나 케이스(미 도시)에 의해 가려질 수 있다. 비 표시 영역(NDA)은 베젤(Bezel) 또는 베젤 영역이라고도 한다.
도 1a, 도 1b 및 도 1c를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)에서, 하나 이상의 광학 전자 장치(11, 12)는 표시 패널(110)의 하부(시청 면의 반대 편)에 위치하는 전자 부품이다.
빛은 표시 패널(110)의 전면(시청 면)으로 들어가서 표시 패널(110)을 투과하여 표시 패널(110)의 아래(시청 면의 반대편)에 위치하는 하나 이상의 광학 전자 장치(11, 12)로 전달될 수 있다.
하나 이상의 광학 전자 장치(11, 12)는 표시 패널(110)을 투과한 빛을 수신하여, 수신된 빛에 따라 정해진 기능을 수행하는 장치일 수 있다. 예를 들어, 하나 이상의 광학 전자 장치(11, 12)는 카메라(이미지 센서) 등의 촬영 장치, 근접 센서 및 조도 센서 등의 감지 센서 등 중 하나 이상을 포함할 수 있다.
도 1a, 도 1b 및 도 1c를 참조하면, 본 개시의 실시 예들에 따른 표시 패널(110)에서, 표시 영역(DA)은 일반 영역(NA)과 하나 이상의 광학 영역(OA1, OA2)을 포함할 수 있다. 하나 이상의 광학 영역(OA1, OA2)은 하나 이상의 광학 전자 장치(11, 12)와 중첩되는 영역일 수 있다.
도 1a의 예시에 따르면, 표시 영역(DA)은 일반 영역(NA) 및 제1 광학 영역(OA1)을 포함할 수 있다. 여기서, 제1 광학 영역(OA1)의 적어도 일부는 제1 광학 전자 장치(11)와 중첩될 수 있다.
도 1b의 예시에 따르면, 표시 영역(DA)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 도 1b의 예시에서, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 사이에는 일반 영역(NA)이 존재한다. 여기서, 제1 광학 영역(OA1)의 적어도 일부는 제1 광학 전자 장치(11)와 중첩될 수 있고, 제2 광학 영역(OA2) 의 적어도 일부는 제2 광학 전자 장치(12)와 중첩될 수 있다.
도 1c의 예시에 따르면, 표시 영역(DA)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 도 1c의 예시에서, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 사이에는 일반 영역(NA)이 존재하지 않는다. 즉, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 서로 접하고 있다. 여기서, 제1 광학 영역(OA1)의 적어도 일부는 제1 광학 전자 장치(11)와 중첩될 수 있고, 제2 광학 영역(OA2)의 적어도 일부는 제2 광학 전자 장치(12)와 중첩될 수 있다.
하나 이상의 광학 영역(OA1, OA2)은 영상 표시 구조 및 광 투과 구조가 모두 형성되어 있어야 한다. 즉, 하나 이상의 광학 영역(OA1, OA2)은 표시 영역(DA)의 일부 영역이므로, 하나 이상의 광학 영역(OA1, OA2)에는 영상 표시를 위한 서브픽셀들이 배치되어야 한다. 그리고, 하나 이상의 광학 영역(OA1, OA2)에는 하나 이상의 광학 전자 장치(11, 12)로 빛을 투과해주기 위한 광 투과 구조가 형성되어야 한다.
하나 이상의 광학 전자 장치(11, 12)는 광 수신이 필요한 장치이지만, 표시 패널(110)의 뒤(아래, 시청 면의 반대편)에 위치하여, 표시 패널(110)을 투과한 빛을 수신하게 된다. 하나 이상의 광학 전자 장치(11, 12)는 표시 패널(110)의 전면(시청 면)에 노출되지 않는다. 따라서, 사용자가 표시 장치(110)의 전면을 볼 때, 광학 전자 장치(11, 12)가 사용자에게 보이지 않는다.
예를 들어, 제1 광학 전자 장치(11)는 카메라일 수 있고, 제2 광학 전자 장치(12)는 근접 센서, 조도 센서 등의 감지 센서일 수 있다. 예를 들어, 감지 센서는 적외선을 감지하는 적외선 센서일 수 있다. 이와 반대로, 제1 광학 전자 장치(11)가 감지 센서이고, 제2 광학 전자 장치(12)가 카메라일 수 있다.
아래에서는, 설명의 편의를 위하여, 제1 광학 전자 장치(11)가 카메라이고, 제2 광학 전자 장치(12)가 감지 센서인 것으로 예를 든다. 여기서, 카메라는 카메라 렌즈 또는 이미지 센서일 수 있다.
제1 광학 전자 장치(11)가 카메라인 경우, 이 카메라는 표시 패널(110)의 뒤(아래)에 위치하지만, 표시 패널(110)의 전면 방향을 촬영하는 전면 카메라(Front camera)일 수 있다. 따라서, 사용자는 표시 패널(110)의 시청 면을 보면서, 시청 면에 보이지 않는 카메라를 통해 촬영을 할 수 있다.
표시 영역(DA)에 포함된 일반 영역(NA) 및 하나 이상의 광학 영역(OA1, OA2)은 영상 표시가 가능한 영역들이지만, 일반 영역(NA)은 광 투과 구조가 형성될 필요가 없는 영역이고, 하나 이상의 광학 영역(OA1, OA2)은 광 투과 구조가 형성되어야 하는 영역이다.
따라서, 하나 이상의 광학 영역(OA1, OA2)은 일정 수준 이상의 투과율을 가져야 하고, 일반 영역(NA)은 광 투과성을 가지지 않거나 일정 수준 미만의 낮은 투과율을 가질 수 있다.
예를 들어, 하나 이상의 광학 영역(OA1, OA2)과 일반 영역(NA)은, 해상도, 서브픽셀 배치 구조, 단위면적당 서브픽셀 개수, 전극 구조, 라인 구조, 전극 배치 구조, 또는 라인 배치 구조 등이 서로 다를 수 있다.
예를 들어, 하나 이상의 광학 영역(OA1, OA2)에서의 단위면적당 서브픽셀 개수는 일반 영역(NA)에서의 단위면적당 서브픽셀 개수보다 작을 수 있다. 즉, 하나 이상의 광학 영역(OA1, OA2)의 해상도는 일반 영역(NA)의 해상도보다 낮을 수 있다. 여기서, 단위면적당 서브픽셀 개수는 해상도 또는 픽셀 밀도 또는 픽셀 집적도와 동일할 의미일 수 있다. 예를 들어, 단위면적당 서브픽셀 개수의 단위는 1 인치(inch) 내 픽셀 개수를 의미하는 PPI (Pixels Per Inch)일 수 있다.
예를 들어, 제1 광학 영역(OA1) 내 단위면적당 서브픽셀 개수는 일반 영역(NA) 내 단위면적당 서브픽셀 개수보다 적을 수 있다. 제2 광학 영역(OA2) 내 단위면적당 서브픽셀 개수는 제1 광학 영역(OA1) 내 단위면적당 서브픽셀 개수 이상일 수 있고 일반 영역(NA) 내 단위면적당 서브픽셀 개수보다 적을 수 있다.
한편, 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 중 적어도 하나의 투과율을 높여주기 위한 하나의 방법으로서, 전술한 바와 같이 픽셀 밀집도 차등 설계 방식이 적용될 수 있다. 픽셀 밀집도 차등 설계 방식에 따르면, 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 중 적어도 하나의 단위면적 당 서브픽셀 개수가 일반 영역(NA)의 단위면적 당 서브픽셀 개수보다 많도록, 표시 패널(110)이 설계될 수 있다.
하지만, 경우에 따라서는, 이와 다르게, 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 중 적어도 하나의 투과율을 높여주기 위한 다른 방법으로서, 픽셀 크기 차등 설계 방식이 적용될 수 있다. 픽셀 크기 차등 설계 방식에 따르면, 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 중 적어도 하나의 단위면적 당 서브픽셀 개수가 일반 영역(NA)의 단위면적 당 서브픽셀 개수와 동일 또는 유사하되, 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 중 적어도 하나에 배치된 각 서브픽셀(SP)의 크기(즉, 발광 영역 크기)가 일반 영역(NA)에 배치된 각 서브픽셀(SP)의 크기(즉, 발광 영역 크기)보다 작아지도록, 표시 패널(110)이 설계될 수 있다.
이하에서는, 설명의 편의를 위하여, 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 중 적어도 하나의 투과율을 높여주기 위한 2가지 방법(픽셀 밀집도 차등 설계 방식, 픽셀 크기 차등 설계 방식) 중 픽셀 밀집도 차등 설계 방식이 적용된 것을 가정하여 설명한다. 이에 따라, 아래에서, 단위면적당 서브픽셀 개수가 적다는 것은 서브픽셀 크기가 작다는 것과 대응되는 표현일 수 있고, 단위면적당 서브픽셀 개수가 많다는 것은 서브픽셀 크기가 크다는 것과 대응되는 표현일 수 있다.
제1 광학 영역(OA1)은 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다. 제2 광학 영역(OA2)은 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다. 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 동일한 모양을 가질 수도 있고 다른 모양을 가질 수 있다.
도 1c를 참조하면, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 접해 있는 경우, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함하는 전체 광학 영역 또한 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다. 아래에서는, 설명의 편의를 위하여, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각은 원형인 것을 예로 든다.
본 개시의 실시 예들에 따른 표시 장치(100)에서, 외부로 노출되지 않고 표시 패널(100)의 하부에 숨겨져 있는 제1 광학 전자 장치(11)가 카메라인 경우, 본 개시의 실시 예들에 따른 표시 장치(100)는 UDC(Under Display Camera) 기술이 적용된 디스플레이라고 할 수 있다.
이에 따르면, 본 개시의 실시 예들에 따른 표시 장치(100)의 경우, 표시 패널(110)에 카메라 노출을 위한 노치(Notch) 또는 카메라 홀이 형성되지 않아도 되기 때문에, 표시 영역(DA)의 면적 감소가 발생하지 않는다. 이에 따라, 표시 패널(110)에 카메라 노출을 위한 노치(Notch) 또는 카메라 홀이 형성되지 않아도 되기 때문에, 베젤 영역의 크기가 줄어들 수 있고, 디자인 제약 사항이 없어져 디자인 설계의 자유도가 높아질 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)에, 하나 이상의 광학 전자 장치(11, 12)가 표시 패널(110)의 뒤에 숨겨져 위치함에도 불구하고, 하나 이상의 광학 전자 장치(11, 12)는 정상적으로 빛을 수신하여 정해진 기능을 정상적으로 수행할 수 있어야 한다.
또한, 본 개시의 실시 예들에 따른 표시 장치(100)에서, 하나 이상의 광학 전자 장치(11, 12)가 표시 패널(110)의 뒤에 숨겨져 위치하고 표시 영역(DA)과 중첩되어 위치함에도 불구하고, 표시 영역(DA)에서 하나 이상의 광학 전자 장치(11, 12)와 중첩되는 하나 이상의 광학 영역(OA1, OA2)에서 정상적인 영상 표시가 가능해야 한다.
도 2는 본 개시의 실시 예들에 따른 표시 장치(100)의 시스템 구성도이다. 도 2를 참조하면, 표시 장치(100)는, 영상 표시를 위한 구성 요소들로서, 표시 패널(110) 및 디스플레이 구동 회로를 포함할 수 있다.
디스플레이 구동 회로는 표시 패널(110)을 구동하기 위한 회로로서, 데이터 구동 회로(220), 게이트 구동 회로(230), 및 디스플레이 컨트롤러(240) 등을 포함할 수 있다.
표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비 표시 영역(NDA)을 포함할 수 있다. 비 표시 영역(NDA)은 표시 영역(DA)의 외곽 영역일 수 있으며, 베젤(Bezel) 영역이라고도 할 수 있다. 비 표시 영역(NDA)의 전체 또는 일부는 표시 장치(100)의 앞면에서 보이는 영역이거나, 벤딩되어 표시 장치(100)의 앞면에서 보이지는 않는 영역일 수도 있다.
표시 패널(110)은 기판(SUB)과 기판(SUB) 상에 배치된 다수의 서브픽셀들(SP)을 포함할 수 있다. 또한, 표시 패널(110)은 다수의 서브픽셀들(SP)을 구동하기 위하여, 여러 가지 종류의 신호 라인들을 더 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 액정 표시 장치 등일 수도 있고, 표시 패널(110)이 자체적으로 발광하는 자체 발광 표시 장치일 수 있다. 본 개시의 실시 예들에 따른 표시 장치(100)가 자체 발광 표시 장치인 경우, 다수의 서브픽셀들(SP) 각각은 발광 소자를 포함할 수 있다. 예를 들어, 본 개시의 실시 예들에 따른 표시 장치(100)는 발광 소자가 유기 발광 다이오드(OLED: Organic Light Emitting Diode)로 구현된 유기 발광 표시 장치일 수 있다. 다른 예를 들어, 본 개시의 실시 예들에 따른 표시 장치(100)는 발광 소자가 무기물 기반의 발광 다이오드로 구현된 무기 발광 표시 장치일 수 있다. 또 다른 예를 들어, 본 개시의 실시 예들에 따른 표시 장치(100)는 발광 소자가 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 구현된 퀀텀닷 디스플레이 장치일 수 있다.
표시 장치(100)의 타입에 따라 다수의 서브픽셀들(SP) 각각의 구조가 달라질 수 있다. 예를 들어, 표시 장치(100)가 서브픽셀(SP)이 빛을 스스로 내는 자체 발광 표시 장치인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 발광 소자, 하나 이상의 트랜지스터 및 하나 이상의 캐패시터를 포함할 수 있다.
예를 들어, 여러 가지 종류의 신호 라인들은 데이터 신호들(데이터 전압들 또는 영상 신호들이라고도 함)을 전달하는 다수의 데이터 라인들(DL) 및 게이트 신호들(스캔 신호들이라고도 함)을 전달하는 다수의 게이트 라인들(GL) 등을 포함할 수 있다.
다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)은 서로 교차할 수 있다. 다수의 데이터 라인들(DL) 각각은 제1 방향으로 연장되면서 배치될 수 있다. 다수의 게이트 라인들(GL) 각각은 제2 방향으로 연장되면서 배치될 수 있다. 여기서, 제1 방향은 열(Column) 방향이고 제2 방향은 행(Row) 방향일 수 있다. 또는 제1 방향은 행 방향이고 제2 방향은 열 방향일 수 있다.
데이터 구동 회로(220)는 다수의 데이터 라인들(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인들(DL)로 데이터 신호들을 출력할 수 있다. 게이트 구동 회로(230)는 다수의 게이트 라인들(GL)을 구동하기 위한 회로로서, 다수의 게이트 라인들(GL)로 게이트 신호들을 출력할 수 있다.
디스플레이 컨트롤러(240)는 데이터 구동 회로(220) 및 게이트 구동 회로(230)를 제어하기 위한 장치로서, 다수의 데이터 라인들(DL)에 대한 구동 타이밍과 다수의 게이트 라인들(GL)에 대한 구동 타이밍을 제어할 수 있다.
디스플레이 컨트롤러(240)는 데이터 구동 회로(220)를 제어하기 위하여 데이터 구동 제어 신호(DCS)를 데이터 구동 회로(220)에 공급하고, 게이트 구동 회로(230)를 제어하기 위하여 게이트 구동 제어 신호(GCS)를 게이트 구동 회로(230)에 공급할 수 있다.
디스플레이 컨트롤러(240)는 호스트 시스템(250)으로부터 입력 영상 데이터를 수신하여, 입력 영상 데이터를 토대로 영상 데이터(Data)를 데이터 구동 회로(220)로 공급할 수 있다.
데이터 구동 회로(220)는 디스플레이 컨트롤러(240)로부터 디지털 형태의 영상 데이터들(Data)을 수신하고, 수신된 영상 데이터들(Data)을 아날로그 형태의 데이터 신호들로 변환하여 다수의 데이터 라인들(DL)로 출력할 수 있다.
게이트 구동 회로(230)는 각종 게이트 구동 제어 신호(GCS)와 함께 턴-온 레벨 전압에 해당하는 제1 게이트 전압 및 턴-오프 레벨 전압에 해당하는 제2 게이트 전압을 공급받아, 게이트 신호들을 생성하고, 생성된 게이트 신호들을 다수의 게이트 라인들(GL)로 공급할 수 있다.
예를 들어, 데이터 구동 회로(220)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 표시 패널(110)의 본딩 패드에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시 패널(110)과 연결될 수 있다.
게이트 구동 회로(230)는 테이프 오토메티드 본딩(TAB) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시 패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(230)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시 패널(110)의 비 표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로(230)는 기판 상에 배치되거나 기판에 연결될 수 있다. 즉, 게이트 구동 회로(230)는 GIP 타입인 경우 기판의 비 표시 영역(NDA)에 배치될 수 있다. 게이트 구동 회로(230)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판에 연결될 수 있다.
한편, 데이터 구동 회로(220) 및 게이트 구동 회로(230) 중 적어도 하나의 구동 회로는 표시 패널(110)의 표시 영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(220) 및 게이트 구동 회로(230) 중 적어도 하나의 구동 회로는 서브픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브픽셀들(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(220)는 표시 패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(220)는 표시 패널(110)의 양 측(예: 상측과 하측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(230)는 표시 패널(110)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(230)는 표시 패널(110)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
디스플레이 컨트롤러(240)는, 데이터 구동 회로(220)와 별도의 부품으로 구현될 수도 있고, 또는 데이터 구동 회로(220)와 함께 통합되어 집적 회로로 구현될 수 있다.
디스플레이 컨트롤러(240)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어 장치일 수 있으며, 또는 타이밍 컨트롤러와 다른 제어 장치일 수도 있으며, 또는 제어 장치 내 회로일 수도 있다. 디스플레이 컨트롤러(240)는, IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
디스플레이 컨트롤러(240)는 인쇄 회로 기판, 연성 인쇄 회로 등에 실장 되고, 인쇄 회로 기판, 연성 인쇄 회로 등을 통해 데이터 구동 회로(220) 및 게이트 구동 회로(230)와 전기적으로 연결될 수 있다.
디스플레이 컨트롤러(240)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(220)와 신호를 송수신할 수 있다. 예를 들어, 인터페이스는 LVDS(Low Voltage Differential Signaling) 인터페이스, EPI (Embedded Clock Point-Point Interface) 인터페이스, SP(Serial Peripheral Interface) 등을 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 영상 표시 기능뿐만 아니라 터치 센싱 기능을 더 제공하기 위하여, 터치 센서와, 터치 센서를 센싱하여 손가락 또는 펜 등의 터치 오브젝트에 의해 터치가 발생했는지를 검출하거나 터치 위치를 검출하는 터치 센싱 회로를 포함할 수 있다.
터치 센싱 회로는 터치 센서를 구동하고 센싱하여 터치 센싱 데이터를 생성하여 출력하는 터치 구동 회로(260)와, 터치 센싱 데이터를 이용하여 터치 발생을 감지하거나 터치 위치를 검출할 수 있는 터치 컨트롤러(270) 등을 포함할 수 있다.
터치 센서는 다수의 터치 전극들을 포함할 수 있다. 터치 센서는 다수의 터치 전극들과 터치 구동 회로(260)를 전기적으로 연결해주기 위한 다수의 터치 라인을 더 포함할 수 있다.
터치 센서는 표시 패널(110)의 외부에 터치 패널 형태로 존재할 수도 있고 표시 패널(110)의 내부에 존재할 수도 있다. 터치 센서가 터치 패널 형태로 표시 패널(110)의 외부에 존재하는 경우, 터치 센서는 외장형이라고 한다. 터치 센서가 외장형인 경우, 터치 패널과 표시 패널(110)은, 별도로 제작되어, 조립 과정에서 결합될 수 있다. 외장형의 터치 패널은 터치 패널용 기판 및 터치 패널용 기판 상의 다수의 터치 전극들 등을 포함할 수 있다.
터치 센서는 표시 패널(110)의 내부에 존재하는 경우, 표시 패널(110)의 제작 공정 중에 디스플레이 구동과 관련된 신호 라인들 및 전극들 등과 함께 기판(SUB) 상에 터치 센서가 형성될 수 있다.
터치 구동 회로(260)는 다수의 터치 전극들 중 적어도 하나로 터치 구동 신호를 공급하고, 다수의 터치 전극들 중 적어도 하나를 센싱하여 터치 센싱 데이터를 생성할 수 있다.
터치 센싱 회로는 셀프-캐패시턴스(Self-Capacitance) 센싱 방식 또는 뮤추얼-캐패시턴스(Mutual-Capacitance) 센싱 방식으로 터치 센싱을 수행할 수 있다.
터치 센싱 회로가 셀프-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 각 터치 전극과 터치 오브젝트(예: 손가락, 펜 등) 사이의 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다. 셀프-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들 각각은 구동 터치 전극의 역할도 하고 센싱 터치 전극의 역할도 할 수 있다. 터치 구동 회로(260)는 다수의 터치 전극들의 전체 또는 일부를 구동하고 다수의 터치 전극들의 전체 또는 일부를 센싱할 수 있다.
터치 센싱 회로가 뮤추얼-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 터치 전극들 사이의 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다. 뮤추얼-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들은 구동 터치 전극들과 센싱 터치 전극들로 나뉜다. 터치 구동 회로(260)는 구동 터치 전극들을 구동하고 센싱 터치 전극들을 센싱할 수 있다.
터치 센싱 회로에 포함된 터치 구동 회로(260) 및 터치 컨트롤러(270)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다. 또한, 터치 구동 회로(260)와 데이터 구동 회로(220)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다.
표시 장치(100)는 디스플레이 구동 회로 및/또는 터치 센싱 회로로 각종 전원을 공급하는 전원 공급 회로 등을 더 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 스마트 폰, 태블릿 등의 모바일 단말기이거나 다양한 크기의 모니터나 텔레비전(TV) 등일 수 있으며, 이에 제한되지 않고, 정보나 영상을 표출할 수 있는 다양한 타입, 다양한 크기의 디스플레이일 수 있다.
전술한 바와 같이, 표시 패널(110)에서 표시 영역(DA)은 일반 영역(NA) 및 하나 이상의 광학 영역(OA1, OA2)을 포함할 수 있다. 일반 영역(NA) 및 하나 이상의 광학 영역(OA1, OA2)은 영상 표시가 가능한 영역들이다. 하지만, 일반 영역(NA)은 광 투과 구조가 형성될 필요가 없는 영역이고, 하나 이상의 광학 영역(OA1, OA2)은 광 투과 구조가 형성되어야 하는 영역이다.
전술한 바와 같이, 표시 패널(110)에서 표시 영역(DA)은 일반 영역(NA)과 함께, 하나 이상의 광학 영역(OA1, OA2)을 포함할 수 있지만, 설명의 편의를 위하여, 표시 영역(DA)이 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 모두 포함하는 경우(도 1b, 도 1c)를 가정한다.
도 3은 본 개시의 실시 예들에 따른 표시 패널(110)에서 서브픽셀(SP)의 등가 회로이다.
표시 패널(110)의 표시 영역(DA)에 포함된 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)에 배치된 서브픽셀들(SP) 각각은, 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(Nx)로 데이터 전압(VDATA)을 전달해주기 위한 스캔 트랜지스터(SCT)와, 한 프레임 동안 일정 전압을 유지해주기 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
구동 트랜지스터(DRT)는 데이터 전압이 인가될 수 있는 제1 노드(Nx), 발광 소자(ED)와 전기적으로 연결되는 제2 노드(Ny) 및 구동 전압 라인(DVL)으로부터 구동 전압(ELVDD)이 인가되는 제3 노드(Nz)를 포함할 수 있다. 구동 트랜지스터(DRT)에서, 제1 노드(Nx)는 게이트 노드이고, 제2 노드(Ny)는 소스 노드 또는 드레인 노드일 수 있고, 제3 노드(Nz)는 드레인 노드 또는 소스 노드일 수 있다.
발광 소자(ED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 애노드 전극(AE)은 각 서브픽셀(SP)에 배치되는 픽셀 전극일 수 있으며, 각 서브픽셀(SP)의 구동 트랜지스터(DRT)의 제2 노드(Ny)와 전기적으로 연결될 수 있다. 캐소드 전극(CE)은 다수의 서브픽셀(SP)에 공통으로 배치되는 공통 전극일 수 있으며, 기저 전압(ELVSS)이 인가될 수 있다.
예를 들어, 애노드 전극(AE)은 픽셀 전극일 수 있고, 캐소드 전극(CE)은 공통 전극일 수 있다. 이와 반대로, 애노드 전극(AE)은 공통 전극일 수 있고, 캐소드 전극(CE)은 픽셀 전극일 수 있다. 아래에서는, 설명의 편의를 위하여, 애노드 전극(AE)은 픽셀 전극이고, 캐소드 전극(CE)은 공통 전극인 것으로 가정한다.
예를 들어, 발광 소자(ED)는 유기 발광 다이오드(OLED: Organic Light Emitting Diode), 무기 발광 다이오드, 또는 퀀텀닷 발광 소자 등일 수 있다. 발광 소자(ED)가 유기 발광 다이오드인 경우, 발광 소자(ED)에서 발광층(EL)은 유기물이 포함된 유기 발광층을 포함할 수 있다.
스캔 트랜지스터(SCT)는, 게이트 라인(GL)을 통해 인가되는 게이트 신호인 스캔 신호(SCAN)에 의해 온-오프가 제어되며, 구동 트랜지스터(DRT)의 제1 노드(Nx)와 데이터 라인(DL) 사이에 전기적으로 연결될 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(Nx)와 제2 노드(Ny) 사이에 전기적으로 연결될 수 있다.
각 서브픽셀(SP)은 도 3에 도시된 바와 같이 2개의 트랜지스터(DRT, SCT)와 1개의 캐패시터(Cst)를 포함하는 2T(Transistor)1C(Capacitor) 구조를 가질 수 있으며, 경우에 따라서, 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수도 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(Nx)와 제2 노드(Ny) 사이에 존재할 수 있는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다. 구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.
각 서브픽셀(SP) 내 회로 소자들(특히, 발광 소자(ED))은 외부의 수분이나 산소 등에 취약하기 때문에, 외부의 수분이나 산소가 회로 소자들(특히, 발광 소자(ED))로 침투되는 것을 방지하기 위한 봉지층(ENCAP)이 표시 패널(110)에 배치될 수 있다. 봉지층(ENCAP)은 발광 소자들(ED)을 덮는 형태로 배치될 수 있다.
도 4는 본 개시의 실시 예들에 따른 표시 패널(110)의 표시 영역(DA)에 포함된 3가지 영역(NA, OA1, OA2)에서의 서브픽셀들(SP)의 배치도이다.
도 4를 참조하면, 표시 영역(DA)에 포함된 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각에는 다수의 서브픽셀들(SP)이 배치될 수 있다.
예를 들어, 다수의 서브픽셀들(SP)은 적색 빛을 발광하는 적색 서브픽셀(Red SP), 녹색 빛을 발광하는 녹색 서브픽셀(Green SP) 및 청색 빛을 발광하는 청색 서브픽셀(Blue SP)을 포함할 수 있다.
이에 따라, 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각은, 적색 서브픽셀들(Red SP)의 발광 영역들(EA), 녹색 서브픽셀들(Green SP)의 발광 영역들(EA) 및 청색 서브픽셀들(Blue SP)의 발광 영역들(EA)을 포함할 수 있다.
도 4를 참조하면, 일반 영역(NA)은 광 투과 구조를 포함하지 않고, 발광 영역들(EA)을 포함할 수 있다. 하지만, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 발광 영역들(EA)을 포함할 뿐만 아니라, 광 투과 구조도 포함하고 있어야 한다. 따라서, 제1 광학 영역(OA1)은 발광 영역들(EA)과 제1 투과 영역들(TA1)을 포함할 수 있고, 제2 광학 영역(OA2)은 발광 영역들(EA)과 제2 투과 영역들(TA2)을 포함할 수 있다.
발광 영역들(EA)과 투과 영역들(TA1, TA2)은 광 투과 가능 여부에 따라 구별될 수 있다. 즉, 발광 영역들(EA)은 광 투과가 불가능한 영역일 수 있고, 투과 영역들(TA1, TA2)은 광 투과가 가능한 영역일 수 있다.
또한, 발광 영역들(EA)과 투과 영역들(TA1, TA2)은 특정 메탈 층(CE)의 형성 유무에 따라 구별될 수 있다. 예를 들어, 발광 영역들(EA)에는 캐소드 전극(CE)이 형성되어 있고, 투과 영역들(TA1, TA2)에는 캐소드 전극(CE)이 형성되지 않을 수 있다. 발광 영역들(EA)에는 라이트 쉴드층(Light Shield Layer)이 형성되어 있고, 투과 영역들(TA1, TA2)에는 라이트 쉴드층이 형성되지 않을 수 있다.
제1 광학 영역(OA1)은 제1 투과 영역들(TA1)을 포함하고, 제2 광학 영역(OA2)은 제2 투과 영역들(TA2)을 포함하기 때문에, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 모두는 빛이 투과할 수 있는 영역들이다.
제1 광학 영역(OA1)의 투과율(투과 정도)과 제2 광학 영역(OA2)의 투과율(투과 정도)는 동일할 수 있다. 이 경우, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양 또는 크기가 동일할 수 있다. 또는, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양이나 크기가 다르더라도, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 비율과 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 비율이 동일할 수 있다.
이와 다르게, 제1 광학 영역(OA1)의 투과율(투과 정도)과 제2 광학 영역(OA2)의 투과율(투과 정도)는 서로 다를 수 있다. 이 경우, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양 또는 크기가 다를 수 있다. 또는, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양이나 크기가 동일하더라도, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 비율과 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 비율이 서로 다를 수 있다.
예를 들어, 제1 광학 영역(OA1)이 중첩되는 제1 광학 전자 장치(11)가 카메라이고, 제2 광학 영역(OA2)이 중첩되는 제2 광학 전자 장치(12)가 감지 센서인 경우, 카메라는 감지 센서보다 더 큰 광량을 필요로 할 수 있다.
따라서, 제1 광학 영역(OA1)의 투과율(투과 정도)은 제2 광학 영역(OA2)의 투과율(투과 정도)보다 높을 수 있다. 이 경우, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)은 제2 광학 영역(OA2)의 제2 투과 영역(TA2)보다 더 큰 크기를 가질 수 있다. 또는, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 크기가 동일하더라도, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 비율이 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 비율보다 클 수 있다.
아래에서는, 설명의 편의를 위하여, 제1 광학 영역(OA1)의 투과율(투과 정도)이 제2 광학 영역(OA2)의 투과율(투과 정도)보다 높은 경우를 예로 들어 설명한다.
또한, 도 4에 도시된 바와 같이, 본 개시의 실시 예들에서는, 투과 영역(TA1, TA2)은 투명 영역이라고도 할 수 있으며, 투과율은 투명도라고도 할 수 있다. 또한, 도 4에 도시된 바와 같이, 본 개시의 실시 예들에서는, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 표시 패널(110)의 표시 영역(DA)의 상단에 위치하고, 좌우로 나란히 배치되는 경우를 가정한다.
도 4를 참조하면, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 배치되는 가로 표시 영역을 제1 가로 표시 영역(HA1)이라고 하고, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 배치되지 않는 가로 표시 영역을 제2 가로 표시 영역(HA2)이라고 한다.
도 4를 참조하면, 제1 가로 표시 영역(HA1)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 제2 가로 표시 영역(HA2)은 일반 영역(NA)만을 포함할 수 있다.
도 5a는 본 개시의 실시 예들에 따른 표시 패널(110)에서, 제1 광학 영역(OA1) 및 일반 영역(NA) 각각에서의 신호 라인들의 배치도이고, 도 5b는 본 개시의 실시 예들에 따른 표시 패널(110)에서, 제2 광학 영역(OA2) 및 일반 영역(NA) 각각에서의 신호 라인들의 배치도이다.
도 5a 및 도 5b에 도시된 제1 가로 표시 영역(HA1)은 표시 패널(110)에서의 제1 가로 표시 영역(HA1)의 일부이고, 제2 가로 표시 영역(HA2)은 표시 패널(110)에서의 제2 가로 표시 영역(HA2)의 일부이다.
도 5a에 도시된 제1 광학 영역(OA1)은 표시 패널(110)에서의 제1 광학 영역(OA1)의 일부이고, 도 5b에 도시된 제2 광학 영역(OA2)은 표시 패널(110)에서의 제2 광학 영역(OA2)의 일부이다.
도 5a 및 도 5b를 참조하면, 제1 가로 표시 영역(HA1)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 제2 가로 표시 영역(HA2)은 일반 영역(NA)을 포함할 수 있다.
표시 패널(11)에는, 다양한 종류의 가로 라인들(HL1, HL2)이 배치되고, 다양한 종류의 세로 라인들(VLn, VL1, VL2)이 배치될 수 있다.
본 개시의 실시 예들에서, 가로 방향과 세로 방향은 교차하는 2개의 방향을 의미하는 것으로서, 가로 방향과 세로 방향은 보는 방향에 따라서 다를 수 있다. 예를 들어, 본 개시에서의 실시 예들에서, 가로 방향은 하나의 게이트 라인(GL)이 연장되면서도 배치되는 방향을 의미하고, 세로 방향은 하나의 데이터 라인(DL)이 연장되면서 배치되는 방향을 의미할 수 있다. 이와 같이, 가로와 세로를 예로 든다.
도 5a 및 도 5b를 참조하면, 표시 패널(110)에 배치되는 가로 라인들은 제1 가로 표시 영역(HA1)에 배치되는 제1 가로 라인들(HL1) 및 제2 가로 표시 영역(HA2)에 배치되는 제2 가로 라인들(HL2)을 포함할 수 있다.
표시 패널(110)에 배치되는 가로 라인들은 게이트 라인들(GL)일 수 있다. 즉, 제1 가로 라인들(HL1)과 제2 가로 라인들(HL2)은 게이트 라인들(GL)일 수 있다. 게이트 라인들(GL)은 서브픽셀(SP)의 구조에 따라 다양한 종류의 게이트 라인들을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 표시 패널(110)에 배치되는 세로 라인들은, 일반 영역(NA)에만 배치되는 일반 세로 라인들(VLn), 제1 광학 영역(OA1)과 일반 영역(NA)을 모두 지나가는 제1 세로 라인들(VL1), 및 제2 광학 영역(OA2)과 일반 영역(NA)을 모두 지나가는 제2 세로 라인들(VL2)을 포함할 수 있다.
표시 패널(110)에 배치되는 세로 라인들은 데이터 라인들(DL), 구동 전압 라인들(DVL) 등을 포함할 수 있으며, 이뿐만 아니라, 기준 전압 라인들, 초기화 전압 라인들 등을 더 포함할 수 있다. 즉, 일반 세로 라인들(VLn), 제1 세로 라인들(VL1) 및 제2 세로 라인들(VL2)은 데이터 라인들(DL), 구동 전압 라인들(DVL) 등을 포함할 수 있으며, 이뿐만 아니라, 기준 전압 라인들, 초기화 전압 라인들 등을 더 포함할 수 있다.
본 개시의 실시 예들에서, 제2 가로 라인(HL2)에서 "가로"라는 용어는 신호가 좌측(또는 우측)에서 우측(또는 좌측)으로 전달된다는 의미일 뿐, 제2 가로 라인(HL2)이 정확한 가로 방향으로만 직선 형태로 연장된다는 의미는 아닐 수 있다. 즉, 도 5a 및 도 5b에서, 제2 가로 라인(HL2)은 일직선 형태로 도시되어 있지만, 이와 다르게, 제2 가로 라인(HL2)은 꺾이거나 구부려진 부분들을 포함할 수 있다. 마찬가지로, 제1 가로 라인(HL1) 또한 꺾이거나 구부려진 부분들을 포함할 수 있다.
본 개시의 실시 예들에서, 일반 세로 라인(VLn)에서 "세로"라는 용어는 신호가 상측(또는 하측)에서 하측(또는 상측)으로 전달된다는 의미일 뿐, 일반 세로 라인(VLn)이 정확한 세로 방향으로만 직선 형태로 연장된다는 의미는 아니다. 즉, 도 5a 및 도 5b에서, 일반 세로 라인(VLn)은 일직선 형태로 도시되어 있지만, 이와 다르게, 일반 세로 라인(VLn)은 꺾이거나 구부려진 부분들을 포함할 수 있다. 마찬가지로, 제1 세로 라인(VL1) 및 제2 세로 라인(VL2) 또한 꺾이거나 구부려진 부분들을 포함할 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1)에 포함되는 제1 광학 영역(OA1)은 발광 영역들(EA)과 제1 투과 영역들(TA1)을 포함할 수 있다. 제1 광학 영역(OA1) 내에서, 제1 투과 영역들(TA1)의 바깥 영역이 발광 영역들(EA)을 포함할 수 있다.
도 5a를 참조하면, 제1 광학 영역(OA1)의 투과율 개선을 위하여, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인들(HL1)은 제1 광학 영역(OA1) 내 제1 투과 영역들(TA1)을 회피하여 지나갈 수 있다.
따라서, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인들(HL1) 각각은 각 제1 투과 영역(TA1)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간 등을 포함할 수 있다.
이에 따라, 제1 가로 영역(HA1)에 배치되는 제1 가로 라인(HL1)과 제2 가로 영역(HA2)에 배치되는 제2 가로 라인(HL2)은 모양 또는 길이 등이 서로 다를 수 있다. 즉, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인(HL1)과 제1 광학 영역(OA1)을 지나가지 않는 제2 가로 라인(HL2)은 모양 또는 길이 등이 서로 다를 수 있다.
또한, 제1 광학 영역(OA1)의 투과율 개선을 위하여, 제1 광학 영역(OA1)을 지나가는 제1 세로 라인들(VL1)은 제1 광학 영역(OA1) 내 제1 투과 영역들(TA1)을 회피하여 지나갈 수 있다.
따라서, 제1 광학 영역(OA1)을 지나가는 제1 세로 라인들(VL1) 각각은 각 제1 투과 영역(TA1)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간 등을 포함할 수 있다.
이에 따라, 제1 광학 영역(OA1)을 지나가는 제1 세로 라인(VL1)과 제1 광학 영역(OA1)을 지나가지 않고 일반 영역(NA)에 배치되는 일반 세로 라인(VLn)은 모양 또는 길이 등이 서로 다를 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1) 내 제1 광학 영역(OA1)에 포함된 제1 투과 영역들(TA1)은 사선 방향으로 배열될 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1) 내 제1 광학 영역(OA1)에서, 좌우로 인접한 2개의 제1 투과 영역들(TA1) 사이에는 발광 영역들(EA)이 배치될 수 있다. 제1 가로 영역(HA1) 내 제1 광학 영역(OA1)에서, 상하로 인접한 2개의 제1 투과 영역들(TA1) 사이에는 발광 영역들(EA)이 배치될 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1)에 배치되는 제1 가로 라인들(HL1), 즉, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인들(HL1)은 모두 제1 투과 영역(TA1)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간을 적어도 하나는 포함할 수 있다.
도 5b를 참조하면, 제1 가로 영역(HA1)에 포함되는 제2 광학 영역(OA2)은 발광 영역들(EA)과 제2 투과 영역들(TA2)을 포함할 수 있다. 제2 광학 영역(OA2) 내에서, 제2 투과 영역들(TA2)의 바깥 영역이 발광 영역들(EA)을 포함할 수 있다.
제2 광학 영역(OA2) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태는, 도 5a에서의 제1 광학 영역(OA1) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와 동일할 수도 있다.
이와 다르게, 도 5b에 도시된 바와 같이, 제2 광학 영역(OA2) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태는, 도 5a에서의 제1 광학 영역(OA1) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와 다를 수 있다.
예를 들어, 도 5b를 참조하면, 제2 광학 영역(OA2) 내에서, 제2 투과 영역들(TA2)은 가로 방향(좌우 방향)으로 배열될 수 있다. 가로 방향(좌우 방향)으로 인접한 2개의 제2 투과 영역들(TA2) 사이에는 발광 영역(EA)이 배치 되지 않을 수 있다. 또한, 제2 광학 영역(OA2) 내 발광 영역들(EA)은 세로 방향(상하 방향)으로 인접한 제2 투과 영역들(TA2) 사이에 배치될 수 있다. 즉, 2개의 제2 투과 영역 행 사이에 발광 영역들(EA)이 배치될 수 있다.
제1 가로 라인들(HL1)은 제1 가로 영역(HA1) 내 제2 광학 영역(OA2)과 그 주변의 일반 영역(NA)을 지나갈 때, 도 5a에서와 동일한 형태로 지나갈 수 있다.
이와 다르게, 도 5b에 도시된 바와 같이, 제1 가로 라인들(HL1)은 제1 가로 영역(HA1) 내 제2 광학 영역(OA2)과 그 주변의 일반 영역(NA)을 지나갈 때, 도 5a에서와 다른 형태로 지나갈 수 있다.
이는, 도 5b의 제2 광학 영역(OA2) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와, 도 5a에서의 제1 광학 영역(OA1) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와 다르기 때문이다.
도 5b를 참조하면, 제1 가로 라인들(HL1)은 제1 가로 영역(HA1) 내 제2 광학 영역(OA2)과 그 주변의 일반 영역(NA)을 지나갈 때, 곡선 구간이나 벤딩 구간 없이, 상하로 인접한 제2 투과 영역들(TA2) 사이를 직선 형태로 지나갈 수 있다.
다시 말해, 하나의 제1 가로 라인(HL1)은 제1 광학 영역(OA1) 내에서 곡선 구간 또는 벤딩 구간을 갖지만, 제2 광학 영역(OA2) 내에서는 곡선 구간 또는 벤딩 구간을 갖지 않을 수 있다.
제2 광학 영역(OA2)의 투과율 개선을 위하여, 제2 광학 영역(OA2)을 지나가는 제2 세로 라인들(VL2)은 제2 광학 영역(OA2) 내 제2 투과 영역들(TA2)을 회피하여 지나갈 수 있다.
따라서, 제2 광학 영역(OA2)을 지나가는 제2 세로 라인들(VL2) 각각은 각 제2 투과 영역(TA2)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간 등을 포함할 수 있다.
이에 따라, 제2 광학 영역(OA2)을 지나가는 제2 세로 라인(VL2)과 제2 광학 영역(OA2)을 지나가지 않고 일반 영역(NA)에 배치되는 일반 세로 라인(VLn)은 모양 또는 길이 등이 서로 다를 수 있다.
도 5a에 도시된 바와 같이, 제1 광학 영역(OA1)을 통과하는 제1 가로 라인(HL1)은 제1 투과 영역들(TA1)의 외곽 테두리 바깥을 우회하는 곡선 구간들 또는 벤딩 구간들을 가질 수 있다.
따라서, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)의 길이는, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)의 길이보다 조금은 더 길 수 있다.
이에 따라, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)의 저항(이하, 제1 저항이라고도 함)은, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)의 저항(이하, 제2 저항이라고도 함)보다 약간 클 수 있다.
도 5a 및 도 5b를 참조하면, 광 투과 구조에 따라, 제1 광학 전자 장치(11)와 적어도 일부가 중첩되는 제1 광학 영역(OA1)은 다수의 제1 투과 영역들(TA1)을 포함하고, 제2 광학 전자 장치(12)와 적어도 일부가 중첩되는 제2 광학 영역(OA2)은 다수의 제2 투과 영역들(TA2)을 포함하기 때문에, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 일반 영역(NA)에 비해 단위면적당 서브픽셀 개수가 적을 수 있다.
제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)이 연결되는 서브픽셀들(SP)의 개수와, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)이 연결되는 서브픽셀들(SP)의 개수는 서로 다를 수 있다.
제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)이 연결되는 서브픽셀들(SP)의 개수(제1 개수)는, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)이 연결되는 서브픽셀들(SP)의 개수(제2 개수)보다 적을 수 있다.
제1 개수와 제2 개수 간의 차이는 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각의 해상도와 일반 영역(NA)의 해상도의 차이에 따라 달라질 수 있다. 예를 들어, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각의 해상도와 일반 영역(NA)의 해상도의 차이가 커질수록, 제1 개수와 제2 개수 간의 차이는 커질 수 있다.
전술한 바와 같이, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)이 연결되는 서브픽셀들(SP)의 개수(제1 개수)가 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)이 연결되는 서브픽셀들(SP)의 개수(제2 개수)보다 적기 때문에, 제1 가로 라인(HL1)이 주변의 다른 전극들이나 라인들과 중첩되는 면적이 제2 가로 라인(HL2)이 주변의 다른 전극들이나 라인들과 중첩되는 면적보다 작을 수 있다.
따라서, 제1 가로 라인(HL1)이 주변의 다른 전극들이나 라인들과 형성하는 기생 캐패시턴스(이하 제1 캐패시턴스라고 함)는 제2 가로 라인(HL2)이 주변의 다른 전극들이나 라인들과 형성하는 기생 캐패시턴스(이하 제2 캐패시턴스)보다 크게 작을 수 있다.
제1 저항 및 제2 저항 간의 대소 관계(제1 저항≥제2 저항) 및 제1 캐패시턴스 및 제2 캐패시턴스 간의 대소 관계(제1 캐패시턴스≪제2 캐패시턴스)를 고려할 때, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)의 RC(Resistance-Capacitance) 값(이하, 제1 RC 값이라고도 함)은, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)의 RC(Resistance-Capacitance) 값(이하, 제2 RC 값이라고도 함)보다 휠씬 작을 수 있다(제1 RC 값≪제2 RC 값).
제1 가로 라인(HL1)의 제1 RC 값과 제2 가로 라인(HL2)의 제2 RC 값 간의 차이(아래에서, RC 로드(RC Load) 편차라고 함)로 인해, 제1 가로 라인(HL1)을 통한 신호 전달 특성과 제2 가로 라인(HL2)을 통한 신호 전달 특성이 달라질 수 있다.
도 6 및 도 7은 본 개시의 실시 예들에 따른 표시 패널(110)의 표시 영역(DA)에 포함된 일반 영역(OA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각의 단면도들이다.
도 6은 터치 센서가 터치 패널 형태로 표시 패널(110)의 외부에 존재하는 경우에 대한 표시 패널(110)의 단면도들이고, 도 7은 터치 센서(TS)가 표시 패널(110)의 내부에 존재하는 경우에 대한 표시 패널(110)의 단면도들이다.
도 6 및 도 7 각각은, 표시 영역(DA)에 포함된 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)에 대한 단면도들이다.
먼저, 도 6 및 도 7을 참조하여, 일반 영역(NA)의 적층 구조를 설명한다. 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 각각에 포함된 발광 영역(EA)은 일반 영역(NA) 또는 일반 영역(NA) 내 발광 영역(EA)과 동일한 적층 구조를 가질 수 있다.
도 6 및 도 7을 참조하면, 기판(SUB)은 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)을 포함할 수 있다. 층간 절연막(IPD)은 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 위치할 수 있다. 기판(SUB)을 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)으로 구성함으로써, 수분 침투를 방지할 수 있다. 예를 들어, 제1 기판(SUB1) 및 제2 기판(SUB2)은 폴리이미드(polyimide, PI) 기판일 수 있다. 제1 기판(SUB1)을 1차 PI 기판이라고 하고, 제2 기판(SUB2)을 2차 PI 기판이라고 할 수 있다.
도 6 및 도 7을 참조하면, 기판(SUB) 상에는, 구동 트랜지스터(DRT) 등의 트랜지스터를 형성하기 위한 각종 패턴들(ACT, SD1, GATE), 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0) 및 각종 금속 패턴(TM, GM, ML1, ML2)이 배치될 수 있다.
도 6 및 도 7을 참조하면, 제2 기판(SUB2) 상에 멀티 버퍼층(MBUF)이 배치될 수 있고, 멀티 버퍼층(MBUF) 상에 제1 액티브 버퍼층(ABUF1)이 배치될 수 있다.
제1 액티브 버퍼층(ABUF1) 상에 제1 금속층(ML1) 및 제2 금속층(ML2)이 배치될 수 있다. 여기서, 제1 금속층(ML1) 및 제2 금속층(ML2)은 빛을 쉴딩하는 라이트 쉴드 층(Light Shield Layer, LS)일 수 있다.
제1 금속층(ML1) 및 제2 금속층(ML2) 상에 제2 액티브 버퍼층(ABUF2)이 배치될 수 있다. 제2 액티브 버퍼층(ABUF2) 상에 구동 트랜지스터(DRT)의 액티브 층(ACT)이 배치될 수 있다.
게이트 절연막(GI)이 액티브 층(ACT)을 덮으면서 배치될 수 있다.
게이트 절연막(GI) 상에 구동 트랜지스터(DRT)의 게이트 전극(GATE)이 배치될 수 있다. 이때, 구동 트랜지스터(DRT)의 형성 위치와 다른 위치에서, 구동 트랜지스터(DRT)의 게이트 전극(GATE)과 함께, 게이트 물질 층(GM)이 게이트 절연막(GI) 상에 배치될 수 있다.
제1 층간 절연막(ILD1)이 게이트 전극(GATE) 및 게이트 물질 층(GM)을 덮으면서 배치될 수 있다. 제1 층간 절연막(ILD1) 상에 금속패턴(TM)이 배치될 수 있다. 금속패턴(TM)은 구동 트랜지스터(DRT)의 형성 위치와 다른 곳에 위치할 수 있다. 제2 층간 절연막(ILD2)이 제1 층간 절연막(ILD1) 상의 금속패턴(TM)을 덮으면서 배치될 수 있다.
제2 층간 절연막(ILD2) 상에 2개의 제1 소스-드레인 전극 패턴(SD1)이 배치될 수 있다. 2개의 제1 소스-드레인 전극 패턴(SD1 중 하나는 구동 트랜지스터(DRT)의 소스 노드이고, 나머지 하나는 구동 트랜지스터(DRT)의 드레인 노드이다.
2개의 제1 소스-드레인 전극 패턴(SD1)은, 제2 층간 절연막(ILD2), 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 컨택홀을 통해, 액티브 층(ACT)의 일측과 타측에 전기적으로 연결될 수 있다.
액티브 층(ACT)에서 게이트 전극(GATE)과 중첩되는 부분은 채널 영역이다. 2개의 제1 소스-드레인 전극 패턴(SD1) 중 하나는 액티브 층(ACT)에서 채널 영역의 일 측과 연결될 수 있고, 2개의 제1 소스-드레인 전극 패턴(SD1) 중 나머지 하나는 액티브 층(ACT)에서 채널 영역의 타 측과 연결될 수 있다.
패시베이션층(PAS0)이 2개의 제1 소스-드레인 전극 패턴(SD1)을 덮으면서 배치된다. 패시베이션층(PAS0) 상에 평탄화층(PLN)이 배치될 수 있다. 평탄화층(PLN)은 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)을 포함할 수 있다.
패시베이션층(PAS0) 상에 제1 평탄화층(PLN1)이 배치될 수 있다.
제1 평탄화층(PLN1) 상에 제2 소스-드레인 전극 패턴(SD2)이 배치될 수 있다. 제2 소스-드레인 전극 패턴(SD2)은 제1 평탄화층(PLN1)의 컨택홀을 통해 2개의 제1 소스-드레인 전극 패턴(SD1) 중 하나(도 3의 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 제2 노드(Ny)와 대응됨)와 연결될 수 있다.
제2 평탄화층(PLN2)은 제2 소스-드레인 전극 패턴(SD2)을 덮으면서 배치될 수 있다. 제2 평탄화층(PLN2) 위에 발광 소자(ED)가 배치될 수 있다.
발광 소자(ED)의 적층 구조를 살펴보면, 애노드 전극(AE)이 제2 평탄화층(PLN2) 상에 배치될 수 있다. 애노드 전극(AE)이 제2 평탄화층(PLN2)의 컨택홀을 통해 제2 소스-드레인 전극 패턴(SD2)과 전기적으로 연결될 수 있다.
뱅크(BANK)가 애노드 전극(AE)의 일부를 덮으면서 배치될 수 있다. 서브픽셀(SP)의 발광 영역(EA)에 대응되는 뱅크(BANK)의 일부가 오픈될 수 있다.
애노드 전극(AE)의 일부가 뱅크(BANK)의 개구부(오픈 된 부분)로 노출될 수 있다. 발광층(EL)이 뱅크(BANK)의 측면과 뱅크(BANK)의 개구부(오픈 된 부분)에 위치할 수 있다. 발광층(EL)의 전체 또는 일부는 인접한 뱅크(BANK) 사이에 위치할 수 있다.
뱅크(BANK)의 개구부에서, 발광층(EL)은 애노드 전극(AE)와 접촉할 수 있다. 발광층(EL) 상에 캐소드 전극(CE)이 배치될 수 있다.
애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)에 의해 발광 소자(ED)가 형성될 수 있다. 발광층(EL)은 유기막을 포함할 수 있다.
전술한 발광 소자(ED) 상에 봉지층(ENCAP)이 배치될 수 있다. 봉지층(ENCAP)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 도 6 및 도 7에 도시된 바와 같이, 봉지층(ENCAP)은 제1 봉지층(PAS1), 제2 봉지층(PCL) 및 제3 봉지층(PAS2)을 포함할 수 있다. 예를 들어, 제1 봉지층(PAS1) 및 제3 봉지층(PAS2)은 무기막이고, 제2 봉지층(PCL)은 유기막일 수 있다. 제1 봉지층(PAS1), 제2 봉지층(PCL) 및 제3 봉지층(PAS2) 중에서 제2 봉지층(PCL)은 가장 두껍고 평탄화 층 역할을 수 있다.
제1 봉지층(PAS1)은 캐소드 전극(CE) 상에 배치되고, 발광 소자(ED)와 가장 인접하게 배치될 수 있다. 제1 봉지층(PAS1)은 저온 증착이 가능한 무기 절연 재질로 형성될 수 있다. 예를 들어, 제1 봉지층(PAS1)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3) 등일 수 있다. 제1 봉지층(PAS1)이 저온 분위기에서 증착되기 때문에, 증착 공정 시, 제1 봉지층(PAS1)은 고온 분위기에 취약한 유기물을 포함하는 발광층(EL)이 손상되는 것을 방지할 수 있다.
제2 봉지층(PCL)은 제1 봉지층(PAS1)보다 작은 면적으로 형성될 수 있다. 이 경우, 제2 봉지층(PCL)은 제1 봉지층(PAS1)의 양 끝단을 노출시키도록 형성될 수 있다. 제2 봉지층(PCL)은 표시 장치(100)의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충 역할을 하며, 평탄화 성능을 강화하는 역할을 할 수도 있다. 예를 들어, 제2 봉지층(PCL)은 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌, 또는 실리콘옥시카본(SiOC) 등일 수 있으며, 유기 절연 재질로 형성될 수 있다. 예를 들어, 제2 봉지층(PCL)은 잉크젯 방식을 통해 형성될 수도 있다.
제3 무기 봉지층(PAS2)은 제2 봉지층(PCL)이 형성된 기판(SUB) 상에 제2 봉지층(PCL) 및 제1 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 봉지층(PAS2)은 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 유기 봉지층(PCL)으로 침투하는 것을 최소화하거나 차단할 수 있다. 예를 들어, 제3 봉지층(PAS2)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(A(Al2O3) 등과 같은 무기 절연 재질로 형성된다.
도 7을 참조하면, 터치 센서(TS)가 표시 패널(110)에 내장되는 타입인 경우, 봉지층(ENCAP) 상에 터치 센서(TS)가 배치될 수 있다. 터치 센서 구조에 대하여 상세하게 설명하면 아래와 같다.
봉지층(ENCAP) 상에 터치 버퍼막(T-BUF)이 배치될 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치될 수 있다.
터치 센서(TS)는 서로 다른 층에 위치하는 터치 센서 메탈들(TSM)과 브릿지 메탈(BRG)을 포함할 수 있다. 터치 센서 메탈들(TSM)과 브릿지 메탈(BRG) 사이에는 터치 층간 절연막(T-ILD)이 배치될 수 있다. 예를 들어, 터치 센서 메탈들(TSM)이 서로 인접하게 배치되는 제1 터치 센서 메탈(TSM), 제2 터치 센서 메탈(TSM) 및 제3 터치 센서 메탈(TSM)을 포함할 수 있다. 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM) 사이에 제3 터치 센서 메탈(TSM)이 있고, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 서로 전기적으로 연결되어야 할 때, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 다른 층에 있는 브릿지 메탈(BRG)을 통해 전기적으로 서로 연결될 수 있다. 브릿지 메탈(BRG)은 터치 층간 절연막(T-ILD)에 의해 제3 터치 센서 메탈(TSM)과 절연될 수 있다.
표시 패널(110)에 터치 센서(TS)가 형성될 때, 공정에 이용되는 약액(현상액 또는 식각액 등등) 또는 외부로부터의 수분 등이 발생할 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치됨으로써, 터치 센서(TS)의 제조 공정 시 약액이나 수분 등이 유기물을 포함하는 발광층(EL)으로 침투되는 것이 방지될 수 있다. 이에 따라, 터치 버퍼막(T-BUF)은 약액 또는 수분에 취약한 발광층(EL)의 손상을 방지할 수 있다.
터치 버퍼막(T-BUF)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해, 일정 온도(예: 100도(℃)) 이하의 저온에서 형성 가능하고 1~3의 저유전율을 가지는 유기 절연 재질로 형성된다. 예를 들어, 터치 버퍼막(T-BUF)은 아크릴 계열, 에폭시 계열 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 표시 장치(100)의 휘어짐에 따라, 봉지층(ENCAP)이 손상될 수 있고, 터치 버퍼막(T-BUF) 상에 위치하는 터치 센서 메탈이 깨질 수 있다. 표시 장치(100)가 휘어지더라도, 유기 절연 재질로 평탄화 성능을 가지는 터치 버퍼막(T-BUF)은 봉지층(ENCAP)의 손상 및/또는 터치 센서(TS)를 구성하는 메탈(TSM, BRG)의 깨짐 현상을 방지해줄 수 있다.
보호층(PAC)이 터치 센서(TS)를 덮으면서 배치될 수 있다. 보호층(PAC)은 유기 절연막일 수 있다.
다음으로, 도 6 및 도 7을 참조하여 제1 광학 영역(OA1)에 대한 적층 구조를 설명한다.
도 6 및 도 7을 참조하면, 제1 광학 영역(OA1) 내 발광 영역(EA)은 일반 영역(EA)의 적층 구조와 동일한 적층 구조를 가질 수 있다. 따라서, 아래에서는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 적층 구조에 대하여 상세하게 설명한다.
일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에는 캐소드 전극(CE)이 배치되지만, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에는 캐소드 전극(CE)이 배치되지 않을 수 있다. 즉, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은 캐소드 전극(CE)의 개구부와 대응될 수 있다.
또한, 일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에는 제1 금속층(ML1) 및 제2 금속층(ML2) 중 적어도 하나를 포함하는 라이트 쉴드층(LS)이 배치되지만, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에는 라이트 쉴드층(LS)이 배치되지 않을 수 있다. 즉, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은 라이트 쉴드층(LS)의 개구부와 대응될 수 있다.
일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에 배치된 기판(SUB)과 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0, PLN(PLN1, PLN2), BANK, ENCAP(PAS1, PCL, PAS2), T-BUF, T-ILD, PAC)은 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에도 동일하게 배치될 수 있다.
하지만, 일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에서 절연 물질 이외에, 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)은 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에 배치되지 않을 수 있다.
예를 들어, 도 6 및 도 7을 참조하면, 트랜지스터와 관련된 금속 물질 층(ML1, ML2, GATE, GM, TM, SD1, SD2)과 반도체 층(ACT)은 제1 투과 영역(TA1)에 배치되지 않을 수 있다.
또한, 도 6 및 도 7을 참조하면, 발광 소자(ED)에 포함된 애노드 전극(AE) 및 캐소드 전극(CE)은 제1 투과 영역(TA1)에 배치되지 않을 수 있다. 다만, 발광층(EL)은 제1 투과 영역(TA1)에 배치될 수도 있고 배치되지 않을 수도 있다.
또한, 도 7을 참조하면, 터치 센서(TS)에 포함된 터치 센서 메탈(TSM) 및 브릿지 메탈(BRG)도 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에 배치되지 않을 수 있다.
따라서, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)이 배치되지 않음으로써, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 광 투과성이 제공될 수 있다. 따라서, 제1 광학 전자 장치(11)는 제1 투과 영역(TA1)을 통해 투과된 빛을 수신하여 해당 기능(예: 이미지 센싱)을 수행할 수 있다.
제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 전체 또는 일부는 제1 광학 전자 장치(11)와 중첩되기 때문에, 제1 광학 전자 장치(11)의 정상적인 동작을 위해서는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 투과율은 더욱더 높아질 필요가 있다.
이를 위해, 본 개시의 실시 예들에 따른 표시 장치(100)의 표시 패널(110)에서, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은 투과율 향상 구조(TIS: Transmittance Improvement Structure)를 가질 수 있다.
도 6 및 도 7을 참조하면, 표시 패널(110)에 포함된 다수의 절연막들은, 기판(SUB1, SUB2)과 트랜지스터(DRT, SCT) 사이의 버퍼층(MBUF, ABUF1, ABUF2), 트랜지스터(DRT)와 발광 소자(ED) 사이의 평탄화층(PLN1, PLN2), 및 발광소자(ED) 상의 봉지층(ENCAP) 등을 포함할 수 있다.
도 7을 참조하면, 표시 패널(110)에 포함된 다수의 절연막들은, 봉지층(ENCAP) 상의 터치 버퍼막(T-BUF) 및 터치 층간 절연막(T-ILD) 등을 더 포함할 수 있다.
도 6 및 도 7을 참조하면, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은, 투과율 향상 구조(TIS)로서, 제1 평탄화층(PLN1) 및 패시배이션층(PAS0)이 아래로 함몰된 구조를 가질 수 있다.
도 6 및 도 7을 참조하면, 다수의 절연막들 중에서 제1 평탄화층(PLN1)은, 적어도 하나의 요철 부(또는 함몰 부)를 포함할 수 있다. 여기서, 제1 평탄화층(PLN1)은 유기 절연막일 수 있다.
제1 평탄화층(PLN1)이 아래로 함몰된 경우, 제2 평탄화층(PLN2)이 실질적인 평탄화 역할을 할 수 있다. 한편, 제2 평탄화층(PLN2)도 아래로 함몰될 수 있다. 이 경우, 제2 봉지층(PCL)이 실질적인 평탄화 역할을 할 수 있다.
도 6 및 도 7을 참조하면, 제1 평탄화층(PLN1) 및 패시배이션층(PAS0)의 함몰된 부분은, 트랜지스터(DRT)를 형성하기 위한 절연막들(ILD2, IDL1, GI)과 그 아래에 위치하는 버퍼층들(ABUF1, ABUF2, MBUF)을 관통하고, 제2 기판(SUB2)의 상부까지 내려올 수 있다.
도 6 및 도 7을 참조하면, 기판(SUB)은 투과율 향상 구조(TIS)로서 적어도 하나의 오목부를 포함할 수 있다. 예를 들어, 제1 투과 영역(TA1)에서, 제2 기판(SUB1)의 상면이 아래로 함몰되거나 뚫릴 수 있다.
도 6 및 도 7을 참조하면, 봉지층(ENCAP)을 구성하는 제1 봉지층(PAS1) 및 제2 봉지층(PCL)도 아래로 함몰된 형태의 투과율 향상 구조(TIS)를 가질 수 있다. 여기서, 제2 봉지층(PCL)은 유기 절연막일 수 있다.
도 7을 참조하면, 보호층(PAC)은 봉지층(ENCAP) 상의 터치 센서(TS)를 덮으면서 배치되어, 터치 센서(TS)를 보호할 수 있다.
도 7을 참조하면, 보호층(PAC)은 제1 투과 영역(TA1)과 중첩되는 부분에서 투과율 향상 구조(TIS)로서 적어도 하나의 요철부를 가질 수 있다. 여기서, 보호층(PAC)은 유기 절연막일 수 있다.
도 7을 참조하면, 터치 센서(TS)는 메쉬 타입의 터치 센서 메탈(TSM)로 구성될 수 있다. 터치 센서 메탈(TSM)이 메쉬 타입으로 형성된 경우, 터치 센서 메탈(TSM)에는 다수의 오픈 영역이 존재할 수 있다. 다수의 오픈 영역 각각은 서브픽셀(SP)의 발광 영역(EA)과 위치가 대응될 수 있다.
제1 광학 영역(OA1)의 투과율이 일반 영역(NA)의 투과율보다 더욱 높아지도록, 제1 광학 영역(OA1)내에서 단위 영역 당 터치 센서 메탈(TSM)의 면적은 일반 영역(NA) 내에서 단위 영역 당 터치 센서 메탈(TSM)의 면적보다 작을 수 있다.
도 7을 참조하면, 제1 광학 영역(OA1) 내 발광 영역(EA)에 터치 센서(TS)가 배치되고, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에는 터치 센서(TS)가 미 배치될 수 있다.
다음으로, 도 6 및 도 7을 참조하여 제2 광학 영역(OA2)에 대한 적층 구조를 설명한다.
도 6 및 도 7을 참조하면, 제2 광학 영역(OA2) 내 발광 영역(EA)은 일반 영역(EA)의 적층 구조와 동일한 적층 구조를 가질 수 있다. 따라서, 아래에서는, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 적층 구조에 대하여 상세하게 설명한다.
일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에는 캐소드 전극(CE)이 배치되지만, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에는 캐소드 전극(CE)이 배치되지 않을 수 있다. 즉, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)은 캐소드 전극(CE)의 개구부와 대응될 수 있다.
또한, 일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에는 제1 금속층(ML1) 및 제2 금속층(ML2) 중 적어도 하나를 포함하는 라이트 쉴드층(LS)이 배치되지만, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에는 라이트 쉴드층(LS)이 배치되지 않을 수 있다. 즉, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)은 라이트 쉴드층(LS)의 개구부와 대응될 수 있다.
제2 광학 영역(OA2)의 투과율과 제1 광학 영역(OA1)의 투과율이 동일한 경우, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 적층 구조는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 적층 구조와 완전히 동일할 수 있다.
제2 광학 영역(OA2)의 투과율과 제1 광학 영역(OA1)의 투과율이 다른 경우, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 적층 구조는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 적층 구조와 일부 다를 수 있다.
예를 들어, 도 6 및 도 7에 도시된 바와 같이, 제2 광학 영역(OA2)의 투과율이 제1 광학 영역(OA1)의 투과율보다 낮은 경우, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)은 투과율 향상 구조(TIS)를 가지지 않을 수 있다. 그 일환으로서, 제1 평탄화층(PLN1) 및 패시베이션층(PAS0)이 함몰되지 않을 수 있다. 또한, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 폭은, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 폭보다 좁을 수 있다.
일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에 배치된 기판(SUB)과 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0, PLN(PLN1, PLN2), BANK, ENCAP(PAS1, PCL, PAS2), T-BUF, T-ILD, PAC)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에도 동일하게 배치될 수 있다.
하지만, 일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에서 절연 물질 이외에, 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다.
예를 들어, 도 6 및 도 7을 참조하면, 트랜지스터와 관련된 금속 물질 층(ML1, ML2, GATE, GM, TM, SD1, SD2)과 반도체 층(ACT)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다.
또한, 도 6 및 도 7을 참조하면, 발광 소자(ED)에 포함된 애노드 전극(AE) 및 캐소드 전극(CE)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다. 다만, 발광층(EL)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치될 수도 있고 배치되지 않을 수도 있다.
또한, 도 7을 참조하면, 터치 센서(TS)에 포함된 터치 센서 메탈(TSM) 및 브릿지 메탈(BRG)도 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다.
따라서, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)이 배치되지 않음으로써, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 광 투과성이 제공될 수 있다. 따라서, 제2 광학 전자 장치(12)는 제2 투과 영역(TA2)을 통해 투과된 빛을 수신하여 해당 기능(예: 물체나 인체의 접근 감지, 외부의 조도 감지 등)을 수행할 수 있다.
도 8은 본 개시의 실시 예들에 따른 표시 패널(110)의 외곽에서의 단면도이다.
도 8에서는, 제1 기판(SUB1) 및 제2 기판(SUB2)이 합쳐진 형태의 기판(SUB)이 표시되고, 뱅크(BANK)의 아래 부분은 간략하게 나타내었다. 도 8에서는, 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)은 하나의 평탄화층(PLN)으로 도시되고, 평탄화층(PLN) 아래의 제2 층간 절연막(ILD2) 및 제1 층간 절연막(ILD1)은 하나의 층간 절연막(INS)으로 도시된다.
도 8을 참조하면, 제1 봉지층(PAS1)은 캐소드 전극(CE) 상에 배치되고, 발광 소자(ED)와 가장 인접하게 배치될 수 있다. 제2 봉지층(PCL)은 제1 봉지층(PAS1)보다 작은 면적으로 형성될 수 있다. 이 경우, 제2 봉지층(PCL)은 제1 봉지층(PAS1)의 양 끝 단을 노출시키도록 형성될 수 있다. 제3 무기 봉지층(PAS2)은 제2 봉지층(PCL)이 형성된 기판(SUB) 상에 제2 봉지층(PCL) 및 제1 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 봉지층(PAS2)은 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 유기 봉지층(PCL)으로 침투하는 것을 최소화하거나 차단한다.
도 8을 참조하면, 표시 패널(110)은 봉지층(ENCAP)이 무너지는 것을 방지해주기 위하여, 봉지층(ENCAP)의 경사면(SLP)의 끝 지점 또는 그 근방에 하나 이상의 댐(DAM1, DAM2)이 존재할 수 있다. 하나 이상의 댐(DAM1, DAM2)은 표시 영역(DA)과 비 표시 영역(NDA)의 경계 지점에 존재하거나 경계 지점의 근방에 존재할 수 있다. 하나 이상의 댐(DAM1, DAM2)은 뱅크(BANK)와 동일한 물질(DFP)을 포함할 수 있다.
도 8을 참조하면, 유기물을 포함하는 제2 봉지층(PCL)은 가장 안쪽에 있는 1차 댐(DAM1)의 내 측면에만 위치할 수 있다. 즉, 제2 봉지층(PCL)은 모든 댐(DAM1, DAM2)의 상부에 존재하지 않을 수 있다. 이와 다르게, 유기물을 포함하는 제2 봉지층(PCL)은 1차 댐(DAM1) 및 2차 댐(DAM2) 중 적어도 1차 댐(DAM1)의 상부에 위치할 수 있다.
제2 봉지층(PCL)은 1차 댐(DAM1)의 상부까지만 확장되어 위치할 수 있다. 또는 제2 봉지층(PCL)은 1차 댐(DAM1)의 상부를 지나 2차 댐(DAM2)의 상부까지 확장되어 위치할 수 있다.
도 8을 참조하면, 하나 이상의 댐(DAM1, DAM2)의 외곽에는, 터치 구동 회로(260)이 전기적으로 연결되는 터치 패드(TP)가 기판(SUB)에 배치될 수 있다. 터치 라인(TL)은 표시 영역(DA)에 배치된 터치 전극을 구성하는 터치 센서 메탈(TSM) 또는 브릿지 메탈(BRG)을 터치 패드(TP)에 전기적으로 연결해줄 수 있다.
터치 라인(TL)의 일단은 터치 센서 메탈(TSM) 또는 브릿지 메탈(BRG)과 전기적으로 연결되고, 터치 라인(TL)의 타단은 터치 패드(TP)와 전기적으로 연결될 수 있다. 터치 라인(TL)은 봉지층(ENCAP)의 경사면(SLP)을 따라 내려와서 댐(DAM1, DAM2)의 상부를 지나고, 외곽에 배치된 터치 패드(TP)까지 연장될 수 있다.
도 8을 참조하면, 터치 라인(TL)은 브릿지 메탈(BRG)일 수 있다. 이와 다르게, 터치 라인(TL) 터치 센서 메탈(TSM)일 수도 있다.
도 9는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 일반 영역(NA), 제1 광학 영역(OA1), 및 제2 광학 영역(OA2) 간의 휘도 편차를 나타낸다.
도 9를 참조하면, 표시 장치(100)의 표시 영역(DA)에 포함된 일반 영역(NA), 제1 광학 영역(OA1), 및 제2 광학 영역(OA2) 중에서, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각은 제1 투과 영역들(TA1) 및 제2 투과 영역들(TA2)을 포함하고 있다. 이에 따라, 제1 광학 영역(OA1) 내 단위면적당 서브픽셀 개수(Noa1) 및 제2 광학 영역(OA2) 내 단위면적당 서브픽셀 개수(Noa2)는, 일반 영역(NA) 내 단위면적당 서브픽셀 개수(Nna)보다 적을 수 있다.
본 명세서에 기재된 단위면적당 서브픽셀 개수는 픽셀 집적도 또는 픽셀 밀도(픽셀 밀집도) 등과 동일한 의미일 수 있다. 예를 들어, 단위면적당 서브픽셀 개수의 단위는 PPI(Pixel per inch)로 사용될 수 있다. 단위면적당 서브픽셀 개수가 많을수록 해상도가 높고, 단위면적당 서브픽셀 개수가 적을수록 해상도가 낮을 수 있다.
도 9를 참조하면, 예를 들어, 제1 광학 영역(OA1)의 적어도 일부가 제1 광학 전자 장치(11)와 중첩되고, 제2 광학 영역(OA2)의 적어도 일부가 제2 광학 전자 장치(12)와 중첩될 때, 제1 광학 전자 장치(11)는 제2 광학 전자 장치(12)가 필요로 하는 수광량과 유사하거나 더 많은 수광량을 요구할 수 있다.
이 경우, 는 제1 광학 영역(OA1) 내 단위면적당 서브픽셀 개수(Noa1)는 제2 광학 영역(OA2) 내 단위면적당 서브픽셀 개수(Noa2) 이하일 수 있고, 제2 광학 영역(OA2) 내 단위면적당 서브픽셀 개수(Noa2)는 일반 영역(NA) 내 단위면적당 서브픽셀 개수(Nna)보다 적을 수 있고, 제1 광학 영역(OA1) 내 단위면적당 서브픽셀 개수(Noa1)는 일반 영역(NA) 내 단위면적당 서브픽셀 개수(Nna)보다 적을 수 있다(Nna>Noa2≥Noa1).
전술한 바와 같이, 일반 영역(NA), 제1 광학 영역(OA1), 및 제2 광학 영역(OA2) 간의 단위면적당 서브픽셀 개수 차이가 있기 때문에, 일반 영역(NA)에 배치된 서브픽셀들(SP), 제1 광학 영역(OA1)에 배치된 서브픽셀들(SP), 및 제2 광학 영역(OA2)에 배치된 서브픽셀들(SP)은 동일한 데이터 전압(Vdata)을 공급받더라도, 일반 영역(NA)의 휘도(Lna), 제1 광학 영역(OA1)의 휘도(Loa1), 및 제2 광학 영역(OA2)의 휘도(Loa2)는 차이가 있을 수 있다.
도 9를 참조하여 예를 들면, 일반 영역(NA) 내 단위면적당 서브픽셀 개수(Nna)가 제1 광학 영역(OA1) 내 단위면적당 서브픽셀 개수(Noa1) 및 제2 광학 영역(OA2) 내 단위면적당 서브픽셀 개수(Noa2)보다 많고, 제2 광학 영역(OA2) 내 단위면적당 서브픽셀 개수(Noa2)가 제1 광학 영역(OA1) 내 단위면적당 서브픽셀 개수(Noa1)이상인 경우(Nna>Noa2≥Noa1), 일반 영역(NA)의 휘도(Lna)는 제1 광학 영역(OA1)의 휘도(Loa1) 및 제2 광학 영역(OA2)의 휘도(Loa2)보다 더 밝고, 제2 광학 영역(OA2)의 휘도(Loa2)는 제1 광학 영역(OA1)의 휘도(Loa1) 이상일 수 있다(Lna>Loa2≥Loa1).
전술한 바와 같이, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 제1 투과 영역들(TA1) 및 제2 투과 영역들(TA2)을 포함하고 있기 때문에, 표시 영역(DA) 내 영역들(NA, OA1, OA2) 간의 휘도 편차(휘도 불균일)가 발생할 수 있고, 이로 인해, 화상 품질 저하가 유발될 수 있다.
이에, 본 개시의 실시 예들은 표시 영역(DA) 내 영역들(NA, OA1, OA2) 간의 휘도 편차(휘도 불균일)를 줄여주기 위한 휘도 편차 보상 방안을 제시한다.
본 개시의 실시 예들에 따른 휘도 편차 보상 방안은 휘도 편차 보상 방안은 구조 관점의 제1 휘도 편차 보상 방안과 구동 관점의 제2 휘도 편차 보상 방안을 포함할 수 있다.
제1 휘도 편차 보상 방안은 광학 영역(OA1, OA2)의 서브픽셀들(SP)의 내부에 휘도 편차 보상 구조로서 보상 캐패시터를 적용함으로써, 광학 영역(OA1, OA2)과 일반 영역(NA) 간의 휘도 편차를 줄여주는 방안이다.
제2 휘도 편차 보상 방안은 광학 영역(OA1, OA2)의 서브픽셀들(SP)에 대한 데이터 구동 시 사용되는 감마 곡선과 일반 영역(NA)의 서브픽셀들(SP)에 대한 데이터 구동 시 사용되는 감마 곡선을 차별화함으로써, 광학 영역(OA1, OA2)과 일반 영역(NA) 간의 휘도 편차를 줄여주는 방안이다.
아래에서는, 본 개시의 실시 예들에 따른 휘도 편차 보상 방안에 대하여 더욱 상세하게 설명한다. 단, 설명의 편의를 위하여, 본 개시의 실시 예들에 따른 휘도 편차를 보상할 수 있는 서브픽셀 구조는 단위면적당 서브픽셀 개수가 가장 적어 휘도 감소가 가장 크게 일어날 수 있는 제1 광학 영역(OA1)의 서브픽셀(SP)을 중심으로 설명한다.
본 개시의 실시 예들에 따른 제1 휘도 편차 보상 방안의 경우, 제2 휘도 편차 보상 방안에서의 감마 곡선의 차별화 적용 기법이 적용되지 않을 수 있다.
본 개시의 실시 예들에 따른 제2 휘도 편차 보상 방안의 경우, 제1 휘도 편차 보상 방안에서의 보상 캐패시터 적용 기법이 적용되지 않을 수 있다.
아래에서는, 도 10 및 도 11을 참조하여 본 개시의 실시 예들에 따른 제1 휘도 편차 보상 방안에 대하여 설명하고, 도 12, 도 13a, 및 도 13b를 참조하여 본 개시의 실시 예들에 따른 제2 휘도 편차 보상 방안을 설명한다.
도 10은 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)의 등가 회로와 일반 영역(NA)의 제2 서브픽셀(SP2)의 등가 회로이다.
도 10을 참조하면, 표시 패널(110)에서 영상 표시를 위한 표시 영역(DA)은 제1 광학 영역(OA1)과 제1 광학 영역(OA1)을 둘러싸는 일반 영역(NA)을 포함할 수 있다. 표시 영역(DA)에 배치된 다수의 서브픽셀들(SP)은 제1 광학 영역(OA1)에 배치되는 제1 서브픽셀(SP1) 및 일반 영역(NA)에 배치된 제2 서브픽셀(SP2)을 포함할 수 있다.
도 10을 참조하면, 제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2)을 포함하는 다수의 서브픽셀들(SP) 각각은 기본적으로 주요 노드들로서 제1 노드(N1), 제2 노드(N2), 제3 노드(N3), 및 제4 노드(N4)를 포함할 수 있다.
도 10을 참조하면, 제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2)을 포함하는 다수의 서브픽셀들(SP) 각각은 기본적으로 발광 소자(ED)와 발광 소자를 구동하기 위한 픽셀 구동 회로를 포함할 수 있다. 다수의 서브픽셀들(SP) 각각의 픽셀 구동 회로는 기본적으로, 7개의 트랜지스터(DRT, T1~T6)와 1개의 캐패시터(Cst)를 포함할 수 있다.
도 10을 참조하면, 다수의 서브픽셀들(SP) 각각에 포함되는 발광 소자(EP)는 다수의 서브픽셀들(SP) 각각에서의 제4 노드(N4)에 연결될 수 있다.
도 10을 참조하면, 제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1) 및 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2) 각각은 구동 트랜지스터(DRT), 6개의 트랜지스터(T1~T6)와 1개의 스토리지 캐패시터(Cst)를 포함하는 기본적인 공통 구조를 가질 수 있다.
구동 트랜지스터(DRT)는 제2 노드(N2)의 전압에 의해 제어되며 발광 소자(EP)를 구동할 수 있다. 제1 트랜지스터(T1)는 제1 스캔 라인(SCL1[n])을 통해 공급되는 제1 스캔 신호(SC1[n])에 의해 온-오프가 제어되며 제2 노드(N2)와 제3 노드(N3) 간의 연결을 제어할 수 있다. 제2 트랜지스터(T2)는 발광 제어 라인(EML[n])을 통해 공급되는 발광 제어 신호(EM[n])에 의해 온-오프가 제어되며 제1 노드(N1)와 구동 전압 라인(DVL) 간의 연결을 제어할 수 있다. 제3 트랜지스터(T3)발광 제어 신호(EM[n])에 의해 온-오프가 제어되며 제3 노드(N3)와 제4 노드(N4) 간의 연결을 제어할 수 있다.
도 10을 참조하면, 제1 노드(N1)는 구동 트랜지스터(DRT)의 소스 노드(또는 드레인 노드)와 대응될 수 있다. 제2 노드(N2)는 구동 트랜지스터(DRT)의 게이트 노드와 대응될 수 있다. 제3 노드(N3)는 구동 트랜지스터(DRT)의 드레인 노드(또는 소스 노드)와 대응될 수 있다. 제4 노드(N4)는 발광 소자(ED)의 애노드 전극(AE)와 대응될 수 있다.
도 10을 참조하면, 제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1) 및 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2) 각각은, 제1 노드(N1)와 데이터 라인(DL) 간의 연결을 제어하는 제4 트랜지스터(T4), 제3 노드(N3) 또는 제2 노드(N2)와 제1 초기화 라인(IVL) 간의 연결을 제어하는 제5 트랜지스터(T5), 제4 노드(N4)와 제2 초기화 라인(VARL) 간의 연결을 제어하는 제6 트랜지스터(T6), 및 제2 노드(N2)와 구동 전압 라인(DVL) 간의 스토리지 캐패시터(Cst)를 더 포함할 수 있다.
제4 트랜지스터(T4)는 제2 스캔 라인(SCL2[n])을 통해 공급되는 제2 스캔 신호(SC2[n])에 의해 온-오프가 제어될 수 있다. 제2 스캔 신호(SC2[n])가 턴-온 레벨 전압인 경우, 제1 데이터 라인(DL1)에서 공급된 제1 데이터 전압(Vdata1)이 제1 서브픽셀(SP1)에서 턴-온 된 제4 트랜지스터(T4)를 통해 제1 서브픽셀(SP1) 내 제1 노드(N1)에 공급될 수 있고, 제2 데이터 라인(DL2)에서 공급된 제2 데이터 전압(Vdata2)이 제2 서브픽셀(SP2)에서 턴-온 된 제4 트랜지스터(T4)를 통해 제2 서브픽셀(SP2) 내 제1 노드(N1)에 공급될 수 있다.
제5 트랜지스터(T5)는 제3 스캔 라인(SCL3[n])을 통해 공급되는 제3 스캔 신호(SC3[n])에 의해 온-오프가 제어될 수 있다. 제3 스캔 신호(SC3[n])의 턴-온 레벨 전압에 의해 제5 트랜지스터(T5)가 턴-온 되면, 제1 초기화 라인(IVL)에서 공급된 제1 초기화 전압(VINI)이 턴-온 된 제5 트랜지스터(T5)를 통해, 제3 노드(N3)에 인가될 수 있다. 제5 트랜지스터(T5)는 2개의 부분 트랜지스터로 구성될 수 있다. 2개의 부분 트랜지스터 각각의 게이트 노드는 제3 스캔 라인(SCL3[n])에 공통으로 연결될 수 있다.
제6 트랜지스터(T6)는 다른 스테이지의 제3 스캔 라인(SCL3[n+1])을 통해 공급되는 다른 스테이지의 제3 스캔 신호(SC3[n+1])에 의해 온-오프가 제어될 수 있다. 다른 스테이지의 제3 스캔 라인(SCL3[n+1])의 턴-온 레벨 전압에 제6 트랜지스터(T6)가 턴-온 되면, 제2 초기화 라인(VARL)에서 공급된 제2 초기화 전압(VAR)이 턴-온 된 제6 트랜지스터(T6)를 통해, 제4 노드(N4)에 인가될 수 있다. 여기서, 제4 노드(N4)는 발광 소자(ED)의 애노드 전극(AE)와 전기적으로 대응되는 노드일 수 있다.
도 11에 도시된 바와 같이, 7개의 트랜지스터(DRT, T1~T6) 중에서, 제1 트랜지스터(T1)는 n 타입의 트랜지스터이고, 구동 트랜지스터(DRT) 및 제2 내지 제6 트랜지스터(T2~T6)는 p 타입의 트랜지스터들일 수 있다.
도 10의 예시에서는, 7개의 트랜지스터(DRT, T1~T6) 중에서, 제1 트랜지스터(T1)는 n 타입의 트랜지스터이고, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 p 타입의 트랜지스터일 수 있으며, 나머지 트랜지스터들(DRT, T4, T5, T6) 각각은 n 타입 또는 p 타입의 트랜지스터일 수 있다.
6개의 트랜지스터들(T1~T6)의 게이트 노드들에 인가되는 게이트 신호들은 제1 스캔 신호(SC1[n]), 제2 스캔 신호(SC2[n]), 제3 스캔 신호(SC3[n]), 및 발광 제어 신호(EM[n])를 포함할 수 있다.
트랜지스터가 n 타입인 경우, 트랜지스터의 게이트 노드에 인가되는 게이트 신호의 턴-온 레벨 전압은 하이 레벨 전압이고, 트랜지스터의 게이트 노드에 인가되는 게이트 신호의 턴-오프 레벨 전압은 로우 레벨 전압일 수 있다.
트랜지스터가 p 타입인 경우, 트랜지스터의 게이트 노드에 인가되는 게이트 신호의 턴-온 레벨 전압은 로우 레벨 전압이고, 트랜지스터의 게이트 노드에 인가되는 게이트 신호의 턴-오프 레벨 전압은 하이 레벨 전압일 수 있다.
도 10을 참조하면, 본 개시의 실시 예들에 따른 제1 휘도 편차 보상 방안에 따르면, 제1 광학 영역(OA1)과 일반 영역(NA) 간의 휘도 편차를 줄여주거나 제거하기 위하여, 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)은 휘도 편차 보상 구조를 포함할 수 있다.
도 10을 참조하면, 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)에 포함된 휘도 편차 보상 구조는, 제2 노드(N2)와 제1 스캔 라인(SCL1[n]) 간의 제1 보상 캐패시터(C1) 및 제2 노드(N2)와 발광 제어 라인(EML[n]) 간의 제2 보상 캐패시터(C2) 중 적어도 하나를 포함할 수 있다. 즉, 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)에 포함된 휘도 편차 보상 구조는 제1 보상 캐패시터(C1)만을 포함할 수도 있고, 제2 보상 캐패시터(C2)만을 포함할 수도 있고, 제1 보상 캐패시터(C1)와 제2 보상 캐패시터(C2)를 모두 포함할 수도 있다.
도 10을 참조하면, 본 개시의 실시 예들에 따른 제1 휘도 편차 보상 방안에 따르면, 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)에서, 제2 노드(N2)는 제1 스캔 라인(SCL1[n]) 및 발광 제어 라인(EML[n]) 중 적어도 하나의 용량 방식으로 커플링(capacitively coupled) 될 수 있다.
도 10을 참조하면, 제1 보상 캐패시터(C1)는 제2 노드(N2) 또는 이와 대응되는 제1 연결 패턴이 제1 스캔 라인(SCL1[n])과 중첩되어 형성될 수 있다. 제2 보상 캐패시터(C2)는 제2 노드(N2) 또는 이와 대응되는 제1 연결 패턴이 발광 제어 라인(EML[n])과 중첩되어 형성될 수 있다.
제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)는 휘도 편차 보상 구조에 의해서 일반 영역(NA)에 배치되며 휘도 편차 보상 구조가 없는 제2 서브픽셀(SP2)에 비해 더 밝게 발광할 수 있다. 즉, 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)의 휘도는 일반 영역(NA)에 배치된 제2 서브픽셀(SP2)의 휘도보다 높을 수 있다.
이에 따라, 제1 광학 영역(OA1)는 단위면적당 서브픽셀 개수(Noa1)가 적음에도 불구하고, 제1 광학 영역(OA1)에 포함된 제1 서브픽셀(SP1) 각각의 휘도 상승으로 인해, 제1 광학 영역(OA1)의 전체적인 휘도(Loa)가 상승할 수 있다. 제1 광학 영역(OA1)의 상승된 휘도(Loa)는 일반 영역(NA)의 전체적인 휘도(Lna)와 동등한 수준이 될 수 있다.
아래에서는, 본 개시의 실시 예들에 따른 제1 휘도 편차 보상 방안에 따라 제1 광학 영역(OA1)과 일반 영역(NA) 간의 휘도 편차가 줄어주기 위하여, 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)의 휘도를 높여주는 방식과 원리에 대하여 도 11을 참조하여 더욱 상세하게 설명한다.
도 11은 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)의 구동 타이밍 다이어그램이다.
도 11의 구동 타이밍 다이어그램은 발광 제어 신호(EM[n]), 제1 스캔 신호(SC1[n]), 제2 스캔 신호(SC2[n]), 제3 스캔 신호(SC3[n]), 구동 전압(EVLDD), 및 제2 노드(N2)의 전압을 나타낸다.
도 11을 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1) 내 제1 서브픽셀(SP1)의 제2 노드(N2)는 제1 스캔 라인(SCL1[n]) 및 발광 제어 라인(EML[n]) 중 적어도 하나와 용량 방식으로 커플링(capacitively coupled) 되어 있다. 이로 인해, 킥백 타이밍에 제2 노드(N2)에서 킥백이 발생될 수 있다.
도 11을 참조하면, 제2 노드(N2)의 네거티브 전압 방향(전압이 낮아지는 방향)으로의 킥백 발생으로 인해, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제2 노드(N2)의 전압이 낮아질 수 있다. 이에 따라 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이인 게이트-소스 전위차(Vgs)가 커질 수 있다. 따라서, 제1 서브픽셀(SP1)의 구동 트랜지스터(DRT)는 더 많은 구동 전류를 발광 소자(ED)로 공급할 수 있다.
이로 인해, 제1 서브픽셀(SP)의 발광 휘도가 높아져서, 제1 광학 영역(OA1)의 전체적인 휘도(Loa1)가 일반 영역(NA)의 휘도(Lna) 수준과 유사해질 수 있다. 즉, 제1 광학 영역(OA1)과 일반 영역(NA) 간의 휘도 편차가 보상될 수 있다.
한편, 도 11을 참조하면, 제1 서브픽셀(SP1)의 구동 기간은 초기화 기간(Tini)과 센싱 기간(Tsen)을 포함할 수 있다.
도 11을 참조하면, 초기화 기간(Tini) 동안, 제1 스캔 신호(SC1[n])가 로우 레벨 전압(턴-오프 레벨 전압)에서 하이 레벨 전압(턴-온 레벨 전압)으로 변경될 수 있다. 이에 따라, 이에 따라, 초기화 기간(Tini) 동안, 제1 트랜지스터(T1)가 턴-온 될 수 있다. 따라서, 제2 노드(N2)와 제3 노드(N3)는 전기적으로 연결될 수 있다. 즉, 구동 트랜지스터(DRT)의 게이트 노드와 드레인 노드(또는 소스 노드)는 다이오드 연결(Diode connection) 상태일 수 있다.
초기화 기간(Tini) 동안, 제3 스캔 신호(SC3[n])가 로우 레벨 전압(턴-온 레벨 전압)을 가질 수 있다. 이에 따라, 제5 트랜지스터(T5)가 턴-온 될 수 있다.
초기화 기간(Tini) 동안, 제1 초기화 라인(IVL)에서 공급된 제1 초기화 전압(VINI)은 턴-온이 된 제5 트랜지스터(T5) 및 제1 트랜지스터(T1)을 통해 제2 노드(N2)에 인가될 수 있다.
제1 초기화 전압(VINI)은 로우 레벨 전압을 가질 수 있기 때문에, 제2 노드(N2)에 인가된 제1 초기화 전압(VINI)에 의해서 구동 트랜지스터(DRT)가 턴-온 될 수 있다.
도 11을 참조하면, 센싱 기간(Tsen) 동안, 제2 스캔 신호(SC2[n])가 하이 레벨 전압(턴-오프 레벨 전압)에서 로우 레벨 전압(턴-온 레벨 전압)으로 변경될 수 있고, 제4 트랜지스터(T4)가 턴-온 될 수 있다. 이에 따라, 센싱 기간 동안, 제1 데이터 라인(DL1)에서 공급된 제1 데이터 전압(Vdata1)이 턴-온 된 제4 트랜지스터(T4)를 통해 제1 노드(N1)에 인가될 수 있다. 이때, 구동 트랜지스터(DRT)는 턴-온 상태일 수 있다. 왜냐하면, 제2 노드(N2)는 초기화 기간(Tini) 이후 줄곧 제1 초기화 전압(VINI)이 인가된 상태이기 때문이다.
센싱 기간(Tsen) 동안, 제1 스캔 신호(SC1[n])가 하이 레벨 전압(턴-온 레벨 전압)을 가지므로, 제1 트랜지스터(T1)는 턴-온 상태이다. 따라서, 제2 노드(N2)와 제3 노드(N3)는 전기적으로 연결될 수 있다. 즉, 구동 트랜지스터(DRT)의 게이트 노드와 드레인 노드(또는 소스 노드)는 다이오드 연결(Diode connection) 상태일 수 있다.
센싱 기간(Tsen) 동안, 구동 트랜지스터(DRT)의 게이트 노드와 대응되는 제2 노드(N2)는 제1 데이터 전압(Vdata1)과 구동 트랜지스터(DRT)의 문턱전압(Vth)이 더해진 전압 값(Vdata1+Vth)을 가질 수 있다.
도 11을 참조하면, 제1 서브픽셀(SP1)의 구동 기간 중 킥백 타이밍은, 제1 스캔 신호(SC1[n])가 하이 레벨 전압에서 로우 레벨 전압으로 변경되는 제1 타이밍(Tkb1)과 발광 제어 신호(EM[n])가 하이 레벨 전압에서 로우 레벨 전압으로 변경되는 제2 타이밍(Tkb2) 중 하나 이상을 포함할 수 있다.
제1 타이밍(Tkb1)은 제1 보상 캐패시터(C1)와 관련된 타이밍이고 제1 킥백일 발생될 수 있는 타이밍일 수 있다. 제2 타이밍(Tkb2)은 제2 보상 캐패시터(C2)와 관련된 타이밍이고 제2 킥백이 발생될 수 있는 타이밍일 수 있다. 제2 타이밍(Tkb2)은 제1 타이밍(Tkb1) 이후에 진행될 수 있다.
도 11을 참조하면, 제1 타이밍(Tkb1)은 센싱 기간(Tsen) 이후 제1 스캔 신호(SC1[n])의 전압 레벨이 변경되는 타이밍일 수 있다. 제2 타이밍(Tkb2)은 제1 타이밍(Tkb1) 이후 발광 제어 신호(EM[n])의 전압 레벨이 변경되는 타이밍일 수 있다.
제1 서브픽셀(SP1)이 제1 보상 캐패시터(C1)와 제2 보상 캐패시터(C2)를 모두 포함하는 경우, 제1 킥백과 제2 킥백이 모두 발생할 수 있다. 제1 서브픽셀(SP1)이 제1 보상 캐패시터(C1)만을 포함하는 경우, 제1 킥백만 발생할 수 있다. 제1 서브픽셀(SP1)이 제2 보상 캐패시터(C2)만을 포함하는 경우, 제2 킥백만 발생할 수 있다.
도 11을 참조하면, 구동 전압(ELVDD)은 구동 트랜지스터(DRT)의 소스 노드에 인가되는 전압일 수 있다. 구동 트랜지스터(DRT)의 소스 노드는 제1 노드(N1)에 해당할 수 있다.
도 11을 참조하면, 제1 킥백이 발생하는 제1 타이밍(Tkb1)에, 제1 스캔 신호(SC1[n])가 공급되는 제1 스캔 라인(SCL1[n])의 전압이 하이 레벨 전압(HIGH)에서 레벨 전압(LOW)으로 낮아짐에 따라, 제1 스캔 라인(SCL1[n])과 함께 제1 보상 캐패시터(C1)를 구성하는 제2 노드(N2)의 전압도 함께 하강할 수 있다. 여기서, 제2 노드(N2)의 전압 하강폭은 제1 스캔 신호(SC1[n])의 전압 변동폭(HIGH-LOW)에 따라 달라질 수 있다.
도 11을 참조하면, 제1 킥백에 의해 제2 노드(N2)의 낮아진 전압(Vn2_COMP)은 제1 킥백 게이트 전압(Vn2_C1)이 될 수 있다. 이에 따라, 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이(Vgs_COMP)는 제1 캑백 게이트-소스 전위차(Vgs_C1)가 될 수 있다.
도 11을 참조하면, 일반 영역(NA)의 제2 서브픽셀(SP2)은 제1 보상 캐패시터(C1)를 포함하지 않기 때문에 일반 영역(NA)의 제2 서브픽셀(SP2)에서는 제1 킥백이 발생할 수 없다. 이에 따라, 일반 영역(NA)의 제2 서브픽셀(SP2)을 구동할 때, 제2 서브픽셀(SP2) 내 제2 노드(N2)의 전압은 기준 게이트 전압(Vn2_REF)이고, 제2 서브픽셀(SP2) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이는 기준 게이트-소스 전위차(Vgs_REF)가 될 수 있다.
도 11을 참조하면, 제1 킥백이 발생한 경우, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이(Vgs_COMP)인 제1 캑백 게이트-소스 전위차(Vgs_C1)는, 제1 킥백이 발생하지 않은 경우, 제2 서브픽셀(SP2) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이인 기준 게이트-소스 전위차(Vgs_REF)보다 더욱 커질 수 있다.
도 11을 참조하면, 제1 킥백 이후 제2 킥백이 발생하는 제2 타이밍(Tkb2)에, 발광 제어 신호(EM[n])가 공급되는 발광 제어 라인(EML[n])의 전압이 하이 레벨 전압(HIGH)에서 레벨 전압(LOW)으로 낮아짐에 따라, 발광 제어 라인(EML[n])과 함께 제2 보상 캐패시터(C2)를 구성하는 제2 노드(N2)의 전압도 하강할 수 있다. 여기서, 제2 노드(N2)의 전압 하강폭은 발광 제어 신호(EM[n])의 전압 변동폭(HIGH-LOW)에 따라 달라질 수 있다.
제2 킥백에 의해 제1 서브픽셀(SP1) 내 제2 노드(N2)의 낮아진 전압(Vn2_COMP)은 제2 킥백 게이트 전압(Vn2_C1+C2)이 될 수 있다. 이에 따라, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이(Vgs_COMP)는 제2 캑백 게이트-소스 전위차(Vgs_C1+C2)가 될 수 있다.
도 11을 참조하면, 일반 영역(NA)의 제2 서브픽셀(SP2)은 제1 보상 캐패시터(C1)를 포함하지 않기 때문에 일반 영역(NA)의 제2 서브픽셀(SP2)에서는 제2 킥백이 발생할 수 없다. 따라서, 일반 영역(NA)의 제2 서브픽셀(SP2)을 구동할 때, 제2 서브픽셀(SP2) 내 제2 노드(N2)의 전압은 기준 게이트 전압(Vn2_REF)이고, 제2 서브픽셀(SP2) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이는 기준 게이트-소스 전위차(Vgs_REF)가 될 수 있다.
도 11을 참조하면, 제1 킥백 이후 제2 킥백이 연속해서 발생한 경우, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이(Vgs_COMP)인 제2 캑백 게이트-소스 전위차(Vgs_C1+C2)는, 제1 킥백과 제2 킥백이 모두 발생하지 않은 경우, 제2 서브픽셀(SP2) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이인 기준 게이트-소스 전위차(Vgs_REF)보다 더더욱 커질 수 있다.
한편, 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)과 일반 영역(NA)의 제2 서브픽셀(SP2)은 동일한 행에 배치될 수 있고, 동일한 열 또는 다른 열에 배치될 수 있다. 이 경우, 제1 서브픽셀(SP1)은 제1 데이터 라인(DL1)을 통해 제1 데이터 전압(Vdata1)을 공급받을 수 있고, 제2 서브픽셀(SP2)은 제2 데이터 라인(DL2) 또는 제1 데이터 라인(DL1)을 통해 제2 데이터 전압(Vdata2)을 공급받을 수 있다.
제1 데이터 전압(Vdata1)이 제2 데이터 전압(Vdata2)과 동일한 경우, 제1 서브픽셀(SP1)의 발광 기간(S8) 동안 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이(Vgs_COMP; Vgs_C1 또는 Vgs_C2 또는 Vgs_C1+C2)는, 제2 서브픽셀(SP2)의 발광 기간(S8) 동안 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이(Vgs_REF)보다 클 수 있다.
보상 캐패시터(C1, C2)가 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1) 내에 구성되고, 보상 캐패시터(C1, C2)에 의해 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압에 킥백이 발생됨으로써, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압의 전압 차이(Vgs_COMP; Vgs_C1 또는 Vgs_C2 또는 Vgs_C1+C2)가 커질 수 있다.
이에 따라, 제1 광학 영역(OA1)에 배치된 제1 서브픽셀(SP1)에 공급되는 제1 데이터 전압(Vdata1)이 일반 영역(NA)에 배치된 제2 서브픽셀(SP2)에 공급되는 제2 데이터 전압(Vdata2)과 동일하더라도, 제1 광학 영역(OA1)에 배치된 1개의 제1 서브픽셀(SP1)은 일반 영역(NA)에 배치된 1개의 제2 서브픽셀(SP2)보다 상대적으로 더 밝게 발광할 수 있다.
따라서, 단위면적당 서브픽셀 개수가 적은 제1 광학 영역(OA1)의 전체적인 휘도(Loa1)가 단위면적당 서브픽셀 개수가 많은 일반 영역(NA)의 전체적인 휘도(Lna)와 비슷한 수준이 될 수 있다. 즉, 제1 광학 영역(OA1)의 모든 제1 서브픽셀들(SP1)의 총 개수는 적지만, 제1 광학 영역(OA1)의 각 제1 서브픽셀(SP1)이 더욱 밝게 발광함으로써, 제1 광학 영역(OA1)의 전체적인 휘도(Loa1)가 일반 영역(NA)의 전체적인 휘도(Lna)와 비슷한 수준으로 밝아질 수 있다.
전술한 제1 휘도 편차 보상 방안에 따르면, 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)에 공급되는 제1 데이터 전압(Vdata1)이 일반 영역(NA)의 제2 서브픽셀(SP2)에 공급되는 제2 데이터 전압(Vdata2)과 동일하더라도, 제1 광학 영역(OA1)의 휘도(Loa1)와 일반 영역(NA)의 휘도(Lna) 간의 차이는 제1 데이터 전압(Vdata1)에 따른 제1 서브픽셀(SP1)의 휘도와 제2 데이터 전압(Vdata2)에 따른 제2 서브픽셀(SP2)의 휘도 간의 차이보다 작을 수 있다.
도 12는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1) 및 일반 영역(NA)에 차등적으로 적용되는 감마 곡선들(GAM1, GAM2)을 나타낸다.
도 12를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는, 제1 광학 영역(OA1) 및 일반 영역(NA) 간의 단위면적당 서브픽셀 개수(해상도)의 불균형으로 인한 제1 광학 영역(OA1) 및 일반 영역(NA) 간의 휘도 편차를 줄여주기 위하여, 구동 관점의 제2 휘도 편차 보상 방안을 제공할 수 있다.
제2 휘도 편차 보상 방안은 제1 광학 영역(OA1) 및 일반 영역(NA)에 대한 데이터 구동 시, 서로 다른 제1 감마 곡선(GAM1) 및 제2 감마 곡선(GAM2)을 적용하는 방안이다. 즉, 제2 휘도 편차 보상 방안에 따르면, 일반 영역(NA)의 제2 서브픽셀(SP2)에 대한 데이터 구동 시 사용되는 감마 곡선은 제2 감마 곡선(GAM2)이고, 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)에 대한 데이터 구동 시 사용되는 감마 곡선은 제2 감마 곡선(GAM2)과 다른 제1 감마 곡선(GAM1)일 수 있다.
제1 감마 곡선(GAM1)과 제2 감마 곡선(GAM2)을 포함하는 감마 곡선은 데이터 변화에 따라 휘도 변화를 정의할 수 있다. 여기서, 감마 곡선에서 X축 값인 데이터는 디스플레이 컨트롤러(240)가 데이터 구동 회로(220)로 공급하는 디지털 형태의 영상 데이터(Data)일 수 있다.
제1 감마 곡선(GAM1)에서의 데이터 변화량에 대한 휘도 변화량은 제2 감마 곡선(GAM2)에서의 데이터 변화량에 대한 휘도 변화량보다 클 수 있다. 예를 들어, 일반 영역(NA)에 대한 제2 감마 곡선(GAM2)를 적용하게 되면, 데이터가 기준 데이터 값(D0)에서 제1 데이티 값(Da)까지 변할 때, 휘도는 기준 휘도 값(L0)에서 제1 휘도 값(LL)까지 변할 수 있다. 이에 비해, 제1 광학 영역(OA1)에 대한 제1 감마 곡선(GAM1)를 적용하게 되면, 데이터가 기준 데이터 값(D0)에서 제1 데이티 값(Da)까지 변할 때, 휘도는 기준 휘도 값(L0)에서 제2 휘도 값(LH)까지 변할 수 있다.
도 12를 참조하면, 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)과 대응되는 제1 데이터와 일반 영역(NA)의 제2 서브픽셀(SP2)와 대응되는 제2 데이터가 동일한 제1 데이터 값(Da)인 구동 상황을 예로 든다.
여기서, 제1 서브픽셀(SP1)과 대응되는 제1 데이터는 디스플레이 컨트롤러(240)가 데이터 구동 회로(220)로 공급하는 디지털 형태의 영상 데이터일 수 있다. 데이터 구동 회로(220)는 제1 데이터를 아날로그 형태의 제1 데이터 전압(Vdata1)으로 변환하여 제1 데이터 라인(DL1)으로 출력할 수 있다. 제1 데이터 라인(DL1)으로 출력된 제1 데이터 전압(Vdata1)은 제1 서브픽셀(SP1)로 공급될 수 있다.
제2 서브픽셀(SP2)과 대응되는 제2 데이터는 디스플레이 컨트롤러(240)가 데이터 구동 회로(220)로 공급하는 디지털 형태의 영상 데이터일 수 있다. 데이터 구동 회로(220)는 제2 데이터를 아날로그 형태의 제2 데이터 전압(Vdata2)으로 변환하여 제2 데이터 라인(DL2)으로 출력할 수 있다. 제2 데이터 라인(DL2)으로 출력된 제2 데이터 전압(Vdata2)은 제2 서브픽셀(SP2)로 공급될 수 있다.
도 12를 참조하면, 전술한 구동 상황의 예시에서, 본 개시의 실시 예들에 따른 제2 휘도 편차 보상 방안에 따르면, 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)에 공급되는 제1 데이터 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)과 대응되는 제1 데이터와 일반 영역(NA)의 제2 서브픽셀(SP2)와 대응되는 제2 데이터가 동일한 제1 데이터 값(Da)이더라도, 제1 감마 곡선(GAM1)을 이용하여 데이터 구동이 진행된 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)의 휘도의 제2 휘도 값(LH)은, 제2 감마 곡선(GAM2)을 이용하여 데이터 구동이 진행된 일반 영역(NA)의 제2 서브픽셀(SP2) 의 휘도의 제1 휘도 값(LL)보다 높을 수 있다.
데이터 구동 회로(220)는 제1 감마 곡선(GAM1)을 이용하여, 제1 데이터 값(Da)을 갖는 제1 데이터를 제1 데이터 전압(Vdata1)으로 변환하여 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)과 연결된 제1 데이터 라인(DL1)으로 출력할 수 있다. 데이터 구동 회로(220)는 제2 감마 곡선(GAM2)을 이용하여, 제1 데이터 값(Da)을 갖는 제2 데이터를 제2 데이터 전압(Vdata2)으로 변환하여 일반 영역(NA)의 제2 서브픽셀(SP2)과 연결된 제2 데이터 라인(DL2)으로 출력할 수 있다.
도 12를 참조하면, 제2 감마 곡선(GMA2)을 참조하면, 일반 영역(NA)에서는 제2 서브픽셀(SP2)의 휘도가 제2 휘도 값(LH)이 되기 위해서는, 제2 서브픽셀(SP2)와 대응되는 제2 데이터가 제2 데이터 값(Db)이 되어야 한다.
이에 비해, 제1 감마 곡선(GMA1)을 참조하면, 제1 광학 영역(OA1)에서는 제1 서브픽셀(SP1)의 휘도가 제2 휘도 값(LH)가 되기 위해서는, 제1 서브픽셀(SP1)와 대응되는 제1 데이터가 제2 데이터 값(Db)보다 작은(낮은) 제1 데이터 값(Da)이 되어도 된다.
도 13a는 본 개시의 실시 예들에 따른 표시 장치(100)에서 제1 광학 영역(OA1)의 외곽 경계 영역(BA)에 제2 감마 곡선(GAM2)을 적용한 경우, 점등 실험 결과를 나타내고, 도 13b는 본 개시의 실시 예들에 따른 표시 장치(100)에서 제1 광학 영역(OA1)의 외곽 경계 영역(BA)에 제1 감마 곡선(GAM1)을 적용한 경우, 점등 실험 결과를 나타낸다.
도 13a 및 도 13b를 참조하면, 제1 광학 영역(OA1) 내 비 투과 영역에는 다수의 제1 서브픽셀들(SP1)이 배치될 수 있다. 전체가 비 투과 영역으로 되어 있는 일반 영역(NA)에는 다수의 제2 서브픽셀들(SP2)이 배치될 수 있다.
도 13a 및 도 13b를 참조하면, 일반 영역(NA)은 제1 광학 영역(OA1)의 외곽에 위치하는 경계 영역(BA)을 포함할 수 있다. 경계 영역(BA)은 제1 광학 영역(OA1)을 둘러싸는 영역일 수 있다. 경계 영역(BA)은 일반 영역(NA)에 포함되는 영역으로 간주되거나, 제1 광학 영역(OA1)에 포함되는 영역으로 간주되거나, 일반 영역(NA)과 제1 광학 영역(OA1) 사이에 위치하는 다른 영역으로 간주될 수도 있다.
본 명세서에서는, 설명의 편의를 위하여, 경계 영역(BA)에서의 단위면적당 서브픽셀 개수가 일반 영역(NA)에서의 단위면적당 서브픽셀 개수와 대응되므로, 경계 영역(BA)은 일반 영역(NA)에 포함되는 영역으로 간주한다. 또한, 본 명세서에서, 경계 영역(BA)이 일반 영역(NA)에 포함되지만, 경계 영역(BA)에 배치된 서브픽셀(SP)은 제3 서브픽셀(SP3)이라고 기재한다.
도 13a를 참조하면, 경계 영역(BA)에 배치된 제3 서브픽셀(SP3)에 대한 데이터 구동 시, 일반 영역(NA)에 대한 제2 감마 곡선(GAM2)을 적용하게 되면, 경계 영역(BA)의 제3 서브픽셀(SP3)의 휘도는 일반 영역(NA)의 제2 서브픽셀(SP2)의 휘도와 비슷할 수 있다.
전술한 휘도 편차 보상 방안에 의해, 일반 영역(NA)과 제1 광학 영역(OA1) 간의 휘도 편차는 줄어들 수 있다. 하지만, 전술한 휘도 편차 보상 방안은 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)의 휘도를 높여주는 접근 방식이므로, 휘도 편차 보상 방안에 따르면, 제1 광학 영역(OA1)에서 외곽에 위치하는 제1 서브픽셀들(SP1)의 휘도는 경계 영역(BA)에 배치된 제3 서브픽셀들(SP3) 중 제1 광학 영역(OA1)과 가장 인접한 제3 서브픽셀들(SP3)의 휘도보다 밝을 수 있다. 이에 따라, 제1 광학 영역(OA1)에서 외곽에 위치하는 제1 서브픽셀들(SP1)이 두드러져 보이는 현상이 발생할 수 있다.
도 13b를 참조하면, 경계 영역(BA)에 배치된 제3 서브픽셀(SP3)에 대한 데이터 구동 시, 제1 광학 영역(OA1)에 대한 제1 감마 곡선(GAM1)을 적용하게 되면, 경계 영역(BA)이 밝은 선으로 보이는 현상이 발생할 수 있다.
이러한 휘선 현상의 이유는 다음과 같다. 경계 영역(BA)에서의 단위면적당 서브픽셀 개수는 제1 광학 영역(OA1)에서의 단위면적당 서브픽셀 개수(Noa1)보다 많다. 하지만, 경계 영역(BA)의 제3 서브픽셀(SP3)에 대한 데이터 구동 시, 제1 광학 영역(OA1에 대한 제1 감마 곡선(GAM1)이 적용되기 때문에, 경계 영역(BA)에서의 각 제3 서브픽셀(SP3)의 휘도는 제1 광학 영역(OA1)의 제1 서브픽셀(SP1)의 휘도와 동등한 수준이 될 수 있다. 따라서, 경계 영역(BA)은 제1 광학 영역(OA1)과 일반 영역(NA)보다 눈에 띄게 밝은 선으로 보일 수 있다.
본 명세서에서는, 제1 광학 영역(OA1) 내 외곽 테두리 부분이 밝게 보이는 현상(도 13a)과, 제1 광학 영역(OA1)의 외곽에 위치하는 경계 영역(BA)이 밝게 보이는 현상(도 13b)을 합하여 경계 인지 현상 또는 경계 휘선 현상이라고 한다. 경계 인지 현상 또는 경계 휘선 현상은 화상 품질을 저하시키는 요인이 될 수 있다. 아래에서는, 본 개시의 실시 예들에 따른 경계 인지 현상 개선 방안을 설명한다.
도 14는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 영역(A1)에 배치된 제1 서브픽셀(SP1)의 등가 회로와 제3 영역(A3)에 배치된 제3 서브픽셀(SP3)의 등가 회로를 나타낸다.
도 14를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)의 표시 영역(DA)은 제1 영역(A1), 제1 영역(A1)을 둘러싸는 제2 영역(A2), 및 제1 영역(A1)과 제2 영역(A2) 사이에 위치하는 제3 영역(A3)을 포함할 수 있다.
도 14를 참조하면, 표시 영역(DA)에 배치된 다수의 서브픽셀들(SP)은 제1 영역(A1)에 배치되는 제1 서브픽셀(SP1), 제2 영역(A2)에 배치된 제2 서브픽셀(SP2), 및 제3 영역(A3)에 배치된 제3 서브픽셀(SP3)을 포함할 수 있다.
도 14를 참조하면, 제1 영역(A1)은 제1 광학 영역(OA1)에 포함될 수 있고, 제2 영역(A2)은 일반 영역(NA)에 포함될 수 있다. 제3 영역(A3)은 제1 광학 영역(OA1)의 외곽 경계 영역이고 일반 영역(NA)에 포함될 수 있다.
제1 광학 영역(OA1)에서의 단위면적당 서브픽셀 개수(Noa1)는 일반 영역(NA)에서의 단위면적당 서브픽셀 개수(Nna)보다 적을 수 있다. 즉, 제1 영역(A1)에서의 단위면적당 서브픽셀 개수(Noa1)는 제2 영역(A2)에서의 단위면적당 서브픽셀 개수(Nna)보다 적을 수 있다.
한편, 제1 광학 영역(OA1)에서의 단위면적당 서브픽셀 개수(Noa1)가 일반 영역(NA)에서의 단위면적당 서브픽셀 개수(Nna)와 동일한 경우, 제1 광학 영역(OA1)에서의 서브픽셀 크기는 일반 영역(NA)에서의 서브픽셀 크기보다 작을 수 있다.
예를 들어, 제1 광학 영역(OA1)의 모양은 원형, 반원형, 타원형, 반 타원형, 사각형, 또는 팔각형 등일 수 있다. 제1 광학 영역(OA1)의 모양은 이에 제한되지 않고 다양한 모양을 가질 수 있다.
도 14를 참조하면, 제1 서브픽셀(SP1), 제2 서브픽셀(SP2), 및 제3 서브픽셀(SP3) 각각은 주요 노드들로서 제1 노드(N1), 제2 노드(N2), 제3 노드(N3), 및 제4 노드(N4)를 포함할 수 있다.
제1 서브픽셀(SP1)은 제4 노드(N4)에 연결된 발광 소자(EP)와 발광 소자(ED)를 구동하기 위한 제1 픽셀 구동 회로(PDC1)를 포함할 수 있다. 제1 픽셀 구동 회로(PDC1)는 제2 노드(N2)의 전압에 의해 제어되며 발광 소자(EP)를 구동하기 위한 구동 트랜지스터(DRT)를 포함할 수 있다.
제2 서브픽셀(SP2)은 제4 노드(N4)에 연결된 발광 소자(EP)와 발광 소자(ED)를 구동하기 위한 제2 픽셀 구동 회로(PDC2)를 포함할 수 있다. 제2 픽셀 구동 회로(PDC2)는 제2 노드(N2)의 전압에 의해 제어되며 발광 소자(EP)를 구동하기 위한 구동 트랜지스터(DRT)를 포함할 수 있다.
제3 서브픽셀(SP3)은 제4 노드(N4)에 연결된 발광 소자(EP)와 발광 소자(ED)를 구동하기 위한 제3 픽셀 구동 회로(PDC3)를 포함할 수 있다. 제3 픽셀 구동 회로(PDC3)는 제2 노드(N2)의 전압에 의해 제어되며 발광 소자(EP)를 구동하기 위한 구동 트랜지스터(DRT)를 포함할 수 있다.
제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1), 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2), 및 제3 서브픽셀(SP3)의 제3 픽셀 구동 회로(PDC3) 각각은 제1 스캔 라인(SCL1[n])을 통해 공급되는 제1 스캔 신호(SC1[n])에 의해 제어되며 제2 노드(N2)와 제3 노드(N3) 간의 연결을 제어하기 위한 제1 트랜지스터(T1)를 더 포함할 수 있다.
제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1), 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2), 및 제3 서브픽셀(SP3)의 제3 픽셀 구동 회로(PDC3) 각각은 발광 제어 라인(EML[n])을 통해 공급되는 발광 제어 신호(EM[n])에 의해 제어되며 제1 노드(N1)와 구동 전압 라인(DVL) 간의 연결을 제어하기 위한 제2 트랜지스터(T2)를 더 포함할 수 있다.
제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1), 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2), 및 제3 서브픽셀(SP3)의 제3 픽셀 구동 회로(PDC3) 각각은 발광 제어 신호(EM[n])에 의해 제어되며 제3 노드(N3)와 제4 노드(N4) 간의 연결을 제어하기 위한 제3 트랜지스터(T3)를 더 포함할 수 있다.
도 14를 참조하면, 제1 영역(A1)에 배치된 제1 서브픽셀(SP1)은 휘도 편차 보상 구조로서, 제2 노드(N2)와 제1 스캔 라인(SCL1[n]) 간의 제1 보상 캐패시터(C1) 및 제2 노드(N2)와 발광 제어 라인(EML[n]) 간의 제2 보상 캐패시터(C2) 중 적어도 하나를 포함할 수 있다.
도 14를 참조하면, 제3 영역(A3)에 배치된 제3 서브픽셀(SP3)은 경계 인지 현상 개선 구조로서, 제3 서브픽셀(SP3)은 제2 노드(N2)와 제1 스캔 라인(SCL1[n]) 간의 제3 보상 캐패시터(C3) 및 제2 노드(N2)와 발광 제어 라인(EML[n]) 간의 제4 보상 캐패시터(C4) 중 적어도 하나를 포함할 수 있다.
도 14를 참조하면, 제2 영역(A2)에 배치된 제2 서브픽셀(SP2)은 휘도 편차 보상 구조 및 경계 인지 현상 개선 구조를 포함하지 않는다. 즉, 일반 영역(NA)에 배치된 제2 서브픽셀(SP2)은, 제2 노드(N2)와 제1 스캔 라인(SCL1[n]) 간의 보상 캐패시터 및 제2 노드(N2)와 발광 제어 라인(EML[n]) 간의 보상 캐패시터를 포함하지 않다. 다시 말해, 일반 영역(NA)에 배치된 제2 서브픽셀(SP2)에서는, 제2 노드(N2)와 제1 스캔 라인(SCL1[n])이 중첩되지 않고, 제2 노드(N2)와 발광 제어 라인(EML[n])은 중첩되지 않는다.
도 14를 참조하면, 제1 스캔 라인(SCL1[n])은, 제2 영역(A2) 내 제2 노드(N2)에 대응되는 제2 연결 패턴과 중첩되지 않고, 제3 영역(A3) 내 제2 노드(N2)에 대응되는 제3 연결 패턴과 중첩될 수 있고, 제1 영역(A2) 내 제2 노드(N2)에 대응되는 제1 연결 패턴과 중첩될 수 있다.
도 14를 참조하면, 발광 제어 라인(EML[n])은, 제2 영역(A2) 내 제2 노드(N2)와 중첩되지 않고, 제3 영역(A3) 내 제2 노드(N2)와 중첩될 수 있고, 제1 영역(A2) 내 제2 노드(N2)와 중첩될 수 있다.
여기서, 제1 스캔 라인(SCL1[n])은 하나의 신호 배선 메탈일 수도 있고, 둘 이상의 신호 배선 메탈로 구성될 수도 있다. 발광 제어 라인(EML[n])은 하나의 신호 배선 메탈일 수도 있고, 둘 이상의 신호 배선 메탈로 구성될 수도 있다. 제2 노드(N2)는 전기적인 노드로서, 하나의 전극 패턴일 수도 있고, 전기적으로 연결된 둘 이상의 전극 패턴으로 구성될 수도 있으며, 물리적인 전극이 아닌 등 전위의 지점(위치)을 의미할 수도 있다.
제1 보상 캐패시터(C1)의 캐패시턴스는 제3 보상 캐패시터(C3)의 캐패시턴스 이상이거나(C1≥C3), 제2 보상 캐패시터(C2)의 캐패시턴스는 제4 보상 캐패시터(C4)의 캐패시턴스 이상이거나(C2≥C4), 제1 보상 캐패시터(C1) 및 제2 보상 캐패시터(C2)의 합성 캐패시턴스(C1+C2)는 제3 보상 캐피시터 및 제4 보상 캐패시터(C4)의 합성 캐패시턴스(C3+C4) 이상일 수 있다(C1+C2≥C3+C4).
전술한 바와 같이, 제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1), 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2), 및 제3 서브픽셀(SP3)의 제3 픽셀 구동 회로(PDC3) 각각은, 제1 노드(N1)와 제1 데이터 라인(DL1) 간의 연결을 제어하는 제4 트랜지스터(T4), 제3 노드(N3) 또는 제2 노드(N2)와 제1 초기화 라인(IVL) 간의 연결을 제어하는 제5 트랜지스터(T5), 제4 노드(N4)와 제2 초기화 라인(VARL) 간의 연결을 제어하는 제6 트랜지스터(T6), 제2 노드(N2)와 구동 전압 라인(DVL) 간의 스토리지 캐패시터(Cst)를 더 포함할 수 있다.
예를 들어, 제1 트랜지스터(T1)는 n 타입의 트랜지스터일 수 있다. 이에 따라, 제2 노드(N2)에 대한 제1 킥백이 가능해질 수 있다.
또한, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 p 타입의 트랜지스터일 수 있다. 이에 따라, 제2 노드(N2)에 대한 제2 킥백이 가능해질 수 있다.
도 15는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 영역(A1)에 배치된 제1 서브픽셀(SP1)의 구동 타이밍 다이어그램과 제3 영역(A3)에 배치된 제3 서브픽셀(SP3)의 구동 타이밍 다이어그램을 나타낸다.
도 15에 도시된 구동 타이밍 다이어그램은, 제3 서브픽셀(SP3)에서의 제2 노드(N2)에 대한 전압 변화 그래프를 더 포함하고 있을 뿐, 도 11의 구동 타이밍 다이어그램과 기본적으로 동일하다. 따라서, 도 11의 구동 타이밍 다이어그램과 동일한 부분에 대한 설명은 생략한다.
도 15를 참조하면, 제1 타이밍(Tkb1)에 제1 스캔 신호(SC1[n])가 턴-온 레벨 전압인 하이 레벨 전압(HIGH)에서 턴-오프 레벨 전압인 로우 레벨 전압(LOW)으로 변경될 때, 제1 타이밍(Tkb1)에서의 제1 스캔 신호(SC1[n])의 전압 변동에 따라, 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압이 제1 타이밍(Tkb1)에서 변동될 수 있고, 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압이 제1 타이밍(Tkb1)에서 변동될 수 있다.
제1 타이밍(Tkb1)에서 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압 변동폭(Vkb1_SP1=Vn2_REF - Vn2_C1)은 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압 변동폭(Vkb1_SP3=Vn2_REF - Vn2_C3) 이상일 수 있다.
더 구체적으로, 제1 타이밍(Tkb1)에 제1 스캔 신호(SC1[n])가 턴-온 레벨 전압에서 턴-오프 레벨 전압(로우 레벨 전압)으로 변경될 때, 제1 타이밍(Tkb1)에서의 제1 스캔 신호(SC1[n])의 전압 변동에 따라, 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압은 기준 게이트 전압(Vn2_REF)에서 제1 보상 캐패시터(C1)에 의한 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C1)으로 변동될 수 있고, 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압은 기준 게이트 전압(Vn2_REF)에서 제3 보상 캐패시터(C3)에 의한 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C3)으로 변동될 수 있다.
제1 타이밍(Tkb1)에서 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압 변동폭(Vkb1_SP1)은 기준 게이트 전압(Vn2_REF)과 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C1) 간의 전압 차이(Vn2_REF-Vn2_C1)일 수 있다.
제1 타이밍(Tkb1)에서 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압 변동폭(Vkb1_SP3)은 기준 게이트 전압(Vn2_REF)과 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C3) 간의 전압 차이(Vn2_REF-Vn2_C3)일 수 있다.
제1 타이밍(Tkb1)에서, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이인 게이트-소스 전위차(Vgs_COMP_SP1)는 구동 트랜지스터(DRT)의 게이트 전압(제2 노드(N2)의 전압)인 제1 킥백 게이트 전압(Vn2_C1)과 구동 트랜지스터(DRT)의 소스 전압(제1 노드(N1)의 전압)인 구동 전압(ELVDD) 간의 전압 차이(ELVDD- Vn2_C1)일 수 있다.
제1 타이밍(Tkb1)에서, 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이인 게이트-소스 전위차(Vgs_COMP_SP3)는 구동 트랜지스터(DRT)의 게이트 전압(제2 노드(N2)의 전압)인 제1 킥백 게이트 전압(Vn2_C3)과 구동 트랜지스터(DRT)의 소스 전압(제1 노드(N1)의 전압)인 구동 전압(ELVDD) 간의 전압 차이(ELVDD- Vn2_C3)일 수 있다.
제1 타이밍(Tkb1)에서, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP1)와 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP3)는 기준 게이트-소스 전위차(Vgs_REF)보다 클 수 있다.
제1 타이밍(Tkb1)에서, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP1)는 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP3) 이상일 수 있다.
도 15를 참조하면, 제1 타이밍(Tkb1)에 제1 스캔 신호(SC1[n])가 턴-온 레벨 전압인 하이 레벨 전압(HIGH)에서 턴-오프 레벨 전압인 로우 레벨 전압(LOW)으로 변동되고, 제1 타이밍(Tkb1)보다 늦은 제2 타이밍(Tkb2)에 발광 제어 신호(EM[n])가 턴-오프 레벨 전압인 하이 레벨 전압(HIGH)에서 턴-온 레벨 전압인 로우 레벨 전압(LOW)으로 변경될 수 있다.
도 15를 참조하면, 제2 타이밍(Tkb2)에서의 발광 제어 신호(EM[n])의 전압 변동에 따라, 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압이 제2 타이밍(Tkb2)에서 변동될 수 있고, 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압이 제2 타이밍(Tkb2)에서 변동될 수 있다.
도 15를 참조하면, 제2 타이밍(Tkb2)에서, 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압 변동폭(Vkb2_SP1=Vn2_C1 - Vn2_C1+C2)은 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압의 변동폭(Vkb2_SP3=Vn2_C3 - Vn2_C3+C4) 이상일 수 있다.
더 구체적으로, 제2 타이밍(Tkb2)에서의 발광 제어 신호(EM[n])의 전압 변동에 따라, 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압은 제1 보상 캐패시터(C1)에 의한 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C1)에서 제2 보상 캐패시터(C2)에 의한 제2 킥백에 따른 제2 킥백 게이트 전압(Vn2_C1+C2)으로 다시 변동될 수 있고, 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압은 제3 보상 캐패시터(C3)에 의한 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C3)에서 제4 보상 캐패시터(C4)에 의한 제2 킥백에 따른 제2 킥백 게이트 전압(Vn2_C4+C4)으로 다시 변동될 수 있다.
제2 타이밍(Tkb2)에서, 제1 서브픽셀(SP1) 내 제2 노드(N2)의 전압 변동폭(Vkb2_SP1)은 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C1)과 제2 킥백에 따른 제2 킥백 게이트 전압(Vn2_C1+C2) 간의 전압 차이(Vn2_C1-Vn2_C1+C2)일 수 있다.
제2 타이밍(Tkb2)에서, 제3 서브픽셀(SP3) 내 제2 노드(N2)의 전압 변동폭(Vkb2_SP3)은, 제1 킥백에 따른 제1 킥백 게이트 전압(Vn2_C3)과 제2 킥백에 따른 제2 킥백 게이트 전압(Vn2_C3+C4) 간의 전압 차이(Vn2_C3-Vn2_C3+C4)일 수 있다.
제2 타이밍(Tkb2)에서, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이인 게이트-소스 전위차(Vgs_COMP_SP1)는 구동 트랜지스터(DRT)의 게이트 전압(제2 노드(N2)의 전압)인 제2 킥백 게이트 전압(Vn2_C1+C2)과 구동 트랜지스터(DRT)의 소스 전압(제1 노드(N1)의 전압)인 구동 전압(ELVDD) 간의 전압 차이(ELVDD- Vn2_C1+C2)일 수 있다.
제2 타이밍(Tkb2)에서, 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이인 게이트-소스 전위차(Vgs_COMP_SP3)는 구동 트랜지스터(DRT)의 게이트 전압(제2 노드(N2)의 전압)인 제2 킥백 게이트 전압(Vn2_C3+C4)과 구동 트랜지스터(DRT)의 소스 전압(제1 노드(N1)의 전압)인 구동 전압(ELVDD) 간의 전압 차이(ELVDD- Vn2_C3+C4)일 수 있다.
제2 타이밍(Tkb2)에서, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP1)와 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP3)는 기준 게이트-소스 전위차(Vgs_REF)보다 클 수 있다.
제2 타이밍(Tkb2)에서, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP1)는 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트-소스 전위차(Vgs_COMP_SP3) 이상일 수 있다.
도 15를 참조하면, 제1 서브픽셀(SP1)의 발광 기간 동안 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이는 제1 게이트-소스 전위차(Vgs_COMP_SP1, 예: Vgs_C1+C2)일 수 있다.
제2 서브픽셀(SP2)의 발광 기간 동안 제2 서브픽셀(SP2) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이는 제2 게이트-소스 전위차(Vgs_REF)일 수 있다.
제3 서브픽셀(SP3)의 발광 기간 동안 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이는 제3 게이트-소스 전위차(Vgs_COMP_SP3, 예: Vgs_C3+C4)일 수 있다.
도 15를 참조하면, 제1 서브픽셀(SP1)에 공급되는 제1 데이터 전압(Vdata1), 제2 서브픽셀(SP2)에 공급되는 제2 데이터 전압(Vdata2), 및 제3 서브픽셀(SP3)에 공급되는 제3 데이터 전압(Vdata3)이 동일한 경우, 제1 서브픽셀(SP1)의 구동 트랜지스터(DRT)의 제1 게이트-소스 전위차(Vgs_COMP_SP1)는 제2 서브픽셀(SP2)의 구동 트랜지스터(DRT)의 제2 게이트-소스 전위차(Vgs_REF) 보다 클 수 있고, 제1 서브픽셀(SP1)의 구동 트랜지스터(DRT)의 제1 게이트-소스 전위차(Vgs_COMP_SP1)는 제3 서브픽셀(SP3)의 구동 트랜지스터(DRT)의 제3 게이트-소스 전위차(Vgs_COMP_SP3) 이상일 수 있다.
구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이가 증가할수록, 구동 트랜지스터(DRT)가 발광 소자(ED)로 공급하는 구동 전류가 증가할 수 있고, 이에 따라, 발광 소자(ED)는 더욱 밝게 발광할 수 있다. 즉, 구동 트랜지스터(DRT)의 게이트 전압과 소스 전압 간의 전압 차이가 증가할수록, 해당 서브픽셀(SP)의 휘도는 높아질 수 있다.
도 15를 참조하면, 제1 서브픽셀(SP1)에 공급되는 제1 데이터 전압(Vdata1), 제2 서브픽셀(SP2)에 공급되는 제2 데이터 전압(Vdata2), 및 제3 서브픽셀(SP3)에 공급되는 제3 데이터 전압(Vdata3)이 동일한 경우, 제1 서브픽셀(SP1)의 휘도는 제2 서브픽셀(SP2)의 휘도 보다 높고, 제1 서브픽셀(SP1)의 휘도는 제3 서브픽셀(SP3)의 휘도 이상일 수 있다.
한편, 도 10 및 도 14에 예시된 서브 픽셀들(SP1, SP2, SP3)은 7개의 트랜지스터(DRT, T1~T6)를 포함하는데, 7개의 트랜지스터(DRT, T1~T6)의 액티브 층들(또는 소스/드레인/게이트 전극)은 모두 동일한 층에 형성될 수도 있거나, 7개의 트랜지스터(DRT, T1~T6) 중 적어도 일부 트랜지스터의 액티브 층들(또는 소스/드레인/게이트 전극)은 나머지 트랜지스터의 액티브 층들(또는 소스/드레인/게이트 전극)과 다른 층에 형성될 수도 있다.
예를 들어, 7개의 트랜지스터(DRT, T1~T6)의 액티브 층들(또는 소스/드레인/게이트 전극)이 모두 동일한 층에 배치되는 경우, 7개의 트랜지스터(DRT, T1~T6)의 액티브 층들은 저온 폴리 실리콘(LTPS: Low Temperature Poly Silicon) 반도체 또는 산화물(Oxide) 반도체를 포함할 수 있다.
예를 들어, 7개의 트랜지스터(DRT, T1~T6) 중 적어도 일부의 트랜지스터의 액티브 층은 제1 층에 배치되고, 나머지 트랜지스터의 액티브 층은 제1층보다 높은 제2 층에 배치될 수 있다. 예를 들어, 제1 층에 배치되는 액티브 층은 저온 폴리 실리콘(LTPS) 반도체를 포함하고, 제2 층에 배치되는 액티브 층은 산화물(Oxide) 반도체를 포함할 수 있다. 다른 예를 들어, 제1 층에 배치되는 액티브 층은 산화물(Oxide) 반도체를 포함하고, 제2 층에 배치되는 액티브 층은 저온 폴리 실리콘(LTPS) 반도체를 포함할 수 있다.
도 16a 내지 도 16c는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 내지 제3 영역(A1, A2, A3)에 차등적으로 적용되는 제1 내지 제3 감마 곡선(GAM1, GAM2, GAM3)을 나타낸다.
도 16a 내지 도 16c를 참조하면, 제1 영역(A1)에 대응되는 제1 감마 곡선(GAM1)은 제2 영역(A2)에 대응되는 제2 감마 곡선(GAM2)과 다를 수 있다.
도 16a 내지 도 16c를 참조하면, 제1 서브픽셀(SP1)와 대응되는 제1 데이터와 제2 서브픽셀(SP2)와 대응되는 제2 데이터가 동일한 경우, 제2 감마 곡선(GAM2)에 따른 제2 서브픽셀(SP2)의 휘도는 제2 휘도 값을 갖고, 제1 감마 곡선(GAM1)에 따른 제1 서브픽셀(SP1)의 휘도는 제2 휘도 값보다 높은 제1 휘도 값을 가질 수 있다.
이에 따라, 제1 영역(A1)을 포함하는 제1 광학 영역(OA1)은, 단위면적당 서브픽셀 개수가 적더라도 제1 영역(A1)을 포함하는 제1 광학 영역(OA1)애 포함된 각 제1 서브픽셀(SP1)이 더 밝게 발광하기 때문에, 제2 영역(A2)을 포함하는 일반 영역(NA1)의 휘도와 비슷한 수준의 휘도를 가질 수 있다.
도 16a를 참조하면, 제3 영역(A3)에 대응되는 제3 감마 곡선(GAM3)은 제2 감마 곡선(GAM2)과 동일할 수 있다. 이 경우, 제3 영역(A3)에 배치된 m개의 제3 서브픽셀(SP3) 중 k개의 제3 서브픽셀(SP3) 각각에 제3 보상 캐패시터(C3) 및 제4 보상 캐패시터(C4) 중 적어도 하나를 포함할 수 있다. 여기서, m은 2 이상의 자연수이고, k는 m 이하일 수 있다.
도 16b를 참조하면, 제3 영역(A3)에 대응되는 제3 감마 곡선(GAM3)은 제1 감마 곡선(GAM1)과 동일할 수 있다. 이 경우, 제3 영역(A3)에 배치된 m개의 제3 서브픽셀(SP3) 중 p개의 제3 서브픽셀(SP3) 각각에 제3 보상 캐패시터(C3) 및 제4 보상 캐패시터(C4) 중 적어도 하나를 포함할 수 있다. 여기서, m은 2 이상의 자연수이고, p는 k이하이거나 k미만일 수 있다.
도 16c를 참조하면, 제3 영역(A3)에 대응되는 제3 감마 곡선(GAM3)은 제1 감마 곡선(GAM1) 및 제2 감마 곡선(GAM2)과 다를 수 있다. 이 경우, 제3 영역(A3)에 배치된 m개의 제3 서브픽셀(SP3) 중 q개의 제3 서브픽셀(SP3) 각각에 제3 보상 캐패시터(C3) 및 제4 보상 캐패시터(C4) 중 적어도 하나를 포함할 수 있다. 여기서, m은 2 이상의 자연수이고, q는 k이하이거나 k미만일 수 있다.
전술한 바와 같이, 본 개시의 실시 예들은, 제1 광학 영역(OA1)과 일반 영역(NA) 간의 휘도 편차 보상뿐만 아니라, 경계 영역(BA)인 제3 영역(A3)에 따른 경계 인지 현상 개선을 더 고려하는 경우, 제1 휘도 편차 보상 방안의 보상 캐패시터 차별화 적용 기법을 제3 영역(A3)의 제3 서브픽셀(SP3)에도 확대 적용되고, 제2 휘도 편차 보상 방안의 감마 곡선 차별화 적용 기법이 제3 영역(A3)의 제3 서브픽셀(SP3)에도 확대 적용된다.
아래에서는, 제1 광학 영역(OA1)인 제1 영역(A1) 내 비 투과 영역(NTA)에서 보상 캐패시터 구조가 적용된 제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1)의 평면 구조를 도 17a 및 도 17b를 참조하여 설명한다. 일반 영역(NA)에 포함되는 제2 영역(A2)에서 보상 캐패시터 구조가 적용되지 않은 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2)의 평면 구조를 도 18a 및 도 18b를 참조하여 설명한다. 경계 영역(BA)인 제3 영역(A3)에서 보상 캐패시터 구조가 적용된 제3 서브픽셀(SP3)의 제3 픽셀 구동 회로(PDC3)의 평면 구조를 도 19a 및 도 19b를 참조하여 설명한다.
도 17a는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 영역(A1)의 평면도이고, 도 17b는 도 17a의 제1 영역(A1)에서의 하나의 제1 픽셀 구동 회로(PDC1)의 영역에 대한 평면도이다. 도 18a는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제2 영역(A2)의 평면도이고, 도 18b는 도 18a의 제2 영역(A2)에서의 하나의 제2 픽셀 구동 회로(PDC2)의 영역에 대한 평면도이다. 도 19a는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제3 영역(A3)의 평면도이고, 도 19b는 도 19a의 제3 영역(A3)에서의 하나의 제3 픽셀 구동 회로(PDC3)의 영역에 대한 평면도이다.
도 17a 및 도 17b를 참조하면, 제1 광학 영역(OA1)인 제1 영역(A1) 내 비 투과 영역(NTA)에 배치되는 각 제1 서브픽셀(SP1)의 제1 픽셀 구동 회로(PDC1)는, 제2 노드(N2)와 대응되는 제1 연결 패턴(CP1), 제1 연결 패턴(CP1)과 제1 스캔 라인(SCL1[n]) 간의 제1 보상 캐패시터(C1), 및 제1 연결 패턴(CP1)과 발광 제어 라인(EML[n]) 간의 제2 보상 캐패시터(C2)를 포함할 수 있다.
제1 광학 영역(OA1)인 제1 영역(A1) 내 비 투과 영역(NTA)에 배치된 복수의 제1 서브픽셀들(SP1)의 제1 픽셀 구동 회로들(PDC1)의 각 영역에는, 구동 트랜지스터(DRT) 및 스토리지 캐패시터(Cst)가 배치될 수 있다.
각 구동 트랜지스터(DRT)는 제1 노드(N1)와 대응되는 소스 전극(En1), 제3 노드(N3)과 대응되는 드레인 전극(En3), 제2 노드(N2)와 대응되며 게이트 전극 역할을 하는 연결 패턴(CP), 및 액티브 층(ACT)을 포함할 수 있다. 스토리지 캐패시터(Cst)는 제2 노드(N2)와 구동 전압 라인(DVL) 사이에 형성될 수 있다.
제1 연결 패턴(CP1)과 제1 스캔 라인(SCL1[n])이 중첩됨에 따라, 제1 보상 캐패시터(C1)가 형성될 수 있다. 제1 보상 캐패시터(C1)의 캐패시턴스는 제1 연결 패턴(CP1)과 제1 스캔 라인(SCL1[n])의 중첩 면적에 비례할 수 있다.
제1 보상 캐패시터(C1)의 캐패시턴스를 크게 해주기 위하여, 제1 스캔 라인(SCL1[n])은 제1 서브픽셀(SP1)의 영역에서 제1 연결 패턴(CP1)과 중첩되는 제1 보상 돌출부(PRP1)를 포함할 수 있다.
제1 연결 패턴(CP1)과 발광 제어 라인(EML[n])이 중첩됨에 따라, 제1 보상 캐패시터(C1)가 형성될 수 있다. 제1 보상 캐패시터(C1)의 캐패시턴스는 제1 연결 패턴(CP1)과 발광 제어 라인(EML[n])의 중첩 면적에 비례할 수 있다.
제2 보상 캐패시터(C2)의 캐패시턴스를 크게 해주기 위하여, 발광 제어 라인(EML[n])은 제1 서브픽셀(SP1)의 영역에서 제1 연결 패턴(CP1)과 중첩되는 제2 보상 돌출부(PRP2)를 포함할 수 있다.
제1 연결 패턴(CP1)은 제1 서브픽셀(SP1)의 영역에서 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 액티브 층(ACT)과 교차할 수 있다.
제1 연결 패턴(CP1)은 제1 보상 돌출부(PRP1)와 중첩되는 제1 부분 연결 패턴(CP1-1)과 제2 보상 돌출부(PRP2)와 중첩되는 제2 부분 연결 패턴(CP1-2)을 포함할 수 있다.
제1 부분 연결 패턴(CP1-1)과 제2 부분 연결 패턴(CP1-2)은 서로 다른 층에 위치하며 제1 컨택홀(CNT1_N2)을 통해 전기적으로 연결될 수 있다.
도 18a 및 도 18b를 참조하면, 일반 영역(NA)에 포함되는 제2 영역(A2)에 배치된 각 제2 서브픽셀(SP2)의 제2 픽셀 구동 회로(PDC2)는, 제2 노드(N2)와 대응되는 제2 연결 패턴(CP2)을 포함할 수 있다.
일반 영역(NA)에 포함되는 제2 영역(A2)에 배치된 복수의 제2 서브픽셀들(SP2)의 제2 픽셀 구동 회로들(PDC2)의 각 영역에는, 구동 트랜지스터(DRT) 및 스토리지 캐패시터(Cst)가 배치될 수 있다. 제2 영역(A2)은 비 투과 영역(NTA)일 수 있다.
각 구동 트랜지스터(DRT)는 제1 노드(N1)와 대응되는 소스 전극(En1), 제3 노드(N3)과 대응되는 드레인 전극(En3), 제2 노드(N2)와 대응되며 게이트 전극 역할을 하는 연결 패턴(CP), 및 액티브 층(ACT)을 포함할 수 있다. 스토리지 캐패시터(Cst)는 제2 노드(N2)와 구동 전압 라인(DVL) 사이에 형성될 수 있다.
제2 연결 패턴(CP2)과 제1 스캔 라인(SCL1[n])은 중첩되지 않는다. 이에 따라, 제2 서브픽셀(SP2)에서는 제2 연결 패턴(CP2)과 제1 스캔 라인(SCL1[n]) 간의 보상 캐패시터가 형성되지 않는다.
제2 연결 패턴(CP2)과 발광 제어 라인(EML[n])은 중첩되지 않는다. 이에 따라, 제2 서브픽셀(SP2)에서는 제2 연결 패턴(CP2)과 발광 제어 라인(EML[n]) 간의 보상 캐패시터가 형성되지 않는다.
도 19a 및 도 19b를 참조하면, 경계 영역(BA)인 제3 영역(A3)에서 보상 캐패시터 구조가 적용된 각 제3 서브픽셀(SP3)의 제3 픽셀 구동 회로(PDC3)은 제2 노드(N2)와 대응되는 제3 연결 패턴(CP3), 제3 연결 패턴(CP3)과 제1 스캔 라인(SCL1[n]) 간의 제3 보상 캐패시터(C3), 및 제3 연결 패턴(CP3)과 발광 제어 라인(EML[n]) 간의 제4 보상 캐패시터(C4)를 포함할 수 있다.
제1 광학 영역(OA1)의 외곽 경계 영역(BA)인 제3 영역(A3)에 배치된 복수의 제3 서브픽셀들(SP3)의 제3 픽셀 구동 회로들(PDC3)의 각 영역에는, 구동 트랜지스터(DRT) 및 스토리지 캐패시터(Cst)가 배치될 수 있다. 제3 영역(A3)은 비 투과 영역(NTA)일 수 있다.
각 구동 트랜지스터(DRT)는 제1 노드(N1)와 대응되는 소스 전극(En1), 제3 노드(N3)과 대응되는 드레인 전극(En3), 제2 노드(N2)와 대응되며 게이트 전극 역할을 하는 연결 패턴(CP), 및 액티브 층(ACT)을 포함할 수 있다. 스토리지 캐패시터(Cst)는 제2 노드(N2)와 구동 전압 라인(DVL) 사이에 형성될 수 있다.
제3 연결 패턴(CP3)과 제1 스캔 라인(SCL1[n])이 중첩됨에 따라, 제3 보상 캐패시터(C3)가 형성될 수 있다. 제3 보상 캐패시터(C3)의 캐패시턴스는 제3 연결 패턴(CP3)과 제1 스캔 라인(SCL1[n])의 중첩 면적에 비례할 수 있다.
제3 보상 캐패시터(C3)의 캐패시턴스를 크게 해주기 위하여, 제1 스캔 라인(SCL1[n])은 제3 서브픽셀(SP3)의 영역에서 제3 연결 패턴(CP3)과 중첩되는 제3 보상 돌출부(PRP3)를 포함할 수 있다.
제3 연결 패턴(CP3)과 발광 제어 라인(EML[n])이 중첩됨에 따라, 제4 보상 캐패시터(C4)가 형성될 수 있다. 제4 보상 캐패시터(C4)의 캐패시턴스는 제3 연결 패턴(CP3)과 발광 제어 라인(EML[n])의 중첩 면적에 비례할 수 있다.
제4 보상 캐패시터(C4)의 캐패시턴스를 크게 해주기 위하여, 발광 제어 라인(EML[n])은 제3 서브픽셀(SP3)의 영역에서 제3 연결 패턴(CP3)과 중첩되는 제4 보상 돌출부(PRP4)를 포함할 수 있다.
제3 연결 패턴(CP3)은 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 액티브 층(ACT)과 교차할 수 있다.
제3 연결 패턴(CP3)은 제3 보상 돌출부(PRP3)와 중첩되는 제3 부분 연결 패턴(CP3-1)과 제4 보상 돌출부(PRP4)와 중첩되는 제4 부분 연결 패턴(CP3-2)을 포함할 수 있다.
제3 부분 연결 패턴(CP3-1)과 제4 부분 연결 패턴(CP3-2)은 서로 다른 층에 위치하며 제3 컨택홀(CNT3_N2)을 통해 전기적으로 연결될 수 있다.
제3 보상 캐패시터(C3)의 캐패시턴스는 제1 보상 캐패시터(C1)의 캐패시턴스 이하일 수 있다. 제3 연결 패턴(CP3)과 제1 스캔 라인(SCL1[n]) 간의 중첩 면적은 제1 연결 패턴(CP1)과 제1 스캔 라인(SCL1[n]) 간의 중첩 면적 이하일 수 있다.
제4 보상 캐패시터(C4)의 캐패시턴스는 제2 보상 캐패시터(C2)의 캐패시턴스 이하일 수 있다. 제3 연결 패턴(CP3)과 발광 제어 라인(EML[n]) 간의 중첩 면적은 제1 연결 패턴(CP1)과 발광 제어 라인(EML[n]) 간의 중첩 면적 이하일 수 있다.
아래에서는, 이상에서 설명한 본 개시의 실시 예들에 따른 표시 장치(100)에 대하여 간략하게 다시 설명한다. 본 개시의 실시 예들에 따른 표시 장치(100)는 영상 표시를 위한 표시 영역(DA)을 포함하는 기판(SUB), 기판(SUB) 상에 배치되는 다수의 게이트 라인들(GL), 및 표시 영역(DA)에 배치된 다수의 서브픽셀들(SP)을 포함할 수 있다.
표시 영역(DA)은 제1 영역(A1), 제2 영역(A2), 및 제3 영역(A3)을 포함할 수 있다. 제2 영역(A2)은 제1 영역(A1)을 둘러싸며, 제3 영역(A3)은 제1 영역(A1)과 제2 영역(A2) 사이에 위치할 수 있다.
다수의 게이트 라인들(GL)은 제2 영역(A2), 제3 영역(A3), 및 제1 영역(A1)을 통과하는 제1 게이트 라인(GL)을 포함할 수 있다. 여기서, 제1 게이트 라인(GL)은 도 14의 제1 스캔 라인(SCL1[n]) 또는 발광 제어 라인(EML[n])일 수 있다.
다수의 서브픽셀들(SP)은 제1 영역(A1)에 배치되는 제1 서브픽셀(SP1), 제2 영역(A2)에 배치된 제2 서브픽셀(SP2), 및 제3 영역(A3)에 배치된 제3 서브픽셀(SP3)을 포함할 수 있다. 제1 서브픽셀(SP1), 제2 서브픽셀(SP2), 및 제3 서브픽셀(SP3)각각은 발광 소자(ED) 및 구동 트랜지스터(DRT)를 포함할 수 있다.
제1 게이트 라인(GL)은, 제2 서브픽셀(SP2) 내 구동 트랜지스터(DRT)의 게이트 노드에 대응되는 제2 연결 패턴(CP2)과 중첩되지 않고, 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트 노드에 대응되는 제3 연결 패턴(CP3)과 중첩되고, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 노드에 대응되는 제1 연결 패턴(CP1)과 중첩될 수 있다. 여기서, 구동 트랜지스터(DRT)의 게이트 노드는 제2 노드(N2)와 대응될 수 있다.
제1 게이트 라인(GL)은, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 게이트 노드와 중첩됨에 따라, 제1 서브픽셀(SP1) 내 보상 캐패시터(C1 또는 C2)를 형성할 수 있다. 즉, 제1 서브픽셀(SP1)은 구동 트랜지스터(DRT)의 게이트 노드와 제1 게이트 라인(GL) 간의 제1 보상 캐패시터(C1 또는 C2)를 포함할 수 있다.
제1 게이트 라인(GL)은, 제3 서브픽셀(SP3) 내 구동 트랜지스터(DRT)의 게이트 노드와 중첩됨에 따라, 제3 서브픽셀(SP3) 내 보상 캐패시터(C3 또는 C4)를 형성할 수 있다. 즉, 제3 서브픽셀(SP3)은 구동 트랜지스터(DRT)의 게이트 노드와 제1 게이트 라인(GL) 간의 보상 캐패시터(C3 또는 C4)를 포함할 수 있다.
제3 서브픽셀(SP3)의 보상 캐패시터(C3 또는 C4)의 캐패시턴스는 제1 서브픽셀(SP1)의 보상 캐패시터(C1 또는 C2)의 캐패시턴스와 다를 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 영상 표시를 위한 표시 영역(DA)과, 표시 영역(DA)에 배치된 다수의 서브픽셀들(SP)을 포함할 수 있다. 표시 영역(DA)은 제1 영역(A1), 제1 영역(A1)을 둘러싸는 제2 영역(A2), 및 제1 영역(A1)과 제2 영역(A2) 사이에 위치하는 제3 영역(A3)을 포함할 수 있다.
다수의 서브픽셀들(SP)은 제1 영역(A1)에 배치되는 제1 서브픽셀(SP1), 제2 영역(A2)에 배치된 제2 서브픽셀(SP2), 및 제3 영역(A3)에 배치된 제3 서브픽셀(SP3)을 포함할 수 있다.
제1 서브픽셀(SP1)과 대응되는 제1 데이터가 제2 서브픽셀(SP2)과 대응되는 제2 데이터와 동일한 경우, 제1 서브픽셀(SP1)의 휘도는 제2 서브픽셀(SP2)의 휘도보다 높을 수 있다.
제1 서브픽셀(SP1)의 휘도 증가에 따라, 제1 서브픽셀(SP1)이 배치된 제1 영역(A1)의 휘도가 제2 영역(A2)의 휘도와 대응되는 수준까지 높아질 수 있다. 이에 따라, 제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2) 간의 휘도 차이는 제1 영역(A1) 및 제2 영역(A2) 간의 휘도 차이보다 클 수 있다.
제3 서브픽셀(SP3)은 제1 서브픽셀(SP1)의 휘도와 제2 서브픽셀(SP2)의 휘도 사이의 휘도를 가질 수 있다. 이에 따라, 제1 영역(A1)과 제2 영역(A2)이 부자연스럽게 분리된 것처럼 보이는 경계 인지 현상이 완화되어, 제1 영역(A1), 제3 영역(A3), 및 제2 영역(A2)이 자연스럽게 이어진 것처럼 보일 수 있다.
영역 간 휘도 편차 보상 및 경계 인지 현상 완화를 위하여, 제3 서브픽셀(SP3)과 대응되는 제3 데이터가 제1 데이터 및 제2 데이터와 동일한 경우, 제1 서브픽셀(SP1)의 휘도는 제2 서브픽셀(SP2)의 휘도보다 높고, 제1 서브픽셀(SP1)의 휘도는 제3 서브픽셀(SP3)의 휘도 이상일 수 있다.
영역 간 휘도 편차 보상을 위하여, 제1 서브픽셀(SP1)은 제2 서브픽셀(SP2)에 비해 추가 캐패시터를 더 포함할 수 있다. 제1 서브픽셀(SP1)에 포함된 추가 캐패시터는 도 10 또는 도 14의 제1 보상 캐패시터(C1) 및 제2 보상 캐패시터(C2) 중 적어도 하나를 포함할 수 있다.
경계 인지 현상 완화를 위하여, 제1 서브픽셀(SP1) 및 제3 서브픽셀(SP3) 각각은 제2 서브픽셀(SP2)에 비해 추가 캐패시터를 더 포함할 수 있다. 제1 서브픽셀(SP1)에 포함된 추가 캐패시터와 제3 서브픽셀(SP3)에 포함된 추가 캐패시터는 서로 다른 캐패시턴스를 가질 수 있다.
여기서, 제1 서브픽셀(SP1)에 포함된 추가 캐패시터는 도 14의 제1 보상 캐패시터(C1) 및 제2 보상 캐패시터(C2) 중 적어도 하나를 포함할 수 있다. 제3 서브픽셀(SP3)에 포함된 추가 캐패시터는 도 14의 제3 보상 캐패시터(C3) 및 제4 보상 캐패시터(C4) 중 적어도 하나를 포함할 수 있다.
영역 간 휘도 편차 보상을 위하여, 제1 영역(A1) 및 제2 영역(A2)에 서로 다른 감마 곡선(GAM1, GAM2)이 적용될 수 있다. 즉, 제1 영역(A1)에 대한 제1 감마 곡선(GAM1)은 제2 영역(A2)에 대한 제2 감마 곡선(GAM2)과 다를 수 있다.
경계 인지 현상 완화를 위하여, 제3 영역(A3)에 대한 제3 감마 곡선(GAM3)은, 제1 감마 곡선(GAM1) 또는 제2 감마 곡선(GAM2)과 동일하거나, 제1 감마 곡선(GAM1) 및 제2 감마 곡선(GAM2)과 다를 수 있다.
제1 감마 곡선(GAM1), 제2 감마 곡선(GAM2), 및 제3 감마 곡선(GAM3) 각각은 데이터 변화에 따른 휘도 변화를 정의할 수 있다. 제1 감마 곡선(GAM1), 제2 감마 곡선(GAM2), 및 제3 감마 곡선(GAM3)에 대한 데이터는 표시 장치(100)에 포함된 메모리에 저장될 수 있다.
또한, 표시 장치(100)에서의 데이터 변화에 따른 휘도 변화에 대한 측정 결과를 통해, 제1 영역(A1), 제2 영역(A2), 및 제3 영역(A3) 각각에 대하여 제1 감마 곡선(GAM1), 제2 감마 곡선(GAM2), 및 제3 감마 곡선(GAM3)이 적용된 것을 입증할 수 있다.
이상에서는, 제1 광학 영역(OA1)과 일반 영역(NA) 간의 휘도 편차를 보상해주는 방안과, 제1 광학 영역(OA1)과 일반 영역(NA) 간의 경계 인지 현상을 완화해주는 방안에 설명하였다.
제1 광학 영역(OA1)과 제2 광학 영역(OA2) 간의 단위면적당 서브픽셀 개수 차이를 고려하여, 제1 광학 영역(OA1)과 일반 영역(NA) 간의 휘도 편차를 보상해주는 방안은, 제2 광학 영역(OA2)과 일반 영역(NA) 간의 휘도 편차를 보상해주는 방안에 동일하게 적용될 수 있다.
제1 광학 영역(OA1)과 제2 광학 영역(OA2) 간의 단위면적당 서브픽셀 개수 차이를 고려하여, 제1 광학 영역(OA1)과 일반 영역(NA) 간의 경계 인지 현상을 완화해주는 방안은, 제2 광학 영역(OA2)과 일반 영역(NA) 간의 경계 인지 현상을 완화해주는 방안에 동일하게 적용될 수 있다.
전술한 본 개시의 실시 예들에 의하면, 광학 영역(OA1, OA2)과 일반 영역(NA) 간의 휘도 편차가 줄여줄 수 있는 표시 장치(100)를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역(OA1, OA2)에서의 보상 캐패시터 구조 적용을 통해, 광학 영역(OA1, OA2)과 일반 영역(NA) 간의 휘도 편차를 줄여줄 수 있는 표시 장치(100)를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역(OA1, OA2)과 일반 영역(NA) 간의 감마 곡선 차별화 적용 기법을 통해, 광학 영역(OA1, OA2)과 일반 영역(NA) 간의 휘도 편차를 줄여줄 수 있는 표시 장치(100)를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역(OA1, OA2)과 일반 영역(NA) 간의 경계가 인지되지 않는 표시 장치(100)를 제공할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (25)

  1. 표시 장치에 있어서,
    영상 표시를 위한 표시 영역; 및
    상기 표시 영역에 배치된 다수의 서브픽셀들을 포함하고,
    상기 표시 영역은 제1 영역, 상기 제1 영역을 둘러싸는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 위치하는 제3 영역을 포함하고,
    상기 다수의 서브픽셀들은 상기 제1 영역에 배치되는 제1 서브픽셀, 상기 제2 영역에 배치된 제2 서브픽셀, 및 상기 제3 영역에 배치된 제3 서브픽셀을 포함하고,
    상기 제1 서브픽셀, 상기 제2 서브픽셀 및 상기 제3 서브픽셀 각각은,
    제1 노드, 제2 노드, 제3 노드, 및 제4 노드;
    상기 제4 노드에 연결된 발광 소자;
    상기 제2 노드의 전압에 의해 제어되며 상기 발광 소자를 구동하기 위한 구동 트랜지스터;
    제1 스캔 라인을 통해 공급되는 제1 스캔 신호에 의해 제어되며 상기 제2 노드와 제3 노드 간의 연결을 제어하기 위한 제1 트랜지스터;
    발광 제어 라인을 통해 공급되는 발광 제어 신호에 의해 제어되며 상기 제1 노드와 구동 전압 라인 간의 연결을 제어하기 위한 제2 트랜지스터; 및
    상기 발광 제어 신호에 의해 제어되며 상기 제3 노드와 상기 제4 노드 간의 연결을 제어하기 위한 제3 트랜지스터를 포함하고,
    상기 제1 서브픽셀은 상기 제2 노드와 상기 제1 스캔 라인 간의 제1 보상 캐패시터 및 상기 제2 노드와 상기 발광 제어 라인 간의 제2 보상 캐패시터 중 적어도 하나를 포함하고,
    상기 제3 서브픽셀은 상기 제2 노드와 상기 제1 스캔 라인 간의 제3 보상 캐패시터 및 상기 제2 노드와 상기 발광 제어 라인 간의 제4 보상 캐패시터 중 적어도 하나를 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 스캔 라인은, 상기 제2 영역 내 상기 제2 노드에 대응되는 연결 패턴과 중첩되지 않고, 상기 제3 영역 내 상기 제2 노드에 대응되는 연결 패턴과 중첩되고, 상기 제1 영역 내 제2 노드에 대응되는 연결 패턴과 중첩되고,
    상기 발광 제어 라인은, 상기 제2 영역 내 상기 제2 노드에 대응되는 연결 패턴과 중첩되지 않고, 상기 제3 영역 내 상기 제2 노드에 대응되는 연결 패턴과 중첩되고, 상기 제1 영역 내 제2 노드에 대응되는 연결 패턴과 중첩되는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 보상 캐패시터의 캐패시턴스는 상기 제3 보상 캐패시터의 캐패시턴스 이상이거나,
    상기 제2 보상 캐패시터의 캐패시턴스는 상기 제4 보상 캐패시터의 캐패시턴스 이상이거나,
    상기 제1 보상 캐패시터 및 상기 제2 보상 캐패시터의 합성 캐패시턴스는 상기 제3 보상 캐패시터 및 상기 제4 보상 캐패시터의 합성 캐패시턴스 이상인 표시 장치.
  4. 제1항에 있어서,
    제1 타이밍에 상기 제1 스캔 신호가 턴-온 레벨 전압에서 턴-오프 레벨 전압으로 변경될 때,
    상기 제1 타이밍에서의 상기 제1 스캔 신호의 전압 변동에 따라,
    상기 제1 서브픽셀 내 상기 제2 노드의 전압이 상기 제1 타이밍에서 변동되고, 상기 제3 서브픽셀 내 상기 제2 노드의 전압이 상기 제1 타이밍에서 변동되고,
    상기 제1 서브픽셀 내 상기 제2 노드의 전압 변동폭은 상기 제3 서브픽셀 내 상기 제2 노드의 전압 변동폭 이상인 표시 장치.
  5. 제1항에 있어서,
    제1 타이밍에 상기 제1 스캔 신호가 턴-온 레벨 전압에서 턴-오프 레벨 전압으로 변경되고, 상기 제1 타이밍보다 늦은 제2 타이밍에 상기 발광 제어 신호가 턴-오프 레벨 전압에서 턴-온 레벨 전압으로 변경될 때,
    상기 제2 타이밍에서의 상기 발광 제어 신호의 전압 변동에 따라,
    상기 제1 서브픽셀 내 상기 제2 노드의 전압이 상기 제2 타이밍에서 변동되고, 상기 제3 서브픽셀 내 상기 제2 노드의 전압이 상기 제2 타이밍에서 변동되고,
    상기 제1 서브픽셀 내 상기 제2 노드의 전압 변동폭은 상기 제3 서브픽셀 내 상기 제2 노드의 전압의 변동폭 이상인 표시 장치.
  6. 제1항에 있어서,
    상기 제1 서브픽셀의 발광 기간 동안 상기 제1 서브픽셀 내 상기 구동 트랜지스터의 게이트 전압과 소스 전압 간의 전압 차이는 제1 게이트-소스 전위차이고,
    상기 제2 서브픽셀의 발광 기간 동안 상기 제2 서브픽셀 내 상기 구동 트랜지스터의 게이트 전압과 소스 전압 간의 전압 차이는 제2 게이트-소스 전위차이고,
    상기 제3 서브픽셀의 발광 기간 동안 상기 제3 서브픽셀 내 상기 구동 트랜지스터의 게이트 전압과 소스 전압 간의 전압 차이는 제3 게이트-소스 전위차이고,
    상기 제1 서브픽셀에 공급되는 제1 데이터 전압, 상기 제2 서브픽셀에 공급되는 제2 데이터 전압, 및 상기 제3 서브픽셀에 공급되는 제3 데이터 전압이 동일한 경우,
    상기 제1 게이트-소스 전위차는 상기 제2 게이트-소스 전위차보다 높고,
    상기 제1 게이트-소스 전위차는 상기 제3 게이트-소스 전위차 이상인 표시 장치.
  7. 제1항에 있어서,
    상기 제1 서브픽셀에 공급되는 제1 데이터 전압, 상기 제2 서브픽셀에 공급되는 제2 데이터 전압, 및 상기 제3 서브픽셀에 공급되는 제3 데이터 전압이 동일한 경우,
    상기 제1 서브픽셀의 휘도는 상기 제2 서브픽셀의 휘도 보다 높고,
    상기 제1 서브픽셀의 휘도는 상기 제3 서브픽셀의 휘도 이상인 표시 장치.
  8. 제1항에 있어서,
    상기 제1 영역에 대응되는 제1 감마 곡선은 상기 제2 영역에 대응되는 제2 감마 곡선과 다르고,
    상기 제1 서브픽셀에 대응되는 제1 데이터와 상기 제2 서브픽셀에 대응되는 제2 데이터가 동일한 경우,
    상기 제2 감마 곡선에 따른 상기 제2 서브픽셀의 휘도는 제2 휘도 값을 갖고, 상기 제1 감마 곡선에 따른 상기 제1 서브픽셀의 휘도는 상기 제2 휘도 값보다 높은 제1 휘도 값을 갖는 표시 장치.
  9. 제8항에 있어서,
    상기 제3 영역에 대응되는 제3 감마 곡선은 상기 제2 감마 곡선과 동일한 표시 장치.
  10. 제8항에 있어서,
    상기 제3 영역에 대응되는 제3 감마 곡선은 상기 제1 감마 곡선과 동일한 표시 장치.
  11. 제8항에 있어서,
    상기 제3 영역에 대응되는 제3 감마 곡선은 상기 제1 감마 곡선 및 상기 제2 감마 곡선과 다른 표시 장치.
  12. 제1항에 있어서,
    상기 제1 서브픽셀은 상기 제2 노드와 대응되는 제1 연결 패턴, 상기 제1 연결 패턴과 상기 제1 스캔 라인 간의 제1 보상 캐패시터, 및 상기 제1 연결 패턴과 상기 발광 제어 라인 간의 제2 보상 캐패시터를 포함하고,
    상기 제2 서브픽셀은 상기 제2 노드와 대응되는 제2 연결 패턴을 포함하고,
    상기 제3 서브픽셀은 상기 제2 노드와 대응되는 제3 연결 패턴, 상기 제3 연결 패턴과 상기 제1 스캔 라인 간의 제3 보상 캐패시터, 및 상기 제3 연결 패턴과 상기 발광 제어 라인 간의 제4 보상 캐패시터를 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 제1 스캔 라인은 상기 제1 서브픽셀의 영역에서 상기 제1 연결 패턴과 중첩되는 제1 보상 돌출부를 포함하고,
    상기 발광 제어 라인은 상기 제1 서브픽셀의 영역에서 상기 제1 연결 패턴과 중첩되는 제2 보상 돌출부를 포함하고,
    상기 제1 연결 패턴은 상기 제1 서브픽셀의 영역에서 상기 제1 서브픽셀 내 상기 구동 트랜지스터의 액티브 층과 교차하는 표시 장치.
  14. 제13항에 있어서,
    상기 제1 연결 패턴은 상기 제1 보상 돌출부와 중첩되는 제1 부분 연결 패턴과 상기 제2 보상 돌출부와 중첩되는 제2 부분 연결 패턴을 포함하고,
    상기 제1 부분 연결 패턴과 상기 제2 부분 연결 패턴은 서로 다른 층에 위치하며 제1 컨택홀을 통해 전기적으로 연결되는 표시 장치.
  15. 제12항에 있어서,
    상기 제1 스캔 라인은 상기 제3 서브픽셀의 영역에서 상기 제3 연결 패턴과 중첩되는 제3 보상 돌출부를 포함하고,
    상기 발광 제어 라인은 상기 제3 서브픽셀의 영역에서 상기 제3 연결 패턴과 중첩되는 제4 보상 돌출부를 포함하고,
    상기 제3 연결 패턴은 상기 제3 서브픽셀 내 상기 구동 트랜지스터의 액티브 층과 교차하는 표시 장치.
  16. 제15항에 있어서,
    상기 제3 연결 패턴은 상기 제3 보상 돌출부와 중첩되는 제3 부분 연결 패턴과 상기 제4 보상 돌출부와 중첩되는 제4 부분 연결 패턴을 포함하고,
    상기 제3 부분 연결 패턴과 상기 제4 부분 연결 패턴은 서로 다른 층에 위치하며 제3 컨택홀을 통해 전기적으로 연결되는 표시 장치.
  17. 제1항에 있어서,
    상기 표시 영역은 광학 영역과 상기 광학 영역의 외곽에 위치하는 일반 영역을 포함하고,
    상기 광학 영역은 다수의 발광 영역들과 다수의 투과 영역들을 포함하고,
    상기 일반 영역은 다수의 발광 영역들을 포함하고,
    상기 제1 영역은 상기 광학 영역에 포함되고,
    상기 제2 영역은 상기 일반 영역에 포함되고,
    상기 제3 영역은 상기 광학 영역의 외곽 경계 영역이고 상기 일반 영역에 포함되고,
    상기 광학 영역에서의 단위면적당 서브픽셀 개수는 상기 일반 영역에서의 단위면적당 서브픽셀 개수보다 적거나, 상기 광학 영역에서의 서브픽셀 크기는 상기 일반 영역에서의 서브픽셀 크기보다 작은 표시 장치.
  18. 제1항에 있어서,
    상기 제1 트랜지스터는 n 타입의 트랜지스터이고, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 p 타입의 트랜지스터인 표시 장치.
  19. 제1항에 있어서,
    상기 제1 서브픽셀, 상기 제2 서브픽셀 및 상기 제3 서브픽셀 각각은,
    상기 제1 노드와 제1 데이터 라인 간의 연결을 제어하는 제4 트랜지스터;
    상기 제3 노드 또는 상기 제2 노드와 제1 초기화 라인 간의 연결을 제어하는 제5 트랜지스터;
    상기 제4 노드와 제2 초기화 라인 간의 연결을 제어하는 제6 트랜지스터; 및
    상기 제2 노드와 상기 구동 전압 라인 간의 스토리지 캐패시터를 더 포함하는 표시 장치.
  20. 표시 장치에 있어서,
    영상 표시를 위한 표시 영역을 포함하는 기판;
    상기 기판 상에 배치되는 다수의 게이트 라인들; 및
    상기 표시 영역에 배치된 다수의 서브픽셀들을 포함하고,
    상기 표시 영역은 제1 영역, 상기 제1 영역을 둘러싸는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 위치하는 제3 영역을 포함하고,
    상기 다수의 게이트 라인들은 상기 제2 영역, 상기 제3 영역, 및 상기 제1 영역을 통과하는 제1 게이트 라인을 포함하고,
    상기 다수의 서브픽셀들은 상기 제1 영역에 배치되는 제1 서브픽셀, 상기 제2 영역에 배치된 제2 서브픽셀, 및 상기 제3 영역에 배치된 제3 서브픽셀을 포함하고,
    상기 제1 서브픽셀, 상기 제2 서브픽셀 및 상기 제3 서브픽셀 각각은 발광 소자 및 구동 트랜지스터를 포함하고,
    상기 제1 게이트 라인은, 상기 제1 서브픽셀 내 상기 구동 트랜지스터의 게이트 노드에 대응되는 제1 연결 패턴과 중첩되고, 상기 제2 서브픽셀 내 상기 구동 트랜지스터의 게이트 노드에 대응되는 제2 연결 패턴과 중첩되지 않고, 상기 제3 서브픽셀 내 상기 구동 트랜지스터의 게이트 노드에 대응되는 제3 연결 패턴과 중첩되는 표시 장치.
  21. 제20항에 있어서,
    상기 제1 서브픽셀은 상기 구동 트랜지스터의 게이트 노드와 상기 제1 게이트 라인 간의 제1 보상 캐패시터를 포함하고,
    상기 제3 서브픽셀은 상기 구동 트랜지스터의 게이트 노드와 상기 제1 게이트 라인 간의 제3 보상 캐패시터를 포함하고,
    상기 제3 보상 캐패시터의 캐패시턴스는 상기 제1 보상 캐패시터의 캐패시턴스와 다른 표시 장치.

  22. 표시 장치에 있어서,
    영상 표시를 위한 표시 영역; 및
    상기 표시 영역에 배치된 다수의 서브픽셀들을 포함하고,
    상기 표시 영역은 제1 영역, 상기 제1 영역을 둘러싸는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 위치하는 제3 영역을 포함하고,
    상기 다수의 서브픽셀들은 상기 제1 영역에 배치되는 제1 서브픽셀, 상기 제2 영역에 배치된 제2 서브픽셀, 및 상기 제3 영역에 배치된 제3 서브픽셀을 포함하고,
    상기 제1 서브픽셀, 상기 제2 서브픽셀, 및 상기 제3 서브픽셀 각각은 발광 소자 및 상기 발광 소자를 구동하기 위한 구동 트랜지스터를 포함하고,
    상기 제1 서브픽셀에 대응되는 제1 데이터가 상기 제2 서브픽셀에 대응되는 제2 데이터와 동일한 경우, 상기 제1 서브픽셀의 휘도는 상기 제2 서브픽셀의 휘도보다 높은 표시 장치.
  23. 제22항에 있어서,
    상기 제3 서브픽셀에 대응되는 제3 데이터가 상기 제1 데이터 및 상기 제2 데이터와 동일한 경우, 상기 제3 서브픽셀의 휘도는 상기 제2 서브픽셀의 휘도 이상이고 상기 제1 서브픽셀의 휘도 이하인 표시 장치.
  24. 제23항에 있어서,
    상기 제1 서브픽셀 및 상기 제3 서브픽셀 각각은, 상기 제2 서브픽셀에 비해 추가 캐패시터를 더 포함하고, 상기 제1 서브픽셀에 포함된 추가 캐패시터와 상기 제3 서브픽셀에 포함된 추가 캐패시터는 서로 다른 캐패시턴스를 갖는 표시 장치.
  25. 제23항에 있어서,
    상기 제1 영역에 대한 제1 감마 곡선은 상기 제2 영역에 대한 제2 감마 곡선과 다르고,
    상기 제3 영역에 대한 제3 감마 곡선은, 상기 제1 감마 곡선 또는 상기 제2 감마 곡선과 동일하거나, 상기 제1 감마 곡선 및 상기 제2 감마 곡선과 다른 표시 장치.
KR1020210178037A 2021-12-13 2021-12-13 표시 장치 KR20230089422A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210178037A KR20230089422A (ko) 2021-12-13 2021-12-13 표시 장치
TW111133378A TWI838847B (zh) 2021-12-13 2022-09-02 顯示裝置
CN202211197609.3A CN116264796A (zh) 2021-12-13 2022-09-29 显示装置
EP22207798.4A EP4195192A1 (en) 2021-12-13 2022-11-16 Display device
US18/059,936 US20230189605A1 (en) 2021-12-13 2022-11-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210178037A KR20230089422A (ko) 2021-12-13 2021-12-13 표시 장치

Publications (1)

Publication Number Publication Date
KR20230089422A true KR20230089422A (ko) 2023-06-20

Family

ID=84359187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210178037A KR20230089422A (ko) 2021-12-13 2021-12-13 표시 장치

Country Status (4)

Country Link
US (1) US20230189605A1 (ko)
EP (1) EP4195192A1 (ko)
KR (1) KR20230089422A (ko)
CN (1) CN116264796A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739335B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20210114593A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN115731831A (zh) * 2021-08-25 2023-03-03 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
EP4195192A1 (en) 2023-06-14
TW202324340A (zh) 2023-06-16
US20230189605A1 (en) 2023-06-15
CN116264796A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
EP4141859A1 (en) Display device
KR20230103658A (ko) 표시장치
KR20230040134A (ko) 표시패널 및 이를 포함하는 표시장치
KR20230081422A (ko) 전원 공급회로 및 그를 포함하는 표시장치
KR20230089422A (ko) 표시 장치
TWI838847B (zh) 顯示裝置
KR20230030498A (ko) 표시 장치
US11903280B2 (en) Display device
JP7467571B2 (ja) ディスプレイ装置及びディスプレイパネル
KR20230103186A (ko) 표시 장치
JP7475413B2 (ja) 表示装置及び表示パネル
US20230200185A1 (en) Display Device
US11869448B2 (en) Display device and display driving method
KR20230036012A (ko) 표시 장치 및 표시 패널
KR20230103557A (ko) 표시 장치
KR20230095405A (ko) 표시 장치 및 그 제조 방법
KR20230069571A (ko) 표시장치
KR20230082149A (ko) 표시패널 및 표시 장치
KR20230091373A (ko) 표시장치 및 그의 구동방법
KR20230070819A (ko) 표시패널 및 이를 포함하는 표시장치
KR20230082168A (ko) 표시 장치 및 표시 패널
KR20230139709A (ko) 표시 패널 및 표시 장치
KR20230136285A (ko) 표시 패널 및 표시 장치
KR20230136292A (ko) 표시 패널 및 표시 장치
KR20230069632A (ko) 표시장치