JP7467571B2 - ディスプレイ装置及びディスプレイパネル - Google Patents

ディスプレイ装置及びディスプレイパネル Download PDF

Info

Publication number
JP7467571B2
JP7467571B2 JP2022181490A JP2022181490A JP7467571B2 JP 7467571 B2 JP7467571 B2 JP 7467571B2 JP 2022181490 A JP2022181490 A JP 2022181490A JP 2022181490 A JP2022181490 A JP 2022181490A JP 7467571 B2 JP7467571 B2 JP 7467571B2
Authority
JP
Japan
Prior art keywords
area
region
transmissive
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022181490A
Other languages
English (en)
Other versions
JP2023099469A (ja
Inventor
錫 顯 金
官 洙 金
▲ミン▼ 知 金
永 俊 高
▲ミン▼ 根 宋
翔 元 鄭
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023099469A publication Critical patent/JP2023099469A/ja
Application granted granted Critical
Publication of JP7467571B2 publication Critical patent/JP7467571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は製品の不良を防止し、信頼性を向上させたディスプレイ装置及びディスプレイパネルに関するものである。
技術発展によって、ディスプレイ装置は映像表示機能以外にも、撮影機能及び各種感知機能などを提供できるようになった。このために、ディスプレイ装置はカメラ及び感知センサーなどの光学電子装置（受光装置またはセンサーとも称する）を備え得る。
光学電子装置はディスプレイ装置の前面での光を受光するため、受光が有利な箇所に設けられることが好ましい。よって、従来、ディスプレイ装置の前面にカメラ（カメラレンズ）及び感知センサーが露出されるように設置されていた。これにより、ディスプレイパネルのベゼルが広くなるか、またはディスプレイパネルの表示領域にノッチ部または物理的なホールが形成されてこちらにカメラまたは感知センサーが設置されている。
よって、前面の光を受光して決まった機能を遂行するカメラ、感知センサーなどの光学電子装置がディスプレイ装置に設けることによって、ディスプレイ装置の前面部にベゼルが大きくなるか、またはディスプレイ装置の前面デザインに制約が生じ得る。
これによって、ディスプレイ技術分野で、ディスプレイパネルの表示領域の面積を減らさないでカメラ及び感知センサーなどの光学電子装置を具備するための技術が研究されている。
例えば、ディスプレイパネルの表示領域の下にカメラ及び感知センサーなどの光学電子装置が配置され、光学電子装置と重畳される光学領域のうちで一部の発光領域だけにサブピクセルを配置して残りの透過領域にはサブピクセルが配置されない技術が提案されている。
しかし、光学領域内の透過領域でバンク上部に形成されるカソードパターニング物質は上部のキャッピング層と剥離されやすくて、これにより製品の不良を発生させることができる問題が発生する。
そこで、本明細書の発明者らは光学領域内の透過領域に形成されるカソードパターニング物質と上部のキャッピング層の結合不良を減少させることができるディスプレイ装置及びディスプレイパネルを発明した。
本開示の実施例は、光学領域内の透過領域に形成されるバンクの上部に一定な形状の陰刻パターンを形成することで、カソードパターニング物質とキャッピング層との間の結合を強化して不良を減少させることができるディスプレイ装置及びディスプレイパネルを提供することができる。
本開示の実施例は発光領域及び下部に配置されたセンサーに光を伝達するための透過領域を有するディスプレイパネルを含み、前記透過領域は、非平面上面を有して光を伝達する透過層と、前記透過層の非平面上面を覆うように形成されるカソードパターニング物質とを含むディスプレイ装置を提供することができる。
本開示の実施例は発光領域及び下部に配置されたセンサーに光を伝達するための透過領域を有するディスプレイパネルを含み、前記透過領域は第１陰刻領域を有して光を伝達する透過層を含み、前記第１陰刻領域は前記透過領域の中央に形成されるディスプレイ装置を提供することができる。
本開示の実施例によれば、光学領域内の透過領域に形成されるカソードパターニング物質と上部のキャッピング層の結合不良を減少させることができるディスプレイ装置及びディスプレイパネルを提供することができる。
本開示の実施例によれば、光学領域内の透過領域に形成されるバンクの上部に一定な形状の陰刻パターンを形成することで、カソードパターニング物質とキャッピング層の間の結合を強化して不良を減少させることができるディスプレイ装置及びディスプレイパネルを提供することができる。
本開示の実施例によるディスプレイ装置の平面図を示した図面である。 本開示の実施例によるディスプレイ装置の平面図を示した図面である。 本開示の実施例によるディスプレイ装置の平面図を示した図面である。 本開示の実施例によるディスプレイ装置のシステム構成を概略的に示した図面である。 本開示の実施例によるディスプレイパネルであって、サブピクセルの等価回路を示した図面である。 本開示の実施例によるディスプレイパネルであって、表示領域に含まれた三つの領域でのサブピクセル配置を示した図面である。 本開示の実施例によるディスプレイパネルであって、第１光学領域及び一般領域の信号ライン配置を示した図面である。 本開示の実施例によるディスプレイパネルであって、第２光学領域及び一般領域の信号ライン配置を示した図面である。 本開示の実施らによるディスプレイパネルであって、光学領域の断面を例示で示した図面である。 本開示の実施例によるディスプレイパネルであって、光学領域内の発光素子に対応される領域を拡大した図面である。 本開示の実施例によるディスプレイパネルであって、光学領域内の発光素子に対応される領域を拡大した図面である。 本開示の実施例によるディスプレイ装置であって、光学領域内の透過領域に形成されるバンクパターンとカソードパターニング物質の構造を例示で示した平面図である。 本開示の実施例によるディスプレイ装置であって、光学領域内の透過領域に形成されるバンクパターンとカソードパターニング物質の構造を例示で示した平面図である。 本開示の実施例によるディスプレイ装置であって、光学領域内の透過領域に形成されるバンクパターンとカソードパターニング物質の構造を例示で示した平面図である。 本開示の実施例によるディスプレイ装置であって、光学領域内の透過領域でバンクパターンが形成されない場合とバンクパターンが形成された場合を比べた断面写真である。
以下、本開示の一実施例を例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えることにおいて、同じ構成要素に対してはたとえ他の図面上に表示されてもできるだけ同じ符号が付され得る。また、本開示を説明することにおいて、関連される公知構成または機能に対する具体的な説明が本開示の要旨から外れると判断される場合には、その詳細な説明は略することができる。本明細書上で言及された「含む」、「有する」、「なされる」などが使用される場合「～のみ」が使用されない以上他の部分が加えられることができる。構成要素を単数で表現した場合に特別な明示上な記載事項がない限り複数を含む場合を含み得る。
また、本開示の構成要素を説明することにおいて、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。このような用語はその構成要素を他の構成要素と区別するためのものであるだけで、その用語によって該当構成要素の本質、順番、順序でまたは個数などが限定されない。
構成要素の位置関係に対する説明において、２以上の構成要素が「連結」、「結合」または「接続」などがなると記載した場合、２以上の構成要素が直接的に「連結」、「結合」または「接続」され得るが、２以上の構成要素と異なる構成要素がさらに「介在」されて「連結」、「結合」または「接続」されることもできると理解されるべきである。ここで、他の構成要素はお互いに「連結」、「結合」または「接続」される２以上の構成要素中の一つ以上に含まれることもある。
構成要素、動作方法、製作方法などと関連する時間的フローに対する説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで時間的先後関係または流れ的先後関係が説明される場合、「直ちに」または「直接」が使用されない以上連続的ではない場合も含み得る。
一方、構成要素に対する数値またはその対応情報（例：レベルなど）が言及された場合、別途の明示上記載がなくても、数値またはその対応情報は各種要因（例：工程上の要因、内部または外部衝撃、ノイズなど）によって発生することがある誤差範囲を含むと解釈され得る。
以下、添付された図面を参照して本開示の多様な実施例を詳しく説明する。
図１ａ、図１ｂ及び図１ｃは、本開示の実施例によるディスプレイ装置の平面図を示した図面である。
図１ａ、図１ｂ及び図１ｃを参照すれば、本開示の実施例によるディスプレイ装置１００は映像を表示するディスプレイパネル１１０及び一つ以上の光学電子装置１１、１２を含み得る。
ディスプレイパネル１１０は映像が表示される表示領域（ＤＡ）と映像が表示されない非表示領域（ＮＤＡ）を含み得る。
表示領域（ＤＡ）には複数のサブピクセルが配置され、複数のサブピクセルを駆動するための各種信号ラインが配置され得る。
非表示領域（ＮＤＡ）は表示領域（ＤＡ）の外領域であり得る。非表示領域（ＮＤＡ）には各種信号ラインが配置され得るし、各種駆動回路が連結され得る。非表示領域（ＮＤＡ）はベンディングされて前面で見えないか、またはケース（図示せず）によって隠されることがある。非表示領域（ＮＤＡ）はベゼル（Ｂｅｚｅｌ）またはベゼル領域とも称する。
図１ａ、図１ｂ及び図１ｃを参照すれば、本開示の実施例によるディスプレイ装置１００で、一つ以上の光学電子装置１１、１２はディスプレイパネル１１０の下（視聴面の反対側）に位置する電子部品である。
光はディスプレイパネル１１０の前面（視聴面）に入って行ってディスプレイパネル１１０を透過してディスプレイパネル１１０の下（視聴面の反対側）に位置する一つ以上の光学電子装置１１、１２に伝達され得る。
一つ以上の光学電子装置１１、１２はディスプレイパネル１１０を透過した光を受信し、受信された光によって決まった機能を遂行する装置であり得る。例えば、一つ以上の光学電子装置１１、１２はカメラ（イメージセンサー）などの撮影装置、近接センサー及び照度センサーなどの感知センサーなどのうちで一つ以上を含み得る。
図１ａ、図１ｂ及び図１ｃを参照すれば、本開示の実施例によるディスプレイパネル１１０で、表示領域（ＤＡ）は一般領域（ＮＡ）と一つ以上の光学領域（ＯＡ１、ＯＡ２）を含み得る。
図１ａ、図１ｂ及び図１ｃを参照すれば、一つ以上の光学領域（ＯＡ１、ＯＡ２）は一つ以上の光学電子装置１１、１２と重畳される領域であり得る。
図１ａの例によれば、表示領域（ＤＡ）は一般領域（ＮＡ）及び第１光学領域（ＯＡ１）を含み得る。ここで、第１光学領域（ＯＡ１）の少なくとも一部は第１光学電子装置１１と重畳され得る。
図１ｂの例によれば、表示領域（ＤＡ）は一般領域（ＮＡ）、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を含み得る。図１ｂの例で、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）の間には一般領域（ＮＡ）が存在する。ここで、第１光学領域（ＯＡ１）の少なくとも一部は第１光学電子装置１１と重畳され得るし、第２光学領域（ＯＡ２）の少なくとも一部は第２光学電子装置１２と重畳され得る。
図１ｃの例示によれば、表示領域（ＤＡ）は一般領域（ＮＡ）、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を含み得る。図１ｃの例示で、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）の間には一般領域（ＮＡ）が存在しない。すなわち、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）はお互いに接している。ここで、第１光学領域（ＯＡ１）の少なくとも一部は第１光学電子装置１１と重畳され得るし、第２光学領域（ＯＡ２）の少なくとも一部は第２光学電子装置１２と重畳され得る。
一つ以上の光学領域（ＯＡ１、ＯＡ２）は映像表示構造及び光透過構造がすべて形成され得る。すなわち、一つ以上の光学領域（ＯＡ１、ＯＡ２）は表示領域（ＤＡ）の一部領域であるので、一つ以上の光学領域（ＯＡ１、ＯＡ２）には映像表示のためのサブピクセルが配置され得る。そして、一つ以上の光学領域（ＯＡ１、ＯＡ２）には一つ以上の光学電子装置１１、１２に光を透過するための光透過構造が形成され得る。
一つ以上の光学電子装置１１、１２は光受信が必要な装置であるが、ディスプレイパネル１１０の後（下方、視聴面の反対側）に位置し、ディスプレイパネル１１０を透過した光を受光することができる。
一つ以上の光学電子装置１１、１２はディスプレイパネル１１０の前面（視聴面）に露出されない。よって、使用者がディスプレイパネル１１０の前面を見るとき、光学電子装置１１、１２は使用者によって視認されない。
例えば、第１光学電子装置１１はカメラであってもよく、第２光学電子装置１２は近接センサー、照度センサーなどの感知センサーであってもよい。例えば、感知センサーは赤外線を感知する赤外線センサーであり得る。
これと反対に、第１光学電子装置１１が感知センサーであり、第２光学電子装置１２がカメラであり得る。
以下では、説明の便宜のために、第１光学電子装置１１がカメラであり、第２光学電子装置１２が感知センサーである例を挙げる。ここで、カメラはカメラレンズまたはイメージセンサーであり得る。
第１光学電子装置１１がカメラである場合、カメラはディスプレイパネル１１０の後（下）に位置するが、ディスプレイパネル１１０の前面方向を撮影する前面カメラ（Ｆｒｏｎｔ ｃａｍｅｒａ）であり得る。よって、使用者はディスプレイパネル１１０の視聴面を見ながら、視聴面に見えないカメラを通じて撮影をすることができる。
表示領域（ＤＡ）に含まれた一般領域（ＮＡ）及び一つ以上の光学領域（ＯＡ１、ＯＡ２）は映像表示が可能な領域であるが、一般領域（ＮＡ）は光透過構造が形成される必要がない領域であり、一つ以上の光学領域（ＯＡ１、ＯＡ２）は光透過構造が形成される領域である。
よって、一つ以上の光学領域（ＯＡ１、ＯＡ２）は一定水準以上の透過率を有することが好ましく、一般領域（ＮＡ）は光透過性を有しないか、または一定水準未満の低い透過率を有し得る。
例えば、一つ以上の光学領域（ＯＡ１、ＯＡ２）と一般領域（ＮＡ）は、解像度、サブピクセル配置構造、単位面積当たりサブピクセル個数、電極構造、ライン構造、電極配置構造、またはライン配置構造などがお互いに異なり得る。
例えば、一つ以上の光学領域（ＯＡ１、ＯＡ２）での単位面積当たりサブピクセル個数は一般領域（ＮＡ）での単位面積当たりサブピクセル個数より少なくなり得る。すなわち、一つ以上の光学領域（ＯＡ１、ＯＡ２）の解像度は一般領域（ＮＡ）の解像度より低くなり得る。ここで、単位面積当たりサブピクセル個数は解像度を測定する単位であり、１インチ（ｉｎｃｈ）内のピクセル個数を意味するＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ）とも言える。
例えば、第１光学領域（ＯＡ１）内の単位面積当たりサブピクセル個数は、一般領域（ＮＡ）内の単位面積当たりサブピクセル個数より少なくなり得る。第２光学領域（ＯＡ２）内の単位面積当たりサブピクセル個数は第１光学領域（ＯＡ１）内の単位面積当たりサブピクセル個数以上であり得る。
第１光学領域（ＯＡ１）は円形、楕円形、四角形、六角形、または八角形など多様な模様を有し得る。第２光学領域（ＯＡ２）は円形、卵円形、四角形、六角形、または八角形など多様な模様を有し得る。第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）は等しい模様を有してもよく、他の模様を有してもよい。
図１ｃを参照すれば、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）が接している場合、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を含む全体光学領域も円形、楕円形、四角形、六角形、または八角形など多様な模様を有し得る。
以下では、説明の便宜のために、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）それぞれが円形である例を挙げる。
本開示の実施例によるディスプレイ装置１００において、外部に露出されずにディスプレイパネル１１０の下部に隠されている第１光学電子装置１１がカメラである場合、本開示の実施例によるディスプレイ装置１００はＵＤＣ（Ｕｎｄｅｒ Ｄｉｓｐｌａｙ Ｃａｍｅｒａ）技術が適用されたディスプレイであると言える。
これによれば、本開示の実施例によるディスプレイ装置１００の場合、ディスプレイパネル１１０にカメラ露出のためのノッチ（Ｎｏｔｃｈ）またはカメラホールが形成されなくても良いため、表示領域（ＤＡ）の面積減少が発生しない。
これによって、ディスプレイパネル１１０にカメラ露出のためのノッチ（Ｎｏｔｃｈ）またはカメラホールが形成されなくても良いため、ベゼル領域の大きさが減ることがあるし、デザイン制約事項が消えてデザイン設計の自由度を高くすることができる。
本開示の実施例によるディスプレイ装置１００に、一つ以上の光学電子装置１１、１２がディスプレイパネル１１０の後に隠されて位置するにもかかわらず、一つ以上の光学電子装置１１、１２は正常に光を受光して定められた機能を正しく遂行し得る。
また、本開示の実施例によるディスプレイ装置１００において、一つ以上の光学電子装置１１、１２がディスプレイパネル１１０の後に隠されて位置して表示領域（ＤＡ）と重畳されて位置しながら、表示領域（ＤＡ）で一つ以上の光学電子装置１１、１２と重畳される一つ以上の光学領域（ＯＡ１、ＯＡ２において正常な映像表示が可能である。
図２は、本開示の実施例によるディスプレイ装置のシステム構成を概略的に示した図面である。
図２を参照すれば、本開示の実施例によるディスプレイ装置１００は、映像表示のための構成要素として、ディスプレイパネル１１０及びディスプレイ駆動回路を含み得る。
ディスプレイ駆動回路はディスプレイパネル１１０を駆動するための回路として、ゲート駆動回路１２０、データ駆動回路１３０、及びディスプレイコントローラー１４０などを含み得る。
ディスプレイパネル１１０は映像が表示される表示領域（ＤＡ）と映像が表示されない非表示領域（ＮＤＡ）を含み得る。非表示領域（ＮＤＡ）は表示領域（ＤＡ）の外郭領域であり得、ベゼル（Ｂｅｚｅｌ）領域とも言える。非表示領域（ＮＤＡ）の全体または一部はディスプレイ装置１００の前で見える領域であるか、または、ベンディングされてディスプレイ装置１００の前で見えない領域であり得る。
ディスプレイパネル１１０は基板（ＳＵＢ）と基板（ＳＵＢ）上に配置された複数のサブピクセル（ＳＰ）を含み得る。また、ディスプレイパネル１１０は複数のサブピクセル（ＳＰ）を駆動するために、さまざまな種類の信号ラインをさらに含み得る。
本開示の実施例によるディスプレイ装置１００は液晶ディスプレイ装置などであることもできて、ディスプレイパネル１１０が自ら発光する自己発光ディスプレイ装置であり得る。本開示の実施例によるディスプレイ装置１００が自己発光ディスプレイ装置である場合、複数のサブピクセル（ＳＰ）それぞれは発光素子を含み得る。
例えば、本開示の実施例によるディスプレイ装置１００は発光素子が有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）で具現された有機発光ディスプレイ装置であり得る。他の例を挙げると、本開示の実施例によるディスプレイ装置１００は発光素子が無機物基盤の発光ダイオードで具現された無機発光ディスプレイ装置であり得る。また他の例を挙げると、本開示の実施例によるディスプレイ装置１００は発光素子が自ら光を出す半導体結晶である量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）で構成された量子ドットディスプレイ装置であり得る。
ディスプレイ装置１００のタイプによって複数のサブピクセル（ＳＰ）それぞれの構造が変わることがある。例えば、ディスプレイ装置１００が、サブピクセル（ＳＰ）が光を自ら出す自己発光ディスプレイ装置である場合、各サブピクセル（ＳＰ）は自ら光を出す発光素子、一つ以上のトランジスター及び一つ以上のコンデンサを含み得る。
例えば、さまざまな種類の信号ラインはデータ信号（データ電圧または映像信号とも称する）を伝達する複数のデータライン（ＤＬ）及びゲート信号（スキャン信号とも称する）を伝達する複数のゲートライン（ＧＬ）などを含み得る。
複数のデータライン（ＤＬ）及び複数のゲートライン（ＧＬ）はお互いに交差し得る。複数のデータライン（ＤＬ）それぞれは第１方向に延長されながら配置され得る。複数のゲートライン（ＧＬ）それぞれは第２方向に延長されながら配置され得る。
ここで、第１方向は例（Ｃｏｌｕｍｎ）方向であり、第２方向は行（Ｒｏｗ）方向であり得る。または、第１方向は行方向であり、第２方向は例方向であり得る。
データ駆動回路１３０は複数のデータライン（ＤＬ）を駆動するための回路として、複数のデータライン（ＤＬ）にデータ信号を出力することができる。ゲート駆動回路１２０は複数のゲートライン（ＧＬ）を駆動するための回路として、複数のゲートライン（ＧＬ）にゲート信号を出力することができる。
ディスプレイコントローラー１４０はデータ駆動回路１３０及びゲート駆動回路１２０を制御するための装置として、複数のデータライン（ＤＬ）に対する駆動タイミングと複数のゲートライン（ＧＬ）に対する駆動タイミングを制御し得る。
ディスプレイコントローラー１４０はデータ駆動回路１３０を制御するためにデータ駆動制御信号（ＤＣＳ）をデータ駆動回路１３０に供給し、ゲート駆動回路１２０を制御するためにゲート駆動制御信号（ＧＣＳ）をゲート駆動回路１２０に供給し得る。
ディスプレイコントローラー１４０はホストシステム２００から入力映像データを受信し、入力映像データに基づき映像データ（Ｄａｔａ）をデータ駆動回路１３０に供給し得る。
データ駆動回路１３０はディスプレイコントローラー１４０の駆動タイミング制御によって複数のデータライン（ＤＬ）にデータ信号を供給し得る。
データ駆動回路１３０はディスプレイコントローラー１４０からデジタル形態の映像データ（Ｄａｔａ）を受信し、受信された映像データ（Ｄａｔａ）をアナログ形態のデータ信号に変換して複数のデータライン（ＤＬ）に出力し得る。
ゲート駆動回路１２０はディスプレイコントローラー１４０のタイミング制御によって複数のゲートライン（ＧＬ）にゲート信号を供給し得る。ゲート駆動回路１２０は各種ゲート駆動制御信号（ＧＣＳ）と共にターン－オンレベル電圧に該当する第１ゲート電圧及びターン－オフレベル電圧に該当する第２ゲート電圧の供給を受けて、ゲート信号を生成し、生成されたゲート信号を複数のゲートライン（ＧＬ）に供給し得る。
例えば、データ駆動回路１３０はテープオトメティドボンディング（ＴＡＢ：Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式でディスプレイパネル１１０と連結されるか、または、チップオンガラス（ＣＯＧ：Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）または、チップオンパネル（ＣＯＰ：Ｃｈｉｐ Ｏｎ Ｐａｎｅｌ）方式でディスプレイパネル１１０のボンディングパッドに連結されるか、または、チップオンフィルム（ＣＯＦ：Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式で構成されてディスプレイパネル１１０と連結され得る。
ゲート駆動回路１２０はテープオトメティドボンディング（ＴＡＢ）方式でディスプレイパネル１１０と連結されるか、または、チップオンガラス（ＣＯＧ）またはチップオンパネル（ＣＯＰ）方式でディスプレイパネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に連結されるか、または、チップオンフィルム（ＣＯＦ）方式によってディスプレイパネル１１０と連結され得る。
または、ゲート駆動回路１２０はゲートインパネル（ＧＩＰ：Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）タイプでディスプレイパネル１１０の非表示領域（ＮＤＡ）に形成され得る。ゲート駆動回路１２０は基板上に配置されるか、または基板に連結され得る。すなわち、ゲート駆動回路１２０はＧＩＰタイプである場合基板の非表示領域（ＮＤＡ）に配置され得る。ゲート駆動回路１２０はチップオンガラス（ＣＯＧ）タイプ、チップオンフィルム（ＣＯＦ）タイプなどの場合基板に連結され得る。
一方、データ駆動回路１３０及びゲート駆動回路１２０のうちで少なくとも一つの駆動回路はディスプレイパネル１１０の表示領域（ＤＡ）に配置され得る。例えば、データ駆動回路１３０及びゲート駆動回路１２０のうちで少なくとも一つの駆動回路はサブピクセル（ＳＰ）と重畳されないように配置されてもよく、サブピクセル（ＳＰ）と一部または全体が重畳されるように配置されてもよい。
データ駆動回路１３０はディスプレイパネル１１０の一側（例：上側または下側）に連結されてもよい。駆動方式、パネル設計方式などによって、データ駆動回路１３０はディスプレイパネル１１０の両側（例：上側と下側）にすべて連結されるか、または、ディスプレイパネル１１０の４側面のうちで２以上の側面に連結されてもよい。
ゲート駆動回路１２０はディスプレイパネル１１０の一側（例：左側または右側）に連結されてもよい。駆動方式、パネル設計方式などによって、ゲート駆動回路１２０はディスプレイパネル１１０の両側（例：左側と右側）にすべて連結されるか、または、ディスプレイパネル１１０の４側面のうちでふたつ以上の側面に連結されてもよい。
ディスプレイコントローラー１４０は、データ駆動回路１３０と別途の部品で構成されてもよく、またはデータ駆動回路１３０と共に統合されて集積回路で構成されてもよい。
ディスプレイコントローラー１４０は通常のディスプレイ技術で利用されるタイミングコントローラー（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）であるか、または、タイミングコントローラーを含んで他の制御機能もさらに遂行し得る制御装置であり得るし、または、タイミングコントローラーと異なる制御装置であるか、または制御装置内の回路であることもある。ディスプレイコントローラー１４０は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、またはプロセッサ（Ｐｒｏｃｅｓｓｏｒ）などの多様な回路や電子部品で具現され得る。
ディスプレイコントローラー１４０は印刷回路基板、軟性印刷回路などに実装され、印刷回路基板、軟性印刷回路などを通じてデータ駆動回路１３０及びゲート駆動回路１２０と電気的に連結され得る。
ディスプレイコントローラー１４０は、あらかじめ決まった一つ以上のインターフェースによってデータ駆動回路１３０と信号を送受信し得る。ここで、例えば、インターフェースはＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インターフェース、ＥＰＩインターフェース、ＳＰ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などを含み得る。
本開示の実施例によるディスプレイ装置１００は映像表示機能だけではなく、タッチセンシング機能をさらに提供するために、タッチセンサーと、タッチセンサーをセンシングして指またはペンなどのタッチオブジェクトによってタッチが発生したかを検出するか、またはタッチ位置を検出するタッチ回路を含み得る。
タッチ回路はタッチセンサーを駆動してセンシングしてタッチセンシングデータを生成して出力するタッチ駆動回路１６０と、タッチセンシングデータを利用してタッチ発生を感知するか、またはタッチ位置を検出し得るタッチコントローラー１７０などを含み得る。
タッチセンサーは複数のタッチ電極を含み得る。タッチセンサーは複数のタッチ電極とタッチ駆動回路１６０を電気的に連結するための複数のタッチラインをさらに含み得る。
タッチセンサーはディスプレイパネル１１０の外部にタッチパネル形態で設けられてもよく、ディスプレイパネル１１０の内部に設けられてもよい。タッチセンサーがタッチパネル形態でディスプレイパネル１１０の外部に設けられる場合、タッチセンサーは外装型であると言う。タッチセンサーが外装型である場合、タッチパネルとディスプレイパネル１１０は、別に製作され、組み立て過程で結合され得る。外装型のタッチパネルはタッチパネル用基板及びタッチパネル用基板上の複数のタッチ電極などを含み得る。
タッチセンサーがディスプレイパネル１１０の内部に設けられる場合、ディスプレイパネル１１０の製作工程中にディスプレイ駆動と関連する信号ライン及び電極などと共に基板（ＳＵＢ）上にタッチセンサーが形成され得る。
タッチ駆動回路１６０は複数のタッチ電極のうちで少なくとも一つでタッチ駆動信号を供給し、複数のタッチ電極のうちで少なくとも一つをセンシングしてタッチセンシングデータを生成し得る。
タッチ回路は自己容量（Ｓｅｌｆ－Ｃａｐａｃｉｔａｎｃｅ）センシング方式または相互容量（Ｍｕｔｕａｌ－Ｃａｐａｃｉｔａｎｃｅ）センシング方式でタッチセンシングを遂行し得る。
タッチ回路が自己容量センシング方式でタッチセンシングを遂行する場合、タッチ回路は各タッチ電極とタッチオブジェクト（例：指、ペンなど）の間のキャパシタンスに基づきタッチセンシングを遂行し得る。
自己容量センシング方式によると、複数のタッチ電極それぞれは駆動タッチ電極の機能も有し、センシングタッチ電極の機能も有し得る。タッチ駆動回路１６０は複数のタッチ電極の全体または一部を駆動して複数のタッチ電極の全体または一部をセンシングし得る。
タッチ回路が相互容量センシング方式でタッチセンシングを遂行する場合、タッチ回路はタッチ電極の間のキャパシタンスを土台でタッチセンシングを遂行することができる。
相互容量センシング方式によると、複数のタッチ電極は駆動タッチ電極とセンシングタッチ電極で分けられる。タッチ駆動回路１６０は駆動タッチ電極を駆動してセンシングタッチ電極をセンシングし得る。
タッチ回路に含まれたタッチ駆動回路１６０及びタッチコントローラー１７０は別途の装置で構成されてもよく、一つの装置で構成されてもよい。また、タッチ駆動回路１６０とデータ駆動回路１３０は別の装置で構成されることもよく、一つの装置で構成されてもよい。
ディスプレイ装置１００はディスプレイ駆動回路及び／またはタッチ回路に各種電源を供給する電源供給回路などをさらに含み得る。
本開示の実施例によるディスプレイ装置１００はスマートフォン、タブレットなどのモバイル端末機であるか、または多様な大きさのモニターやテレビ（ＴＶ）などであり得るが、これに制限されないで、情報や映像を表出し得る多様なタイプ、多様な大きさのディスプレイであり得る。
前述したように、ディスプレイパネル１１０で表示領域（ＤＡ）は一般領域（ＮＡ）及び一つ以上の光学領域（ＯＡ１、ＯＡ２）を含み得る。
一般領域（ＮＡ）及び一つ以上の光学領域（ＯＡ１、ＯＡ２）は映像表示が可能な領域である。しかし、一般領域（ＮＡ）は光透過構造が形成される必要がない領域であり、一つ以上の光学領域（ＯＡ１、ＯＡ２）は光透過構造が形成される領域である。
前述したように、ディスプレイパネル１１０で表示領域（ＤＡ）は一般領域（ＮＡ）と共に、一つ以上の光学領域（ＯＡ１、ＯＡ２）を含み得るが、説明の便宜のために、表示領域（ＤＡ）が第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）をすべて含む場合（図１ｂ、図１ｃ）を仮定する。
図３は、本開示の実施例によるディスプレイパネルで、サブピクセルの等価回路を示した図面である。
図３を参照すれば、本開示の実施例によるディスプレイパネル１１０で、表示領域（ＤＡ）に含まれた一般領域（ＮＡ）、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）に配置されたサブピクセル（ＳＰ）それぞれは、発光素子（ＥＤ）と、発光素子（ＥＤ）を駆動するための駆動トランジスター（ＤＲＴ）と、駆動トランジスター（ＤＲＴ）の第１ノード（Ｎ１）にデータ電圧（Ｖｄａｔａ）を伝達してくれるためのスキャントランジスター（ＳＣＴ）と、一フレーム間に一定電圧を維持してくれるためのストレージコンデンサ（Ｃｓｔ）などを含み得る。
駆動トランジスター（ＤＲＴ）はデータ電圧（Ｖｄａｔａ）が印加され得る第１ノード（Ｎ１）、発光素子（ＥＤ）と電気的に連結される第２ノード（Ｎ２）及び駆動電圧ライン（ＤＶＬ）から駆動電圧（ＥＬＶＤＤ）が印加される第３ノード（Ｎ３）を含み得る。駆動トランジスター（ＤＲＴ）で、第１ノード（Ｎ１）はゲートノードであり、第２ノード（Ｎ２）はソースノードまたはドレインノードであり得るし、第３ノード（Ｎ３）はドレインノードまたはソースノードであり得る。
発光素子（ＥＤ）はアノード電極（ＡＥ）、発光層（ＥＬ）及びカソード電極（ＣＥ）を含み得る。アノード電極（ＡＥ）は各サブピクセル（ＳＰ）に配置されるピクセル電極であり得るし、各サブピクセル（ＳＰ）の駆動トランジスター（ＤＲＴ）の第２ノード（Ｎ２）と電気的に連結され得る。カソード電極（ＣＥ）は複数のサブピクセル（ＳＰ）に共通に配置される共通電極であり得る、基底電圧（ＥＬＶＳＳ）が印加され得る。
例えば、アノード電極（ＡＥ）はピクセル電極であり得、カソード電極（ＣＥ）は共通電極であり得る。これと反対に、アノード電極（ＡＥ）は共通電極であり得、カソード電極（ＣＥ）はピクセル電極であり得る。以下では、説明の便宜のために、アノード電極（ＡＥ）はピクセル電極であり、カソード電極（ＣＥ）は共通電極であると仮定する。
例えば、発光素子（ＥＤ）は有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、無機発光ダイオード、または量子ドット発光素子などであり得る。この場合、発光素子（ＥＤ）が有機発光ダイオードである場合、発光素子（ＥＤ）で発光層（ＥＬ）は有機物が含まれた有機発光層を含み得る。
スキャントランジスター（ＳＣＴ）は、ゲートライン（ＧＬ）を通じて印加されるゲート信号であるスキャン信号（ＳＣＡＮ）によってオン－オフが制御され、駆動トランジスター（ＤＲＴ）の第１ノード（Ｎ１）とデータライン（ＤＬ）との間に電気的に連結され得る。
ストレージコンデンサ（Ｃｓｔ）は駆動トランジスター（ＤＲＴ）の第１ノード（Ｎ１）と第２ノード（Ｎ２）との間に電気的に連結され得る。
各サブピクセル（ＳＰ）は図３に示されたように２個のトランジスター（ＤＲＴ、ＳＣＴ）と１個のコンデンサ（Ｃｓｔ）を含む２Ｔ（Ｔｒａｎｓｉｓｔｏｒ）１Ｃ（Ｃａｐａｃｉｔｏｒ）構造を有し得るし、場合によっては、１個以上のトランジスターをさらに含むか、または、１個以上のコンデンサをさらに含み得る。
ストレージコンデンサ（Ｃｓｔ）は、駆動トランジスター（ＤＲＴ）の第１ノード（Ｎ１）と第２ノード（Ｎ２）との間に存在し得る内部コンデンサ（Ｉｎｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）である寄生コンデンサ（例：Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスター（ＤＲＴ）の外部に意図的に設計した外部コンデンサ（Ｅｘｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）であってもよい。
駆動トランジスター（ＤＲＴ）及びスキャントランジスター（ＳＣＴ）それぞれはｎタイプトランジスター、またはｐタイプトランジスターであり得る。
各サブピクセル（ＳＰ）内の回路素子（特に、発光素子（ＥＤ））は外部の水分や酸素などに脆弱であるため、外部の水分や酸素が回路素子（特に、発光素子（ＥＤ））に浸透されることを防止するための封止層（ＥＮＣＡＰ）がディスプレイパネル１１０に配置され得る。封止層（ＥＮＣＡＰ）は発光素子（ＥＤ）を覆う形態で配置され得る。
図４は、本開示の実施例によるディスプレイパネルで、表示領域に含まれた三つの領域でのサブピクセル配置を示した図面である。
図４を参照すれば、本開示の実施例によるディスプレイパネル１１０で、表示領域（ＤＡ）に含まれた一般領域（ＮＡ）、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）それぞれには複数のサブピクセル（ＳＰ）が配置され得る。
例えば、複数のサブピクセル（ＳＰ）は赤色光を発光する赤色サブピクセル（Ｒｅｄ ＳＰ）、緑光を発光する緑色サブピクセル（Ｇｒｅｅｎ ＳＰ）及び青色光を発光する青色サブピクセル（Ｂｌｕｅ ＳＰ）を含み得る。
これによって、一般領域（ＮＡ）、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）それぞれは、赤色サブピクセル（Ｒｅｄ ＳＰ）の発光領域（ＥＡ）、緑色サブピクセル（Ｇｒｅｅｎ ＳＰ）の発光領域（ＥＡ）及び青色サブピクセル（Ｂｌｕｅ ＳＰ）の発光領域（ＥＡ）を含み得る。
一般領域（ＮＡ）は光透過構造を含まないで、発光領域（ＥＡ）を含み得る。
しかし、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）は発光領域（ＥＡ）を含むだけでなく、光透過構造を含み得る。
よって、第１光学領域（ＯＡ１）は発光領域（ＥＡ）と第１透過領域（ＴＡ１）を含み、第２光学領域（ＯＡ２）は発光領域（ＥＡ）と第２透過領域（ＴＡ２）を含み得る。
発光領域（ＥＡ）と透過領域（ＴＡ１、ＴＡ２）は光透過可能如何によって区別され得る。すなわち、発光領域（ＥＡ）は光透過が不可能な領域であり得、透過領域（ＴＡ１、ＴＡ２）は光透過が可能な領域であり得る。
また、発光領域（ＥＡ）と透過領域（ＴＡ１、ＴＡ２）は特定メタル層（ＣＥ）の形成有無によって区別され得る。例えば、発光領域（ＥＡ）にはカソード電極（ＣＥ）が形成されていて、透過領域（ＴＡ１、ＴＡ２）にはカソード電極（ＣＥ）が形成されなくてもよい。発光領域（ＥＡ）にはライトシールド層（Ｌｉｇｈｔ Ｓｈｉｅｌｄ Ｌａｙｅｒ）が形成されていて、透過領域（ＴＡ１、ＴＡ２）にはライトシールド層が形成されなくてもよい。
第１光学領域（ＯＡ１）は第１透過領域（ＴＡ１）を含み、第２光学領域（ＯＡ２）は第２透過領域（ＴＡ２）を含むため、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）すべては光が透過し得る領域である。
第１光学領域（ＯＡ１）の透過率（透過程度）と第２光学領域（ＯＡ２）の透過率（透過程度）は等しくてもよい。
この場合、第１光学領域（ＯＡ１）の第１透過領域（ＴＡ１）と第２光学領域（ＯＡ２）の第２透過領域（ＴＡ２）は模様または大きさが等しくなり得る。または、第１光学領域（ＯＡ１）の第１透過領域（ＴＡ１）と第２光学領域（ＯＡ２）の第２透過領域（ＴＡ２）は模様や大きさが異なっても、第１光学領域（ＯＡ１）内の第１透過領域（ＴＡ１）の割合と第２光学領域（ＯＡ２）内の第２透過領域（ＴＡ２）の割合が等しくてもよい。
これと異なるように、第１光学領域（ＯＡ１）の透過率（透過程度）と第２光学領域（ＯＡ２）の透過率（透過程度）はお互いに異なり得る。
この場合、第１光学領域（ＯＡ１）の第１透過領域（ＴＡ１）と第２光学領域（ＯＡ２）の第２透過領域（ＴＡ２）は模様または大きさが異なり得る。または、第１光学領域（ＯＡ１）の第１透過領域（ＴＡ１）と第２光学領域（ＯＡ２）の第２透過領域（ＴＡ２）は模様や大きさが同一であっても、第１光学領域（ＯＡ１）内の第１透過領域（ＴＡ１）の割合と第２光学領域（ＯＡ２）内の第２透過領域（ＴＡ２）の割合がお互いに異なり得る。
例えば、第１光学領域（ＯＡ１）が重畳される第１光学電子装置１１がカメラであり、第２光学領域（ＯＡ２）が重畳される第２光学電子装置１２が感知センサーである場合、カメラは感知センサーよりさらに大きい光量を必要とし得る。
よって、第１光学領域（ＯＡ１）の透過率（透過程度）は、第２光学領域（ＯＡ２）の透過率（透過程度）より高くてもよい。
この場合、第１光学領域（ＯＡ１）の第１透過領域（ＴＡ１）は第２光学領域（ＯＡ２）の第２透過領域（ＴＡ２）よりさらに大きい大きさを有し得る。または、第１光学領域（ＯＡ１）の第１透過領域（ＴＡ１）と第２光学領域（ＯＡ２）の第２透過領域（ＴＡ２）は大きさが同一であっても、第１光学領域（ＯＡ１）内の第１透過領域（ＴＡ１）の割合が第２光学領域（ＯＡ２）内の第２透過領域（ＴＡ２）の割合より大きくなることがある。
以下では、説明の便宜のために、第１光学領域（ＯＡ１）の透過率（透過程度）が第２光学領域（ＯＡ２）の透過率（透過程度）より高い場合を例に挙げて説明する。
また、図４に示されたように、本開示の実施例では、透過領域（ＴＡ１、ＴＡ２）は透明領域でもよく、透過率は透明であってもよい。
また、図４に示されたように、本開示の実施例では、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）がディスプレイパネル１１０の表示領域（ＤＡ）の上端に位置し、左右に並んで配置される場合を仮定する。
図４を参照すれば、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）が配置される横表示領域を第１横表示領域（ＨＡ１）と称し、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）が配置されない横表示領域を第２横表示領域（ＨＡ２）と称する。
図４を参照すれば、第１横表示領域（ＨＡ１）は一般領域（ＮＡ）、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を含み得る。第２横表示領域（ＨＡ２）は一般領域（ＮＡ）のみを含み得る。
図５ａは、本開示の実施例によるディスプレイパネルで、第１光学領域及び一般領域の信号ライン配置を示した図面であり、図５ｂは本開示の実施例によるディスプレイパネルで、第２光学領域及び一般領域の信号ライン配置を示した図面である。
図５ａ及び図５ｂを参照すれば、本開示の実施例によるディスプレイパネル１１０で、第１横表示領域（ＨＡ１）はディスプレイパネル１１０の第１横表示領域（ＨＡ１）の一部であり、第２横表示領域（ＨＡ２）はディスプレイパネル１１０の第２横表示領域（ＨＡ２）の一部である。
図５ａに示された第１光学領域（ＯＡ１）はディスプレイパネル１１０での第１光学領域（ＯＡ１）の一部であり、図５ｂに示された第２光学領域（ＯＡ２）はディスプレイパネル１１０での第２光学領域（ＯＡ２）の一部である。
第１横表示領域（ＨＡ１）は一般領域（ＮＡ）、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を含み得る。第２横表示領域（ＨＡ２）は一般領域（ＮＡ）を含み得る。
光学電子装置１１には、多様な種類の横ライン（ＨＬ１、ＨＬ２）が配置され、多様な種類の縦ライン（ＶＬｎ、ＶＬ１、ＶＬ２）が配置され得る。
本開示の実施例で、横方向と縦方向は交差する２個の方向を意味するものであり、横方向と縦方向は見る方向によって異なることができる。例えば、本開示での実施例で、横方向は一つのゲートライン（ＧＬ）が延長されながらも配置される方向を意味し、縦方向は一つのデータライン（ＤＬ）が延長されながら配置される方向を意味し得る。このように、横と縦を例に挙げる。
図５ａ及び図５ｂを参照すれば、ディスプレイパネル１１０に配置される横ラインは第１横表示領域（ＨＡ１）に配置される第１横ライン（ＨＬ１）及び第２横表示領域（ＨＡ２）に配置される第２横ライン（ＨＬ２）を含み得る。
ディスプレイパネル１１０に配置される横ラインはゲートライン（ＧＬ）であり得る。すなわち、第１横ライン（ＨＬ１）と第２横ライン（ＨＬ２）はゲートライン（ＧＬ）であり得る。ゲートライン（ＧＬ）はサブピクセル（ＳＰ）の構造によって多様な種類のゲートラインを含み得る。
図５ａ及び図５ｂを参照すれば、ディスプレイパネル１１０に配置される縦ラインは、一般領域（ＮＡ）だけに配置される一般縦ライン（ＶＬｎ）、第１光学領域（ＯＡ１）と一般領域（ＮＡ）をすべて通り過ぎる第１縦ライン（ＶＬ１）、及び第２光学領域（ＯＡ２）と一般領域（ＮＡ）をすべて通り過ぎる第２縦ライン（ＶＬ２）を含み得る。
ディスプレイパネル１１０に配置される縦ラインはデータライン（ＤＬ）、駆動電圧ライン（ＤＶＬ）などを含み得るし、これだけではなく、基準電圧ライン、初期化電圧ラインなどをさらに含み得る。すなわち、一般縦ライン（ＶＬｎ）、第１縦ライン（ＶＬ１）及び第２縦ライン（ＶＬ２）はデータライン（ＤＬ）、駆動電圧ライン（ＤＶＬ）などを含み得るし、これだけではなく、基準電圧ライン、初期化電圧ラインなどをさらに含み得る。
本開示の実施例で、第２横ライン（ＨＬ２）で「横」という用語は、信号が左側（または右側）から右側（または左側）に伝達されるという意味であるだけで、第２横ライン（ＨＬ２）が正確な横方向だけで直線形態に延長されるという意味ではないことがある。すなわち、図５ａ及び図５ｂで、第２横ライン（ＨＬ２）は一直線形態で図示されているが、これと異なるように、第２横ライン（ＨＬ２）は折れるか、または曲げられた部分を含み得る。同じく、第１横ライン（ＨＬ１）また折れるか、または曲げられた部分を含み得る。
本開示の実施例で、一般縦ライン（ＶＬｎ）で「縦」という用語は信号が上側（または下側）から下側（または上側）に伝達されるという意味であるだけで、一般縦ライン（ＶＬｎ）が正確な縦方向だけで直線形態に延長されるという意味ではない。すなわち、図５ａ及び図５ｂで、一般縦ライン（ＶＬｎ）は一直線形態で図示されているが、これと異なるように、一般縦ライン（ＶＬｎ）は折れるか、または曲げられた部分を含み得る。同じく、第１縦ライン（ＶＬ１）及び第２縦ライン（ＶＬ２）また折れるか、または曲げられた部分を含み得る。
図５ａを参照すれば、第１横領域（ＨＡ１）に含まれる第１光学領域（ＯＡ１）は発光領域（ＥＡ）と第１透過領域（ＴＡ１）を含み得る。第１光学領域（ＯＡ１）内で、第１透過領域（ＴＡ１）の外領域が発光領域（ＥＡ）を含み得る。
図５ａを参照すれば、第１光学領域（ＯＡ１）の透過率改善のために、第１光学領域（ＯＡ１）を通り過ぎる第１横ライン（ＨＬ１）は第１光学領域（ＯＡ１）内の第１透過領域（ＴＡ１）を回避して通過し得る。
よって、第１光学領域（ＯＡ１）を通り過ぎる第１横ライン（ＨＬ１）それぞれは各第１透過領域（ＴＡ１）の外郭わくの外を迂回する曲線区間またはベンディング区間などを含み得る。
これによって、第１横領域（ＨＡ１）に配置される第１横ライン（ＨＬ１）と第２横領域（ＨＡ２）に配置される第２横ライン（ＨＬ２）は模様または長さなどがお互いに異なってもよい。すなわち、第１光学領域（ＯＡ１）を通り過ぎる第１横ライン（ＨＬ１）と第１光学領域（ＯＡ１）を通過しない第２横ライン（ＨＬ２）は模様または長さなどがお互いに異なり得る。
また、第１光学領域（ＯＡ１）の透過率改善のために、第１光学領域（ＯＡ１）を通過する第１縦ライン（ＶＬ１）は第１光学領域（ＯＡ１）内の第１透過領域（ＴＡ１）を回避して通過し得る。
よって、第１光学領域（ＯＡ１）を通過する第１縦ライン（ＶＬ１）それぞれは各第１透過領域（ＴＡ１）の外郭わくの外を迂回する曲線区間またはベンディング区間などを含み得る。
これによって、第１光学領域（ＯＡ１）を通り過ぎる第１縦ライン（ＶＬ１）と第１光学領域（ＯＡ１）を通過しないで一般領域（ＮＡ）に配置される一般縦ライン（ＶＬｎ）は模様または長さなどがお互いに異なり得る。
図５ａを参照すれば、第１横領域（ＨＡ１）内の第１光学領域（ＯＡ１）に含まれた第１透過領域（ＴＡ１）は斜線方向に配列され得る。
図５ａを参照すれば、第１横領域（ＨＡ１）内の第１光学領域（ＯＡ１）で、左右に隣接した２個の第１透過領域（ＴＡ１）の間には発光領域（ＥＡ）が配置され得る。第１横領域（ＨＡ１）内の第１光学領域（ＯＡ１）で、上下に隣接した２個の第１透過領域（ＴＡ１）間には発光領域（ＥＡ）が配置され得る。
図５ａを参照すれば、第１横領域（ＨＡ１）に配置される第１横ライン（ＨＬ１）、すなわち、第１光学領域（ＯＡ１）を通過する第１横ライン（ＨＬ１）はすべて第１透過領域（ＴＡ１）の外郭わくの外を迂回する曲線区間またはベンディング区間を少なくとも一つを含み得る。
図５ｂを参照すれば、第１横領域（ＨＡ１）に含まれる第２光学領域（ＯＡ２）は発光領域（ＥＡ）と第２透過領域（ＴＡ２）を含み得る。第２光学領域（ＯＡ２）内で、第２透過領域（ＴＡ２）の外領域が発光領域（ＥＡ）を含み得る。
第２光学領域（ＯＡ２）内の発光領域（ＥＡ）及び第２透過領域（ＴＡ２）の位置及び配列状態は、図５ａでの第１光学領域（ＯＡ１）内の発光領域（ＥＡ）及び第２透過領域（ＴＡ２）の位置及び配列状態と同一であってもよい。
これと異なるように、図５ｂに示されたように、第２光学領域（ＯＡ２）内の発光領域（ＥＡ）及び第２透過領域（ＴＡ２）の位置及び配列状態は、図５ａでの第１光学領域（ＯＡ１）内の発光領域（ＥＡ）及び第２透過領域（ＴＡ２）の位置及び配列状態と異なり得る。
例えば、図５ｂを参照すれば、第２光学領域（ＯＡ２）内で、第２透過領域（ＴＡ２）は横方向（左右方向）に配列され得る。横長方向（左右方向）に隣接した２個の第２透過領域（ＴＡ２）の間には発光領域（ＥＡ）が配置されなくてもよい。また、第２光学領域（ＯＡ２）内の発光領域（ＥＡ）は縦方向（上下方向）に隣接した第２透過領域（ＴＡ２）の間に配置され得る。すなわち、２個の第２透過領域行の間に発光領域（ＥＡ）が配置され得る。
第１横ライン（ＨＬ１）は第１横領域（ＨＡ１）内の第２光学領域（ＯＡ２）とその周辺の一般領域（ＮＡ）を通過するとき、図５ａと同一な形態で通過し得る。
これと異なるように、図５ｂに示されたように、第１横ライン（ＨＬ１）は第１横領域（ＨＡ１）内の第２光学領域（ＯＡ２）とその周辺の一般領域（ＮＡ）を通過するとき、図５ａと他の形態で通過し得る。
これは、図５ｂの第２光学領域（ＯＡ２）内の発光領域（ＥＡ）及び第２透過領域（ＴＡ２）の位置及び配列状態と、図５ａでの第１光学領域（ＯＡ１）内の発光領域（ＥＡ）及び第２透過領域（ＴＡ２）の位置及び配列状態と異なるためである。
図５ｂを参照すれば、第１横ライン（ＨＬ１）は第１横領域（ＨＡ１）内の第２光学領域（ＯＡ２）とその周辺の一般領域（ＮＡ）を通過するとき、曲線区間やベンディング区間でななく、上下に隣接した第２透過領域（ＴＡ２）の間を直線形態で通過し得る。
言い換えれば、一つの第１横ライン（ＨＬ１）は第１光学領域（ＯＡ１）内で曲線区間またはベンディング区間を有するが、第２光学領域（ＯＡ２）内では曲線区間またはベンディング区間を有しなくてもよい。
第２光学領域（ＯＡ２）の透過率改善のために、第２光学領域（ＯＡ２）を通過する第２縦ライン（ＶＬ２）は第２光学領域（ＯＡ２）内の第２透過領域（ＴＡ２）を回避して通過し得る。
よって、第２光学領域（ＯＡ２）を通り過ぎる第２縦ライン（ＶＬ２）それぞれは各第２透過領域（ＴＡ２）の外郭わくの外を迂回する曲線区間またはベンディング区間などを含み得る。
これによって、第２光学領域（ＯＡ２）を通過する第２縦ライン（ＶＬ２）と第２光学領域（ＯＡ２）を通過しないで一般領域（ＮＡ）に配置される一般縦ライン（ＶＬｎ）は模様または長さなどがお互いに異なり得る。
図５ａに示されたように、第１光学領域（ＯＡ１）を通過する第１横ライン（ＨＬ１）は第１透過領域（ＴＡ１）の外郭わく外を迂回する曲線区間またはベンディング区間を有し得る。
よって、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過する第１横ライン（ＨＬ１）の長さは、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過しないで一般領域（ＮＡ）だけに配置される第２横ライン（ＨＬ２）の長さより少しはさらに長くてもよい。
これによって、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過する第１横ライン（ＨＬ１）の抵抗（以下、第１抵抗とも称する）は、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過しないで一般領域（ＮＡ）だけに配置される第２横ライン（ＨＬ２）の抵抗（以下、第２抵抗とも称する）より少し大きくなり得る。
図５ａ及び図５ｂを参照すれば、光透過構造によって、第１光学電子装置１１と少なくとも一部が重畳される第１光学領域（ＯＡ１）は複数の第１透過領域（ＴＡ１）を含み、第２光学電子装置１２と少なくとも一部が重畳される第２光学領域（ＯＡ２）は複数の第２透過領域（ＴＡ２）を含むため、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）は一般領域（ＮＡ）に比べて単位面積当たりサブピクセル個数が少なくなり得る。
第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過する第１横ライン（ＨＬ１）が連結されるサブピクセル（ＳＰ）の個数と、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過しないで一般領域（ＮＡ）だけに配置される第２横ライン（ＨＬ２）が連結されるサブピクセル（ＳＰ）の個数はお互いに異なり得る。
第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過する第１横ライン（ＨＬ１）が連結されるサブピクセル（ＳＰ）の個数（第１個数）は、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過しないで一般領域（ＮＡ）だけに配置される第２横ライン（ＨＬ２）が連結されるサブピクセル（ＳＰ）の個数（第２個数）より少なくなり得る。
第１個数と第２個数との間の差は第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）それぞれの解像度と一般領域（ＮＡ）の解像度の差によって変わり得る。例えば、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）それぞれの解像度と一般領域（ＮＡ）の解像度の差が大きくなるほど、第１個数と第２個数との間の差は大きくなり得る。
前述したように、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過する第１横ライン（ＨＬ１）が連結されるサブピクセル（ＳＰ）の個数（第１個数）が第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過しないで一般領域（ＮＡ）だけに配置される第２横ライン（ＨＬ２）が連結されるサブピクセル（ＳＰ）の個数（第２個数）より少ないため、第１横ライン（ＨＬ１）が周辺の他の電極やラインと重畳される面積が第２横ライン（ＨＬ２）が周辺の他の電極やラインと重畳される面積より小さくなり得る。
よって、第１横ライン（ＨＬ１）が周辺の他の電極やラインと形成する寄生キャパシタンス（以下、第１キャパシタンスと称する）は第２横ライン（ＨＬ２）が周辺の他の電極やラインと形成する寄生キャパシタンス（以下、第２キャパシタンスと称する）より遥かに小さくなり得る。
第１抵抗及び第２抵抗の間の大小関係（第１抵抗≧第２抵抗）及び第１キャパシタンス及び第２キャパシタンスの間の大小関係（第１キャパシタンス≪第２キャパシタンス）を考慮する時、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過する第１横ライン（ＨＬ１）のＲＣ（Ｒｅｓｉｓｔａｎｃｅ－Ｃａｐａｃｉｔａｎｃｅ）値（以下、第１ＲＣ値とも称する）は、第１光学領域（ＯＡ１）及び第２光学領域（ＯＡ２）を通過しないで一般領域（ＮＡ）だけに配置される第２横ライン（ＨＬ２）のＲＣ（Ｒｅｓｉｓｔａｎｃｅ－Ｃａｐａｃｉｔａｎｃｅ）値（以下、第２ＲＣ値とも称する）より遥かに小さくなり得る（第１ＲＣ値≪第２ＲＣ値）。
第１横ライン（ＨＬ１）の第１ＲＣ値と第２横ライン（ＨＬ２）の第２ＲＣ値の間の差（以下で、ＲＣロード（ＲＣ Ｌｏａｄ）偏差と称する）によって、第１横ライン（ＨＬ１）を通じた信号伝達特性と第２横ライン（ＨＬ２）を通じた信号伝達特性が変わり得る。
図６は、本開示の実施例によるディスプレイパネルで、光学領域の断面を例示で示した図面である。
図６を参照すれば、本開示の実施例によるディスプレイパネル１１０で、光学領域（ＯＡ）は発光領域（ＥＡ）、第１透過領域（ＴＡ１）及び第２透過領域（ＴＡ２）を含み得る。
光学領域（ＯＡ）に含まれる発光領域（ＥＡ）は一般領域（ＮＡ）内の発光領域（ＥＡ）と同一な積層構造を有し得る。
基板（ＳＵＢ）は第１基板（ＳＵＢ１）、層間絶縁膜（ＩＰＤ）及び第２基板（ＳＵＢ２）を含み得る。層間絶縁膜（ＩＰＤ）は第１基板（ＳＵＢ１）と第２基板（ＳＵＢ２）の間に位置し得る。基板（ＳＵＢ）を第１基板（ＳＵＢ１）、層間絶縁膜（ＩＰＤ）及び第２基板（ＳＵＢ２）で構成することで、水分浸透を防止することができる。例えば、第１基板（ＳＵＢ１）及び第２基板（ＳＵＢ２）はポリイミド（ｐｏｌｙｉｍｉｄｅ、ＰＩ）基板であり得る。第１基板（ＳＵＢ１）を１次ＰＩ基板であると言って、第２基板（ＳＵＢ２）を２次ＰＩ基板であると言える。
発光領域（ＥＡ）の基板（ＳＵＢ）上には、駆動トランジスター（ＤＲＴ）などのトランジスターを形成するための各種パターン（ＡＣＴ、ＳＤ１、ＧＡＴＥ）、各種絶縁膜（ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０）及び各種金属パターン（ＴＭ、ＧＭ、ＭＬ１、ＭＬ２）が配置され得る。
第２基板（ＳＵＢ２）上にマルチバッファ層（ＭＢＵＦ）が配置され得るし、マルチバッファ層（ＭＢＵＦ）上に第１アクティブバッファ層（ＡＢＵＦ１）が配置され得る。
第１アクティブバッファ層（ＡＢＵＦ１）上に第１金属層（ＭＬ１）及び第２金属層（ＭＬ２）が配置され得る。ここで、第１金属層（ＭＬ１）及び第２金属層（ＭＬ２）は光をシールドするライトシールド層（Ｌｉｇｈｔ Ｓｈｉｅｌｄ Ｌａｙｅｒ、ＬＳ）であり得る。
第１金属層（ＭＬ１）及び第２金属層（ＭＬ２）上に第２アクティブバッファ層（ＡＢＵＦ２）が配置され得る。第２アクティブバッファ層（ＡＢＵＦ２）上に駆動トランジスター（ＤＲＴ）のアクティブ層（ＡＣＴ）が配置され得る。
ゲート絶縁膜（ＧＩ）がアクティブ層（ＡＣＴ）を覆いながら配置され得る。
ゲート絶縁膜（ＧＩ）上に駆動トランジスター（ＤＲＴ）のゲート電極（ＧＡＴＥ）が配置され得る。この時、駆動トランジスター（ＤＲＴ）の形成位置と異なる位置で、駆動トランジスター（ＤＲＴ）のゲート電極（ＧＡＴＥ）と共に、ゲート物質層（ＧＭ）がゲート絶縁膜（ＧＩ）上に配置され得る。
第１層間絶縁膜（ＩＬＤ１）がゲート電極（ＧＡＴＥ）及びゲート物質層（ＧＭ）を覆いながら配置され得る。第１層間絶縁膜（ＩＬＤ１）上に金属パターン（ＴＭ）が配置され得る。金属パターン（ＴＭ）は駆動トランジスター（ＤＲＴ）の形成位置と他の所に位置し得る。第２層間絶縁膜（ＩＬＤ２）が第１層間絶縁膜（ＩＬＤ１）上の金属パターン（ＴＭ）を覆いながら配置され得る。
第２層間絶縁膜（ＩＬＤ２）上に２個の第１ソース－ドレイン電極パターン（ＳＤ１）が配置され得る。２個の第１ソース－ドレイン電極パターン（ＳＤ１）のうちで一つは駆動トランジスター（ＤＲＴ）のソースノードであり、残り一つは駆動トランジスター（ＤＲＴ）のドレインノードである。
２個の第１ソース－ドレイン電極パターン（ＳＤ１）は、第２層間絶縁膜（ＩＬＤ２）、第１層間絶縁膜（ＩＬＤ１）及びゲート絶縁膜（ＧＩ）のコンタクトホールを通じて、アクティブ層（ＡＣＴ）の一側と他側に電気的に連結され得る。
アクティブ層（ＡＣＴ）でゲート電極（ＧＡＴＥ）と重畳される部分はチャンネル領域である。２個の第１ソース－ドレイン電極パターン（ＳＤ１）のうちで一つはアクティブ層（ＡＣＴ）でチャンネル領域の一側と連結され得るし、２個の第１ソース－ドレイン電極パターン（ＳＤ１）のうちで残り一つはアクティブ層（ＡＣＴ）でチャンネル領域の他側と連結され得る。
パッシベーション層（ＰＡＳ０）が２個の第１ソース－ドレイン電極パターン（ＳＤ１）を覆いながら配置される。パッシベーション層（ＰＡＳ０）上に平坦化層（ＰＬＮ）が配置され得る。平坦化層（ＰＬＮ）は第１平坦化層（ＰＬＮ１）及び第２平坦化層（ＰＬＮ２）を含み得る。
パッシベーション層（ＰＡＳ０）上に第１平坦化層（ＰＬＮ１）が配置され得る。
第１平坦化層（ＰＬＮ１）上に第２ソース－ドレイン電極パターン（ＳＤ２）が配置され得る。第２ソース－ドレイン電極パターン（ＳＤ２）は第１平坦化層（ＰＬＮ１）のコンタクトホールを通じて２個の第１ソース－ドレイン電極パターン（ＳＤ１）のうちで一つと連結され得る。
第２平坦化層（ＰＬＮ２）は第２ソース－ドレイン電極パターン（ＳＤ２）を覆いながら配置され得る。第２平坦化層（ＰＬＮ２）上に発光素子（ＥＤ）が配置され得る。
発光素子（ＥＤ）の積層構造をよく見れば、アノード電極（ＡＥ）が第２平坦化層（ＰＬＮ２）上に配置され得る。アノード電極（ＡＥ）が第２平坦化層（ＰＬＮ２）のコンタクトホールを通じて第２ソース－ドレイン電極パターン（ＳＤ２）と電気的に連結され得る。
バンク（ＢＡＮＫ）がアノード電極（ＡＥ）の一部を覆いながら配置され得る。サブピクセル（ＳＰ）の発光領域（ＥＡ）に対応されるバンク（ＢＡＮＫ）の一部が開口され得る。
アノード電極（ＡＥ）の一部がバンク（ＢＡＮＫ）の開口部（オープンされた部分）で露出され得る。発光層（ＥＬ）がバンク（ＢＡＮＫ）の側面とバンク（ＢＡＮＫ）の開口部（オープンされた部分）に位置し得る。発光層（ＥＬ）の全体または一部は隣接したバンク（ＢＡＮＫ）の間に位置し得る。
バンク（ＢＡＮＫ）の開口部において、発光層（ＥＬ）はアノード電極（ＡＥ）と接触し得る。発光層（ＥＬ）上にカソード電極（ＣＥ）が配置され得る。
アノード電極（ＡＥ）、発光層（ＥＬ）及びカソード電極（ＣＥ）によって発光素子（ＥＤ）が形成され得る。発光層（ＥＬ）は有機膜を含み得る。
発光素子（ＥＤ）の上部には光抽出向上と発光素子（ＥＤ）の保護のためにキャッピング層（ＣＰＬ）が配置され得る。キャッピング層（ＣＰＬ）の低分子構造の有機物で構成され得る。
キャッピング層（ＣＰＬ）上には封止層（ＥＮＣＡＰ）が配置され得る。封止層（ＥＮＣＡＰ）は単一層構造または多層構造を有し得る。例えば、封止層（ＥＮＣＡＰ）は第１封止層（ＰＡＳ１）、第２封止層（ＰＣＬ）及び第３封止層（ＰＡＳ２）を含み得る。
第１封止層（ＰＡＳ１）及び第３封止層（ＰＡＳ２）は無機膜であり、第２封止層（ＰＣＬ）は有機膜であり得る。第１封止層（ＰＡＳ１）、第２封止層（ＰＣＬ）及び第３封止層（ＰＡＳ２）のうちで第２封止層（ＰＣＬ）は一番厚くて平坦化層の役割を果たし得る。
第１封止層（ＰＡＳ１）はカソード電極（ＣＥ）上に配置され、発光素子（ＥＤ）と最も隣接するように配置され得る。第１封止層（ＰＡＳ１）は低温蒸着が可能な無機絶縁材質で形成され得る。例えば、第１封止層（ＰＡＳ１）は窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）または酸化アルミニウム（Ａｌ２Ｏ３）などであり得る。第１封止層（ＰＡＳ１）が低温雰囲気で蒸着されるため、蒸着工程時、第１封止層（ＰＡＳ１）は高温雰囲気に脆弱な有機物を含む発光層（ＥＬ）が損傷されることを防止することができる。
第２封止層（ＰＣＬ）は第１封止層（ＰＡＳ１）より小さな面積で形成され得る。この場合、第２封止層（ＰＣＬ）は第１封止層（ＰＡＳ１）の両末端を露出させるように形成され得る。第２封止層（ＰＣＬ）はディスプレイ装置１００の撓うことによる各層間の応力を緩和させる緩衝役割をして、平坦化性能を強化する役割をすることもできる。例えば、第２封止層（ＰＣＬ）はアクリル樹脂、エポキシ樹脂、ポリイミド、ポリエチレン、またはシリコンオキシカーバイド（ＳｉＯＣ）などであり得るし、有機絶縁材質で形成され得る。例えば、第２封止層（ＰＣＬ）はインクジェット方式を通じて形成されてもよい。
第３無機封止層（ＰＡＳ２）は第２封止層（ＰＣＬ）が形成された基板（ＳＵＢ）上に第２封止層（ＰＣＬ）及び第１封止層（ＰＡＳ１）それぞれの上部面及び側面を覆うように形成され得る。第３封止層（ＰＡＳ２）は外部の水分や酸素が第１無機封止層（ＰＡＳ１）及び有機封止層（ＰＣＬ）への侵透を最小化、または遮断することができる。例えば、第３封止層（ＰＡＳ２）は窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）または酸化アルミニウム（Ａｌ２Ｏ３）などのような無機絶縁材質で形成される。
次に、第１透過領域（ＴＡ１）に対する積層構造を説明する。
発光領域（ＥＡ）にはカソード電極（ＣＥ）が配置されるが、第１透過領域（ＴＡ１）にはカソード電極（ＣＥ）が配置されなくてもよい。すなわち、第１透過領域（ＴＡ１）はカソード電極（ＣＥ）の開口部と対応され得る。
また、発光領域（ＥＡ）には第１金属層（ＭＬ１）及び第２金属層（ＭＬ２）のうちで少なくとも一つを含むライトシールド層（ＬＳ）が配置されるが、第１透過領域（ＴＡ１）にはライトシールド層（ＬＳ）が配置されなくてもよい。すなわち、第１透過領域（ＴＡ１）はライトシールド層（ＬＳ）の開口部と対応しれ得る。
発光領域（ＥＡ）に配置された基板（ＳＵＢ）と各種絶縁膜（ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０、ＰＬＮ（ＰＬＮ１、ＰＬＮ２）、ＢＡＮＫ、ＣＰＬ、ＥＮＣＡＰ（ＰＡＳ１、ＰＣＬ、ＰＡＳ２、Ｔ－ＢＵＦ、Ｔ－ＩＬＤ、ＰＡＣ）は第１透過領域（ＴＡ１）においても等しく配置され得る。
この時、第１透過領域（ＴＡ１）に形成されるバンク（ＢＡＮＫ）はオープンされて開口部を形成することもできるが、透明材質のバンク（ＢＡＮＫ）でなされる場合には発光領域（ＥＡ）と同じく一定な高さで形成されてもよい。
本開示のディスプレイパネル１１０はバンク（ＢＡＮＫ）と上部に形成される層の間の結合力を向上させるため、バンク（ＢＡＮＫ）の表面に一定な大きさの凹な溝と凸領域を有する陰刻パターンを形成し得る。
また、バンク（ＢＡＮＫ）の上部には光透過率を向上させることができるカソードパターニング物質（ＣＰＭ）が形成され得る。カソードパターニング物質（ＣＰＭ）は有機物で構成されてもよく、ＦＭＭ（Ｆｉｎｅ Ｍｅｔａｌ Ｍａｓｋ）を利用して第１透過領域（ＴＡ１）の少なくとも一部分をカバーするように蒸着されてもよい。
カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の光透過率を向上させる同時に、発光領域（ＥＡ）に形成されるカソード電極（ＣＥ）を効果的にパターニングするために使用され得る。
すなわち、透過領域（ＴＡ）にＦＭＭを利用してカソードパターニング物質（ＣＰＭ）を形成した後、ＯＭＭ（Ｏｐｅｎ Ｍｅｔａｌ Ｍａｓｋ）を利用して発光領域（ＥＡ）にカソード電極（ＣＥ）を蒸着することで、カソードパターニング物質（ＣＰＭ）を除いた発光領域（ＥＡ）にカソード電極（ＣＥ）を効果的に形成し得る。これによって、カソードパターニング物質（ＣＰＭ）とカソード電極（ＣＥ）は同一平面上に位置し得る
この時、カソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）はお互いに異なる系列の有機物でなされるため、高温または高湿の環境に長期間露出される場合にカソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）との間の界面が分離されるか、または剥離される現象が起きることがある。
しかし、本開示のディスプレイ装置１００と共にバンク（ＢＡＮＫ）の表面を一定な形状の陰刻パターンで形成すれば、バンク（ＢＡＮＫ）の表面に蒸着されるカソードパターニング物質（ＣＰＭ）は蒸着過程でバンク（ＢＡＮＫ）のパターン内部に流入されるので接触面積が増加し、結合力が増加し得る。
カソードパターニング物質（ＣＰＭ）の上部には第１透過領域（ＴＡ１）の保護のためにキャッピング層（ＣＰＬ）が配置され得る。キャッピング層（ＣＰＬ）の低分子構造の有機物でなされ得る。
この時、カソードパターニング物質（ＣＰＭ）の厚さが薄いため、バンク（ＢＡＮＫ）の表面に形成されたパターンによってキャッピング層（ＣＰＬ）とカソードパターニング物質（ＣＰＭ）の間の界面面積が増加して結合力も増加するようになる。
その結果、カソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）が剥離される現象が減少し、製品の不良を低減することができる。
一方、発光領域（ＥＡ）で絶縁物質以外に、電気的な特性を有する物質層（例：金属物質層、半導体層など）は第１透過領域（ＴＡ１）に配置されなくてもよい。
例えば、トランジスターと関連される金属物質層（ＭＬ１、ＭＬ２、ＧＡＴＥ、ＧＭ、ＴＭ、ＳＤ１、ＳＤ２）と半導体層（ＡＣＴ）は第１透過領域（ＴＡ１）に配置されなくてもよい。
また、発光素子（ＥＤ）に含まれたアノード電極（ＡＥ）及びカソード電極（ＣＥ）は第１透過領域（ＴＡ１）に配置されなくてもよい。但し、発光層（ＥＬ）は第１透過領域（ＴＡ１）に配置されてもよく、配置されなくてもよい。
よって、第１透過領域（ＴＡ１）に電気的な特性を有する物質層（例：金属物質層、半導体層など）が配置されないことで、第１透過領域（ＴＡ１）の光透過性が提供され得る。よって、第１光学電子装置１１は第１透過領域（ＴＡ１）を通じて透過された光を受信して該当機能（例：イメージセンシング）を遂行することができる。
第１透過領域（ＴＡ１）の全体または一部は第１光学電子装置１１と重畳されるため、第１光学電子装置１１の正常な動作のためには、第１透過領域（ＴＡ１）の透過率はさらに高いことが好ましい。
このために、本開示の実施例によるディスプレイ装置１００のディスプレイパネル１１０で、第１光学領域（ＯＡ１）内の第１透過領域（ＴＡ１）は透過率向上構造（ＴＩＳ：Ｔｒａｎｓｍｉｔｔａｎｃｅ Ｉｍｐｒｏｖｅｍｅｎｔ Ｓｔｒｕｃｔｕｒｅ）を有し得る。
ディスプレイパネル１１０に含まれた複数の絶縁膜は、基板（ＳＵＢ１、ＳＵＢ２）とトランジスター（ＤＲＴ、ＳＣＴ）との間のバッファ層（ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２）、トランジスター（ＤＲＴ）と発光素子（ＥＤ）との間の平坦化層（ＰＬＮ１、ＰＬＮ２）、及び発光素子（ＥＤ）上の封止層（ＥＮＣＡＰ）などを含み得る。
第１透過領域（ＴＡ１）は、透過率向上構造（ＴＩＳ）として、第１平坦化層（ＰＬＮ１）及びパッシベーション層（ＰＡＳ０）が下に陷沒された構造を有し得る。
複数の絶縁膜のうちで第１平坦化層（ＰＬＮ１）は、少なくとも一つの凹凸部（または陷沒部）を含み得る。ここで、第１平坦化層（ＰＬＮ１）は有機絶縁膜であり得る。
第１平坦化層（ＰＬＮ１）が下に陷沒された場合、第２平坦化層（ＰＬＮ２）が実質的な平坦化役割をすることができる。一方、第２平坦化層（ＰＬＮ２）も下に陷沒され得る。この場合、第２封止層（ＰＣＬ）が実質的な平坦化役割をすることができる。
第１平坦化層（ＰＬＮ１）及びパッシベーション層（ＰＡＳ０）の陷沒された部分は、駆動トランジスター（ＤＲＴ）を形成するための絶縁膜（ＩＬＤ２、ＩＤＬ１、ＧＩ）とその下に位置するバッファ層（ＡＢＵＦ１、ＡＢＵＦ２、ＭＢＵＦ）を貫通して、第２基板（ＳＵＢ２）の上部まで低くなり得る。
基板（ＳＵＢ）は透過率向上構造（ＴＩＳ）として少なくとも一つの凹部を含み得る。例えば、第１透過領域（ＴＡ１）で、第２基板（ＳＵＢ１）の上面が下に陷沒されるか、または抜けてもよい。
封止層（ＥＮＣＡＰ）を構成する第１封止層（ＰＡＳ１）及び第２封止層（ＰＣＬ）も下に陷沒された形態の透過率向上構造（ＴＩＳ）を有し得る。ここで、第２封止層（ＰＣＬ）は有機絶縁膜であり得る。
次に、第２透過領域（ＴＡ２）に対する積層構造を説明する。
発光領域（ＥＡ）にはカソード電極（ＣＥ）が配置されるが、第２透過領域（ＴＡ２）にはカソード電極（ＣＥ）が配置されなくてもよい。すなわち、第２透過領域（ＴＡ２）はカソード電極（ＣＥ）の開口部に対応し得る。
また、発光領域（ＥＡ）には第１金属層（ＭＬ１）及び第２金属層（ＭＬ２）のうちで少なくとも一つを含むライトシールド層（ＬＳ）が配置されるが、第２透過領域（ＴＡ２）にはライトシールド層（ＬＳ）が配置されなくてもよい。すなわち、第２透過領域（ＴＡ２）はライトシールド層（ＬＳ）の開口部に対応し得る。
第２透過領域（ＴＡ２）の透過率と第１透過領域（ＴＡ１）の透過率が同一な場合、第２透過領域（ＴＡ２）の積層構造は、第１透過領域（ＴＡ１）の積層構造と等しくてもよい。
第２透過領域（ＴＡ２）の透過率と第１透過領域（ＴＡ１）の透過率が異なる場合、第２透過領域（ＴＡ２）の積層構造は、第１透過領域（ＴＡ１）の積層構造と一部異なってもよい。
例えば、第２透過領域（ＴＡ２）の透過率が第１透過領域（ＴＡ１）の透過率より低い場合、第２透過領域（ＴＡ２）は透過率向上構造（ＴＩＳ）を有しなくてもよい。その一環として、第１平坦化層（ＰＬＮ１）及びパッシベーション層（ＰＡＳ０）が陷沒されなくてもよい。また、第２透過領域（ＴＡ２）の幅は、第１透過領域（ＴＡ１）の幅より狭くてもよい。
発光領域（ＥＡ）に配置された基板（ＳＵＢ）と各種絶縁膜（ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０、ＰＬＮ（ＰＬＮ１、ＰＬＮ２）、ＢＡＮＫ、ＣＰＬ、ＥＮＣＡＰ（ＰＡＳ１、ＰＣＬ、ＰＡＳ２）、Ｔ－ＢＵＦ、Ｔ－ＩＬＤ、ＰＡＣ）は第２透過領域（ＴＡ２）にも等しく配置され得る。
この時、第２透過領域（ＴＡ２）に形成されるバンク（ＢＡＮＫ）はオープンされて開口部を形成することもあるが、透明材質のバンク（ＢＡＮＫ）でなされる場合には発光領域（ＥＡ）のように一定な高さで形成されてもよい。
本開示のディスプレイパネル１１０はバンク（ＢＡＮＫ）と上部に形成される層の間の結合力を向上させるため、バンク（ＢＡＮＫ）の表面に一定な大きさの少なくとも一つ凹な溝と凸領域を有する陰刻パターンを形成し得る。
また、バンク（ＢＡＮＫ）の上部には光透過率を向上させることができるカソードパターニング物質（ＣＰＭ）が形成され得る。カソードパターニング物質（ＣＰＭ）は第２透過領域（ＴＡ２）に対応される位置に蒸着され得る。
このように、バンク（ＢＡＮＫ）の表面に一定な大きさのパターンを形成する場合、カソードパターニング物質（ＣＰＭ）が蒸着される過程でバンク（ＢＡＮＫ）のパターン内部に流入されるため接触面積が増加し、結合力が増加し得る。
カソードパターニング物質（ＣＰＭ）の上部には第２透過領域（ＴＡ２）の保護のためにキャッピング層（ＣＰＬ）が配置され得る。キャッピング層（ＣＰＬ）の低分子構造の有機物で構成され得る。
この時、カソードパターニング物質（ＣＰＭ）の厚さが薄いため、バンク（ＢＡＮＫ）の表面に形成されたパターンによってキャッピング層（ＣＰＬ）とカソードパターニング物質（ＣＰＭ）の間の結合力も増加するようになる。
その結果、カソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）が剥離される現象が減少し、製品の不良を低減することができる。
一方、発光領域（ＥＡ）で絶縁物質以外に、電気的な特性を有する物質層（例：金属物質層、半導体層など）は第２透過領域（ＴＡ２）に配置されなくてもよい。
例えば、トランジスターと関連される金属物質層（ＭＬ１、ＭＬ２、ＧＡＴＥ、ＧＭ、ＴＭ、ＳＤ１、ＳＤ２）と半導体層（ＡＣＴ）は第２透過領域（ＴＡ２）に配置されなくてもよい。
また、発光素子（ＥＤ）に含まれたアノード電極（ＡＥ）及びカソード電極（ＣＥ）は第２透過領域（ＴＡ２）に配置されなくてもよい。但し、発光層（ＥＬ）は第２透過領域（ＴＡ２）に配置されてもよく、配置されなくてもよい。
図７ａ及び図７ｂは、本開示の実施例によるディスプレイパネルで、光学領域内の発光素子に対応される領域を拡大した図面である。
図７ａを参照すれば、本開示の実施例によるディスプレイパネル１１０で、光学領域（ＯＡ）は発光領域（ＥＡ）と透過領域（ＴＡ）を含み得る。
発光領域（ＥＡ）は平坦化層（ＰＬＮ）の上部に形成されたアノード電極（ＡＥ）、アノード電極（ＡＥ）の上部に形成された複数の発光層（ＥＬ）及び複数の発光層（ＥＬ）と重畳して発光層（ＥＬ）上に形成されたカソード電極（ＣＥ）を含み得る。
アノード電極（ＡＥ）、発光層（ＥＬ）、及びカソード電極（ＣＥ）は発光素子（ＥＤ）を形成し、発光素子（ＥＤ）は発光層（ＥＬ）が有機発光層であるか、または無機発光層であるかによって有機発光素子または無機発光素子であり得る。
発光領域（ＥＡ）に形成されたアノード電極（ＡＥ）は駆動トランジスターと連結されて電気的信号の印加を受ける。
発光層（ＥＬ）は青色発光層（ＥＬ１）、緑色発光層（ＥＬ２）、及び赤色発光層（ＥＬ３）を含み、白色発光層をさらに含み得る。各発光層（ＥＬ）は同一行で平行であり得るが、対角線方向に配置されるか、またはお互いに異なる配列を有する式で配置されることもある。そして、同一大きさでなっているがこれに限らないし、それぞれ表現しようとするディスプレイ装置１００の特性によってお互いに異なる大きさで形成されてもよい。
発光層（ＥＬ）の形状は四角形で図示されているがこれに限らないで、四角形ではない多角形、あるいは卵円形または角の少なくとも一部がラウンドになった形態を有し得る。場合によっては、発光層（ＥＬ）の角は一定間隔を有して隣合う形態で配置され得る。
一方、発光領域（ＥＡ）と隣接した透過領域（ＴＡ）にはバンク（ＢＡＮＫ）が具備されて領域が定義され得る。バンク（ＢＡＮＫ）はアノード電極（ＡＥ）の縁と一部重畳され得る。
また、正孔及び電子の再結合によって実質的な発光が発生される発光層（ＥＬ）とアノード電極（ＡＥ）との間にはアノード電極（ＡＥ）から移動する正孔を発光層（ＥＬ）に伝達してくれる正孔注入層（ＨＩＬ）と正孔輸送層（ＨＴＬ）が配置され得る。
また、発光層（ＥＬ）とカソード電極（ＣＥ）との間にはカソード電極（ＣＥ）から移動する電子を発光層（ＥＬ）に伝達してくれる電子注入層（ＥＩＬ）と電子輸送層（ＥＴＬ）が配置され得る。
電子注入層（ＥＩＬ）の場合有機物を含まないでアルカリ族化合物のような無機化合物またはランタノイドの金属でなされ得るし、カソード電極（ＣＥ）形成工程で共に形成され得る。
正孔注入層（ＨＩＬ）と電子注入層（ＥＩＬ）は省略され得るし、場合によって正孔輸送層（ＨＴＬ）と電子輸送層（ＥＴＬ）はそれぞれ相異な機能性を付与して複数層でも形成され得る。
光学領域（ＯＡ）内で発光層（ＥＬ）が形成されない透過領域（ＴＡ）にはバンク（ＢＡＮＫ）が形成される。発光領域（ＥＡ）はバンク（ＢＡＮＫ）のオープン領域で定義され得る。バンク（ＢＡＮＫ）はアノード電極（ＡＥ）の一部を覆うように配置され得るし、透過領域（ＴＡ）の光透過のために透明材質で形成され得る。
バンク（ＢＡＮＫ）と上部に形成される層の間の結合力を向上させるため、バンク（ＢＡＮＫ）の表面に一定な大きさの少なくとも一つ凹な溝と凸領域を有する陰刻パターンを形成し得る。
発光領域（ＥＡ）をカバーするように正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、及び電子注入層（ＥＩＬ）が形成される場合、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、及び電子注入層（ＥＩＬ）は表面にパターンが形成されたバンク（ＢＡＮＫ）の上部に順次に積層され得る。
この時、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、及び電子注入層（ＥＩＬ）は厚さが薄いためバンク（ＢＡＮＫ）の上部に形成されたパターンに沿って形成され得る。
また、バンク（ＢＡＮＫ）の上部には光透過率を向上させることができるカソードパターニング物質（ＣＰＭ）が形成され得る。カソードパターニング物質（ＣＰＭ）は有機物でなされ得るし、ＦＭＭ（Ｆｉｎｅ Ｍｅｔａｌ Ｍａｓｋ）を利用して第１透過領域（ＴＡ１）の少なくとも一部分をカバーするように蒸着され得る。
カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の光透過率を向上させる同時に、発光領域（ＥＡ）に形成される電子注入層（ＥＩＬ）及びカソード電極（ＣＥ）を効果的にパターニングするために使用され得る。
例えば、透過領域（ＴＡ）にＦＭＭを利用してカソードパターニング物質（ＣＰＭ）を形成した後、ＯＭＭ（Ｏｐｅｎ Ｍｅｔａｌ Ｍａｓｋ）を利用して発光領域（ＥＡ）に電子注入層（ＥＩＬ）及びカソード電極（ＣＥ）を効果的に形成し得る。
この場合、カソードパターニング物質（ＣＰＭ）は電子注入層（ＥＩＬ）と同一層に配置され得るし、カソードパターニング物質（ＣＰＭ）の厚さは電子注入層（ＥＩＬ）の厚さに対応されるか、または、電子注入層（ＥＩＬ）とカソード電極（ＣＥ）を合わせた厚さに対応され得る。
または、図７ｂのように、電子注入層（ＥＩＬ）を発光領域（ＥＡ）と透過領域（ＴＡ）上に形成し、透過領域（ＴＡ）にＦＭＭを利用してカソードパターニング物質（ＣＰＭ）を形成し得る。
その後、ＯＭＭ（Ｏｐｅｎ Ｍｅｔａｌ Ｍａｓｋ）を利用して発光領域（ＥＡ）にカソード電極（ＣＥ）を効果的に形成し得る。
この場合、カソードパターニング物質（ＣＰＭ）はカソード電極（ＣＥ）と同一層に配置され得るし、カソードパターニング物質（ＣＰＭ）の厚さはカソード電極（ＣＥ）の厚さに対応され得る。
この時、バンク（ＢＡＮＫ）の表面が一定な形状の陰刻パターンで形成されているため、バンク（ＢＡＮＫ）の表面に沿って蒸着されるカソードパターニング物質（ＣＰＭ）は蒸着過程でバンク（ＢＡＮＫ）のパターン内部に流入されるので接触面積が増加し、結合力が増加し得る。
カソードパターニング物質（ＣＰＭ）の上部には第１透過領域（ＴＡ１）の保護のためにキャッピング層（ＣＰＬ）が配置され得る。キャッピング層（ＣＰＬ）の低分子構造の有機物で構成され得る。
この時、カソードパターニング物質（ＣＰＭ）の厚さが薄いため、バンク（ＢＡＮＫ）の表面に形成されたパターンによってキャッピング層（ＣＰＬ）とカソードパターニング物質（ＣＰＭ）の間の結合力も増加するようになる。
その結果、カソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）が剥離される現象が減少し、製品の不良を低減することができる。
キャッピング層（ＣＰＬ）の上部には外部からの透湿防止及び下部発光素子（ＥＤ）及び薄膜トランジスターの保護のために封止層（ＥＮＣＡＰ）が形成される。
本開示のディスプレイ装置１００で光学領域（ＯＡ）内の透過領域（ＴＡ）でバンク（ＢＡＮＫ）上部に形成されるパターンは、多様な模様で構成されてもよく、凹な溝と凸領域のパターン位置も多様に決定され得る。
特に、バンク（ＢＡＮＫ）のパターンは上部に形成されるカソードパターニング物質（ＣＰＭ）の面積と位置によって多様に決定され得る。
図８乃至図１０は、本開示の実施例によるディスプレイ装置で、光学領域内の透過領域に形成されるバンクパターンとカソードパターニング物質の構造を例示で示した平面図である。
先ず、図８を参照すれば、本開示の実施例によるディスプレイ装置１００で、光学電子装置と重畳される光学領域（ＯＡ）は有色のサブピクセル（ＳＰ）が配置される発光領域（ＥＡ）とバンク（ＢＡＮＫ）が形成される透過領域（ＴＡ）で区分され得る。バンク（ＢＡＮＫ）は、光を伝える透過層 ＴＬの1つである。
この時、透過領域（ＴＡ）に形成されるバンク（ＢＡＮＫ）は表面に一定な大きさの凹な溝を有するバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成され得る。この時、バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）の深さが深いほどカソードパターニング物質（ＣＰＭ）と接触される面積が増加するようになるが、下部の第２平坦化層（ＰＬＮ２）を露出しないように形成されることが望ましい。したがって、凹溝の高さ（ｈ２）は、凸領域の高さ（ｈ１）よりも小さい。
バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）はバンク（ＢＡＮＫ）が位置する全体領域内で、お互いに離隔された位置に任意の形状で配置され得る。バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）は対称構造で形成されることもできて不連続的構造で形成されることもできる。
この時、バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成される深さはすべて同一であってもよく、一部バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）の深さが他のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）の深さと異なってもよい。
ここでは、八角形または楕円形構造でバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成された場合を例に挙げて示したが、円形や四角形など多様な図形の形状でバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成され得る。
但し、上部のカソードパターニング物質（ＣＰＭ）またはキャッピング層（ＣＰＬ）との結合力を高めるためには、五角形以上の多角形構造でバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成されることが効果的である。
バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が円形で形成される場合には境界部分の流動性が増加するため、カソードパターニング物質（ＣＰＭ）またはキャッピング層（ＣＰＬ）の結合力を緩和させることができる。また、実験的に測定した時、四角形以下のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）より五角形以上の多角形構造でバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）を形成する場合にカソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）との間の界面が分離されるか、または剥離される現象を減少させることで確認された。すなわち、五角形以上の多角形構造でバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）を形成する場合に、境界部分の流動性を減少させる同時にカソードパターニング物質（ＣＰＭ）またはキャッピング層（ＣＰＬ）との接触面積を増加させてカソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）との間の剥離現象を減少させることが確認された。
バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成されたバンク（ＢＡＮＫ）の上部には光透過率を向上させることができるカソードパターニング物質（ＣＰＭ）が形成され得るし、カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の少なくとも一部分をカバーするように蒸着され得る。
例えば、カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の中央部分に四角形形状で形成され得る。
これによって、バンク（ＢＡＮＫ）の上部に形成されるバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）のうちで一部は、カソードパターニング物質（ＣＰＭ）と接触され得るし、残り一部はカソードパターニング物質（ＣＰＭ）と接触されなくてもよい。
カソードパターニング物質（ＣＰＭ）と接触されないバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）はキャッピング層（ＣＰＬ）と接触され得るであろう。
この時、カソードパターニング物質（ＣＰＭ）と接触されるバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）は、カソードパターニング物質（ＣＰＭ）との結合力を高めるため、カソードパターニング物質（ＣＰＭ）が占める面積の２０％以上の面積を占めることが望ましい。
反面、バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）をカソードパターニング物質（ＣＰＭ）が占める面積と同一に（１００％）形成することはむしろバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）とカソードパターニング物質（ＣＰＭ）の結合力を弱化させることができるであろう。よって、バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が占める面積はカソードパターニング物質（ＣＰＭ）が占める面積の９０％以下で形成することが望ましいであろう。図９を参照すれば、本開示の実施例によるディスプレイ装置１００は複数のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成されたバンク（ＢＡＮＫ）の上部に光透過率を向上させることができるカソードパターニング物質（ＣＰＭ）が形成され得る。
この時、カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の大部分をカバーするように蒸着され得る。例えば、透過領域（ＴＡ）が四角形構造でなされる場合、カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の大部分をカバーする四角形形状で形成され得る。
これによって、バンク（ＢＡＮＫ）の上部に形成される複数のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）はすべてカソードパターニング物質（ＣＰＭ）と接触され得る。
この場合にも、カソードパターニング物質（ＣＰＭ）と接触されるバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）はカソードパターニング物質（ＣＰＭ）との結合力を高めるため、カソードパターニング物質（ＣＰＭ）が占める面積の２０％以上の面積を占めることが望ましい。
図１０を参照すれば、本開示の実施例によるディスプレイ装置１００は、一つのバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）が形成されたバンク（ＢＡＮＫ）の上部に光透過率を向上させることができるカソードパターニング物質（ＣＰＭ）が形成され得る。
この時、カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の大部分をカバーするように蒸着され得る。例えば、透過領域（ＴＡ）が四角形構造でなされる場合、カソードパターニング物質（ＣＰＭ）は透過領域（ＴＡ）の大部分をカバーする四角形形状で形成され得る。
これによって、バンク（ＢＡＮＫ）の上部に形成される一つのバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）はカソードパターニング物質（ＣＰＭ）と接触される位置に配置され得る。
この場合にも、カソードパターニング物質（ＣＰＭ）と接触されるバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）は、カソードパターニング物質（ＣＰＭ）との結合力を高めるため、カソードパターニング物質（ＣＰＭ）が占める面積の２０％以上の面積を占めることが望ましい。
図１１は、本開示の実施例によるディスプレイ装置で、光学領域内の透過領域でバンクパターンが形成されない場合とバンクパターンが形成された場合を比べた断面写真である。
図１１を参照すれば、光学領域（ＯＡ）内の透過領域（ＴＡ）でバンク（ＢＡＮＫ）の上部に形成されるカソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）はお互いに異なる系列の有機物でなされるため、高温または高湿の環境に長期間露出される場合にカソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）との間の界面が分離されるか、または剥離される現象が起きることがある（図１１の（ａ）の場合）。
しかし、本開示のディスプレイ装置１００のようにバンク（ＢＡＮＫ）の表面を一定な形状の陰刻パターンで形成すれば、バンク（ＢＡＮＫ）の表面に蒸着されるカソードパターニング物質（ＣＰＭ）は蒸着過程でバンク（ＢＡＮＫ）のパターン内部に流入されるので接触面積が増加し、結合力が増加し得る。
その結果、カソードパターニング物質（ＣＰＭ）とキャッピング層（ＣＰＬ）が剥離される現象が減少し、製品の不良を減らすことができる（図１１の（ｂ）の場合）。
以上で説明した本開示の実施例を簡略に説明すれば以下のようである。
本開示の実施例によるディスプレイ装置１００は、透過領域（ＴＡ）と発光領域（ＥＡ）に区分される光学領域（ＯＡ）と前記光学領域（ＯＡ）の外郭で複数の発光領域（ＥＡ）を含む一般領域（ＮＡ）が表示領域（ＤＡ）に形成されるディスプレイパネル１１０と、前記ディスプレイパネル１１０にゲート信号を供給するゲート駆動回路１２０と、映像データをデータ電圧に変換し、前記ディスプレイパネル１１０に供給するデータ駆動回路１３０と、前記ゲート駆動回路１２０及び前記データ駆動回路１３０を制御するディスプレイコントローラー１４０を含むが、前記透過領域（ＴＡ）は前記発光領域（ＥＡ）を区分し、上部表面に形成されたバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）を含むバンク（ＢＡＮＫ）と、前記バンク（ＢＡＮＫ）の少なくとも一部領域を覆うように形成されるカソードパターニング物質（ＣＰＭ）と、前記カソードパターニング物質（ＣＰＭ）の上部に形成されるキャッピング層（ＣＰＬ）を含み得る。
前記バンク（ＢＡＮＫ）は透明材質で構成され得る。
前記バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）は陰刻構造の溝で形成され得る。
前記バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）は五角形以上の多角形構造で形成され得る。
前記バンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）はお互いに離隔されて配置された複数のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）で形成され得る。
前記複数のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）は対称構造で配置され得る。
前記複数のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）のうちで少なくとも一部は、前記カソードパターニング物質（ＣＰＭ）に重畳されるように配置され得る。
前記カソードパターニング物質（ＣＰＭ）に重畳されるように配置されるバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）の面積は、前記カソードパターニング物質（ＣＰＭ）が形成される面積の２０％以上９０％以下を占めることができる。
前記カソードパターニング物質（ＣＰＭ）は前記複数のバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）をすべて覆うように形成され得る。
前記カソードパターニング物質（ＣＰＭ）はＦＭＭ（Ｆｉｎｅ Ｍｅｔａｌ Ｍａｓｋ）を利用して蒸着される有機物であり得る。
前記発光領域（ＥＡ）はアノード電極（ＡＥ）、発光層（ＥＬ）及びカソード電極（ＣＥ）を含み、前記カソードパターニング物質（ＣＰＭ）は前記カソード電極（ＣＥ）と同一層に形成され得る。
前記発光領域（ＥＡ）はアノード電極（ＡＥ）、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、発光層（ＥＬ）、電子輸送層（ＥＴＬ）、電子注入層（ＥＩＬ）及びカソード電極（ＣＥ）を含み、前記カソードパターニング物質（ＣＰＭ）は前記電子注入層（ＥＩＬ）と同一層に形成され得る。
また、本開示の実施例によるディスプレイパネル１１０は透過領域（ＴＡ）と発光領域（ＥＡ）に区分される光学領域（ＯＡ）と前記光学領域（ＯＡ）の外郭で複数の発光領域（ＥＡ）を含む一般領域（ＮＡ）が表示領域（ＤＡ）に形成されるディスプレイパネル１１０において、前記透過領域（ＴＡ）は前記発光領域（ＥＡ）を区分し、上部表面に形成されたバンクパターン（ＢＡＮＫ Ｐａｔｔｅｒｎ）を含むバンク（ＢＡＮＫ）と、前記バンク（ＢＡＮＫ）の少なくとも一部領域を覆うように形成されるカソードパターニング物質（ＣＰＭ）と、前記カソードパターニング物質（ＣＰＭ）の上部に形成されるキャッピング層（ＣＰＬ）を含み得る。
また、本開示の実施例は以下を含む。
発光領域及び下部に配置されたセンサーに光を伝達するための透過領域を有するディスプレイパネルを含み、前記透過領域は、非平面上面を有して光を伝達する透過層と、前記透過層の非平面上面を覆うように形成されるカソードパターニング物質とを含むディスプレイ装置。
前記透過層は、表面積を増加させるための少なくとも一つの陰刻領域を含む請求項１に記載のディスプレイ装置。
前記透過層は、第１形状を有する少なくとも一つの第１陰刻領域及び前記第１形状と相異な第２形状を有する少なくとも一つの第２陰刻領域を含む請求項２に記載のディスプレイ装置。
前記非平面上面は、第１高さを有する前記透過層の一部及び前記第１高さより低い第２高さを有する前記透過層の一部を含む請求項１に記載のディスプレイ装置。
前記透過領域は、前記カソードパターニング物質の上部に形成されるキャッピング層をさらに含む請求項２に記載のディスプレイ装置。
前記カソードパターニング物質は前記透過領域の一部を覆って、前記キャッピング層は前記透過領域の全部を覆う請求項５に記載のディスプレイ装置。
前記カソードパターニング物質は、前記少なくとも一つの陰刻領域の単一の陰刻領域の上面に配置される請求項６に記載のディスプレイ装置。
前記カソードパターニング物質は前記透過層の少なくとも一つの陰刻領域に該当する少なくとも一つの陰刻領域を含み、前記キャッピング層は平面であり、前記カソードパターニング物質の少なくとも一つの陰刻領域を満たす請求項７に記載のディスプレイ装置。
第１方向に延長される複数のデータラインと、前記第１方向と異なる第２方向に延長される複数のスキャンラインをさらに含み、前記透過領域に位置する一つのスキャンラインまたは一つのデータラインは少なくとも一つの透過領域を通過する非線形領域を含む請求項４に記載のディスプレイ装置。
前記透過領域で交差するスキャンラインまたはデータラインに対する信号透過性は、前記透過領域で交差しないスキャンラインまたはデータラインに対する信号透過性と異なる請求項９に記載のディスプレイ装置。
前記透過領域は第１透過領域及び第２透過領域を含み、前記第１透過領域は前記第２透過領域より多い光を前記ディスプレイパネルに透過するように構成される請求項１に記載のディスプレイ装置。
発光領域及び下部に配置されたセンサーに光を伝達するための透過領域を有するディスプレイパネルを含み、前記透過領域は第１陰刻領域を有して光を伝達する透過層を含み、前記第１陰刻領域は前記透過領域の中央に形成されるディスプレイ装置。
前記透過層の上部に形成され、前記透過層と結合するカソードパターニング物質をさらに含む請求項１２に記載のディスプレイ装置。
前記透過層は、前記透過領域の角に形成される第２陰刻領域をさらに含む請求項１３に記載のディスプレイ装置。
前記透過層は、前記透過領域の側面に形成される第３陰刻領域をさらに含む請求項１４に記載のディスプレイ装置。
前記第３陰刻領域の形状は前記第２陰刻領域の形状と異なる請求項１５に記載のディスプレイ装置。
前記カソードパターニング物質は、前記第１陰刻領域を覆って、前記第２陰刻領域を露出するように形成される請求項１４に記載のディスプレイ装置。
前記カソードパターニング物質は、前記第１陰刻領域及び前記第２陰刻領域を覆うように形成される請求項１４に記載のディスプレイ装置。
前記カソードパターニング物質の大きさは、前記透過領域の大きさより小さな請求項１８に記載のディスプレイ装置。
前記透過領域は、前記カソードパターニング物質の上部に形成されたキャッピング層をさらに含む請求項１９に記載のディスプレイ装置。
以上の説明は本開示の技術思想を例示的に説明したことに過ぎないものであり、本開示が属する技術分野で通常の知識を有した者なら本開示の本質的な特性から脱しない範囲で多様な修正及び変形が可能であろう。また、本開示に開示された実施例は、本開示の技術思想を限定するためではなく説明するためのものであるので、このような実施例によって本開示の技術思想の範囲が限定されるものではない。本開示の保護範囲は以下の請求範囲によって解釈されなければならないし、それと同等な範囲内にあるすべての技術思想は本開示の権利範囲に含まれることで解釈されなければならない。
１１、１２ 光学電子装置
１００ ディスプレイ装置
１１０ ディスプレイパネル
１２０ ゲート駆動回路
１３０ データ駆動回路
１４０ ディスプレイコントローラー
１６０ タッチ駆動回路
１７０ タッチコントローラー
２００ ホストシステム

Claims (19)

  1. 発光領域及び下部に配置されたセンサーに光を伝達するための透過領域を有するディスプレイパネルを含み、
    前記発光領域はカソード電極を含み、前記透過領域は前記カソード電極を含まず、
    前記透過領域は、
    非平面上面を有して光を伝達する透過層と、
    前記透過層の非平面上面を覆うように形成され、前記カソード電極と同一平面上に位置し、前記カソード電極をパターニングするカソードパターニング物質と
    を含む、
    ディスプレイ装置。
  2. 前記透過層は、表面積を増加させるための少なくとも一つの陰刻領域を含む請求項１に記載のディスプレイ装置。
  3. 前記透過層は、第１形状を有する少なくとも一つの第１陰刻領域及び前記第１形状と異なる第２形状を有する少なくとも一つの第２陰刻領域を含む請求項２に記載のディスプレイ装置。
  4. 前記非平面上面は、第１高さを有する前記透過層の一部及び前記第１高さより低い第２高さを有する前記透過層の一部を含む請求項１に記載のディスプレイ装置。
  5. 前記透過領域は、前記カソードパターニング物質の上部に形成されるキャッピング層をさらに含む請求項２に記載のディスプレイ装置。
  6. 前記カソードパターニング物質は前記透過領域の一部を覆い、
    前記キャッピング層は前記透過領域の全部を覆う
    請求項５に記載のディスプレイ装置。
  7. 前記カソードパターニング物質は、前記第１陰刻領域および第２陰刻領域のうちの一方の上面に配置される請求項３に記載のディスプレイ装置。
  8. 前記カソードパターニング物質は前記透過層の少なくとも一つの陰刻領域に該当する少なくとも一つの陰刻領域を含み、
    前記キャッピング層は平面であり、前記カソードパターニング物質の少なくとも一つの陰刻領域を満たす請求項６に記載のディスプレイ装置。
  9. 第１方向に延長される複数のデータラインと、
    前記第１方向と相異な第２方向に延長される複数のスキャンラインをさらに含み、
    前記透過領域に位置する一つのスキャンラインまたは一つのデータラインは少なくとも一つの透過領域を通過する非線形領域を含む
    請求項４に記載のディスプレイ装置。
  10. 前記透過領域で交差するスキャンラインまたはデータラインの有する抵抗および寄生キャパシタンスに基づくＲＣ値は、前記透過領域で交差しないスキャンラインまたはデータラインの有する抵抗および寄生キャパシタンスに基づくＲＣ値よりも小さい、請求項９に記載のディスプレイ装置。
  11. 前記透過領域は第１透過領域及び第２透過領域を含み、
    前記第１透過領域は前記第２透過領域より多い光を前記ディスプレイパネルに透過するように構成される
    請求項１に記載のディスプレイ装置。
  12. 発光領域及び下部に配置されたセンサーに光を伝達するための透過領域を有するディスプレイパネルを含み、
    前記発光領域はカソード電極を含み、前記透過領域は前記カソード電極を含まず、
    前記透過領域は、
    第１陰刻領域を有して光を伝達する透過層と、
    前記透過層の上部に形成され、前記透過層と結合するカソードパターニング物質と
    を含み、
    前記第１陰刻領域は前記透過領域の中央に形成され、
    前記カソードパターニング物質は、前記カソード電極と同一平面上に位置し、前記カソード電極をパターニングする、
    ディスプレイ装置。
  13. 前記透過層は、前記透過領域の角に形成される第２陰刻領域をさらに含む請求項１２に記載のディスプレイ装置。
  14. 前記透過層は、前記透過領域の側辺に形成される第３陰刻領域をさらに含む請求項１３に記載のディスプレイ装置。
  15. 前記第３陰刻領域の形状は前記第２陰刻領域の形状と異なる請求項１４に記載のディスプレイ装置。
  16. 前記カソードパターニング物質は、前記第１陰刻領域を覆い、前記第２陰刻領域を露出するように形成される請求項１３に記載のディスプレイ装置。
  17. 前記カソードパターニング物質は、前記第１陰刻領域及び前記第２陰刻領域を覆うように形成される請求項１３に記載のディスプレイ装置。
  18. 平面における前記カソードパターニング物質の面積は、平面における前記透過領域の面積より小さい、請求項１７に記載のディスプレイ装置。
  19. 前記透過領域は、前記カソードパターニング物質の上部に形成されたキャッピング層をさらに含む請求項１８に記載のディスプレイ装置。
JP2022181490A 2021-12-31 2022-11-14 ディスプレイ装置及びディスプレイパネル Active JP7467571B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210194138A KR20230103329A (ko) 2021-12-31 2021-12-31 디스플레이 장치 및 디스플레이 패널
KR10-2021-0194138 2021-12-31

Publications (2)

Publication Number Publication Date
JP2023099469A JP2023099469A (ja) 2023-07-13
JP7467571B2 true JP7467571B2 (ja) 2024-04-15

Family

ID=84360142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022181490A Active JP7467571B2 (ja) 2021-12-31 2022-11-14 ディスプレイ装置及びディスプレイパネル

Country Status (6)

Country Link
US (1) US20230217783A1 (ja)
EP (1) EP4210456A1 (ja)
JP (1) JP7467571B2 (ja)
KR (1) KR20230103329A (ja)
CN (1) CN116390599A (ja)
TW (1) TW202329083A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491917A (zh) 2019-08-09 2019-11-22 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN110649081A (zh) 2019-09-30 2020-01-03 武汉天马微电子有限公司 一种显示面板、制备方法及显示装置
US20200273927A1 (en) 2019-02-21 2020-08-27 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN113140605A (zh) 2021-04-16 2021-07-20 京东方科技集团股份有限公司 一种显示器件及其制造方法
CN113299855A (zh) 2021-05-21 2021-08-24 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
US20210336189A1 (en) 2018-12-17 2021-10-28 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Oled substrate and oled display apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210336189A1 (en) 2018-12-17 2021-10-28 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Oled substrate and oled display apparatus
US20200273927A1 (en) 2019-02-21 2020-08-27 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN110491917A (zh) 2019-08-09 2019-11-22 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN110649081A (zh) 2019-09-30 2020-01-03 武汉天马微电子有限公司 一种显示面板、制备方法及显示装置
CN113140605A (zh) 2021-04-16 2021-07-20 京东方科技集团股份有限公司 一种显示器件及其制造方法
CN113299855A (zh) 2021-05-21 2021-08-24 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法

Also Published As

Publication number Publication date
CN116390599A (zh) 2023-07-04
TW202329083A (zh) 2023-07-16
KR20230103329A (ko) 2023-07-07
JP2023099469A (ja) 2023-07-13
US20230217783A1 (en) 2023-07-06
EP4210456A1 (en) 2023-07-12

Similar Documents

Publication Publication Date Title
JP2023033150A (ja) 表示装置
US20230083578A1 (en) Substrate, display panel and display device comprising the same
CN116390596A (zh) 显示面板和显示装置
KR20230153648A (ko) 표시 패널 및 표시 장치
JP7467571B2 (ja) ディスプレイ装置及びディスプレイパネル
JP7475413B2 (ja) 表示装置及び表示パネル
US20230200185A1 (en) Display Device
US11842018B2 (en) Display panel and display device including the same
JP7434495B2 (ja) 表示装置
US11869448B2 (en) Display device and display driving method
US20230157129A1 (en) Display device
KR20230103186A (ko) 표시 장치
KR20230136285A (ko) 표시 패널 및 표시 장치
KR20230139709A (ko) 표시 패널 및 표시 장치
KR20230103557A (ko) 표시 장치
KR20230136292A (ko) 표시 패널 및 표시 장치
KR20230095405A (ko) 표시 장치 및 그 제조 방법
KR20230082149A (ko) 표시패널 및 표시 장치
KR20230036012A (ko) 표시 장치 및 표시 패널
KR20230070819A (ko) 표시패널 및 이를 포함하는 표시장치
KR20230082168A (ko) 표시 장치 및 표시 패널
KR20230069632A (ko) 표시장치
KR20230089422A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240403

R150 Certificate of patent or registration of utility model

Ref document number: 7467571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150