JP2023033150A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2023033150A JP2023033150A JP2022123667A JP2022123667A JP2023033150A JP 2023033150 A JP2023033150 A JP 2023033150A JP 2022123667 A JP2022123667 A JP 2022123667A JP 2022123667 A JP2022123667 A JP 2022123667A JP 2023033150 A JP2023033150 A JP 2023033150A
- Authority
- JP
- Japan
- Prior art keywords
- area
- sub
- voltage
- node
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 133
- 230000003287 optical effect Effects 0.000 claims description 459
- 238000003860 storage Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 207
- 239000000758 substrate Substances 0.000 description 67
- 238000005538 encapsulation Methods 0.000 description 55
- 229910052751 metal Inorganic materials 0.000 description 50
- 239000002184 metal Substances 0.000 description 50
- 230000005693 optoelectronics Effects 0.000 description 47
- 238000000034 method Methods 0.000 description 42
- 230000005540 biological transmission Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 35
- 238000002834 transmittance Methods 0.000 description 34
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 20
- 101150038023 PEX1 gene Proteins 0.000 description 20
- 101150014555 pas-1 gene Proteins 0.000 description 20
- 238000013461 design Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 16
- 230000008859 change Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 10
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 10
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 10
- 238000005452 bending Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 238000003475 lamination Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 230000002708 enhancing effect Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 241000750042 Vini Species 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 101100340317 Arabidopsis thaliana IDL1 gene Proteins 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】本開示の実施例は、表示装置を提供する。【解決手段】本開示の実施例による表示装置は、映像表示のための表示領域に配置された複数のサブピクセルを含み、複数のサブピクセルそれぞれは、発光素子、発光素子を駆動するための駆動トランジスター、及びゲートラインを通じて供給されるゲート信号によってオン-オフが制御されるトランジスターを含むことができ、複数のサブピクセルは表示領域内の特定領域に配置されるサブピクセルを含み、特定領域に配置されるサブピクセルは駆動トランジスターのゲートノードまたはゲートノードと連結された連結パターンとゲートラインと重畳される補償コンデンサを含むことができ、特定領域に配置されるサブピクセルでの駆動トランジスターのゲートノードにデータ電圧またはデータ電圧が変更された電圧が印加されるタイミングで、ゲートラインを通じて供給されるゲート信号の電圧レベルがローレベル電圧に変更されることができる。【選択図】図１０
Description
本開示の実施例は表示装置に関するものである。
技術発展によって、表示装置は画像表示機能以外にも、撮影機能及び各種感知機能などを提供することができる。このために、表示装置はカメラ及び感知センサーなどの光学電子装置(受光装置またはセンサーともいう)を具備しなければならない。
光学電子装置は表示装置の前面での光を受光しなければならないため、受光が有利な所に設置されなければならない。よって、従来、表示装置の前面カメラ(カメラレンズ)及び感知センサーが露出されるように設置されるしかなかった。これにより、表示パネルのベゼルが広くなるか、または、表示パネルの表示領域にノッチ部または物理的なホールが形成されてこれにカメラまたは感知センサーが設置されている。
よって、前面の光を受光して決まった機能を遂行するカメラ、感知センサーなどの光学電子装置が表示装置に具備されることによって、表示装置の前面部にベゼルが大きくなるか、または、表示装置の前面デザインに制約が発生することがある。
ディスプレイ技術分野で、表示パネルの表示領域の面積を減らさないでカメラ及び感知センサーなどの光学電子装置を具備するための技術が研究されている。これに、本明細書の発明者らは表示パネルの表示領域の下に光学電子装置が具備されて表示装置の前面で光学電子装置が露出されないながらも、光学電子装置が正常に光を受信することができる光透過構造を有する表示パネル及び表示装置を発明した。
また、本明細書の発明者らは光学電子装置が重畳されるため透過領域を含む光学領域と透過領域がない一般領域は、単位面積当たりサブピクセル個数の差によって、光学領域と一般領域との間の輝度偏差が発生する問題点を認識した。これに、本明細書の発明者らは光学領域と一般領域との間の輝度偏差を減らしてくれるか、または除去するために、輝度偏差補償構造を有する光学領域内のサブピクセルの構造を発明した。
本開示の実施例は、表示パネルの表示領域の下に位置する光学電子装置が正常に光を受信することができる光透過構造を有する表示装置を提供することができる。
本開示の実施例は、表示パネルの表示領域に含まれて光学電子装置が重畳される光学領域で、正常なディスプレイ駆動になることができる表示装置を提供することができる。
本開示の実施例は、光学領域と一般領域との間の輝度偏差を減らしてくれるか、または、除去することができる表示装置を提供することができる。
本開示の実施例は、光学領域と一般領域との間の輝度偏差を減らしてくれるか、または、除去することができるように、光学領域内のサブピクセルが輝度偏差補償構造を有する表示装置を提供することができる。
本開示の実施例による表示装置は、映像表示のための表示領域に配置された複数のサブピクセルを含むことができ、複数のサブピクセルそれぞれは第１ノード、第２ノード、第３ノード、及び第４ノードを含むことができ、第４ノードに連結された発光素子、第２ノードの電圧によって制御されて発光素子を駆動するための駆動トランジスター、第１スキャンラインを通じて供給される第１スキャン信号によって制御されて第２ノードと第３ノードとの間の連結を制御するための第1トランジスター、発光制御ラインを通じて供給される発光制御信号によって制御されて第１ノードと駆動電圧ラインとの間の連結を制御するための第２トランジスター、及び発光制御信号によって制御されて第３ノードと第４ノードとの間の連結を制御するための第３トランジスターを含むことができる。
本開示の実施例による表示装置で、複数のサブピクセルは表示領域内の第１領域に配置される第１サブピクセルを含むことができる。
本開示の実施例による表示装置で、第１サブピクセルで第２ノードは第１スキャンライン及び発光制御ラインのうちで少なくとも一つと容量結合され得る。
本開示の実施例による表示装置で、第１サブピクセルは第２ノードと第１スキャンラインとの間の第１補償コンデンサ及び第２ノードと発光制御ラインとの間の第２補償コンデンサのうちで少なくとも一つを含むことができる。
本開示の実施例による表示装置は、映像表示のための表示領域に配置された複数のサブピクセルを含み、複数のサブピクセルそれぞれは、発光素子、発光素子を駆動するための駆動トランジスター、及びゲートラインを通じて供給されるゲート信号によってオン-オフが制御されるトランジスターを含むことができる。
本開示の実施例による表示装置で、複数のサブピクセルは表示領域内の特定領域に配置されるサブピクセルを含み、特定領域に配置されるサブピクセルは駆動トランジスターのゲートノードまたはゲートノードと連結された連結パターンとゲートラインと重畳される補償コンデンサを含むことができる。
本開示の実施例による表示装置で、特定領域に配置されるサブピクセルでの駆動トランジスターのゲートノードにデータ電圧またはデータ電圧が変更された電圧が印加されるタイミングで、ゲートラインを通じて供給されるゲート信号の電圧レベルがローレベル電圧に変更されることができる。
本開示の実施例によれば、表示パネルの表示領域の下に位置する光学電子装置が正常に光を受信することができる光透過構造を有する表示装置を提供することができる。
本開示の実施例によれば、表示パネルの表示領域に含まれて光学電子装置が重畳される光学領域で、正常なディスプレイ駆動になることができる表示装置を提供することができる。
本開示の実施例によれば、光学領域と一般領域との間の輝度偏差を減らしてくれるか、または除去することができる表示装置を提供することができる。
本開示の実施例によれば、光学領域と一般領域との間の輝度偏差を減らしてくれるか、または除去することができるように、光学領域内のサブピクセルが輝度偏差補償構造を有する表示装置を提供することができる。
以下、本開示の一部実施例を例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えることにおいて、等しい構成要素に対してはたとえ他の図面上に表示されてもできるだけ等しい符号を有することができる。また、本開示を説明することにおいて、関連される公知構成または機能に対する具体的な説明が本開示の要旨を濁すことがあると判断される場合には、その詳細な説明は略することができる。本明細書上で言及された“含む”、“有する”、“なされる”などが使用される場合“～のみ”が使用されない以上他の部分が加えられることができる。構成要素を単数で表現した場合に特別な明示上な記載事項がない限り複数を含む場合を含むことができる。
また、本開示の構成要素を説明することにおいて、第１、第２、A、B、(a)、(b)などの用語を使用することができる。このような用語はその構成要素を他の構成要素と区別するためのものであるだけで、その用語によって該当構成要素の本質、順番、順序でまたは個数などが限定されない。
構成要素の位置関係に対する説明において、ふたつ以上の構成要素が“連結”、“結合”または“接続”などがなると記載した場合、ふたつ以上の構成要素が直接的に“連結”、“結合”または“接続”されることができるが、ふたつ以上の構成要素と異なる構成要素がさらに“介在”されて“連結”、“結合”または“接続”されることもできると理解されなければならないであろう。ここで、他の構成要素はお互いに“連結”、“結合”または“接続”されるふたつ以上の構成要素中の一つ以上に含まれることもある。
構成要素や、動作方法や製作方法などと関連された時間的流れ関係に対する説明において、例えば、“～後に”、“～に続いて”、“～次に”、“～前に”などで時間的先後関係または流れ的先後関係が説明される場合、“直ちに”または“直接”が使用されない以上連続的ではない場合も含むことができる。
一方、構成要素に対する数値またはその対応情報(例:レベルなど)が言及された場合、別途の明示上記載がなくても、数値またはその対応情報は各種要因(例:工程上の要因、内部または外部衝撃、ノイズなど)によって発生することがある誤差範囲を含むことで解釈されることができる。
以下、添付された図面を参照して本開示の多様な実施例を詳しく説明する。
図１a、図１b及び図１cは、本開示の実施例による表示装置１００の平面図である。
図１a、図１b及び図１cを参照すれば、本開示の実施例による表示装置１００は映像を表示する表示パネル１１０及び一つ以上の光学電子装置１１、１２を含むことができる。
表示パネル１１０は映像が表示される表示領域(DA)と映像が表示されない非表示領域(NDA)を含むことができる。
表示領域(DA)には複数のサブピクセルが配置され、複数のサブピクセルを駆動するための各種信号ラインが配置されることができる。
非表示領域(NDA)は表示領域(DA)の外領域であることができる。非表示領域(NDA)には各種信号ラインが配置されることがあるし、各種駆動回路が連結されることができる。非表示領域(NDA)はベンディングされて前面で見えないか、または、ケース(図示せず)によって隠されることがある。非表示領域(NDA)はベゼル(Bezel)または、ベゼル領域とも言う。
図１a、図１b及び図１cを参照すれば、本開示の実施例による表示装置１００で、一つ以上の光学電子装置１１、１２は表示パネル１１０の下部(視聴面の反対側)に位置する電子部品である。
光は表示パネル１１０の前面(視聴面)に入って行って表示パネル１１０を透過して表示パネル１１０の下(視聴面の反対側)に位置する一つ以上の光学電子装置１１、１２に伝達されることができる。
一つ以上の光学電子装置１１、１２は、表示パネル１１０を透過した光を受信し、受信された光によって決まった機能を遂行する装置であることができる。例えば、一つ以上の光学電子装置１１、１２はカメラ(イメージセンサー)などの撮影装置、近接センサー及び照度センサーなどの感知センサーなどのうちで一つ以上を含むことができる。
図１a、図１b及び図１cを参照すれば、本開示の実施例による表示パネル１１０で、表示領域(DA)は一般領域(NA)と一つ以上の光学領域(OA１、OA２)を含むことができる。
図１a、図１b及び図１cを参照すれば、一つ以上の光学領域(OA１、OA２)は一つ以上の光学電子装置１１、１２と重畳される領域であることができる。
図１aの例示によれば、表示領域(DA)は一般領域(NA)及び第１光学領域(OA１)を含むことができる。ここで、第１光学領域(OA１)の少なくとも一部は第１光学電子装置１１と重畳されることができる。
図１bの例示によれば、表示領域(DA)は一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)を含むことができる。図１bの例示で、第１光学領域(OA１)及び第２光学領域(OA２)の間には一般領域(NA)が存在する。ここで、第１光学領域(OA１)の少なくとも一部は第１光学電子装置１１と重畳されることができ、第２光学領域(OA２)の少なくとも一部は第２光学電子装置１２と重畳されることができる。
図１cの例示によれば、表示領域(DA)は一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)を含むことができる。図１cの例示で、第１光学領域(OA１)及び第２光学領域(OA２)の間には一般領域(NA)が存在しない。すなわち、第１光学領域(OA１)及び第２光学領域(OA２)はお互いに接している。ここで、第１光学領域(OA１)の少なくとも一部は第１光学電子装置１１と重畳されることができ、第２光学領域(OA２)の少なくとも一部は第２光学電子装置１２と重畳されることができる。
一つ以上の光学領域(OA１、OA２)は映像表示構造及び光透過構造がすべて形成されていなければならない。すなわち、一つ以上の光学領域(OA１、OA２)は表示領域(DA)の一部領域であるので、一つ以上の光学領域(OA１、OA２)には映像表示のためのサブピクセルが配置されなければならない。そして、一つ以上の光学領域(OA１、OA２)には一つ以上の光学電子装置１１、１２で光を透過するための光透過構造が形成されなければならない。
一つ以上の光学電子装置１１、１２は光受信が必要な装置であるが、表示パネル１１０の後(下、視聴面の反対側)に位置し、表示パネル１１０を透過した光を受信するようになる。
一つ以上の光学電子装置１１、１２は表示パネル１１０の前面(視聴面)に露出しない。よって、使用者が表示装置１１０の前面を見る時、光学電子装置１１、１２が使用者に見えない。
例えば、第１光学電子装置１１はカメラであることができ、第２光学電子装置１２は近接センサー、照度センサーなどの感知センサーであることができる。例えば、感知センサーは赤外線を感知する赤外線センサーであることができる。
これと反対に、第１光学電子装置１１が感知センサーであり、第２光学電子装置１２がカメラであることができる。
以下では、説明の便宜のために、第１光学電子装置１１がカメラであり、第２光学電子装置１２が感知センサーであることで例を挙げる。ここで、カメラはカメラレンズまたはイメージセンサーであることができる。
第１光学電子装置１１がカメラである場合、このカメラは表示パネル１１０の後(下)に位置するが、表示パネル１１０の前面方向を撮影する前面カメラ(Front camera)であることがある。よって、使用者は表示パネル１１０の視聴面を見ながら、視聴面に見えないカメラを通じて撮影をすることができる。
表示領域(DA)に含まれた一般領域(NA)及び一つ以上の光学領域(OA１、OA２)は映像表示が可能な領域であるが、一般領域(NA)は光透過構造が形成される必要がない領域であり、一つ以上の光学領域(OA１、OA２)は光透過構造が形成されなければならない領域である。
よって、一つ以上の光学領域(OA１、OA２)は一定水準以上の透過率を持たなければならないし、一般領域(NA)は光透過性を有しないか、または一定水準未満の低い透過率を有することができる。
例えば、一つ以上の光学領域(OA１、OA２)と一般領域(NA)は、解像度、サブピクセル配置構造、単位面積当たりサブピクセル個数、電極構造、ライン構造、電極配置構造、またはライン配置構造などがお互いに異なることがある。
例えば、一つ以上の光学領域(OA１、OA２)での単位面積当たりサブピクセル個数は一般領域(NA)での単位面積当たりサブピクセル個数より小さいことがある。すなわち、一つ以上の光学領域(OA１、OA２)の解像度は一般領域(NA)の解像度より低いことがある。ここで、単位面積当たりサブピクセル個数は解像度またはピクセル密度またはピクセル集積度と等しい意味であることがある。例えば、単位面積当たりサブピクセル個数の単位は１インチ(inch)内のピクセル個数を意味するPPI(Pixels Per Inch)であることがある。
例えば、第１光学領域(OA１)内の単位面積当たりサブピクセル個数は、一般領域(NA)内の単位面積当たりサブピクセル個数より少ないことがある。第２光学領域(OA２)内の単位面積当たりサブピクセル個数は第１光学領域(OA１)内の単位面積当たりサブピクセル個数以上であることがあって、一般領域(NA)内の単位面積当たりサブピクセル個数より少ないことがある。
一方、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの透過率を高めてくれるための一つの方法として、前述したところのようにピクセル密集度差等設計方式が適用されることができる。ピクセル密集度差等設計方式によると、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの単位面積当たりサブピクセル個数が一般領域(NA)の単位面積当たりサブピクセル個数より多いように、表示パネル１１０が設計されることができる。
しかし、場合によって、これと異なるように、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの透過率を高めてくれるための他の方法として、ピクセル大きさ差等設計方式が適用されることができる。ピクセル大きさ差等設計方式によると、第１光学領域(OA１)と第２光学領域(OA２)とのうちで少なくとも一つの単位面積当たりサブピクセル個数が一般領域(NA)の単位面積当たりサブピクセル個数と同一または類似であるが、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つに配置された各サブピクセル(SP)の大きさ(すなわち、発光領域の大きさ)が一般領域(NA)に配置された各サブピクセル(SP)の大きさ(すなわち、発光領域の大きさ)より小くなるように、表示パネル１１０が設計されることができる。
以下では、説明の便宜のために、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの透過率を高めてくれるための二つの方法(ピクセル密集度差等設計方式、ピクセル大きさ差等設計方式)のうちでピクセル密集度差等設計方式が適用されたことを仮定して説明する。
第１光学領域(OA１)は円形、卵円形、四角形、六角形、または八角形など多様な模様を有することができる。第２光学領域(OA２)は円形、卵円形、四角形、六角形、または八角形など多様な模様を有することができる。第１光学領域(OA１)及び第２光学領域(OA２)は等しい模様を有することもできて他の模様を有することができる。
図１cを参照すれば、第１光学領域(OA１)及び第２光学領域(OA２)が接している場合、第１光学領域(OA１)及び第２光学領域(OA２)を含む全体光学領域も円形、卵円形、四角形、六角形、または八角形など多様な模様を有することができる。以下では、説明の便宜のために、第１光学領域(OA１)及び第２光学領域(OA２)それぞれは円形であることを例に挙げる。
本開示の実施例による表示装置１００から、外部に露出しないで表示パネル１００の下部に隠されている第１光学電子装置１１がカメラの場合、本開示の実施例による表示装置１００はUDC(Under Display Camera)技術が適用されたディスプレイであると言える。
これによれば、本開示の実施例による表示装置１００の場合、表示パネル１１０にカメラ露出のためのノッチ(Notch)またはカメラホールが形成されなくても良いため、表示領域(DA)の面積減少が発生しない。
これによって、表示パネル１１０にカメラ露出のためのノッチ(Notch)またはカメラホールが形成されなくても良いため、ベゼル領域の大きさが減ることがあるし、デザイン制約事項が消えてデザイン設計の自由度が高くなることができる。
本開示の実施例による表示装置１００に、一つ以上の光学電子装置１１、１２が表示パネル１１０の後に隠されて位置するにもかかわらず、一つ以上の光学電子装置１１、１２は正常に光を受信して決められた機能を正常に遂行しなければならない。
また、本開示の実施例による表示装置１００で、一つ以上の光学電子装置１１、１２が表示パネル１１０の後に隠されて位置して表示領域(DA)と重畳されて位置するにもかかわらず、表示領域(DA)で一つ以上の光学電子装置１１、１２と重畳される一つ以上の光学領域(OA１、OA２)で正常な映像表示が可能ではなければならない。
図２は、本開示の実施例による表示装置１００のシステム構成図である。図２を参照すれば、表示装置１００は、映像表示のための構成要素として、表示パネル１１０及びディスプレイ駆動回路を含むことができる。
ディスプレイ駆動回路は表示パネル１１０を駆動するための回路として、データ駆動回路２２０、ゲート駆動回路２３０、及びディスプレイコントローラー２４０などを含むことができる。
表示パネル１１０は映像が表示される表示領域(DA)と映像が表示されない非表示領域(NDA)を含むことができる。非表示領域(NDA)は表示領域(DA)の外郭領域であることができ、ベゼル(Bezel)領域ともできる。非表示領域(NDA)の全体または一部は表示装置１００の前で見える領域や、ベンディングされて表示装置１００の前で見えない領域であることもある。
表示パネル１１０は基板(SUB)と基板(SUB)上に配置された複数のサブピクセル(SP)を含むことができる。また、表示パネル１１０は複数のサブピクセル(SP)を駆動するために、さまざまな種類の信号ラインをさらに含むことができる。
本開示の実施例による表示装置１００は液晶表示装置などであることもできて、表示パネル１１０が自体的に発光する自体発光表示装置であることができる。本開示の実施例による表示装置１００が自体発光表示装置である場合、複数のサブピクセル(SP)それぞれは発光素子を含むことができる。
例えば、本開示の実施例による表示装置１００は発光素子が有機発光ダイオード(OLED:Organic Light Emitting Diode)で具現された有機発光表示装置であることができる。他の例を挙げて、本開示の実施例による表示装置１００は発光素子が無機物基盤の発光ダイオードで具現された無機発光表示装置であることができる。また他の例を挙げて、本開示の実施例による表示装置１００は発光素子が自ら光を出す半導体結晶である量子ドット(Quantum Dot)で具現された量子ドットディスプレイ装置であることができる。
表示装置１００のタイプによって複数のサブピクセル(SP)それぞれの構造が変わることができる。例えば、表示装置１００がサブピクセル(SP)が光を自ら出す自体発光表示装置の場合、各サブピクセル(SP)は自ら光を出す発光素子、一つ以上のトランジスター及び一つ以上のコンデンサを含むことができる。
例えば、さまざまな種類の信号ラインはデータ信号(データ電圧または映像信号とも称する)を伝達する複数のデータライン(DL)及びゲート信号(スキャン信号とも称する)を伝達する複数のゲートライン(GL)などを含むことができる。
複数のデータライン(DL)及び複数のゲートライン(GL)はお互いに交差することができる。複数のデータライン(DL)それぞれは第１方向に延長されながら配置されることができる。複数のゲートライン(GL)それぞれは第２方向に延長されながら配置されることができる。ここで、第１方向は列(Column)方向であり、第２方向は行(Row)方向であることができる。または、第１方向は行方向であり、第２方向は列方向であることができる。
データ駆動回路２２０は複数のデータライン(DL)を駆動するための回路として、複数のデータライン(DL)にデータ信号を出力することができる。ゲート駆動回路２３０は複数のゲートライン(GL)を駆動するための回路として、複数のゲートライン(GL)にゲート信号を出力することができる。
ディスプレイコントローラー２４０はデータ駆動回路２２０及びゲート駆動回路２３０を制御するための装置として、複数のデータライン(DL)に対する駆動タイミングと複数のゲートライン(GL)に対する駆動タイミングを制御することができる。
ディスプレイコントローラー２４０はデータ駆動回路２２０を制御するためにデータ駆動制御信号(DCS)をデータ駆動回路２２０に供給し、ゲート駆動回路２３０を制御するためにゲート駆動制御信号(GCS)をゲート駆動回路２３０に供給することができる。
ディスプレイコントローラー２４０はホストシステム２５０から入力映像データを受信し、入力映像データを土台で映像データ(Data)をデータ駆動回路２２０に供給することができる。
データ駆動回路２２０はディスプレイコントローラー２４０からデジタル形態の映像データ(Data)を受信し、受信された映像データ(Data)をアナログ形態のデータ信号に変換して複数のデータライン(DL)に出力することができる。
ゲート駆動回路２３０は各種ゲート駆動制御信号(GCS)と共にターン-オンレベル電圧に該当する第１ゲート電圧及びターン-オフレベル電圧に該当する第２ゲート電圧の供給を受けて、ゲート信号を生成し、生成されたゲート信号を複数のゲートライン(GL)に供給することができる。
例えば、データ駆動回路２２０はテープオートメイティドボンディング(TAB:Tape Automated Bonding)方式で表示パネル１１０と連結されるか、または、チップオンガラス(COG:Chip On Glass)またはチップオンパネル(COP:Chip On Panel)方式で表示パネル１１０のボンディングパッドに連結されるか、または、チップオンフィルム(COF:Chip On Film)方式で具現されて表示パネル１１０と連結されることができる。
ゲート駆動回路２３０はテープオートメイティドボンディング(TAB)方式で表示パネル１１０と連結されるか、または、チップオンガラス(COG)またはチップオンパネル(COP)方式で表示パネル１１０のボンディングパッド(Bonding Pad)に連結されるか、または、チップオンフィルム(COF)方式によって表示パネル１１０と連結されることができる。または、ゲート駆動回路２３０はゲートインパネル(GIP:Gate In Panel)タイプで表示パネル１１０の非表示領域(NDA)に形成されることができる。ゲート駆動回路２３０は基板上に配置されるか、または基板に連結されることができる。すなわち、ゲート駆動回路２３０はGIPタイプである場合基板の非表示領域(NDA)に配置されることができる。ゲート駆動回路２３０はチップオンガラス(COG)タイプ、チップオンフィルム(COF)タイプなどの場合基板に連結されることができる。
一方、データ駆動回路２２０及びゲート駆動回路２３０のうちで少なくとも一つの駆動回路は表示パネル１１０の表示領域(DA)に配置されることもできる。例えば、データ駆動回路２２０及びゲート駆動回路２３０のうちで少なくとも一つの駆動回路はサブピクセル(SP)と重畳されないように配置されることもできて、サブピクセル(SP)と一部または全体が重畳されるように配置されることもできる。
データ駆動回路２２０は表示パネル１１０の一側(例:上側または下側)に連結されることもできる。駆動方式、パネル設計方式などによって、データ駆動回路２２０は表示パネル１１０の両側(例:上側と下側)にすべて連結されるか、または、表示パネル１１０の４側面のうちでふたつ以上の側面に連結されることもできる。
ゲート駆動回路２３０は表示パネル１１０の一側(例:左側または右側)に連結されることもできる。駆動方式、パネル設計方式などによって、ゲート駆動回路２３０は表示パネル１１０の両側(例:左側と右側)にすべて連結されるか、または、表示パネル１１０の４側面のうちでふたつ以上の側面に連結されることもできる。
ディスプレイコントローラー２４０は、データ駆動回路２２０と別途の部品で具現されることもできて、またはデータ駆動回路２２０と共に統合されて集積回路で具現されることができる。
ディスプレイコントローラー２４０は通常のディスプレイ技術で利用されるタイミングコントローラー(Timing Controller)であるか、または、タイミングコントローラーを含んで他の制御機能もさらに遂行することができる制御装置であることができ、または、タイミングコントローラーと異なる制御装置であることもでき、または、制御装置内の回路であることもある。ディスプレイコントローラー２４０は、IC(Integrated Circuit)、FPGA(Field Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)、または、プロセッサ(Processor)などの多様な回路や電子部品で具現されることができる。
ディスプレイコントローラー２４０は印刷回路基板、軟性印刷回路などに実装され、印刷回路基板、軟性印刷回路などを通じてデータ駆動回路２２０及びゲート駆動回路２３０と電気的に連結されることができる。
ディスプレイコントローラー２４０は、あらかじめ決まった一つ以上のインターフェースによってデータ駆動回路２２０と信号を送受信することができる。ここで、例えば、インターフェースはLVDS(Low Voltage Differential Signaling)インターフェース、EPI(Embedded Clock Point-Point Interface)インターフェース、SP(Serial Peripheral Interface)などを含むことができる。
本開示の実施例による表示装置１００は映像表示機能だけではなく、タッチセンシング機能をさらに提供するために、タッチセンサーと、タッチセンサーをセンシングして指またはペンなどのタッチオブジェクトによってタッチが発生したかを検出するか、またはタッチ位置を検出するタッチセンシング回路を含むことができる。
タッチセンシング回路はタッチセンサーを駆動してセンシングしてタッチセンシングデータを生成して出力するタッチ駆動回路２６０と、タッチセンシングデータを利用してタッチ発生を感知するか、またはタッチ位置を検出することができるタッチコントローラー２７０などを含むことができる。
タッチセンサーは複数のタッチ電極を含むことができる。タッチセンサーは複数のタッチ電極とタッチ駆動回路２６０を電気的に連結してくれるための複数のタッチラインをさらに含むことができる。
タッチセンサーは表示パネル１１０の外部にタッチパネル形態で存在することもできて表示パネル１１０の内部に存在することもできる。タッチセンサーがタッチパネル形態で表示パネル１１０の外部に存在する場合、タッチセンサーは外装型であると称する。タッチセンサーが外装型である場合、タッチパネルと表示パネル１１０は、別に製作され、組み立て過程で結合されることができる。外装型のタッチパネルはタッチパネル用基板及びタッチパネル用基板上の複数のタッチ電極などを含むことができる。
タッチセンサーは表示パネル１１０の内部に存在する場合、表示パネル１１０の製作工程中にディスプレイ駆動と関連される信号ライン及び電極などと共に基板(SUB)上にタッチセンサーが形成されることができる。
タッチ駆動回路２６０は複数のタッチ電極のうちで少なくとも一つでタッチ駆動信号を供給し、複数のタッチ電極のうちで少なくとも一つをセンシングしてタッチセンシングデータを生成することができる。
タッチセンシング回路はセルフ-キャパシタンス(Self-Capacitance)センシング方式またはミューチュアル-キャパシタンス(Mutual-Capacitance)センシング方式でタッチセンシングを遂行することができる。
タッチセンシング回路がセルフ-キャパシタンスセンシング方式でタッチセンシングを遂行する場合、タッチセンシング回路は各タッチ電極とタッチオブジェクト(例:指、ペンなど)の間のキャパシタンスを土台でタッチセンシングを遂行することができる。セルフ-キャパシタンスセンシング方式によると、複数のタッチ電極それぞれは駆動タッチ電極の役割もしてセンシングタッチ電極の役割もできる。タッチ駆動回路２６０は複数のタッチ電極の全体または一部を駆動して複数のタッチ電極の全体または一部をセンシングすることができる。
タッチセンシング回路がミューチュアル-キャパシタンスセンシング方式でタッチセンシングを遂行する場合、タッチセンシング回路はタッチ電極の間のキャパシタンスを土台でタッチセンシングを遂行することができる。ミューチュアル-キャパシタンスセンシング方式によると、複数のタッチ電極は駆動タッチ電極とセンシングタッチ電極で分けられる。タッチ駆動回路２６０は駆動タッチ電極を駆動してセンシングタッチ電極をセンシングすることができる。
タッチセンシング回路に含まれたタッチ駆動回路２６０及びタッチコントローラー２７０は別途の装置で具現されることもできて、一つの装置で具現されることもできる。また、タッチ駆動回路２６０とデータ駆動回路２２０は別途の装置で具現されることもできて、一つの装置で具現されることもできる。
表示装置１００はディスプレイ駆動回路及び/またはタッチセンシング回路で各種電源を供給する電源供給回路などをさらに含むことができる。
本開示の実施例による表示装置１００はスマートフォン、タブレットなどのモバイル端末機であるか、または多様な大きさのモニターやテレビ(TV)などであることができ、これに制限されないで、情報や映像を表出することができる多様なタイプ、多様な大きさのディスプレイであることができる。
前述したところのように、表示パネル１１０で表示領域(DA)は一般領域(NA)及び一つ以上の光学領域(OA１、OA２)を含むことができる。一般領域(NA)及び一つ以上の光学領域(OA１、OA２)は映像表示が可能な領域である。しかし、一般領域(NA)は光透過構造が形成される必要がない領域であり、一つ以上の光学領域(OA１、OA２)は光透過構造が形成されなければならない領域である。
前述したところのように、表示パネル１１０で表示領域(DA)は一般領域(NA)と共に、一つ以上の光学領域(OA１、OA２)を含むことができるが、説明の便宜のために、表示領域(DA)が第１光学領域(OA１)及び第２光学領域(OA２)をすべて含む場合(図１b、図１c)を仮定する。
図３は、本開示の実施例による表示パネル１１０でサブピクセル(SP)の等価回路である。
表示パネル１１０の表示領域(DA)に含まれた一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)に配置されたサブピクセル(SP)それぞれは、発光素子(ED)と、発光素子(ED)を駆動するための駆動トランジスター(DRT)と、駆動トランジスター(DRT)の第１ノード(Nx)にデータ電圧(VDATA)を伝達してくれるためのスキャントランジスター(SCT)と、一フレーム間に一定電圧を維持してくれるためのストレージコンデンサ(Cst)などを含むことができる。
駆動トランジスター(DRT)はデータ電圧が印加されることができる第１ノード(Nx)、発光素子(ED)と電気的に連結される第２ノード(Ny)及び駆動電圧ライン(DVL)から駆動電圧(ELVDD)が印加される第３ノード(Nz)を含むことができる。駆動トランジスター(DRT)で、第１ノード(Nx)はゲートノードであり、第２ノード(Ny)はソースノードまたはドレインノードであることができ、第３ノード(Nz)はドレインノードまたはソースノードであることができる。
発光素子(ED)はアノード電極(AE)、発光層(EL)及びカソード電極(CE)を含むことができる。アノード電極(AE)は各サブピクセル(SP)に配置されるピクセル電極であることができ、各サブピクセル(SP)の駆動トランジスター(DRT)の第２ノード(Ny)と電気的に連結されることができる。カソード電極(CE)は複数のサブピクセル(SP)に共通で配置される共通電極であることができ、基底電圧(ELVSS)が印加されることができる。
例えば、アノード電極(AE)はピクセル電極であることができ、カソード電極(CE)は共通電極であることができる。これと反対に、アノード電極(AE)は共通電極であることができ、カソード電極(CE)はピクセル電極であることができる。以下では、説明の便宜のために、アノード電極(AE)はピクセル電極であり、カソード電極(CE)は共通電極であることで仮定する。
例えば、発光素子(ED)は有機発光ダイオード(OLED:Organic Light Emitting Diode)、無機発光ダイオード、または量子ドット発光素子などであることができる。発光素子(ED)が有機発光ダイオードである場合、発光素子(ED)から発光層(EL)は有機物が含まれた有機発光層を含むことができる。
スキャントランジスター(SCT)は、ゲートライン(GL)を通じて印加されるゲート信号であるスキャン信号(SCAN)によってオン-オフが制御され、駆動トランジスター(DRT)の第１ノード(Nx)とデータライン(DL)との間に電気的に連結されることができる。
ストレージコンデンサ(Cst)は駆動トランジスター(DRT)の第１ノード(Nx)と第２ノード(Ny)との間に電気的に連結されることができる。
各サブピクセル(SP)は図３に示されたところのように２個のトランジスター(DRT、SCT)と１個のコンデンサ(Cst)を含む２T(Transistor)１C(Capacitor)構造を有することができ、場合によって、１個以上のトランジスターをさらに含むか、または、１個以上のコンデンサをさらに含むこともできる。
ストレージコンデンサ(Cst)は、駆動トランジスター(DRT)の第１ノード(Nx)と第２ノード(Ny)との間に存在することができる内部コンデンサ(Internal Capacitor)である寄生コンデンサ(例:Cgs、Cgd)ではなく、駆動トランジスター(DRT)の外部に意図的に設計した外部コンデンサ(ExternalCapacitor)であることがある。駆動トランジスター(DRT)及びスキャントランジスター(SCT)それぞれはnタイプトランジスターであるか、またはpタイプトランジスターであることができる。
各サブピクセル(SP)内の回路素子(特に、発光素子(ED))は外部の水分や酸素などに脆弱であるため、外部の水分や酸素が回路素子(特に、発光素子(ED))に浸透されることを防止するための封止層(ENCAP)が表示パネル１１０に配置されることができる。封止層(ENCAP)は発光素子(ED)を覆う形態で配置されることができる。
図４は、本開示の実施例による表示パネル１１０の表示領域(DA)に含まれた三つの領域(NA、OA１、OA２)でのサブピクセル(SP)の配置図である。
図４を参照すれば、表示領域(DA)に含まれた一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)それぞれには複数のサブピクセル(SP)が配置されることができる。
例えば、複数のサブピクセル(SP)は赤色光を発光する赤色サブピクセル(Red SP)、緑色光を発光する緑色サブピクセル(Green SP)及び青色光を発光する青色サブピクセル(BlueSP)を含むことができる。
これによって、一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)それぞれは、赤色サブピクセル(Red SP)の発光領域(EA)、緑色サブピクセル(Green SP)の発光領域(EA)及び青色サブピクセル(Blue SP)の発光領域(EA)を含むことができる。
図４を参照すれば、一般領域(NA)は光透過構造を含まないで、発光領域(EA)を含むことができる。しかし、第１光学領域(OA１)及び第２光学領域(OA２)は発光領域(EA)を含むだけでなく、光透過構造も含まなければならない。よって、第１光学領域(OA１)は発光領域(EA)と第１透過領域(TA１)を含むことができ、第２光学領域(OA２)は発光領域(EA)と第２透過領域(TA２)を含むことができる。
発光領域(EA)と透過領域(TA１、TA２)は光透過可能如何によって区別されることができる。すなわち、発光領域(EA)は光透過が不可能な領域であることができ、透過領域(TA１、TA２)は光透過が可能な領域であることができる。
また、発光領域(EA)と透過領域(TA１、TA２)は特定メタル層(CE)の形成有無によって区別されることができる。例えば、発光領域(EA)にはカソード電極(CE)が形成されていて、透過領域(TA１、TA２)にはカソード電極(CE)が形成されないこともある。発光領域(EA)にはライトシールド層(Light Shield Layer)が形成されていて、透過領域(TA１、TA２)にはライトシールド層が形成されないこともある。
第１光学領域(OA１)は第１透過領域(TA１)を含み、第２光学領域(OA２)は第２透過領域(TA２)を含むため、第１光学領域(OA１)及び第２光学領域(OA２)すべては光が透過することができる領域である。
第１光学領域(OA１)の透過率(透過程度)と第２光学領域(OA２)の透過率(透過程度)は同一であることがある。この場合、第１光学領域(OA１)の第１透過領域(TA１)と第２光学領域(OA２)の第２透過領域(TA２)は模様または大きさが同一であることがある。または、第１光学領域(OA１)の第１透過領域(TA１)と第２光学領域(OA２)の第２透過領域(TA２)は模様や大きさが異なっても、第１光学領域(OA１)内の第１透過領域(TA１)の割合と第２光学領域(OA２)内の第２透過領域(TA２)の割合が同一であることがある。
これと異なるように、第１光学領域(OA１)の透過率(透過程度)と第２光学領域(OA２)の透過率(透過程度)はお互いに異なることがある。この場合、第１光学領域(OA１)の第１透過領域(TA１)と第２光学領域(OA２)の第２透過領域(TA２)は模様または大きさが異なることがある。または、第１光学領域(OA１)の第１透過領域(TA１)と第２光学領域(OA２)の第２透過領域(TA２)は模様や大きさが同一であっても、第１光学領域(OA１)内の第１透過領域(TA１)の割合と第２光学領域(OA２)内の第２透過領域(TA２)の割合がお互いに異なることがある。
例えば、第１光学領域(OA１)が重畳される第１光学電子装置１１がカメラであり、第２光学領域(OA２)が重畳される第２光学電子装置１２が感知センサーである場合、カメラは感知センサーよりさらに大きい光量を要することがある。
よって、第１光学領域(OA１)の透過率(透過程度)は第２光学領域(OA２)の透過率(透過程度)より高いことがある。この場合、第１光学領域(OA１)の第１透過領域(TA１)は第２光学領域(OA２)の第２透過領域(TA２)よりさらに大きい大きさを有することができる。または、第１光学領域(OA１)の第１透過領域(TA１)と第２光学領域(OA２)の第２透過領域(TA２)は大きさが同一であっても、第１光学領域(OA１)内の第１透過領域(TA１)の割合が第２光学領域(OA２)内の第２透過領域(TA２)の割合より大きくなることがある。
以下では、説明の便宜のために、第１光学領域(OA１)の透過率(透過程度)が第２光学領域(OA２)の透過率(透過程度)より高い場合を例に挙げて説明する。
また、図４に図示されたところのように、本開示の実施例では、透過領域(TA１、TA２)は透明領域とも称することができて、透過率は透明度とも称することができる。また、図４に示されたところのように、本開示の実施例では、第１光学領域(OA１)及び第２光学領域(OA２)が表示パネル１１０の表示領域(DA)の上端に位置し、左右に並んで配置される場合を仮定する。
図４を参照すれば、第１光学領域(OA１)及び第２光学領域(OA２)が配置される横表示領域を第１横表示領域(HA１)と言って、第１光学領域(OA１)及び第２光学領域(OA２)が配置されない横表示領域を第２横表示領域(HA２)と称する。
図４を参照すれば、第１横表示領域(HA１)は一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)を含むことができる。第２横表示領域(HA２)は一般領域(NA)のみを含むことができる。
一方、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの透過率を高めてくれるための一つの方法として、前述したところのようにピクセル密集度差等設計方式が適用されることができる。ピクセル密集度差等設計方式によると、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの単位面積当たりサブピクセル個数が一般領域(NA)の単位面積当たりサブピクセル個数より多いように、表示パネル１１０が設計されることができる。
しかし、場合によっては、これと異なるように、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの透過率を高めてくれるための他の方法として、ピクセル大きさ差等設計方式が適用されることができる。ピクセル大きさ差等設計方式によると、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの単位面積当たりサブピクセル個数が一般領域(NA)の単位面積当たりサブピクセル個数と同一または類似であるが、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つに配置された各サブピクセル(SP)の大きさ(すなわち、発光領域の大きさ)が一般領域(NA)に配置された各サブピクセル(SP)の大きさ(すなわち、発光領域の大きさ)より小くなるように、表示パネル１１０が設計されることができる。
以下では、説明の便宜のために、第１光学領域(OA１)と第２光学領域(OA２)のうちで少なくとも一つの透過率を高めてくれるための二つの方法(ピクセル密集度差等設計方式、ピクセル大きさ差等設計方式)のうちでピクセル密集度差等設計方式が適用されたことを仮定して説明する。
第１光学領域(OA１)に含まれたサブピクセル(SP)は、図４のように第１光学領域(OA１)の全体(わく領域とその内部領域)に分散されて配置されることがあるか、または、これと異なるように、第１光学領域(OA１)のわく領域だけに配置されることもできる。
同じく、第２光学領域(OA２)に含まれたサブピクセル(SP)は、図４のように第２光学領域(OA２)の全体(わく領域とその内部領域)に分散して配置されることがあるか、または、これと異なるように、第２光学領域(OA２)のわく領域だけに配置されることもできる。
図５aは、本開示の実施例による表示パネル１１０で、第１光学領域(OA１)及び一般領域(NA)それぞれでの信号ラインの配置図であり、図５bは本開示の実施例による表示パネル１１０で、第２光学領域(OA２)及び一般領域(NA)それぞれでの信号ラインの配置図である。
図５a及び図５bに示された第１横表示領域(HA１)は表示パネル１１０での第１横表示領域(HA１)の一部であり、第２横表示領域(HA２)は表示パネル１１０での第２横表示領域(HA２)の一部である。
図５aに示された第１光学領域(OA１)は表示パネル１１０での第１光学領域(OA１)の一部であり、図５bに示された第２光学領域(OA２)は表示パネル１１０での第２光学領域(OA２)の一部である。
図５a及び図５bを参照すれば、第１横表示領域(HA１)は一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)を含むことができる。第２横表示領域(HA２)は一般領域(NA)を含むことができる。
表示パネル１１には、多様な種類の横ライン(HL１、HL２)が配置され、多様な種類の縦ライン(VLn、VL１、VL２)が配置されることができる。
本開示の実施例で、横方向と縦方向は交差する２個の方向を意味するものであり、横方向と縦方向は見る方向によって異なることがある。例えば、本開示での実施例で、横方向は一つのゲートライン(GL)が延長されながらも配置される方向を意味し、縦方向は一つのデータライン(DL)が延長されながら配置される方向を意味することがある。このように、横と縦を例に挙げる。
図５a及び図５bを参照すれば、表示パネル１１０に配置される横ラインは第１横表示領域(HA１)に配置される第１横ライン(HL１)及び第２横表示領域(HA２)に配置される第２横ライン(HL２)を含むことができる。
表示パネル１１０に配置される横ラインはゲートライン(GL)であることがある。すなわち、第１横ライン(HL１)と第２横ライン(HL２)はゲートライン(GL)であることがある。ゲートライン(GL)はサブピクセル(SP)の構造によって多様な種類のゲートラインを含むことができる。
図５a及び図５bを参照すれば、表示パネル１１０に配置される縦ラインは、一般領域(NA)だけに配置される一般縦ライン(VLn)、第１光学領域(OA１)と一般領域(NA)をすべて通り過ぎる第１縦ライン(VL１)、及び第２光学領域(OA２)と一般領域(NA)をすべて通り過ぎる第２縦ライン(VL２)を含むことができる。
表示パネル１１０に配置される縦ラインはデータライン(DL)、駆動電圧ライン(DVL)などを含むことができ、これだけではなく、基準電圧ライン、初期化電圧ラインなどをさらに含むことができる。すなわち、一般縦ライン(VLn)、第１縦ライン(VL１)及び第２縦ライン(VL２)はデータライン(DL)、駆動電圧ライン(DVL)などを含むことができ、これだけではなく、基準電圧ライン、初期化電圧ラインなどをさらに含むことができる。
本開示の実施例で、第２横ライン(HL２)で“横”という用語は信号が左側(または、右側)から右側(または、左側)に伝達されるという意味であるだけで、第２横ライン(HL２)が正確な横方向だけで直線形態で延長されるという意味ではないことがある。すなわち、図５a及び図５bで、第２横ライン(HL２)は一直線形態で示されているが、これと異なるように、第２横ライン(HL２)は折れるか、または曲げられた部分を含むことができる。同じく、第１横ライン(HL１)もまた折れるか、または曲げられた部分を含むことができる。
本開示の実施例で、一般縦ライン(VLn)で“縦”という用語は信号が上側(または、下側)から下側(または、上側)に伝達されるという意味であるだけで、一般縦ライン(VLn)が正確な縦方向だけで直線形態で延長されるという意味ではない。すなわち、図５a及び図５bで、一般縦ライン(VLn)は一直線形態で示されているが、これと異なるように、一般縦ライン(VLn)は折れるか、または曲げられた部分を含むことができる。同じく、第１縦ライン(VL１)及び第２縦ライン(VL２)また折れるか、または曲げられた部分を含むことができる。
図５aを参照すれば、第１横表示領域(HA１)に含まれる第１光学領域(OA１)は発光領域(EA)と第１透過領域(TA１)を含むことができる。第１光学領域(OA１)内で、第１透過領域(TA１)の外領域が発光領域(EA)を含むことができる。
図５aを参照すれば、第１光学領域(OA１)の透過率改善のために、第１光学領域(OA１)を通り過ぎる第１横ライン(HL１)は第１光学領域(OA１)内の第１透過領域(TA１)を回避して過ぎ去ることができる。
よって、第１光学領域(OA１)を通り過ぎる第１横ライン(HL１)それぞれは各第１透過領域(TA１)の外郭わくの外を迂回する曲線区間またはベンディング区間などを含むことができる。
これによって、第１横表示領域(HA１)に配置される第１横ライン(HL１)と第２横表示領域(HA２)に配置される第２横ライン(HL２)は模様または長さなどがお互いに異なることがある。すなわち、第１光学領域(OA１)を通り過ぎる第１横ライン(HL１)と第１光学領域(OA１)を通り過ぎない第２横ライン(HL２)は模様または長さなどがお互いに異なることがある。
また、第１光学領域(OA１)の透過率改善のために、第１光学領域(OA１)を通り過ぎる第１縦ライン(VL１)は第１光学領域(OA１)内の第１透過領域(TA１)を回避して過ぎ去ることができる。
よって、第１光学領域(OA１)を通り過ぎる第１縦ライン(VL１)それぞれは各第１透過領域(TA１)の外郭わくの外を迂回する曲線区間またはベンディング区間などを含むことができる。
これによって、第１光学領域(OA１)を通り過ぎる第１縦ライン(VL１)と第１光学領域(OA１)を通り過ぎないで一般領域(NA)に配置される一般縦ライン(VLn)は模様または、長さなどがお互いに異なることができる。
図５aを参照すれば、第１横表示領域(HA１)内の第１光学領域(OA１)に含まれた第１透過領域(TA１)は斜線方向に配列されることができる。
図５aを参照すれば、第１横表示領域(HA１)内の第１光学領域(OA１)で、左右に隣接した２個の第１透過領域(TA１)の間には発光領域(EA)が配置されることができる。第１横表示領域(HA１)内の第１光学領域(OA１)で、上下に隣接した２個の第１透過領域(TA１)の間には発光領域(EA)が配置されることができる。
図５aを参照すれば、第１横表示領域(HA１)に配置される第１横ライン(HL１)、すなわち、第１光学領域(OA１)を通り過ぎる第１横ライン(HL１)はすべて第１透過領域(TA１)の外郭わくの外を迂回する曲線区間またはベンディング区間を少なくても一つは含むことができる。
図５bを参照すれば、第１横表示領域(HA１)に含まれる第２光学領域(OA２)は発光領域(EA)と第２透過領域(TA２)を含むことができる。第２光学領域(OA２)内で、第２透過領域(TA２)の外領域が発光領域(EA)を含むことができる。
第２光学領域(OA２)内の発光領域(EA)及び第２透過領域(TA２)の位置及び配列状態は、図５aでの第１光学領域(OA１)内の発光領域(EA)及び第２透過領域(TA２)の位置及び配列状態と同一であることもある。
これと異なるように、図５bに示されたところのように、第２光学領域(OA２)内の発光領域(EA)及び第２透過領域(TA２)の位置及び配列状態は、図５aでの第１光学領域(OA１)内の発光領域(EA)及び第２透過領域(TA２)の位置及び配列状態と異なることができる。
例えば、図５bを参照すれば、第２光学領域(OA２)内で、第２透過領域(TA２)は横方向(左右方向)に配列されることができる。横方向(左右方向)に隣接した２個の第２透過領域(TA２)の間には発光領域(EA)が配置されないこともある。また、第２光学領域(OA２)内の発光領域(EA)は縦方向(上下方向)に隣接した第２透過領域(TA２)の間に配置されることができる。すなわち、２個の第２透過領域行の間に発光領域(EA)が配置されることができる。
第１横ライン(HL１)は第１横表示領域(HA１)内の第２光学領域(OA２)とその周辺の一般領域(NA)を通り過ぎる時、図５aと等しい形態で過ぎ去ることができる。
これと異なるように、図５bに示されたところのように、第１横ライン(HL１)は第１横表示領域(HA１)内の第２光学領域(OA２)とその周辺の一般領域(NA)を通り過ぎる時、図５aと他の形態で過ぎ去ることができる。
これは、図５bの第２光学領域(OA２)内の発光領域(EA)及び第２透過領域(TA２)の位置及び配列状態と、図５aでの第１光学領域(OA１)内の発光領域(EA)及び第２透過領域(TA２)の位置及び配列状態と異なるためである。
図５bを参照すれば、第１横ライン(HL１)は第１横表示領域(HA１)内の第２光学領域(OA２)とその周辺の一般領域(NA)を通り過ぎる時、曲線区間やベンディング区間なく、上下に隣接した第２透過領域(TA２)の間を直線形態で過ぎ去ることができる。
言い換えれば、一つの第１横ライン(HL１)は第１光学領域(OA１)内で曲線区間またはベンディング区間を有するが、第２光学領域(OA２)内では曲線区間またはベンディング区間を有しないこともある。
第２光学領域(OA２)の透過率改善のために、第２光学領域(OA２)を通り過ぎる第２縦ライン(VL２)は第２光学領域(OA２)内の第２透過領域(TA２)を回避して過ぎ去ることができる。
よって、第２光学領域(OA２)を通り過ぎる第２縦ライン(VL２)それぞれは各第２透過領域(TA２)の外郭わくの外を迂回する曲線区間またはベンディング区間などを含むことができる。
これによって、第２光学領域(OA２)を通り過ぎる第２縦ライン(VL２)と第２光学領域(OA２)を通り過ぎないで一般領域(NA)に配置される一般縦ライン(VLn)は模様または長さなどがお互いに異なることができる。
図５aに示されたところのように、第１光学領域(OA１)を通過する第１横ライン(HL１)は第１透過領域(TA１)の外郭わく外を迂回する曲線区間またはベンディング区間を有することができる。
よって、第１光学領域(OA１)及び第２光学領域(OA２)を通過する第１横ライン(HL１)の長さは、第１光学領域(OA１)及び第２光学領域(OA２)を通過しないで一般領域(NA)だけに配置される第２横ライン(HL２)の長さより、さらに少し長いことがある。
これによって、第１光学領域(OA１)及び第２光学領域(OA２)を通過する第１横ライン(HL１)の抵抗(以下、第１抵抗とも称する)は、第１光学領域(OA１)及び第２光学領域(OA２)を通過しないで一般領域(NA)だけに配置される第２横ライン(HL２)の抵抗(以下、第２抵抗とも称する)より少し大きくなることがある。
図５a及び図５bを参照すれば、光透過構造によって、第１光学電子装置１１と少なくとも一部が重畳される第１光学領域(OA１)は複数の第１透過領域(TA１)を含み、第２光学電子装置１２と少なくとも一部が重畳される第２光学領域(OA２)は複数の第２透過領域(TA２)を含むため、第１光学領域(OA１)及び第２光学領域(OA２)は一般領域(NA)に比べて単位面積当たりサブピクセル個数が少ないことがある。
第１光学領域(OA１)及び第２光学領域(OA２)を通過する第１横ライン(HL１)が連結されるサブピクセル(SP)の個数と、第１光学領域(OA１)及び第２光学領域(OA２)を通過しないで一般領域(NA)だけに配置される第２横ライン(HL２)が連結されるサブピクセル(SP)の個数は互いに異なることがある。
第１光学領域(OA１)及び第２光学領域(OA２)を通過する第１横ライン(HL１)が連結されるサブピクセル(SP)の個数(第１個数)は、第１光学領域(OA１)及び第２光学領域(OA２)を通過しないで一般領域(NA)だけに配置される第２横ライン(HL２)が連結されるサブピクセル(SP)の個数(第２個数)より少ないことがある。
第１個数と第２個数の間の差は第１光学領域(OA１)及び第２光学領域(OA２)それぞれの解像度と一般領域(NA)の解像度の差によって変わることがある。例えば、第１光学領域(OA１)及び第２光学領域(OA２)それぞれの解像度と一般領域(NA)の解像度の差が大きくなるほど、第１個数と第２個数の間の差は大きくなることがある。
前述したところのように、第１光学領域(OA１)及び第２光学領域(OA２)を通過する第１横ライン(HL１)が連結されるサブピクセル(SP)の個数(第１個数)が第１光学領域(OA１)及び第２光学領域(OA２)を通過しないで一般領域(NA)だけに配置される第２横ライン(HL２)が連結されるサブピクセル(SP)の個数(第２個数)より少ないため、第１横ライン(HL１)が周辺の他の電極やラインと重畳される面積が第２横ライン(HL２)が周辺の他の電極やラインと重畳される面積より小さいことがある。
よって、第１横ライン(HL１)が周辺の他の電極やラインと形成する寄生キャパシタンス(以下、第１キャパシタンスという)は第２横ライン(HL２)が周辺の他の電極やラインと形成する寄生キャパシタンス(以下、第２キャパシタンス)より大きく小さいことがある。
第１抵抗及び第２抵抗の間の大小関係(第１抵抗≧第２抵抗)及び第１キャパシタンス及び第２キャパシタンスの間の大小関係(第１キャパシタンス≪第２キャパシタンス)を考慮する時、第１光学領域(OA１)及び第２光学領域(OA２)を通過する第１横ライン(HL１)のRC(Resistance-Capacitance)値(以下、第１RC値とも称する)は、第１光学領域(OA１)及び第２光学領域(OA２)を通過しないで一般領域(NA)だけに配置される第２横ライン(HL２)のRC(Resistance-Capacitance)値(以下、第２RC値とも称する)より遥かに小さいことがある(第１RC値≪第２RC値)。
第１横ライン(HL１)の第１RC値と第２横ライン(HL２)の第２RC値の間の差(以下で、RCロード(RC Load)偏差と称する)によって、第１横ライン(HL１)を通じた信号伝達特性と第２横ライン(HL２)を通じた信号伝達特性が変わることがある。
図６及び図７は、本開示の実施例による表示パネル１１０の表示領域(DA)に含まれた一般領域(OA)、第１光学領域(OA１)及び第２光学領域(OA２)それぞれの断面図である。
図６は、タッチセンサーがタッチパネル形態で表示パネル１１０の外部に存在する場合に対する表示パネル１１０の断面図であり、図７はタッチセンサー(TS)が表示パネル１１０の内部に存在する場合に対する表示パネル１１０の断面図である。
図６及び図７それぞれは、表示領域(DA)に含まれた一般領域(NA)、第１光学領域(OA１)及び第２光学領域(OA２)に対する断面図である。
先ず、図６及び図７を参照し、一般領域(NA)の積層構造を説明する。第１光学領域(OA１)と第２光学領域(OA２)それぞれに含まれた発光領域(EA)は一般領域(NA)または、一般領域(NA)内の発光領域(EA)と等しい積層構造を有することができる。
図６及び図７を参照すれば、基板(SUB)は第１基板(SUB１)、層間絶縁膜(IPD)及び第２基板(SUB２)を含むことができる。層間絶縁膜(IPD)は第１基板(SUB１)と第２基板(SUB２)の間に位置することができる。基板(SUB)を第１基板(SUB１)、層間絶縁膜(IPD)及び第２基板(SUB２)で構成することで、水分浸透を防止することができる。例えば、第１基板(SUB１)及び第２基板(SUB２)はポリイミド(polyimide、PI)基板であることができる。第１基板(SUB１)を１次PI基板であると言って、第２基板(SUB２)を２次PI基板であると言える。
図６及び図７を参照すれば、基板(SUB)上には、駆動トランジスター(DRT)などのトランジスターを形成するための各種パターン(ACT、SD１、GATE)、各種絶縁膜(MBUF、ABUF１、ABUF２、GI、ILD１、ILD２、PAS０)及び各種金属パターン(TM、GM、ML１、ML２)が配置されることができる。
図６及び図７を参照すれば、第２基板(SUB２)上にマルチバッファ層(MBUF)が配置されることができ、マルチバッファ層(MBUF)上に第１アクティブバッファ層(ABUF１)が配置されることができる。
第１アクティブバッファ層(ABUF１)上に第１金属層(ML１)及び第２金属層(ML２)が配置されることができる。ここで、第１金属層(ML１)及び第２金属層(ML２)は光をシールディングするライトシールド層(Light Shield Layer、LS)であることがある。
第１金属層(ML１)及び第２金属層(ML２)上に第２アクティブバッファ層(ABUF２)が配置されることができる。第２アクティブバッファ層(ABUF２)上に駆動トランジスター(DRT)のアクティブ層(ACT)が配置されることができる。
ゲート絶縁膜(GI)がアクティブ層(ACT)を覆いながら配置されることができる。
ゲート絶縁膜(GI)上に駆動トランジスター(DRT)のゲート電極(GATE)が配置されることができる。この時、駆動トランジスター(DRT)の形成位置と異なる位置で、駆動トランジスター(DRT)のゲート電極(GATE)と共に、ゲート物質層(GM)がゲート絶縁膜(GI)上に配置されることができる。
第１層間絶縁膜(ILD１)がゲート電極(GATE)及びゲート物質層(GM)を覆いながら配置されることができる。第１層間絶縁膜(ILD１)上に金属パターン(TM)が配置されることができる。金属パターン(TM)は駆動トランジスター(DRT)の形成位置と異なる所に位置することができる。第２層間絶縁膜(ILD２)が第１層間絶縁膜(ILD１)上の金属パターン(TM)を覆いながら配置されることができる。
第２層間絶縁膜(ILD２)上に２個の第１ソース-ドレイン電極パターン(SD１)が配置されることができる。２個の第１ソース-ドレイン電極パターン(SD１)のうちで一つは駆動トランジスター(DRT)のソースノードであり、残り一つは駆動トランジスター(DRT)のドレインノードである。
２個の第１ソース-ドレイン電極パターン(SD１)は、第２層間絶縁膜(ILD２)、第１層間絶縁膜(ILD１)及びゲート絶縁膜(GI)のコンタクトホールを通じて、アクティブ層(ACT)の一側と他側に電気的に連結されることができる。
アクティブ層(ACT)でゲート電極(GATE)と重畳される部分は、チャンネル領域である。２個の第１ソース-ドレイン電極パターン(SD１)のうちで一つはアクティブ層(ACT)でチャンネル領域の一側と連結されることができ、２個の第１ソース-ドレイン電極パターン(SD１)のうちで残り一つはアクティブ層(ACT)でチャンネル領域の他の側と連結されることができる。
パッシベーション層(PAS０)が２個の第１ソース-ドレイン電極パターン(SD１)を覆いながら配置される。パッシベーション層(PAS０)上に平坦化層(PLN)が配置されることができる。平坦化層(PLN)は第１平坦化層(PLN１)及び第２平坦化層(PLN２)を含むことができる。
パッシベーション層(PAS０)上に第１平坦化層(PLN１)が配置されることができる。
第１平坦化層(PLN１)上に第２ソース-ドレイン電極パターン(SD２)が配置されることができる。第２ソース-ドレイン電極パターン(SD２)は第１平坦化層(PLN１)のコンタクトホールを通じて２個の第１ソース-ドレイン電極パターン(SD１)のうちでの一つ(図３のサブピクセル(SP)内の駆動トランジスター(DRT)の第２ノード(Ny)と対応される)と連結されることができる。
第２平坦化層(PLN２)は第２ソース-ドレイン電極パターン(SD２)を覆いながら配置されることができる。第２平坦化層(PLN２)上に発光素子(ED)が配置されることができる。
発光素子(ED)の積層構造をよく見れば、アノード電極(AE)が第２平坦化層(PLN２)上に配置されることができる。アノード電極(AE)が第２平坦化層(PLN２)のコンタクトホールを通じて第２ソース-ドレイン電極パターン(SD２)と電気的に連結されることができる。
バンク(BANK)がアノード電極(AE)の一部を覆いながら配置されることができる。サブピクセル(SP)の発光領域(EA)に対応されるバンク(BANK)の一部がオープンされることができる。
アノード電極(AE)の一部がバンク(BANK)の開口部(オープンされた部分)で露出されることができる。発光層(EL)がバンク(BANK)の側面とバンク(BANK)の開口部(オープンされた部分)に位置することができる。発光層(EL)の全体または一部は隣接したバンク(BANK)の間に位置することができる。
バンク(BANK)の開口部で、発光層(EL)はアノード電極(AE)と接触することができる。発光層(EL)上にカソード電極(CE)が配置されることができる。
アノード電極(AE)、発光層(EL)及びカソード電極(CE)によって発光素子(ED)が形成されることができる。発光層(EL)は有機膜を含むことができる。
前述した発光素子(ED)上に封止層(ENCAP)が配置されることができる。封止層(ENCAP)は単一層構造または多層構造を有することができる。例えば、図６及び図７に示されたところのように、封止層(ENCAP)は第１封止層(PAS１)、第２封止層(PCL)及び第３封止層(PAS２)を含むことができる。例えば、第１封止層(PAS１)及び第３封止層(PAS２)は無機膜であり、第２封止層(PCL)は有機膜であることができる。第１封止層(PAS１)、第２封止層(PCL)及び第３封止層(PAS２)のうちで第２封止層(PCL)は一番厚くて平坦化層役割をすることができる。
第１封止層(PAS１)はカソード電極(CE)上に配置され、発光素子(ED)と一番隣接するように配置されることができる。第１封止層(PAS１)は低温蒸着が可能な無機絶縁材質で形成されることができる。例えば、第１封止層(PAS１)は窒化シリコン(SiNx)、酸化シリコン(SiOx)、酸化窒化シリコン(SiON)または、酸化アルミニウム(Al２O３)などであることができる。第１封止層(PAS１)が低温雰囲気で蒸着されるため、蒸着工程時、第１封止層(PAS１)は高温雰囲気に脆弱な有機物を含む発光層(EL)が損傷されることを防止することができる。
第２封止層(PCL)は第１封止層(PAS１)より小さな面積で形成されることができる。この場合、第２封止層(PCL)は第１封止層(PAS１)の両末端を露出させるように形成されることができる。第２封止層(PCL)は表示装置１００の撓うことによる各層間の応力を緩和させる緩衝役割をして、平坦化性能を強化する役割をすることもできる。例えば、第２封止層(PCL)はアクリル樹脂、エポキシ樹脂、ポリイミド、ポリエチレン、またはシリコンオキシカーバイド(SiOC)などであることができ、有機絶縁材質で形成されることができる。例えば、第２封止層(PCL)はインクジェット方式を通じて形成されることもできる。
第３無機封止層(PAS２)は第２封止層(PCL)が形成された基板(SUB)上に第２封止層(PCL)及び第１封止層(PAS１)それぞれの上部面及び側面を覆うように形成されることができる。第３封止層(PAS２)は外部の水分や酸素が第１無機封止層(PAS１)及び有機封止層(PCL)に浸透することを最小化するか、または遮断することができる。例えば、第３封止層(PAS２)は窒化シリコン(SiNx)、酸化シリコン(SiOx)、酸化窒化シリコン(SiON)または、酸化アルミニウム(A(Al２O３)などのような無機絶縁材質で形成される。
図７を参照すれば、タッチセンサー(TS)が表示パネル１１０に内蔵されるタイプである場合、封止層(ENCAP)上にタッチセンサー(TS)が配置されることができる。タッチセンサー構造に対して詳細に説明すれば下のようである。
封止層(ENCAP)上にタッチバッファ膜(T-BUF)が配置されることができる。タッチバッファ膜(T-BUF)上にタッチセンサー(TS)が配置されることができる。
タッチセンサー(TS)はお互いに異なる層に位置するタッチセンサーメタル(TSM)とブリッジメタル(BRG)を含むことができる。タッチセンサーメタル(TSM)とブリッジメタル(BRG)との間にはタッチ層間絶縁膜(T-ILD)が配置されることができる。例えば、タッチセンサーメタル(TSM)がお互いに接するように配置される第１タッチセンサーメタル(TSM)、第２タッチセンサーメタル(TSM)及び第３タッチセンサーメタル(TSM)を含むことができる。第１タッチセンサーメタル(TSM)及び第２タッチセンサーメタル(TSM)との間に第３タッチセンサーメタル(TSM)があって、第１タッチセンサーメタル(TSM)及び第２タッチセンサーメタル(TSM)はお互いに電気的に連結されなければならない時、第１タッチセンサーメタル(TSM)及び第２タッチセンサーメタル(TSM)は他の層にあるブリッジメタル(BRG)を通じて電気的にお互いに連結されることができる。ブリッジメタル(BRG)はタッチ層間絶縁膜(T-ILD)によって第３タッチセンサーメタル(TSM)と絶縁されることができる。
表示パネル１１０にタッチセンサー(TS)が形成される時、工程に利用される薬液(現像液または、蝕刻液等々)または外部からの水分などが発生することがある。タッチバッファ膜(T-BUF)上にタッチセンサー(TS)が配置されることで、タッチセンサー(TS)の製造工程時薬液や水分などが有機物を含む発光層(EL)に浸透されることが防止されることができる。これによって、タッチバッファ膜(T-BUF)は薬液または水分に脆弱な発光層(EL)の損傷を防止することができる。
タッチバッファ膜(T-BUF)は高温に脆弱な有機物を含む発光層(EL)の損傷を防止するため、一定温度(例:１００度(℃))以下の低温で形成可能で１～３の低誘電率を有する有機絶縁材質で形成される。例えば、タッチバッファ膜(T-BUF)はアクリル系列、エポキシ系列またはシロキサン(Siloxan)系列の材質で形成されることができる。表示装置１００の撓うことによって、封止層(ENCAP)が損傷されることができ、タッチバッファ膜(T-BUF)上に位置するタッチセンサーメタルが割れることがある。表示装置１００が撓っても、有機絶縁材質で平坦化性能を有するタッチバッファ膜(T-BUF)は封止層(ENCAP)の損傷及び/またはタッチセンサー(TS)を構成するメタル(TSM、BRG)の破れ現象を防止してくれることができる。
保護層(PAC)がタッチセンサー(TS)を覆いながら配置されることができる。保護層(PAC)は有機絶縁膜であることができる。
次に、図６及び図７を参照して第１光学領域(OA１)に対する積層構造を説明する。
図６及び図７を参照すれば、第１光学領域(OA１)内の発光領域(EA)は一般領域(EA)の積層構造と等しい積層構造を有することができる。よって、以下では、第１光学領域(OA１)内の第１透過領域(TA１)の積層構造に対して詳細に説明する。
一般領域(NA)及び第１光学領域(OA１)に含まれた発光領域(EA)にはカソード電極(CE)が配置されるが、第１光学領域(OA１)内の第１透過領域(TA１)にはカソード電極(CE)が配置されないこともある。すなわち、第１光学領域(OA１)内の第１透過領域(TA１)はカソード電極(CE)の開口部と対応されることができる。
また、一般領域(NA)及び第１光学領域(OA１)に含まれた発光領域(EA)には第１金属層(ML１)及び第２金属層(ML２)のうちで少なくとも一つを含むライトシールド層(LS)が配置されるが、第１光学領域(OA１)内の第１透過領域(TA１)にはライトシールド層(LS)が配置されないこともある。すなわち、第１光学領域(OA１)内の第１透過領域(TA１)はライトシールド層(LS)の開口部と対応されることができる。
一般領域(NA)及び第１光学領域(OA１)に含まれた発光領域(EA)に配置された基板(SUB)と各種絶縁膜を(MBUF、ABUF１、ABUF２、GI、ILD１、ILD２、PAS０、PLN(PLN１、PLN２)、BANK、ENCAP(PAS１、PCL、PAS２)、T-BUF、T-ILD、PAC)は、第１光学領域(OA１)内の第１透過領域(TA１)にも等しく配置されることができる。
しかし、一般領域(NA)及び第１光学領域(OA１)に含まれた発光領域(EA)で絶縁物質以外に、電気的な特性を有する物質層(例:金属物質層、半導体層など)は第１光学領域(OA１)内の第１透過領域(TA１)に配置されないこともある。
例えば、図６及び図７を参照すれば、トランジスターと関連される金属物質層(ML１、ML２、GATE、GM、TM、SD１、SD２)と半導体層(ACT)は第１透過領域(TA１)に配置されないこともある。
また、図６及び図７を参照すれば、発光素子(ED)に含まれたアノード電極(AE)及びカソード電極(CE)は第１透過領域(TA１)に配置されないこともある。但し、発光層(EL)は第１透過領域(TA１)に配置されることもできて配置されないこともある。
また、図７を参照すれば、タッチセンサー(TS)に含まれたタッチセンサーメタル(TSM)及びブリッジメタル(BRG)も第１光学領域(OA１)内の第１透過領域(TA１)に配置されないこともある。
よって、第１光学領域(OA１)内の第１透過領域(TA１)に電気的な特性を有する物質層(例:金属物質層、半導体層など)が配置されないことで、第１光学領域(OA１)内の第１透過領域(TA１)の光透過性が提供されることができる。よって、第１光学電子装置１１は第１透過領域(TA１)を通じて透過された光を受信して該当機能(例:イメージセンシング)を遂行することができる。
第１光学領域(OA１)内の第１透過領域(TA１)の全体または一部は第１光学電子装置１１と重畳されるため、第１光学電子装置１１の正常な動作のためには、第１光学領域(OA１)内の第１透過領域(TA１)の透過率はより高くなる必要がある。
このために、本開示の実施例による表示装置１００の表示パネル１１０で、第１光学領域(OA１)内の第１透過領域(TA１)は透過率向上構造(TIS:Transmittance Improvement Structure)を有することができる。
図６及び図７を参照すれば、表示パネル１１０に含まれた複数の絶縁膜は、基板(SUB１、SUB２)とトランジスター(DRT、SCT)の間のバッファ層(MBUF、ABUF１、ABUF２)、トランジスター(DRT)と発光素子(ED)の間の平坦化層(PLN１、PLN２)、及び発光素子(ED)上の封止層(ENCAP)などを含むことができる。
図７を参照すれば、表示パネル１１０に含まれた複数の絶縁膜は、封止層(ENCAP)上のタッチバッファ膜(T-BUF)及びタッチ層間絶縁膜(T-ILD)などをさらに含むことができる。
図６及び図７を参照すれば、第１光学領域(OA１)内の第１透過領域(TA１)は、透過率向上構造(TIS)として、第１平坦化層(PLN１)及びパッシベーション層(PAS０)が下に陷沒された構造を有することができる。
図６及び図７を参照すれば、複数の絶縁膜のうちで第１平坦化層(PLN１)は、少なくとも一つの凹凸部(または、陷沒部)を含むことができる。ここで、第１平坦化層(PLN１)は有機絶縁膜であることができる。
第１平坦化層(PLN１)が下に陷沒された場合、第２平坦化層(PLN２)が実質的な平坦化役割ができる。一方、第２平坦化層(PLN２)も下に陷沒されることができる。この場合、第２封止層(PCL)が実質的な平坦化役割ができる。
図６及び図７を参照すれば、第１平坦化層(PLN１)及びパッシベーション層(PAS０)の陷沒された部分は、トランジスター(DRT)を形成するための絶縁膜を(ILD２、IDL１、GI)とその下に位置するバッファ層(ABUF１、ABUF２、MBUF)を貫通し、第２基板(SUB２)の上部まで下ることができる。
図６及び図７を参照すれば、基板(SUB)は透過率向上構造(TIS)として少なくとも一つの凹部を含むことができる。例えば、第１透過領域(TA１)で、第２基板(SUB１)の上面が下に陷沒されるか、または抜けることがある。
図６及び図７を参照すれば、封止層(ENCAP)を構成する第１封止層(PAS１)及び第２封止層(PCL)も下に陷沒された形態の透過率向上構造(TIS)を有することができる。ここで、第２封止層(PCL)は有機絶縁膜であることができる。
図７を参照すれば、保護層(PAC)は封止層(ENCAP)上のタッチセンサー(TS)を覆いながら配置され、タッチセンサー(TS)を保護することができる。
図７を参照すれば、保護層(PAC)は第１透過領域(TA１)と重畳される部分で透過率向上構造(TIS)として少なくとも一つの凹凸部を有することができる。ここで、保護層(PAC)は有機絶縁膜であることができる。
図７を参照すれば、タッチセンサー(TS)はメッシュタイプのタッチセンサーメタル(TSM)で構成されることができる。タッチセンサーメタル(TSM)がメッシュタイプで形成された場合、タッチセンサーメタル(TSM)には複数のオープン領域が存在することができる。複数のオープン領域それぞれはサブピクセル(SP)の発光領域(EA)と位置が対応されることができる。
第１光学領域(OA１)の透過率が一般領域(NA)の透過率よりさらに高くなるように、第１光学領域(OA１)内で単位領域当たりタッチセンサーメタル(TSM)の面積は一般領域(NA)内で単位領域当たりタッチセンサーメタル(TSM)の面積より小さいことがある。
図７を参照すれば、第１光学領域(OA１)内の発光領域(EA)にタッチセンサー(TS)が配置され、第１光学領域(OA１)内の第１透過領域(TA１)にはタッチセンサー(TS)が未配置されることができる。
次に、図６及び図７を参照して第２光学領域(OA２)に対する積層構造を説明する。
図６及び図７を参照すれば、第２光学領域(OA２)内の発光領域(EA)は一般領域(EA)の積層構造と等しい積層構造を有することができる。よって、以下では、第２光学領域(OA２)内の第２透過領域(TA２)の積層構造に対して詳細に説明する。
一般領域(NA)及び第２光学領域(OA２)に含まれた発光領域(EA)にはカソード電極(CE)が配置されるが、第２光学領域(OA２)内の第２透過領域(TA２)にはカソード電極(CE)が配置されないこともある。すなわち、第２光学領域(OA２)内の第２透過領域(TA２)はカソード電極(CE)の開口部と対応されることができる。
また、一般領域(NA)及び第２光学領域(OA２)に含まれた発光領域(EA)には第１金属層(ML１)及び第２金属層(ML２)のうちで少なくとも一つを含むライトシールド層(LS)が配置されるが、第２光学領域(OA２)内の第２透過領域(TA２)にはライトシールド層(LS)が配置されないこともある。すなわち、第２光学領域(OA２)内の第２透過領域(TA２)はライトシールド層(LS)の開口部と対応されることができる。
第２光学領域(OA２)の透過率と第１光学領域(OA１)の透過率が等しい場合、第２光学領域(OA２)内の第２透過領域(TA２)の積層構造は、第１光学領域(OA１)内の第１透過領域(TA１)の積層構造と完全に同一であることがある。
第２光学領域(OA２)の透過率と第１光学領域(OA１)の透過率が異なる場合、第２光学領域(OA２)内の第２透過領域(TA２)の積層構造は、第１光学領域(OA１)内の第１透過領域(TA１)の積層構造と一部異なることがある。
例えば、図６及び図７に示されたところのように、第２光学領域(OA２)の透過率が第１光学領域(OA１)の透過率より低い場合、第２光学領域(OA２)内の第２透過領域(TA２)は透過率向上構造(TIS)を有しないこともある。その一環として、第１平坦化層(PLN１)及びパッシベーション層(PAS０)が陷沒されないこともある。また、第２光学領域(OA２)内の第２透過領域(TA２)の幅は、第１光学領域(OA１)内の第１透過領域(TA１)の幅より狭いことがある。
一般領域(NA)及び第２光学領域(OA２)に含まれた発光領域(EA)に配置された基板(SUB)と各種絶縁膜を(MBUF、ABUF１、ABUF２、GI、ILD１、ILD２、PAS０、PLN(PLN１、PLN２)、BANK、ENCAP(PAS１、PCL、PAS２)、T-BUF、T-ILD、PAC)は第２光学領域(OA２)内の第２透過領域(TA２)にも等しく配置されることができる。
しかし、一般領域(NA)及び第２光学領域(OA２)に含まれた発光領域(EA)で絶縁物質以外に、電気的な特性を有する物質層(例:金属物質層、半導体層など)は第２光学領域(OA２)内の第２透過領域(TA２)に配置されないこともある。
例えば、図６及び図７を参照すれば、トランジスターと関連される金属物質層(ML１、ML２、GATE、GM、TM、SD１、SD２)と半導体層(ACT)は第２光学領域(OA２)内の第２透過領域(TA２)に配置されないこともある。
また、図６及び図７を参照すれば、発光素子(ED)に含まれたアノード電極(AE)及びカソード電極(CE)は第２光学領域(OA２)内の第２透過領域(TA２)に配置されないこともある。但し、発光層(EL)は第２光学領域(OA２)内の第２透過領域(TA２)に配置されることもできて配置されないこともある。
また、図７を参照すれば、タッチセンサー(TS)に含まれたタッチセンサーメタル(TSM)及びブリッジメタル(BRG)も第２光学領域(OA２)内の第２透過領域(TA２)に配置されないこともある。
よって、第２光学領域(OA２)内の第２透過領域(TA２)に電気的な特性を有する物質層(例:金属物質層、半導体層など)が配置されないことで、第２光学領域(OA２)内の第２透過領域(TA２)の光透過性が提供されることができる。よって、第２光学電子装置１２は第２透過領域(TA２)を通じて透過された光を受信して該当機能(例:物体や人体の接近感知、外部の照度感知など)を遂行することができる。
図８は、本開示の実施例による表示パネル１１０の外郭での断面図である。
図８では、第１基板(SUB１)及び第２基板(SUB２)が合された形態の基板(SUB)が表示され、バンク(BANK)の下の部分は簡略に示した。図８では、第１平坦化層(PLN１)及び第２平坦化層(PLN２)は一つの平坦化層(PLN)で示されて、平坦化層(PLN)下の第２層間絶縁膜(ILD２)及び第１層間絶縁膜(ILD１)は一つの層間絶縁膜(INS)で示される。
図８を参照すれば、第１封止層(PAS１)はカソード電極(CE)上に配置され、発光素子(ED)と一番隣接するように配置されることができる。第２封止層(PCL)は第１封止層(PAS１)より小さな面積で形成されることができる。この場合、第２封止層(PCL)は第１封止層(PAS１)の両末端を露出させるように形成されることができる。第３無機封止層(PAS２)は第２封止層(PCL)が形成された基板(SUB)上に第２封止層(PCL)及び第１封止層(PAS１)それぞれの上部面及び側面を覆うように形成されることができる。第３封止層(PAS２)は外部の水分や酸素が第１無機封止層(PAS１)及び有機封止層(PCL)に浸透することを最小化するか、または遮断する。
図８を参照すれば、表示パネル１１０は封止層(ENCAP)が崩れることを防止してくれるために、封止層(ENCAP)の傾斜面(SLP)の終り支点またはその近所に一つ以上のダム(DAM１、DAM２)が存在することができる。一つ以上のダム(DAM１、DAM２)は表示領域(DA)と非表示領域(NDA)の境界支点に存在するか、または境界支点の近所に存在することができる。一つ以上のダム(DAM１、DAM２)はバンク(BANK)と等しい物質(DFP)を含むことができる。
図８を参照すれば、有機物を含む第２封止層(PCL)は一番内側にある１次ダム(DAM１)の内側面だけに位置することができる。すなわち、第２封止層(PCL)はすべてのダム(DAM１、DAM２)の上部に存在しないこともある。これと異なるように、有機物を含む第２封止層(PCL)は１次ダム(DAM１)及び２次ダム(DAM２)のうちで少なくとも１次ダム(DAM１)の上部に位置することができる。
第２封止層(PCL)は１次ダム(DAM１)の上部までに拡張されて位置することができる。または、第２封止層(PCL)は１次ダム(DAM１)の上部を通って２次ダム(DAM２)の上部まで拡張されて位置することができる。
図８を参照すれば、一つ以上のダム(DAM１、DAM２)の外郭には、タッチ駆動回路２６０が電気的に連結されるタッチパッド(TP)が基板(SUB)に配置されることができる。タッチライン(TL)は表示領域(DA)に配置されたタッチ電極を構成するタッチセンサーメタル(TSM)またはブリッジメタル(BRG)をタッチパッド(TP)に電気的に連結してくれることができる。
タッチライン(TL)の一端はタッチセンサーメタル(TSM)またはブリッジメタル(BRG)と電気的に連結され、タッチライン(TL)の他端はタッチパッド(TP)と電気的に連結されることができる。タッチライン(TL)は封止層(ENCAP)の傾斜面(SLP)に沿って下ってダム(DAM１、DAM２)の上部を通って、外郭に配置されたタッチパッド(TP)まで延長されることができる。
図８を参照すれば、タッチライン(TL)はブリッジメタル(BRG)であることがある。これと異なるように、タッチライン(TL)タッチセンサーメタル(TSM)であることもある。
図９は、本開示の実施例による表示装置１００で、一般領域(NA)、第１光学領域(OA１)、及び第２光学領域(OA２)の間の輝度偏差を示す。
図９を参照すれば、表示装置１００の表示領域(DA)に含まれた一般領域(NA)、第１光学領域(OA１)、及び第２光学領域(OA２)のうちで、第１光学領域(OA１)及び第２光学領域(OA２)それぞれは第１透過領域(TA１)及び第２透過領域(TA２)を含んでいる。これによって、第１光学領域(OA１)内の単位面積当たりサブピクセル個数(Noa１)及び第２光学領域(OA２)内の単位面積当たりサブピクセル個数(Noa２)は一般領域(NA)内の単位面積当たりサブピクセル個数(Nna)より少ないことがある。
本明細書に記載された単位面積当たりサブピクセル個数はピクセル集積度またはピクセル密度(ピクセル密集度)などと等しい意味であることができる。例えば、単位面積当たりサブピクセル個数の単位はPPI(Pixel per inch)で使用されることができる。単位面積当たりサブピクセル個数の多いほど解像度が高くて、単位面積当たりサブピクセル個数の少ないほど解像度が低いことがある。
図９を参照すれば、例えば、第１光学領域(OA１)の少なくとも一部が第１光学電子装置１１と重畳され、第２光学領域(OA２)の少なくとも一部が第２光学電子装置１２と重畳される時、第１光学電子装置１１は第２光学電子装置１２が要する受光量と類似であるか、またはさらに多い受光量を要求することができる。この場合、第２光学領域(OA２)内の単位面積当たりサブピクセル個数(Noa２)は第１光学領域(OA１)内の単位面積当たりサブピクセル個数(Noa１)以上であり、第２光学領域(OA２)内の単位面積当たりサブピクセル個数(Noa２)は一般領域(NA)内の単位面積当たりサブピクセル個数(Nna)より少ないことがあるし、第１光学領域(OA１)内の単位面積当たりサブピクセル個数(Noa１)は一般領域(NA)内の単位面積当たりサブピクセル個数(Nna)より少ないことがある(Nna>Noa２≧Noa１)。
前述したところのように、一般領域(NA)、第１光学領域(OA１)、及び第２光学領域(OA２)の間の単位面積当たりサブピクセル個数差があるため、一般領域(NA)に配置されたサブピクセル(SP)、第１光学領域(OA１)に配置されたサブピクセル(SP)、及び第２光学領域(OA２)に配置されたサブピクセル(SP)は等しいデータ電圧(Vdata)の供給を受けても、一般領域(NA)の輝度(Lna)、第１光学領域(OA１)の輝度(Loa１)、及び第２光学領域(OA２)の輝度(Loa２)は差があり得る。
図９を参照して、例えば、一般領域(NA)内の単位面積当たりサブピクセル個数(Nna)が第１光学領域(OA１)内の単位面積当たりサブピクセル個数(Noa１)及び第２光学領域(OA２)内の単位面積当たりサブピクセル個数(Noa２)より多くて、第２光学領域(OA２)内の単位面積当たりサブピクセル個数(Noa２)が第１光学領域(OA１)内の単位面積当たりサブピクセル個数(Noa１)以上である場合(Nna>Noa２≧Noa１)、一般領域(NA)の輝度(Lna)は第１光学領域(OA１)の輝度(Loa１)及び第２光学領域(OA２)の輝度(Loa２)よりさらに明るくて、第２光学領域(OA２)の輝度(Loa２)は第１光学領域(OA１)の輝度(Loa１)以上であることがある(Lna>Loa２≧Loa１)。
前述したところのような一般領域(NA)、第１光学領域(OA１)、及び第２光学領域(OA２)の間の輝度偏差(輝度不均一)は画像品質低下を誘発することがある。
これに、本開示の実施例は一般領域(NA)、第１光学領域(OA１)、及び第２光学領域(OA２)の間の輝度偏差を補償してくれることができるサブピクセル構造(ピクセル回路)を提供することができる。
以下では、本開示の実施例による輝度偏差補償が可能なサブピクセル構造を詳細に説明する。但し、説明の便宜のために、本開示の実施例による輝度偏差を補償することができるサブピクセル構造は単位面積当たりサブピクセル個数が一番少なくて輝度減少が一番大きく起きることができる第１光学領域(OA１)のサブピクセル(SP)を中心に説明する。
図１０は、本開示の実施例による表示装置１００で、第１光学領域(OA１)内の第１サブピクセル(SP１)の等価回路と一般領域(NA)内の第２サブピクセル(SP２)の等価回路である。
図１０を参照すれば、表示パネル１１０の表示領域(DA)は第１光学領域(OA１)と第１光学領域(OA１)の外郭に位置する一般領域(NA)を含むことができる。第１光学領域(OA１)での単位面積当たりサブピクセル個数(Noa１)は一般領域(NA)での単位面積当たりサブピクセル個数(Nna)より少ないことがある。
図１０を参照すれば、複数のサブピクセル(SP)は第１光学領域(OA１)に配置される第１サブピクセル(SP１)と一般領域(OA１)に配置される第２サブピクセル(SP２)を含むことができる。
第１サブピクセル(SP１)は第１光学領域(OA１)内で複数の第１透過領域(TA１)を除いた非透過領域(NTA)に配置されることができる。ここで、第１光学領域(OA１)内で複数の第１透過領域(TA１)を除いた非透過領域(NTA)はサブピクセル(SP)の発光領域(EA)を含むことができる。第１光学領域(OA１)内で複数の第１透過領域(TA１)を除いた非透過領域(NTA)はサブピクセル(SP)のピクセル駆動回路(PDC)が配置されるピクセル駆動回路領域を含むことができる。第１光学領域(OA１)内で複数の第１透過領域(TA１)を除いた非透過領域(NTA)で、発光領域(EA)とピクセル駆動回路領域は重畳されることができる。
図１０を参照すれば、本開示の実施例による表示装置１００で、映像表示のための表示領域(DA)に配置された複数のサブピクセル(SP)それぞれは主な電気的なノードとして、第１ノード(N１)、第２ノード(N２)、第３ノード(N３)、及び第４ノード(N４)を含むことができる。
図１０を参照すれば、複数のサブピクセル(SP)それぞれは第４ノード(N４)に連結された発光素子(ED)、第２ノード(N２)の電圧によって制御されて発光素子(ED)を駆動するための駆動トランジスター(DRT)、第１スキャンライン(SCL１(n))を通じて供給される第１スキャン信号(SC１(n))によって制御されて第２ノード(N２)と第３ノード(N３)との間の連結を制御するための第1トランジスター(T１)、発光制御ライン(EML(n))を通じて供給される発光制御信号(EM(n))によって制御されて第１ノード(N１)と駆動電圧ライン(DVL)との間の連結を制御するための第２トランジスター(T２)、及び発光制御信号(EM(n))によって制御されて第３ノード(N３)と第４ノード(N４)との間の連結を制御するための第３トランジスター(T３)を含むことができる。
図１０を参照すれば、複数のサブピクセル(SP)それぞれは、第１ノード(N１)と第１データライン(DL１)との間の連結を制御する第４トランジスター(T４)、第２ノード(N２)と第１初期化ライン(IVL)との間の連結を制御する第５トランジスター(T５)、第４ノード(N４)と第２初期化ライン(VARL)との間の連結を制御する第６トランジスター(T６)、及び第２ノード(N２)と駆動電圧ライン(DVL)との間に構成されたストレージコンデンサ(Cst)をさらに含むことができる。
第４トランジスター(T４)は第２スキャンライン(SCL２(n))を通じて供給される第２スキャン信号(SC２(n))によってオン-オフが制御されることができる。第５トランジスター(T５)は(n-２)番目ステージの第１スキャンライン(SCL１(n-２))を通じて供給される(n-２)番目ステージの第１スキャン信号(SC１(n-２))によってオン-オフが制御されることができる。第６トランジスター(T６)は第２スキャンライン(SCL２(n))を通じて供給される第２スキャン信号(SC２(n))によってオン-オフが制御されることができる。または、第６トランジスター(T６)は(n+１)番目ステージの第２スキャンライン(SCL２(n+１))を通じて供給される(n+１)番目ステージの第２スキャン信号(SC２(n+１))によってオン-オフが制御されることもできる。
図１０での第１乃至第６トランジスター(T１～T６)それぞれのゲートノードに供給されるゲート信号(SC１(n)、SC２(n)、SC１(n-２)、EM(n))は統合されるか、または分離されることができる。
図１０に示されたところのように、第１トランジスター(T１)及び第５トランジスター(T５)はnタイプトランジスターであり、駆動トランジスター(DRT)、第２トランジスター(T２)、第３トランジスター(T３)、第４トランジスター(T３)、及び第６トランジスター(T６)はpタイプトランジスターであることができる。このようなトランジスタータイプは説明の便宜のための例示であるだけで、多様に変形されることができる。例えば、７個のトランジスター(DRT、T１～T６)がすべてnタイプトランジスターであるか、またはすべてpタイプトランジスターであることができる。または、７個のトランジスター(DRT、T１～T６)のうちで一部はnタイプトランジスターであり、残りはpタイプトランジスターであることができる。
図１０に示されたところのように、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は７個のトランジスター(DRT、T１～T６)と１個のストレージコンデンサ(Cst)を含み、一般領域(NA)に配置された第２サブピクセル(SP２)もまた７個のトランジスター(DRT、T１～T６)と１個のストレージコンデンサ(Cst)を含むことができる。
図１０を参照すれば、本開示の実施例による表示装置１００で、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は輝度偏差補償構造を含み、一般領域(NA)に配置された第２サブピクセル(SP２)は輝度偏差補償構造を含まない。
図１０を参照すれば、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は輝度偏差補償のために、第１光学領域(OA１)に配置された第１サブピクセル(SP１)で第２ノード(N２)は第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))のうちで少なくとも一つと容量結合(capacitively coupled)され得る。
図１０を参照すれば、一般領域(NA)に配置された第２サブピクセル(SP２)は輝度偏差補償構造を有しないため、一般領域(NA)に配置された第２サブピクセル(SP２)で第２ノード(N２)は第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))と容量結合されていないこともある。
図１０を参照すれば、本開示の実施例による表示装置１００で、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は第２ノード(N２)が第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))のうちで少なくとも一つと容量結合された構造を有することができる。このような構造が輝度偏差補償構造である。
より具体的に説明すれば、図１０を参照すれば、本開示の実施例による表示装置１００で、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は、第２ノード(N２)と第１スキャンライン(SCL１(n))との間に構成された第１補償コンデンサ(C１)及び第２ノード(N２)と発光制御ライン(EML(n))の間に構成された第２補償コンデンサ(C２)のうちで少なくとも一つを含むことができる。
本開示の実施例による表示装置１００で、第１光学領域(OA１)に配置された第１サブピクセル(SP１)に含まれた輝度偏差補償構造は第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)のうちで少なくとも一つを含むことができる。
図１０を参照すれば、輝度偏差補償構造を有しない一般領域(NA)に配置された第２サブピクセル(SP２)は第２ノード(N２)と第１スキャンライン(SCL１(n))との間に構成された第１補償コンデンサ(C１)及び第２ノード(N２)と発光制御ライン(EML(n))との間に構成された第２補償コンデンサ(C２)のうちで少なくとも一つを含まないこともある。
前述したところのように、第１輝度偏差補償構造として、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は輝度偏差補償のために、第２ノード(N２)と第１スキャンライン(SCL１(n))との間に構成された第１補償コンデンサ(C１)を含むことができる。
または、第２輝度偏差補償構造として、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は輝度偏差補償のために、第２ノード(N２)と発光制御ライン(EML(n))との間に構成された第２補償コンデンサ(C２)を含むことができる。
または、第３輝度偏差補償構造として、第１光学領域(OA１)に配置された第１サブピクセル(SP１)は輝度偏差補償のために、第２ノード(N２)と第１スキャンライン(SCL１(n))との間に構成された第１補償コンデンサ(C１)及び第２ノード(N２)と発光制御ライン(EML(n))との間に構成された第２補償コンデンサ(C２)を含むことができる。
第１輝度偏差補償構造で第１補償コンデンサ(C１)のキャパシタンス、第２輝度偏差補償構造で第２補償コンデンサ(C２)のキャパシタンス、及び第３輝度偏差補償構造で第１補償コンデンサ(C１)と第２補償コンデンサ(C２)の合成キャパシタンスは、輝度偏差補償のための値ですべて等しくなければならない。
第３輝度偏差補償構造で、第１補償コンデンサ(C１)と第２補償コンデンサ(C２)の合成キャパシタンスを等しく維持することができたら、第１補償コンデンサ(C１)の第１キャパシタンスと第２補償コンデンサ(C２)の第２キャパシタンスは一定割合で配分されることができる。例えば、第１補償コンデンサ(C１)の第１キャパシタンスと第２補償コンデンサ(C２)の第２キャパシタンスはお互いに同一であることがある。他の例を挙げて、第１補償コンデンサ(C１)の第１キャパシタンスと第２補償コンデンサ(C２)の第２キャパシタンスはお互いに異なることがある。
第１光学領域(OA１)に配置された第１サブピクセル(SP１)の輝度偏差補償構造によって、第１光学領域(OA１)と一般領域(NA)との間の輝度偏差が低減される原理を簡単に説明し、さらに具体的な内容は他の図面を参照して説明する。
第１光学領域(OA１)に配置された第１サブピクセル(SP１)は、第１データライン(DL１)を通じて第１データ電圧(Vdata)の供給を受けることができ、一般領域(NA)に配置された第２サブピクセル(SP２)は第２データライン(DL２)または、第１データライン(DL１)を通じて第２データ電圧(Vdata)の供給を受けることができる。
第１データ電圧(Vdata)が第２データ電圧(Vdata)と等しい場合、第１サブピクセル(SP１)の発光期間の間駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差は、第２サブピクセル(SP２)の発光期間の間駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差より大きくなることができる。
第１光学領域(OA１)に配置された第１サブピクセル(SP１)の輝度偏差補償構造として第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)のうちで少なくとも一つによるキックバック(Kick Back)によって、第１サブピクセル(SP１)内の駆動トランジスター(DRT)のゲート電圧が低くなることがある。これによって、第１サブピクセル(SP１)の発光期間の間駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差が第２サブピクセル(SP２)の発光期間の間駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差より大きくなることができる。ここで、駆動トランジスター(DRT)のゲート電圧は第２ノード(N２)の電圧である。
本開示の実施例による表示装置１００では、補償コンデンサ(C１、C２)が第１光学領域(OA１)に配置された第１サブピクセル(SP１)内に構成され、補償コンデンサ(C１、C２)によって第１サブピクセル(SP１)内の駆動トランジスター(DRT)のゲート電圧にキックバックが発生されることで、第１サブピクセル(SP１)内の駆動トランジスター(DRT)のゲート電圧とソース電圧との電圧差が大きくなることができる。これによって、第１光学領域(OA１)に配置された１個の第１サブピクセル(SP１)は一般領域(NA)に配置された１個の第２サブピクセル(SP２)より相対的にさらに明るく発光することができる。これによって、単位面積当たりサブピクセル個数が少ない第１光学領域(OA１)の輝度が単位面積当たりサブピクセル個数が多い一般領域(NA)の輝度と類似な水準になることができる。
すなわち、第１光学領域(OA１)に配置されたすべての第１サブピクセル(SP１)の総個数は少ないが、第１光学領域(OA１)に配置された各第１サブピクセル(SP１)がさらに明るく発光することで、第１光学領域(OA１)の全体的な輝度が一般領域(NA)の輝度と類似な水準で明るくなることができる。
前述したところによれば、第１光学領域(OA１)の全体的な輝度が一般領域(NA)の輝度と類似な水準になるので、第１光学領域(OA１)の輝度(Loa１)と一般領域(NA)の輝度(Lna)の間の差は、キックバックによってさらに明るく発光する第１サブピクセル(SP１)とキックバックが発生しない第２サブピクセル(SP２)の間の発光輝度差より大きくなることができる。すなわち、第１光学領域(OA１)の輝度(Loa１)と一般領域(NA)の輝度(Lna)の間の差は、第１データ電圧(Vdata)による第１サブピクセル(SP１)での発光輝度と第２データ電圧(Vdata)による第２サブピクセル(SP２)での発光輝度の間の差より小さいことがある。
一方、図１０に例示されたサブピクセル(SP１、SP２)は７個のトランジスター(DRT、T１～T６)を含むが、７個のトランジスター(DRT、T１～T６)のアクティブ層(または、ソース/ドレイン/ゲート電極)はすべて等しい層に形成されることもあるか、または、７個のトランジスター(DRT、T１～T６)のうちで少なくとも一部トランジスターのアクティブ層(または、ソース/ドレイン/ゲート電極)は、残りトランジスターのアクティブ層(または、ソース/ドレイン/ゲート電極)と異なる層に形成されることもできる。
例えば、７個のトランジスター(DRT、T１～T６)のアクティブ層(または、ソース/ドレイン/ゲート電極)がすべて等しい層に配置される場合、７個のトランジスター(DRT、T１～T６)のアクティブ層は低温ポリシリコン(LTPS:Low Temperature Poly Silicon)半導体または、酸化物(Oxide)半導体を含むことができる。
例えば、７個のトランジスター(DRT、T１～T６)のうちで少なくとも一部のトランジスターのアクティブ層は第１層に配置されて、残りトランジスターのアクティブ層は第１層より高い第２層に配置されることができる。例えば、第１層に配置されるアクティブ層は低温ポリシリコン(LTPS)半導体を含み、第２層に配置されるアクティブ層は酸化物(Oxide)半導体を含むことができる。他の例を挙げて、第１層に配置されるアクティブ層は酸化物(Oxide)半導体を含み、第２層に配置されるアクティブ層は低温ポリシリコン(LTPS)半導体を含むことができる。
以下では、本開示の実施例による表示装置１００のサブピクセル駆動方法に対して図１１及び図１２a乃至図１２iを参照してさらに詳細に説明する。但し、第１光学領域(OA１)の第１サブピクセル(SP１)の駆動方法と一般領域(NA)の第２サブピクセル(SP２)の駆動方法は同一である。よって、第１光学領域(OA１)の第１サブピクセル(SP１)の駆動方法を代表に説明する。
図１１は、本開示の実施例による表示装置１００で、第１サブピクセル(SP１)の駆動タイミングダイヤグラムであり、図１２a乃至図１２iは図１１の駆動タイミングダイヤグラムによって第１サブピクセル(SP１)が駆動される場合、細部駆動期間(S０～S８)それぞれでの第１サブピクセル(SP１)の駆動状態を示す。
図１１を参照すれば、以前フレームで第１サブピクセル(SP１)が発光する発光前期間(S０)が終わった以後、現在フレームでの第１サブピクセル(SP１)の駆動期間はゲート信号(EM(n)、SC１(n-２)、SC１(n)、SC２(n))の電圧レベル変動によって細分化すれば、８個の第１乃至第８期間(S１～S８)を含むことができる。
図１１を参照すれば、８個の細分化された第１乃至第８期間(S１～S８)のうちで第２期間(S２)は初期化期間であり、第５期間(S５)はセンシング期間であり、第８期間(S８)は発光期間であることがある。第１期間(S１)、第２期間(S２)、及び第３期間(S３)すべて含んで初期化期間とも言える。
図１１を参照すれば、本開示の実施例による表示装置１００で、第６期間(S６)から第７期間(S７)に変更される第１キックバックタイミングは第１補償コンデンサ(C１)と関連される第１キックバックタイミングであることができ、第７期間(S７)から第８期間(S８)に変更される第２キックバックタイミングは第２補償コンデンサ(C２)と関連される第２キックバックタイミングであることができる。
以下では、図１１及び図１２a乃至図１２iを共に参照して、以前フレームでの発光前期間(S０)と現在フレームでの８個の第１乃至第８期間(S１～S８)での第１サブピクセル(SP１)の駆動を説明する。
図１０の例示によれば、第１サブピクセル(SP１)に含まれた７個のトランジスター(DRT、T１～T６)のうちで、第１トランジスター(T１)及び第５トランジスター(T５)はnタイプトランジスターであり、残りトランジスター(DRT、T２～T４、T６)はpタイプトランジスターである。
これによって、n番目第１スキャン信号(SC１(n))及び(n-２)番目第１スキャン信号(SC１(n-２))それぞれのターン-オンレベル電圧はハイレベル電圧(HIGH)であり、n番目第１スキャン信号(SC１(n))及び(n-２)番目第１スキャン信号(SC１(n-２))それぞれのターン-オフレベル電圧はローレベル電圧(LOW)であることがある。
また、n番目発光制御信号(EM(n))及びn番目第２スキャン信号(SC２(n))それぞれのターン-オンレベル電圧はローレベル電圧(LOW)であり、n番目発光制御信号(EM(n))及びn番目第２スキャン信号(SC２(n))それぞれのターン-オフレベル電圧はハイレベル電圧(HIGH)であることがある。
図１２a及び図１１を参照すれば、以前フレームでの発光前期間(S０)の間、n番目発光制御信号(EM(n))はローレベル電圧(LOW)であり、(n-２)番目第１スキャン信号(SC１(n-２))はローレベル電圧(LOW)であり、n番目第１スキャン信号(SC１(n))はローレベル電圧(LOW)であり、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)であることがある。
これによって、発光前期間(S０)の間、第２トランジスター(T２)及び第３トランジスター(T３)はターン-オン状態であり、第１トランジスター(T１)、第４トランジスター(T４)、第５トランジスター(T５)、及び第６トランジスター(T６)はターン-オフ状態であることができる。
発光前期間(S０)の間、第２トランジスター(T２)のターン-オンによって、駆動電圧ライン(DVL)で供給される駆動電圧(ELVDD)が第１ノード(N１)に印加されることができる。
発光前期間(S０)の間、駆動トランジスター(DRT)は駆動電流をターン-オンされた第３トランジスター(T３)を通じて発光素子(ED)に供給することができる。これによって、発光素子(ED)は発光することができる。
図１２b及び図１１を参照すれば、現在フレームでの第１期間(S１)の間、(n-２)番目第１スキャン信号(SC１(n-２))はローレベル電圧(LOW)であり、n番目第１スキャン信号(SC１(n))はローレベル電圧(LOW)であり、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)であることがある。第１期間(S１)が始まれば、n番目発光制御信号(EM(n))はローレベル電圧(LOW)でハイレベル電圧(HIGH)に変更されることができる。
これによって、第１期間(S１)の間、第１トランジスター(T１)、第４トランジスター(T４)、第５トランジスター(T５)、及び第６トランジスター(T６)はターン-オフ状態であることができる。第１期間(S１)が始まれば、第２トランジスター(T２)及び第３トランジスター(T３)はターン-オフ状態に変わることができる。
第１期間(S１)の間、第１サブピクセル(SP１)のすべてのトランジスター(DRT、T１～T６)をターン-オフさせて第１サブピクセル(SP１)の状態が初期化されることができる。すなわち、第１期間(S１)は第１サブピクセル(SP１)の駆動を初期化させる初期化期間に含まれることができる。
図１２c及び図１１を参照すれば、第２期間(S２)の間、n番目発光制御信号(EM(n))はハイレベル電圧(HIGH)であり、n番目第１スキャン信号(SC１(n))はローレベル電圧(LOW)であり、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)であることがある。第２期間(S２)が始まれば、(n-２)番目第１スキャン信号(SC１(n-２))はローレベル電圧(LOW)でハイレベル電圧(HIGH)に変更されることができる。
これによって、第２期間(S２)の間、第１乃至第４トランジスター(T１～T４)及び第６トランジスター(T６)はターン-オフ状態であり、第５トランジスター(T５)はターン-オンされることができる。
第２期間(S２)の間、第１初期化ライン(IVL)で供給された第１初期化電圧(VINI)がターン-オンされた第５トランジスター(T５)を通じて第２ノード(N２)に印加されることができる。第１初期化電圧(VINI)はpタイプの駆動トランジスター(DRT)をターン-オンさせることができるローレベル電圧であることができる。これによって、第２期間(S２)の間、駆動トランジスター(DRT)はターン-オンされることができる。
第２期間(S２)は第１初期化電圧(VINI)が第２ノード(N２)に印加されることで、第１サブピクセル(SP１)の駆動を初期化させる初期化期間に含まれることができる。第２ノード(N２)は駆動トランジスター(DRT)のゲートノードに該当することができる。
図１２d及び図１１を参照すれば、第３期間(S３)の間、n番目発光制御信号(EM(n))はハイレベル電圧(HIGH)であり、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)であり、(n-２)番目第１スキャン信号(SC１(n-２))はハイレベル電圧(HIGH)であることがある。第３期間(S３)が始まれば、n番目第１スキャン信号(SC１(n))はローレベル電圧(LOW)でハイレベル電圧(HIGH)に変更されることができる。
これによって、第３期間(S３)の間、第２トランジスター(T２)、第３トランジスター(T３)、第４トランジスター(T４)、及び第６トランジスター(T６)はターン-オフ状態であり、第５トランジスター(T５)、及び駆動トランジスター(DRT)はターン-オン状態であり、第１トランジスター(T１)がターン-オンされることができる。
第３期間(S３)で、第１トランジスター(T１)がターン-オン状態であるので、第２ノード(N２)と第３ノード(N３)は電気的に連結された状態であることができる。すなわち、駆動トランジスター(DRT)はゲートノードとドレインノード(または、ソースノード)が電気的に連結されたダイオードコネクション(Diode connection)状態であることができる。
第３期間(S３)は第１サブピクセル(SP１)の駆動を初期化させる初期化期間に含まれることができ、センシングのための準備段階であることもある。ここで、センシングは駆動トランジスター(DRT)のしきい電圧(Vth)に対するセンシングを意味することができる。
図１２e及び図１１を参照すれば、第４期間(S４)の間、n番目発光制御信号(EM(n))はハイレベル電圧(HIGH)であり、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)であり、n番目第１スキャン信号(SC１(n))はハイレベル電圧(HIGH)であることがある。第４期間(S４)が始まれば、(n-２)番目第１スキャン信号(SC１(n-２))はハイレベル電圧(HIGH)でローレベル電圧(LOW)に変更されることができる。
これによって、第４期間(S４)の間、第２トランジスター(T２)、第３トランジスター(T３)、第４トランジスター(T４)、及び第６トランジスター(T６)はターン-オフ状態であり、第１トランジスター(T１)及び駆動トランジスター(DRT)はターン-オン状態であり、第５トランジスター(T５)はターン-オフされることができる。第４期間(S４)で、第２ノード(N２)は電気的なフローティング状態であることができる。フローティング状態は電圧未印加状態とも言える。
第４期間(S４)は駆動トランジスター(DRT)のしきい電圧(Vth)に対するセンシングのための準備段階であることもある。
図１２f及び図１１を参照すれば、第５期間(S５)は駆動トランジスター(DRT)のしきい電圧(Vth)が実質的にセンシングされるセンシング期間であることがある。
第５期間(S５)の間、n番目発光制御信号(EM(n))はハイレベル電圧(HIGH)であり、n番目第１スキャン信号(SC１(n))はハイレベル電圧(HIGH)であり、(n-２)番目第１スキャン信号(SC１(n-２))はローレベル電圧(LOW)であることがある。第５期間(S５)が始まれば、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)でローレベル電圧(LOW)に変更されることができる。
これによって、第５期間(S５)の間、第２トランジスター(T２)、第３トランジスター(T３)、及び第５トランジスター(T５)はターン-オフ状態であり、第１トランジスター(T１)及び駆動トランジスター(DRT)はターン-オン状態であり、第４トランジスター(T４)及び第６トランジスター(T６)はターン-オンされることができる
第１データライン(DL１)で供給される第１データ電圧(Vdata)がターン-オンされた第４トランジスター(T４)及び第１トランジスター(T３)を通じて第２ノード(N２)に供給されることができる。この時、第２ノード(N２)の電圧(駆動トランジスター(DRT)のゲート電圧(Vg))は第１データライン(DL１)で供給された第１データ電圧(Vth)に駆動トランジスター(DRT)のしきい電圧(Vth)が加わった電圧であることができる(Vg=Vdata+Vth)。
よって、駆動トランジスター(DRT)のゲート電圧(Vg)とソース電圧(Vs)の電圧差(Vgs=Vg-Vs=Vdata+Vth-Vs)が駆動トランジスター(DRT)のしきい電圧(Vth)を含むようになって、駆動トランジスター(DRT)が発光素子(ED)に供給するようになる駆動電流はしきい電圧(Vth)の影響を受けないこともある。なぜなら、駆動電流は駆動トランジスター(DRT)のゲート電圧(Vg)とソース電圧(Vs)の電圧差(Vgs=Vg-Vs=Vdata+Vth-Vs)としきい電圧(Vth)の差(Vdata+Vth-Vs-Vth)の二乗によって決まるため、しきい電圧(Vth)が相殺されるためである。
第５期間(S５)の間、第２初期化ライン(VARL)に供給される第２初期化電圧(VAR)がターン-オンされた第６トランジスター(T６)を通じて第４ノード(N４)に印加されることができる。第４ノード(N４)は発光素子(ED)のアノード電極(AE)と対応されることができる。
よって、第５期間(S５)の間、第４ノード(N４)に第２初期化電圧(VAR)が印加されることで、アノード電極(AE)がリセットされることができる。すなわち、発光素子(ED)がリセットされることができる。
図１２g及び図１１を参照すれば、第６期間(S６)の間、n番目発光制御信号(EM(n))はハイレベル電圧(HIGH)であり、n番目第１スキャン信号(SC１(n))はハイレベル電圧(HIGH)であり、(n-２)番目第１スキャン信号(SC１(n-２))はローレベル電圧(LOW)であることがある。第６期間(S６)が始まれば、n番目第２スキャン信号(SC２(n))はローレベル電圧(LOW)からハイレベル電圧(HIGH)に変更されることができる。
これによって、第６期間(S６)の間、第１トランジスター(T１)はターン-オン状態であり、第２トランジスター(T２)、第３トランジスター(T３)、第５トランジスター(T５)はターン-オフ状態であることができる。第４トランジスター(T４)及び第６トランジスター(T６)がターン-オフされることができる。
図１２h及び図１１を参照すれば、第７期間(S７)の間、n番目発光制御信号(EM(n))はハイレベル電圧(HIGH)であり、(n-２)番目第１スキャン信号(SC１(n-２))はローレベル電圧(LOW)であり、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)であることがある。第７期間(S７)が始まれば、n番目第１スキャン信号(SC１(n))はハイレベル電圧(HIGH)でローレベル電圧(LOW)に変更されることができる。
これによって、第７期間(S７)の間、第２乃至第６トランジスター(T２～T６)はターン-オフ状態であり、第１トランジスター(T１)はターン-オフされることができる。
第１サブピクセル(SP１)が第１補償コンデンサ(C１)を含む場合、第７期間(S７)が始まる時、第１補償コンデンサ(C１)によって１次キックバック(First Kick Back)が発生することがある。１次キックバックによって、第２ノード(N２)の電圧がさらに低くなることができる。第２ノード(N２)の電圧は駆動トランジスター(DRT)のゲート電圧であることができる。
再び説明すれば、n番目第１スキャンライン(SCL１(n))と第２ノード(N２)の間に第１補償コンデンサ(C１)が形成されているため、第７期間(S７)が始まる時、n番目第１スキャン信号(SC１(n))がハイレベル電圧(HIGH)でローレベル電圧(LOW)に変更されることによって、第２ノード(N２)の電圧が低くなることができる。
図１２i及び図１１を参照すれば、第８期間(S８)の間、(n-２)番目第１スキャン信号(SC１(n-２))はローレベル電圧(LOW)であり、n番目第２スキャン信号(SC２(n))はハイレベル電圧(HIGH)であり、n番目第１スキャン信号(SC１(n))はローレベル電圧(LOW)であることがある。第８期間(S８)が始まれば、n番目発光制御信号(EM(n))はハイレベル電圧(HIGH)でローレベル電圧(LOW)に変更されることができる。
これによって、第８期間(S８)の間、第１トランジスター(T１)、第４トランジスター(T４)、第５トランジスター(T５)、及び第６トランジスター(T６)はターン-オフ状態であり、第２トランジスター(T２)及び第３トランジスター(T３)はターン-オンされることができる。
第８期間(S８)の間、第２トランジスター(T２)のターン-オンされて、駆動電圧ライン(DVL)に供給される駆動電圧(ELVDD)が第１ノード(N１)に印加されることができる。
第８期間(S８)の間、駆動トランジスター(DRT)は駆動電流をターン-オンされた第３トランジスター(T３)を通じて発光素子(ED)に供給することができる。これによって、発光素子(ED)は発光することができる。
第１サブピクセル(SP１)が第２補償コンデンサ(C２)を含む場合、第８期間(S８)が始まる時、第２補償コンデンサ(C２)によって２次キックバックが発生することができる。２次キックバックによって、第２ノード(N２)の電圧がさらに低くなることができる。第２ノード(N２)の電圧は駆動トランジスター(DRT)のゲート電圧であることができる。
再び説明すれば、n番目発光制御ライン(EML(n))と第２ノード(N２)との間に第２補償コンデンサ(C２)が形成されているため、第８期間(S８)が始まる時、n番目発光制御信号(EM(n))はターン-オフレベル電圧であるハイレベル電圧(HIGH)からターン-オンレベル電圧であるローレベル電圧(LOW)に変更されることによって、第２ノード(N２)の電圧がさらに低くなることができる。
以下では、図１３、図１４a、図１４b、及び図１４cの第２ノード(N２)の電圧変化グラフを通じてキックバックによる第１光学領域(OA１)と一般領域(NA)との間の輝度偏差が補償される原理に対して説明する。
図１３は、本開示の実施例による表示装置１００で、第１光学領域(OA１)での第１サブピクセル(SP１)内の第２ノード(N２)の電圧変化と一般領域(NA)での第２サブピクセル(SP２)内の第２ノード(N２)の電圧変化を示し、図１４aは第１光学領域(OA１)での第１サブピクセル(SP１)が第１補償コンデンサ(C１)を含む場合、第１サブピクセル(SP１)内の第２ノード(N２)の電圧変化を示し、図１４bは第１光学領域(OA１)での第１サブピクセル(SP１)が第２補償コンデンサ(C２)を含む場合、第１サブピクセル(SP１)内の第２ノード(N２)の電圧変化を示し、図１４cは第１光学領域(OA１)での第１サブピクセル(SP１)が第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)をすべて含む場合、第１サブピクセル(SP１)内の第２ノード(N２)の電圧変化を示す。
図１３、図１４a、図１４b、及び図１４cを参照すれば、本開示の実施例による表示装置１００で、第１光学領域(OA１)内の第１サブピクセル(SP１)の第２ノード(N２)は第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))のうちで少なくとも一つと容量結合(capacitively coupled)されている。これにより、キックバックタイミングに第２ノード(N２)でキックバックが発生されることがある。
図１３、図１４a、図１４b、及び図１４cを参照すれば、第２ノード(N２)のネガチブ電圧方向(電圧が低くなる方向)でのキックバック発生によって、駆動トランジスター(DRT)のゲートノードに該当する第２ノード(N２)の電圧が低くなることができる。これによって駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs)が大きくなることができる。よって、第１サブピクセル(SP１)の駆動トランジスター(DRT)はさらに多い駆動電流を発光素子(ED)に供給することができる。
これにより、第１サブピクセル(SP)の発光輝度が高くなって、第１光学領域(OA１)の全体的な輝度(Loa１)が一般領域(NA)の輝度(Lna)水準と類似になることができる。すなわち、第１光学領域(OA１)と一般領域(NA)との間の輝度偏差が補償されることができる。
図１３、図１４a、図１４b、及び図１４cを参照すれば、第１サブピクセル(SP１)の駆動期間(S１～S８)のうちでキックバックタイミングは第６期間(S６)が終わって第７期間(S７)が始まる時の第１キックバックタイミング(Tkb１)と第７期間(S７)が終わって第８期間(S８)が始まる時の第２キックバックタイミング(Tkb２)のうちで一つ以上を含むことができる。
第１キックバックタイミング(Tkb１)は１次キックバック(１st Kick Back)が発生されるタイミングであり、第２キックバックタイミング(Tkb２)は２次キックバック(２nd Kick Back)が発生されるタイミングであることができる。
図１３は、１次キックバックと２次キックバックが順次に発生する場合に対して、発光制御信号(EM(n))、第１スキャン信号(SC１(n))、及び第２スキャン信号(SC２(n))それぞれの電圧レベル変動を基準に第２ノード(N２)の電圧変化を示したグラフである。
図１３を参照すれば、駆動電圧(ELVDD)は駆動トランジスター(DRT)のソースノードに印加される電圧であることができる。駆動トランジスター(DRT)のソースノードは第１ノード(N１)に該当することができる。
図１４aは、１次キックバックだけ発生する場合であり、図１４bは２次キックバックだけ発生する場合であり、図１４cは１次キックバックと２次キックバックが順次に発生する場合である。
図１３、図１４a、及び図１４cを参照すれば、１次キックバックが発生される第１キックバックタイミング(Tkb１)は第１補償コンデンサ(C１)と関連され、第１スキャン信号(SC１(n))がハイレベル電圧(HIGH)でローレベル電圧(LOW)に変更されるタイミングであることができる。
図１４aを参照すれば、１次キックバックが発生する第１キックバックタイミング(Tkb１)に、第１スキャン信号(SC１(n))が供給される第１スキャンライン(SCL１(n))の電圧がローレベル電圧(LOW)に変更されることによって、第１スキャンライン(SCL１(n))のように第１補償コンデンサ(C１)を構成する第２ノード(N２)の電圧が下降することができる。ここで、第２ノード(N２)の電圧下降幅は第１スキャン信号(SC１(n))の電圧変動幅(HIGH-LOW)によって変わることがある。
図１４aを参照すれば、１次キックバックによって第２ノード(N２)の低くなった電圧(Vn２_COMP)は第１キックバックゲート電圧(Vn２_C１)になることができる。これによって、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)は第１キックバックゲート-ソース電圧(Vgs_C１)になることができる。
図１４aを参照すれば、１次キックバックが発生しないサブピクセル(SP)を駆動する時、第２ノード(N２)の電圧は基準ゲート電圧(Vn２_REF)であり、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差は基準ゲート-ソース電圧(Vgs_REF)になることができる。
ここで、１次キックバックが発生しないサブピクセル(SP)は、第１補償コンデンサ(C１)を含まないで第２補償コンデンサ(C２)のみを含む第１サブピクセル(SP１)であるか、または、第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)をすべて含まない一般領域(NA)の第２サブピクセル(SP２)であることがある。
図１４aを参照すれば、１次キックバックが発生した場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)である第１キックバックゲート-ソース電圧(Vgs_C１)は、１次キックバック(１st Kick Back)が発生しない場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差である基準ゲート-ソース電圧(Vgs_REF)よりさらに大きくなることができる。
図１４bを参照すれば、２次キックバックが発生する第２キックバックタイミング(Tkb２)に、発光制御信号(EM(n))が供給される発光制御ライン(EML(n))の電圧がローレベル電圧(LOW)に変更されることによって、発光制御ライン(EML(n))のように第２補償コンデンサ(C２)を構成する第２ノード(N２)の電圧が下降することができる。ここで、第２ノード(N２)の電圧下降幅は発光制御信号(EM(n))の電圧変動幅(HIGH-LOW)によって変わることがある。
図１４bを参照すれば、２次キックバックによって第２ノード(N２)の低くなった電圧(Vn２_COMP)は第２キックバックゲート電圧(Vn２_C２)になることができる。これによって、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)は、第２キックバックゲート-ソース電圧(Vgs_C２)になることができる。
図１４bを参照すれば、２次キックバックが発生しないサブピクセル(SP)を駆動する時、第２ノード(N２)の電圧は基準ゲート電圧(Vn２_REF)であり、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差は基準ゲート-ソース電圧(Vgs_REF)になることができる。
ここで、２次キックバックが発生しないサブピクセル(SP)は、第１補償コンデンサ(C１)のみを含み、第２補償コンデンサ(C２)を含まない第１サブピクセル(SP１)であるか、または、第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)をすべて含まない一般領域(NA)の第２サブピクセル(SP２)であることがある。
図１４bを参照すれば、２次キックバックが発生した場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)である第２キックバックゲート-ソース電圧(Vgs_C２)は、２次キックバック(２nd Kick Back)が発生しない場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差である基準ゲート-ソース電圧(Vgs_REF)よりさらに大きくなることができる。
図１３及び図１４cを参照すれば、１次キックバックが発生する第１キックバックタイミング(Tkb１)に、第１スキャン信号(SC１(n))が供給される第１スキャンライン(SCL１(n))の電圧がローレベル電圧(LOW)に変更されることによって、第１スキャンライン(SCL１(n))と共に第１補償コンデンサ(C１)を構成する第２ノード(N２)の電圧が下降することができる。ここで、第２ノード(N２)の電圧下降幅は第１スキャン信号(SC１(n))の電圧変動幅(HIGH-LOW)によって変わることがある。
図１３及び図１４cを参照すれば、１次キックバックによって第２ノード(N２)の低くなった電圧(Vn２_COMP)は第１キックバックゲート電圧(Vn２_C１)になることができる。これによって、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)は第１キックバックゲート-ソース電圧(Vgs_C１)になることができる。
図１３及び図１４cを参照すれば、１次キックバックが発生しないサブピクセル(SP)を駆動する時、第２ノード(N２)の電圧は基準ゲート電圧(Vn２_REF)であり、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差は基準ゲート-ソース電圧(Vgs_REF)になることができる。
図１３及び図１４cを参照すれば、１次キックバックが発生した場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)である第１キックバックゲート-ソース電圧(Vgs_C１)は、１次キックバックが発生しない場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差である基準ゲート-ソース電圧(Vgs_REF)よりさらに大きくなることができる。
図１３及び図１４cを参照すれば、１次キックバック以後２次キックバックが発生する第２キックバックタイミング(Tkb２)に、発光制御信号(EM(n))が供給される発光制御ライン(EML(n))の電圧がローレベル電圧(LOW)に変更されることによって、発光制御ライン(EML(n))のように第２補償コンデンサ(C２)を構成する第２ノード(N２)の電圧が下降することができる。ここで、第２ノード(N２)の電圧下降幅は発光制御信号(EM(n))の電圧変動幅(HIGH-LOW)によって変わることがある。
図１３及び図１４cを参照すれば、２次キックバックによって第２ノード(N２)の低くなった電圧(Vn２_COMP)は第３キックバックゲート電圧(Vn２_C１+C２)になることができる。これによって、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)は第３キックバックゲート-ソース電圧(Vgs_C１+C２)になることができる。ここで、第３キックバックゲート電圧(Vn２_C１+C２)は第２キックバックゲート電圧(Vn２_C２)以上であることがある。第３キックバックゲート-ソース電圧(Vgs_C１+C２)は第２キックバックゲート-ソース電圧(Vgs_C２)以上であることがある。
図１３及び図１４cを参照すれば、２次キックバック(２nd Kick Back)が発生しないサブピクセル(SP)を駆動する時、第２ノード(N２)の電圧は基準ゲート電圧(Vn２_REF)であり、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差は基準ゲート-ソース電圧(Vgs_REF)になることができる。
ここで、２次キックバック(２nd Kick Back)が発生しないサブピクセル(SP)は、第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)をすべて含まない一般領域(NA)の第２サブピクセル(SP２)であることがある。
図１３及び図１４cを参照すれば、１次キックバック以後２次キックバックが連続して発生した場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP)である第３キックバックゲート-ソース電圧(Vgs_C１+C２)は、１次キックバックと２次キックバックがすべて発生しない場合、駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差である基準ゲート-ソース電圧(Vgs_REF)よりドさらに大きくなることができる。
一方、第１光学領域(OA１)の第１サブピクセル(SP１)と一般領域(NA)の第２サブピクセル(SP２)は等しい行に配置されることがあるし、同一な列または他の列に配置されることができる。この場合、第１サブピクセル(SP１)は第１データライン(DL１)を通じて第１データ電圧(Vdata)の供給を受けることができ、第２サブピクセル(SP２)は第２データライン(DL２)または第１データライン(DL１)を通じて第２データ電圧(Vdata)の供給を受けることができる。
第１データ電圧(Vdata)が第２データ電圧(Vdata)と等しい場合、第１サブピクセル(SP１)の発光期間(S８)の間駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_COMP;Vgs_C１またはVgs_C２またはVgs_C１+C２)は、第２サブピクセル(SP２)の発光期間(S８)の間駆動トランジスター(DRT)のゲート電圧とソース電圧との間の電圧差(Vgs_REF)より大きくなることができる。
補償コンデンサ(C１、C２)が第１光学領域(OA１)に配置された第１サブピクセル(SP１)内に構成され、補償コンデンサ(C１、C２)によって第１サブピクセル(SP１)内の駆動トランジスター(DRT)のゲート電圧にキックバックが発生されることで、第１サブピクセル(SP１)内の駆動トランジスター(DRT)のゲート電圧とソース電圧との電圧差(Vgs_COMP;Vgs_C１またはVgs_C２またはVgs_C１+C２)が大きくなることができる。
これによって、第１光学領域(OA１)に配置された第１サブピクセル(SP１)に供給される第１データ電圧(Vdata)が一般領域(NA)に配置された第２サブピクセル(SP２)に供給される第２データ電圧(Vdata)と同一であっても、第１光学領域(OA１)に配置された１個の第１サブピクセル(SP１)は一般領域(NA)に配置された１個の第２サブピクセル(SP２)より相対的にさらに明るく発光することができる。
よって、単位面積当たりサブピクセル個数が少ない第１光学領域(OA１)の全体的な輝度(Loa１)が単位面積当たりサブピクセル個数が多い一般領域(NA)の全体的な輝度(Lna)と類似な水準になることができる。
すなわち、第１光学領域(OA１)に配置されたすべての第１サブピクセル(SP１)の総個数は少ないが、第１光学領域(OA１)に配置された各第１サブピクセル(SP１)がさらに明るく発光することで、第１光学領域(OA１)の全体的な輝度(Loa１)が一般領域(NA)の全体的な輝度(Lna)と類似な水準で明るくなることができる。
前述したところによれば、第１光学領域(OA１)に配置された第１サブピクセル(SP１)に供給される第１データ電圧(Vdata)が一般領域(NA)に配置された第２サブピクセル(SP２)に供給される第２データ電圧(Vdata)と等しい場合、輝度偏差補償によって、第１光学領域(OA１)の輝度(Loa１)と一般領域(NA)の輝度(Lna)の間の差は、第１データ電圧(Vdata)による第１サブピクセル(SP１)での発光輝度と第２データ電圧(Vdata)による第２サブピクセル(SP２)での発光輝度の間の差より小さいことがある。
図１３、図１４a、図１４b、及び図１４cを参照すれば、第１キックバックタイミング(Tkb１)に第１スキャン信号(SC１(n))がターン-オンレベル電圧(ハイレベル電圧(HIGH))でターン-オフレベル電圧(ローレベル電圧(LOW))に変更されることができる。第１キックバックタイミング(Tkb１)より遅れた第２キックバックタイミング(Tkb２)に発光制御信号(EM(n))がターン-オフレベル電圧(ハイレベル電圧(HIGH))からターン-オンレベル電圧(ローレベル電圧(LOW))に変更されることができる。
図１４aを参照すれば、第１キックバックタイミング(Tkb１)に、第１スキャン信号(SC１(n))の電圧変動によって、第２ノード(N２)の電圧が変動されることがある。図１４bを参照すれば、第２キックバックタイミング(Tkb２)に、発光制御信号(EM(n))の電圧変動によって、第２ノード(N２)の電圧が変動されることができる。
図１４cを参照すれば、第１キックバックタイミング(Tkb１)に第１スキャン信号(SC１(n))の電圧変動によって第２ノード(N２)の電圧が変動され、第２キックバックタイミング(Tkb２)に発光制御信号(EM(n))の電圧変動によって第２ノード(N２)の電圧が変動されることができる。
以下で、第１光学領域(OA１)に配置された第１サブピクセル(SP１)で第２ノード(N２)が第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))のうちで少なくとも一つと容量結合(capacitively coupled)される輝度偏差補償構造に対して、図１５a及び図１５bを参照してさらに詳細に説明する。ここで、輝度偏差補償構造は第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)のうちで少なくとも一つを含むことができる。
但し、以下では、説明の便宜のために、第１光学領域(OA１)の第１サブピクセル(SP１)が第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)をすべて含む場合を仮定し、第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)がすべて含まれた輝度偏差補償構造に対して図１５a及び図１５bを参照してさらに詳細に説明する。続いて、図１６a及び図１６bを参照して輝度偏差補償構造がない一般領域(NA)の第２サブピクセル(SP２)の平面構造に対しても比べてよく見る。
図１５a及び図１５bは、本開示の実施例による表示装置１００で、第１光学領域(OA１)に配置された第１サブピクセル(SP１)に含まれた第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)の平面構造を示す。
図１５a及び図１５bを参照すれば、第１スキャンライン(SCL１(n))と発光制御ライン(EML(n))が第１光学領域(OA１)を通過することができる。第１スキャンライン(SCL１(n))と発光制御ライン(EML(n))が第１光学領域(OA１)を通過する時、第１光学領域(OA１)内の非透過領域(NTA)に配置されるが、第１透過領域(TA１)を回避しながら配置されることができる。
図１５a及び図１５bを参照すれば、第１スキャンライン(SCL１(n))と発光制御ライン(EML(n))それぞれは第１光学領域(OA１)内の非透過領域(NTA)に配置された複数の第１サブピクセル(SP１)のピクセル駆動回路(PDC)の領域を通り過ぎることができる。
図１５a及び図１５bを参照すれば、第１光学領域(OA１)内の非透過領域(NTA)に配置された複数の第１サブピクセル(SP１)のピクセル駆動回路(PDC)の各領域には、連結パターン(CP)が配置されることができる。すなわち、各第１サブピクセル(SP１)は第２ノード(N２)に対応される連結パターン(CP)を含むことができる。
図１５a及び図１５bを参照すれば、第１光学領域(OA１)内の非透過領域(NTA)に配置された複数の第１サブピクセル(SP１)のピクセル駆動回路(PDC)の各領域には、駆動トランジスター(DRT)及びストレージコンデンサ(Cst)が配置されることができる。
図１５a及び図１５bを参照すれば、各駆動トランジスター(DRT)は第１ノード(N１)と対応されるソース電極(En１)、第３ノード(N３)と対応されるドレイン電極(En３)、第２ノード(N２)と対応されてゲート電極役割をする連結パターン(CP)、及びアクティブ層(ACT)を含むことができる。
図１５a及び図１５bを参照すれば、ストレージコンデンサ(Cst)は第２ノード(N２)と駆動電圧ライン(DVL)との間に形成されることができる。
図１５a及び図１５bを参照すれば、連結パターン(CP)と第１スキャンライン(SCL１(n))が重畳されることによって、第１補償コンデンサ(C１)が形成されることができる。第１補償コンデンサ(C１)のキャパシタンスは連結パターン(CP)と第１スキャンライン(SCL１(n))の重畳面積に比例することができる。
図１５a及び図１５bを参照すれば、第１補償コンデンサ(C１)のキャパシタンスを大きくしてくれるために、第１光学領域(OA１)内の非透過領域(NTA)で、第１スキャンライン(SCL１(n))は第１補償突出部(PRP１)を含むことができる。例えば、第１スキャンライン(SCL１(n))の第１補償突出部(PRP１)は駆動トランジスター(DRT)と近く上に突き出された部分である。
図１５a及び図１５bを参照すれば、第１光学領域(OA１)内の非透過領域(NTA)で、連結パターン(CP)は駆動トランジスター(DRT)のアクティブ層(ACT)と交差して第１補償突出部(PRP１)と重畳されることができる。
図１５a及び図１５bを参照すれば、連結パターン(CP)と発光制御ライン(EML(n))が重畳されることによって、第２補償コンデンサ(C２)が形成されることができる。第２補償コンデンサ(C２)のキャパシタンスは連結パターン(CP)と発光制御ライン(EML(n))の重畳面積に比例することができる。
図１５a及び図１５bを参照すれば、第２補償コンデンサ(C２)のキャパシタンスを大きくしてくれるために、第１光学領域(OA１)内の非透過領域(NTA)で、発光制御ライン(EML(n))は第２補償突出部(PRP２)を含むことができる。例えば、発光制御ライン(EML(n))の第２補償突出部(PRP２)は駆動トランジスター(DRT)と遠くなるように上に突き出された部分であることができる。
図１５a及び図１５bを参照すれば、第１光学領域(OA１)内の非透過領域(NTA)で、連結パターン(CP)は駆動トランジスター(DRT)のアクティブ層(ACT)と交差して第２補償突出部(PRP２)と重畳されることができる。
図１５a及び図１５bを参照すれば、連結パターン(CP)は駆動トランジスター(DRT)のアクティブ層(ACT)と交差して第１スキャンライン(SCL１(n))の第１補償突出部(PRP１)と重畳されて発光制御ライン(EML(n))の第２補償突出部(PRP２)と重畳されることができる。
図１５a及び図１５bを参照すれば、連結パターン(CP)は第１補償突出部(PRP１)と重畳される第１連結パターン(CP１)と第２補償突出部(PRP２)と重畳される第２連結パターン(CP２)を含むことができる。第１連結パターン(CP１)と第２連結パターン(CP２)はお互いに異なる層に位置してコンタクトホール(CNT_N２)を通じて電気的に連結されることができる。
図１６a及び図１６bは、本開示の実施例による表示装置１００で、一般領域(NA)に配置された第２サブピクセル(SP２)の平面構造を示す。
図１６a及び図１６bを参照すれば、一般領域(NA)に配置された第２サブピクセル(SP２)は輝度偏差補償構造として第１補償コンデンサ(C１)及び第２補償コンデンサ(C２)を含まない。
これによって、第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))それぞれは第２ノード(N２)に対応される連結パターン(CP)との重畳面積を拡張させるための突出部を含まない。
第２ノード(N２)に対応される連結パターン(CP)は、第１スキャンライン(SCL１(n))と重畳されない。第２ノード(N２)に対応される連結パターン(CP)は発光制御ライン(EML(n))と重畳されない。
場合によって、連結パターン(CP)は第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))のうちで少なくとも一つの一部重畳されることもある。しかし、第１スキャンライン(SCL１(n))及び発光制御ライン(EML(n))のうちで少なくとも一つと連結パターン(CP)が重畳される面積が非常に小さくて、輝度特性が変わる程度のキックバックが発生されないこともある。
以上では、第１光学領域(OA１)と一般領域(NA)との間の輝度偏差を補償するために、第１光学領域(OA１)の第１サブピクセル(SP１)内の輝度偏差補償構造を説明した。前述した第１光学領域(OA１)の第１サブピクセル(SP１)内の輝度偏差補償構造が第２光学領域(OA２)の第３サブピクセル(SP３)にも等しく適用されることができる。以下では、図１７を参照して、第２光学領域(OA２)と一般領域(NA)との間の輝度偏差を補償するために、第２光学領域(OA２)の第３サブピクセル(SP３)内の輝度偏差補償構造を簡単に説明する。
図１７は、本開示の実施例による表示装置１００で、第１光学領域(OA１)内の第１サブピクセル(SP１)の等価回路と第２光学領域(OA２)内の第３サブピクセル(SP３)の等価回路である。
図１７を参照すれば、表示パネル１１０の表示領域(DA)は第１光学領域(OA１)、第２光学領域(OA２)、及び第１光学領域(OA１)及び第２光学領域(OA２)と異なる一般領域(NA)を含むことができる。
第１サブピクセル(SP１)は第１光学領域(OA１)内で複数の第１透過領域(TA１)を除いた非透過領域(NTA)である第１領域に配置されることができる。第３サブピクセル(SP３)は第２光学領域(OA２)内で複数の第２透過領域(TA２)を除いた非透過領域(NTA)に配置されることができる。
第１光学領域(OA１)と一般領域(NA)との間の輝度偏差を補償するために、第１光学領域(OA１)の第１サブピクセル(SP１)は第２ノード(N２)と第１スキャンライン(SCL１(n))との間に構成された第１補償コンデンサ(C１)及び第２ノード(N２)と発光制御ライン(EML(n))との間に構成された第２補償コンデンサ(C２)のうちで少なくとも一つを含むことができる。
第２光学領域(OA２)と一般領域(NA)との間の輝度偏差を補償するために、第２光学領域(OA２)の第３サブピクセル(SP３)は第２ノード(N２)と第１スキャンライン(SCL１(n))との間に構成された第３補償コンデンサ(C３)及び第２ノード(N２)と発光制御ライン(EML(n))との間に構成された第４補償コンデンサ(C４)のうちで少なくとも一つを含むことができる。
第１光学領域(OA１)内の単位面積当たりサブピクセル個数(Noa１)は一般領域(NA)内の単位面積当たりサブピクセル個数(Nna)より少ないことがある。第２光学領域(OA２)内の単位面積当たりサブピクセル個数(Noa２)は、第１光学領域(OA１)内の単位面積当たりサブピクセル個数(Noa１)以上であり、第２光学領域(OA２)内の単位面積当たりサブピクセル個数(Noa２)は、一般領域(NA)内の単位面積当たりサブピクセル個数(Nna)より少ないことがある。
前述したところによれば、第１光学領域(OA１)と一般領域(NA)との間の単位面積当たりサブピクセル個数の差は、第２光学領域(OA２)と一般領域(NA)との間の単位面積当たりサブピクセル個数の差以上であることがある。よって、第１光学領域(OA１)と一般領域(NA)との間の輝度偏差は第２光学領域(OA２)と一般領域(NA)との間の輝度偏差以上であることがある。
これによって、第１光学領域(OA１)と一般領域(NA)との間の輝度偏差補償大きさは、第２光学領域(OA２)と一般領域(NA)との間の輝度偏差補償大きさ以上であることがある。
このような点を考慮して、第１光学領域(OA１)の第１サブピクセル(SP１)での第１及び第２補償コンデンサ(C１、C２)と第２光学領域(OA２)の第３サブピクセル(SP３)での第３及び第４補償コンデンサ(C３、C４)が設計される必要がある。
例えば、第１光学領域(OA１)の第１サブピクセル(SP１)での第１補償コンデンサ(C１)のキャパシタンスは第２光学領域(OA２)の第３サブピクセル(SP３)での第３補償コンデンサ(C３)のキャパシタンス以上であることがある。
または、第１光学領域(OA１)の第１サブピクセル(SP１)での第２補償コンデンサ(C２)のキャパシタンスは、第２光学領域(OA２)の第３サブピクセル(SP３)での第４補償コンデンサ(C４)のキャパシタンス以上であることがある。
または、第１光学領域(OA１)の第１サブピクセル(SP１)での第１補償コンデンサ(C１)と第２補償コンデンサ(C２)の合成キャパシタンスが第２光学領域(OA２)の第３サブピクセル(SP３)での第３補償コンデンサ(C３)と第４補償キャパシタンスの合成キャパシタンス以上であることがある。
以上で前述した本開示の実施例による表示装置１００を一般化すれば下のようである。
本開示の実施例による表示装置１００は、映像表示のための表示領域(DA)に配置された複数のサブピクセル(SP)を含み、複数のサブピクセル(SP)それぞれは、発光素子(ED)、発光素子(ED)を駆動するための駆動トランジスター(DRT)、及びゲートライン(GL)を通じて供給されるゲート信号によってオン-オフが制御されるトランジスターを含むことができる。
ここで、トランジスターは第１トランジスター(T１)または第５トランジスター(T５)であることがあって、ゲートライン(GL)は第１スキャンライン(SCL１(n))または、発光制御ライン(EML(n))であることがあって、ゲート信号は第１スキャン信号(SC１(n))または発光制御信号(EM(n))であることがある。
複数のサブピクセル(SP)は表示領域(DA)内の特定領域に配置されるサブピクセルを含むことができる。特定領域は第１光学領域(OA１)または第２光学領域(OA２)であることがある。特定領域に配置されるサブピクセルは第１光学領域(OA１)の第１サブピクセル(SP１)または第２光学領域(OA２)の第３サブピクセル(SP３)であることがある。
特定領域に配置されるサブピクセルは駆動トランジスター(DRT)のゲートノードまたはゲートノードと連結された連結パターン(CP)とゲートライン(GL)と重畳される補償コンデンサを含むことができる。
特定領域に配置されるサブピクセルでの駆動トランジスター(DRT)のゲートノードは第２ノード(N２)であることがある。補償コンデンサは第１補償コンデンサ(C１)または第２補償コンデンサ(C２)であることがある。
特定領域に配置されるサブピクセルでの駆動トランジスター(DRT)のゲートノードにデータ電圧またはデータ電圧が変更された電圧が印加されるタイミングで、ゲートライン(GL)を通じて供給されるゲート信号の電圧レベルがローレベル電圧に変更されることができる。ここで、駆動トランジスター(DRT)のゲートノードにデータ電圧またはデータ電圧が変更された電圧が印加されるタイミングは、第１キックバックタイミング(Tkb１)または第２キックバックタイミング(Tkb２)であることがある。
以上で、前述した本開示の実施例によれば、表示パネル１１０の表示領域(DA)下に位置する光学電子装置１１、１２が正常に光を受信することができる光透過構造を有する表示装置１００を提供することができる。
本開示の実施例によれば、表示パネル１１０の表示領域(DA)に含まれて光学電子装置１１、１２が重畳される光学領域(OA１、OA２)で、正常なディスプレイ駆動になることができる表示装置１００を提供することができる。
本開示の実施例によれば、光学領域(OA１、OA２)と一般領域(NA)との間の輝度偏差を減らしてくれるか、または除去することができる表示装置１００を提供することができる。
本開示の実施例によれば、光学領域(OA１、OA２)と一般領域(NA)との間の輝度偏差を減らしてくれるか、または除去することができるように、光学領域(OA１、OA２)内のサブピクセル(SP１、SP３)が輝度偏差補償構造を有する表示装置１００を提供することができる。
以上の説明は本開示の技術思想を例示的に説明したことに過ぎないものであり、本開示が属する技術分野で通常の知識を有した者なら本開示の本質的な特性から脱しない範囲で多様な修正及び変形が可能であろう。また、本開示に開示された実施例は、本開示の技術思想を限定するためではなく説明するためのことであるので、このような実施例によって本開示の技術思想の範囲が限定されるものではない。本開示の保護範囲は以下の請求範囲によって解釈されなければならないし、それと同等な範囲内にあるすべての技術思想は本開示の権利範囲に含まれることで解釈されなければならないであろう。
１１、１２ 光学電子装置
１００ 表示装置
OA１、OA２ 光学領域
SP１、 SP２ サブピクセル
１００ 表示装置
OA１、OA２ 光学領域
SP１、 SP２ サブピクセル
Claims (25)
- 表示装置であって、
映像表示のための表示領域に配置された複数のサブピクセルを含み、前記複数のサブピクセルそれぞれは、
第１ノード、第２ノード、第３ノード、及び第４ノードと、
前記第４ノードに連結された発光素子と、
前記第２ノードの電圧によって制御されて前記発光素子を駆動するための駆動トランジスターと、
第１スキャンラインを通じて供給される第１スキャン信号によって制御されて前記第２ノードと第３ノードとの連結を制御するための第１トランジスターと、
発光制御ラインを通じて供給される発光制御信号によって制御されて前記第１ノードと駆動電圧ラインとの連結を制御するための第２トランジスターと、
前記発光制御信号によって制御されて前記第３ノードと前記第４ノードとの連結を制御するための第３トランジスターとを含み、
前記複数のサブピクセルは前記表示領域内の第１領域に配置される第１サブピクセルを含み、前記第１サブピクセルで前記第２ノードは前記第１スキャンライン及び前記発光制御ラインのうちの少なくとも一つと容量結合されている表示装置。 - 前記表示領域は光学領域と前記光学領域の外郭に位置する一般領域とを含み、前記光学領域は複数の発光領域と複数の透過領域とを含み、前記一般領域は複数の発光領域を含み、
前記第１領域は前記光学領域内で前記複数の透過領域を除いた非透過領域であることを特徴とする請求項１に記載の表示装置。 - 前記複数のサブピクセルは前記一般領域に配置される第２サブピクセルを含み、前記第２サブピクセルにおいて前記第２ノードは前記第１スキャンライン及び前記発光制御ラインと容量結合されていないことを特徴とする請求項２に記載の表示装置。
- 前記第１サブピクセルは第１データラインを通じて第１データ電圧の供給を受け、
前記第２サブピクセルは第２データラインまたは前記第１データラインを通じて第２データ電圧の供給を受け、
前記第１データ電圧が前記第２データ電圧と等しい場合、前記第１サブピクセルの発光期間の前記駆動トランジスターのゲート電圧とソース電圧との電圧差は、前記第２サブピクセルの発光期間の前記駆動トランジスターのゲート電圧とソース電圧との電圧差より大きいことを特徴とする請求項３に記載の表示装置。 - 前記第１データ電圧が前記第２データ電圧と等しい場合前記光学領域の輝度と前記一般領域の輝度との差は、前記第１データ電圧による前記第１サブピクセルでの発光輝度と前記第２データ電圧による前記第２サブピクセルでの発光輝度との差より小さなことを特徴とする請求項４に記載の表示装置。
- 前記第１サブピクセルは、前記第２ノードと前記第１スキャンラインとの間に第１補償コンデンサを含むことを特徴とする請求項１に記載の表示装置。
- 第１タイミングにおいて前記第１スキャン信号が第１ターン-オンレベル電圧から第１ターン-オフレベル電圧に変更され、前記第１タイミングより遅れた第２タイミングにおいて前記発光制御信号が第２ターン-オフレベル電圧から第２ターン-オンレベル電圧に変更され、
前記第１タイミングにおいて、前記第１スキャン信号の電圧変動によって、前記第２ノードの電圧が変動することを特徴とする請求項６に記載の表示装置。 - 前記第１サブピクセルは前記第２ノードに対応する連結パターンを含み、前記第１スキャンラインは第１補償突出部を含み、前記連結パターンは前記駆動トランジスターのアクティブ層と交差して前記第１補償突出部と重畳することを特徴とする請求項６に記載の表示装置。
- 前記第１サブピクセルは前記第２ノードと前記発光制御ラインとの間に第２補償コンデンサを含むことを特徴とする請求項１に記載の表示装置。
- 第１タイミングにおいて前記第１スキャン信号が第１ターン-オンレベル電圧から第１ターン-オフレベル電圧に変更され、前記第１タイミングより遅れた第２タイミングにおいて前記発光制御信号が第２ターン-オフレベル電圧から第２ターン-オンレベル電圧に変更され、
前記第２タイミングにおいて、前記発光制御信号の電圧変動によって、前記第２ノードの電圧が変動することを特徴とする請求項９に記載の表示装置。 - 前記第１サブピクセルは、前記第２ノードに対応する連結パターンを含み、前記発光制御ラインは第２補償突出部を含み、前記連結パターンは前記駆動トランジスターのアクティブ層と交差して前記第２補償突出部と重畳することを特徴とする請求項９に記載の表示装置。
- 前記第１サブピクセルは前記第２ノードと前記第１スキャンラインとの間に第１補償コンデンサを含み、及び前記第２ノードと前記発光制御ラインとの間に第２補償コンデンサを含むことを特徴とする請求項１に記載の表示装置。
- 第１タイミングにおいて前記第１スキャン信号が第１ターン-オンレベル電圧から第１ターン-オフレベル電圧に変更され、前記第１タイミングより遅れた第２タイミングにおいて前記発光制御信号が第２ターン-オフレベル電圧から第２ターン-オンレベル電圧に変更され、
前記第１タイミングにおいて、前記第１スキャン信号の電圧変動によって、前記第２ノードの電圧が変動し、前記第２タイミングにおいて、前記発光制御信号の電圧変動によって、前記第２ノードの電圧が変動することを特徴とする請求項１２に記載の表示装置。 - 前記第１サブピクセルは前記第２ノードに対応する連結パターンを含み、前記第１スキャンラインは第１補償突出部を含み、前記発光制御ラインは第２補償突出部を含み、前記連結パターンは前記駆動トランジスターのアクティブ層と交差して前記第１補償突出部と重畳して前記第２補償突出部と重畳することを特徴とする請求項１２に記載の表示装置。
- 前記連結パターンは前記第１補償突出部と重畳する第１連結パターンと前記第２補償突出部と重畳する第２連結パターンとを含み、前記第１連結パターンと前記第２連結パターンとは互いに異なる層に位置してコンタクトホールを通じて電気的に連結されることを特徴とする請求項１４に記載の表示装置。
- 前記第１補償コンデンサの第１キャパシタンスと前記第２補償コンデンサの第２キャパシタンスとは互いに同一であることを特徴とする請求項１２に記載の表示装置。
- 前記第１補償コンデンサの第１キャパシタンスと前記第２補償コンデンサの第２キャパシタンスとは互いに異なることを特徴とする請求項１２に記載の表示装置。
- 前記複数のサブピクセルそれぞれは、
前記第１ノードと第１データラインとの間の連結を制御する第４トランジスターと、
前記第２ノードと第１初期化ラインとの間の連結を制御する第５トランジスターと、
前記第４ノードと第２初期化ラインとの間の連結を制御する第６トランジスターと、
前記第２ノードと前記駆動電圧ラインとの間のストレージコンデンサをさらに含むことを特徴とする請求項１に記載の表示装置。 - 前記表示領域は第１光学領域、第２光学領域、並びに前記第１光学領域及び前記第２光学領域と異なる一般領域を含み、前記第１光学領域は複数の発光領域と複数の透過領域とを含み、前記第２光学領域は複数の発光領域と複数の透過領域とを含み、前記一般領域は複数の発光領域を含み、
前記第１光学領域内の単位面積当たりのサブピクセルの個数は前記一般領域内の単位面積当たりのサブピクセル個数より少なく、
前記第２光学領域内の単位面積当たりのサブピクセルの個数は、前記第１光学領域内の単位面積当たりのサブピクセルの個数以上であり、前記一般領域内の単位面積当たりのサブピクセルの個数より少ないことを特徴とする請求項１に記載の表示装置。 - 前記第１サブピクセルは前記第１光学領域内で複数の透過領域を除いた非透過領域である前記第１領域に配置され、
前記複数のサブピクセルは前記第２光学領域内で複数の透過領域を除いた非透過領域に配置される第３サブピクセルをさらに含み、
前記第１サブピクセルは前記第２ノードと前記第１スキャンラインとの間の第１補償コンデンサ及び前記第２ノードと前記発光制御ラインとの間の第２補償コンデンサのうちの少なくとも一つを含み、
前記第３サブピクセルは前記第２ノードと前記第１スキャンラインとの間の第３補償コンデンサ及び前記第２ノードと前記発光制御ラインとの間の第４補償コンデンサのうちの少なくとも一つを含むことを特徴とする請求項１９に記載の表示装置。 - 前記第１補償コンデンサのキャパシタンスが前記第３補償コンデンサのキャパシタンス以上であるか、または、前記第２補償コンデンサのキャパシタンスが前記第４補償コンデンサのキャパシタンス以上であるか、または、前記第１補償コンデンサと前記第２補償キャパシタンスとの合成キャパシタンスが前記第３補償コンデンサと前記第４補償キャパシタンスとの合成キャパシタンス以上であることを特徴とする請求項２０に記載の表示装置。
- 表示装置であって、
映像表示のための表示領域に配置された複数のサブピクセルを含み、前記複数のサブピクセルのそれぞれは、
第１ノード、第２ノード、第３ノード、及び第４ノードと、
前記第４ノードに連結された発光素子と、
前記第２ノードの電圧によって制御されて前記発光素子を駆動するための駆動トランジスターと、
第１スキャンラインを通じて供給される第１スキャン信号によって制御されて前記第２ノードと第３ノードとの連結を制御するための第１トランジスターと、
発光制御ラインを通じて供給される発光制御信号によって制御されて前記第１ノードと駆動電圧ラインとの連結を制御するための第２トランジスターと、
前記発光制御信号によって制御されて前記第３ノードと前記第４ノードとの連結を制御するための第３トランジスターとを含み、
前記複数のサブピクセルは前記表示領域内の第１領域に配置される第１サブピクセルを含み、前記第１サブピクセルは前記第２ノードと前記第１スキャンラインとの間の第１補償コンデンサ及び前記第２ノードと前記発光制御ラインとの間の第２補償コンデンサのうちの少なくとも一つを含む表示装置。 - 前記複数のサブピクセルは前記一般領域に配置される第２サブピクセルを含み、前記第２サブピクセルは前記第２ノードと前記第１スキャンラインとの間の第１補償コンデンサも前記第２ノードと前記発光制御ラインとの間の第２補償コンデンサを含まないことを特徴とする請求項２２に記載の表示装置。
- 前記第１サブピクセルは第１データラインを通じて第１データ電圧の供給を受け、
前記第２サブピクセルは第２データラインまたは前記第１データラインを通じて第２データ電圧の供給を受け、
前記第１データ電圧が前記第２データ電圧と等しい場合、前記第１サブピクセルの発光期間の前記駆動トランジスターのゲート電圧とソース電圧との電圧差は、前記第２サブピクセルの発光期間の前記駆動トランジスターのゲート電圧とソース電圧との電圧差より大きいことを特徴とする請求項２３に記載の表示装置。 - 表示装置であって、
映像表示のための表示領域に配置された複数のサブピクセルを含み、前記複数のサブピクセルそれぞれは、
発光素子と、
前記発光素子を駆動するための駆動トランジスターと、
ゲートラインを通じて供給されるゲート信号によってオン-オフが制御されるトランジスターとを含み、
前記複数のサブピクセルは前記表示領域内の特定領域に配置されるサブピクセルを含み、前記特定領域に配置されるサブピクセルは、前記駆動トランジスターのゲートノードまたは前記ゲートノードと連結された連結パターンと前記ゲートラインとが重畳することによって形成される補償コンデンサを含み、
前記駆動トランジスターの前記ゲートノードにデータ電圧または前記データ電圧の変更により生じる電圧が印加されるタイミングで、前記ゲートラインを通じて供給される前記ゲート信号の電圧レベルがローレベル電圧に変更される表示装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20210112582 | 2021-08-25 | ||
| KR10-2021-0112582 | 2021-08-25 | ||
| KR1020210178144A KR20230030498A (ko) | 2021-08-25 | 2021-12-13 | 표시 장치 |
| KR10-2021-0178144 | 2021-12-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023033150A true JP2023033150A (ja) | 2023-03-09 |
Family
ID=82163284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022123667A Pending JP2023033150A (ja) | 2021-08-25 | 2022-08-03 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230064771A1 (ja) |
| EP (1) | EP4141859A1 (ja) |
| JP (1) | JP2023033150A (ja) |
| CN (1) | CN115731831A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230089422A (ko) * | 2021-12-13 | 2023-06-20 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR20230143650A (ko) * | 2022-04-05 | 2023-10-13 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101064425B1 (ko) * | 2009-01-12 | 2011-09-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| KR102303602B1 (ko) * | 2015-09-14 | 2021-09-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210078650A (ko) * | 2019-12-18 | 2021-06-29 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 포함하는 디스플레이 장치 |
-
2022
- 2022-06-21 CN CN202210702183.6A patent/CN115731831A/zh active Pending
- 2022-06-21 EP EP22180100.4A patent/EP4141859A1/en active Pending
- 2022-06-23 US US17/847,487 patent/US20230064771A1/en active Pending
- 2022-08-03 JP JP2022123667A patent/JP2023033150A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115731831A (zh) | 2023-03-03 |
| TW202309871A (zh) | 2023-03-01 |
| EP4141859A1 (en) | 2023-03-01 |
| US20230064771A1 (en) | 2023-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2023033150A (ja) | 表示装置 | |
| JP2023081291A (ja) | 電源供給回路およびこれを含む表示装置 | |
| KR20230040134A (ko) | 표시패널 및 이를 포함하는 표시장치 | |
| TWI843129B (zh) | 顯示裝置 | |
| JP7467571B2 (ja) | ディスプレイ装置及びディスプレイパネル | |
| JP7434495B2 (ja) | 表示装置 | |
| EP4195192A1 (en) | Display device | |
| KR20230030498A (ko) | 표시 장치 | |
| JP7475413B2 (ja) | 表示装置及び表示パネル | |
| TWI838847B (zh) | 顯示裝置 | |
| KR20230103186A (ko) | 표시 장치 | |
| KR20230082149A (ko) | 표시패널 및 표시 장치 | |
| KR20230082888A (ko) | 디스플레이 장치 및 디스플레이 구동 방법 | |
| KR20230036012A (ko) | 표시 장치 및 표시 패널 | |
| KR20230103557A (ko) | 표시 장치 | |
| KR20230095405A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20230069571A (ko) | 표시장치 | |
| KR20230091373A (ko) | 표시장치 및 그의 구동방법 | |
| KR20240084283A (ko) | 플렉서블 표시 장치 | |
| KR20230139709A (ko) | 표시 패널 및 표시 장치 | |
| KR20230094037A (ko) | 표시 장치 | |
| KR20230082168A (ko) | 표시 장치 및 표시 패널 | |
| CN116343672A (zh) | 用于改善显示质量的显示装置及其显示面板 | |
| KR20230136292A (ko) | 표시 패널 및 표시 장치 | |
| KR20230069632A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240305 |