KR20230099978A - 표시장치 - Google Patents
표시장치 Download PDFInfo
- Publication number
- KR20230099978A KR20230099978A KR1020210189456A KR20210189456A KR20230099978A KR 20230099978 A KR20230099978 A KR 20230099978A KR 1020210189456 A KR1020210189456 A KR 1020210189456A KR 20210189456 A KR20210189456 A KR 20210189456A KR 20230099978 A KR20230099978 A KR 20230099978A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- area
- light emitting
- touch
- convex pattern
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 240
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 238000005538 encapsulation Methods 0.000 claims abstract description 85
- 239000011241 protective layer Substances 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000011368 organic material Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 30
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 20
- 101150038023 PEX1 gene Proteins 0.000 description 20
- 101150014555 pas-1 gene Proteins 0.000 description 20
- 238000005452 bending Methods 0.000 description 18
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 10
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 9
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 9
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229910004438 SUB2 Inorganic materials 0.000 description 6
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 6
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 6
- 101150018444 sub2 gene Proteins 0.000 description 6
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 5
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 229910004444 SUB1 Inorganic materials 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- -1 polyethylene Polymers 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 208000029523 Interstitial Lung disease Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 101001071233 Homo sapiens PHD finger protein 1 Proteins 0.000 description 1
- 101000612397 Homo sapiens Prenylcysteine oxidase 1 Proteins 0.000 description 1
- 102100036879 PHD finger protein 1 Human genes 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/841—Self-supporting sealing arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
- H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 명세서의 실시예들은, 표시장치에 관한 것으로서, 더욱 상세하게는, 기판, 기판의 적어도 일부가 제거된 오픈 영역, 오픈 영역의 주변에 위치하며, 발광 소자와 발광 소자를 구동하기 위한 적어도 하나의 트랜지스터를 포함하는 하나 이상의 서브픽셀이 위치하고, 발광 소자를 덮는 하나 이상의 봉지층과, 봉지층 상에 위치하는 보호층이 위치하는 표시 영역, 및 표시 영역과 오픈 영역의 사이에 위치하며, 기판 상에 위치하는 적어도 하나의 유기 절연막층이 제거되어 형성되는 요철 패턴이 위치하고, 보호층이 오픈 영역의 테두리로부터 이격되어 봉지층 상에 위치하는 베젤 영역을 포함하는 표시장치를 제공함으로써, 투습과 크랙으로부터 강건한 표시장치를 제공할 수 있다.
Description
본 명세서의 실시예들은 표시장치에 관한 것이다.
기술 발전에 따라, 표시장치는 화상 표시 기능 이외에도, 촬영 기능 및 각종 감지 기능 등을 제공할 수 있다. 이를 위해, 표시장치는 카메라 및 감지 센서 등의 광학 전자 장치(수광 장치 또는 센서라고도 함)을 구비해야 한다.
광학 전자 장치는 표시장치의 전면에서의 빛을 수광 해야 하기 때문에, 수광이 유리한 곳에 설치되어야 한다. 따라서, 표시장치의 전면에 카메라(카메라 렌즈) 및 감지 센서가 노출될 수 있다. 이로 인해, 표시패널의 베젤이 넓어지거나 표시패널의 표시 영역에 노치부가 형성되어 이곳에 카메라 또는 감지 센서가 설치되고 있다.
표시패널의 전면에 베젤이 넓게 배치되거나, 또는 노치부가 배치될 경우, 표시패널에서 영상을 표시하는 표시 영역의 면적이 줄어드는 문제가 발생할 수 있다.
이에 따라, 표시패널의 표시 영역에서 기판의 적어도 일부를 제거하고, 기판의 적어도 일부가 제거된 영역과 중첩되도록 전자 광학 장치를 배치하여 표시 영역의 면적을 넓힌 “홀 인 액티브 에어리어(HiAA: Hole in Active Area)” 타입의 표시장치가 제안되고 있다.
그러나, 기판의 일부를 제거하는 과정에서 크랙이 발생하거나, 기판이 제거된 영역에서 수분 등이 침투하여 표시품질이 나빠지는 문제가 있어, 이에 대한 해결 방안이 요구되는 실정이다.
본 명세서의 실시예들은 투습과 크랙으로부터 강건한 표시장치를 제공할 수 있다.
본 명세서의 실시예들은 기판, 기판의 적어도 일부가 제거된 오픈 영역, 오픈 영역의 주변에 위치하며, 발광 소자와 발광 소자를 구동하기 위한 적어도 하나의 트랜지스터를 포함하는 하나 이상의 서브픽셀이 위치하고, 발광 소자를 덮는 하나 이상의 봉지층과, 봉지층 상에 위치하는 보호층이 위치하는 표시 영역, 및 표시 영역과 오픈 영역의 사이에 위치하며, 기판 상에 위치하는 적어도 하나의 유기 절연막층이 제거되어 형성되는 요철 패턴이 위치하고, 보호층이 오픈 영역의 테두리로부터 이격되어 봉지층 상에 위치하는 베젤 영역을 포함하는 표시장치를 제공할 수 있다.
본 명세서의 실시예들에 의하면, 투습과 크랙으로부터 강건한 표시장치를 제공할 수 있다.
도 1은 본 명세서의 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 명세서의 실시예들에 따른 표시패널에서 서브픽셀의 등가 회로이다.
도 3은 본 명세서의 실시예들에 따른 표시패널에서 표시 영역의 단면도이다.
도 4는 오픈 영역을 구체적으로 설명하기 위한 도면이다.
도 5는 도 4의 HiAA 베젤 영역을 I-I' 라인을 따라 절단한 단면도이다.
도 6은 본 명세서의 실시예들에 따른 요철 패턴을 더욱 자세히 나타낸 도면이다.
도 7은 본 명세서의 실시예들에 따른 표시장치에서 HiAA 베젤 영역의 적어도 일부 영역에서 무기 절연막을 제거한 도면이다.
도 8은 본 명세서의 실시예들에 따른 표시패널에서 표시 영역과, 벤딩 영역 및 패드 영역을 나타낸 도면이다.
도 9는 본 명세서의 실시예들에 따른 표시장치에서 도 8의 II-II'을 따라 절단한 단면도이다.
도 10은 본 명세서의 실시예들에 따른 표시장치에서 도 8의 III-III'을 따라 절단한 단면도이다.
도 2는 본 명세서의 실시예들에 따른 표시패널에서 서브픽셀의 등가 회로이다.
도 3은 본 명세서의 실시예들에 따른 표시패널에서 표시 영역의 단면도이다.
도 4는 오픈 영역을 구체적으로 설명하기 위한 도면이다.
도 5는 도 4의 HiAA 베젤 영역을 I-I' 라인을 따라 절단한 단면도이다.
도 6은 본 명세서의 실시예들에 따른 요철 패턴을 더욱 자세히 나타낸 도면이다.
도 7은 본 명세서의 실시예들에 따른 표시장치에서 HiAA 베젤 영역의 적어도 일부 영역에서 무기 절연막을 제거한 도면이다.
도 8은 본 명세서의 실시예들에 따른 표시패널에서 표시 영역과, 벤딩 영역 및 패드 영역을 나타낸 도면이다.
도 9는 본 명세서의 실시예들에 따른 표시장치에서 도 8의 II-II'을 따라 절단한 단면도이다.
도 10은 본 명세서의 실시예들에 따른 표시장치에서 도 8의 III-III'을 따라 절단한 단면도이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 실시예들에 따른 표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 표시장치(100)는, 영상 표시를 위한 구성 요소들로서, 표시패널(110) 및 디스플레이 구동 회로를 포함할 수 있다.
디스플레이 구동 회로는 표시패널(110)을 구동하기 위한 회로로서, 데이터 구동 회로(120), 게이트 구동 회로(130), 및 디스플레이 컨트롤러(140) 등을 포함할 수 있다.
표시패널(110)은 영상이 표시되는 표시 영역(AA)과, 영상이 표시되지 않는 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)은 표시 영역(AA)의 외곽 영역일 수 있으며, 베젤(Bezel) 영역이라고도 한다. 비표시 영역(NA)의 전체 또는 일부는 표시장치(100)의 전면에서 보이는 영역이거나, 벤딩되어 표시장치(100)의 앞면에서 보이지 않는 영역일 수 있다.
표시패널(110)은 기판(SUB)과, 기판(SUB) 상에 배치된 다수의 서브픽셀(SP)들을 포함할 수 있다. 또한, 표시패널(110)은 다수의 서브픽셀(SP)들을 구동하기 위하여, 여러 가지 종류의 신호 라인들을 더 포함할 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는, 액정 표시장치 등일 수도 있고, 표시패널(110)이 자체적으로 발광하는 발광 표시장치일 수 있다. 본 명세서의 실시예들에 따른 표시장치(100)가 자체 발광 표시장치인 경우, 다수의 서브픽셀(SP)들 각각은 발광 소자를 포함할 수 있다.
예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)는 발광 소자가 유기발광 다이오드(OLED: Organic Light Emitting Diode)로 구현된 유기발광 표시장치일 수 있다. 다른 예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)는 발광 소자가 무기물 기반의 발광 다이오드로 구현된 무기발광 표시장치일 수 있다. 또 다른 예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)는 발광 소자가 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum dot)으로 구현된 퀀텀 닷 표시장치일 수 있다.
표시장치(100)의 타입에 따라 다수의 서브픽셀(SP)들 각각의 구조가 달라질 수 있다. 예를 들어, 표시장치(100)가 서브픽셀(SP)이 스스로 빛을 내는 자체 발광 표시장치인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 발광 소자, 하나 이상의 트랜지스터 및 하나 이상의 캐패시터를 포함할 수 있다.
예를 들어, 여러 가지 종류의 신호 라인들은 데이터 신호들(데이터 전압들, 또는 영상 신호들이라고도 함)을 전달하는 다수의 데이터 라인(DL)들 및 게이트 신호들(스캔 신호들이라고도 함)을 전달하는 다수의 게이트 라인(GL)들 등을 포함할 수 있다.
다수의 데이터 라인(DL)들 및 다수의 게이트 라인(GL)들은 서로 교차할 수 있다. 다수의 데이터 라인(DL)들 각각은 제1 방향으로 연장되면서 배치될 수 있다. 다수의 게이트 라인(GL)들 각각은 제2 방향으로 연장되면서 배치될 수 있다.
여기서, 제1 방향은 열(Column) 방향이고, 제2 방향은 행(Row) 방향일 수 있다. 제1 방향은 행 방향이고, 제2 방향은 열 방향일 수 있다.
데이터 구동 회로(120)는 다수의 데이터 라인(DL)들을 구동하기 위해 구성되는 회로로서, 다수의 데이터 라인(DL)들로 데이터 신호들을 출력할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)들을 구동하기 위해 구성되는 회로로서, 다수의 게이트 라인(GL)들로 게이트 신호들을 출력할 수 있다.
디스플레이 컨트롤러(140)는 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위해 구성되는 장치일 수 있다. 디스플레이 컨트롤러(140)는 다수의 데이터 라인(DL)들에 대한 구동 타이밍과 다수의 게이트 라인(GL)들에 대한 구동 타이밍을 제어할 수 있다.
디스플레이 컨트롤러(140)는 데이터 구동 회로(120)를 제어하기 위하여 데이터 구동 제어 신호(DCS)를 데이터 구동 회로(120)에 공급할 수 있다. 디스플레이 컨트롤러(140)는, 게이트 구동 회로(130)를 제어하기 위하여 게이트 구동 회로 제어 신호(GCS)를 게이트 구동 회로(130)에 공급할 수 있다.
디스플레이 컨트롤러(140)는 호스트 시스템(150)으로부터 입력 영상 데이터를 수신하여, 입력 영상 데이터를 토대로 영상 데이터(Data)를 데이터 구동 회로(120)로 공급할 수 있다.
데이터 구동 회로(120)는 디스플레이 컨트롤러(140)의 구동 타이밍 제어에 따라 다수의 데이터 라인(DL)들로 데이터 신호들을 공급할 수 있다.
데이터 구동 회로(120)는 디스플레이 컨트롤러(140)로부터 디지털 형태의 영상 데이터(Data)들을 수신하고, 수신된 영상 데이터(Data)를 아날로그 형태의 데이터 신호들로 변환하여 다수의 데이터 라인(DL)들로 출력할 수 있다.
게이트 구동 회로(130)는 디스플레이 컨트롤러(140)의 타이밍 제어에 따라 다수의 게이트 라인(GL)들로 게이트 신호들을 공급할 수 있다. 게이트 구동 회로(130)는 각종 게이트 구동 회로 제어 신호(GCS)와 함께 턴-온 레벨 전압에 해당하는 제1 게이트 전압 및 턴-오프 레벨 전압에 해당하는 제2 게이트 전압을 공급받아, 게이트 신호들을 생성하고, 생성된 게이트 신호들을 다수의 게이트 라인(GL)들로 공급할 수 있다.
예를 들어, 데이터 구동 회로(120)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시패널(110)과 연결되거나, 칩-온 글래스(COG: Chip On Glass), 또는 칩-온 패널(COP: Chip On Panel) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩-온 필름(COF: Chip On Film) 방식으로 구현되어 표시패널(110)과 연결될 수 있다.
게이트 구동 회로(130)는 테이프 오토메티드 본딩(TAB) 방식으로 표시패널(110)과 연결되거나, 칩-온 글래스(COG), 또는 칩-온 패널(COP) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, 칩-온 필름(COF) 방식에 따라 표시패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(130)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시패널(110)의 비표시 영역(NA)에 형성될 수 있다. 게이트 구동 회로(130)는 기판(SUB) 상에 배치되거나, 기판(SUB)에 연결될 수 있다. 즉, 게이트 구동 회로(130)는 게이트 인 패널(GIP) 타입인 경우, 기판(SUB)의 비표시 영역(NA)에 배치될 수 있다. 게이트 구동 회로(130)는 칩-온 글래스(COG) 타입, 칩-온 필름(COF) 타입 등인 경우 기판에 연결될 수 있다.
한편, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 표시패널(110)의 표시 영역(AA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 서브픽셀(SP)들과 중첩되지 않게 배치될 수도 있고, 서브픽셀(SP)들과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(120)는 표시패널(110)의 일측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(120)는 표시패널(110)의 양측(예: 상측과 하측)에 모두 연결되거나, 표시패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(130)는 표시패널(110)의 일측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(130)는 표시패널(110)의 양측(예: 좌측과 우측)에 모두 연결되거나, 표시패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
디스플레이 컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 또는 데이터 구동 회로(120)와 함께 통합되어 집적 회로로 구현될 수도 있다.
디스플레이 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어 장치일 수 있으며, 또는 타이밍 컨트롤러와 다른 제어 장치일 수도 있고, 또는 제어 장치 내 회로일 수도 있다. 디스플레이 컨트롤러(140)는, IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
디스플레이 컨트롤러(140)는 인쇄 회로 기판(PCB: Printed Circuit Board), 연성 인쇄 회로 기판(FPCB: Flexible Printed Circuit Board) 등을 통해 데이터 구동 회로(120) 및 게이트 구동 회로(130)와 전기적으로 연결될 수 있다.
디스플레이 컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS(Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SPI(Serial Peripheral Interface) 등을 포함할 수 있다.
도 1을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 기판(SUB)의 적어도 일부가 제거된 하나 이상의 오픈 영역(OA: Open Area)을 포함할 수 있다.
오픈 영역(OA)과 적어도 일부가 중첩하는 영역에서 하나 이상의 전자 광학 장치(미도시)가 배치될 수 있다. 하나 이상의 전자 광학 장치는, 일례로, 카메라(이미지 센서) 등의 촬영 장치, 근접 센서 및 조도 센서 등의 감지 센서 등 중 하나 이상을 포함할 수 있다.
예를 들어, 제1 오픈 영역(OA1)의 아래에는 카메라 등의 촬영 장치가 위치할 수 있고, 제2 오픈 영역(OA2)에는 제1 오픈 영역(OA1)의 아래에는 감지 센서가 위치할 수 있다.
전자 광학 장치는 기판(SUB)의 아래에 위치할 수 있으며, 전자 광학 장치는 오픈 영역(OA)과 적어도 일부가 중첩하여 위치할 수 있다.
제1 오픈 영역(OA1)과 제2 오픈 영역(OA2)의 형상은 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다. 제1 오픈 영역(OA1)과 제2 오픈 영역(OA2)의 모양은 같을 수도 있지만, 다를 수도 있다. 제1 오픈 영역(OA1)의 면적은 제2 오픈 영역(OA2)의 면적과 같을 수도 있지만, 다를 수도 있다.
아래에서는, 설명의 편의를 위해, 제1 오픈 영역(OA1)과 제2 오픈 영역(OA2)의 모양이 원형이고, 그 면적이 같은 것으로 보고 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
한편, 하나 이상의 오픈 영역(OA)은 기판(SUB)이 제거된 영역에 위치하며, 이러한 오픈 영역(OA)은 서브픽셀(SP)이 배치되지 않는 비표시 영역(NA)일 수 있다.
표시 영역(AA) 내에 위치하는 오픈 영역(OA)은 “HiAA(Hole in Active Area)” 영역으로도 지칭된다.
기판(SUB) 상에 배치되는 신호 라인들(예: 데이터 라인(DL)들, 게이트 라인(GL)들 등)은 오픈 영역(OA)의 주변을 돌아서(또는 우회하여) 배치될 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는 영상 표시 기능뿐만 아니라 터치 센싱 기능을 더 제공하기 위하여, 터치 센서, 터치 센서를 센싱하여 손가락 또는 펜 등의 터치 오브젝트에 의해 터치가 발생했는지를 검출하거나 터치 위치를 검출하는 터치 센싱 회로를 포함할 수 있다.
터치 센싱 회로는 터치 센서를 구동하고 센싱하여 터치 센싱 데이터를 생성하여 출력하는 터치 구동 회로(160)와, 터치 센싱 데이터를 이용하여 터치 발생을 감지하거나 터치 위치를 검출할 수 있는 터치 컨트롤러(170) 등을 포함할 수 있다.
터치 센서는 다수의 터치 전극들을 포함할 수 있다. 터치 센서는 다수의 터치 전극들과 터치 구동 회로(160)를 전기적으로 연결해주기 위한 다수의 터치 라인을 더 포함할 수 있다.
터치 센서는 표시패널(110)의 외부에 터치 패널 형태로 존재할 수도 있고, 표시패널(110)의 내부에 존재할 수도 있다.
터치 센서가 패널 형태로 표시패널(110)의 외부에 존재하는 경우, 터치 센서는 외장형이라고 한다. 터치 센서가 외장형인 경우, 터치 패널과 표시패널(110)은 별도로 제작되어, 조립 과정에서 결합될 수 있다. 외장형의 터치 패널은 터치 패널용 기판 및 터치 패널용 기판 상의 다수의 터치 전극들 등을 포함할 수 있다.
터치 센서가 표시패널(110)의 내부에 존재하는 경우, 표시패널(110)의 제작 공정 중에 디스플레이 구동과 관련된 신호 라인들 및 전극들 등과 함께 기판(SUB) 상에 터치 센서가 형성될 수 있다.
터치 구동 회로(160)는 다수의 터치 전극들 중 적어도 하나로 터치 구동 신호를 공급하고, 다수의 터치 전극들 중 적어도 하나를 센싱하여 터치 센싱 데이터를 생성할 수 있다.
터치 센싱 회로는 셀프-캐패시턴스(Self-Capacitance) 센싱 방식 또는 뮤추얼-캐패시턴스(Mutual-Capacitance) 센싱 방식으로 터치 센싱을 수행할 수 있다.
터치 센싱 회로가 셀프-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 각 터치 전극과 터치 오브젝트(예: 손가락, 펜 등) 사이에 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다.
셀프-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들 각각은 구동 터치 전극의 역할도 하고, 센싱 터치 전극의 역할도 할 수 있다. 터치 구동 회로(160)는 다수의 터치 전극들의 전체 또는 일부를 구동하고, 다수의 터치 전극들의 전체 또는 일부를 센싱할 수 있다.
터치 센싱 회로가 뮤추얼-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 터치 전극들 사이의 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다.
뮤추얼-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들은 구동 터치 전극들과 센싱 터치 전극들로 나뉜다. 터치 구동 회로(160)는 구동 터치 전극들을 구동하고, 센싱 터치 전극들을 센싱할 수 있다.
터치 센싱 회로에 포함된 터치 구동 회로(160) 및 터치 컨트롤러(170)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다. 또한, 터치 구동 회로(160)와 데이터 구동 회로(120)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다.
표시장치(100)는 디스플레이 구동 회로 및/또는 터치 센싱 회로로 각종 전원을 공급하는 전원 공급 회로 등을 더 포함할 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는 스마트 폰, 태블릿 등의 모바일 단말기이거나 다양한 크기의 모니터나 텔레비전(TV) 등일 수 있으며, 이에 제한되지 않고, 정보나 영상을 표출할 수 있는 다양한 타입, 크기의 디스플레이 장치일 수 있다.
도 2는 본 명세서의 실시예들에 따른 표시패널(110)에서 서브픽셀(SP)의 등가 회로이다.
도 2를 참조하면, 표시패널(110)의 표시 영역(AA)에 배치된 서브픽셀(SP)들 각각은, 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)로 데이터 전압(Vdata)을 전달해주기 위한 스캔 트랜지스터(SCT)와, 한 프레임 동안 일정 전압을 유지해주기 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
구동 트랜지스터(DRT)는 데이터 전압(Vdata)이 인가되는 제1 노드(N1), 발광 소자(ED)와 전기적으로 연결되는 제2 노드(N2), 및 구동 전압 라인(DVL)으로부터 고전위 공통 전압(ELVDD)이 인가되는 제3 노드(N3)를 포함할 수 있다. 구동 트랜지스터(DRT)에서, 제1 노드(N1)는 게이트 노드이고, 제2 노드(N2)는 소스 노드 또는 드레인 노드 중 어느 하나의 노드일 수 있고, 제3 노드(N3)는 상기 소스 노드 또는 드레인 노드 중 다른 하나의 노드일 수 있다.
발광 소자(ED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 애노드 전극(AE)은 각 서브픽셀(SP)에 배치되는 픽셀 전극일 수 있으며, 각 서브픽셀(SP)의 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 캐소드 전극(CE)은 다수의 서브픽셀(SP)에 공통으로 배치되는 공통 전극일 수 있으며, 저전위 공통 전압(ELVSS)이 인가될 수 있다.
예를 들어, 애노드 전극(AE)은 픽셀 전극일 수 있고, 캐소드 전극(CE)은 공통 전극일 수 있다. 이와 반대로, 애노드 전극(AE)은 공통 전극일 수 있고, 캐소드 전극(CE)은 픽셀 전극일 수 있다. 아래에서는, 설명의 편의를 위하여, 애노드 전극(AE)은 픽셀 전극이고, 캐소드 전극(CE)은 공통 전극인 것으로 가정한다.
예를 들어, 발광 소자(ED)는 유기발광 다이오드(OLED), 무기발광 다이오드, 또는 퀀텀닷 발광 소자 등일 수 있다. 이 경우, 발광 소자(ED)가 유기발광 다이오드인 경우, 발광 소자(ED)에서 발광층(EL)은 유기물이 포함된 유기 발광층을 포함할 수 있다.
스캔 트랜지스터(SCT)는, 게이트 라인(GL)을 통해 인가되는 게이트 신호인 스캔 신호(SCAN)에 의해 온-오프가 제어된다. 스캔 트랜지스터(SCT)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이의 전기적 연결을 스위칭 할 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.
각 서브픽셀(SP)은 도 2에 도시된 바와 같이, 두 개의 트랜지스터(DRT, SCT)와 한 개의 캐패시터(Cst)를 포함하는 2T(Transistor) 1C(Capacitor) 구조를 가질 수 있으며, 경우에 따라서, 한 개 이상의 트랜지스터를 더 포함하거나, 한 개 이상의 캐패시터를 더 포함할 수 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재할 수 있는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 각각은 n 타입 트랜지스터이거나, p 타입 트랜지스터일 수 있다.
각 서브픽셀(SP) 내 회로 소자들(특히, 발광 소자(ED))은 외부의 수분이나 산소 등에 취약하기 때문에, 외부의 수분이나 산소가 회로 소자들(특히 발광 소자(ED))로 침투하는 것을 방지하기 위한 봉지층(ENCAP)이 표시패널(110)에 배치될 수 있다. 봉지층(ENCAP)은 발광 소자(ED)들을 덮는 형태로 배치될 수 있다.
도 3은 본 명세서의 실시예들에 따른 표시패널(110)에서 표시 영역(AA)의 단면도이다.
도 3을 참조하면, 기판(SUB)은 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)을 포함할 수 있다. 층간 절연막(IPD)은 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 위치할 수 있다. 기판(SUB)을 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)으로 구성함으로써, 수분 침투를 방지할 수 있다. 예를 들어, 제1 기판(SUB1) 및 제2 기판(SUB2)은 폴리이미드(Polyimide, PI) 기판일 수 있다. 제1 기판(SUB1)을 1차 PI 기판이라고 하고, 제2 기판(SUB2)을 2차 PI 기판이라고 할 수 있다.
도 3을 참조하면, 기판(SUB) 상에는, 구동 트랜지스터(DRT) 등의 트랜지스터를 형성하기 위한 각종 패턴들(ACT, SD1, GATE), 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0) 및 각종 금속 패턴(TM, GM, ML1, ML2)이 배치될 수 있다.
도 3을 참조하면, 제2 기판(SUB2) 상에 멀티 버퍼층(MBUF)이 배치될 수 있고, 멀티 버퍼층(MBUF) 상에 제1 액티브 버퍼층(ABUF1)이 배치될 수 있다.
제1 액티브 버퍼층(ABUF1) 상에 제1 금속층(ML1) 및 제2 금속층(ML2)이 배치될 수 있다. 여기서, 제1 금속층(ML1) 및 제2 금속층(ML2)은 빛을 쉴딩하는 라이트 쉴드 층(Light Shield Layer, LS)일 수 있다.
제1 금속층(ML1) 및 제2 금속층(ML2) 상에 제2 액티브 버퍼층(ABUF2)이 배치될 수 있다. 제2 액티브 버퍼층(ABUF2) 상에 구동 트랜지스터(DRT)의 액티브 층(ACT)이 배치될 수 있다.
게이트 절연막(GI)이 액티브 층(ACT)을 덮으면서 배치될 수 있다.
게이트 절연막(GI) 상에 구동 트랜지스터(DRT)의 게이트 전극(GATE)이 배치될 수 있다. 이 때, 구동 트랜지스터(DRT)의 형성 위치와 다른 위치에서, 구동 트랜지스터(DRT)의 게이트 전극(GATE)과 함께, 게이트 물질 층(GM)이 게이트 절연막(GI) 상에 배치될 수 있다.
제1 층간 절연막(ILD1)이 게이트 전극(GATE) 및 게이트 물질 층(GM)을 덮으면서 배치될 수 있다. 제1 층간 절연막(ILD1) 상에 금속패턴(TM)이 배치될 수 있다. 금속패턴(TM)은 구동 트랜지스터(DRT)의 형성 위치와 다른 곳에 위치할 수 있다. 제2 층간 절연막(ILD2)이 제1 층간 절연막(ILD1) 상의 금속패턴(TM)을 덮으면서 배치될 수 있다.
제2 층간 절연막(ILD2) 상에 2개의 제1 소스-드레인 전극 패턴(SD1)이 배치될 수 있다. 2개의 제1 소스-드레인 전극 패턴(SD1) 중 하나는 구동 트랜지스터(DRT)의 소스 노드이고, 나머지 하나는 구동 트랜지스터(DRT)의 드레인 노드이다.
2개의 제1 소스-드레인 전극 패턴(SD1)은, 제2 층간 절연막(ILD2), 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 컨택홀을 통해, 액티브 층(ACT)의 일측과 타측에 전기적으로 연결될 수 있다.
한편, 도 3을 참조하면, 제2 층간 절연막(ILD2)은, 제2-1 층간 절연막(ILD2-1)과 제2-2 층간 절연막(ILD2-2)을 포함할 수 있다. 제2-1 층간 절연막(ILD2-1)은 금속패턴(TM)을 덮으면서 위치할 수 있다. 제2-2 층간 절연막(ILD2-2)은 제2-1 층간 절연막(ILD2-1) 상에 위치할 수 있다.
액티브 층(ACT)에서 게이트 전극(GATE)과 중첩되는 부분은 채널 영역이다. 2개의 제1 소스-드레인 전극 패턴(SD1) 중 하나는 액티브 층(ACT)에서 채널 영역의 일측과 연결될 수 있고, 2개의 제1 소스-드레인 전극 패턴(SD1) 중 나머지 하나는 액티브 층(ACT)에서 채널 영역의 타 측과 연결될 수 있다.
패시베이션 층(PAS0)이 2개의 제1 소스-드레인 전극 패턴(SD1)을 덮으면서 배치된다. 패시베이션층(PAS0) 상에 평탄화층(PLN)이 배치될 수 있다. 평탄화층(PLN)은 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)을 포함할 수 있다.
패시베이션층(PAS0) 상에 제1 평탄화층(PLN1)이 배치될 수 있다.
제1 평탄화층(PLN1) 상에 제2 소스-드레인 전극 패턴(SD2)이 배치될 수 있다. 제2 소스-드레인 전극 패턴(SD2)은 제1 평탄화층(PLN1)의 컨택홀을 통해 2개의 제1 소스-드레인 전극 패턴(SD1) 중 하나(도 2의 서브픽셀(SP)내 구동 트랜지스터(DRT)의 제2 노드(N2)와 대응됨)와 연결될 수 있다.
제2 평탄화층(PLN2)은 제2 소스-드레인 전극 패턴(SD2)을 덮으면서 배치될 수 있다. 제2 평탄화층(PLN2) 위에 발광 소자(ED)가 배치될 수 있다.
발광 소자(ED)의 적층 구조를 살펴보면, 애노드 전극(AE)의 제2 평탄화층(PLN2) 상에 배치될 수 있다. 애노드 전극(AE)이 제2 평탄화층(PLN2)의 컨택홀을 통해 제2 소스-드레인 전극 패턴(SD2)과 전기적으로 연결될 수 있다.
뱅크(BANK)가 애노드 전극(AE)의 일부를 덮으면서 배치될 수 있다. 서브픽셀(SP)의 발광 영역(EA)에 대응되는 뱅크(BANK)의 일부가 오픈될 수 있다.
애노드 전극(AE)의 일부가 뱅크(BANK)의 개구부(오픈 된 부분)로 노출될 수 있다. 발광층(EL)이 뱅크(BANK)의 측면과뱅크(BANK)의 개구부(오픈 된 부분)에 위치할 수 있다. 발광층(EL)의 전체 또는 일부는 인접한 뱅크(BANK) 사이에 위치할 수 있다.
뱅크(BANK)의 개구부에서, 발광층(EL)은 애노드 전극(AE)과 접촉할 수 있다. 발광층(EL) 상에 캐소드 전극(CE)이 배치될 수 있다.
애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)에 의해 발광 소자(ED)가 형성될 수 있다. 발광층(EL)은 유기막을 포함할 수 있다.
전술한 발광 소자(ED) 상에 봉지층(ENCAP)이 배치될 수 있다.
봉지층(ENCAP)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 봉지층(ENCAP)은 제1 봉지층(PAS1), 제2 봉지층(PCL) 및 제3 봉지층(PAS2)을 포함할 수 있다.
예를 들어, 제1 봉지층(PAS1) 및 제3 봉지층(PAS2)은 무기막이고, 제2 봉지층(PCL)은 유기막일 수 있다. 제1 봉지층(PAS1), 제2 봉지층(PCL) 및 제3 봉지층(PAS2) 중에서 제2 봉지층(PCL)은 가장 두꺼울 수 있다. 이에 따르면, 제2 봉지층(PCL)은 평탄화 층 역할을 할 수 있다. 제1 봉지층(PAS1)은 제1 무기 봉지층이라고도 하고, 제2 봉지층(PCL)은 유기 봉지층이라고도 하며, 제3 봉지층(PAS2)은 제2 무기 봉지층이라고도 한다.
제1 봉지층(PAS1)은 캐소드 전극(CE) 상에 배치되고, 발광 소자(ED)와 가장 인접하게 배치될 수 있다. 제1 봉지층(PAS1)은 저온 증착이 가능한 무기 절연 재질로 형성될 수 있다. 예를 들어, 제1 봉지층(PAS1)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3) 등일 수 있다. 제1 봉지층(PAS1)은 저온 분위기에서 증착되기 때문에, 증착 공정 시, 제1 봉지층(PAS1)은 고온 분위기에 취약한 유기물을 포함하는 발광층(EL)이 손상되는 것을 방지할 수 있다.
제2 봉지층(PCL)은 제1 봉지층(PAS1)보다 작은 면적으로 형성될 수 있다. 이 경우, 제2 봉지층(PCL)은 제1 봉지층(PAS1)의 양 끝단을 노출시키도록 형성될 수 있다. 제2 봉지층(PCL)은 표시장치(100)의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충 역할을 하며, 평탄화 성능을 강화하는 역할을 할 수도 있다. 예를 들어, 제2 봉지층(PCL)은 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌, 또는 실리콘옥시카본(SiOC) 등일 수 있으며, 유기 절연 재질로 형성될 수 있다. 예를 들어, 제2 봉지층(PCL)은 잉크젯 방식을 통해 형성될 수도 있다.
제3 봉지층(PAS2)은 제2 봉지층(PCL)이 형성된 기판(SUB) 상에 제2 봉지층(PCL) 및 제1 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 봉지층(PAS2)은 외부의 수분이나 산소가 제1 봉지층(PAS1) 및 제2 봉지층(PCL)으로 침투하는 것을 최소화하거나 차단할 수 있다. 예를 들어, 제3 봉지층(PAS2)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3) 등과 같은 무기 절연 재질로 형성된다.
도 3을 참조하면, 터치 센서(TS)가 표시패널(110)에 내장되는 타입인 경우, 봉지층(ENCAP) 상에 터치 센서(TS)가 배치될 수 있다. 터치 센서 구조에 대하여 상세하게 설명하면 아래와 같다.
봉지층(ENCAP) 상에 터치 버퍼막(T-BUF)이 배치될 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치될 수 있다.
터치 센서(TS)는 서로 다른 층에 위치하는 터치 센서 메탈들(TSM)과 브릿지 메탈(BRG)을 포함할 수 있다.
터치 센서 메탈들(TSM)과 브릿지 메탈(BRG) 사이에는 터치 층간 절연막(T-ILD)이 배치될 수 있다.
예를 들어, 터치 센서 메탈들(TSM)이 서로 인접하게 배치되는 제1 터치 센서 메탈(TSM), 제2 터치 센서 메탈(TSM) 및 제3 터치 센서 메탈(TSM)을 포함할 수 있다. 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM) 사이에 제3 터치 센서 메탈(TSM)이 있고, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 서로 전기적으로 연결되어야 할 때, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 다른 층에 있는 브릿지 메탈(BRG)을 통해 전기적으로 서로 연결될 수 있다. 브릿지 메탈(BRG)은 터치 층간 절연막(T-ILD)에 의해 제3 터치 센서 메탈(TSM)과 절연될 수 있다.
표시패널(110)에 터치 센서(TS)가 형성될 때, 공정에 이용되는 약액(현상액 또는 식각액 등)이 유입되거나 또는 외부로부터 수분이 유입될 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치됨으로써, 터치 센서(TS)의 제조 공정 시 약액이나 수분 등이 유기물을 포함하는 발광층(EL)으로 침투하는 것이 방지될 수 있다. 이에 따라, 터치 버퍼막(T-BUF)은 약액 또는 수분에 취약한 발광층(EL)이 손상되는 것을 방지할 수 있다.
터치 버퍼막(T-BUF)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해, 일정 온도(예: 100도(℃)) 이하의 저온에서 형성 가능하고 1~3의 저유전율을 가지는 유기 절연 재질로 형성된다. 예를 들어, 터치 버퍼막(T-BUF)은 아크릴 계열, 에폭시 계열 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 표시장치(100)의 휘어짐에 따라, 봉지층(ENCAP)이 손상될 수 있고, 터치 버퍼막(T-BUF) 상에 위치하는 터치 센서 메탈이 깨질 수 있다. 표시장치(100)가 휘어지더라도, 유기 절연 재질로 평탄화 성능을 가지는 터치 버퍼막(T-BUF)은 봉지층(ENCAP)의 손상 및/또는 터치 센서(TS)를 구성하는 메탈(TSM, BRG)의 깨짐 현상을 방지해줄 수 있다.
보호층(PAC)이 터치 센서(TS)를 덮으면서 배치될 수 있다. 보호층(PAC)은 유기 절연막일 수 있다.
도 4는 오픈 영역(OA)을 구체적으로 설명하기 위한 도면이다.
도 4를 참조하면, 기판(SUB)은 절단 라인(Trimming Line)을 따라 절단되고, 절단된 영역은 오픈 영역(OA)을 형성한다.
기판(SUB) 상에서 오픈 영역(OA)의 주변에는 베젤 영역(HiAA Bezel Area)이 위치한다. 베젤 영역에는 서브픽셀이 배치되지 않고, 베젤 영역은 오픈 영역(OA)과 마찬가지로 비표시 영역(NA)일 수 있다.
베젤 영역은 절단 라인을 따라 발생할 수 있는 투습을 막고, 오픈 영역(OA)을 형성하는 과정에서 발생할 수 있는 미세 크랙이 표시 영역(AA)까지 침투하는 것을 막기 위해 구성될 수 있다.
도 5는 도 4의 HiAA 베젤 영역을 I-I' 라인을 따라 절단한 단면도이다.
도 5를 참조하면, HiAA 베젤 영역(아래에서는 베젤 영역으로 약칭함)에는 기판(SUB) 상에 요철 패턴(500)이 위치할 수 있다.
요철 패턴(500)은 유기절연층(예: ILD2-2, PLN1, PLN2 등)의 적어도 일부를 제거하여 형성할 수 있다.
요철 패턴(500) 상에는 발광층(EL)이 위치할 수 있으며, 발광층(EL)은 요철 패턴(500) 상에서 단속적으로 위치한다. 즉, 요철 패턴(500)에 의해 발광층(EL)은 끊어진다. 요철 패턴(500)은 발광층을 끊어주는 기능을 수행하므로, 요철 패턴(500)은 분리기(Separator)로도 지칭된다.
베젤 영역에서 발광층(EL) 상에는 제1 봉지층(PAS1)이 위치한다. 제1 봉지층(PAS1)은 요철 패턴(500)의 골(Valley)을 채울 수 있다.
한편, 베젤 영역에는 내측 댐(DMI: Inner DAM)이 위치할 수 있으며, 내측 댐(DMI)은 적어도 하나의 댐 구조물을 포함할 수 있다. 내측 댐(DMI)은 제2 봉지층(PCL)의 넘침 방지를 위해 베젤 영역에 배치될 수 있다.
내측 댐(DMI)은 요철 패턴(500)의 사이에 위치할 수 있다. 내측 댐(DMI)에 의해, 요철 패턴(500)은 내측 요철 패턴(510)과 외측 요철 패턴(520)으로 구분될 수 있다.
내측 요철 패턴(510)은 내측 댐(DMI)으로부터 표시 영역(AA) 방향에 위치한다. 외측 요철 패턴(520)은 내측 댐(DMI)으로부터 오픈 영역(OA) 방향에 위치한다.
전자 광학 장치(530)는 오픈 영역(OA)의 적어도 일부와 중첩하여 위치할 수 있다.
한편, 도 5를 참조하면 베젤 영역은 제1 서브 영역(SA1: Sub Area 1)과, 제1 서브 영역(SA1)으로부터 오픈 영역(OA) 방향에 위치하는 제2 서브 영역(SA2: Sub Area 2)을 포함할 수 있다.
제1 서브 영역(SA1)에는 터치 센싱을 위한 적어도 하나의 터치 센서(TS)가 위치할 수 있다. 이러한 터치 센서(TS)는 보호층(PAC)에 덮일 수 있다.
제2 서브 영역(OA2)에는 상술한 요철 패턴(500)과 내측 댐(DMI)이 배치될 수 있다. 보호층(PAC)은 제1 서브 영역(SA1)으로부터 제2 서브 영역(SA2)의 적어도 일부까지 연장될 수 있다.
보호층(PAC)의 일측 끝단은 내측 댐(DMI) 상에 위치할 수 있다.
한편, 보호층(PAC)은, 오픈 영역(OA)까지 연장되지 않는 것이 바람직하다. 보호층(PAC)은 유기물을 포함하므로, 보호층(PAC)은 투습의 경로가 될 수 있다. 따라서, 보호층(PAC)의 일측 끝단은 제1 서브 영역(SA1)에 위치하거나, 도 5에서와 같이 내측 댐(DMI) 상에 위치할 수 있다. 경우에 따라, 보호층(PAC)의 일측 끝단은 외측 요철 패턴(520) 상에 위치하되, 보호층(PAC) 오픈 영역(OA)은 서로 이격되어 있을 수 있다.
도 6은 본 명세서의 실시예들에 따른 요철 패턴을 더욱 자세히 나타낸 도면이다.
도 6을 참조하면, 본 명세서의 실시예들에 따른 요철 패턴은 산(mountain; 610)과 골(Valley; 620)을 포함한다.
요철 패턴의 산(610)은 적어도 하나의 유기절연층을 포함할 수 있다. 예를 들어, 도 6을 참조하면 산(610)은 유기물을 포함하는 층간 절연막(ILD) 또는 평탄화층(PLN)을 포함할 수 있다.
층간 절연막(ILD)은 전술한 제1 층간 절연막(ILD1), 제2-1 층간 절연막(ILD2-1) 및 제2-2 층간 절연막(ILD2-2) 중 하나 이상을 포함할 수 있다. 평탄화층(PLN)은 전술한 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2) 중 하나 이상을 포함할 수 있다.
산(610)과 골(620)이 반복됨으로 인해, 발광층(EL)이 끊어진다. 이에 따라, 골(620)에는 잔여 발광층(ELD)이 위치할 수 있다.
유기물을 포함하는 발광층(EL)은 투습의 경로가 될 수 있으나, 요철 패턴을 통해 발광층(EL)을 끊어줌으로써, 투습으로 인한 표시품질의 불량 발생을 방지한다.
한편, 이러한 요철 패턴은 멀티 버퍼층(MBUF), 액티브 버퍼층(ABUF) 및/또는 게이트 절연막(GI) 상에 형성되는 것일 수 있다. 이러한 멀티 버퍼층(MUBF), 액티브 버퍼층(ABUF) 및 게이트 절연막(GI)은 무기물을 포함하는 무기 절연막으로 형성될 수 있다.
이러한 무기 절연막은 크랙의 전달 통로로서 기능할 수 있다. 기판의 적어도 일부를 제거하여 오픈 영역을 형성하는 과정에서 크랙이 발생할 경우, 크랙은 무기 절연막을 통해 표시 영역까지 쉽게 침투할 수 있다. 이에 대한 해결이 요구되는 실정이다.
도 7은 본 명세서의 실시예들에 따른 표시장치에서 HiAA 베젤 영역의 적어도 일부 영역에서 무기 절연막을 제거한 도면이다.
도 7을 참조하면, 베젤 영역에는 내측 댐(DMI)의 외측에서 무기 절연막(예: BUF, GI 등)을 제거함으로써 저지대 영역(710)이 위치할 수 있다.
저지대 영역(710)에서는 투습을 막기 위해 유기 절연막이 제거될 수 있고, 크랙의 전파를 막기 위해 무기 절연막이 제거될 수 있다.
저지대 영역(710)에서는 발광층(EL)이 기판(SUB)에 접촉할 수 있다. 발광층(EL) 상에는 제1 봉지층(PAS1)이 위치한다.
한편, 내측 요철 패턴(510)에 의해, 절단 라인으로부터 발광층(EL)을 통해 수분이 유입되더라도 수분이 표시 영역까지 도달하지 않는다. 이에 따라, 표시 품질이 더욱 개선될 수 있다.
도 8은 본 명세서의 실시예들에 따른 표시패널(110)에서 표시 영역(AA)과, 벤딩 영역(BA; Bending Area) 및 패드 영역(PA: Pad Area)을 나타낸 도면이다.
도 8을 참조하면, 본 명세서의 실시예들에 따른 표시패널(110)은 표시 영역(AA)과, 표시 영역(AA) 주변의 비표시 영역을 포함한다.
비표시 영역은, 오픈 영역(OA1, OA2), 베젤 영역과, 벤딩 영역(BA), 패드 영역(PA) 등을 포함할 수 있다. 전술한 HiAA 베젤 영역은 도 8에서 생략되었다.
먼저 표시 영역(AA)에는, 영상을 표시하기 위한 다수의 서브픽셀들이 위치한다. 또한, 표시 영역(AA)에는 하나 이상의 신호 라인(SL)이 배치된다.
이러한 신호 라인(SL)은, 서브픽셀에 데이터 신호를 공급하는 데이터 라인과, 서브픽셀에 게이트 신호를 공급하는 게이트 신호를 포함할 수 있다.
한편, 도 8에 도시된 신호 라인(SL)은 표시패널(110)에 내재된 터치 센서를 포함하는 것일 수 있다. 예를 들어, 신호 라인(SL)에는 터치 구동 회로에서 출력된 터치 구동 신호(Touch Driving Signal)가 입력될 수 있다.
아래에서는, 신호 라인(SL)은 서브픽셀에 데이터 신호를 공급하는 데이터 라인인 것으로 가정하고 설명하지만, 이에 제한되지는 않는다.
도 8을 참조하면, 표시 영역(AA) 주변에는 베젤 영역이 위치한다. 예를 들어, 표시 영역(AA)의 상측에는 탑 베젤(Top Bezel)이 위치할 수 있고, 표시 영역(AA)의 좌측에는 좌측 베젤(Left bezel)이 위치할 수 있으며, 표시 영역(AA)의 우측에는 우측 베젤(Right Bezel)이 위치할 수 있고, 표시 영역(AA)의 하측에는 하측 베젤(Bottom Bezel)이 위치할 수 있다.
예를 들어, 좌측 베젤 영역 및/또는 우측 베젤 영역에는, 게이트 구동 회로가 게이트 인 패널(GIP) 타입으로 배치되거나, 게이트 구동 회로가 칩-온 글래스(COG) 타입, 칩-온 필름(COF) 타입 등으로 배치될 수 있다.
상측 베젤 영역 및/또는 하측 베젤 영역에는, 데이터 구동 회로가 테이프 오토메티드 본딩(TAB) 방식으로 표시패널(110)과 연결될 수 있다. 또는, 패드부(PAD)에서, 데이터 구동 회로가 칩-온 글래스(COG) 방식, 칩-온 패널(COP) 방식으로 표시패널(110)과 연결될 수 있다. 또는, 데이터 구동 회로가 칩-온 필름(COF) 방식으로 구현되어 베젤 영역에서 표시패널(110)과 연결될 수 있다.
도 8에서는 벤딩 영역(BA)과 패드 영역(PA)을 구분하기 위해 하측 베젤(Bottom Bezel)과 구분하여 표시하였다. 그러나, 벤딩 영역(BA)과 패드 영역(PA)은 하측 베젤(Bottom Bezel)에 포함되는 것일 수 있다. 본 명세서에서는, 설명의 편의를 위해, 하측 베젤(Bottom Bezel)과 벤딩 영역(BA)을 구분하여 설명하지만, 본 명세서의 실시예들에 따른 표시장치가 이에 제한되는 것은 아니다.
도 8을 참조하면, 하측 베젤(Bottom Bezel)의 아래에는, 벤딩 영역(BA)과 패드부(PAD)가 위치하는 패드 영역(PA)이 위치할 수 있다.
표시패널(110)을 구성하는 기판은 벤딩 영역(BA)에서 벤딩되어, 패드 영역(PA)이 표시 영역(AA)의 배면 방향에 위치한다.
벤딩 영역(BA)에는, 패드부(PAD)와 신호 라인(SL)을 전기적으로 연결하기 위한 다수의 링크 라인(LL)들이 배치된다.
다수의 링크 라인(LL)들은, 벤딩 영역(BA)에서는 벤딩 축을 기준으로 벤딩 축과 수직 방향으로 배치된다. 다수의 링크 라인(LL)들은, 벤딩 영역(BA)의 상측 및 하측 중 적어도 일측에서, 상기 수직 방향으로부터 기울어진 사선 방향으로 배치될 수 있다.
패드부(PAD)는 외부에서 입력된 신호를 신호 라인(SL)으로 전달하거나, 신호 라인(SL)에서 입력된 신호를 외부로 전달하기 위한 적어도 하나의 핀을 포함할 수 있다.
예를 들어, 신호 라인(SL)이 데이터 라인이라면, 패드부(PAD)는 데이터 구동 회로와 연결되고, 패드부는 다수의 링크 라인(LL)들을 통해 표시 영역(AA)의 데이터 라인들과 전기적으로 연결된다.
데이터 구동 회로가 칩-온 패널(COP) 방식으로 위치하는 경우, 데이터 구동 회로는 패드부(PAD) 상에 위치할 수 있다.
도 9는 본 명세서의 실시예들에 따른 표시장치에서 도 8의 II-II'을 따라 절단한 단면도이다.
기판(SUB) 상에 위치하는 멀티 버퍼층(MBUF)과 층간 절연막(ILD) 등의 무기 절연막 층은, 하나의 레이어로 간단하게 표현되었다. 해당 레이어에는, 전술한 액티브 버퍼층(ABUF)이 더 포함될 수 있다.
이러한 무기 절연막 층은, 하측 베젤(Bottom Bezel)의 적어도 일부 영역 상에 위치한다. 무기 절연막 층은, 벤딩 영역(BA)과 중첩되지 않을 수 있다. 무기 절연막 층의 특성상, 벤딩 영역(BA)과 중첩하여 위치할 경우 무기 절연막 층이 응력을 받아 무기 절연막 층에 미세 크랙이 발생할 우려가 있다. 이에 따르면, 무기 절연막 층으로 수분 등이 유입될 수 있고, 유입된 수분이 표시 영역(AA)까지 투습할 수 있다. 이에 의해, 표시 영역(AA)에서 표시 품질이 불량해지는 문제가 발생할 수 있기 때문에, 무기 절연막 층은 벤딩 영역(BA)과 중첩되지 않게 배치되는 것이 바람직할 수 있다.
한편, 하측 베젤(Bottom Bezel) 영역에는 외측 댐(DMO: Outer Dam)이 위치할 수 있다. 이러한 외측 댐(DMO)은, 하나 이상의 댐 구조물을 포함할 수 있다.
외측 댐(DMO)을 구성하는 댐 구조물은, 일례로, 평탄화층(PLN)과 뱅크(BANK), 스페이서(SPC)를 포함하는 3중층 구조로 이루어질 수 있다.
외측 댐(DMO)은 표시 영역(AA)에 위치하는 제2 봉지층(PCL)이 벤딩 영역(BA)까지 넘치는 것을 막기 위해 구성될 수 있다.
도 9를 참조하면, 제1 봉지층(PAS1)과 제3 봉지층(PAS2)은, 표시 영역(AA)에서 연장되어, 외측 댐(DMO)의 댐 구조물 상에 위치할 수 있다.
제2 봉지층(PAS2) 상에는 터치 센서(TS)가 표시 영역(AA)에서 내측 댐(DMI) 너머의 영역까지 연장된다. 터치 센서(TS)는 컨택홀을 통해 링크 라인(LL)과 연결될 수 있다. 터치 센서(TS)와 링크 라인(LL)이 연결되는 영역에 위치하는 컨택홀은, 제2 평탄화층(PLN2)에 형성된 컨택홀일 수 있다.
터치 센서(TS) 상에는 보호층(PAC)이 위치하며, 이러한 보호층(PAC)은 표시 영역(AA)과 베젤 영역의 적어도 일부 영역에 위치할 수 있다.
도 9를 참조하면, 제2 봉지층(PCL1) 상에 위치하는 보호층(PAC)은 표시 영역(AA)에서 하측 베젤(Bottom Bezel)로 연장되면서 단차를 가질 수 있다.
도 10은 본 명세서의 실시예들에 따른 표시장치에서 도 8의 III-III'을 따라 절단한 단면도이다.
도 10을 참조하면, 본 명세서의 실시예들에 따른 표시장치는 좌측 베젤 영역 또는 우측 베젤 영역에서, 보호층(PAC)이 외측 댐(DMO) 너머까지 연장되어 배치될 수 있다. 보호층(PAC)의 끝단과 기판(SUB)의 끝단이 좌측 베젤 영역 및/또는 우측 베젤 영역에서, 일치할 수 있다.
외측 댐(DMO)의 외측에는 터치 구동 회로와 다수의 터치 센서(TS)들을 전기적으로 연결해주기 위해 구성되는 터치 라인(TL)이 위치할 수 있다. 보호층(PAC)은 터치 라인(TL)을 덮으면서 배치될 수 있다.
이에 따라, 본 명세서의 실시예들에 따른 표시장치는 투습 및 크랙으로부터 강건한 표시장치를 제공할 수 있다.
이상에서 설명한 본 명세서의 실시예들을 간략하게 설명하면 아래와 같다.
본 명세서의 실시예들은, 기판(SUB), 상기 기판(SUB)의 적어도 일부가 제거된 오픈 영역(OA), 상기 오픈 영역(OA)의 주변에 위치하며, 발광 소자(ED)와 상기 발광 소자(ED)를 구동하기 위한 적어도 하나의 트랜지스터(예: 구동 트랜지스터(DRT))를 포함하는 하나 이상의 서브픽셀(SP)이 위치하고, 상기 발광 소자(ED)를 덮는 하나 이상의 봉지층(ENCAP)과, 상기 봉지층(ENCAP) 상에 위치하는 보호층(PAC)이 위치하는 표시 영역(AA), 및 상기 표시 영역(AA)과 상기 오픈 영역(OA)의 사이에 위치하며, 상기 기판(SUB) 상에 위치하는 적어도 하나의 유기 절연막층(예: 층간 절연막(ILD), 평탄화층(PLN) 등)이 제거되어 형성되는 요철 패턴(500)이 위치하고, 상기 보호층(PAC)이 상기 오픈 영역(OA)의 테두리(도 5와 도 7의 Inner Trimming Line에 대응함)로부터 이격되어 상기 봉지층(ENCAP) 상에 위치하는 베젤 영역(HiAA Bezel Area)을 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 발광 소자(ED)는 유기물을 포함하는 발광층(EL)을 포함하고, 상기 발광층(EL)의 적어도 일부는 상기 베젤 영역까지 연장되어 상기 요철 패턴(500) 상에서 끊어지고, 상기 요철 패턴(500)의 골(620)에는 잔여 발광층(ELD)이 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 하나 이상의 봉지층(ENCAP)은 상기 발광층(EL)과 접하는 무기 봉지층(PAS1)을 포함하고, 상기 무기 봉지층(PAS1)은 상기 잔여 발광층(ELD)을 덮는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 베젤 영역에는 적어도 하나의 댐 구조물(도 5와 도 7의 내측 댐(DMI)의 댐 구조물에 대응함)이 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 요철 패턴(500)은 내측 요철 패턴(510)과 외측 요철 패턴(520)을 포함하고, 상기 댐 구조물은 상기 내측 요철 패턴(510)과 상기 외측 요철 패턴(520)의 사이에 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 표시 영역(AA)에는, 상기 기판(SUB) 상에 위치하며 상기 적어도 하나의 유기 절연막층(예: 층간 절연막(ILD), 평탄화층(PLN) 등)의 아래에 위치하는 하나 이상의 무기 절연막(예: 멀티 버퍼층(MBUF), 액티브 버퍼층(ABUF), 게이트 절연막(GI) 등) 이 위치하고, 상기 하나 이상의 무기 절연막은 상기 댐 구조물과 상기 오픈 영역의 사이의 영역에서 제거되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 보호층(PAC)의 일측 끝단은 상기 댐 구조물 상에 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 하나 이상의 봉지층(ENCAP)은 유기물을 포함하는 유기 봉지층(PCL)을 포함하고, 상기 댐 구조물은 상기 유기 봉지층(PCL)의 넘침 방지를 위해 상기 베젤 영역에 배치되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 요철 패턴(500)이 위치하는 영역과 상기 오픈 영역(OA)의 사이의 영역 중 적어도 일부 영역에서, 상기 발광층(EL)은 상기 기판(SUB)에 접촉하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 하나 이상의 봉지층(ENCAP) 중 상기 발광층(EL)과 접촉하는 무기 봉지층(PAS1)은 상기 오픈 영역(OA)까지 연장되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 오픈 영역(OA)의 적어도 일부와 중첩하여 위치하는 전자 광학 장치(530)를 더 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 기판(SUB) 상에 위치하며, 상기 하나 이상의 봉지층(ENCAP)과 상기 보호층(PAC) 사이에 위치하는 다수의 터치 센서(TS)들, 상기 기판(SUB) 상에 위치하며, 상기 다수의 터치 센서(TS)들 중 적어도 하나의 터치 센서(TS)에 터치 센싱을 위한 터치 구동 신호를 전달하기 위해 구성되는 하나 이상의 터치 라인(TL), 및 상기 적어도 하나의 터치 센서(TS)를 센싱하는 터치 센싱 회로를 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 다수의 터치 센서(TS)들 중 적어도 하나의 터치 센서(TS)는 상기 베젤 영역에 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 보호층(PAC)은 상기 하나 이상의 터치 라인(TL)을 덮는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 요철 패턴(500)은 상기 적어도 하나의 트랜지스터를 형성하기 위한 층간 절연막(ILD)을 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 요철 패턴(500)은 상기 적어도 하나의 트랜지스터를 덮는 평탄화층(PLN)을 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 보호층(PAC)의 일측 끝단은 상기 요철 패턴(500) 상에 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 보호층(PAC)의 끝단과 상기 기판의 끝단은 일치하는 표시장치(100)를 제공할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동 회로 130: 게이트 구동 회로
140: 디스플레이 컨트롤러 150: 호스트 시스템
160: 터치 구동 회로 170: 터치 컨트롤러
500: 요철 패턴 510: 내측 요철 패턴
520: 외측 요철 패턴 530: 전자 광학 장치
710: 저지대 영역
120: 데이터 구동 회로 130: 게이트 구동 회로
140: 디스플레이 컨트롤러 150: 호스트 시스템
160: 터치 구동 회로 170: 터치 컨트롤러
500: 요철 패턴 510: 내측 요철 패턴
520: 외측 요철 패턴 530: 전자 광학 장치
710: 저지대 영역
Claims (19)
- 기판;
상기 기판의 적어도 일부가 제거된 오픈 영역;
상기 오픈 영역의 주변에 위치하며, 발광 소자와 상기 발광 소자를 구동하기 위한 적어도 하나의 트랜지스터를 포함하는 하나 이상의 서브픽셀이 위치하고, 상기 발광 소자를 덮는 하나 이상의 봉지층과, 상기 봉지층 상에 위치하는 보호층이 위치하는 표시 영역; 및
상기 표시 영역과 상기 오픈 영역의 사이에 위치하며, 상기 기판 상에 위치하는 적어도 하나의 유기 절연막층이 제거되어 형성되는 요철 패턴이 위치하고, 상기 보호층이 상기 오픈 영역의 테두리로부터 이격되어 상기 봉지층 상에 위치하는 베젤 영역을 포함하는 표시장치.
- 제1항에 있어서,
상기 발광 소자는 유기물을 포함하는 발광층을 포함하고,
상기 발광층의 적어도 일부는 상기 베젤 영역까지 연장되어 상기 요철 패턴 상에서 끊어지고, 상기 요철 패턴의 골에는 잔여 발광층이 위치하는 표시장치.
- 제2항에 있어서,
상기 하나 이상의 봉지층은 상기 발광층과 접하는 무기 봉지층을 포함하고,
상기 무기 봉지층은 상기 잔여 발광층을 덮는 표시장치.
- 제2항에 있어서,
상기 베젤 영역에는 적어도 하나의 댐 구조물이 위치하는 표시장치.
- 제4항에 있어서,
상기 요철 패턴은 내측 요철 패턴과 외측 요철 패턴을 포함하고,
상기 댐 구조물은 상기 내측 요철 패턴과 상기 외측 요철 패턴의 사이에 위치하는 표시장치.
- 제4항에 있어서,
상기 댐 구조물은 상기 요철 패턴과 상기 오픈 영역의 사이에 위치하는 표시장치.
- 제6항에 있어서,
상기 표시 영역에는, 상기 기판 상에 위치하며 상기 적어도 하나의 유기 절연막층의 아래에 위치하는 하나 이상의 무기 절연막이 위치하고,
상기 하나 이상의 무기 절연막은 상기 댐 구조물과 상기 오픈 영역의 사이의 영역에서 제거되는 표시장치.
- 제4항에 있어서,
상기 보호층의 일측 끝단은 상기 댐 구조물 상에 위치하는 표시장치.
- 제4항에 있어서,
상기 하나 이상의 봉지층은 유기물을 포함하는 유기 봉지층을 포함하고,
상기 댐 구조물은 상기 유기 봉지층의 넘침 방지를 위해 상기 베젤 영역에 배치되는 표시장치.
- 제2항에 있어서,
상기 요철 패턴이 위치하는 영역과 상기 오픈 영역의 사이의 영역 중 적어도 일부 영역에서, 상기 발광층은 상기 기판에 접촉하는 표시장치.
- 제2항에 있어서,
상기 하나 이상의 봉지층 중 상기 발광층과 접촉하는 무기 봉지층은 상기 오픈 영역까지 연장되는 표시장치.
- 제1항에 있어서,
상기 오픈 영역의 적어도 일부와 중첩하여 위치하는 전자 광학 장치를 더 포함하는 표시장치.
- 제1항에 있어서,
상기 기판 상에 위치하며, 상기 하나 이상의 봉지층과 상기 보호층 사이에 위치하는 다수의 터치 센서들;
상기 기판 상에 위치하며, 상기 다수의 터치 센서들 중 적어도 하나의 터치 센서에 터치 센싱을 위한 터치 구동 신호를 전달하기 위해 구성되는 하나 이상의 터치 라인; 및
상기 적어도 하나의 터치 센서를 센싱하는 터치 센싱 회로를 포함하는 표시장치.
- 제13항에 있어서,
상기 다수의 터치 센서들 중 적어도 하나의 터치 센서는 상기 베젤 영역에 위치하는 표시장치.
- 제13항에 있어서,
상기 보호층은 상기 하나 이상의 터치 라인을 덮는 표시장치.
- 제1항에 있어서,
상기 요철 패턴은 상기 적어도 하나의 트랜지스터를 형성하기 위한 층간 절연막을 포함하는 표시장치.
- 제1항에 있어서,
상기 요철 패턴은 상기 적어도 하나의 트랜지스터를 덮는 평탄화층을 포함하는 표시장치.
- 제1항에 있어서,
상기 보호층의 일측 끝단은 상기 요철 패턴 상에 위치하는 표시장치.
- 제1항에 있어서,
상기 보호층의 끝단과 상기 기판의 끝단은 일치하는 표시장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210189456A KR20230099978A (ko) | 2021-12-28 | 2021-12-28 | 표시장치 |
US17/981,354 US20230209918A1 (en) | 2021-12-28 | 2022-11-04 | Display device |
CN202211461031.8A CN116367612A (zh) | 2021-12-28 | 2022-11-16 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210189456A KR20230099978A (ko) | 2021-12-28 | 2021-12-28 | 표시장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230099978A true KR20230099978A (ko) | 2023-07-05 |
Family
ID=86896589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210189456A KR20230099978A (ko) | 2021-12-28 | 2021-12-28 | 표시장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230209918A1 (ko) |
KR (1) | KR20230099978A (ko) |
CN (1) | CN116367612A (ko) |
-
2021
- 2021-12-28 KR KR1020210189456A patent/KR20230099978A/ko active Search and Examination
-
2022
- 2022-11-04 US US17/981,354 patent/US20230209918A1/en active Pending
- 2022-11-16 CN CN202211461031.8A patent/CN116367612A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN116367612A (zh) | 2023-06-30 |
US20230209918A1 (en) | 2023-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110737370B (zh) | 触摸显示面板、触摸显示设备及其驱动方法 | |
US20230064771A1 (en) | Display device | |
KR20230040134A (ko) | 표시패널 및 이를 포함하는 표시장치 | |
KR20230103658A (ko) | 표시장치 | |
KR20230099978A (ko) | 표시장치 | |
US20230205415A1 (en) | Display device | |
US20230165070A1 (en) | Display device | |
JP7475413B2 (ja) | 表示装置及び表示パネル | |
US20230189573A1 (en) | Touch display device | |
US20230157090A1 (en) | Display device | |
KR20230100057A (ko) | 표시장치 | |
US20230200186A1 (en) | Display device and manufacturing method thereof | |
KR20230103557A (ko) | 표시 장치 | |
KR20230103186A (ko) | 표시 장치 | |
KR20230082888A (ko) | 디스플레이 장치 및 디스플레이 구동 방법 | |
KR20230094037A (ko) | 표시 장치 | |
KR20230036012A (ko) | 표시 장치 및 표시 패널 | |
KR20230082149A (ko) | 표시패널 및 표시 장치 | |
KR20230100202A (ko) | 표시장치 및 집적 회로 | |
CN116125711A (zh) | 显示装置 | |
KR20230069571A (ko) | 표시장치 | |
KR20230091373A (ko) | 표시장치 및 그의 구동방법 | |
KR20230072121A (ko) | 표시 장치 | |
KR20230082168A (ko) | 표시 장치 및 표시 패널 | |
KR20230030498A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |