JP2023071607A - 表示装置 - Google Patents

Abstract

【課題】表示パネルの表示領域の面積を縮小することなく、カメラ、感知センサーなどの光学電子装置を設ける。【解決手段】本開示の実施形態による表示装置は、複数の発光領域および複数の第１透過領域が含まれる第１光学領域と複数の発光領域が含まれる一般領域を含む表示パネルと、表示パネルの下部に位置し、表示領域に含まれる第１光学領域の少なくとも一部と重畳する第１光学電子装置と、を含み、複数の信号ラインのうち、第１光学領域を通過する複数の第１横ラインは、第１光学領域の両方の境界におけるサブピクセルと接続され、第１光学領域内部の他のサブピクセルとは接続されないバイパスラインと、第１光学領域の両方の境界におけるサブピクセルおよび第１光学領域内部の他のサブピクセルとも接続される非バイパスラインと、を含み、バイパスラインと非バイパスラインは、同じ種類の信号を伝達することができる。【選択図】図４

Description

本開示は、表示装置に関する。

技術発展によって、表示装置は映像表示機能以外にも、撮影機能及び各種感知機能などを提供することができるようになった。このために、表示装置はカメラ及び感知センサーなどの光学電子装置（受光装置またはセンサーとも称する）を備え得る。

光学電子装置は表示装置の前面での光を受光するため、受光部が受光に有利な箇所に設けられることが好ましい。よって、従来、表示装置の前面にカメラ（カメラレンズ）及び感知センサーが露出されるように設置されていた。これにより、ディスプレイパネルのベゼルが広くなるか、またはディスプレイパネルの表示領域にノッチ部または物理的なホールが形成されてこちらにカメラまたは感知センサーが設置されている。

よって、前面の光を受光して決まった機能を遂行するカメラ、感知センサーなどの光学電子装置が表示装置に設けることによって、表示装置の前面部にベゼルが大きくなるか、または表示装置の前面デザインに制約が生じ得る。

ディスプレイ技術分野において、表示パネルの表示領域の面積を縮小することなく、カメラや感知センサーなどの光学電子装置を備えるための技術が研究されている。そこで、本明細書の発明者らは、表示パネルの表示領域の下に光学電子装置が備えられて、表示装置の前面で光学電子装置が露出しなくても、光学電子装置が正常に光を受信できる光透過構造を有する表示パネルおよび表示装置を発明した。

また、表示領域において、光学電子装置が重畳する光学領域の場合、高い透過性能と画像表示のための優れた発光性能の両方を有する必要があり、この点を考慮して光学領域を通過する信号ラインについての配置設計が必要である。しかし、現在、光学領域を通過する信号ラインについての配置設計が光学領域の特性に適合するように行われていないのが実情である。したがって、本明細書の発明者らは、光学電子装置が重畳する光学領域を通過する信号ラインが光学領域の特性に好適に設計された表示装置を発明した。

本開示の実施形態は、カメラおよび感知センサーなどの光学電子装置を表示パネルの表示領域の下に備えることによって、表示パネルの非表示領域を縮小することができ、表示装置の前面で光学電子装置が露出されない表示パネルおよび表示装置を提供し得る。

本開示の実施形態は、表示パネルの表示領域の下に位置する光学電子装置が正常に光を受信できる光透過構造を有する表示パネルおよび表示装置を提供し得る。

本開示の実施形態は、表示パネルの表示領域に含まれ、光学電子装置が重畳する光学領域において、正常のディスプレイ駆動となる表示パネルおよび表示装置を提供し得る。

本開示の実施形態は、光学電子装置が重畳する光学領域を通過する信号ラインが光学領域の特性に好適な配置構造を有する表示装置を提供し得る。

本開示の実施形態は、表示領域と非表示領域を含み、複数のサブピクセルおよび複数の信号ラインを含み、表示領域は、第１光学領域と第１光学領域の外郭に位置する一般領域を含み、第１光学領域は、複数の発光領域と複数の第１透過領域を含み、一般領域は、複数の発光領域を含む表示パネルと、表示パネルの下部に位置し、表示領域に含まれる第１光学領域の少なくとも一部と重畳する第１光学電子装置と、を含む表示装置を提供し得る。

複数の信号ラインは、第１光学領域を通過する複数の第１横ラインを含み得る。

複数の第１横ラインは、第１光学領域の両方の境界におけるサブピクセルと接続され、第１光学領域内部の他のサブピクセルとは接続されないバイパスラインと、第１光学領域の両方の境界におけるサブピクセルおよび第１光学領域内部の他のサブピクセルとも接続される非バイパスラインと、を含み得る。

バイパスラインと非バイパスラインは、同じ種類の信号を伝送できる。

バイパスラインと非バイパスラインは、交互に配置され得る。

表示パネルは、カソード電極上に位置する封止層と、封止層上に位置するメッシュ状のタッチセンサーメタルと、をさらに含み得る。

タッチセンサーメタルは、一般領域内における複数の発光領域を回避して配置され得る。タッチセンサーメタルは、第１光学領域に含まれる複数の発光領域と複数の第１透過領域を回避して配置され得る。

第１光学領域におけるタッチセンサーメタルは、一般領域におけるタッチセンサーメタルの線幅よりも広い線幅を有する部分を含み得る。

タッチセンサーメタルは、交差部分と、交差部分を連結するリンク部分と、を含み、リンク部分の線幅は、交差部分の線幅よりも広いことがある。

本開示の実施形態によると、カメラおよび検知センサーなどの光学電子装置を表示パネルの表示領域の下に備えることによって、表示パネルの非表示領域を縮小することができ、表示装置の前面で光学電子装置が露出されない表示パネルおよび表示装置を提供し得る。

本開示の実施形態によると、表示パネルの表示領域の下に位置する光学電子装置が正常に光を受光できる光透過構造を有する表示パネルおよび表示装置を提供し得る。

本開示の実施形態によると、表示パネルの表示領域に含まれ、光学電子装置が重畳する光学領域において、正常のディスプレイ駆動となる表示パネルおよび表示装置を提供し得る。

本開示の実施形態によると、光学電子装置が重畳する光学領域を通過する信号ラインが光学領域の特性に好適な配置構造を有する表示装置を提供し得る。

本開示の実施形態による表示装置の平面図である。 本開示の実施形態による表示装置の平面図である。 本開示の実施形態による表示装置の平面図である。 本開示の実施形態による表示装置のシステム構成図である。 本開示の実施形態による表示パネルにおいて、サブピクセルの等価回路である。 本開示の実施形態による表示パネルの表示領域に含まれる３つの領域におけるサブピクセルの配置図である。 本開示の実施形態による表示パネルにおいて、第１光学領域および一般領域のそれぞれにおける信号ラインの配置図である。 本開示の実施形態による表示パネルにおいて、第２光学領域および一般領域のそれぞれにおける信号ラインの配置図である。 本開示の実施形態による表示パネルの表示領域に含まれる一般領域、第１光学領域および第２光学領域のそれぞれの断面図である。 本開示の実施形態による表示パネルの表示領域に含まれる一般領域、第１光学領域および第２光学領域のそれぞれの断面図である。 本開示の実施形態による表示パネルの外郭における断面図である。 本開示の実施形態による表示装置のピクセル回路を示す。 本開示の実施形態による表示装置の第１光学領域を示す。 本開示の実施形態による表示装置の第１光学領域を通過する信号ラインの配置構造を示す。 本開示の実施形態による表示装置の第１光学領域内部において、バイパスラインの配置構造をより詳細に示す。 本開示の実施形態による表示装置の第１光学領域内部において、バイパスラインの配置構造をより詳細に示す。 本開示の実施形態による表示装置の一般領域および第１光学領域のそれぞれにおけるタッチセンサーメタルの配置構造を示す。 本開示の実施形態による表示装置の第１光学領域内部において、タッチセンサーメタルの配置構造を拡大して示す。

以下、本開示の一実施例を例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えることにおいて、等しい構成要素に対してはたとえ他の図面上に表示されてもできるだけ同じ符号が付され得る。また、本開示を説明することにおいて、関連される公知構成または機能に対する具体的な説明が本開示の要旨から外れると判断される場合には、その詳細な説明は略することができる。本明細書上で言及された「含む」、「有する」、「なされる」などが使用される場合「～のみ」が使用されない以上他の部分が加えられることができる。構成要素を単数で表現した場合に特別な明示の記載がない限り複数を含み得る。

また、本開示の構成要素を説明することにおいて、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。このような用語はその構成要素を他の構成要素と区別するためのものであるだけで、その用語によって該当構成要素の本質、順番、順序でまたは個数などが限定されない。

構成要素の位置関係に対する説明において、２以上の構成要素が「連結」、「結合」または「接続」などがなると記載した場合、２以上の構成要素が直接的に「連結」、「結合」または「接続」され得るが、２以上の構成要素と異なる構成要素がさらに「介在」されて「連結」、「結合」または「接続」されてもよいと理解されるべきである。ここで、他の構成要素はお互いに「連結」、「結合」または「接続」される２以上の構成要素中の一つ以上に含まれることもある。

構成要素や、動作方法や製作方法などと関連する時間的なフローに対する説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで時間的先後関係または流れ的先後関係が説明される場合、「直ちに」または「直接」が使用されない以上連続的ではない場合も含み得る。

一方、構成要素に対する数値またはその対応情報（例：レベルなど）が言及された場合、別途の明示上記載がなくても、数値またはその対応情報は各種要因（例：工程上の要因、内部または外部衝撃、ノイズなど）によって発生することがある誤差範囲を含むと解釈され得る。

以下、添付された図面を参照して本開示の多様な実施例を詳しく説明する。

図１ａ、図１ｂ、および図１ｃは、本開示の実施形態による表示装置１００の平面図である。

図１ａ、図１ｂ及び図１ｃを参照すれば、本開示の実施例による表示装置１００は映像を表示する表示パネル１１０及び一つ以上の光学電子装置１１、１２を含み得る。

表示パネル１１０は映像が表示される表示領域ＤＡと映像が表示されない非表示領域ＮＤＡを含み得る。

表示領域ＤＡには複数のサブピクセルが配置され、複数のサブピクセルを駆動するための各種信号ラインが配置され得る。

非表示領域ＮＤＡは表示領域ＤＡの外領域であり得る。非表示領域ＮＤＡには各種信号ラインが配置されてもよく、各種駆動回路が連結され得る。非表示領域ＮＤＡは屈曲されて前面で見えないか、またはケース（図示せず）によって隠され得る。非表示領域ＮＤＡはベゼル（Ｂｅｚｅｌ）またはベゼル領域とも称される。

図１ａ、図１ｂ及び図１ｃを参照すれば、本開示の実施例による表示装置１００で、一つ以上の光学電子装置１１、１２は表示パネル１１０の下（視聴面の反対側）に位置する電子部品である。

光は表示パネル１１０の前面（視聴面）に入って行って表示パネル１１０を透過して表示パネル１１０の下（視聴面の反対側）に位置する一つ以上の光学電子装置１１、１２に伝達され得る。

一つ以上の光学電子装置１１、１２は表示パネル１１０を透過した光を受信し、受信された光によって決まった機能を遂行する装置であり得る。例えば、一つ以上の光学電子装置１１、１２はカメラ（イメージセンサー）などの撮影装置、近接センサー及び照度センサーなどの感知センサーなどのうちで一つ以上を含み得る。

図１ａ、図１ｂ及び図１ｃを参照すれば、本開示の実施例による表示パネル１１０で、表示領域ＤＡは一般領域ＮＡと一つ以上の光学領域ＯＡ１、ＯＡ２を含み得る。

図１ａ、図１ｂ及び図１ｃを参照すれば、一つ以上の光学領域ＯＡ１、ＯＡ２は一つ以上の光学電子装置１１、１２と重畳される領域であり得る。

図１ａの例示によれば、表示領域ＤＡは一般領域ＮＡ及び第１光学領域ＯＡ１を含み得る。ここで、第１光学領域ＯＡ１の少なくとも一部は第１光学電子装置１１と重畳され得る。

図１ｂの例示によれば、表示領域ＤＡは一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を含み得る。図１ｂの例で、第１光学領域ＯＡ１及び第２光学領域ＯＡ２の間には一般領域ＮＡが存在する。ここで、第１光学領域ＯＡ１の少なくとも一部は第１光学電子装置１１と重畳され得るし、第２光学領域ＯＡ２の少なくとも一部は第２光学電子装置１２と重畳され得る。

図１ｃの例示によれば、表示領域ＤＡは一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を含み得る。図１ｃの例示で、第１光学領域ＯＡ１及び第２光学領域ＯＡ２の間には一般領域ＮＡが存在しない。すなわち、第１光学領域ＯＡ１及び第２光学領域ＯＡ２はお互いに接している。ここで、第１光学領域ＯＡ１の少なくとも一部は第１光学電子装置１１と重畳され得るし、第２光学領域ＯＡ２の少なくとも一部は第２光学電子装置１２と重畳され得る。

一つ以上の光学領域ＯＡ１、ＯＡ２は映像表示構造及び光透過構造がすべて形成されることが好ましい。すなわち、一つ以上の光学領域ＯＡ１、ＯＡ２は表示領域ＤＡの一部領域であるので、一つ以上の光学領域ＯＡ１、ＯＡ２には映像表示のためのサブピクセルが配置されることが好ましい。そして、一つ以上の光学領域ＯＡ１、ＯＡ２には一つ以上の光学電子装置１１、１２に光を透過してくれるための光透過構造が形成されることが好ましい。

一つ以上の光学電子装置１１、１２は光受信が必要な装置であるが、表示パネル１１０の後（下、視聴面の反対側）に位置して、表示パネル１１０を透過した光を受信するようになる。

一つ以上の光学電子装置１１、１２は表示パネル１１０の前面（視聴面）に露出されない。よって、使用者が表示パネル１１０の前面を見るとき、光学電子装置１１、１２は使用者によって視認されない。

例えば、第１光学電子装置１１はカメラであってもよく、第２光学電子装置１２は近接センサー、照度センサーなどの感知センサーであってもよい。例えば、感知センサーは赤外線を感知する赤外線センサーであり得る。

これと反対に、第１光学電子装置１１が感知センサーであり、第２光学電子装置１２がカメラであり得る。

以下では、説明の便宜のために、第１光学電子装置１１がカメラであり、第２光学電子装置１２が感知センサーである例を挙げる。ここで、カメラはカメラレンズまたはイメージセンサーであり得る。

第１光学電子装置１１がカメラである場合、このカメラは表示パネル１１０の後（下）に位置するが、表示パネル１１０の前面方向を撮影する前面カメラ（Ｆｒｏｎｔ ｃａｍｅｒａ）であり得る。よって、使用者は表示パネル１１０の視聴面を見ながら、視聴面に見えないカメラを通じて撮影をすることができる。

表示領域ＤＡに含まれた一般領域ＮＡ及び一つ以上の光学領域ＯＡ１、ＯＡ２は映像表示が可能な領域であるが、一般領域ＮＡは光透過構造が形成される必要がない領域であり、一つ以上の光学領域ＯＡ１、ＯＡ２は光透過構造が形成されなければならない領域である。

よって、一つ以上の光学領域ＯＡ１、ＯＡ２は一定水準以上の透過率を有しなければならないし、一般領域ＮＡは光透過性を有しないか、または一定水準未満の低い透過率を有し得る。

例えば、一つ以上の光学領域ＯＡ１、ＯＡ２と一般領域ＮＡは、解像度、サブピクセル配置構造、単位面積当たりサブピクセル個数、電極構造、ライン構造、電極配置構造、またはライン配置構造などが互いに異なり得る。

例えば、一つ以上の光学領域ＯＡ１、ＯＡ２での単位面積当たりサブピクセル個数は一般領域ＮＡでの単位面積当たりサブピクセル個数より少なくなり得る。すなわち、一つ以上の光学領域ＯＡ１、ＯＡ２の解像度は一般領域ＮＡの解像度より低くなり得る。ここで、単位面積当たりサブピクセル個数は解像度を測定する単位であり、１インチ（ｉｎｃｈ）内のピクセル個数を意味するＰＰＩ（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ）とも言える。

例えば、第１光学領域ＯＡ１内の単位面積当たりサブピクセル個数は、一般領域ＮＡ内の単位面積当たりサブピクセル個数より少なくなり得る。第２光学領域ＯＡ２内の単位面積当たりサブピクセル個数は第１光学領域ＯＡ１内の単位面積当たりサブピクセル個数以上であり得るし、一般領域ＮＡ内の単位面積当たりサブピクセル個数より少なくなり得る。

第１光学領域ＯＡ１は円形、楕円形、四角形、六角形、または八角形など多様な模様を有することができる。第２光学領域ＯＡ２は円形、卵円形、四角形、六角形、または八角形など多様な模様を有することができる。第１光学領域ＯＡ１及び第２光学領域ＯＡ２は等しい模様を有することもできて他の模様を有することができる。

図１ｃを参照すれば、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が接している場合、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を含む全体光学領域も円形、卵円形、四角形、六角形、または八角形など多様な模様を有し得る。

以下では、説明の便宜のために、第１光学領域ＯＡ１及び第２光学領域ＯＡ２それぞれが円形である例を挙げる。

本開示の実施例による表示装置１００で、外部に露出されずに表示パネル１１０の下部に隠されている第１光学電子装置１１がカメラである場合、本開示の実施例による表示装置１００はＵＤＣ（Ｕｎｄｅｒ Ｄｉｓｐｌａｙ Ｃａｍｅｒａ）技術が適用されたディスプレイであると言える。

これによれば、本開示の実施例による表示装置１００の場合、表示パネル１１０にカメラ露出のためのノッチ（Ｎｏｔｃｈ）またはカメラホールが形成されなくても良いため、表示領域ＤＡの面積減少が発生しない。

これによって、表示パネル１１０にカメラ露出のためのノッチ（Ｎｏｔｃｈ）またはカメラホールが形成されなくても良いため、ベゼル領域の大きさが減ることがあるし、デザイン制約事項が消えてデザイン設計の自由度を高くすることができる。

本開示の実施例による表示装置１００に、一つ以上の光学電子装置１１、１２が表示パネル１１０の後に隠されて位置するにもかかわらず、一つ以上の光学電子装置１１、１２は正常に光を受光して定められた機能を正しく遂行し得る。

また、本開示の実施例による表示装置１００において、一つ以上の光学電子装置１１、１２が表示パネル１１０の後に隠されて位置して表示領域ＤＡと重畳されて位置しながら、表示領域ＤＡで一つ以上の光学電子装置１１、１２と重畳される一つ以上の光学領域ＯＡ１、ＯＡ２において正常な映像表示が可能である。

図２は、本開示の実施形態による表示装置１００のシステム構成図である。

図２を参照すると、表示装置１００は、映像表示のための構成要素として表示パネル１１０およびディスプレイ駆動回路を含み得る。

ディスプレイ駆動回路は、表示パネル１１０を駆動するための回路であって、データ駆動回路２２０、ゲート駆動回路２３０、およびディスプレイコントローラ２４０などを含み得る。

表示パネル１１０は映像が表示される表示領域ＤＡと映像が表示されない非表示領域ＮＤＡを含み得る。非表示領域ＮＤＡは表示領域ＤＡの外郭領域であり得るし、ベゼル（Ｂｅｚｅｌ）領域とも言える。非表示領域ＮＤＡの全体または一部は表示装置１００の前で見える領域であるか、または、ベンディングされて表示装置１００の前で見えない領域であり得る。

表示パネル１１０は基板ＳＵＢと基板ＳＵＢ上に配置された複数のサブピクセルＳＰを含み得る。また、表示パネル１１０は複数のサブピクセルＳＰを駆動するために、さまざまな種類の信号ラインをさらに含み得る。

本開示の実施例による表示装置１００は液晶表示装置などであり得、表示パネル１１０が自体的に発光する自己発光表示装置であり得る。本開示の実施例による表示装置１００が自体発光表示装置である場合、複数のサブピクセルＳＰそれぞれは発光素子を含み得る。

例えば、本開示の実施例による表示装置１００は発光素子が有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）で構成された有機発光表示装置であり得る。他の例を挙げると、本開示の実施例による表示装置１００は発光素子が無機物ベースの発光ダイオードで構成された無機発光表示装置であり得る。また他の例を挙げると、本開示の実施例による表示装置１００は発光素子が自ら発光する半導体結晶である量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）で構成された量子ドット表示装置であり得る。

表示装置１００のタイプによって複数のサブピクセルＳＰそれぞれの構造が変わることがある。例えば、表示装置１００がサブピクセルＳＰが光を自ら出す自体発光表示装置である場合、各サブピクセルＳＰは自ら光を出す発光素子、一つ以上のトランジスタ及び一つ以上のコンデンサを含み得る。

例えば、さまざまな種類の信号ラインはデータ信号（データ電圧または映像信号とも称する）を伝達する複数のデータラインＤＬ及びゲート信号（スキャン信号とも称する）を伝達する複数のゲートラインＧＬなどを含み得る。

複数のデータラインＤＬ及び複数のゲートラインＧＬはお互いに交差することができる。複数のデータラインＤＬそれぞれは第１方向に延長されながら配置され得る。複数のゲートラインＧＬそれぞれは第２方向に延長されながら配置され得る。

ここで、第１方向は列（Ｃｏｌｕｍｎ）方向であり、第２方向は行（Ｒｏｗ）方向であり得る。または、第１方向は行方向であり、第２方向は列方向であり得る。

データ駆動回路２２０は複数のデータラインＤＬを駆動するための回路として、複数のデータラインＤＬにデータ信号を出力することができる。ゲート駆動回路２３０は複数のゲートラインＧＬを駆動するための回路として、複数のゲートラインＧＬにゲート信号を出力することができる。

ディスプレイコントローラ２４０はデータ駆動回路２２０及びゲート駆動回路２３０を制御するための装置として、複数のデータラインＤＬに対する駆動タイミングと複数のゲートラインＧＬに対する駆動タイミングを制御することができる。

ディスプレイコントローラ２４０はデータ駆動回路２２０を制御するためにデータ駆動制御信号ＤＣＳをデータ駆動回路２２０に供給し、ゲート駆動回路２３０を制御するためにゲート駆動制御信号ＧＣＳをゲート駆動回路２３０に供給することができる。

ディスプレイコントローラ２４０はホストシステム２５０から入力映像データを受信し、入力映像データを土台で映像データをデータ駆動回路２２０に供給することができる。

データ駆動回路２２０はディスプレイコントローラ２４０の駆動タイミング制御によって複数のデータラインＤＬにデータ信号を供給することができる。

データ駆動回路２２０はディスプレイコントローラ２４０からデジタル形態の映像データＤａｔａを受信し、受信された映像データＤａｔａをアナログ形態のデータ信号に変換して複数のデータラインＤＬに出力することができる。

ゲート駆動回路２３０はディスプレイコントローラ２４０のタイミング制御によって複数のゲートラインＧＬにゲート信号を供給することができる。ゲート駆動回路２３０は各種ゲート駆動制御信号ＧＣＳと共にターン－オンレベル電圧に該当する第１ゲート電圧及びターン－オフレベル電圧に該当する第２ゲート電圧の供給を受けて、ゲート信号を生成し、生成されたゲート信号を複数のゲートラインＧＬに供給することができる。

例えば、データ駆動回路２２０はテープオトメティドボンディング（ＴＡＢ：Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式で表示パネル１１０と連結されるか、または、チップオンガラス（ＣＯＧ：Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、または、チップオンパネル（ＣＯＰ：Ｃｈｉｐ Ｏｎ Ｐａｎｅｌ）方式で表示パネル１１０のボンディングパッドに連結されるか、または、チップオンフィルム（ＣＯＦ：Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式で構成されて表示パネル１１０と連結され得る。

ゲート駆動回路２３０はテープオトメティドボンディング（ＴＡＢ）方式で表示パネル１１０と連結されるか、または、チップオンガラス（ＣＯＧ）またはチップオンパネル（ＣＯＰ）方式で表示パネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に連結されるか、または、チップオンフィルム（ＣＯＦ）方式によって表示パネル１１０と連結され得る。または、ゲート駆動回路２３０はゲートインパネル（ＧＩＰ：Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）タイプで表示パネル１１０の非表示領域ＮＤＡに形成され得る。ゲート駆動回路２３０は基板上に配置されるか、または基板に連結され得る。すなわち、ゲート駆動回路２３０はＧＩＰタイプである場合基板の非表示領域ＮＤＡに配置され得る。ゲート駆動回路２３０はチップオンガラス（ＣＯＧ）タイプ、チップオンフィルム（ＣＯＦ）タイプなどの場合基板に連結され得る。

一方、データ駆動回路２２０及びゲート駆動回路２３０のうちで少なくとも一つの駆動回路は表示パネル１１０の表示領域ＤＡに配置され得る。例えば、データ駆動回路２２０及びゲート駆動回路２３０のうちで少なくとも一つの駆動回路はサブピクセルＳＰと重畳されないように配置されてもよく、サブピクセルＳＰと一部または全体が重畳されるように配置されてもよい。

データ駆動回路２２０は表示パネル１１０の一側（例：上側または下側）に連結されてもよい。駆動方式、パネル設計方式などによって、データ駆動回路２２０は表示パネル１１０の両側（例：上側と下側）にすべて連結されるか、または、表示パネル１１０の４側面のうちでふたつ以上の側面に連結されてもよい。

ゲート駆動回路２３０は表示パネル１１０の一側（例：左側または右側）に連結されてもよい。駆動方式、パネル設計方式などによって、ゲート駆動回路２３０は表示パネル１１０の両側（例：左側と右側）にすべて連結されるか、または、表示パネル１１０の４側面のうちでふたつ以上の側面に連結されてもよい。

ディスプレイコントローラ２４０は、データ駆動回路２２０と別途の部品で構成されてもよく、またはデータ駆動回路２２０と共に統合されて集積回路で構成され得る。

ディスプレイコントローラ２４０は、通常のディスプレイ技術で用いられるタイミングコントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）であるか、または、タイミングコントローラを含んで他の制御機能もさらに実行できる制御装置であり得、または、タイミングコントローラとは異なる制御装置であり得、または制御装置内の回路であり得る。ディスプレイコントローラ２４０は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、またはプロセッサ（Ｐｒｏｃｅｓｓｏｒ）などの様々な回路や電子部品で実装できる。

ディスプレイコントローラ２４０は印刷回路基板、軟性印刷回路などに実装され、印刷回路基板、軟性印刷回路などを通じてデータ駆動回路２２０及びゲート駆動回路２３０と電気的に連結され得る。

ディスプレイコントローラ２４０は、あらかじめ決まった一つ以上のインターフェースによってデータ駆動回路２２０と信号を送受信することができる。ここで、例えば、インターフェースはＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インターフェース、ＥＰＩインターフェース、ＳＰ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などを含み得る。

本開示の実施例による表示装置１００は映像表示機能だけではなく、タッチセンシング機能をさらに提供するために、タッチセンサーと、タッチセンサーをセンシングして指またはペンなどのタッチオブジェクトによってタッチが発生したかを検出し、またはタッチ位置を検出するタッチセンシング回路とを含み得る。

タッチセンシング回路はタッチセンサーを駆動してセンシングしてタッチセンシングデータを生成して出力するタッチ駆動回路２６０と、タッチセンシングデータを利用してタッチ発生を感知するか、またはタッチ位置を検出することができるタッチコントローラ２７０などを含み得る。

タッチセンサーは複数のタッチ電極を含み得る。タッチセンサーは複数のタッチ電極とタッチ駆動回路２６０を電気的に連結するための複数のタッチラインをさらに含み得る。

タッチセンサーは表示パネル１１０の外部にタッチパネル形態で設けられてもよく、表示パネル１１０の内部に設けられてもよい。タッチセンサーがタッチパネル形態で表示パネル１１０の外部に設けられる場合、タッチセンサーは外装型であると称される。タッチセンサーが外装型である場合、タッチパネルと表示パネル１１０は、別に製作され、組み立て過程で結合され得る。外装型のタッチパネルはタッチパネル用基板及びタッチパネル用基板上の複数のタッチ電極などを含み得る。

タッチセンサーは表示パネル１１０の内部に設けられる場合、表示パネル１１０の製作工程中にディスプレイ駆動と関連される信号ライン及び電極などと共に基板ＳＵＢ上にタッチセンサーが形成され得る。

タッチ駆動回路２６０は複数のタッチ電極のうちで少なくとも一つでタッチ駆動信号を供給し、複数のタッチ電極のうちで少なくとも一つをセンシングしてタッチセンシングデータを生成することができる。

タッチセンシング回路は自己容量（Ｓｅｌｆ－Ｃａｐａｃｉｔａｎｃｅ）センシング方式または相互容量（Ｍｕｔｕａｌ－Ｃａｐａｃｉｔａｎｃｅ）センシング方式でタッチセンシングを遂行することができる。

タッチセンシング回路が自己容量センシング方式でタッチセンシングを遂行する場合、タッチセンシング回路は各タッチ電極とタッチオブジェクト（例：指、ペンなど）の間のキャパシタンスに基づきタッチセンシングを遂行することができる。

自己容量センシング方式によると、複数のタッチ電極それぞれは駆動タッチ電極の機能も有し、センシングタッチ電極の機能も有し得る。タッチ駆動回路２６０は複数のタッチ電極の全体または一部を駆動して複数のタッチ電極の全体または一部をセンシングすることができる。

タッチセンシング回路が相互容量センシング方式でタッチセンシングを遂行する場合、タッチセンシング回路はタッチ電極の間のキャパシタンスに基づきタッチセンシングを遂行することができる。

相互容量センシング方式において、複数のタッチ電極は駆動タッチ電極とセンシングタッチ電極で分けられる。タッチ駆動回路２６０は駆動タッチ電極を駆動してセンシングタッチ電極をセンシングすることができる。

タッチセンシング回路に含まれたタッチ駆動回路２６０及びタッチコントローラ２７０は別途の装置で構成されてもよく、一つの装置で構成されてもよい。また、タッチ駆動回路２６０とデータ駆動回路２２０は別途の装置で構成されてもよく、一つの装置で構成されてもよい。

表示装置１００はディスプレイ駆動回路及び／またはタッチセンシング回路に各種電源を供給する電源供給回路などをさらに含み得る。

本開示の実施例による表示装置１００はスマートフォン、タブレットなどのモバイル端末機であるか、または多様な大きさのモニターやテレビ（ＴＶ）などであり得、これに制限されない。さらに、情報や映像を表出することができる多様なタイプ、多様な大きさのディスプレイであり得る。

前述したように、表示パネル１１０で表示領域ＤＡは一般領域ＮＡ及び一つ以上の光学領域ＯＡ１、ＯＡ２を含み得る。

一般領域ＮＡ及び一つ以上の光学領域ＯＡ１、ＯＡ２は映像表示が可能な領域である。しかし、一般領域ＮＡは光透過構造が形成される必要がない領域であり、一つ以上の光学領域ＯＡ１、ＯＡ２は光透過構造が形成されなければならない領域である。

前述したように、表示パネル１１０で表示領域ＤＡは一般領域ＮＡと共に、一つ以上の光学領域ＯＡ１、ＯＡ２を含み得るが、説明の便宜のために、表示領域ＤＡが第１光学領域ＯＡ１及び第２光学領域ＯＡ２をすべて含む場合（図１ｂ、図１ｃ）を仮定する。

図３は、本開示の実施形態による表示パネル１１０において、サブピクセルＳＰの等価回路である。

表示パネル１１０の表示領域ＤＡに含まれる一般領域ＮＡ、第１光学領域ＯＡ１、および第２光学領域ＯＡ２に配置されるサブピクセルＳＰのそれぞれは、発光素子ＥＤと、発光素子ＥＤを駆動するための駆動トランジスタＤＲＴと、駆動トランジスタＤＲＴの第１ノードＮ１にデータ電圧Ｖｄａｔａを伝達するためのスキャントランジスターＳＣＴと、１フレームの間に一定電圧を維持するためのストレージキャパシタＣｓｔとを含み得る。

駆動トランジスタＤＲＴはデータ電圧が印加され得る第１ノードＮ１、発光素子ＥＤと電気的に連結される第２ノードＮ２及び駆動電圧ラインＤＶＬから駆動電圧ＥＬＶＤＤが印加される第３ノードＮ３を含み得る。駆動トランジスタＤＲＴで、第１ノードＮ１はゲートノードであり、第２ノードＮ２はソースノードまたはドレインノードであり得、第３ノードＮ３はドレインノードまたはソースノードであり得る。

発光素子ＥＤはアノード電極ＡＥ、発光層ＥＬ及びカソード電極ＣＥを含み得る。アノード電極ＡＥは各サブピクセルＳＰに配置されるピクセル電極であり得るし、各サブピクセルＳＰの駆動トランジスタＤＲＴの第２ノードＮ２と電気的に連結され得る。カソード電極ＣＥは複数のサブピクセルＳＰに共通に配置される共通電極であり得、基底電圧ＥＬＶＳＳが印加され得る。

例えば、アノード電極ＡＥはピクセル電極であり得、カソード電極ＣＥは共通電極であり得る。これと反対に、アノード電極ＡＥは共通電極であり得、カソード電極ＣＥはピクセル電極であり得る。以下では、説明の便宜のために、アノード電極ＡＥはピクセル電極であり、カソード電極ＣＥは共通電極であると仮定する。

例えば、発光素子ＥＤは有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、無機発光ダイオード、または量子ドット発光素子などであり得る。この場合、発光素子ＥＤが有機発光ダイオードである場合、発光素子ＥＤで発光層ＥＬは有機物が含まれた有機発光層を含み得る。

スキャントランジスターＳＣＴは、ゲートラインＧＬを通じて印加されるゲート信号であるスキャン信号ＳＣＡＮによってオン－オフが制御され、駆動トランジスタＤＲＴの第１ノードＮ１とデータラインＤＬとの間に電気的に連結され得る。

ストレージコンデンサＣｓｔは駆動トランジスタＤＲＴの第１ノードＮ１と第２ノードＮ２との間に電気的に連結され得る。

各サブピクセルＳＰは図３に示されたように２個のトランジスタＤＲＴ、ＳＣＴと１個のコンデンサＣｓｔを含む２Ｔ（Ｔｒａｎｓｉｓｔｏｒ）１Ｃ（Ｃａｐａｃｉｔｏｒ）構造を有することができ、場合によっては、１個以上のトランジスタをさらに含み、または、１個以上のコンデンサをさらに含み得る。

ストレージコンデンサＣｓｔは、駆動トランジスタＤＲＴの第１ノードＮ１と第２ノードＮ２との間に存在することができる内部コンデンサ（Ｉｎｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）である寄生コンデンサ（例：Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスタＤＲＴの外部に意図的に設計した外部コンデンサ（Ｅｘｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）であってもよい。

駆動トランジスタＤＲＴ及びスキャントランジスターＳＣＴそれぞれはｎタイプトランジスター、またはｐタイプトランジスターであり得る。

各サブピクセルＳＰ内の回路素子（特に、発光素子ＥＤ）は外部の水分や酸素などに脆弱であるため、外部の水分や酸素が回路素子（特に、発光素子ＥＤ）に浸透されることを防止するための封止層ＥＮＣＡＰが表示パネル１１０に配置され得る。封止層ＥＮＣＡＰは発光素子ＥＤを覆う形態で配置され得る。

図４は、本開示の実施形態による表示パネル１１０の表示領域ＤＡに含まれる３つの領域ＮＡ、ＯＡ１、ＯＡ２におけるサブピクセルＳＰの配置図である。

図４を参照すると、表示領域ＤＡに含まれる一般領域ＮＡ、第１光学領域ＯＡ１、および第２光学領域ＯＡ２のそれぞれには、複数のサブピクセルＳＰが配置され得る。

例えば、複数のサブピクセルＳＰは赤色光を発光する赤色サブピクセルＲｅｄ ＳＰ、緑光を発光する緑色サブピクセルＧｒｅｅｎ ＳＰ及び青色光を発光する青色サブピクセルＢｌｕｅ ＳＰを含み得る。

これによって、一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２それぞれは、赤色サブピクセルＲｅｄ ＳＰの発光領域ＥＡ、緑色サブピクセルＧｒｅｅｎ ＳＰの発光領域ＥＡ及び青色サブピクセルＢｌｕｅ ＳＰの発光領域ＥＡを含み得る。

図４を参照すると、一般領域ＮＡは、光透過構造を含まず、発光領域ＥＡを含み得る。

しかし、第１光学領域ＯＡ１及び第２光学領域ＯＡ２は発光領域ＥＡを含むだけでなく、光透過構造も含まなければならない。

よって、第１光学領域ＯＡ１は発光領域ＥＡと第１透過領域ＴＡ１を含み得るし、第２光学領域ＯＡ２は発光領域ＥＡと第２透過領域ＴＡ２を含み得る。

発光領域ＥＡと透過領域ＴＡ１、ＴＡ２は光透過可能如何によって区別され得る。すなわち、発光領域ＥＡは光透過が不可能な領域であり得、透過領域ＴＡ１、ＴＡ２は光透過が可能な領域であり得る。

また、発光領域ＥＡと透過領域ＴＡ１、ＴＡ２は特定メタル層ＣＥの形成有無によって区別され得る。例えば、発光領域ＥＡにはカソード電極ＣＥが形成され、透過領域ＴＡ１、ＴＡ２にはカソード電極ＣＥが形成されなくてもよい。発光領域ＥＡにはライトシールド層（Ｌｉｇｈｔ Ｓｈｉｅｌｄ Ｌａｙｅｒ）が形成され、透過領域ＴＡ１、ＴＡ２にはライトシールド層が形成されないこともある。

第１光学領域ＯＡ１は第１透過領域ＴＡ１を含み、第２光学領域ＯＡ２は第２透過領域ＴＡ２を含むため、第１光学領域ＯＡ１及び第２光学領域ＯＡ２すべては光が透過することができる領域である。

第１光学領域ＯＡ１の透過率（透過程度）と第２光学領域ＯＡ２の透過率（透過程度）は等しくてもよい。

この場合、第１光学領域ＯＡ１の第１透過領域ＴＡ１と第２光学領域ＯＡ２の第２透過領域ＴＡ２は模様または大きさが等しくてもよい。または、第１光学領域ＯＡ１の第１透過領域ＴＡ１と第２光学領域ＯＡ２の第２透過領域ＴＡ２は模様や大きさが異なっても、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の割合と第２光学領域ＯＡ２内の第２透過領域ＴＡ２の割合が等しくてもよい。

これと異なるように、第１光学領域ＯＡ１の透過率（透過程度）と第２光学領域ＯＡ２の透過率（透過程度）はお互いに異なり得る。

この場合、第１光学領域ＯＡ１の第１透過領域ＴＡ１と第２光学領域ＯＡ２の第２透過領域ＴＡ２は模様または大きさが異なり得る。または、第１光学領域ＯＡ１の第１透過領域ＴＡ１と第２光学領域ＯＡ２の第２透過領域ＴＡ２は模様や大きさが同一であっても、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の割合と第２光学領域ＯＡ２内の第２透過領域ＴＡ２の割合がお互いに異なり得る。

例えば、第１光学領域ＯＡ１が重畳される第１光学電子装置１１がカメラであり、第２光学領域ＯＡ２が重畳される第２光学電子装置１２が感知センサーである場合、カメラは感知センサーよりさらに大きい光量を必要とし得る。

よって、第１光学領域ＯＡ１の透過率（透過程度）は、第２光学領域ＯＡ２の透過率（透過程度）より高くなり得る。

この場合、第１光学領域ＯＡ１の第１透過領域ＴＡ１は第２光学領域ＯＡ２の第２透過領域ＴＡ２よりさらに大きい大きさを有し得る。または、第１光学領域ＯＡ１の第１透過領域ＴＡ１と第２光学領域ＯＡ２の第２透過領域ＴＡ２は大きさが同一であっても、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の割合が第２光学領域ＯＡ２内の第２透過領域ＴＡ２の割合より大きくてもよい。

以下では、説明の便宜のために、第１光学領域ＯＡ１の透過率（透過程度）が第２光学領域ＯＡ２の透過率（透過程度）より高い場合を例に挙げて説明する。

また、図４に示されたように、本開示の実施例では、透過領域ＴＡ１、ＴＡ２は透明領域とすることもできて、透過率は透明度とすることもできる。

また、図４に示されたように、本開示の実施例では、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が表示パネル１１０の表示領域ＤＡの上端に位置し、左右に並んで配置される場合を仮定する。

図４を参照すれば、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が配置される横表示領域を第１横表示領域ＨＡ１と称し、第１光学領域ＯＡ１及び第２光学領域ＯＡ２が配置されない横表示領域を第２横表示領域ＨＡ２と称する。

図４を参照すれば、第１横表示領域ＨＡ１は一般領域ＮＡ、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を含み得る。第２横表示領域ＨＡ２は一般領域ＮＡのみを含み得る。

図５ａは、本開示の実施形態による表示パネル１１０において、第１光学領域ＯＡ１および一般領域ＮＡのそれぞれにおける信号ラインの配置図であり、図５ｂは、本開示の実施形態による表示パネル１１０において、第２光学領域ＯＡ２および一般領域ＮＡのそれぞれにおける信号ラインの配置図である。

図５ａおよび図５ｂに示す第１横表示領域ＨＡ１は、表示パネル１１０における第１横表示領域ＨＡ１の一部であり、第２横表示領域ＨＡ２は、表示パネル１１０における第２横表示領域ＨＡ２の一部である。

図５ａに示す第１光学領域ＯＡ１は、表示パネル１１０における第１光学領域ＯＡ１の一部であり、図５ｂに示す第２光学領域ＯＡ２は、表示パネル１１０における第２光学領域ＯＡ２の一部である。

図５ａおよび図５ｂを参照すると、第１横表示領域ＨＡ１は、一般領域ＮＡ、第１光学領域ＯＡ１、および第２光学領域ＯＡ２を含み得る。第２横表示領域ＨＡ２は、一般領域ＮＡを含み得る。

表示パネル１１０には、多様な種類の横ラインＨＬ１、ＨＬ２が配置され、多様な種類の縦ラインＶＬｎ、ＶＬ１、ＶＬ２が配置され得る。

本開示の実施例で、横方向と縦方向は交差する２個の方向を意味するものであり、横方向と縦方向は見る方向によって異なり得る。例えば、本開示での実施例で、横方向は一つのゲートラインＧＬが延長されながらも配置される方向を意味し、縦方向は一つのデータラインＤＬが延長されながら配置される方向を意味し得る。このように、横と縦を例に挙げる。

図５ａ及び図５ｂを参照すれば、表示パネル１１０に配置される横ラインは第１横表示領域ＨＡ１に配置される第１横ラインＨＬ１及び第２横表示領域ＨＡ２に配置される第２横ラインＨＬ２を含み得る。

表示パネル１１０に配置される横ラインはゲートラインＧＬであることがある。すなわち、第１横ラインＨＬ１と第２横ラインＨＬ２はゲートラインＧＬであることがある。ゲートラインＧＬはサブピクセルＳＰの構造によって多様な種類のゲートラインを含み得る。

図５ａ及び図５ｂを参照すれば、表示パネル１１０に配置される縦ラインは、一般領域ＮＡだけに配置される一般縦ラインＶＬｎ、第１光学領域ＯＡ１と一般領域ＮＡをすべて通過する第１縦ラインＶＬ１、及び第２光学領域ＯＡ２と一般領域ＮＡをすべて通過する第２縦ラインＶＬ２を含み得る。

表示パネル１１０に配置される縦ラインはデータラインＤＬ、駆動電圧ラインＤＶＬなどを含み得るし、これだけではなく、基準電圧ライン、初期化電圧ラインなどをさらに含み得る。すなわち、一般縦ラインＶＬｎ、第１縦ラインＶＬ１及び第２縦ラインＶＬ２はデータラインＤＬ、駆動電圧ラインＤＶＬなどを含み得るし、これだけではなく、基準電圧ライン、初期化電圧ラインなどをさらに含み得る。

本開示の実施例で、第２横ラインＨＬ２で「横」という用語は、信号が左側（または右側）から右側（または左側）に伝達されるという意味であるだけで、第２横ラインＨＬ２が正確な横方向だけで直線形態に延長されるという意味ではないこともある。すなわち、図５ａ及び図５ｂで、第２横ラインＨＬ２は一直線形態で図示されているが、これと異なるように、第２横ラインＨＬ２は折れるか、または曲げられた部分を含み得る。同じく、第１横ラインＨＬ１また折れるか、または曲げられた部分を含み得る。

本開示の実施例で、一般縦ラインＶＬｎで「縦」という用語は信号が上側（または下側）から下側（または上側）に伝達されるという意味であるだけで、一般縦ラインＶＬｎが正確な縦方向だけで直線形態に延長されるという意味ではない。すなわち、図５ａ及び図５ｂで、一般縦ラインＶＬｎは一直線形態で図示されているが、これと異なるように、一般縦ラインＶＬｎは折れるか、または曲げられた部分を含み得る。同じく、第１縦ラインＶＬ１及び第２縦ラインＶＬ２は折れるか、または曲げられた部分を含み得る。

図５ａを参照すれば、第１横領域ＨＡ１に含まれる第１光学領域ＯＡ１は発光領域ＥＡと第１透過領域ＴＡ１を含み得る。第１光学領域ＯＡ１内で、第１透過領域ＴＡ１の外領域が発光領域ＥＡを含み得る。

図５ａを参照すれば、第１光学領域ＯＡ１の透過率改善のために、第１光学領域ＯＡ１を通過する第１横ラインＨＬ１は第１光学領域ＯＡ１内の第１透過領域ＴＡ１を回避して通過することができる。

よって、第１光学領域ＯＡ１を通過する第１横ラインＨＬ１それぞれは各第１透過領域ＴＡ１の外郭わくの外を迂回する曲線区間またはベンディング区間などを含み得る。

これによって、第１横領域ＨＡ１に配置される第１横ラインＨＬ１と第２横領域ＨＡ２に配置される第２横ラインＨＬ２は模様または長さなどがお互いに異なり得る。すなわち、第１光学領域ＯＡ１を通る第１横ラインＨＬ１と第１光学領域ＯＡ１を通過しない第２横ラインＨＬ２は模様または長さなどがお互いに異なり得る。

また、第１光学領域ＯＡ１の透過率改善のために、第１光学領域ＯＡ１を通る第１縦ラインＶＬ１は第１光学領域ＯＡ１内の第１透過領域ＴＡ１を回避して通ることができる。

よって、第１光学領域ＯＡ１を通る第１縦ラインＶＬ１それぞれは各第１透過領域ＴＡ１の外郭わくの外を迂回する曲線区間またはベンディング区間などを含み得る。

これによって、第１光学領域ＯＡ１を通る第１縦ラインＶＬ１と第１光学領域ＯＡ１を通過しない一般領域ＮＡに配置される一般縦ラインＶＬｎは模様または長さなどがお互いに異なり得る。

図５ａを参照すれば、第１横領域ＨＡ１内の第１光学領域ＯＡ１に含まれた第１透過領域ＴＡ１は斜線方向に配列され得る。

図５ａを参照すれば、第１横領域ＨＡ１内の第１光学領域ＯＡ１で、左右に隣接した２個の第１透過領域ＴＡ１の間には発光領域ＥＡが配置され得る。第１横領域ＨＡ１内の第１光学領域ＯＡ１で、上下に隣接した２個の第１透過領域ＴＡ１間には発光領域ＥＡが配置され得る。

図５ａを参照すれば、第１横領域ＨＡ１に配置される第１横ラインＨＬ１、すなわち、第１光学領域ＯＡ１を通り過ぎる第１横ラインＨＬ１はすべて第１透過領域ＴＡ１の外郭わくの外を迂回する曲線区間またはベンディング区間を少なくとも一つは含み得る。

図５ｂを参照すれば、第１横領域ＨＡ１に含まれる第２光学領域ＯＡ２は発光領域ＥＡと第２透過領域ＴＡ２を含み得る。第２光学領域ＯＡ２内で、第２透過領域ＴＡ２の外領域が発光領域ＥＡを含み得る。

第２光学領域ＯＡ２内の発光領域ＥＡ及び第２透過領域ＴＡ２の位置及び配列状態は、図５ａでの第１光学領域ＯＡ１内の発光領域ＥＡ及び第２透過領域ＴＡ２の位置及び配列状態と同一であってもよい。

これと異なるように、図５ｂに示されたように、第２光学領域ＯＡ２内の発光領域ＥＡ及び第２透過領域ＴＡ２の位置及び配列状態は、図５ａでの第１光学領域ＯＡ１内の発光領域ＥＡ及び第２透過領域ＴＡ２の位置及び配列状態と異なり得る。

例えば、図５ｂを参照すれば、第２光学領域ＯＡ２内で、第２透過領域ＴＡ２は横方向（左右方向）に配列され得る。横長方向（左右方向）に隣接した２個の第２透過領域ＴＡ２の間には発光領域ＥＡが配置されないこともある。また、第２光学領域ＯＡ２内の発光領域ＥＡは縦方向（上下方向）に隣接した第２透過領域ＴＡ２の間に配置され得る。すなわち、２個の第２透過領域行の間に発光領域ＥＡが配置され得る。

第１横ラインＨＬ１は第１横領域ＨＡ１内の第２光学領域ＯＡ２とその周辺の一般領域ＮＡを通るとき、図５ａと同一な形態で通過し得る。

これと異なるように、図５ｂに示されたように、第１横ラインＨＬ１は第１横領域ＨＡ１内の第２光学領域ＯＡ２とその周辺の一般領域ＮＡを通るとき、図５ａと他の形態で通過し得る。

これは、図５ｂの第２光学領域ＯＡ２内の発光領域ＥＡ及び第２透過領域ＴＡ２の位置及び配列状態と、図５ａでの第１光学領域ＯＡ１内の発光領域ＥＡ及び第２透過領域ＴＡ２の位置及び配列状態と異なるためである。

図５ｂを参照すれば、第１横ラインＨＬ１は第１横領域ＨＡ１内の第２光学領域ＯＡ２とその周辺の一般領域ＮＡを通るとき、曲線区間やベンディング区間なく、上下に隣接した第２透過領域ＴＡ２の間を直線形態で通過し得る。

言い換えれば、一つの第１横ラインＨＬ１は第１光学領域ＯＡ１内で曲線区間またはベンディング区間を有するが、第２光学領域ＯＡ２内では曲線区間またはベンディング区間を有しないこともある。

第２光学領域ＯＡ２の透過率改善のために、第２光学領域ＯＡ２を通る第２縦ラインＶＬ２は第２光学領域ＯＡ２内の第２透過領域ＴＡ２を回避して通ることができる。

よって、第２光学領域ＯＡ２を通る第２縦ラインＶＬ２それぞれは各第２透過領域ＴＡ２の外郭わくの外を迂回する曲線区間またはベンディング区間などを含み得る。

これによって、第２光学領域ＯＡ２を通る第２縦ラインＶＬ２と第２光学領域ＯＡ２を通過しないで一般領域ＮＡに配置される一般縦ラインＶＬｎは模様または長さなどがお互いに異なることがある。

図５ａに示されたように、第１光学領域ＯＡ１を通る第１横ラインＨＬ１は第１透過領域ＴＡ１の外郭わく外を迂回する曲線区間またはベンディング区間を有し得る。

よって、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通る第１横ラインＨＬ１の長さは、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過しないで一般領域ＮＡだけに配置される第２横ラインＨＬ２の長さより少しはさらに長いことがある。

これによって、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通る第１横ラインＨＬ１の抵抗（以下、第１抵抗とも称する）は、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過しないで一般領域ＮＡだけに配置される第２横ラインＨＬ２の抵抗（以下、第２抵抗とも称する）より少し大きくなり得る。

図５ａ及び図５ｂを参照すれば、光透過構造によって、第１光学電子装置１１と少なくとも一部が重畳される第１光学領域ＯＡ１は複数の第１透過領域ＴＡ１を含み、第２光学電子装置１２と少なくとも一部が重畳される第２光学領域ＯＡ２は複数の第２透過領域ＴＡ２を含むため、第１光学領域ＯＡ１及び第２光学領域ＯＡ２は一般領域ＮＡに比べて単位面積当たりサブピクセル個数が少なくなり得る。

第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横ラインＨＬ１が連結されるサブピクセルＳＰの個数と、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過しないで一般領域ＮＡだけに配置される第２横ラインＨＬ２が連結されるサブピクセルＳＰの個数はお互いに異なり得る。

第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通る第１横ラインＨＬ１が連結されるサブピクセルＳＰの個数（第１個数）は、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過しないで一般領域ＮＡだけに配置される第２横ラインＨＬ２が連結されるサブピクセルＳＰの個数（第２個数）より少なくなり得る。

第１個数と第２個数との間の差は第１光学領域ＯＡ１及び第２光学領域ＯＡ２それぞれの解像度と一般領域ＮＡの解像度の差によって変わり得る。例えば、第１光学領域ＯＡ１及び第２光学領域ＯＡ２それぞれの解像度と一般領域ＮＡの解像度の差が大きくなるほど、第１個数と第２個数との間の差は大きくなり得る。

前述したように、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横ラインＨＬ１が連結されるサブピクセルＳＰの個数（第１個数）が第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過しないで一般領域ＮＡだけに配置される第２横ラインＨＬ２が連結されるサブピクセルＳＰの個数（第２個数）より少ないため、第１横ラインＨＬ１が周辺の他の電極やラインと重畳される面積が第２横ラインＨＬ２が周辺の他の電極やラインと重畳される面積より小さくなり得る。

よって、第１横ラインＨＬ１が周辺の他の電極やラインと形成する寄生キャパシタンス（以下、第１キャパシタンスと称する）は第２横ラインＨＬ２が周辺の他の電極やラインと形成する寄生キャパシタンス（以下、第２キャパシタンスと称する）より遥かに小さくなり得る。

第１抵抗及び第２抵抗の間の大小関係（第１抵抗≧第２抵抗）及び第１キャパシタンス及び第２キャパシタンスの間の大小関係（第１キャパシタンス≪第２キャパシタンス）を考慮すると、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過する第１横ラインＨＬ１のＲＣ（Ｒｅｓｉｓｔａｎｃｅ－Ｃａｐａｃｉｔａｎｃｅ）値（以下、第１ＲＣ値とも称する）は、第１光学領域ＯＡ１及び第２光学領域ＯＡ２を通過しないで一般領域ＮＡだけに配置される第２横ラインＨＬ２のＲＣ（Ｒｅｓｉｓｔａｎｃｅ－Ｃａｐａｃｉｔａｎｃｅ）値（以下、第２ＲＣ値とも称する）より遥かに小さくなり得る（第１ＲＣ値≪第２ＲＣ値）。

第１横ラインＨＬ１の第１ＲＣ値と第２横ラインＨＬ２の第２ＲＣ値の間の差（以下で、ＲＣロード（ＲＣ Ｌｏａｄ）偏差と称する）によって、第１横ラインＨＬ１を通る信号伝達特性と第２横ラインＨＬ２を通じた信号伝達特性が変わり得る。

図６および図７は、本開示の実施形態による表示パネル１１０の表示領域ＤＡに含まれる一般領域ＮＡ、第１光学領域ＯＡ１、および第２光学領域ＯＡ２のそれぞれの断面図である。

図６は、タッチセンサーがタッチパネルの形で表示パネル１１０の外部に存在する場合についての表示パネル１１０の断面図であり、図７は、タッチセンサーＴＳが表示パネル１１０の内部に存在する場合についての表示パネル１１０の断面図である。

図６および図７のそれぞれは、表示領域ＤＡに含まれる一般領域ＮＡ、第１光学領域ＯＡ１、および第２光学領域ＯＡ２についての断面図である。

まず、図６および図７を参照して一般領域ＮＡの積層構造について説明する。第１光学領域ＯＡ１と第２光学領域ＯＡ２のそれぞれに含まれる発光領域ＥＡは、一般領域ＮＡまたは一般領域ＮＡ内の発光領域ＥＡと同じ積層構造を有し得る。

図６および図７を参照すると、基板ＳＵＢは、第１基板ＳＵＢ１、層間絶縁膜ＩＰＤおよび第２基板ＳＵＢ２を含み得る。層間絶縁膜ＩＰＤは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置し得る。基板ＳＵＢを第１基板ＳＵＢ１、層間絶縁膜ＩＰＤおよび第２基板ＳＵＢ２で構成することによって、水分浸透を防止できる。例えば、第１基板ＳＵＢ１および第２基板ＳＵＢ２は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）基板であり得る。第１基板ＳＵＢ１を１次ＰＩ基板と称し、第２基板ＳＵＢ２を２次ＰＩ基板と称する。

図６および図７を参照すると、基板ＳＵＢ上には、駆動トランジスタＤＲＴなどのトランジスタを形成するための各種パターンＡＣＴ、ＳＤ１、ＧＡＴＥ、各種絶縁膜ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０および各種金属パターンＴＭ、ＧＭ、ＭＬ１、ＭＬ２が配置され得る。

図６および図７を参照すると、第２基板ＳＵＢ２上にマルチバッファ層ＭＢＵＦが配置され得、マルチバッファ層ＭＢＵＦ上に第１アクティブバッファ層ＡＢＵＦ１が配置され得る。

第１アクティブバッファ層ＡＢＵＦ１上に第１金属層ＭＬ１及び第２金属層ＭＬ２が配置され得る。ここで、第１金属層ＭＬ１及び第２金属層ＭＬ２は光をシールドするライトシールド層（Ｌｉｇｈｔ Ｓｈｉｅｌｄ Ｌａｙｅｒ、ＬＳ）であり得る。

第１金属層ＭＬ１及び第２金属層ＭＬ２上に第２アクティブバッファ層ＡＢＵＦ２が配置され得る。第２アクティブバッファ層ＡＢＵＦ２上に駆動トランジスタＤＲＴのアクティブ層ＡＣＴが配置され得る。

ゲート絶縁膜ＧＩがアクティブ層ＡＣＴを覆いながら配置され得る。

ゲート絶縁膜ＧＩ上に駆動トランジスタＤＲＴのゲート電極ＧＡＴＥが配置され得る。このとき、駆動トランジスタＤＲＴの形成位置と異なる位置で、駆動トランジスタＤＲＴのゲート電極ＧＡＴＥと共に、ゲート物質層ＧＭがゲート絶縁膜ＧＩ上に配置され得る。

第１層間絶縁膜ＩＬＤ１がゲート電極ＧＡＴＥ及びゲート物質層ＧＭを覆いながら配置され得る。第１層間絶縁膜ＩＬＤ１上に金属パターンＴＭが配置され得る。金属パターンＴＭは駆動トランジスタＤＲＴの形成位置と他の所に位置することができる。第２層間絶縁膜ＩＬＤ２が第１層間絶縁膜ＩＬＤ１上の金属パターンＴＭを覆いながら配置され得る。

第２層間絶縁膜ＩＬＤ２上に２個の第１ソース－ドレイン電極パターンＳＤ１が配置され得る。２個の第１ソース－ドレイン電極パターンＳＤ１のうちで一つは駆動トランジスタＤＲＴのソースノードであり、残り一つは駆動トランジスタＤＲＴのドレインノードである。

２個の第１ソース－ドレイン電極パターンＳＤ１は、第２層間絶縁膜ＩＬＤ２、第１層間絶縁膜ＩＬＤ１及びゲート絶縁膜ＧＩのコンタクトホールを通じて、アクティブ層ＡＣＴの一側と他側に電気的に連結され得る。

アクティブ層ＡＣＴでゲート電極ＧＡＴＥと重畳される部分はチャンネル領域である。２個の第１ソース－ドレイン電極パターンＳＤ１のうちで一つはアクティブ層ＡＣＴでチャンネル領域の一側と連結され得るし、２個の第１ソース－ドレイン電極パターンＳＤ１のうちで残り一つはアクティブ層ＡＣＴでチャンネル領域の他側と連結され得る。

パッシベーション層ＰＡＳ０が２個の第１ソース－ドレイン電極パターンＳＤ１を覆いながら配置される。パッシベーション層ＰＡＳ０上に平坦化層ＰＬＮが配置され得る。平坦化層ＰＬＮは第１平坦化層ＰＬＮ１及び第２平坦化層ＰＬＮ２を含み得る。

パッシベーション層ＰＡＳ０上に第１平坦化層ＰＬＮ１が配置され得る。

第１平坦化層ＰＬＮ１上に第２ソース－ドレイン電極パターンＳＤ２が配置され得る。第２ソース－ドレイン電極パターンＳＤ２は、第１平坦化層ＰＬＮ１のコンタクトホールを介して２つの第１ソース－ドレイン電極パターンＳＤ１のうち、１つ（図３のサブピクセルＳＰ内の駆動トランジスタＤＲＴの第２ノードＮ２に対応する）と接続し得る。

第２平坦化層ＰＬＮ２は第２ソース－ドレイン電極パターン（ＳＤ２）を覆いながら配置され得る。第２平坦化層ＰＬＮ２上に発光素子ＥＤが配置され得る。

発光素子ＥＤの積層構造をよく見れば、アノード電極ＡＥが第２平坦化層ＰＬＮ２上に配置され得る。アノード電極ＡＥが第２平坦化層ＰＬＮ２のコンタクトホールを通じて第２ソース－ドレイン電極パターン（ＳＤ２）と電気的に連結され得る。

バンクＢＡＮＫがアノード電極ＡＥの一部を覆いながら配置され得る。サブピクセルＳＰの発光領域ＥＡに対応されるバンクＢＡＮＫの一部が開口され得る。

アノード電極ＡＥの一部がバンクＢＡＮＫの開口部で露出され得る。発光層ＥＬがバンクＢＡＮＫの側面とバンクＢＡＮＫの開口部に位置することができる。発光層ＥＬの全体または一部は隣接したバンクＢＡＮＫの間に位置することができる。

バンクＢＡＮＫの開口部で、発光層ＥＬはアノード電極ＡＥと接触し得る。発光層ＥＬ上にカソード電極ＣＥが配置され得る。

アノード電極ＡＥ、発光層ＥＬ及びカソード電極ＣＥによって発光素子ＥＤが形成され得る。発光層ＥＬは有機膜を含み得る。

前述した発光素子ＥＤ上に封止層ＥＮＣＡＰが配置され得る。

封止層ＥＮＣＡＰは、単一層構造または多層構造を有し得る。例えば、図６および図７に示すように、封止層ＥＮＣＡＰは、第１封止層ＰＡＳ１、第２封止層ＰＣＬ、および第３封止層ＰＡＳ２を含み得る。

例えば、第１封止層ＰＡＳ１および第３封止層ＰＡＳ２は、無機膜であり、第２封止層ＰＣＬは、有機膜であり得る。第１封止層ＰＡＳ１、第２封止層ＰＣＬおよび第３封止層ＰＡＳ２のうち、第２封止層ＰＣＬは最も厚く、平坦化層の役割を果たし得る。

第１封止層ＰＡＳ１はカソード電極ＣＥ上に配置され、発光素子ＥＤと最も隣接するように配置され得る。第１封止層ＰＡＳ１は低温蒸着が可能な無機絶縁材質で形成され得る。例えば、第１封止層ＰＡＳ１は窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）または酸化アルミニウム（Ａｌ_２）などであり得る。第１封止層ＰＡＳ１が低温雰囲気で蒸着されるため、蒸着工程時、第１封止層ＰＡＳ１は高温雰囲気に脆弱な有機物を含む発光層ＥＬが損傷されることを防止することができる。

第２封止層ＰＣＬは第１封止層ＰＡＳ１より小さな面積で形成され得る。この場合、第２封止層ＰＣＬは第１封止層ＰＡＳ１の両末端を露出させるように形成され得る。第２封止層ＰＣＬは表示装置１００の撓うことによる各層間の応力を緩和させる緩衝役割をして、平坦化性能を強化する役割をすることもできる。例えば、第２封止層ＰＣＬはアクリル樹脂、エポキシ樹脂、ポリイミド、ポリエチレン、またはシリコンオキシカーバイド（ＳｉＯＣ）などであり得るし、有機絶縁材質で形成され得る。例えば、第２封止層ＰＣＬはインクジェット方式を通じて形成されてもよい。

第３無機封止層ＰＡＳ２は第２封止層ＰＣＬが形成された基板ＳＵＢ上に第２封止層ＰＣＬ及び第１封止層ＰＡＳ１それぞれの上部面及び側面を覆うように形成され得る。第３封止層ＰＡＳ２は外部の水分や酸素が第１無機封止層ＰＡＳ１及び有機封止層ＰＣＬへの侵透を最小化するか、または遮断することができる。例えば、第３封止層ＰＡＳ２は窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯＮ）または酸化アルミニウム（Ａｌ_２Ｏ_３）などのような無機絶縁材質で形成される。

図７を参照すると、タッチセンサーＴＳが表示パネル１１０に内蔵されるタイプの場合、封止層ＥＮＣＡＰ上にタッチセンサーＴＳが配置され得る。タッチセンサー構造について詳細に説明すると、以下の通りである。

封止層ＥＮＣＡＰ上にタッチバッファ膜Ｔ－ＢＵＦが配置され得る。タッチバッファ膜Ｔ－ＢＵＦ上にタッチセンサーＴＳが配置され得る。

タッチセンサーＴＳは、異なる層に位置するタッチセンサーメタルＴＳＭとブリッジメタルＢＲＧを含み得る。

タッチセンサーメタルＴＳＭとブリッジメタルＢＲＧとの間には、タッチ層間絶縁膜Ｔ－ＩＬＤが配置され得る。

例えば、タッチセンサーメタルＴＳＭが互いに隣接して配置される第１タッチセンサーメタルＴＳＭ、第２タッチセンサーメタルＴＳＭ、および第３タッチセンサーメタルＴＳＭを含み得る。第１タッチセンサーメタルＴＳＭと第２タッチセンサーメタルＴＳＭとの間に第３タッチセンサーメタルＴＳＭがあり、第１タッチセンサーメタルＴＳＭおよび第２タッチセンサーメタルＴＳＭは、互いに電気的に接続される必要があるとき、第１タッチセンサーメタルＴＳＭおよび第２タッチセンサーメタルＴＳＭは、他の層にあるブリッジメタルＢＲＧを介して電気的に相互に接続され得る。ブリッジメタルＢＲＧは、タッチ層間絶縁膜Ｔ－ＩＬＤによって第３タッチセンサーメタルＴＳＭと絶縁することができる。

表示パネル１１０にタッチセンサーＴＳが形成されるとき、工程に用いられる薬液（現像液またはエッチング液など）または外部からの水分などが発生し得る。タッチバッファ膜Ｔ－ＢＵＦ上にタッチセンサーＴＳが配置されることによって、タッチセンサーＴＳの製造工程時に、薬液や水分などが有機物を含む発光層ＥＬに浸透することを防止できる。これにより、タッチバッファ膜Ｔ－ＢＵＦは、薬液または水分に脆弱な発光層ＥＬの損傷を防止できる。

タッチバッファ膜Ｔ－ＢＵＦは、高温に脆弱な有機物を含む発光層ＥＬの損傷を防止するために、一定温度（例えば、１００℃）以下の低温で形成可能であり、１～３の低誘電率を有する有機絶縁材質で形成される。例えば、タッチバッファ膜Ｔ－ＢＵＦは、アクリル系、エポキシ系、またはシロキサン（Ｓｉｌｏｘａｎ）系の材質で形成され得る。表示装置１００の曲がりに応じて、封止層ＥＮＣＡＰが損傷することがあり、タッチバッファ膜Ｔ－ＢＵＦ上に位置するタッチセンサーメタルが割れることがある。表示装置１００が曲がっても、有機絶縁材質で平坦化性能を有するタッチバッファ膜Ｔ－ＢＵＦは、封止層ＥＮＣＡＰの損傷および／またはタッチセンサーＴＳを構成するメタルＴＳＭ、ＢＲＧの割れ現象を防止できる。

保護層ＰＡＣは、タッチセンサーＴＳを覆いながら配置され得る。保護層ＰＡＣは、有機絶縁膜であり得る。

次に、図６および図７を参照して第１光学領域ＯＡ１についての積層構造を説明する。

図６および図７を参照すると、第１光学領域ＯＡ１内の発光領域ＥＡは、一般領域ＮＡの積層構造と同じ積層構造を有し得る。したがって、以下では、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の積層構造について詳細に説明する。

一般領域ＮＡおよび第１光学領域ＯＡ１に含まれる発光領域ＥＡには、カソード電極ＣＥが配置されるが、第１光学領域ＯＡ１内の第１透過領域ＴＡ１には、カソード電極ＣＥが配置されないことがある。すなわち、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、カソード電極ＣＥの開口部に対応できる。

また、一般領域ＮＡおよび第１光学領域ＯＡ１に含まれる発光領域ＥＡには、第１金属層ＭＬ１および第２金属層ＭＬ２のうち、少なくとも１つを含むライトシールド層ＬＳが配置されるが、第１光学領域ＯＡ１内の第１透過領域ＴＡ１には、ライトシールド層ＬＳが配置されないことがある。すなわち、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、ライトシールド層ＬＳの開口部に対応し得る。

一般領域ＮＡおよび第１光学領域ＯＡ１に含まれる発光領域ＥＡに配置された基板ＳＵＢと各種絶縁膜ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０、ＰＬＮ（ＰＬＮ１、ＰＬＮ２）、ＢＡＮＫ、ＥＮＣＡＰ（ＰＡＳ１、ＰＣＬ、ＰＡＳ２）、Ｔ－ＢＵＦ、Ｔ－ＩＬＤ、ＰＡＣは、第１光学領域ＯＡ１内の第１透過領域ＴＡ１にも同様に配置され得る。

但し、一般領域ＮＡおよび第１光学領域ＯＡ１に含まれる発光領域ＥＡにおいて、絶縁物質以外に電気的な特性を有する物質層（例えば、金属物質層、半導体層など）は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１に配置されないことがある。

例えば、図６および図７を参照すると、トランジスタに関連する金属物質層ＭＬ１、ＭＬ２、ＧＡＴＥ、ＧＭ、ＴＭ、ＳＤ１、ＳＤ２と半導体層ＡＣＴは、第１透過領域ＴＡ１に配置されないことがある。

また、図６および図７を参照すると、発光素子ＥＤに含まれるアノード電極ＡＥおよびカソード電極ＣＥは、第１透過領域ＴＡ１に配置されないことがある。ただし、発光層ＥＬは、第１透過領域ＴＡ１に配置されることがあり、または配置されないことがある。

また、図７を参照すると、タッチセンサーＴＳに含まれるタッチセンサーメタルＴＳＭおよびブリッジメタルＢＲＧも、第１光学領域ＯＡ１内の第１透過領域ＴＡ１に配置されないことがある。

したがって、第１光学領域ＯＡ１内の第１透過領域ＴＡ１に電気的な特性を有する物質層（例えば、金属物質層、半導体層など）が配置されないことによって、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の光透過性が提供され得る。したがって、第１光学電子装置１１は、第１透過領域ＴＡ１を介して透過した光を受信し、当該機能（例えば、イメージセンシング）を行い得る。

第１光学領域ＯＡ１内の第１透過領域ＴＡ１の全体または一部は、第１光学電子装置１１と重畳するため、第１光学電子装置１１の正常の動作のためには、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の透過率は、より高い必要がある。

このために、本開示の実施形態による表示装置１００の表示パネル１１０において、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、透過率向上構造（ＴＩＳ、Ｔｒａｎｓｍｉｔｔａｎｃｅ Ｉｍｐｒｏｖｅｍｅｎｔ Ｓｔｒｕｃｔｕｒｅ）を有し得る。

図６および図７を参照すると、表示パネル１１０に含まれる複数の絶縁膜は、基板ＳＵＢ１、ＳＵＢ２とトランジスタＤＲＴ、ＳＣＴとの間のバッファ層ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２と、トランジスタＤＲＴと発光素子ＥＤとの間の平坦化層ＰＬＮ１、ＰＬＮ２と、発光素子ＥＤ上の封止層ＥＮＣＡＰとを含み得る。

図７を参照すると、表示パネル１１０に含まれる複数の絶縁膜は、封止層ＥＮＣＡＰ上のタッチバッファ膜Ｔ－ＢＵＦおよびタッチ層間絶縁膜Ｔ－ＩＬＤなどをさらに含み得る。

図６および図７を参照すると、第１光学領域ＯＡ１内の第１透過領域ＴＡ１は、透過率向上構造ＴＩＳとして、第１平坦化層ＰＬＮ１およびパッシベーション層ＰＡＳ０が下に陥没した構造を有し得る。

図６および図７を参照すると、複数の絶縁膜のうち、第１平坦化層ＰＬＮ１は、少なくとも１つの凹凸部（または陥没部）を含み得る。ここで、第１平坦化層ＰＬＮ１は、有機絶縁膜であり得る。

第１平坦化層ＰＬＮ１が下方に陥没した場合、第２平坦化層ＰＬＮ２が実質的な平坦化の役割を行い得る。一方、第２平坦化層ＰＬＮ２も下方に陥没し得る。この場合、第２封止層ＰＣＬが実質的な平坦化の役割を行い得る。

図６および図７を参照すると、第１平坦化層ＰＬＮ１およびパッシベーション層ＰＡＳ０の陥没した部分は、トランジスタＤＲＴを形成するための絶縁膜ＩＬＤ２、ＩＤＬ１、ＧＩとその下に位置するバッファ層ＡＢＵＦ１、ＡＢＵＦ２、ＭＢＵＦを貫通し、第２基板ＳＵＢ２の上部まで下降し得る。

図６および図７を参照すると、基板ＳＵＢは、透過率向上構造ＴＩＳとして少なくとも１つの凹部を含み得る。例えば、第１透過領域ＴＡ１において、第２基板ＳＵＢ１の上面が下に陥没するか、または開けられる。

図６および図７を参照すると、封止層ＥＮＣＡＰを構成する第１封止層ＰＡＳ１および第２封止層ＰＣＬも、下に陥没した形の透過率向上構造ＴＩＳを有し得る。ここで、第２封止層ＰＣＬは、有機絶縁膜であり得る。

図７を参照すると、保護層ＰＡＣは、封止層ＥＮＣＡＰ上のタッチセンサーＴＳを覆いながら配置され、タッチセンサーＴＳを保護できる。

図７を参照すると、保護層ＰＡＣは、第１透過領域ＴＡ１と重畳する部分で透過率向上構造ＴＩＳとして少なくとも１つの凹凸部を有し得る。ここで、保護層ＰＡＣは、有機絶縁膜であり得る。

図７を参照すると、タッチセンサーＴＳは、メッシュタイプのタッチセンサーメタルＴＳＭで構成され得る。タッチセンサーメタルＴＳＭがメッシュタイプで形成される場合、タッチセンサーメタルＴＳＭには、複数のオープン領域が存在し得る。複数のオープン領域のそれぞれは、サブピクセルＳＰの発光領域ＥＡと位置が対応できる。

第１光学領域ＯＡ１の透過率が一般領域ＮＡの透過率よりも高くなるように、第１光学領域ＯＡ１内における単位領域当たりのタッチセンサーメタルＴＳＭの面積は、一般領域ＮＡ内における単位領域当たりのタッチセンサーメタルＴＳＭの面積よりも小さいことがある。

図７を参照すると、第１光学領域ＯＡ１内の発光領域ＥＡにタッチセンサーＴＳが配置され、第１光学領域ＯＡ１内の第１透過領域ＴＡ１には、タッチセンサーＴＳが配置されないことがある。

次に、図６および図７を参照して第２光学領域ＯＡ２についての積層構造を説明する。

図６および図７を参照すると、第２光学領域ＯＡ２内の発光領域ＥＡは、一般領域ＮＡの積層構造と同じ積層構造を有し得る。したがって、以下では、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の積層構造について詳細に説明する。

一般領域ＮＡおよび第２光学領域ＯＡ２に含まれる発光領域ＥＡには、カソード電極ＣＥが配置されるが、第２光学領域ＯＡ２内の第２透過領域ＴＡ２には、カソード電極ＣＥが配置されないことがある。すなわち、第２光学領域ＯＡ２内の第２透過領域ＴＡ２は、カソード電極ＣＥの開口部に対応し得る。

また、一般領域ＮＡおよび第２光学領域ＯＡ２に含まれる発光領域ＥＡには、第１金属層ＭＬ１および第２金属層ＭＬ２のうち、少なくとも１つを含むライトシールド層ＬＳが配置されるが、第２光学領域ＯＡ２内の第２透過領域ＴＡ２には、ライトシールド層ＬＳが配置されないことがある。すなわち、第２光学領域ＯＡ２内の第２透過領域ＴＡ２は、ライトシールド層ＬＳの開口部に対応し得る。

第２光学領域ＯＡ２の透過率と第１光学領域ＯＡ１の透過率が同じである場合、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の積層構造は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の積層構造と完全に同じであり得る。

第２光学領域ＯＡ２の透過率と第１光学領域ＯＡ１の透過率が異なる場合、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の積層構造は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の積層構造と一部異なり得る。

例えば、図６および図７に示すように、第２光学領域ＯＡ２の透過率が第１光学領域ＯＡ１の透過率よりも低い場合、第２光学領域ＯＡ２内の第２透過領域ＴＡ２は、透過率向上構造ＴＩＳを有しないことがある。その一環として、第１平坦化層ＰＬＮ１およびパッシベーション層ＰＡＳ０が陥没しないことがある。また、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の幅は、第１光学領域ＯＡ１内の第１透過領域ＴＡ１の幅よりも狭いことがある。

一般領域ＮＡおよび第２光学領域ＯＡ２に含まれる発光領域ＥＡに配置された基板ＳＵＢと各種絶縁膜ＭＢＵＦ、ＡＢＵＦ１、ＡＢＵＦ２、ＧＩ、ＩＬＤ１、ＩＬＤ２、ＰＡＳ０、ＰＬＮ（ＰＬＮ１、ＰＬＮ２）、ＢＡＮＫ、ＥＮＣＡＰ（ＰＡＳ１、ＰＣＬ、ＰＡＳ２）、Ｔ－ＢＵＦ、Ｔ－ＩＬＤ、ＰＡＣは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２にも同様に配置され得る。

しかし、一般領域ＮＡおよび第２光学領域ＯＡ２に含まれる発光領域ＥＡにおいて、絶縁物質以外に電気的な特性を有する物質層（例えば、金属物質層、半導体層など）は、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されないことがある。

例えば、図６および図７を参照すると、トランジスタに関連する金属物質層ＭＬ１、ＭＬ２、ＧＡＴＥ、ＧＭ、ＴＭ、ＳＤ１、ＳＤ２および半導体層ＡＣＴは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されないことがある。

また、図６および図７を参照すると、発光素子ＥＤに含まれるアノード電極ＡＥおよびカソード電極ＣＥは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されないことがある。ただし、発光層ＥＬは、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されることがあり、または配置されないことがある。

また、図７を参照すると、タッチセンサーＴＳに含まれるタッチセンサーメタルＴＳＭおよびブリッジメタルＢＲＧも、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に配置されないことがある。

したがって、第２光学領域ＯＡ２内の第２透過領域ＴＡ２に電気的な特性を有する物質層（例えば、金属物質層、半導体層など）が配置されないことによって、第２光学領域ＯＡ２内の第２透過領域ＴＡ２の光透過性が提供され得る。したがって、第２光学電子装置１２は、第２透過領域ＴＡ２を介して透過した光を受信し、当該機能（例えば、物体や人体の接近検知、外部の照度検知など）を行い得る。

図８は、本開示の実施形態による表示パネル１１０の外郭における断面図である。

図８においては、第１基板ＳＵＢ１および第２基板ＳＵＢ２が合わさった形の基板ＳＵＢが表示され、バンクＢＡＮＫの下部は、簡単に示されている。図８において、第１平坦化層ＰＬＮ１および第２平坦化層ＰＬＮ２は、１つの平坦化層ＰＬＮに示され、平坦化層ＰＬＮの下の第２層間絶縁膜ＩＬＤ２および第１層間絶縁膜ＩＬＤ１は、１つの層間絶縁膜ＩＮＳに示される。

図８を参照すると、第１封止層ＰＡＳ１は、カソード電極ＣＥ上に配置され、発光素子ＥＤに最も隣接して配置され得る。第２封止層ＰＣＬは、第１封止層ＰＡＳ１よりも小さい面積で形成され得る。この場合、第２封止層ＰＣＬは、第１封止層ＰＡＳ１の両端を露出させるように形成され得る。

第３無機封止層ＰＡＳ２は、第２封止層ＰＣＬが形成された基板ＳＵＢ上に第２封止層ＰＣＬおよび第１封止層ＰＡＳ１のそれぞれの上部面および側面を覆うように形成され得る。

第３封止層ＰＡＳ２は、外部の水分や酸素が第１無機封止層ＰＡＳ１および有機封止層ＰＣＬに浸透することを最小化または遮断する。

図８を参照すると、表示パネル１１０は、封止層ＥＮＣＡＰが崩れるのを防止するために、封止層ＥＮＣＡＰの傾斜面ＳＬＰの端点またはその近傍に１つ以上のダムＤＡＭ１、ＤＡＭ２が設けられ得る。１つ以上のダムＤＡＭ１、ＤＡＭ２は、表示領域ＤＡと非表示領域ＮＤＡとの境界点に設けられたり、境界点の近傍に設けられ得る。

１つ以上のダムＤＡＭ１、ＤＡＭ２は、バンクＢＡＮＫと同じ物質ＤＦＰを含み得る。

図８を参照すると、有機物を含む第２封止層ＰＣＬは、最も内側にある１次ダムＤＡＭ１の内側面にのみ位置し得る。すなわち、第２封止層ＰＣＬは、すべてのダムＤＡＭ１、ＤＡＭ２の上部に存在しないことがある。これとは異なり、有機物を含む第２封止層ＰＣＬは、１次ダムＤＡＭ１および２次ダムＤＡＭ２のうち、少なくとも１次ダムＤＡＭ１の上部に位置し得る。

第２封止層ＰＣＬは、１次ダムＤＡＭ１の上部までのみ拡張されて位置し得る。または、第２封止層ＰＣＬは、１次ダムＤＡＭ１の上部を通り、２次ダムＤＡＭ２の上部まで拡張されて位置し得る。

図８を参照すると、１つ以上のダムＤＡＭ１、ＤＡＭ２の外郭には、タッチ駆動回路２６０が電気的に接続されるタッチパッドＴＰが基板ＳＵＢに配置され得る。

タッチラインＴＬは、表示領域ＤＡに配置されるタッチ電極を構成するタッチセンサーメタルＴＳＭまたはブリッジメタルＢＲＧをタッチパッドＴＰに電気的に接続し得る。

タッチラインＴＬの一端は、タッチセンサーメタルＴＳＭまたはブリッジメタルＢＲＧと電気的に接続され、タッチラインＴＬの他端は、タッチパッドＴＰと電気的に接続され得る。

タッチラインＴＬは、封止層ＥＮＣＡＰの傾斜面ＳＬＰに沿って下降し、ダムＤＡＭ１、ＤＡＭ２の上部を通り、外郭に配置されるタッチパッドＴＰまで延長され得る。

図８を参照すると、タッチラインＴＬは、ブリッジメタルＢＲＧであり得る。これとは異なり、タッチラインＴＬ、タッチセンサーメタルＴＳＭであり得る。

図９は、本開示の実施形態による表示装置１００のピクセル回路を示す。

図９を参照すると、本開示の実施形態による表示装置１００において、複数のサブピクセルＳＰのそれぞれは、発光素子ＥＤ、駆動トランジスタＤＲＴ、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、およびストレージキャパシタＣｓｔなどを含み得る。

図９を参照してピクセル回路内の素子について説明する。

発光素子ＥＤは、アノード電極ＡＥ、発光層ＥＬ、およびカソード電極ＣＥを含み得る。

駆動トランジスタＤＲＴは、第１ノードＮ１、第２ノードＮ２、および第３ノードＮ３を含み、発光素子ＥＤを駆動するためのトランジスタであり得る。

第１トランジスタＴ１は、第１スキャン信号ＳＣＡＮ１によって制御され、第１ノードＮ１と第２ノードＮ２との間の接続を制御できる。

第２トランジスタＴ２は、第２スキャン信号ＳＣＡＮ２によって制御され、第３ノードＮ３とデータラインＤＬとの間の接続を制御できる。ここで、データラインＤＬには、データ電圧Ｖｄａｔａを印加することができる。

第３トランジスタＴ３は、発光制御信号ＥＭによって制御され、第３ノードＮ３と駆動電圧ラインＤＶＬとの間の接続を制御できる。ここで、駆動電圧ラインＤＶＬには、駆動電圧ＥＬＶＤＤを印加することができる。

第４トランジスタＴ４は、発光制御信号ＥＭによって制御され、アノード電極ＡＥと第２ノードＮ２との間の接続を制御できる。

第５トランジスタＴ５は、第３スキャン信号ＳＣＡＮ３によって制御され、初期化信号ラインＶＩＮＩＬと第２ノードＮ２との間の接続を制御できる。ここで、初期化信号ラインＶＩＮＩＬには、第２ノードＮ２または第１ノードＮ１の電圧を初期化させるための初期化電圧ＶＩＮＩを印加することができる。

第６トランジスタＴ６は、アノードリセット電圧ラインＶＡＲＬとアノード電極ＡＥとの間の接続を制御できる。ここで、アノードリセット電圧ラインＶＡＲＬには、発光素子ＥＤのアノード電極ＡＥの電圧をリセットさせるためのアノードリセット電圧ＶＡＲを印加することができる。

ストレージキャパシタＣｓｔは、第１ノードＮ１と駆動電圧ラインＤＶＬとの間に接続され得る。

図９を参照してピクセル回路と信号配線との間の例示的な接続構造を説明する。

第１スキャン信号ＳＣＡＮ１は、第１スキャンラインＳＣＬ１を介して第１トランジスタＴ１のゲートノードに印加され得る。すなわち、第１トランジスタＴ１のゲートノードは、第１スキャンラインＳＣＬ１と電気的に接続され得る。

第２スキャン信号ＳＣＡＮ２は、第２スキャンラインＳＣＬ２を介して第２トランジスタＴ２のゲートノードに印加され得る。第２トランジスタＴ２のゲートノードは、第２スキャンラインＳＣＬ２と電気的に接続され得る。

第３スキャン信号ＳＣＡＮ３は、第３スキャンラインＳＣＬ３を介して第５トランジスタＴ５のゲートノードに印加され得る。第５トランジスタＴ５のゲートノードは、第３スキャンラインＳＣＬ３と電気的に接続され得る。

発光制御信号ＥＭは、発光制御ラインＥＭＬを介して第３トランジスタＴ３および第４トランジスタＴ４のそれぞれのゲートノードに共通に印加され得る。すなわち、第３トランジスタＴ３および第４トランジスタＴ４のそれぞれのゲートノードは、発光制御ラインＥＭＬに共通に接続され得る。

図９を参照すると、第５トランジスタＴ５のゲートノードに印加される第３スキャン信号ＳＣＡＮ３とは異なる第３スキャン信号ＳＣＡＮ３’が第６トランジスタＴ６のゲートノードに印加され得る。

第６トランジスタＴ６のゲートノードに印加される他の第３スキャン信号ＳＣＡＮ３’は、他のサブピクセルＳＰの第５トランジスタＴ５のゲートノードに印加される第３スキャン信号ＳＣＡＮ３であり得る。

第６トランジスタＴ６のゲートノードに接続される他の第３スキャンラインＳＣＬ３’は、第５トランジスタＴ５のゲートノードに接続される第３スキャンラインＳＣＬ３とは異なり得る。例えば、第６トランジスタＴ６のゲートノードに接続される他の第３スキャンラインＳＣＬ３’は、他のサブピクセルＳＰの第５トランジスタＴ５のゲートノードに接続される第３スキャンラインＳＣＬであり得る。

一方、各サブピクセルＳＰに含まれる７つのトランジスタＤＲＴ、Ｔ１～Ｔ６のすべては、ｐタイプのトランジスタまたはｎタイプのトランジスタであり得る。あるいは、７つのトランジスタＤＲＴ、Ｔ１～Ｔ６のうち、少なくとも１つは、ｐタイプまたはｎタイプのトランジスタであり、残りは、ｎタイプまたはｐタイプのトランジスタであり得る。

例えば、図９に示すように、７つのトランジスタＤＲＴ、Ｔ１～Ｔ６のうち、第１トランジスタＴ１は、ｎタイプのトランジスタであり、残りの６つのトランジスタＤＲＴ、Ｔ２～Ｔ６は、ｐタイプのトランジスタであり得る。

図９を参照すると、本開示の実施形態による表示装置１００において、表示パネル１１０は、各サブピクセルＳＰの駆動トランジスタＤＲＴの下に配置されるシールドメタルＢＳＭをさらに含み得る。

図９を参照すると、シールドメタルＢＳＭは、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１を回避して配置され得る。これにより、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１における光透過性が低下せず、駆動トランジスタＤＲＴのチャネルを保護できる。

図９を参照すると、シールドメタルＢＳＭは、駆動電圧ラインＤＶＬと電気的に接続され得る。これにより、例えば、ボディ効果（Ｂｏｄｙ Ｅｆｆｅｃｔ）に関連して、駆動トランジスタＤＲＴの駆動安定性を高めることができる。

図９のシールドメタルＢＳＭは、図６および図７のライトシールド層ＬＳに対応し得る。

以下、第１光学領域ＯＡ１を通過する信号ラインのうち、第１横ラインＨＬ１の配置構造について説明する。第１光学領域ＯＡ１を通過する第１横ラインＨＬ１は、第２光学領域ＯＡ２も通過することができる。以下は、説明の便宜のために、第１光学領域ＯＡ１における第１横ラインの配置構造を説明する。しかし、第１光学領域ＯＡ１における第１横ラインの配置構造は、第２光学領域ＯＡ２における第１横ラインの配置構造にも同様に適用できる。

図１０は、本開示の実施形態による表示装置１００の第１光学領域ＯＡ１を示す。

前述したように、本開示の実施形態による表示装置１００の表示パネル１１０は、表示領域ＤＡと非表示領域ＮＤＡを含み、複数のサブピクセルＳＰおよび複数の信号ラインを含み得る。

表示パネル１１０の表示領域ＤＡは、第１光学領域ＯＡ１と、第１光学領域ＯＡ１の外郭に位置する一般領域ＮＡと、を含み得る。

第１光学領域ＯＡ１は、複数の第１透過領域ＴＡ１を含み得る。

第１光学領域ＯＡ１において、複数の第１透過領域ＴＡ１を除いた領域には、複数のサブピクセルＳＰが配置され得る。このような意味で、第１光学領域ＯＡ１は、複数の第１透過領域ＴＡ１の外郭に位置する複数の発光領域ＥＡを含むと言える。

一般領域ＮＡは、複数のサブピクセルＳＰが配置され得る。これにより、一般領域ＮＡは、複数の発光領域ＥＡを含み得る。

前述したように、第１光学電子装置１１は、表示パネル１１０の下部に位置し、表示領域ＤＡに含まれる第１光学領域ＯＡ１の少なくとも一部と重畳し得る。

図１０を参照すると、例えば、第１光学領域ＯＡ１は、内部領域ＩＡとベゼル領域ＢＡとを含み得る。ベゼル領域ＢＡは、内部領域ＩＡを囲むドーナツ型の領域であり得る。ベゼル領域ＢＡは、内部領域ＩＡと一般領域ＮＡとの間の境界となる領域であり得る。

図１０を参照すると、第１光学領域ＯＡ１に含まれるベゼル領域ＢＡおよび内部領域ＩＡは、複数の第１透過領域ＴＡ１が存在し得る。

図１０を参照すると、ベゼル領域ＢＡは、内部領域ＩＡと同じ構造（例えば、サブピクセル配置、配線配置など）を有し得る。

これとは異なり、ベゼル領域ＢＡは、一般領域ＮＡおよび内部領域ＩＡとは異なる構造（例えば、サブピクセル配置、配線配置など）を有し得る。例えば、ベゼル領域ＢＡは、内部領域ＩＡよりも解像度（単位面積サブピクセル数）が高く、一般領域ＮＡよりも解像度が低くなり得る。

図１０を参照すると、横方向に第１光学領域ＯＡ１の一部領域を含む関心領域ＲＯＩは、内部領域ＩＡと、内部領域ＩＡの第１側（左）に位置するベゼル領域ＢＡである第１ベゼル領域ＬＢＡと、内部領域ＩＡの第２側（右）に位置するベゼル領域ＢＡである第２ベゼル領域ＲＢＡとを含み得る。

図１０を参照すると、第１光学領域ＯＡ１を囲む拡張領域ＥＬＯＡ１、ＥＲＯＡ１がさらに存在し得る。ここで、拡張領域ＥＬＯＡ１、ＥＲＯＡ１は、ドーナツ型の領域として、第１光学領域ＯＡ１および／または一般領域ＮＡとみなされ得る。

拡張領域ＥＬＯＡ１、ＥＲＯＡ１は、一般領域ＮＡのサブピクセルＳＰの配置構造を有し得る。例えば、拡張領域ＥＬＯＡ１、ＥＲＯＡ１の単位面積当たりのサブピクセル数は、一般領域ＮＡの単位面積当たりのサブピクセル数と同じであり得る。

これとは異なり、拡張領域ＥＬＯＡ１、ＥＲＯＡ１は、第１光学領域ＯＡ１のベゼル領域ＢＡ（ＬＢＡ、ＲＢＡ）のサブピクセルＳＰの配置構造を有し得る。例えば、拡張領域ＥＬＯＡ１、ＥＲＯＡ１の単位面積当たりのサブピクセル数は、第１光学領域ＯＡ１のベゼル領域ＢＡ（ＬＢＡ、ＲＢＡ）における単位面積当たりのサブピクセル数と同じであり得る。

図１０を参照すると、拡張領域ＥＬＯＡ１、ＥＲＯＡ１は、ベゼル領域ＢＡ（ＬＢＡ、ＲＢＡ）が拡張された拡張ベゼル領域ＥＬＢＡ、ＥＲＢＡともいえる。

本開示の実施形態による表示装置１００の表示パネル１１０において、第１光学領域ＯＡ１における単位面積当たりのサブピクセル数は、一般領域ＮＡにおける単位面積当たりのサブピクセル数と異なり得る。

第１光学領域ＯＡ１を通過する第１横ラインＨＬ１は、第１光学領域ＯＡ１内に配置される部分と一般領域ＮＡ内に配置される部分を含むことになる。

第１光学領域ＯＡ１における単位面積当たりのサブピクセル数は、一般領域ＮＡにおける単位面積当たりのサブピクセル数と異なるため、第１光学領域ＯＡ１内で１つの第１横ラインＨＬ１と接続された単位面積当たりのサブピクセル数は、一般領域ＮＡ内で１つの第１横ラインＨＬ１と接続された単位面積当たりのサブピクセル数と異なり得る。第１光学領域ＯＡ１内で１つの第１横ラインＨＬ１と接続された単位面積当たりのサブピクセル数は、一般領域ＮＡ内で１つの第１横ラインＨＬ１と接続された単位面積当たりのサブピクセル数よりも少なくなり得る。

また、第１光学領域ＯＡ１を通過する第１横ラインＨＬ１は、第１光学領域ＯＡ１に含まれる第１透過領域ＴＡ１を回避しつつ配置され得る。これにより、第１透過領域ＴＡ１の透過度を向上させることができる。

本開示の実施形態による第１光学領域ＯＡ１を通過する第１横ラインＨＬ１は、前述の特性を考慮して設計されたユニークな配置構造を有し得る。

図１０を参照すると、第１光学領域ＯＡ１を通過する第１横ラインＨＬ１は、第１光学領域ＯＡ１に含まれる第１透過領域ＴＡ１を回避しつつ配置されることが好ましい。このため、第１横ラインＨＬ１は、第１透過領域ＴＡ１の外郭の形状に応じて曲がりながら配置され得る。すなわち、第１光学領域ＯＡ１内において、第１横ラインＨＬ１は、非直線区間ＮＬＳを有し得る。例えば、非直線区間ＮＬＳは、円弧状の区間または曲げられた形の区間を有し得る。

図１０を参照すると、第１光学領域ＯＡ１に含まれる第１透過領域ＴＡ１は、互いに対角線の方向に配置され、第１横ラインＨＬ１は、第１透過領域ＴＡ１を回避するため、２つの第１横ラインＨＬ１のそれぞれの非直線区間ＮＬＳは、ジグザグパターンに位置し得る。

図１０を参照すると、複数のサブピクセルＳＰは、第１サブピクセルＳＰ１および第２サブピクセルＳＰ２を含み得る。

第１サブピクセルＳＰ１は、第１光学領域ＯＡ１の左境界近傍（図１０の例の場合、第１拡張ベゼル領域ＥＬＢＡ）に位置し得る。

第２サブピクセルＳＰ２は、第１光学領域ＯＡ１の右境界近傍（図１０の例の場合、第２拡張ベゼル領域ＥＲＢＡ）に位置し、第１サブピクセルＳＰ１から横方向に位置し得る。

複数のサブピクセルＳＰのそれぞれは、Ｓ種類の信号を供給してもらえる。ここで、Ｓは、２以上の自然数であり得る。

複数の信号ラインは、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１を含み得る。

図１０を参照すると、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１は、第１サブピクセルＳＰ１の第１回路部ＳＰＣ１と第２サブピクセルＳＰ２の第２回路部ＳＰＣ２と接続されるが、第１サブピクセルＳＰ１と第２サブピクセルＳＰ２との間の他のサブピクセルＳＰとは接続されず、バイパスされる第１横ラインＨＬ１＿ＢＰを含み得る。このような第１横ラインＨＬ１＿ＢＰは、バイパスラインＨＬ１＿ＢＰとも呼ばれる。

例えば、バイパスラインＨＬ１＿ＢＰは、特定の信号を伝達するラインであり得る。例えば、特定の信号は、図９の第２スキャン信号ＳＣＡＮ２であり得る。

図１０を参照すると、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１のうち、バイパスラインＨＬ１＿ＢＰとは異なり、第１光学領域ＯＡ１内で複数のサブピクセルＳＰと接続される第１横ラインＨＬ１＿ＮＢＰを含み得る。このような第１横ラインＨＬ１＿ＮＢＰは、非バイパスラインＨＬ１＿ＮＢＰとも呼ばれる。

図１０を参照すると、複数のサブピクセルＳＰは、第３サブピクセルＳＰ３、第４サブピクセルＳＰ４、第５サブピクセルＳＰ５、第６サブピクセルＳＰ６をさらに含み得る。

第３サブピクセルＳＰ３は、第１光学領域ＯＡ１の左境界近傍（図１０の例の場合、第１拡張ベゼル領域ＥＬＢＡ）に位置し、第１サブピクセルＳＰ１から縦方向に位置し得る。

第４サブピクセルＳＰ４は、第１光学領域ＯＡ１の右境界近傍（図１０の例の場合、第２拡張ベゼル領域ＥＲＢＡ）に位置し、第２サブピクセルＳＰ２から縦方向に位置し得る。

第５サブピクセルＳＰ５および第６サブピクセルＳＰ６は、第１光学領域ＯＡ１の内部に位置し、第３サブピクセルＳＰ３と第４サブピクセルＳＰ４との間に位置し得る。

図１０を参照すると、非バイパスラインＨＬ１＿ＮＢＰである第１横ラインＨＬ１＿ＮＢＰは、第３サブピクセルＳＰ３の第３回路部ＳＰＣ３、第４サブピクセルＳＰ４の第４回路部ＳＰＣ４、第５サブピクセルＳＰ５の第５回路部ＳＰＣ５、および第６サブピクセルＳＰ６の第６回路部ＳＰＣ６に接続され得る。

図１０を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、複数の第１横ラインＨＬ１は、すべて同じ層に位置し得る。

これとは異なり、複数の第１横ラインＨＬ１のうち、少なくとも１つは、残りとは異なる層に位置し得る。

図１０を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、複数の第１横ラインＨＬ１は、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１を回避して配置され得る。複数の第１横ラインＨＬ１のそれぞれが複数の第１透過領域ＴＡ１を回避する方向は、ジグザグ方式で交互に行い得る。

バイパスラインＨＬ１＿ＢＰは、複数の第１透過領域ＴＡ１のそれぞれを互いに反対方向である第１方向および第２方向に交互に迂回して回避することができる。非バイパスラインＨＬ１＿ＮＢＰは、複数の第１透過領域ＴＡ１のそれぞれを第１方向または第２方向に迂回しながら回避することができる。

例えば、バイパスラインＨＬ１＿ＢＰは、第１透過領域ＴＡ１の上部と下部に交互に迂回して回避することができる。非バイパスラインＨＬ１＿ＮＢＰは、第１透過領域ＴＡ１の下部に迂回しながら回避することができる。

例えば、バイパスラインＨＬ１＿ＢＰのそれぞれの非直線区間ＮＬＳは、第１透過領域ＴＡ１の下に迂回する非直線区間ＮＬＳと、第１透過領域ＴＡ１の上に迂回する非直線区間ＮＬＳと、を含み得る。

例えば、バイパスラインＨＬ１＿ＢＰのそれぞれの非直線区間ＮＬＳは、互いに対角線の方向に隣接して位置し得る。非バイパスラインＨＬ１＿ＮＢＰのそれぞれの非直線区間ＮＬＳは、互いに対角線の方向に隣接して位置し得る。

第１光学領域ＯＡ１内に配置されるサブピクセルＳＰは、何個ずつ隣接して配置され得る。図１０の例によると、第１光学領域ＯＡ１内で４つのサブピクセルＳＰが隣接して配置され得る。第１光学領域ＯＡ１内で隣接する４つのサブピクセルＳＰの発光領域ＥＡは、図４などのように、対角線の方向に互いに隣接して配置され得る。したがって、隣接する４つのサブピクセルＳＰの発光領域ＥＡを含む領域は、菱形の形状を有し得る。これにより、第１光学領域ＯＡ１内で隣接する４つのサブピクセルＳＰにおける４つのアノード電極ＡＥは、対角線の方向に隣接して配置され得る。

これに比べて、図１０を参照すると、第１光学領域ＯＡ１内で隣接する４つのサブピクセルＳＰのそれぞれの回路部は、横方向に並んで配置され得る。４つのサブピクセルＳＰのそれぞれの回路部は、図９における発光素子ＥＤを除いた残りのトランジスタＤＲＴ、Ｔ１～Ｔ６とストレージキャパシタＣｓｔが配置された部分であり得る。

以下、図９のピクセル回路を図１０の配線構造に適用したものを図１１および図１２を参照して説明する。

図１１は、本開示の実施形態による表示装置１００の第１光学領域ＯＡ１を通過する信号ラインの配置構造を示す。

図１１を参照すると、複数のサブピクセルＳＰは、第１光学領域ＯＡ１の左境界近傍（第１拡張ベゼル領域ＥＬＢＡ）に位置する第１サブピクセルＳＰ１、および第１光学領域ＯＡ１の右境界近傍（第２拡張ベゼル領域ＥＲＢＡ）に位置し、第１サブピクセルＳＰ１から横方向に位置する第２サブピクセルＳＰ２を含み得る。

図１１を参照すると、複数のサブピクセルＳＰのそれぞれは、Ｓ種類の信号を供給してもらえる。ここで、Ｓは、２以上の自然数であり得る。複数の信号ラインは、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１を含み得る。

図１１を参照すると、複数のサブピクセルＳＰのそれぞれに供給されるＳ種類の信号を横ラインから供給される信号に規定する場合、図９のピクセル回路によると、Ｓ種類の信号は、第１～第３スキャン信号ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、発光制御信号ＥＭ、初期化電圧ＶＩＮＩを含む５つの信号を含み得る。Ｓ種類の信号は、アノードリセット電圧ＶＡＲをさらに含み得る。

図１１を参照すると、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１は、Ｓ種類の信号のうち、Ｋ種類の信号を第１サブピクセルＳＰ１と第２サブピクセルＳＰ２に供給するＫ個の第１横ラインＨＬ１を含み得る。

ここで、Ｋは、１以上であり、Ｓ未満の自然数であり得る。

図１１の例によると、Ｓ種類の信号のうち、Ｋ種類の信号は、１種類の信号として第２スキャン信号ＳＣＡＮ２であり、Ｋ種類の信号である第２スキャン信号ＳＣＡＮ２を第１サブピクセルＳＰ１と第２サブピクセルＳＰ２に供給される１つの第１横ラインＨＬ１は、第２スキャンラインＳＣＬ２＿ＢＰである。

以下は、説明の便宜のために、Ｓ種類の信号は、第１～第３スキャン信号ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、発光制御信号ＥＭ、初期化電圧ＶＩＮＩ、アノードリセット電圧ＶＡＲを含み、Ｋ種類の信号は、第２スキャン信号ＳＣＡＮ２であると仮定して説明する。

よって、以下においては、Ｓ種類の信号を６種類のゲート信号ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、ＥＭ、ＶＩＮＩ、ＶＡＲといい、Ｋ種類の信号は、第２スキャン信号ＳＣＡＮ２という。そして、Ｓ種類の信号を伝達するためのＳ個の第１横ラインＨＬ１は、第１～第３スキャンラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ／ＳＣＬ２＿ＢＰ、ＳＣＬ３、発光制御ラインＥＭＬ、初期化電圧ラインＶＩＮＩＬ、およびアノード電圧リセットラインＶＡＲＬを含む６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ／ＳＣＬ２＿ＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬという。Ｋ種類の信号を伝達するためのＫ個の第１横ラインＨＬ１を第２スキャンラインＳＣＬ２＿ＢＰ、ＳＣＬ２＿ＮＢＰという。

図１１を参照すると、アノード電圧リセットラインＶＡＲＬは、第１非表示領域ＮＤＡ１から縦方向に延長されて配置される第１縦アノード電圧リセットラインＶＡＲＬ＿ＬＶ、第２非表示領域ＮＤＡ２から縦方向に延長されて配置される第２縦アノード電圧リセットラインＶＡＲＬ＿ＲＶ、および表示領域ＤＡから横方向に延長されて配置される横アノード電圧リセットラインＶＡＲＬ＿Ｈを含み得る。

図１１を参照すると、アノード電圧リセットラインＶＡＲＬは、第１光学領域ＯＡ１の内部から縦方向に延長されながら配置される第３縦アノード電圧リセットラインＶＡＲＬ＿ＩＶをさらに含み得る。

図１１を参照すると、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１のうち、第１サブピクセルＳＰ１と第２サブピクセルＳＰ２と重畳して配置される第２スキャンラインＳＣＬ２＿ＢＰは、第１光学領域ＯＡ１内で第１サブピクセルＳＰ１と第２サブピクセルＳＰ２以外の他のサブピクセルＳＰと接続されず、第１サブピクセルＳＰ１と第２サブピクセルＳＰ２との間でバイパスされるバイパスラインであり得る。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、複数のサブピクセルＳＰは、第３サブピクセルＳＰ３、第４サブピクセルＳＰ４、第５サブピクセルＳＰ５、および第６サブピクセルＳＰ６をさらに含み得る。

第３サブピクセルＳＰ３は、第１光学領域ＯＡ１の左境界近傍（第１拡張ベゼル領域ＥＬＢＡ）に位置し、第１サブピクセルＳＰ１から縦方向に位置し得る。

第４サブピクセルＳＰ４は、第１光学領域ＯＡ１の右境界近傍（第２拡張ベゼル領域ＥＲＢＡ）に位置し、第２サブピクセルＳＰ２から縦方向に位置し得る。

第５サブピクセルＳＰ５および第６サブピクセルＳＰ６は、第１光学領域ＯＡ１の内部に位置し、第３サブピクセルＳＰ３と第４サブピクセルＳＰ４との間に位置し得る。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１は、第３サブピクセルＳＰ３、第５サブピクセルＳＰ５、第６サブピクセルＳＰ６、および第４サブピクセルＳＰ４に６種類のゲート信号ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、ＥＭ、ＶＩＮＩ、ＶＡＲを供給するＳ個の第１横ラインＨＬ１である６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬをさらに含み得る。

Ｓ個の第１横ラインＨＬ１である６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬは、第３サブピクセルＳＰ３、第５サブピクセルＳＰ５、第６サブピクセルＳＰ６、および第４サブピクセルＳＰ４と重複して配置され得る。

図１１を参照すると、第３サブピクセルＳＰ３、第５サブピクセルＳＰ５、第６サブピクセルＳＰ６、および第４サブピクセルＳＰ４に対応する６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬは、第１スキャンラインＳＣＬ１、第２スキャンラインＳＣＬ２＿ＮＢＰ、第３スキャンラインＳＣＬ３、発光制御ラインＥＭＬ、初期化電圧ラインＶＩＮＩＬ、およびアノード電圧リセットラインＶＡＲＬを含み得る。

第１光学領域ＯＡ１を通過する６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬのうち、５（Ｓ－Ｋ、Ｓ＝６、Ｋ＝１）種類の第１横ラインＳＣＬ１、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬが第１地点（左側地点）から分岐し、５（Ｓ－Ｋ、Ｓ＝６、Ｋ＝１）種類のゲート信号ＳＣＡＮ１、ＳＣＡＮ３、ＥＭ、ＶＩＮＩ、ＶＡＲを第１サブピクセルＳＰ１に供給する５（Ｓ－Ｋ、Ｓ＝６、Ｋ＝１）種類の第１ブランチラインＳＣＬ１＿ＬＢ、ＳＣＬ３＿ＬＢ、ＥＭＬ＿ＬＢ、ＶＩＮＩＬ＿ＬＢ、ＶＡＲＬ＿ＬＢをさらに含み得る。

図１１を参照すると、第１光学領域ＯＡ１を通過する６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬのうち、５（Ｓ－Ｋ、Ｓ＝６、Ｋ＝１）種類の第１横ラインＳＣＬ１、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬが第２地点（右側地点）から分岐し、５（Ｓ－Ｋ、Ｓ＝６、Ｋ＝１）種類のゲート信号ＳＣＡＮ１、ＳＣＡＮ３、ＥＭ、ＶＩＮＩ、ＶＡＲを第２サブピクセルＳＰ２に供給する５（Ｓ－Ｋ、Ｓ＝６、Ｋ＝１）種類の第２ブランチラインＳＣＬ１＿ＲＢ、ＳＣＬ３＿ＲＢ、ＥＭＬ＿ＲＢ、ＶＩＮＩＬ＿ＲＢ、ＶＡＲＬ＿ＲＢをさらに含み得る。

ここで、第１地点と第２地点は、第１光学領域ＯＡ１またはその近傍に位置し得る。第１地点と第２地点のうち、第２地点は、第１地点よりも比較的右側に位置する地点であって、比較的第１地点よりも第２非表示領域ＮＤＡ２に近い地点であり得る。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、Ｓ個の第１横ラインＨＬ１である６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ／ＳＣＬ２＿ＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬは、同じ層に位置し得る。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、Ｓ個の第１横ラインＨＬ１である６種類のゲートラインＳＣＬ１、ＳＣＬ２＿ＮＢＰ／ＳＣＬ２＿ＢＰ、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬのうち、少なくとも１つは、残りとは異なる層に位置し得る。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、バイパスラインである第２スキャンラインＳＣＬ２＿ＢＰは、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１を回避して配置され得、非バイパスラインである第２スキャンラインＳＣＬ２＿ＮＢＰも、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１を回避して配置され得る。

バイパスラインである第２スキャンラインＳＣＬ２＿ＢＰと非バイパスラインである第２スキャンラインＳＣＬ２＿ＮＢＰのそれぞれは、複数の第１透過領域ＴＡ１を回避する方向が互いに反対であり得る。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、複数のサブピクセルＳＰは、第１光学領域ＯＡ１の左境界近傍ＥＬＢＡに位置し、第１サブピクセルＳＰ１から縦方向に位置する第３サブピクセルＳＰ３と、第１光学領域ＯＡ１の右境界近傍ＥＲＢＡに位置し、第２サブピクセルＳＰ２から縦方向に位置する第４サブピクセルＳＰ４と、第１光学領域ＯＡ１の内部に位置し、第３サブピクセルＳＰ３と第４サブピクセルＳＰ４との間に位置する第５サブピクセルＳＰ５とをさらに含み得る。

第１サブピクセルＳＰ１および第２サブピクセルＳＰ２は、第１サブピクセル行に含まれ得る。第３サブピクセルＳＰ３、第５サブピクセルＳＰ５、および第４サブピクセルＳＰ４は、第２サブピクセル行に含まれ得る。

Ｓ種類の信号は、第１スキャン信号ＳＣＡＮ１、第２スキャン信号ＳＣＡＮ２、第３スキャン信号ＳＣＡＮ３、および発光制御信号ＥＭを含み得る。

複数の第１横ラインＨＬ１は、第２サブピクセル行に第１スキャン信号ＳＣＡＮ１を供給する第１スキャンラインＳＣＬ１と、第２サブピクセル行に第２スキャン信号ＳＣＡＮ２を供給する第２スキャンラインＳＣＬ２＿ＮＢＰと、第２サブピクセル行に第３スキャン信号ＳＣＡＮ３を供給する第３スキャンラインＳＣＬ３と、第２サブピクセル行に発光制御信号ＥＭを供給する発光制御ラインＥＭＬと、を含み得る。

複数の第１横ラインＨＬ１は、第１スキャンラインＳＣＬ１の第１地点から分岐し、第１スキャン信号ＳＣＡＮ１を第１サブピクセル行に含まれる第１サブピクセルＳＰ１に供給する第１スキャンブランチラインＳＣＬ１＿ＬＢと、第３スキャンラインＳＣＬ３の第１地点から分岐し、第３スキャン信号ＳＣＡＮ３を第１サブピクセル行に含まれる第１サブピクセルＳＰ１に供給する第３スキャンブランチラインＳＣＬ３＿ＬＢと、発光制御ラインＥＭＬの第１地点から分岐し、発光制御信号ＥＭを第１サブピクセル行に含まれる第１サブピクセルＳＰ１に供給する発光制御ブランチラインＥＭＬ＿ＬＢと、をさらに含み得る。

複数の第１横ラインＨＬ１は、第１スキャンラインＳＣＬ１の第２地点から分岐し、第１スキャン信号ＳＣＡＮ１を第１サブピクセル行に含まれる第２サブピクセルＳＰ２に供給する他の第１スキャンブランチラインＳＣＬ１＿ＲＢと、第３スキャンラインＳＣＬ３の第２地点から分岐し、第３スキャン信号ＳＣＡＮ３を第１サブピクセル行に含まれる第２サブピクセルＳＰ２に供給する他の第３スキャンブランチラインＳＣＬ３＿ＲＢと、発光制御ラインＥＭＬの第２地点から分岐し、発光制御信号ＥＭを第１サブピクセル行に含まれる第２サブピクセルＳＰ２に供給する他の発光制御ブランチラインＥＭＬ＿ＲＢと、をさらに含み得る。

複数の第１横ラインＨＬ１は、第１サブピクセル行に第２スキャン信号ＳＣＡＮ２を供給する他の第２スキャンラインＳＣＬ２＿ＢＰをさらに含み得る。

第１サブピクセル行に配置される他の第２スキャンラインＳＣＬ２＿ＢＰは、第１光学領域ＯＡ１内で他のサブピクセルＳＰに接続されず、バイパスされるバイパスライン（Ｂｙｐａｓｓ Ｌｉｎｅ）であり得る。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０は、非表示領域ＮＤＡに接続または配置される駆動回路を含み得る。

非表示領域ＮＤＡは、表示領域ＤＡの第１側に位置する第１非表示領域ＮＤＡ１と、表示領域ＤＡの第２側に位置する第２非表示領域ＮＤＡ２と、を含み得る。

駆動回路は、第１スキャン信号ＳＣＡＮ１を出力する第１スキャン駆動回路ＳＣＤ１と、第２スキャン信号ＳＣＡＮ２を出力する第２スキャン駆動回路ＳＣＤ２と、第３スキャン信号ＳＣＡＮ３を出力する第３スキャン駆動回路ＳＣＤ３と、発光制御信号ＥＭを出力する発光制御駆動回路ＥＭＤと、を含み得る。

第１スキャン駆動回路ＳＣＤ１、第３スキャン駆動回路ＳＣＤ３、および発光制御駆動回路ＥＭＤのそれぞれは、第１非表示領域ＮＤＡ１と第２非表示領域ＮＤＡ２のうち、いずれかに接続または配置され得る。

第２スキャン駆動回路ＳＣＤ２は、第１非表示領域ＮＤＡ１および第２非表示領域ＮＤＡ２の両方に接続または配置され得る。

第２スキャン駆動回路ＳＣＤ２は、バイパスラインである第２スキャンラインＳＣＬ２＿ＢＰおよび非バイパスラインである第２スキャンラインＳＣＬ２＿ＮＢＰのそれぞれに当該第２スキャン信号ＳＣＡＮ２を出力できる。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０において、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１は、初期化信号ラインＶＩＮＩＬ、初期化ブランチラインＶＩＮＩＬ＿ＬＢ、および他の初期化ブランチラインＶＩＮＩＬ＿ＲＢをさらに含み得る。

初期化信号ラインＶＩＮＩＬは、第２サブピクセル行に対応して配置され、初期化信号ＶＩＮＩを第２サブピクセル行に供給することができる。

初期化ブランチラインＶＩＮＩＬ＿ＬＢは、初期化信号ラインＶＩＮＩＬの第１地点から分岐し、初期化信号ＶＩＮＩを第１サブピクセル行に含まれる第１サブピクセルＳＰ１に供給することができる。

他の初期化ブランチラインＶＩＮＩＬ＿ＲＢは、初期化信号ラインＶＩＮＩＬの第２地点から分岐し、初期化信号ＶＩＮＩを第１サブピクセル行に含まれる第２サブピクセルＳＰ２に供給することができる。

図１１を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０は、非表示領域ＮＤＡに接続または配置される駆動回路を含み得る。

非表示領域ＮＤＡは、表示領域ＤＡの第１側に位置する第１非表示領域ＮＤＡ１と、表示領域ＤＡの第２側に位置する第２非表示領域ＮＤＡ２と、を含み得る。

駆動回路は、初期化信号ＶＩＮＩを出力する初期化駆動回路ＶＩＮＩＤを含み、初期化駆動回路ＶＩＮＩＤは、第１非表示領域ＮＤＡ１と第２非表示領域ＮＤＡ２のうち、いずれかに接続または配置され得る。

図１２および図１３は、本開示の実施形態による表示装置１００の第１光学領域ＯＡ１の内部において、バイパスラインの配置構造をより詳細に示す。

図１２を参照すると、第１光学領域ＯＡ１内において、バイパスラインである第２スキャンラインＳＣＬ２＿ＢＰと非バイパスラインである第２スキャンラインＳＣＬ２＿ＮＢＰは、交互に配置され得る。

バイパスラインである第２スキャンラインＳＣＬ２＿ＢＰは、第１光学領域ＯＡ１内でサブピクセルＳＰの回路部と接続されない信号ラインであり得る。非バイパスラインである第２スキャンラインＳＣＬ２＿ＮＢＰは、第１光学領域ＯＡ１内でサブピクセルＳＰの回路部と接続される信号ラインであり得る。

本明細書においては、バイパスラインが第２スキャンラインＳＣＬ２＿ＢＰであるものと例を挙げているが、６種類のゲートラインＳＣＬ１、ＳＣＬ２、ＳＣＬ３、ＥＭＬ、ＶＩＮＩＬ、ＶＡＲＬのうち、他の１つ以上のゲートラインがバイパスラインであり得る。

図１４は、本開示の実施形態による表示装置１００の一般領域ＮＡおよび第１光学領域ＯＡ１のそれぞれにおけるタッチセンサーメタルの配置構造を示し、図１５は、本開示の実施形態による表示装置１００の第１光学領域ＯＡ１の内部において、タッチセンサーメタルの配置構造を拡大して示す。

前述したように、本開示の実施形態による表示装置１００の表示パネル１１０は、一般領域ＮＡおよび第１光学領域ＯＡ１内に含まれる複数の発光領域ＥＡに配置され、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１には配置されないカソード電極ＣＥ、およびカソード電極ＣＥ上に位置する封止層ＥＮＣＡＰをさらに含み得る。

前述したように、本開示の実施形態による表示装置１００がタッチセンシング機能を提供し得、このために、表示パネル１１０に内蔵されたタッチセンサーＴＳを含む場合、図７のような垂直構造を有し得る。この場合、本開示の実施形態による表示装置１００の表示パネル１１０は、封止層ＥＮＣＡＰ上に位置し、タッチセンサーＴＳを構成するメッシュ状のタッチセンサーメタルＴＳＭをさらに含み得る。

図１４を参照すると、一般領域ＮＡにおいて、タッチセンサーメタルＴＳＭは、発光領域ＥＡを回避してメッシュ状に配置され得る。これにより、表示パネル１１０にタッチセンサーＴＳが内蔵されているにもかかわらず、一般領域ＮＡにおける発光効率の低下を防止できる。

図１４を参照すると、第１光学領域ＯＡ１において、タッチセンサーメタルＴＳＭは、第１光学領域ＯＡ１内の複数の発光領域ＥＡを回避して配置されるだけでなく、第１光学領域ＯＡ１内の複数の第１透過領域ＴＡ１を回避して配置され得る。これにより、第１光学領域ＯＡ１でタッチセンシングが可能となり、第１光学領域ＯＡ１における発光効率の低下および透過率の低下を防止できる。

図１４を参照すると、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭの密集度は、一般領域ＮＡにおけるタッチセンサーメタルＴＳＭの密集度よりも小さいことがある。

しかし、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭは、一般領域ＮＡにおけるタッチセンサーメタルＴＳＭの線幅よりも広い線幅を有する部分を含み得る。すなわち、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭの最大線幅は、一般領域ＮＡにおけるタッチセンサーメタルＴＳＭの最大線幅よりも大きいことがある。

これにより、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭの密集度が一般領域ＮＡにおけるタッチセンサーメタルＴＳＭの密集度よりも小さいにもかかわらず、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭによるタッチセンシングに必要なキャパシタンスが一般領域ＮＡにおけるタッチセンサーメタルＴＳＭによるタッチセンシングに必要なキャパシタンスと同様のレベルとなり得る。したがって、第１光学領域ＯＡ１のタッチ感度を向上させることができる。

第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭの密集度と一般領域ＮＡにおけるタッチセンサーメタルＴＳＭの密集度の差を考慮して図１４におけるケース１、ケース２、およびケース３のように、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭの最大線幅を様々に調整することができる。

図１５を参照すると、第１光学領域ＯＡ１において、タッチセンサーメタルＴＳＭは、メッシュ状で構成され得る。したがって、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭは、交差領域ＩＰＡにおける交差部分ＴＳＭ＿ＩＰと、交差部分ＴＳＭ＿ＩＰを連結するリンク領域ＬＰＡにおけるリンク部分ＴＳＭ＿ＬＰと、を含み得る。

図１５を参照すると、第１光学領域ＯＡ１において、タッチセンサーメタルＴＳＭにおけるリンク部分ＴＳＭ＿ＬＰの線幅Ｗｌｐは、交差部分ＴＳＭ＿ＩＰの線幅Ｗｉｐよりも大きいことがある。

したがって、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭが発光領域ＥＡおよび第１透過領域ＴＡ１を最大限に回避しながらも、第１光学領域ＯＡ１におけるタッチセンサーメタルＴＳＭによるタッチセンシングに必要なキャパシタンスが一般領域ＮＡにおけるタッチセンサーメタルＴＳＭによるタッチセンシングに必要なキャパシタンスと最大限に同様のレベルとなり得る。したがって、第１光学領域ＯＡ１の発光性能およびタッチ感度を最大限に向上させることができる。

一方、第１光学領域ＯＡ１を通過する複数の第１横ラインＨＬ１は、タッチセンサーメタルＴＳＭと一部重畳し得る。

以上で説明した本開示の実施形態を簡単に説明すると、以下の通りである。

本開示の実施形態は、表示領域と非表示領域を含み、複数のサブピクセルおよび複数の信号ラインを含み、表示領域は、第１光学領域と第１光学領域の外郭に位置する一般領域を含み、第１光学領域は、複数の発光領域と複数の第１透過領域を含み、一般領域は、複数の発光領域を含む表示パネルと、表示パネルの下部に位置し、表示領域に含まれる第１光学領域の少なくとも一部と重畳する第１光学電子装置とを含む表示装置を提供し得る。

複数の信号ラインは、第１光学領域を通過する複数の第１横ラインを含み得る。

複数の第１横ラインは、第１光学領域の両方の境界におけるサブピクセルと接続され、第１光学領域内部の他のサブピクセルとは接続されないバイパスラインと、第１光学領域の両方の境界におけるサブピクセルおよび第１光学領域内部の他のサブピクセルとも接続される非バイパスラインとを含み得る。

バイパスラインと非バイパスラインは、同じ種類の信号を伝送できる。

バイパスラインと非バイパスラインは、交互に配置され得る。

複数の第１横ラインは、同じ層に位置し得る。

複数の第１横ラインのうちの少なくとも一つが残りと垂直に重畳し得るように 、複数の第１横ラインのうち、少なくとも１つは、残りとは異なる層に位置し得る。

複数の第１横ラインは、第１光学領域内の複数の第１透過領域を回避して配置され得る。

複数の第１横ラインのうち、バイパスラインは、複数の第１透過領域のそれぞれを第１方向に迂回しながら回避することができる。あるいは、複数の第１横ラインのうち、バイパスラインは、複数の第１透過領域のそれぞれを互いに反対方向である第１方向と第２方向に交互に迂回して回避することができる。複数の第１横ラインのうち、非バイパスラインは、複数の第１透過領域のそれぞれを第１方向または第２方向に迂回しながら回避することができる。

複数のサブピクセルのそれぞれは、アノード電極、発光層、およびカソード電極を含む発光素子と、第１ノード、第２ノード、および第３ノードを含み、発光素子を駆動するための駆動トランジスタと、第１スキャン信号によって制御され、第１ノードと第２ノードとの間の接続を制御する第１トランジスタと、第２スキャン信号によって制御され、第３ノードとデータラインとの間の接続を制御する第２トランジスタと、発光制御信号によって制御され、第３ノードと駆動電圧ラインとの間の接続を制御する第３トランジスタと、発光制御信号によって制御され、アノード電極と第２ノードとの間の接続を制御する第４トランジスタと、第３スキャン信号によって制御され、初期化信号ラインと第２ノードとの間の接続を制御する第５トランジスタと、アノードリセット電圧ラインとアノード電極との間の接続を制御する第６トランジスタと、第１ノードと駆動電圧ラインとの間に接続されるストレージキャパシタとを含み得る。

複数のサブピクセルのそれぞれが前述のピクセル回路を有する場合、複数の第１横ラインは、第１スキャン信号を供給する第１スキャンラインと、第２スキャン信号を供給する第２スキャンラインと、第３スキャン信号を供給する第３スキャンラインと、発光制御信号を供給する発光制御ラインとを含み得る。

バイパスラインは、複数のサブピクセルのうち、第１サブピクセルに第２スキャン信号を供給する第２スキャンラインであり得る。

非バイパスラインは、複数のサブピクセルのうち、第１サブピクセルとは異なるサブピクセルに他の第２スキャン信号を供給する他の第２スキャンラインであり得る。

表示パネルは、非表示領域に接続または配置される駆動回路を含み、非表示領域は、表示領域の第１側に位置する第１非表示領域と、表示領域の第２側に位置する第２非表示領域とを含み得る。

駆動回路は、第１スキャン信号を出力する第１スキャン駆動回路と、第２スキャン信号を出力する第２スキャン駆動回路と、第３スキャン信号を出力する第３スキャン駆動回路と、発光制御信号を出力する発光制御駆動回路と、を含み得る。

第１スキャン駆動回路、第３スキャン駆動回路、および発光制御駆動回路のそれぞれは、第１非表示領域と第２非表示領域のうち、いずれかに接続または配置され得る。

第２スキャン駆動回路は、第１非表示領域および第２非表示領域の両方に接続または配置され得る。

第２スキャン駆動回路は、バイパスラインである第２スキャンラインに第２スキャン信号を出力し、非バイパスラインである第２スキャンラインに第２スキャン信号を出力できる。

駆動回路は、初期化信号を出力する初期化駆動回路をさらに含み、初期化駆動回路は、第１非表示領域と第２非表示領域のうち、いずれかに接続または配置され得る。

表示パネルは、駆動トランジスタの下に配置され、複数の第１透過領域を回避して配置されるシールドメタルをさらに含み得る。シールドメタルは、駆動電圧ラインと電気的に接続され得る。

表示パネルは、一般領域および第１光学領域内に含まれる複数の発光領域に配置され、第１光学領域内の複数の第１透過領域には配置されないカソード電極をさらに含み得る。

表示パネルは、カソード電極上に位置する封止層と、封止層上に位置するメッシュ状のタッチセンサーメタルとをさらに含み得る。

タッチセンサーメタルは、一般領域における複数の発光領域を回避して配置され得る。タッチセンサーメタルは、第１光学領域に含まれる複数の発光領域と複数の第１透過領域を回避して配置され得る。

第１光学領域におけるタッチセンサーメタルは、一般領域におけるタッチセンサーメタルの線幅よりも広い線幅を有する部分を含み得る。

タッチセンサーメタルは、交差部分と、交差部分を連結するリンク部分と、を含み、リンク部分の線幅は、交差部分の線幅よりも広いことがある。

複数の第１横ラインは、タッチセンサーメタルと一部重畳し得る。

第１光学電子装置は、カメラまたは感知センサーであり、第１光学領域内の単位面積当たりのサブピクセル数は、一般領域内の単位面積当たりのサブピクセル数よりも少ないことがある。

表示領域は、第１光学領域および一般領域とは異なる第２光学領域をさらに含み得る。

表示装置は、表示パネルの下部に位置し、第２光学領域の少なくとも一部と重畳する第２光学電子装置をさらに含み、第１光学領域と第２光学領域との間には、一般領域が配置されるか、または配置されないことがある。

第１光学電子装置は、カメラであり、第２光学電子装置は、感知センサーであり、第１光学領域の透過率は、第２光学領域の透過率以上であり得る。

第１光学領域内の単位面積当たりのサブピクセル数は、一般領域内の単位面積当たりのサブピクセル数よりも少ないことがある。

第２光学領域内の単位面積当たりのサブピクセル数は、第１光学領域内の単位面積当たりのサブピクセル数以上であり、一般領域内の単位面積当たりのサブピクセル数よりも少ないことがある。

以上の前述した本開示の実施形態によると、カメラおよび感知センサーなどの光学電子装置を表示パネルの表示領域の下に備えることによって、表示パネルの非表示領域を縮小することができ、表示装置の前面で光学電子装置が露出されない表示パネルおよび表示装置を提供し得る。

本開示の実施形態によると、表示パネルの表示領域の下に位置する光学電子装置が正常に光を受信できる光透過構造を有する表示パネルおよび表示装置を提供し得る。

本開示の実施形態によると、表示パネルの表示領域に含まれ、光学電子装置が重畳する光学領域において、正常のディスプレイ駆動が可能な表示パネルおよび表示装置を提供し得る。

本開示の実施形態によると、光学電子装置が重畳する光学領域を通過する信号ラインが光学領域の特性に好適な配置構造を有する表示装置を提供し得る。

以上の説明は本開示の技術思想を例示的に説明したことに過ぎないものであり、本開示が属する技術分野で通常の知識を有した者なら本開示の本質的な特性から脱しない範囲で多様な修正及び変形が可能であろう。また、本開示に開示された実施例は、本開示の技術思想を限定するためではなく説明するためのものであるので、このような実施例によって本開示の技術思想の範囲が限定されるものではない。本開示の保護範囲は以下の請求範囲によって解釈されなければならないし、それと同等な範囲内にあるすべての技術思想は本開示の権利範囲に含まれることで解釈されなければならないであろう。

１１０ 表示パネル
２２０ データ駆動回路
２３０ ゲート駆動回路
２４０ ディスプレイコントローラ
２６０ タッチ駆動回路
２７０ タッチコントローラ

Claims (19)

1. 複数のサブピクセルおよび複数の信号ラインを含み、表示領域および非表示領域を含み、前記表示領域は、第１光学領域と前記第１光学領域の外郭に位置する一般領域を含み、前記第１光学領域は、複数の発光領域と複数の第１透過領域を含み、前記一般領域は、複数の発光領域を含む表示パネルを含み、
   前記複数の信号ラインは、前記第１光学領域を通過する複数の第１横ラインを含み、
   前記複数の第１横ラインは、
   前記第１光学領域の両方の境界におけるサブピクセルと接続され、前記第１光学領域内部の他のサブピクセルとは接続されないバイパスラインと、
   前記第１光学領域の両方の境界におけるサブピクセルおよび前記第１光学領域内部の他のサブピクセルとも接続される非バイパスラインと、を含む表示装置。
2. 前記表示パネルの下部に位置し、前記表示領域に含まれた前記第１光学領域の少なくとも一部と重畳される第１光学電子装置をさらに含む請求項１に記載の表示装置。
3. 前記バイパスラインと前記非バイパスラインは、交互に配置され、前記バイパスラインと前記非バイパスラインは同じ種類の信号を伝達する請求項１に記載の表示装置。
4. 前記複数の第１横ラインは、同じ層に位置する請求項１に記載の表示装置。
5. 前記複数の第１横ラインのうち、少なくとも１つは、残りとは異なる層に位置し、前記複数の第１横ラインらのうち、前記少なくとも一つが前記残りと垂直で重畳される請求項１に記載の表示装置。
6. 前記複数の第１横ラインは前記第１光学領域内の前記複数の第１透過領域に存在しない請求項１に記載の表示装置。
7. 前記複数のサブピクセルのそれぞれは、
   アノード電極、発光層、およびカソード電極を含む発光素子と、
   第１ノード、第２ノード、および第３ノードを含み、前記発光素子を駆動するための駆動トランジスタと、
   第１スキャン信号によって制御され、前記第１ノードおよび前記第２ノードとの間の接続を制御する第１トランジスタと、
   第２スキャン信号によって制御され、前記第３ノードとデータラインとの間の接続を制御する第２トランジスタと、
   発光制御信号によって制御され、前記第３ノードと駆動電圧ラインとの間の接続を制御する第３トランジスタと、
   前記発光制御信号によって制御され、前記アノード電極と前記第２ノードとの間の接続を制御する第４トランジスタと、
   第３スキャン信号によって制御され、初期化信号ラインと前記第２ノードとの間の接続を制御する第５トランジスタと、
   アノードリセット電圧ラインと前記アノード電極との間の接続を制御する第６トランジスタと、
   前記第１ノードと前記駆動電圧ラインとの間に接続されるストレージキャパシタと、を含み、
   前記複数の第１横ラインは、
   前記第１スキャン信号を供給する第１スキャンラインと、
   前記第２スキャン信号を供給する第２スキャンラインと、
   前記第３スキャン信号を供給する第３スキャンラインと、
   前記発光制御信号を供給する発光制御ラインと、を含む請求項１に記載の表示装置。
8. 前記バイパスラインは、前記複数のサブピクセルのうち、第１サブピクセルに前記第２スキャン信号を供給する前記第２スキャンラインである請求項７に記載の表示装置。
9. 前記表示パネルは、カソード電極上に位置する封止層と、前記封止層上に位置するメッシュ状のタッチセンサーメタルと、をさらに含み、
   前記タッチセンサーメタルは、前記一般領域における前記複数の発光領域を回避して配置され、
   前記タッチセンサーメタルは、前記第１光学領域に含まれる前記複数の発光領域と前記複数の第１透過領域を回避して配置される請求項１に記載の表示装置。
10. 前記第１光学領域における前記タッチセンサーメタルは、前記一般領域における前記タッチセンサーメタルの線幅よりも広い線幅を有する部分を含む請求項９に記載の表示装置。
11. 前記タッチセンサーメタルは、交差部分と、前記交差部分を連結するリンク部分と、を含み、前記リンク部分の線幅は、前記交差部分の線幅よりも広い請求項９に記載の表示装置。
12. 前記第１光学電子装置はカメラまたはセンサーを含む請求項２に記載の表示装置。
13. 前記表示領域は、前記第１光学領域および前記一般領域とは異なる第２光学領域をさらに含み、
    前記表示パネルの下部に位置し、前記第２光学領域の少なくとも一部と重畳する第２光学電子装置をさらに含む請求項２に記載の表示装置。
14. 前記表示パネルは前記非表示領域に配置された駆動回路を含み、前記非表示領域は前記表示領域の第１側に位置する第１非表示領域と前記表示領域の第２側に位置する第２非表示領域を含み、
    前記駆動回路は、
    前記第１スキャン信号を出力する第１スキャン駆動回路と、
    前記第２スキャン信号を出力する第２スキャン駆動回路と、
    前記第３スキャン信号を出力する第３スキャン駆動回路と、及び
    前記発光制御信号を出力する発光制御駆動回路を含み、
    前記第１スキャン駆動回路、前記第３スキャン駆動回路、及び前記発光制御駆動回路それぞれは、前記第１非表示領域と前記第２非表示領域のうち、一つに連結されるか配置され、
    前記第２スキャン駆動回路は前記第１非表示領域及び前記第２非表示領域すべてに連結されるか配置され、
    前記第２スキャン駆動回路は、前記バイパスラインである前記第２スキャンラインに前記第２スキャン信号を出力し、前記非バイパスラインである前記第２スキャンラインに前記第２スキャン信号を出力する請求項７に記載の表示装置。
15. 前記駆動回路は前記初期化信号を出力する初期化駆動回路をさらに含み、前記初期化駆動回路は前記第１非表示領域と前記第２非表示領域のうち、一つに配置される請求項１４に記載の表示装置。
16. 前記表示パネルは、前記駆動トランジスタの下に配置されて前記複数の第１透過領域を回避して配置されるシールドメタルをさらに含み、前記シールドメタルは前記駆動電圧ラインと電気的に連結される請求項７に記載の表示装置。
17. 前記表示パネルは、前記一般領域及び前記第１光学領域内に含まれた複数の発光領域には配置され、前記第１光学領域内の前記複数の第１透過領域に配置されないカソード電極をさらに含む請求項１に記載の表示装置。
18. 前記第１光学電子装置は、カメラであり、前記第２光学電子装置は、感知センサーであり、前記第１光学領域の透過率は、前記第２光学領域の透過率以上である請求項１３に記載の表示装置。
19. 前記第１光学領域内の単位面積当たりのサブピクセル数は、前記一般領域内の単位面積当たりのサブピクセル数よりも少なく、
    前記第２光学領域内の単位面積当たりのサブピクセル数は、前記第１光学領域内の単位面積当たりのサブピクセル数以上であり、前記一般領域内の単位面積当たりのサブピクセル数よりも少ない請求項１３に記載の表示装置。

Images