KR20230072180A - 표시 장치 및 표시 패널 - Google Patents

표시 장치 및 표시 패널 Download PDF

Info

Publication number
KR20230072180A
KR20230072180A KR1020210158661A KR20210158661A KR20230072180A KR 20230072180 A KR20230072180 A KR 20230072180A KR 1020210158661 A KR1020210158661 A KR 1020210158661A KR 20210158661 A KR20210158661 A KR 20210158661A KR 20230072180 A KR20230072180 A KR 20230072180A
Authority
KR
South Korea
Prior art keywords
area
optical
transistor
node
metal
Prior art date
Application number
KR1020210158661A
Other languages
English (en)
Inventor
조영성
소병성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210158661A priority Critical patent/KR20230072180A/ko
Priority to US17/951,983 priority patent/US20230157072A1/en
Priority to EP22199158.1A priority patent/EP4185087A1/en
Priority to JP2022170762A priority patent/JP7475413B2/ja
Priority to CN202211397826.7A priority patent/CN116156944A/zh
Publication of KR20230072180A publication Critical patent/KR20230072180A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 개시의 실시 예들에 따른 표시 장치는, 표시 영역 내 광학 영역 및 일반 영역을 포함하는 표시 패널 및 표시 패널의 하부에 위치하고 광학 영역의 적어도 일부와 중첩되는 광학 전자 장치를 포함할 수 있다. 광학 영역 내 인접한 투과 영역들 사이의 비 투과 영역에는 둘 이상의 서브 픽셀 및 하부 쉴드 메탈이 배치될 수 있다. 광학 영역 내 비 투과 영역에서, 하부 쉴드 메탈은 적어도 하나의 개구부를 포함할 수 있고, 하부 쉴드 메탈의 적어도 하나의 개구부는 광학 영역 내 비 투과 영역에 배치된 둘 이상의 서브 픽셀 각각에 포함된 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩될 수 있다.

Description

표시 장치 및 표시 패널{DISPLAY DEVICE AND DISPLAY PANEL}
본 개시의 실시 예들은 표시 장치 및 표시 패널에 관한 것이다.
기술 발전에 따라, 표시 장치는 화상 표시 기능 이외에도, 촬영 기능 및 각종 감지 기능 등을 제공할 수 있다. 이를 위해, 표시장치는 카메라 및 감지 센서 등의 광학 전자 장치(수광 장치 또는 센서라고도 함)를 구비해야 한다.
광학 전자 장치는 표시 장치의 전면에서의 빛을 수광 해야 하기 때문에, 수광이 유리한 곳에 설치되어야 한다. 따라서, 종래, 표시장치의 전면에 카메라(카메라 렌즈) 및 감지 센서가 노출되도록 설치될 수 밖에 없었다. 이로 인해, 표시 패널의 베젤이 넓어지거나 표시 패널의 표시 영역에 노치부 또는 물리적인 홀이 형성되어 이곳에 카메라 또는 감지 센서가 설치되고 있다.
따라서, 전면의 빛을 수광하여 정해진 기능을 수행하는 카메라, 감지 센서 등의 광학 전자 장치가 표시 장치에 구비됨에 따라, 표시 장치의 전면부에 베젤이 커지거나 표시 장치의 전면 디자인에 제약이 발생할 수 있다.
디스플레이 기술 분야에서, 표시 패널의 표시 영역의 면적을 줄이지 않고 카메라 및 감지 센서 등의 광학 전자 장치를 구비하기 위한 기술이 연구되고 있다. 이에, 본 명세서의 발명자들은 표시 패널의 표시 영역 아래에 광학 전자 장치가 구비되어 표시 장치의 전면에서 광학 전자 장치가 노출되지 않으면서도, 광학 전자 장치가 정상적으로 빛을 수신할 수 있는 광 투과 구조를 갖는 표시 패널 및 표시 장치를 발명하였다.
또한, 광학 전자 장치가 중첩되는 광학 영역은 높은 투과 성능과 우수한 디스플레이 성능을 모두 가져야 하는 영역이다. 하지만, 본 명세서의 발명자들은 투과 성능을 높이기 위하여 투과 영역들에서의 캐소드 전극을 제거하였으며, 투과 영역들에서 캐소드 전극을 제거하기 위한 캐소드 패터닝 과정에서 이용되는 레이저에 의해 광학 영역 내 비 투과 영역에 배치된 다른 소자들이 손상되는 문제점이 발생하였다. 광학 영역 내 비 투과 영역에 배치된 소자들의 손상을 방지하기 위하여, 광학 영역 내 비 투과 영역에 배치된 소자들의 하부에 하부 쉴드 메탈을 배치함으로써, 캐소드 패터닝 시 광학 영역 내 비 투과 영역에 배치된 소자들의 손상을 방지할 수 있었다. 하지만, 광학 영역 내 비 투과 영역에 하부 쉴드 메탈을 배치함으로써 화상 이상 현상이 유발되는 현상을 확인하였다.
본 명세서의 발명자들은 상기 화상 이상 현상의 원인이 하부 쉴드 메탈의 상부에 위치하는 특정 트랜지스터의 특성이 하부 쉴드 메탈에 의해 변하기 때문이라는 것을 확인하였다. 이에, 본 명세서의 발명자들은 광학 영역의 투과율을 높여주면서도 화상 이상 현상을 방지할 수 있는 하부 쉴드 메탈의 오픈 구조를 갖는 표시 장치 및 표시 패널을 발명하였다.
본 개시의 실시 예들은, 카메라 및 감지 센서 등의 광학 전자 장치를 표시 패널의 표시 영역 아래에 구비함으로써, 표시 패널의 비 표시 영역을 줄일 수 있고, 표시 장치의 전면에서 광학 전자 장치가 노출되지 않는 표시 패널 및 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은, 표시 패널의 표시 영역 아래에 위치하는 광학 전자 장치가 정상적으로 빛을 수신할 수 있는 광 투과 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들은, 표시 패널의 표시 영역에 포함되고 광학 전자 장치가 중첩되는 광학 영역에서, 정상적인 디스플레이 구동이 될 수 있는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들은, 광학 영역의 투과율을 높여주면서도 화상 이상 현상을 방지할 수 있는 하부 쉴드 메탈의 오픈 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들은, 광학 영역의 투과율을 높여주면서도 광학 영역에서의 화상 이상 현상을 방지할 수 있는 하부 쉴드 메탈의 오픈 구조를 가지면서도, 광학 영역에서의 플레어(Flare) 및 헤이즈(Haze) 현상을 방지할 수 있는 상부 쉴드 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들은, 표시 영역과 비 표시 영역을 포함하고, 표시 영역은 광학 영역과 광학 영역의 외곽에 위치하는 일반 영역을 포함하고, 광학 영역은 다수의 발광 영역들과 다수의 투과 영역들을 포함하고, 일반 영역은 다수의 발광 영역들을 포함하는 표시 패널; 및 표시 패널의 하부에 위치하고, 광학 영역의 적어도 일부와 중첩되는 광학 전자 장치를 포함하는 표시 장치를 제공할 수 있다.
표시 패널은, 광학 영역 내 인접한 투과 영역들 사이의 비 투과 영역에 배치되는 둘 이상의 서브 픽셀; 및 비 투과 영역에 배치되는 하부 쉴드 메탈을 더 포함할 수 있다.
광학 영역 내 비 투과 영역에 배치되는 둘 이상의 서브 픽셀 각각은 발광 소자, 둘 이상의 트랜지스터, 및 스토리지 캐패시터를 포함할 수 있다.
하부 쉴드 메탈은, 적어도 하나의 개구부를 포함할 수 있다. 하부 쉴드 메탈의 적어도 하나의 개구부는 둘 이상의 서브 픽셀 각각에 포함된 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩될 수 있다.
특정 트랜지스터는 구동 트랜지스터의 제1 노드로 제1 초기화 전압을 전달해주기 위한 트랜지스터일 수 있다.
특정 트랜지스터는 1개의 스캔 라인과 중첩되는 2개의 채널 및 2개의 채널 사이의 연결 노드를 포함하는 듀얼 트랜지스터일 수 있다.
광학 영역 내 비 투과 영역에서의 하부 쉴드 메탈이 적어도 하나의 개구부를 갖는 하부 쉴드 메탈의 오픈 구조는, 일반 영역에서도 동일하게 적용될 수도 있다.
또는, 광학 영역 내 비 투과 영역에서의 하부 쉴드 메탈이 적어도 하나의 개구부를 갖는 하부 쉴드 메탈의 오픈 구조가 일반 영역에서는 적용되지 않거나 다르게 적용될 수도 있다.
표시 패널은 하부 쉴드 메탈의 적어도 하나의 개구부와 중첩되는 상부 쉴드 메탈을 더 포함할 수 있다.
본 개시의 실시 예들은, 표시 영역과 비 표시 영역을 포함하고, 표시 영역은 광학 영역과 광학 영역의 외곽에 위치하는 일반 영역을 포함하는 기판; 기판 상의 하부 쉴드 메탈; 하부 쉴드 메탈 상의 버퍼 층; 및 버퍼 층 상의 트랜지스터 층을 포함하는 표시 패널을 제공할 수 있다.
광학 영역은 다수의 발광 영역들과 다수의 투과 영역들을 포함할 수 있다. 광학 영역의 적어도 일부는 기판 하부 위치하는 광학 전자 장치와 중첩될 수 있다.
광학 영역 내 인접한 투과 영역들 사이의 비 투과 영역에 둘 이상의 서브 픽셀이 배치될 수 있다.
광학 영역 내 비 투과 영역에 배치되는 둘 이상의 서브 픽셀 각각은 발광 소자, 둘 이상의 트랜지스터, 및 스토리지 캐패시터를 포함할 수 있다.
하부 쉴드 메탈은 비 투과 영역에 배치되고 적어도 하나의 개구부를 포함할 수 있다. 하부 쉴드 메탈의 적어도 하나의 개구부는 둘 이상의 서브 픽셀 각각에 포함된 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩될 수 있다.
특정 트랜지스터는 1개의 스캔 라인과 중첩되는 2개의 채널 및 2개의 채널 사이의 연결 노드를 포함하는 듀얼 트랜지스터일 수 있다.
본 개시의 실시 예들에 의하면, 카메라 및 감지 센서 등의 광학 전자 장치를 표시 패널의 표시 영역 아래에 구비함으로써, 표시 패널의 비 표시 영역을 줄일 수 있고, 표시 장치의 전면에서 광학 전자 장치가 노출되지 않는 표시 패널 및 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 표시 패널의 표시 영역 아래에 위치하는 광학 전자 장치가 정상적으로 빛을 수신할 수 있는 광 투과 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들에 의하면, 표시 패널의 표시 영역에 포함되고 광학 전자 장치가 중첩되는 광학 영역에서, 정상적인 디스플레이 구동이 될 수 있는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역의 투과율을 높여주면서도 화상 이상 현상을 방지할 수 있는 하부 쉴드 메탈의 오픈 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역의 투과율을 높여주면서도 광학 영역에서의 화상 이상 현상을 방지할 수 있는 하부 쉴드 메탈의 오픈 구조를 가지면서도, 광학 영역에서의 플레어(Flare) 및 헤이즈(Haze) 현상을 방지할 수 있는 상부 쉴드 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
도 1a, 도 1b 및 도 1c는 본 개시의 실시 예들에 따른 표시 장치의 평면도들이다.
도 2는 본 개시의 실시 예들에 따른 표시 장치의 시스템 구성도이다.
도 3은 본 개시의 실시 예들에 따른 표시 패널에서 서브 픽셀의 등가 회로이다.
도 4는 본 개시의 실시 예들에 따른 표시 패널의 표시 영역에 포함된 3가지 영역에서의 서브 픽셀들의 배치도이다.
도 5a는 본 개시의 실시 예들에 따른 표시 패널에서, 제1 광학 영역 및 일반 영역 각각에서의 신호 라인들의 배치도이다.
도 5b는 본 개시의 실시 예들에 따른 표시 패널에서, 제2 광학 영역 및 일반 영역 각각에서의 신호 라인들의 배치도이다.
도 6 및 도 7은 본 개시의 실시 예들에 따른 표시 패널의 표시 영역에 포함된 일반 영역, 제1 광학 영역 및 제2 광학 영역 각각의 단면도들이다.
도 8은 본 개시의 실시 예들에 따른 표시 패널의 외곽에서의 단면도이다.
도 9는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역의 일부에 대한 평면도이다.
도 10은 본 개시의 실시 예들에 따른 표시 장치의 서브 픽셀의 등가 회로이다.
도 11은 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역의 일부에 대한 평면도로서, 제1 광학 영역 내 비 투과 영역에 하부 쉴드 메탈이 배치된 경우에 대한 평면도이다.
도 12는 도 11의 UA 영역의 평면도이다.
도 13은 제5 트랜지스터의 구조를 나타낸다.
도 14는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역에 대한 점등 실험 결과를 나타낸다.
도 15a 내지 도 15d는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역에 배치된 하부 쉴드 메탈의 오픈 구조에 대한 예시들이다.
도 16a 및 도 16b는 하부 쉴드 메탈의 오픈 구조에 따른 제5 트랜지스터의 연결 노드에서의 캐패시터 구조를 나타낸다.
도 17은 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역 내 제5 트랜지스터가 배치된 비 투과 영역의 단면도이다.
도 18a 내지 도 18e는 본 개시의 실시 예들에 따른 표시 장치에서, 제1 광학 영역 내 제5 트랜지스터가 배치되지 않은 비 투과 영역의 단면도이다.
도 19는 본 개시의 실시 예들에 따른 표시 장치의 일반 영역 및 제1 광학 영역 각각에서의 터치 센서 메탈의 배치 구조를 나타낸다.
도 20은 본 개시의 실시 예들에 따른 표시 장치의 제1 광학 영역 내부에서 터치 센서 메탈의 배치 구조를 확대하여 나타낸다.
도 21은 본 개시의 실시 예들에 따른 표시 장치에서, 하부 쉴드 메탈의 오픈 구조가 적용되기 전과 후, 구동 트랜지스터의 게이트 노드의 전압과 연결 노드의 전압에 대한 변동 그래프이다.
도 22는 본 개시의 실시 예들에 따른 표시 장치에서, 하부 쉴드 메탈의 오픈 구조가 적용된 제1 광학 영역에 대한 점등 실험 결과를 나타낸다.
이하, 본 개시의 일부 실시 예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시 예들을 상세히 설명한다.
도 1a, 도 1b 및 도 1c는 본 개시의 실시 예들에 따른 표시 장치(100)의 평면도들이다.
도 1a, 도 1b 및 도 1c를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 영상을 표시하는 표시 패널(110) 및 하나 이상의 광학 전자 장치(11, 12)를 포함할 수 있다.
표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비 표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 다수의 서브 픽셀이 배치되고, 다수의 서브 픽셀을 구동하기 위한 각종 신호 라인들이 배치될 수 있다.
비 표시 영역(NDA)은 표시 영역(DA)의 바깥 영역일 수 있다. 비 표시 영역(NDA)에는 각종 신호 라인이 배치될 수 있고 각종 구동 회로가 연결될 수 있다. 비 표시 영역(NDA)은 벤딩 되어 전면에서 보이지 않거나 케이스(미 도시)에 의해 가려질 수 있다. 비 표시 영역(NDA)은 베젤(Bezel) 또는 베젤 영역이라고도 한다.
도 1a, 도 1b 및 도 1c를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)에서, 하나 이상의 광학 전자 장치(11, 12)는 표시 패널(110)의 하부(시청 면의 반대 편)에 위치하는 전자 부품이다.
빛은 표시 패널(110)의 전면(시청 면)으로 들어가서 표시 패널(110)을 투과하여 표시 패널(110)의 아래(시청 면의 반대편)에 위치하는 하나 이상의 광학 전자 장치(11, 12)로 전달될 수 있다.
하나 이상의 광학 전자 장치(11, 12)는 표시 패널(110)을 투과한 빛을 수신하여, 수신된 빛에 따라 정해진 기능을 수행하는 장치일 수 있다. 예를 들어, 하나 이상의 광학 전자 장치(11, 12)는 카메라(이미지 센서) 등의 촬영 장치, 근접 센서 및 조도 센서 등의 감지 센서 등 중 하나 이상을 포함할 수 있다.
도 1a, 도 1b 및 도 1c를 참조하면, 본 개시의 실시 예들에 따른 표시 패널(110)에서, 표시 영역(DA)은 일반 영역(NA)과 하나 이상의 광학 영역(OA1, OA2)을 포함할 수 있다.
도 1a, 도 1b 및 도 1c를 참조하면, 하나 이상의 광학 영역(OA1, OA2)은 하나 이상의 광학 전자 장치(11, 12)와 중첩되는 영역일 수 있다.
도 1a의 예시에 따르면, 표시 영역(DA)은 일반 영역(NA) 및 제1 광학 영역(OA1)을 포함할 수 있다. 여기서, 제1 광학 영역(OA1)의 적어도 일부는 제1 광학 전자 장치(11)와 중첩될 수 있다.
도 1b의 예시에 따르면, 표시 영역(DA)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 도 1b의 예시에서, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 사이에는 일반 영역(NA)이 존재한다. 여기서, 제1 광학 영역(OA1)의 적어도 일부는 제1 광학 전자 장치(11)와 중첩될 수 있고, 제2 광학 영역(OA2) 의 적어도 일부는 제2 광학 전자 장치(12)와 중첩될 수 있다.
도 1c의 예시에 따르면, 표시 영역(DA)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 도 1c의 예시에서, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 사이에는 일반 영역(NA)이 존재하지 않는다. 즉, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 서로 접하고 있다. 여기서, 제1 광학 영역(OA1)의 적어도 일부는 제1 광학 전자 장치(11)와 중첩될 수 있고, 제2 광학 영역(OA2)의 적어도 일부는 제2 광학 전자 장치(12)와 중첩될 수 있다.
하나 이상의 광학 영역(OA1, OA2)은 영상 표시 구조 및 광 투과 구조가 모두 형성되어 있어야 한다. 즉, 하나 이상의 광학 영역(OA1, OA2)은 표시 영역(DA)의 일부 영역이므로, 하나 이상의 광학 영역(OA1, OA2)에는 영상 표시를 위한 서브 픽셀들이 배치되어야 한다. 그리고, 하나 이상의 광학 영역(OA1, OA2)에는 하나 이상의 광학 전자 장치(11, 12)로 빛을 투과해주기 위한 광 투과 구조가 형성되어야 한다.
하나 이상의 광학 전자 장치(11, 12)는 광 수신이 필요한 장치이지만, 표시 패널(110)의 뒤(아래, 시청 면의 반대편)에 위치하여, 표시 패널(110)을 투과한 빛을 수신하게 된다.
하나 이상의 광학 전자 장치(11, 12)는 표시 패널(110)의 전면(시청 면)에 노출되지 않는다. 따라서, 사용자가 표시 장치(110)의 전면을 볼 때, 광학 전자 장치(11, 12)가 사용자에게 보이지 않는다.
예를 들어, 제1 광학 전자 장치(11)는 카메라일 수 있고, 제2 광학 전자 장치(12)는 근접 센서, 조도 센서 등의 감지 센서일 수 있다. 예를 들어, 감지 센서는 적외선을 감지하는 적외선 센서일 수 있다.
이와 반대로, 제1 광학 전자 장치(11)가 감지 센서이고, 제2 광학 전자 장치(12)가 카메라일 수 있다.
아래에서는, 설명의 편의를 위하여, 제1 광학 전자 장치(11)가 카메라이고, 제2 광학 전자 장치(12)가 감지 센서인 것으로 예를 든다. 여기서, 카메라는 카메라 렌즈 또는 이미지 센서일 수 있다.
제1 광학 전자 장치(11)가 카메라인 경우, 이 카메라는 표시 패널(110)의 뒤(아래)에 위치하지만, 표시 패널(110)의 전면 방향을 촬영하는 전면 카메라(Front camera)일 수 있다. 따라서, 사용자는 표시 패널(110)의 시청 면을 보면서, 시청 면에 보이지 않는 카메라를 통해 촬영을 할 수 있다.
표시 영역(DA)에 포함된 일반 영역(NA) 및 하나 이상의 광학 영역(OA1, OA2)은 영상 표시가 가능한 영역들이지만, 일반 영역(NA)은 광 투과 구조가 형성될 필요가 없는 영역이고, 하나 이상의 광학 영역(OA1, OA2)은 광 투과 구조가 형성되어야 하는 영역이다.
따라서, 하나 이상의 광학 영역(OA1, OA2)은 일정 수준 이상의 투과율을 가져야 하고, 일반 영역(NA)은 광 투과성을 가지지 않거나 일정 수준 미만의 낮은 투과율을 가질 수 있다.
예를 들어, 하나 이상의 광학 영역(OA1, OA2)과 일반 영역(NA)은, 해상도, 서브 픽셀 배치 구조, 단위 면적 당 서브 픽셀 개수, 전극 구조, 라인 구조, 전극 배치 구조, 또는 라인 배치 구조 등이 서로 다를 수 있다.
예를 들어, 하나 이상의 광학 영역(OA1, OA2)에서의 단위 면적 당 서브 픽셀 개수는 일반 영역(NA)에서의 단위 면적 당 서브 픽셀 개수보다 작을 수 있다. 즉, 하나 이상의 광학 영역(OA1, OA2)의 해상도는 일반 영역(NA)의 해상도보다 낮을 수 있다. 여기서, 단위 면적 당 서브 픽셀 개수는 해상도를 측정하는 단위이고, 1 인치(inch) 내 픽셀 개수를 의미하는 PPI (Pixels Per Inch)라고도 할 수 있다.
예를 들어, 제1 광학 영역(OA1) 내 단위 면적 당 서브 픽셀 개수는 일반 영역(NA) 내 단위 면적 당 서브 픽셀 개수보다 적을 수 있다. 제2 광학 영역(OA2) 내 단위 면적 당 서브 픽셀 개수는 제1 광학 영역(OA1) 내 단위 면적 당 서브 픽셀 개수 이상일 수 있고 일반 영역(NA) 내 단위 면적 당 서브 픽셀 개수보다 적을 수 있다.
제1 광학 영역(OA1)은 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다. 제2 광학 영역(OA2)은 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다. 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 동일한 모양을 가질 수도 있고 다른 모양을 가질 수 있다.
도 1c를 참조하면, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 접해 있는 경우, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함하는 전체 광학 영역 또한 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다.
아래에서는, 설명의 편의를 위하여, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각은 원형인 것을 예로 든다.
본 개시의 실시 예들에 따른 표시 장치(100)에서, 외부로 노출되지 않고 표시 패널(100)의 하부에 숨겨져 있는 제1 광학 전자 장치(11)가 카메라인 경우, 본 개시의 실시 예들에 따른 표시 장치(100)는 UDC(Under Display Camera) 기술이 적용된 디스플레이라고 할 수 있다.
이에 따르면, 본 개시의 실시 예들에 따른 표시 장치(100)의 경우, 표시 패널(110)에 카메라 노출을 위한 노치(Notch) 또는 카메라 홀이 형성되지 않아도 되기 때문에, 표시 영역(DA)의 면적 감소가 발생하지 않는다.
이에 따라, 표시 패널(110)에 카메라 노출을 위한 노치(Notch) 또는 카메라 홀이 형성되지 않아도 되기 때문에, 베젤 영역의 크기가 줄어들 수 있고, 디자인 제약 사항이 없어져 디자인 설계의 자유도가 높아질 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)에, 하나 이상의 광학 전자 장치(11, 12)가 표시 패널(110)의 뒤에 숨겨져 위치함에도 불구하고, 하나 이상의 광학 전자 장치(11, 12)는 정상적으로 빛을 수신하여 정해진 기능을 정상적으로 수행할 수 있어야 한다.
또한, 본 개시의 실시 예들에 따른 표시 장치(100)에서, 하나 이상의 광학 전자 장치(11, 12)가 표시 패널(110)의 뒤에 숨겨져 위치하고 표시 영역(DA)과 중첩되어 위치함에도 불구하고, 표시 영역(DA)에서 하나 이상의 광학 전자 장치(11, 12)와 중첩되는 하나 이상의 광학 영역(OA1, OA2)에서 정상적인 영상 표시가 가능해야 한다.
도 2는 본 개시의 실시 예들에 따른 표시 장치(100)의 시스템 구성도이다.
도 2를 참조하면, 표시 장치(100)는, 영상 표시를 위한 구성 요소들로서, 표시 패널(110) 및 디스플레이 구동 회로를 포함할 수 있다.
디스플레이 구동 회로는 표시 패널(110)을 구동하기 위한 회로로서, 데이터 구동 회로(220), 게이트 구동 회로(230), 및 디스플레이 컨트롤러(240) 등을 포함할 수 있다.
표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비 표시 영역(NDA)을 포함할 수 있다. 비 표시 영역(NDA)은 표시 영역(DA)의 외곽 영역일 수 있으며, 베젤(Bezel) 영역이라고도 할 수 있다. 비 표시 영역(NDA)의 전체 또는 일부는 표시 장치(100)의 앞면에서 보이는 영역이거나, 벤딩되어 표시 장치(100)의 앞면에서 보이지는 않는 영역일 수도 있다.
표시 패널(110)은 기판(SUB)과 기판(SUB) 상에 배치된 다수의 서브 픽셀들(SP)을 포함할 수 있다. 또한, 표시 패널(110)은 다수의 서브 픽셀들(SP)을 구동하기 위하여, 여러 가지 종류의 신호 라인들을 더 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 액정 표시 장치 등일 수도 있고, 표시 패널(110)이 자체적으로 발광하는 자체 발광 표시 장치일 수 있다. 본 개시의 실시 예들에 따른 표시 장치(100)가 자체 발광 표시 장치인 경우, 다수의 서브 픽셀들(SP) 각각은 발광 소자를 포함할 수 있다.
예를 들어, 본 개시의 실시 예들에 따른 표시 장치(100)는 발광 소자가 유기 발광 다이오드(OLED: Organic Light Emitting Diode)로 구현된 유기 발광 표시 장치일 수 있다. 다른 예를 들어, 본 개시의 실시 예들에 따른 표시 장치(100)는 발광 소자가 무기물 기반의 발광 다이오드로 구현된 무기 발광 표시 장치일 수 있다. 또 다른 예를 들어, 본 개시의 실시 예들에 따른 표시 장치(100)는 발광 소자가 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 구현된 퀀텀닷 디스플레이 장치일 수 있다.
표시 장치(100)의 타입에 따라 다수의 서브 픽셀들(SP) 각각의 구조가 달라질 수 있다. 예를 들어, 표시 장치(100)가 서브 픽셀(SP)이 빛을 스스로 내는 자체 발광 표시 장치인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 발광 소자, 하나 이상의 트랜지스터 및 하나 이상의 캐패시터를 포함할 수 있다.
예를 들어, 여러 가지 종류의 신호 라인들은 데이터 신호들(데이터 전압들 또는 영상 신호들이라고도 함)을 전달하는 다수의 데이터 라인들(DL) 및 게이트 신호들(스캔 신호들이라고도 함)을 전달하는 다수의 게이트 라인들(GL) 등을 포함할 수 있다.
다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)은 서로 교차할 수 있다. 다수의 데이터 라인들(DL) 각각은 제1 방향으로 연장되면서 배치될 수 있다. 다수의 게이트 라인들(GL) 각각은 제2 방향으로 연장되면서 배치될 수 있다.
여기서, 제1 방향은 열(Column) 방향이고 제2 방향은 행(Row) 방향일 수 있다. 또는 제1 방향은 행 방향이고 제2 방향은 열 방향일 수 있다.
데이터 구동 회로(220)는 다수의 데이터 라인들(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인들(DL)로 데이터 신호들을 출력할 수 있다. 게이트 구동 회로(230)는 다수의 게이트 라인들(GL)을 구동하기 위한 회로로서, 다수의 게이트 라인들(GL)로 게이트 신호들을 출력할 수 있다.
디스플레이 컨트롤러(240)는 데이터 구동 회로(220) 및 게이트 구동 회로(230)를 제어하기 위한 장치로서, 다수의 데이터 라인들(DL)에 대한 구동 타이밍과 다수의 게이트 라인들(GL)에 대한 구동 타이밍을 제어할 수 있다.
디스플레이 컨트롤러(240)는 데이터 구동 회로(220)를 제어하기 위하여 데이터 구동 제어 신호(DCS)를 데이터 구동 회로(220)에 공급하고, 게이트 구동 회로(230)를 제어하기 위하여 게이트 구동 제어 신호(GCS)를 게이트 구동 회로(230)에 공급할 수 있다.
디스플레이 컨트롤러(240)는 호스트 시스템(250)으로부터 입력 영상 데이터를 수신하여, 입력 영상 데이터를 토대로 영상 데이터(Data)를 데이터 구동 회로(220)로 공급할 수 있다.
데이터 구동 회로(220)는 디스플레이 컨트롤러(240)의 구동 타이밍 제어에 따라 다수의 데이터 라인들(DL)로 데이터 신호들을 공급할 수 있다.
데이터 구동 회로(220)는 디스플레이 컨트롤러(240)로부터 디지털 형태의 영상 데이터들(Data)을 수신하고, 수신된 영상 데이터들(Data)을 아날로그 형태의 데이터 신호들로 변환하여 다수의 데이터 라인들(DL)로 출력할 수 있다.
게이트 구동 회로(230)는 디스플레이 컨트롤러(240)의 타이밍 제어에 따라 다수의 게이트 라인들(GL)로 게이트 신호들을 공급할 수 있다. 게이트 구동 회로(230)는 각종 게이트 구동 제어 신호(GCS)와 함께 턴-온 레벨 전압에 해당하는 제1 게이트 전압 및 턴-오프 레벨 전압에 해당하는 제2 게이트 전압을 공급받아, 게이트 신호들을 생성하고, 생성된 게이트 신호들을 다수의 게이트 라인들(GL)로 공급할 수 있다.
예를 들어, 데이터 구동 회로(220)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 표시 패널(110)의 본딩 패드에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시 패널(110)과 연결될 수 있다.
게이트 구동 회로(230)는 테이프 오토메티드 본딩(TAB) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시 패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(230)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시 패널(110)의 비 표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로(230)는 기판 상에 배치되거나 기판에 연결될 수 있다. 즉, 게이트 구동 회로(230)는 GIP 타입인 경우 기판의 비 표시 영역(NDA)에 배치될 수 있다. 게이트 구동 회로(230)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판에 연결될 수 있다.
한편, 데이터 구동 회로(220) 및 게이트 구동 회로(230) 중 적어도 하나의 구동 회로는 표시 패널(110)의 표시 영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(220) 및 게이트 구동 회로(230) 중 적어도 하나의 구동 회로는 서브 픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브 픽셀들(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(220)는 표시 패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(220)는 표시 패널(110)의 양 측(예: 상측과 하측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(230)는 표시 패널(110)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(230)는 표시 패널(110)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
디스플레이 컨트롤러(240)는, 데이터 구동 회로(220)와 별도의 부품으로 구현될 수도 있고, 또는 데이터 구동 회로(220)와 함께 통합되어 집적 회로로 구현될 수 있다.
디스플레이 컨트롤러(240)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어 장치일 수 있으며, 또는 타이밍 컨트롤러와 다른 제어 장치일 수도 있으며, 또는 제어 장치 내 회로일 수도 있다. 디스플레이 컨트롤러(240)는, IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
디스플레이 컨트롤러(240)는 인쇄 회로 기판, 연성 인쇄 회로 등에 실장 되고, 인쇄 회로 기판, 연성 인쇄 회로 등을 통해 데이터 구동 회로(220) 및 게이트 구동 회로(230)와 전기적으로 연결될 수 있다.
디스플레이 컨트롤러(240)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(220)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS(Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SP(Serial Peripheral Interface) 등을 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 영상 표시 기능뿐만 아니라 터치 센싱 기능을 더 제공하기 위하여, 터치 센서와, 터치 센서를 센싱하여 손가락 또는 펜 등의 터치 오브젝트에 의해 터치가 발생했는지를 검출하거나 터치 위치를 검출하는 터치 센싱 회로를 포함할 수 있다.
터치 센싱 회로는 터치 센서를 구동하고 센싱하여 터치 센싱 데이터를 생성하여 출력하는 터치 구동 회로(260)와, 터치 센싱 데이터를 이용하여 터치 발생을 감지하거나 터치 위치를 검출할 수 있는 터치 컨트롤러(270) 등을 포함할 수 있다.
터치 센서는 다수의 터치 전극들을 포함할 수 있다. 터치 센서는 다수의 터치 전극들과 터치 구동 회로(260)를 전기적으로 연결해주기 위한 다수의 터치 라인을 더 포함할 수 있다.
터치 센서는 표시 패널(110)의 외부에 터치 패널 형태로 존재할 수도 있고 표시 패널(110)의 내부에 존재할 수도 있다. 터치 센서가 터치 패널 형태로 표시 패널(110)의 외부에 존재하는 경우, 터치 센서는 외장형이라고 한다. 터치 센서가 외장형인 경우, 터치 패널과 표시 패널(110)은, 별도로 제작되어, 조립 과정에서 결합될 수 있다. 외장형의 터치 패널은 터치 패널용 기판 및 터치 패널용 기판 상의 다수의 터치 전극들 등을 포함할 수 있다.
터치 센서는 표시 패널(110)의 내부에 존재하는 경우, 표시 패널(110)의 제작 공정 중에 디스플레이 구동과 관련된 신호 라인들 및 전극들 등과 함께 기판(SUB) 상에 터치 센서가 형성될 수 있다.
터치 구동 회로(260)는 다수의 터치 전극들 중 적어도 하나로 터치 구동 신호를 공급하고, 다수의 터치 전극들 중 적어도 하나를 센싱하여 터치 센싱 데이터를 생성할 수 있다.
터치 센싱 회로는 셀프-캐패시턴스(Self-Capacitance) 센싱 방식 또는 뮤추얼-캐패시턴스(Mutual-Capacitance) 센싱 방식으로 터치 센싱을 수행할 수 있다.
터치 센싱 회로가 셀프-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 각 터치 전극과 터치 오브젝트(예: 손가락, 펜 등) 사이의 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다.
셀프-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들 각각은 구동 터치 전극의 역할도 하고 센싱 터치 전극의 역할도 할 수 있다. 터치 구동 회로(260)는 다수의 터치 전극들의 전체 또는 일부를 구동하고 다수의 터치 전극들의 전체 또는 일부를 센싱할 수 있다.
터치 센싱 회로가 뮤추얼-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 터치 전극들 사이의 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다.
뮤추얼-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들은 구동 터치 전극들과 센싱 터치 전극들로 나뉜다. 터치 구동 회로(260)는 구동 터치 전극들을 구동하고 센싱 터치 전극들을 센싱할 수 있다.
터치 센싱 회로에 포함된 터치 구동 회로(260) 및 터치 컨트롤러(270)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다. 또한, 터치 구동 회로(260)와 데이터 구동 회로(220)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다.
표시 장치(100)는 디스플레이 구동 회로 및/또는 터치 센싱 회로로 각종 전원을 공급하는 전원 공급 회로 등을 더 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 스마트 폰, 태블릿 등의 모바일 단말기이거나 다양한 크기의 모니터나 텔레비전(TV) 등일 수 있으며, 이에 제한되지 않고, 정보나 영상을 표출할 수 있는 다양한 타입, 다양한 크기의 디스플레이일 수 있다.
전술한 바와 같이, 표시 패널(110)에서 표시 영역(DA)은 일반 영역(NA) 및 하나 이상의 광학 영역(OA1, OA2)을 포함할 수 있다.
일반 영역(NA) 및 하나 이상의 광학 영역(OA1, OA2)은 영상 표시가 가능한 영역들이다. 하지만, 일반 영역(NA)은 광 투과 구조가 형성될 필요가 없는 영역이고, 하나 이상의 광학 영역(OA1, OA2)은 광 투과 구조가 형성되어야 하는 영역이다.
전술한 바와 같이, 표시 패널(110)에서 표시 영역(DA)은 일반 영역(NA)과 함께, 하나 이상의 광학 영역(OA1, OA2)을 포함할 수 있지만, 설명의 편의를 위하여, 표시 영역(DA)이 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 모두 포함하는 경우(도 1b, 도 1c)를 가정한다.
도 3은 본 개시의 실시 예들에 따른 표시 패널(110)에서 서브 픽셀(SP)의 등가 회로이다.
표시 패널(110)의 표시 영역(DA)에 포함된 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)에 배치된 서브 픽셀들(SP) 각각은, 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)로 데이터 전압(VDATA)을 전달해주기 위한 스캔 트랜지스터(SCT)와, 한 프레임 동안 일정 전압을 유지해주기 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
구동 트랜지스터(DRT)는 데이터 전압이 인가될 수 있는 제1 노드(N1), 발광 소자(ED)와 전기적으로 연결되는 제2 노드(N2) 및 구동 전압 라인(DVL)으로부터 구동 전압(ELVDD)이 인가되는 제3 노드(N3)를 포함할 수 있다. 구동 트랜지스터(DRT)에서, 제1 노드(N1)는 게이트 노드이고, 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있고, 제3 노드(N3)는 드레인 노드 또는 소스 노드일 수 있다.
발광 소자(ED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 애노드 전극(AE)은 각 서브 픽셀(SP)에 배치되는 픽셀 전극일 수 있으며, 각 서브 픽셀(SP)의 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 캐소드 전극(CE)은 다수의 서브 픽셀(SP)에 공통으로 배치되는 공통 전극일 수 있으며, 기저 전압(ELVSS)이 인가될 수 있다.
예를 들어, 애노드 전극(AE)은 픽셀 전극일 수 있고, 캐소드 전극(CE)은 공통 전극일 수 있다. 이와 반대로, 애노드 전극(AE)은 공통 전극일 수 있고, 캐소드 전극(CE)은 픽셀 전극일 수 있다. 아래에서는, 설명의 편의를 위하여, 애노드 전극(AE)은 픽셀 전극이고, 캐소드 전극(CE)은 공통 전극인 것으로 가정한다.
예를 들어, 발광 소자(ED)는 유기 발광 다이오드(OLED: Organic Light Emitting Diode), 무기 발광 다이오드, 또는 퀀텀닷 발광 소자 등일 수 있다. 발광 소자(ED)가 유기 발광 다이오드인 경우, 발광 소자(ED)에서 발광층(EL)은 유기물이 포함된 유기 발광층을 포함할 수 있다.
스캔 트랜지스터(SCT)는, 게이트 라인(GL)을 통해 인가되는 게이트 신호인 스캔 신호(SCAN)에 의해 온-오프가 제어되며, 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결될 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.
각 서브 픽셀(SP)은 도 3에 도시된 바와 같이 2개의 트랜지스터(DRT, SCT)와 1개의 캐패시터(Cst)를 포함하는 2T(Transistor)1C(Capacitor) 구조를 가질 수 있으며, 경우에 따라서, 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수도 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재할 수 있는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.
각 서브 픽셀(SP) 내 회로 소자들(특히, 발광 소자(ED))은 외부의 수분이나 산소 등에 취약하기 때문에, 외부의 수분이나 산소가 회로 소자들(특히, 발광 소자(ED))로 침투되는 것을 방지하기 위한 봉지층(ENCAP)이 표시 패널(110)에 배치될 수 있다. 봉지층(ENCAP)은 발광 소자들(ED)을 덮는 형태로 배치될 수 있다.
도 4는 본 개시의 실시 예들에 따른 표시 패널(110)의 표시 영역(DA)에 포함된 3가지 영역(NA, OA1, OA2)에서의 서브 픽셀들(SP)의 배치도이다.
도 4를 참조하면, 표시 영역(DA)에 포함된 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각에는 다수의 서브 픽셀들(SP)이 배치될 수 있다.
예를 들어, 다수의 서브 픽셀들(SP)은 적색 빛을 발광하는 적색 서브 픽셀(Red SP), 녹색 빛을 발광하는 녹색 서브 픽셀(Green SP) 및 청색 빛을 발광하는 청색 서브 픽셀(Blue SP)을 포함할 수 있다.
이에 따라, 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각은, 적색 서브 픽셀들(Red SP)의 발광 영역들(EA), 녹색 서브 픽셀들(Green SP)의 발광 영역들(EA) 및 청색 서브 픽셀들(Blue SP)의 발광 영역들(EA)을 포함할 수 있다.
도 4를 참조하면, 일반 영역(NA)은 광 투과 구조를 포함하지 않고, 발광 영역들(EA)을 포함할 수 있다.
하지만, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 발광 영역들(EA)을 포함할 뿐만 아니라, 광 투과 구조도 포함하고 있어야 한다.
따라서, 제1 광학 영역(OA1)은 발광 영역들(EA)과 제1 투과 영역들(TA1)을 포함할 수 있고, 제2 광학 영역(OA2)은 발광 영역들(EA)과 제2 투과 영역들(TA2)을 포함할 수 있다.
발광 영역들(EA)과 투과 영역들(TA1, TA2)은 광 투과 가능 여부에 따라 구별될 수 있다. 즉, 발광 영역들(EA)은 광 투과가 불가능한 영역일 수 있고, 투과 영역들(TA1, TA2)은 광 투과가 가능한 영역일 수 있다.
또한, 발광 영역들(EA)과 투과 영역들(TA1, TA2)은 특정 메탈 층(CE)의 형성 유무에 따라 구별될 수 있다. 예를 들어, 발광 영역들(EA)에는 캐소드 전극(CE)이 형성되어 있고, 투과 영역들(TA1, TA2)에는 캐소드 전극(CE)이 형성되지 않을 수 있다. 발광 영역들(EA)에는 라이트 쉴드층(Light Shield Layer)이 형성되어 있고, 투과 영역들(TA1, TA2)에는 라이트 쉴드층이 형성되지 않을 수 있다.
제1 광학 영역(OA1)은 제1 투과 영역들(TA1)을 포함하고, 제2 광학 영역(OA2)은 제2 투과 영역들(TA2)을 포함하기 때문에, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 모두는 빛이 투과할 수 있는 영역들이다.
제1 광학 영역(OA1)의 투과율(투과 정도)과 제2 광학 영역(OA2)의 투과율(투과 정도)는 동일할 수 있다.
이 경우, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양 또는 크기가 동일할 수 있다. 또는, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양이나 크기가 다르더라도, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 비율과 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 비율이 동일할 수 있다.
이와 다르게, 제1 광학 영역(OA1)의 투과율(투과 정도)과 제2 광학 영역(OA2)의 투과율(투과 정도)는 서로 다를 수 있다.
이 경우, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양 또는 크기가 다를 수 있다. 또는, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 모양이나 크기가 동일하더라도, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 비율과 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 비율이 서로 다를 수 있다.
예를 들어, 제1 광학 영역(OA1)이 중첩되는 제1 광학 전자 장치(11)가 카메라이고, 제2 광학 영역(OA2)이 중첩되는 제2 광학 전자 장치(12)가 감지 센서인 경우, 카메라는 감지 센서보다 더 큰 광량을 필요로 할 수 있다.
따라서, 제1 광학 영역(OA1)의 투과율(투과 정도)은 제2 광학 영역(OA2)의 투과율(투과 정도)보다 높을 수 있다.
이 경우, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)은 제2 광학 영역(OA2)의 제2 투과 영역(TA2)보다 더 큰 크기를 가질 수 있다. 또는, 제1 광학 영역(OA1)의 제1 투과 영역(TA1)과 제2 광학 영역(OA2)의 제2 투과 영역(TA2)은 크기가 동일하더라도, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 비율이 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 비율보다 클 수 있다.
아래에서는, 설명의 편의를 위하여, 제1 광학 영역(OA1)의 투과율(투과 정도)이 제2 광학 영역(OA2)의 투과율(투과 정도)보다 높은 경우를 예로 들어 설명한다.
또한, 도 4에 도시된 바와 같이, 본 개시의 실시 예들에서는, 투과 영역(TA1, TA2)은 투명 영역이라고도 할 수 있으며, 투과율은 투명도라고도 할 수 있다.
또한, 도 4에 도시된 바와 같이, 본 개시의 실시 예들에서는, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 표시 패널(110)의 표시 영역(DA)의 상단에 위치하고, 좌우로 나란히 배치되는 경우를 가정한다.
도 4를 참조하면, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 배치되는 가로 표시 영역을 제1 가로 표시 영역(HA1)이라고 하고, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)이 배치되지 않는 가로 표시 영역을 제2 가로 표시 영역(HA2)이라고 한다.
도 4를 참조하면, 제1 가로 표시 영역(HA1)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 제2 가로 표시 영역(HA2)은 일반 영역(NA)만을 포함할 수 있다.
도 5a는 본 개시의 실시 예들에 따른 표시 패널(110)에서, 제1 광학 영역(OA1) 및 일반 영역(NA) 각각에서의 신호 라인들의 배치도이고, 도 5b는 본 개시의 실시 예들에 따른 표시 패널(110)에서, 제2 광학 영역(OA2) 및 일반 영역(NA) 각각에서의 신호 라인들의 배치도이다.
도 5a 및 도 5b에 도시된 제1 가로 표시 영역(HA1)은 표시 패널(110)에서의 제1 가로 표시 영역(HA1)의 일부이고, 제2 가로 표시 영역(HA2)은 표시 패널(110)에서의 제2 가로 표시 영역(HA2)의 일부이다.
도 5a에 도시된 제1 광학 영역(OA1)은 표시 패널(110)에서의 제1 광학 영역(OA1)의 일부이고, 도 5b에 도시된 제2 광학 영역(OA2)은 표시 패널(110)에서의 제2 광학 영역(OA2)의 일부이다.
도 5a 및 도 5b를 참조하면, 제1 가로 표시 영역(HA1)은 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 포함할 수 있다. 제2 가로 표시 영역(HA2)은 일반 영역(NA)을 포함할 수 있다.
표시 패널(11)에는, 다양한 종류의 가로 라인들(HL1, HL2)이 배치되고, 다양한 종류의 세로 라인들(VLn, VL1, VL2)이 배치될 수 있다.
본 개시의 실시 예들에서, 가로 방향과 세로 방향은 교차하는 2개의 방향을 의미하는 것으로서, 가로 방향과 세로 방향은 보는 방향에 따라서 다를 수 있다. 예를 들어, 본 개시에서의 실시 예들에서, 가로 방향은 하나의 게이트 라인(GL)이 연장되면서도 배치되는 방향을 의미하고, 세로 방향은 하나의 데이터 라인(DL)이 연장되면서 배치되는 방향을 의미할 수 있다. 이와 같이, 가로와 세로를 예로 든다.
도 5a 및 도 5b를 참조하면, 표시 패널(110)에 배치되는 가로 라인들은 제1 가로 표시 영역(HA1)에 배치되는 제1 가로 라인들(HL1) 및 제2 가로 표시 영역(HA2)에 배치되는 제2 가로 라인들(HL2)을 포함할 수 있다.
표시 패널(110)에 배치되는 가로 라인들은 게이트 라인들(GL)일 수 있다. 즉, 제1 가로 라인들(HL1)과 제2 가로 라인들(HL2)은 게이트 라인들(GL)일 수 있다. 게이트 라인들(GL)은 서브 픽셀(SP)의 구조에 따라 다양한 종류의 게이트 라인들을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 표시 패널(110)에 배치되는 세로 라인들은, 일반 영역(NA)에만 배치되는 일반 세로 라인들(VLn), 제1 광학 영역(OA1)과 일반 영역(NA)을 모두 지나가는 제1 세로 라인들(VL1), 및 제2 광학 영역(OA2)과 일반 영역(NA)을 모두 지나가는 제2 세로 라인들(VL2)을 포함할 수 있다.
표시 패널(110)에 배치되는 세로 라인들은 데이터 라인들(DL), 구동 전압 라인들(DVL) 등을 포함할 수 있으며, 이뿐만 아니라, 기준 전압 라인들, 초기화 전압 라인들 등을 더 포함할 수 있다. 즉, 일반 세로 라인들(VLn), 제1 세로 라인들(VL1) 및 제2 세로 라인들(VL2)은 데이터 라인들(DL), 구동 전압 라인들(DVL) 등을 포함할 수 있으며, 이뿐만 아니라, 기준 전압 라인들, 초기화 전압 라인들 등을 더 포함할 수 있다.
본 개시의 실시 예들에서, 제2 가로 라인(HL2)에서 "가로"라는 용어는 신호가 좌측(또는 우측)에서 우측(또는 좌측)으로 전달된다는 의미일 뿐, 제2 가로 라인(HL2)이 정확한 가로 방향으로만 직선 형태로 연장된다는 의미는 아닐 수 있다. 즉, 도 5a 및 도 5b에서, 제2 가로 라인(HL2)은 일직선 형태로 도시되어 있지만, 이와 다르게, 제2 가로 라인(HL2)은 꺾이거나 구부려진 부분들을 포함할 수 있다. 마찬가지로, 제1 가로 라인(HL1) 또한 꺾이거나 구부려진 부분들을 포함할 수 있다.
본 개시의 실시 예들에서, 일반 세로 라인(VLn)에서 "세로"라는 용어는 신호가 상측(또는 하측)에서 하측(또는 상측)으로 전달된다는 의미일 뿐, 일반 세로 라인(VLn)이 정확한 세로 방향으로만 직선 형태로 연장된다는 의미는 아니다. 즉, 도 5a 및 도 5b에서, 일반 세로 라인(VLn)은 일직선 형태로 도시되어 있지만, 이와 다르게, 일반 세로 라인(VLn)은 꺾이거나 구부려진 부분들을 포함할 수 있다. 마찬가지로, 제1 세로 라인(VL1) 및 제2 세로 라인(VL2) 또한 꺾이거나 구부려진 부분들을 포함할 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1)에 포함되는 제1 광학 영역(OA1)은 발광 영역들(EA)과 제1 투과 영역들(TA1)을 포함할 수 있다. 제1 광학 영역(OA1) 내에서, 제1 투과 영역들(TA1)의 바깥 영역이 발광 영역들(EA)을 포함할 수 있다.
도 5a를 참조하면, 제1 광학 영역(OA1)의 투과율 개선을 위하여, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인들(HL1)은 제1 광학 영역(OA1) 내 제1 투과 영역들(TA1)을 회피하여 지나갈 수 있다.
따라서, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인들(HL1) 각각은 각 제1 투과 영역(TA1)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간 등을 포함할 수 있다.
이에 따라, 제1 가로 영역(HA1)에 배치되는 제1 가로 라인(HL1)과 제2 가로 영역(HA2)에 배치되는 제2 가로 라인(HL2)은 모양 또는 길이 등이 서로 다를 수 있다. 즉, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인(HL1)과 제1 광학 영역(OA1)을 지나가지 않는 제2 가로 라인(HL2)은 모양 또는 길이 등이 서로 다를 수 있다.
또한, 제1 광학 영역(OA1)의 투과율 개선을 위하여, 제1 광학 영역(OA1)을 지나가는 제1 세로 라인들(VL1)은 제1 광학 영역(OA1) 내 제1 투과 영역들(TA1)을 회피하여 지나갈 수 있다.
따라서, 제1 광학 영역(OA1)을 지나가는 제1 세로 라인들(VL1) 각각은 각 제1 투과 영역(TA1)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간 등을 포함할 수 있다.
이에 따라, 제1 광학 영역(OA1)을 지나가는 제1 세로 라인(VL1)과 제1 광학 영역(OA1)을 지나가지 않고 일반 영역(NA)에 배치되는 일반 세로 라인(VLn)은 모양 또는 길이 등이 서로 다를 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1) 내 제1 광학 영역(OA1)에 포함된 제1 투과 영역들(TA1)은 사선 방향으로 배열될 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1) 내 제1 광학 영역(OA1)에서, 좌우로 인접한 2개의 제1 투과 영역들(TA1) 사이에는 발광 영역들(EA)이 배치될 수 있다. 제1 가로 영역(HA1) 내 제1 광학 영역(OA1)에서, 상하로 인접한 2개의 제1 투과 영역들(TA1) 사이에는 발광 영역들(EA)이 배치될 수 있다.
도 5a를 참조하면, 제1 가로 영역(HA1)에 배치되는 제1 가로 라인들(HL1), 즉, 제1 광학 영역(OA1)을 지나가는 제1 가로 라인들(HL1)은 모두 제1 투과 영역(TA1)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간을 적어도 하나는 포함할 수 있다.
도 5b를 참조하면, 제1 가로 영역(HA1)에 포함되는 제2 광학 영역(OA2)은 발광 영역들(EA)과 제2 투과 영역들(TA2)을 포함할 수 있다. 제2 광학 영역(OA2) 내에서, 제2 투과 영역들(TA2)의 바깥 영역이 발광 영역들(EA)을 포함할 수 있다.
제2 광학 영역(OA2) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태는, 도 5a에서의 제1 광학 영역(OA1) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와 동일할 수도 있다.
이와 다르게, 도 5b에 도시된 바와 같이, 제2 광학 영역(OA2) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태는, 도 5a에서의 제1 광학 영역(OA1) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와 다를 수 있다.
예를 들어, 도 5b를 참조하면, 제2 광학 영역(OA2) 내에서, 제2 투과 영역들(TA2)은 가로 방향(좌우 방향)으로 배열될 수 있다. 가로 방향(좌우 방향)으로 인접한 2개의 제2 투과 영역들(TA2) 사이에는 발광 영역(EA)이 배치 되지 않을 수 있다. 또한, 제2 광학 영역(OA2) 내 발광 영역들(EA)은 세로 방향(상하 방향)으로 인접한 제2 투과 영역들(TA2) 사이에 배치될 수 있다. 즉, 2개의 제2 투과 영역 행 사이에 발광 영역들(EA)이 배치될 수 있다.
제1 가로 라인들(HL1)은 제1 가로 영역(HA1) 내 제2 광학 영역(OA2)과 그 주변의 일반 영역(NA)을 지나갈 때, 도 5a에서와 동일한 형태로 지나갈 수 있다.
이와 다르게, 도 5b에 도시된 바와 같이, 제1 가로 라인들(HL1)은 제1 가로 영역(HA1) 내 제2 광학 영역(OA2)과 그 주변의 일반 영역(NA)을 지나갈 때, 도 5a에서와 다른 형태로 지나갈 수 있다.
이는, 도 5b의 제2 광학 영역(OA2) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와, 도 5a에서의 제1 광학 영역(OA1) 내 발광 영역들(EA) 및 제2 투과 영역들(TA2)의 위치 및 배열 상태와 다르기 때문이다.
도 5b를 참조하면, 제1 가로 라인들(HL1)은 제1 가로 영역(HA1) 내 제2 광학 영역(OA2)과 그 주변의 일반 영역(NA)을 지나갈 때, 곡선 구간이나 벤딩 구간 없이, 상하로 인접한 제2 투과 영역들(TA2) 사이를 직선 형태로 지나갈 수 있다.
다시 말해, 하나의 제1 가로 라인(HL1)은 제1 광학 영역(OA1) 내에서 곡선 구간 또는 벤딩 구간을 갖지만, 제2 광학 영역(OA2) 내에서는 곡선 구간 또는 벤딩 구간을 갖지 않을 수 있다.
제2 광학 영역(OA2)의 투과율 개선을 위하여, 제2 광학 영역(OA2)을 지나가는 제2 세로 라인들(VL2)은 제2 광학 영역(OA2) 내 제2 투과 영역들(TA2)을 회피하여 지나갈 수 있다.
따라서, 제2 광학 영역(OA2)을 지나가는 제2 세로 라인들(VL2) 각각은 각 제2 투과 영역(TA2)의 외곽 테두리 밖을 우회하는 곡선 구간 또는 벤딩 구간 등을 포함할 수 있다.
이에 따라, 제2 광학 영역(OA2)을 지나가는 제2 세로 라인(VL2)과 제2 광학 영역(OA2)을 지나가지 않고 일반 영역(NA)에 배치되는 일반 세로 라인(VLn)은 모양 또는 길이 등이 서로 다를 수 있다.
도 5a에 도시된 바와 같이, 제1 광학 영역(OA1)을 통과하는 제1 가로 라인(HL1)은 제1 투과 영역들(TA1)의 외곽 테두리 바깥을 우회하는 곡선 구간들 또는 벤딩 구간들을 가질 수 있다.
따라서, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)의 길이는, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)의 길이보다 조금은 더 길 수 있다.
이에 따라, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)의 저항(이하, 제1 저항이라고도 함)은, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)의 저항(이하, 제2 저항이라고도 함)보다 약간 클 수 있다.
도 5a 및 도 5b를 참조하면, 광 투과 구조에 따라, 제1 광학 전자 장치(11)와 적어도 일부가 중첩되는 제1 광학 영역(OA1)은 다수의 제1 투과 영역들(TA1)을 포함하고, 제2 광학 전자 장치(12)와 적어도 일부가 중첩되는 제2 광학 영역(OA2)은 다수의 제2 투과 영역들(TA2)을 포함하기 때문에, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)은 일반 영역(NA)에 비해 단위 면적 당 서브 픽셀 개수가 적을 수 있다.
제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)이 연결되는 서브 픽셀들(SP)의 개수와, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)이 연결되는 서브 픽셀들(SP)의 개수는 서로 다를 수 있다.
제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)이 연결되는 서브 픽셀들(SP)의 개수(제1 개수)는, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)이 연결되는 서브 픽셀들(SP)의 개수(제2 개수)보다 적을 수 있다.
제1 개수와 제2 개수 간의 차이는 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각의 해상도와 일반 영역(NA)의 해상도의 차이에 따라 달라질 수 있다. 예를 들어, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각의 해상도와 일반 영역(NA)의 해상도의 차이가 커질수록, 제1 개수와 제2 개수 간의 차이는 커질 수 있다.
전술한 바와 같이, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)이 연결되는 서브 픽셀들(SP)의 개수(제1 개수)가 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)이 연결되는 서브 픽셀들(SP)의 개수(제2 개수)보다 적기 때문에, 제1 가로 라인(HL1)이 주변의 다른 전극들이나 라인들과 중첩되는 면적이 제2 가로 라인(HL2)이 주변의 다른 전극들이나 라인들과 중첩되는 면적보다 작을 수 있다.
따라서, 제1 가로 라인(HL1)이 주변의 다른 전극들이나 라인들과 형성하는 기생 캐패시턴스(이하 제1 캐패시턴스라고 함)는 제2 가로 라인(HL2)이 주변의 다른 전극들이나 라인들과 형성하는 기생 캐패시턴스(이하 제2 캐패시턴스)보다 크게 작을 수 있다.
제1 저항 및 제2 저항 간의 대소 관계(제1 저항≥제2 저항) 및 제1 캐패시턴스 및 제2 캐패시턴스 간의 대소 관계(제1 캐패시턴스≪제2 캐패시턴스)를 고려할 때, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하는 제1 가로 라인(HL1)의 RC(Resistance-Capacitance) 값(이하, 제1 RC 값이라고도 함)은, 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)을 통과하지 않고 일반 영역(NA)에만 배치되는 제2 가로 라인(HL2)의 RC(Resistance-Capacitance) 값(이하, 제2 RC 값이라고도 함)보다 휠씬 작을 수 있다(제1 RC 값≪제2 RC 값).
제1 가로 라인(HL1)의 제1 RC 값과 제2 가로 라인(HL2)의 제2 RC 값 간의 차이(아래에서, RC 로드(RC Load) 편차라고 함)로 인해, 제1 가로 라인(HL1)을 통한 신호 전달 특성과 제2 가로 라인(HL2)을 통한 신호 전달 특성이 달라질 수 있다.
도 6 및 도 7은 본 개시의 실시 예들에 따른 표시 패널(110)의 표시 영역(DA)에 포함된 일반 영역(OA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2) 각각의 단면도들이다.
도 6은 터치 센서가 터치 패널 형태로 표시 패널(110)의 외부에 존재하는 경우에 대한 표시 패널(110)의 단면도들이고, 도 7은 터치 센서(TS)가 표시 패널(110)의 내부에 존재하는 경우에 대한 표시 패널(110)의 단면도들이다.
도 6 및 도 7 각각은, 표시 영역(DA)에 포함된 일반 영역(NA), 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)에 대한 단면도들이다.
먼저, 도 6 및 도 7을 참조하여, 일반 영역(NA)의 적층 구조를 설명한다. 제1 광학 영역(OA1)과 제2 광학 영역(OA2) 각각에 포함된 발광 영역(EA)은 일반 영역(NA) 또는 일반 영역(NA) 내 발광 영역(EA)과 동일한 적층 구조를 가질 수 있다.
도 6 및 도 7을 참조하면, 기판(SUB)은 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)을 포함할 수 있다. 층간 절연막(IPD)은 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 위치할 수 있다. 기판(SUB)을 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)으로 구성함으로써, 수분 침투를 방지할 수 있다. 예를 들어, 제1 기판(SUB1) 및 제2 기판(SUB2)은 폴리이미드(polyimide, PI) 기판일 수 있다. 제1 기판(SUB1)을 1차 PI 기판이라고 하고, 제2 기판(SUB2)을 2차 PI 기판이라고 할 수 있다.
도 6 및 도 7을 참조하면, 기판(SUB) 상에는, 구동 트랜지스터(DRT) 등의 트랜지스터를 형성하기 위한 각종 패턴들(ACT, SD1, GATE), 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0) 및 각종 금속 패턴(TM, GM, ML1, ML2)이 배치될 수 있다.
도 6 및 도 7을 참조하면, 제2 기판(SUB2) 상에 멀티 버퍼층(MBUF)이 배치될 수 있고, 멀티 버퍼층(MBUF) 상에 제1 액티브 버퍼층(ABUF1)이 배치될 수 있다.
제1 액티브 버퍼층(ABUF1) 상에 제1 금속층(ML1) 및 제2 금속층(ML2)이 배치될 수 있다. 여기서, 제1 금속층(ML1) 및 제2 금속층(ML2)은 빛을 쉴딩하는 라이트 쉴드 층(Light Shield Layer, LS)일 수 있다.
제1 금속층(ML1) 및 제2 금속층(ML2) 상에 제2 액티브 버퍼층(ABUF2)이 배치될 수 있다. 제2 액티브 버퍼층(ABUF2) 상에 구동 트랜지스터(DRT)의 액티브 층(ACT)이 배치될 수 있다.
게이트 절연막(GI)이 액티브 층(ACT)을 덮으면서 배치될 수 있다.
게이트 절연막(GI) 상에 구동 트랜지스터(DRT)의 게이트 전극(GATE)이 배치될 수 있다. 이때, 구동 트랜지스터(DRT)의 형성 위치와 다른 위치에서, 구동 트랜지스터(DRT)의 게이트 전극(GATE)과 함께, 게이트 물질 층(GM)이 게이트 절연막(GI) 상에 배치될 수 있다.
제1 층간 절연막(ILD1)이 게이트 전극(GATE) 및 게이트 물질 층(GM)을 덮으면서 배치될 수 있다. 제1 층간 절연막(ILD1) 상에 금속패턴(TM)이 배치될 수 있다. 금속패턴(TM)은 구동 트랜지스터(DRT)의 형성 위치와 다른 곳에 위치할 수 있다. 제2 층간 절연막(ILD2)이 제1 층간 절연막(ILD1) 상의 금속패턴(TM)을 덮으면서 배치될 수 있다.
제2 층간 절연막(ILD2) 상에 2개의 제1 소스-드레인 전극 패턴(SD1)이 배치될 수 있다. 2개의 제1 소스-드레인 전극 패턴(SD1 중 하나는 구동 트랜지스터(DRT)의 소스 노드이고, 나머지 하나는 구동 트랜지스터(DRT)의 드레인 노드이다.
2개의 제1 소스-드레인 전극 패턴(SD1)은, 제2 층간 절연막(ILD2), 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 컨택홀을 통해, 액티브 층(ACT)의 일측과 타측에 전기적으로 연결될 수 있다.
액티브 층(ACT)에서 게이트 전극(GATE)과 중첩되는 부분은 채널 영역이다. 2개의 제1 소스-드레인 전극 패턴(SD1) 중 하나는 액티브 층(ACT)에서 채널 영역의 일 측과 연결될 수 있고, 2개의 제1 소스-드레인 전극 패턴(SD1) 중 나머지 하나는 액티브 층(ACT)에서 채널 영역의 타 측과 연결될 수 있다.
패시베이션층(PAS0)이 2개의 제1 소스-드레인 전극 패턴(SD1)을 덮으면서 배치된다. 패시베이션층(PAS0) 상에 평탄화층(PLN)이 배치될 수 있다. 평탄화층(PLN)은 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)을 포함할 수 있다.
패시베이션층(PAS0) 상에 제1 평탄화층(PLN1)이 배치될 수 있다.
제1 평탄화층(PLN1) 상에 제2 소스-드레인 전극 패턴(SD2)이 배치될 수 있다. 제2 소스-드레인 전극 패턴(SD2)은 제1 평탄화층(PLN1)의 컨택홀을 통해 2개의 제1 소스-드레인 전극 패턴(SD1) 중 하나(도 3의 서브 픽셀(SP) 내 구동 트랜지스터(DRT)의 제2 노드(N2)와 대응됨)와 연결될 수 있다.
제2 평탄화층(PLN2)은 제2 소스-드레인 전극 패턴(SD2)을 덮으면서 배치될 수 있다. 제2 평탄화층(PLN2) 위에 발광 소자(ED)가 배치될 수 있다.
발광 소자(ED)의 적층 구조를 살펴보면, 애노드 전극(AE)이 제2 평탄화층(PLN2) 상에 배치될 수 있다. 애노드 전극(AE)이 제2 평탄화층(PLN2)의 컨택홀을 통해 제2 소스-드레인 전극 패턴(SD2)과 전기적으로 연결될 수 있다.
뱅크(BANK)가 애노드 전극(AE)의 일부를 덮으면서 배치될 수 있다. 서브 픽셀(SP)의 발광 영역(EA)에 대응되는 뱅크(BANK)의 일부가 오픈될 수 있다.
애노드 전극(AE)의 일부가 뱅크(BANK)의 개구부(오픈 된 부분)로 노출될 수 있다. 발광층(EL)이 뱅크(BANK)의 측면과 뱅크(BANK)의 개구부(오픈 된 부분)에 위치할 수 있다. 발광층(EL)의 전체 또는 일부는 인접한 뱅크(BANK) 사이에 위치할 수 있다.
뱅크(BANK)의 개구부에서, 발광층(EL)은 애노드 전극(AE)와 접촉할 수 있다. 발광층(EL) 상에 캐소드 전극(CE)이 배치될 수 있다.
애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)에 의해 발광 소자(ED)가 형성될 수 있다. 발광층(EL)은 유기막을 포함할 수 있다.
전술한 발광 소자(ED) 상에 봉지층(ENCAP)이 배치될 수 있다.
봉지층(ENCAP)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 도 6 및 도 7에 도시된 바와 같이, 봉지층(ENCAP)은 제1 봉지층(PAS1), 제2 봉지층(PCL) 및 제3 봉지층(PAS2)을 포함할 수 있다.
예를 들어, 제1 봉지층(PAS1) 및 제3 봉지층(PAS2)은 무기막이고, 제2 봉지층(PCL)은 유기막일 수 있다. 제1 봉지층(PAS1), 제2 봉지층(PCL) 및 제3 봉지층(PAS2) 중에서 제2 봉지층(PCL)은 가장 두껍고 평탄화 층 역할을 수 있다.
제1 봉지층(PAS1)은 캐소드 전극(CE) 상에 배치되고, 발광 소자(ED)와 가장 인접하게 배치될 수 있다. 제1 봉지층(PAS1)은 저온 증착이 가능한 무기 절연 재질로 형성될 수 있다. 예를 들어, 제1 봉지층(PAS1)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3) 등일 수 있다. 제1 봉지층(PAS1)이 저온 분위기에서 증착되기 때문에, 증착 공정 시, 제1 봉지층(PAS1)은 고온 분위기에 취약한 유기물을 포함하는 발광층(EL)이 손상되는 것을 방지할 수 있다.
제2 봉지층(PCL)은 제1 봉지층(PAS1)보다 작은 면적으로 형성될 수 있다. 이 경우, 제2 봉지층(PCL)은 제1 봉지층(PAS1)의 양 끝단을 노출시키도록 형성될 수 있다. 제2 봉지층(PCL)은 표시 장치(100)의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충 역할을 하며, 평탄화 성능을 강화하는 역할을 할 수도 있다. 예를 들어, 제2 봉지층(PCL)은 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌, 또는 실리콘옥시카본(SiOC) 등일 수 있으며, 유기 절연 재질로 형성될 수 있다. 예를 들어, 제2 봉지층(PCL)은 잉크젯 방식을 통해 형성될 수도 있다.
제3 무기 봉지층(PAS2)은 제2 봉지층(PCL)이 형성된 기판(SUB) 상에 제2 봉지층(PCL) 및 제1 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 봉지층(PAS2)은 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 유기 봉지층(PCL)으로 침투하는 것을 최소화하거나 차단할 수 있다. 예를 들어, 제3 봉지층(PAS2)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(A(Al2O3) 등과 같은 무기 절연 재질로 형성된다.
도 7을 참조하면, 터치 센서(TS)가 표시 패널(110)에 내장되는 타입인 경우, 봉지층(ENCAP) 상에 터치 센서(TS)가 배치될 수 있다. 터치 센서 구조에 대하여 상세하게 설명하면 아래와 같다.
봉지층(ENCAP) 상에 터치 버퍼막(T-BUF)이 배치될 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치될 수 있다.
터치 센서(TS)는 서로 다른 층에 위치하는 터치 센서 메탈들(TSM)과 브릿지 메탈(BRG)을 포함할 수 있다.
터치 센서 메탈들(TSM)과 브릿지 메탈(BRG) 사이에는 터치 층간 절연막(T-ILD)이 배치될 수 있다.
예를 들어, 터치 센서 메탈들(TSM)이 서로 인접하게 배치되는 제1 터치 센서 메탈(TSM), 제2 터치 센서 메탈(TSM) 및 제3 터치 센서 메탈(TSM)을 포함할 수 있다. 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM) 사이에 제3 터치 센서 메탈(TSM)이 있고, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 서로 전기적으로 연결되어야 할 때, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 다른 층에 있는 브릿지 메탈(BRG)을 통해 전기적으로 서로 연결될 수 있다. 브릿지 메탈(BRG)은 터치 층간 절연막(T-ILD)에 의해 제3 터치 센서 메탈(TSM)과 절연될 수 있다.
표시 패널(110)에 터치 센서(TS)가 형성될 때, 공정에 이용되는 약액(현상액 또는 식각액 등등) 또는 외부로부터의 수분 등이 발생할 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치됨으로써, 터치 센서(TS)의 제조 공정 시 약액이나 수분 등이 유기물을 포함하는 발광층(EL)으로 침투되는 것이 방지될 수 있다. 이에 따라, 터치 버퍼막(T-BUF)은 약액 또는 수분에 취약한 발광층(EL)의 손상을 방지할 수 있다.
터치 버퍼막(T-BUF)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해, 일정 온도(예: 100도(℃)) 이하의 저온에서 형성 가능하고 1~3의 저유전율을 가지는 유기 절연 재질로 형성된다. 예를 들어, 터치 버퍼막(T-BUF)은 아크릴 계열, 에폭시 계열 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 표시 장치(100)의 휘어짐에 따라, 봉지층(ENCAP)이 손상될 수 있고, 터치 버퍼막(T-BUF) 상에 위치하는 터치 센서 메탈이 깨질 수 있다. 표시 장치(100)가 휘어지더라도, 유기 절연 재질로 평탄화 성능을 가지는 터치 버퍼막(T-BUF)은 봉지층(ENCAP)의 손상 및/또는 터치 센서(TS)를 구성하는 메탈(TSM, BRG)의 깨짐 현상을 방지해줄 수 있다.
보호층(PAC)이 터치 센서(TS)를 덮으면서 배치될 수 있다. 보호층(PAC)은 유기 절연막일 수 있다.
다음으로, 도 6 및 도 7을 참조하여 제1 광학 영역(OA1)에 대한 적층 구조를 설명한다.
도 6 및 도 7을 참조하면, 제1 광학 영역(OA1) 내 발광 영역(EA)은 일반 영역(EA)의 적층 구조와 동일한 적층 구조를 가질 수 있다. 따라서, 아래에서는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 적층 구조에 대하여 상세하게 설명한다.
일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에는 캐소드 전극(CE)이 배치되지만, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에는 캐소드 전극(CE)이 배치되지 않을 수 있다. 즉, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은 캐소드 전극(CE)의 개구부와 대응될 수 있다.
또한, 일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에는 제1 금속층(ML1) 및 제2 금속층(ML2) 중 적어도 하나를 포함하는 라이트 쉴드층(LS)이 배치되지만, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에는 라이트 쉴드층(LS)이 배치되지 않을 수 있다. 즉, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은 라이트 쉴드층(LS)의 개구부와 대응될 수 있다.
일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에 배치된 기판(SUB)과 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0, PLN(PLN1, PLN2), BANK, ENCAP(PAS1, PCL, PAS2), T-BUF, T-ILD, PAC)은 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에도 동일하게 배치될 수 있다.
하지만, 일반 영역(NA) 및 제1 광학 영역(OA1)에 포함된 발광 영역(EA)에서 절연 물질 이외에, 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)은 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에 배치되지 않을 수 있다.
예를 들어, 도 6 및 도 7을 참조하면, 트랜지스터와 관련된 금속 물질 층(ML1, ML2, GATE, GM, TM, SD1, SD2)과 반도체 층(ACT)은 제1 투과 영역(TA1)에 배치되지 않을 수 있다.
또한, 도 6 및 도 7을 참조하면, 발광 소자(ED)에 포함된 애노드 전극(AE) 및 캐소드 전극(CE)은 제1 투과 영역(TA1)에 배치되지 않을 수 있다. 다만, 발광층(EL)은 제1 투과 영역(TA1)에 배치될 수도 있고 배치되지 않을 수도 있다.
또한, 도 7을 참조하면, 터치 센서(TS)에 포함된 터치 센서 메탈(TSM) 및 브릿지 메탈(BRG)도 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에 배치되지 않을 수 있다.
따라서, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)이 배치되지 않음으로써, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 광 투과성이 제공될 수 있다. 따라서, 제1 광학 전자 장치(11)는 제1 투과 영역(TA1)을 통해 투과된 빛을 수신하여 해당 기능(예: 이미지 센싱)을 수행할 수 있다.
제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 전체 또는 일부는 제1 광학 전자 장치(11)와 중첩되기 때문에, 제1 광학 전자 장치(11)의 정상적인 동작을 위해서는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 투과율은 더욱더 높아질 필요가 있다.
이를 위해, 본 개시의 실시 예들에 따른 표시 장치(100)의 표시 패널(110)에서, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은 투과율 향상 구조(TIS: Transmittance Improvement Structure)를 가질 수 있다.
도 6 및 도 7을 참조하면, 표시 패널(110)에 포함된 다수의 절연막들은, 기판(SUB1, SUB2)과 트랜지스터(DRT, SCT) 사이의 버퍼층(MBUF, ABUF1, ABUF2), 트랜지스터(DRT)와 발광 소자(ED) 사이의 평탄화층(PLN1, PLN2), 및 발광소자(ED) 상의 봉지층(ENCAP) 등을 포함할 수 있다.
도 7을 참조하면, 표시 패널(110)에 포함된 다수의 절연막들은, 봉지층(ENCAP) 상의 터치 버퍼막(T-BUF) 및 터치 층간 절연막(T-ILD) 등을 더 포함할 수 있다.
도 6 및 도 7을 참조하면, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)은, 투과율 향상 구조(TIS)로서, 제1 평탄화층(PLN1) 및 패시배이션층(PAS0)이 아래로 함몰된 구조를 가질 수 있다.
도 6 및 도 7을 참조하면, 다수의 절연막들 중에서 제1 평탄화층(PLN1)은, 적어도 하나의 요철 부(또는 함몰 부)를 포함할 수 있다. 여기서, 제1 평탄화층(PLN1)은 유기 절연막일 수 있다.
제1 평탄화층(PLN1)이 아래로 함몰된 경우, 제2 평탄화층(PLN2)이 실질적인 평탄화 역할을 할 수 있다. 한편, 제2 평탄화층(PLN2)도 아래로 함몰될 수 있다. 이 경우, 제2 봉지층(PCL)이 실질적인 평탄화 역할을 할 수 있다.
도 6 및 도 7을 참조하면, 제1 평탄화층(PLN1) 및 패시배이션층(PAS0)의 함몰된 부분은, 트랜지스터(DRT)를 형성하기 위한 절연막들(ILD2, IDL1, GI)과 그 아래에 위치하는 버퍼층들(ABUF1, ABUF2, MBUF)을 관통하고, 제2 기판(SUB2)의 상부까지 내려올 수 있다.
도 6 및 도 7을 참조하면, 기판(SUB)은 투과율 향상 구조(TIS)로서 적어도 하나의 오목부를 포함할 수 있다. 예를 들어, 제1 투과 영역(TA1)에서, 제2 기판(SUB1)의 상면이 아래로 함몰되거나 뚫릴 수 있다.
도 6 및 도 7을 참조하면, 봉지층(ENCAP)을 구성하는 제1 봉지층(PAS1) 및 제2 봉지층(PCL)도 아래로 함몰된 형태의 투과율 향상 구조(TIS)를 가질 수 있다. 여기서, 제2 봉지층(PCL)은 유기 절연막일 수 있다.
도 7을 참조하면, 보호층(PAC)은 봉지층(ENCAP) 상의 터치 센서(TS)를 덮으면서 배치되어, 터치 센서(TS)를 보호할 수 있다.
도 7을 참조하면, 보호층(PAC)은 제1 투과 영역(TA1)과 중첩되는 부분에서 투과율 향상 구조(TIS)로서 적어도 하나의 요철부를 가질 수 있다. 여기서, 보호층(PAC)은 유기 절연막일 수 있다.
도 7을 참조하면, 터치 센서(TS)는 메쉬 타입의 터치 센서 메탈(TSM)로 구성될 수 있다. 터치 센서 메탈(TSM)이 메쉬 타입으로 형성된 경우, 터치 센서 메탈(TSM)에는 다수의 오픈 영역이 존재할 수 있다. 다수의 오픈 영역 각각은 서브 픽셀(SP)의 발광 영역(EA)과 위치가 대응될 수 있다.
제1 광학 영역(OA1)의 투과율이 일반 영역(NA)의 투과율보다 더욱 높아지도록, 제1 광학 영역(OA1)내에서 단위 영역 당 터치 센서 메탈(TSM)의 면적은 일반 영역(NA) 내에서 단위 영역 당 터치 센서 메탈(TSM)의 면적보다 작을 수 있다.
도 7을 참조하면, 제1 광학 영역(OA1) 내 발광 영역(EA)에 터치 센서(TS)가 배치되고, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)에는 터치 센서(TS)가 미 배치될 수 있다.
다음으로, 도 6 및 도 7을 참조하여 제2 광학 영역(OA2)에 대한 적층 구조를 설명한다.
도 6 및 도 7을 참조하면, 제2 광학 영역(OA2) 내 발광 영역(EA)은 일반 영역(EA)의 적층 구조와 동일한 적층 구조를 가질 수 있다. 따라서, 아래에서는, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 적층 구조에 대하여 상세하게 설명한다.
일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에는 캐소드 전극(CE)이 배치되지만, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에는 캐소드 전극(CE)이 배치되지 않을 수 있다. 즉, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)은 캐소드 전극(CE)의 개구부와 대응될 수 있다.
또한, 일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에는 제1 금속층(ML1) 및 제2 금속층(ML2) 중 적어도 하나를 포함하는 라이트 쉴드층(LS)이 배치되지만, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에는 라이트 쉴드층(LS)이 배치되지 않을 수 있다. 즉, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)은 라이트 쉴드층(LS)의 개구부와 대응될 수 있다.
제2 광학 영역(OA2)의 투과율과 제1 광학 영역(OA1)의 투과율이 동일한 경우, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 적층 구조는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 적층 구조와 완전히 동일할 수 있다.
제2 광학 영역(OA2)의 투과율과 제1 광학 영역(OA1)의 투과율이 다른 경우, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 적층 구조는, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 적층 구조와 일부 다를 수 있다.
예를 들어, 도 6 및 도 7에 도시된 바와 같이, 제2 광학 영역(OA2)의 투과율이 제1 광학 영역(OA1)의 투과율보다 낮은 경우, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)은 투과율 향상 구조(TIS)를 가지지 않을 수 있다. 그 일환으로서, 제1 평탄화층(PLN1) 및 패시베이션층(PAS0)이 함몰되지 않을 수 있다. 또한, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 폭은, 제1 광학 영역(OA1) 내 제1 투과 영역(TA1)의 폭보다 좁을 수 있다.
일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에 배치된 기판(SUB)과 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0, PLN(PLN1, PLN2), BANK, ENCAP(PAS1, PCL, PAS2), T-BUF, T-ILD, PAC)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에도 동일하게 배치될 수 있다.
하지만, 일반 영역(NA) 및 제2 광학 영역(OA2)에 포함된 발광 영역(EA)에서 절연 물질 이외에, 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다.
예를 들어, 도 6 및 도 7을 참조하면, 트랜지스터와 관련된 금속 물질 층(ML1, ML2, GATE, GM, TM, SD1, SD2)과 반도체 층(ACT)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다.
또한, 도 6 및 도 7을 참조하면, 발광 소자(ED)에 포함된 애노드 전극(AE) 및 캐소드 전극(CE)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다. 다만, 발광층(EL)은 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치될 수도 있고 배치되지 않을 수도 있다.
또한, 도 7을 참조하면, 터치 센서(TS)에 포함된 터치 센서 메탈(TSM) 및 브릿지 메탈(BRG)도 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 배치되지 않을 수 있다.
따라서, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)에 전기적인 특성을 갖는 물질 층(예: 금속 물질 층, 반도체 층 등)이 배치되지 않음으로써, 제2 광학 영역(OA2) 내 제2 투과 영역(TA2)의 광 투과성이 제공될 수 있다. 따라서, 제2 광학 전자 장치(12)는 제2 투과 영역(TA2)을 통해 투과된 빛을 수신하여 해당 기능(예: 물체나 인체의 접근 감지, 외부의 조도 감지 등)을 수행할 수 있다.
도 8은 본 개시의 실시 예들에 따른 표시 패널(110)의 외곽에서의 단면도이다.
도 8에서는, 제1 기판(SUB1) 및 제2 기판(SUB2)이 합쳐진 형태의 기판(SUB)이 표시되고, 뱅크(BANK)의 아래 부분은 간략하게 나타내었다. 도 8에서는, 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)은 하나의 평탄화층(PLN)으로 도시되고, 평탄화층(PLN) 아래의 제2 층간 절연막(ILD2) 및 제1 층간 절연막(ILD1)은 하나의 층간 절연막(INS)으로 도시된다.
도 8을 참조하면, 제1 봉지층(PAS1)은 캐소드 전극(CE) 상에 배치되고, 발광 소자(ED)와 가장 인접하게 배치될 수 있다. 제2 봉지층(PCL)은 제1 봉지층(PAS1)보다 작은 면적으로 형성될 수 있다. 이 경우, 제2 봉지층(PCL)은 제1 봉지층(PAS1)의 양 끝 단을 노출시키도록 형성될 수 있다.
제3 무기 봉지층(PAS2)은 제2 봉지층(PCL)이 형성된 기판(SUB) 상에 제2 봉지층(PCL) 및 제1 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다.
제3 봉지층(PAS2)은 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 유기 봉지층(PCL)으로 침투하는 것을 최소화하거나 차단한다.
도 8을 참조하면, 표시 패널(110)은 봉지층(ENCAP)이 무너지는 것을 방지해주기 위하여, 봉지층(ENCAP)의 경사면(SLP)의 끝 지점 또는 그 근방에 하나 이상의 댐(DAM1, DAM2)이 존재할 수 있다. 하나 이상의 댐(DAM1, DAM2)은 표시 영역(DA)과 비 표시 영역(NDA)의 경계 지점에 존재하거나 경계 지점의 근방에 존재할 수 있다.
하나 이상의 댐(DAM1, DAM2)은 뱅크(BANK)와 동일한 물질(DFP)을 포함할 수 있다.
도 8을 참조하면, 유기물을 포함하는 제2 봉지층(PCL)은 가장 안쪽에 있는 1차 댐(DAM1)의 내 측면에만 위치할 수 있다. 즉, 제2 봉지층(PCL)은 모든 댐(DAM1, DAM2)의 상부에 존재하지 않을 수 있다. 이와 다르게, 유기물을 포함하는 제2 봉지층(PCL)은 1차 댐(DAM1) 및 2차 댐(DAM2) 중 적어도 1차 댐(DAM1)의 상부에 위치할 수 있다.
제2 봉지층(PCL)은 1차 댐(DAM1)의 상부까지만 확장되어 위치할 수 있다. 또는 제2 봉지층(PCL)은 1차 댐(DAM1)의 상부를 지나 2차 댐(DAM2)의 상부까지 확장되어 위치할 수 있다.
도 8을 참조하면, 하나 이상의 댐(DAM1, DAM2)의 외곽에는, 터치 구동 회로(260)이 전기적으로 연결되는 터치 패드(TP)가 기판(SUB)에 배치될 수 있다.
터치 라인(TL)은 표시 영역(DA)에 배치된 터치 전극을 구성하는 터치 센서 메탈(TSM) 또는 브릿지 메탈(BRG)을 터치 패드(TP)에 전기적으로 연결해줄 수 있다.
터치 라인(TL)의 일단은 터치 센서 메탈(TSM) 또는 브릿지 메탈(BRG)과 전기적으로 연결되고, 터치 라인(TL)의 타단은 터치 패드(TP)와 전기적으로 연결될 수 있다.
터치 라인(TL)은 봉지층(ENCAP)의 경사면(SLP)을 따라 내려와서 댐(DAM1, DAM2)의 상부를 지나고, 외곽에 배치된 터치 패드(TP)까지 연장될 수 있다.
도 8을 참조하면, 터치 라인(TL)은 브릿지 메탈(BRG)일 수 있다. 이와 다르게, 터치 라인(TL) 터치 센서 메탈(TSM)일 수도 있다.
도 9는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1)의 일부에 대한 평면도이다.
도 9를 참조하면, 제1 광학 영역(OA1)은 다수의 제1 투과 영역들(TA1)을 포함할 수 있고, 다수의 제1 투과 영역들(TA1)을 제외한 비 투과 영역(NTA)을 포함할 수 있다.
비 투과 영역(NTA)에는, 서브 픽셀들(SP)의 발광 영역들(EA)이 배치될 수 있다. 하나의 발광 영역(EA)은 하나의 애노드 전극(AE) 또는 하나의 발광층(EL)이 배치된 영역과 대응될 수 있다.
비 투과 영역(NTA)에는, 서브 픽셀들(SP)의 회로부(SPC)가 배치될 수 있다. 서브 픽셀(SP)의 회로부(SPC)는 서브 픽셀(SP)의 발광 소자(ED)를 구동하기 위한 회로 소자들(예: 트랜지스터, 스토리지 캐패시터 등)을 포함할 수 있다.
도 9에 도시된 바와 같이, 하나의 서브 픽셀(SP)의 발광 영역(EA)과 회로부(SPC)는 중첩될 수도 있다. 이와 다르게, 하나의 서브 픽셀(SP)의 발광 영역(EA)과 회로부(SPC)는 중첩되지 않을 수도 있다.
아래에서는, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서의 각 서브 픽셀(SP)의 구조를 도 10을 참조하여 예시적으로 설명한다.
도 10은 본 개시의 실시 예들에 따른 표시 장치(100)의 서브 픽셀(SP)의 등가 회로이다.
도 9를 참조하면, 둘 이상의 서브 픽셀(SP) 각각은 발광 소자(ED)를 구동하기 위한 회로부(SPC)를 포함할 수 있다. 회로부(SPC)는 구동 트랜지스터(DRT), 제1 내지 제6 트랜지스터(T1~T6), 및 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
발광 소자(ED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 예를 들어, 발광 소자(ED)는 유기 발광 다이오드(OLED: Organic Light Emitting Diode), 무기 발광 다이오드, 또는 퀀텀닷 발광 소자 등일 수 있다.
구동 트랜지스터(DRT)는 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)를 포함하고, 발광 소자(ED)를 구동하기 위한 트랜지스터일 수 있다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 구동 트랜지스터(DRT)의 게이트 노드(DRG)일 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 구동 트랜지스터(DRT)의 드레인 노드 또는 소스 노드일 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드일 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 간의 연결을 제어할 수 있다.
제2 트랜지스터(T2)는 구동 트랜지스터(DRT)의 제3 노드(N3)와 데이터 라인(DL) 간의 연결을 제어할 수 있다.
제3 트랜지스터(T3)는 구동 트랜지스터(DRT)의 제3 노드(N3)와 구동 전압 라인(DVL) 간의 연결을 제어할 수 있다.
제4 트랜지스터(T4)는 구동 트랜지스터(DRT)의 제2 노드(N2)와 발광 소자(ED) 간의 연결을 제어할 수 있다.
제5 트랜지스터(T5)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제1 초기화 전압 라인(IVL1) 간의 연결을 제어할 수 있다.
제6 트랜지스터(T6)는 발광 소자(ED)와 제2 초기화 전압 라인(IVL2) 간의 연결을 제어할 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 구동 전압 라인(DVL) 사이에 연결될 수 있다.
제1 트랜지스터(T1)의 게이트 노드, 제2 트랜지스터(T2)의 게이트 노드 및 제6 트랜지스터(T6)의 게이트 노드는 하나의 제1 스캔 라인(SCL[n])과 전기적으로 공통 연결될 수 있다.
제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)는 제1 스캔 라인(SCL[n])에서 공급되는 제1 스캔 신호(SCAN[n])에 온-오프가 공통으로 제어될 수 있다.
제3 트랜지스터(T3)의 게이트 노드 및 제4 트랜지스터(T4)의 게이트 노드는 하나의 발광 제어 라인(EML[n])과 전기적으로 공통 연결될 수 있다.
제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 발광 제어 라인(EML[n])에서 공급되는 발광 제어 신호(EM[n])에 의해 공통으로 제어될 수 있다.
제5 트랜지스터(T5)는 제2 스캔 라인(SCL[n-1])에서 공급되는 제2 스캔 신호(SCAN[n-1])에 의해 온-오프가 제어될 수 있다.
예를 들어, 제1 트랜지스터(T1)는 2개의 채널을 갖는 듀얼 트랜지스터일 수 있다. 제1 트랜지스터(T1)는 1개의 제1 스캔 라인(SCL[n])에서 공급되는 1개의 제1 스캔 신호(SCAN[n])에 의해 동시에 온-오프가 제어되는 2개의 부분 트랜지스터를 포함할 수 있다. 제1 트랜지스터(T1)를 구성하는 2개의 부분 트랜지스터는 제1 노드(N1)와 제2 노드(N2) 사이에 직렬로 연결될 수 있다.
예를 들어, 제5 트랜지스터(T5)는 2개의 채널과 2개의 채널 사이의 연결 노드(Nt5m)을 갖는 듀얼 트랜지스터일 수 있다. 제5 트랜지스터(T5)는 1개의 제2 스캔 라인(SCL[n-1])에서 공급되는 1개의 제2 스캔 신호(SCAN[n-1])에 의해 동시에 온-오프가 제어되는 2개의 부분 트랜지스터(T5a, T5b)를 포함할 수 있다. 제5 트랜지스터(T5)를 구성하는 2개의 부분 트랜지스터(T5a, T5b)는 제1 노드(N1)와 제1 초기화 전압 라인(IVL1) 사이에 직렬로 연결될 수 있다.
한편, 각 서브 픽셀(SP)에 포함되는 7개의 트랜지스터(DRT, T1~T6) 모두는 p 타입 트랜지스터 또는 n 타입 트랜지스터일 수 있다. 또는 7개의 트랜지스터(DRT, T1~T6) 중 적어도 하나는 p 타입 또는 n 타입 트랜지스터이고, 나머지는 n 타입 또는 p 타입 트랜지스터일 수 있다.
예를 들어, 7개의 트랜지스터(DRT, T1~T6) 중에서 제1 트랜지스터(T1)는 n 타입 트랜지스터이고, 나머지 6개의 트랜지스터(DRT, T2~T6)는 p 타입 트랜지스터일 수 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
도 11은 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1)의 일부에 대한 평면도로서, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 하부 쉴드 메탈(BSM)이 배치된 경우에 대한 평면도이다.
도 11을 참조하면, 제1 광학 영역(OA1)은 다수의 제1 투과 영역들(TA1)과 비 투과 영역(NTA)을 포함할 수 있다.
도 11을 참조하면, 비 투과 영역(NTA)은 제1 광학 영역(OA1)에서 다수의 제1 투과 영역들(TA1)을 제외하는 나머지 영역들일 수 있다. 비 투과 영역(NTA)은 서브 픽셀들(SP)의 발광 영역들(EA)과 서브 픽셀들(SP)의 회로부들(SPC)을 포함할 수 있다.
예를 들어, 서브 픽셀들(SP)의 발광 영역들(EA)과 서브 픽셀들(SP)의 회로부들(SPC)은 중첩될 수 있다. 서브 픽셀들(SP)의 발광 영역들(EA)이 배치되는 패턴 및 모양은 서브 픽셀들(SP)의 회로부들(SPC)이 배치되는 패턴 및 모양과 다를 수 있다.
다른 예를 들어, 서브 픽셀들(SP)의 발광 영역들(EA)과 서브 픽셀들(SP)의 회로부들(SPC)은 중첩되지 않을 수도 있다.
도 11을 참조하면, 제1 광학 영역(OA1) 내 제1 투과 영역들(TA1)의 투과율 향상을 위해, 캐소드 전극(CE)은 패터닝 될 수 있다. 이러한 캐소드 패터닝(Cathode Patterning)에 따라, 캐소드 전극(CE)은 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에만 배치되고 제1 투과 영역들(TA1)에는 배치되지 않을 수 있다.
도 11을 참조하면, 캐소드 패터닝(Cathode Patterning)에 따라, 캐소드 전극(CE)은 다수의 투과 홀을 가질 수 있다. 캐소드 전극(CE)의 다수의 투과 홀은 제1 광학 영역(OA1) 내 제1 투과 영역들(TA1)과 대응될 수 있다.
도 11을 참조하면, 캐소드 패터닝 시, 플레어(Flare) 불량을 방지하기 위하여 제1 투과 영역들(TA1) 각각이 원형으로 형성되도록, 캐소드 전극(CE)의 다수의 투과 홀 각각은 원형으로 패터닝 될 수 있다.
도 11을 참조하면, 캐소드 패터닝(Cathode Patterning)의 경우, 레이저(Laser)가 이용될 수 있다. 레이저를 이용한 캐소드 패터닝 공정 시, 레이저는 기판(SUB) 아래에서 기판(SUB)을 향해 조사될 수 있다. 이때, 발광 소자(ED), 트랜지스터들(DRT, T1~T6), 또는 캐패시터(Cst) 등의 소자들이 레이저에 의해 손상(Damage)될 수 있다.
도 11을 참조하면, 캐소드 패터닝 과정에서의 소자 손상 방지를 위하여, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 하부 쉴드 메탈(BSM)이 배치될 수 있다.
도 11을 참조하면, 트랜지스터들(DRT, T1~T6)의 손상 방지를 위하여 하부 쉴드 메탈(BSM)은 트랜지스터 하부 전체에 배치될 수 있다.
하부 쉴드 메탈(BSM)은 스토리지 캐패시터(Cst)의 형성에도 이용되는 메탈일 수 있다. 예를 들어, 스토리지 캐패시터는 하부 쉴드 메탈(BSM), 액티브 층, 및 게이트 금속층을 이용하여 2개의 캐패시터가 연결된 구조를 가질 수 있다.
하부 쉴드 메탈(BSM)이 스토리지 캐패시터(Cst)의 형성에 이용되고, 스토리지 캐패시터(Cst)를 구성하는 2개의 플레이트 중 하나의 플레이트에는 구동 전압(ELVDD)이 인가될 수 있다. 플레이트에는 구동 전압(ELVDD)이 인가되는 플레이트가 하부 쉴드 메탈(BSM)일 수 있다.
도 12는 도 11의 UA 영역의 평면도이다.
제1 광학 영역(OA1)에서, 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에는 둘 이상의 서브 픽셀들(SP)이 배치될 수 있다. 제1 광학 영역(OA1)에서, 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에는 둘 이상의 서브 픽셀들(SP)의 회로부들(SPC)이 배치될 수 있다.
도 12의 예시에 따르면, 제1 광학 영역(OA1)에서, 인접한 4개의 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에는 4개의 서브 픽셀들(SP)이 배치될 수 있다. 제1 광학 영역(OA1)에서, 인접한 4개의 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에는 4개의 서브 픽셀들(SP)의 회로부들(SPC1, SPC2, SPC3, SPC4)이 배치될 수 있다.
각 서브 픽셀(SP)이 도 9와 같은 구조를 갖는 경우, 4개의 서브 픽셀들(SP)의 회로부들(SPC1, SPC2, SPC3, SPC4) 각각은, 구동 트랜지스터(DRT), 제1 내지 제6 트랜지스터(T1~T6), 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
아래에서는, 4개의 서브 픽셀들(SP)의 회로부들(SPC1, SPC2, SPC3, SPC4)에서, 제5 트랜지스터(T5)의 관점에서 설명을 한다. 서브 픽셀(SP)의 구동 중 초기화 기간 동안, 제5 트랜지스터(T5)는 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 전압 초기화에 이용되는 트랜지스터이다.
제5 트랜지스터(T5)는 구동 트랜지스터(DRT)의 게이트 노드(DRG)인 제1 노드(N1)와 제1 초기화 전압 라인(IVL1) 간의 연결을 스위칭할 수 있다.
제5 트랜지스터(T5)의 게이트 노드에 제2 스캔 라인(SCL[n-1])에서 공급되는 제2 스캔 신호(SCAN[n-1])가 인가될 수 있다.
제2 스캔 라인(SCL[n-1]) 및 제1 초기화 전압 라인(IVL1)은 가로 방향으로 배치되며 제1 광학 영역(OA1)을 통과하는 제1 가로 라인들(HL1)일 수 있다.
제2 스캔 라인(SCL[n-1]) 및 제1 초기화 전압 라인(IVL1)은 제1 광학 영역(OA1)을 통과하되, 제1 광학 영역(OA1) 내 제1 투과 영역들(TA1)을 회피하면서 배치될 수 있다.
도 12를 참조하면, 제1 광학 영역(OA1)에서 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에는 하부 쉴드 메탈(BSM)이 배치될 수 있다.
도 12를 참조하면, 제1 광학 영역(OA1) 내에 다수의 제1 투과 영역들(TA1)을 형성하기 위한 캐소드 패터닝 시, 레이저가 기판(SUB)의 배면을 향해 조사되더라도, 하부 쉴드 메탈(BSM)에 의해 레이저가 차단되어, 비 투과 영역(NTA)에서 하부 쉴드 메탈(BSM) 상부에 위치하는 소자들(트랜지스터들, 캐패시터들, 발광 소자들)의 레이저에 의한 손상이 방지될 수 있다.
도 13은 제5 트랜지스터(T5)의 구조를 나타낸다.
도 13을 참조하면, 제5 트랜지스터(T5)는 2개의 부분 트랜지스터(T5a, T5b)로 구성되는 듀얼 트랜지스터일 수 있다.
2개의 부분 트랜지스터(T5a, T5b) 각각의 게이트 노드는 전기적으로 연결될 수 있다. 2개의 부분 트랜지스터(T5a, T5b)는 구동 트랜지스터(DRT)의 게이트 노드(DRG)와 제1 초기화 전압 라인(IVL1) 사이에 직렬로 연결될 수 있다.
제5 트랜지스터(T5)는 1개의 제2 스캔 라인(SCL[n-1])과 중첩되는 2개의 채널 및 2개의 채널 사이의 연결 노드(Nt5m)를 포함하는 듀얼 트랜지스터일 수 있다.
예를 들어, 도 13을 참조하면, 제5 트랜지스터(T5)는 제1 초기화 전압 라인(IVL1)과 전기적으로 연결된 제1 전극(E1), 구동 트랜지스터(DRT)의 제1 노드(N1)와 전기적으로 연결된 제2 전극(E2), 및 액티브 층(ACT) 등을 포함할 수 있다.
액티브 층(ACT)은 제1 도체화 부(CDa), 제2 도체화 부(CDb), 제1 채널 영역(CHa), 제2 채널 영역(CHb), 및 연결 도체화 부(CDc)를 포함할 수 있다. 제1 채널 영역(CHa) 및 제2 채널 영역(CHb)은 도체화 되지 않은 반도체이고, 제1 도체화 부(CDa), 제2 도체화 부(CDb), 및 연결 도체화 부(CDc)는 도체화 된 반도체일 수 있다. 예를 들어, 액티브 층(ACT)은 산화물 반도체일 수 있다.
도 13을 참조하면, 제1 도체화 부(CDa)는 제1 전극(E1)과 전기적으로 연결될 수 있다. 제2 도체화 부(CDb)는 제2 전극(E2)과 전기적으로 연결될 수 있다.
도 13을 참조하면, 제1 채널 영역(CHa)은 제1 도체화 부(CDa)와 연결 도체화 부(CDc) 사이에 위치할 수 있다. 제2 채널 영역(CHb)은 제2 도체화 부(CDb)와 연결 도체화 부(CDc) 사이에 위치할 수 있다.
도 13을 참조하면, 연결 도체화 부(CDc)는 연결 노드(Nt5m)과 대응될 수 있다. 연결 도체화 부(CDc)는 제1 채널 영역(CHa)과 제2 채널 영역(CHb) 사이에 위치할 수 있다. 연결 도체화 부(CDc)는 제1 초기화 전압 라인(IVL1)과 중첩될 수 있다.
도 13을 참조하면, 제1 채널 영역(CHa)과 제2 채널 영역(CHb)은 1개의 제2 스캔 라인(SCL[n-1])과 공통으로 중첩될 수 있다. 제1 채널 영역(CHa)과 제2 채널 영역(CHb)과 공통으로 중첩되는 1개의 제2 스캔 라인(SCL[n-1])은 제5 트랜지스터(T5)의 게이트 전극 역할을 할 수 있다.
도 13을 참조하면, 제1 전극(E1)은 제2 스캔 라인(SCL[n-1])과 교차할 수 있다.
도 13을 참조하면, 제1 전극(E1)의 일단은 제1 도체화 부(CDa)와 전기적으로 연결되고, 제1 전극(E1)의 타단은 제1 초기화 전압 라인(IVL1)과 전기적으로 연결될 수 있다. 제1 전극(E1)의 일단과 타단 사이 부분은 제2 스캔 라인(SCL[n-1])과 중첩될 수 있다.
도 14는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1)에 대한 점등 실험 결과를 나타낸다.
도 14를 참조하면, 트랜지스터들(DRT, T1~T6)의 손상 방지를 위하여 하부 쉴드 메탈(BSM)은 트랜지스터 하부 전체에 배치될 수 있다.
하부 쉴드 메탈(BSM)은 스토리지 캐패시터(Cst)의 형성에도 이용되는 메탈일 수 있다. 예를 들어, 스토리지 캐패시터는 하부 쉴드 메탈(BSM), 액티브 층, 및 게이트 금속층을 이용하여 2개의 캐패시터가 연결된 구조를 가질 수 있다.
하부 쉴드 메탈(BSM)이 스토리지 캐패시터(Cst)의 형성에 이용되고, 스토리지 캐패시터(Cst)를 구성하는 2개의 플레이트 중 하나의 플레이트에는 구동 전압(ELVDD)이 인가될 수 있다. 플레이트에는 구동 전압(ELVDD)이 인가되는 플레이트가 하부 쉴드 메탈(BSM)일 수 있다.
전술한 바와 같이, 하부 쉴드 메탈(BSM)에는 구동 전압(ELVDD)이 인가될 수 있다. 이에 따라, 구동 전압(ELVDD)이 인가된 하부 쉴드 메탈(BSM) 상부에 위치하는 트랜지스터들의 문턱 전압이 쉬프트(Shift) 되는 현상이 발생할 수 있다. 여기서, 문턱 전압은 네거티브 방향(작아지는 방향)으로 쉬프트 될 수 있다.
다시 말해, 제1 광학 영역(OA1)에서의 트랜지스터들의 하부에 위치하는 하부 쉴드 메탈(BSM)에 의해, 제1 광학 영역(OA1)에 배치된 모든 트랜지스터들의 고유 특성치인 문턱 전압이 네거티브 방향으로 쉬프트 되는 현상이 발생할 수 있다. 특히, 고온 또는 다습한 환경에서 문턱 전압의 네거티브 쉬프트 현상은 더욱 심하게 발생할 수 있다. 이로 인해, 제1 광학 영역(OA1)에서의 화상 품질 저하가 초래될 수 있다.
특히, 각 서브 픽셀(SP) 내 트랜지스터들(DRT, T1~T6) 중 초기화 구동에 이용되고 듀얼 트랜지스터로 구성된 제5 트랜지스터(T5)의 문턱 전압에 대한 네거티브 쉬프트 현상이 발생하면, 해당 서브 픽셀(SP)의 초기화 구동이 정상적으로 진행되지 못하여, 제1 광학 영역(OA1)에서의 화상 품질 저하가 심화될 수 있다.
제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 배치된 하부 쉴드 메탈(BSM)에 의해, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 배치된 여러 개의 서브 픽셀들(SP)에서의 제5 트랜지스터들(T5)의 문턱 전압이 네거티브 방향으로 많이 쉬프트 된 경우, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 배치된 여러 개의 서브 픽셀들(SP)이 암점화 될 수 있다.
도 15a 내지 도 15d는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1)에 배치된 하부 쉴드 메탈(BSM)의 오픈 구조에 대한 예시들이다.
본 개시의 실시 예들에 따른 표시 장치(100)에 대하여 간략하게 다시 설명한다. 표시 장치(100)는 표시 패널(110) 및 표시 패널(110)의 하부에 위치하는 제1 광학 전자 장치(11) 등을 포함할 수 있다.
표시 패널(110)은 표시 영역(DA)과 비 표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 제1 광학 영역(OA1)과 제1 광학 영역(OA1)의 외곽에 위치하는 일반 영역(NA)을 포함할 수 있다. 제1 광학 영역(OA1)은 다수의 발광 영역들(EA)과 다수의 제1 투과 영역들(TA1)을 포함할 수 있다. 일반 영역(NA)은 다수의 발광 영역들(EA)을 포함할 수 있다.
제1 광학 전자 장치(11)는 표시 패널(110)의 하부에 위치하고, 제1 광학 영역(OA1)의 적어도 일부와 중첩될 수 있다.
표시 패널(110)은, 제1 광학 영역(OA1) 내 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에 배치되는 둘 이상의 서브 픽셀(SP)을 더 포함할 수 있다.
표시 패널(110)은 제1 광학 영역(OA1) 내 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에 배치되는 하부 쉴드 메탈(BSM)을 더 포함할 수 있다.
제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 배치되는 둘 이상의 서브 픽셀(SP) 각각은 발광 소자(ED), 둘 이상의 트랜지스터(DRT, T1~T6), 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
도 15a 내지 도 15d를 참조하면, 제1 광학 영역(OA1)에서 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에서, 하부 쉴드 메탈(BSM)은 적어도 하나의 개구부(OPH)를 포함할 수 있다.
하부 쉴드 메탈(BSM)의 적어도 하나의 개구부(OPH)는 둘 이상의 서브 픽셀(SP) 각각에 포함된 둘 이상의 트랜지스터(DRT, T1~T6) 중 특정 트랜지스터의 전체 또는 일부와 중첩될 수 있다.
예를 들어, 특정 트랜지스터는 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 제1 노드(N1)로 제1 초기화 전압(Vini1)을 전달해주기 위한 초기화 트랜지스터일 수 있다.
예를 들어, 특정 트랜지스터는 도 10의 서브 픽셀(SP)의 회로부(SPC)에 포함된 제5 트랜지스터(T5)를 포함할 수 있다. 제5 트랜지스터(T5)가 초기화 트랜지스터일 수 있다.
예를 들어, 특정 트랜지스터는 1개의 제2 스캔 라인(SCL[n-1])과 중첩되는 2개의 채널 및 2개의 채널 사이의 연결 노드(Nt5m)를 포함하는 듀얼 트랜지스터일 수 있다.
본 개시의 실시 예들에 따른 표시 패널(110)은 기판(SUB), 기판(SUB) 상의 하부 쉴드 메탈(BSM), 하부 쉴드 메탈(BSM) 상의 버퍼층, 및 버퍼층 상의 트랜지스터 층을 포함할 수 있다.
기판(SUB)은 표시 영역(DA)과 비 표시 영역(NDA)을 포함하고, 표시 영역(DA)은 제1 광학 영역(OA1)과 제1 광학 영역(OA1)의 외곽에 위치하는 일반 영역(NA)을 포함할 수 있다.
여기서, 하부 쉴드 메탈(BSM)은 도 6 및 도 7의 라이트 쉴드 층(LS)과 대응될 수 있다. 하부 쉴드 메탈(BSM) 상의 버퍼층은 도 6 및 도 7의 제2 액티브 버퍼층(ABUF2)과 대응될 수 있다.
제1 광학 영역(OA1)은 다수의 발광 영역들(EA)과 다수의 제1 투과 영역들(TA1)을 포함하고, 제1 광학 영역(OA1)의 적어도 일부는 기판(SUB) 하부 위치하는 제1 광학 전자 장치(11)와 중첩될 수 있다.
제1 광학 영역(OA1) 내 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에 둘 이상의 서브 픽셀(SP)이 배치될 수 있다.
제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 배치된 둘 이상의 서브 픽셀(SP) 각각은 발광 소자(ED), 둘 이상의 트랜지스터(DRT, T1~T6), 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
하부 쉴드 메탈(BSM)은 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에 배치되고 적어도 하나의 개구부(OPH)를 포함할 수 있다.
하부 쉴드 메탈(BSM)의 적어도 하나의 개구부(OPH)는 둘 이상의 서브 픽셀(SP) 각각에 포함된 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩될 수 있다.
예를 들어, 특정 트랜지스터는 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 제1 노드(N1)로 제1 초기화 전압(Vini1)을 전달해주기 위한 초기화 트랜지스터일 수 있다.
예를 들어, 특정 트랜지스터는 도 10의 서브 픽셀(SP)의 회로부(SPC)에 포함된 제5 트랜지스터(T5)를 포함할 수 있다. 제5 트랜지스터(T5)가 초기화 트랜지스터일 수 있다.
예를 들어, 특정 트랜지스터는 1개의 제2 스캔 라인(SCL[n-1])과 중첩되는 2개의 채널 및 2개의 채널 사이의 연결 노드(Nt5m)를 포함하는 듀얼 트랜지스터일 수 있다.
도 15a 및 도 15b를 참조하면, 제1 광학 영역(OA1)에서 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에서, 둘 이상의 서브 픽셀(SP)은 제1 서브 픽셀(SP) 및 제2 서브 픽셀(SP)을 포함할 수 있다.
도 15a 및 도 15b를 참조하면, 제1 광학 영역(OA1)에서 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에서, 하부 쉴드 메탈(BSM)은 제1 서브 픽셀(SP)의 제1 회로부(SPC1) 및 제2 서브 픽셀(SP)의 제2 회로부(SPC2)를 가로지르는 하나의 개구부(OPH)를 포함할 수 있다.
도 15a를 참조하면, 하나의 개구부(OPH)는, 제1 서브 픽셀(SP)의 제1 회로부(SPC1)에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드(Nt5m)와 중첩될 수 있고, 제2 서브 픽셀(SP)의 제2 회로부(SPC2)에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드(Nt5m)와 중첩될 수 있다.
도 15a에서의 하나의 개구부(OPH)는 제2 스캔 라인(SCL[n-1]) 및 제1 초기화 전압 라인(IVL1)과 중첩될 수 있다.
도 15b를 참조하면, 하나의 개구부(OPH)는, 제1 서브 픽셀(SP)의 제1 회로부(SPC1)에 포함된 특정 트랜지스터의 2개의 채널과 중첩될 수 있고, 제2 서브 픽셀(SP)의 제1 회로부(SPC1)에 포함된 특정 트랜지스터의 2개의 채널과 중첩될 수 있다.
도 15b를 참조하면, 하나의 개구부(OPH)는, 제1 서브 픽셀(SP)의 제1 회로부(SPC1)에 포함된 특정 트랜지스터의 연결 노드(Nt5m)와 미 중첩될 수 있고, 제2 서브 픽셀(SP)의 제2 회로부(SPC2)에 포함된 특정 트랜지스터의 연결 노드(Nt5m)와 미 중첩될 수 있다.
도 15b에서의 하나의 개구부(OPH)는 제2 스캔 라인(SCL[n-1])과 중첩될 수 있고, 제1 초기화 전압 라인(IVL1)과 중첩되지 않을 수 있다.
도 15c 및 도 15d를 참조하면, 제1 광학 영역(OA1)에서 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에서, 둘 이상의 서브 픽셀(SP)은 제1 서브 픽셀(SP) 및 제2 서브 픽셀(SP)을 포함하고,
도 15c 및 도 15d를 참조하면, 제1 광학 영역(OA1)에서 인접한 제1 투과 영역들(TA1) 사이의 비 투과 영역(NTA)에서, 하부 쉴드 메탈(BSM)은 제1 서브 픽셀(SP)의 제1 회로부(SPC1)의 일부와 중첩되는 제1 개구부(OPH) 및 제2 서브 픽셀(SP)의 제2 회로부(SPC2)의 일부와 중첩되는 제2 개구부(OPH)를 포함할 수 있다.
도 15c를 참조하면, 제1 개구부(OPH)는, 제1 서브 픽셀(SP)의 제1 회로부(SPC1)에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드(Nt5m)와 중첩될 수 있다.
도 15c를 참조하면, 제2 개구부(OPH)는, 제2 서브 픽셀(SP)의 제2 회로부(SPC2)에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드(Nt5m)와 중첩될 수 있다.
도 15c에서의 제1 개구부(OPH) 및 제2 개구부(OPH) 등은 제2 스캔 라인(SCL[n-1]) 및 제1 초기화 전압 라인(IVL1)과 중첩될 수 있다.
도 15d를 참조하면, 제1 개구부(OPH)는, 제1 서브 픽셀(SP)의 제1 회로부(SPC1)에 포함된 특정 트랜지스터의 2개의 채널과 중첩될 수 있고, 제1 서브 픽셀(SP)의 제1 회로부(SPC1)에 포함된 특정 트랜지스터의 연결 노드(Nt5m)와 미 중첩될 수 있다.
도 15d를 참조하면, 제2 개구부(OPH)는, 제2 서브 픽셀(SP)의 제2 회로부(SPC2)에 포함된 특정 트랜지스터의 2개의 채널과 중첩될 수 있고, 제2 서브 픽셀(SP)의 제2 회로부(SPC2)에 포함된 특정 트랜지스터의 연결 노드(Nt5m)와 미 중첩될 수 있다.
도 15d에서의 제1 개구부(OPH) 및 제2 개구부(OPH) 등은 제2 스캔 라인(SCL[n-1])과 중첩될 수 있고, 제1 초기화 전압 라인(IVL1)과 중첩되지 않을 수 있다.
도 16a 및 도 16b는 하부 쉴드 메탈(BSM)의 오픈 구조에 따른 제5 트랜지스터(T5)의 연결 노드(Nt5m)에서의 캐패시터(CAP)의 구조를 나타낸다.
도 16a를 참조하면, 제5 트랜지스터(T5)에서 제1 초기화 전압 라인(IVL1)과 중첩되는 연결 노드(Nt5m)가 있는 지점에서, 하부 쉴드 메탈(BSM)의 개구부(OPH)가 존재하는 경우(도 15a, 도 15c), 제5 트랜지스터(T5)의 연결 노드(Nt5m)에서 단일 캐패시터 구조가 형성될 수 있다.
여기서, 제5 트랜지스터(T5)의 연결 노드(Nt5m)는 제5 트랜지스터(T5)의 액티브 층(ACT)에서의 연결 도체화 부(CDc)에 해당한다. 제5 트랜지스터(T5)의 액티브 층(ACT)에서의 연결 도체화 부(CDc)와 제1 초기화 전압 라인(IVL1)은 중첩될 수 있다.
도 16a를 참조하면, 제5 트랜지스터(T5)의 연결 노드(Nt5m)가 위치하는 지점에서 하부 쉴드 메탈(BSM)의 개구부(OPH)가 존재하는 경우, 제5 트랜지스터(T5)의 연결 노드(Nt5m)인 제5 트랜지스터(T5)의 액티브 층(ACT)에서의 연결 도체화 부(CDc)와 제1 초기화 전압 라인(IVL1)는 중첩되어 제1 캐패시터(C1)를 형성할 수 있다.
도 16b를 참조하면, 제5 트랜지스터(T5)에서 제1 초기화 전압 라인(IVL1)과 중첩되는 연결 노드(Nt5m)가 있는 지점에서, 하부 쉴드 메탈(BSM)의 개구부(OPH)가 존재하지 않는 경우(도 15b, 도 15d), 제5 트랜지스터(T5)의 연결 노드(Nt5m)에서 이중 캐패시터 구조가 형성될 수 있다.
여기서, 제5 트랜지스터(T5)의 연결 노드(Nt5m)는 제5 트랜지스터(T5)의 액티브 층(ACT)에서의 연결 도체화 부(CDc)에 해당한다. 제5 트랜지스터(T5)의 액티브 층(ACT)에서의 연결 도체화 부(CDc)와 제1 초기화 전압 라인(IVL1)은 중첩될 수 있다.
도 16b를 참조하면, 제5 트랜지스터(T5)의 연결 노드(Nt5m)가 위치하는 지점에서 하부 쉴드 메탈(BSM)의 개구부(OPH)가 존재하지 않는 경우, 즉, 제5 트랜지스터(T5)의 연결 노드(Nt5m)가 위치하는 지점에서 하부 쉴드 메탈(BSM)이 존재하는 경우, 제5 트랜지스터(T5)의 연결 노드(Nt5m)인 제5 트랜지스터(T5)의 액티브 층(ACT)에서의 연결 도체화 부(CDc)와 제1 초기화 전압 라인(IVL1)는 중첩되어 제1 캐패시터(C1)를 형성할 수 있다.
제5 트랜지스터(T5)의 연결 노드(Nt5m)인 제5 트랜지스터(T5)의 액티브 층(ACT)에서의 연결 도체화 부(CDc)와 하부 쉴드 메탈(BSM)은 중첩되어 제2 캐패시터(C2)를 형성할 수 있다. 여기서, 하부 쉴드 메탈(BSM)에는 구동 전압(ELVDD)이 인가될 수 있다.
도 17은 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1) 내 제5 트랜지스터(T5)가 배치된 비 투과 영역(NTA)의 단면도이고, 도 18a 내지 도 18e는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 제1 광학 영역(OA1) 내 제5 트랜지스터(T5)가 배치되지 않은 비 투과 영역(NTA)의 단면도이다. 단, 도 17, 도 18a 내지 도 18e는 도 7의 수직 구조에 하부 쉴드 메탈(BSM)의 오픈 구조 및 상부 쉴드 메탈(USM)이 적용된 단면도들로서, 도 7에서와 동일한 층들의 설명은 생략한다.
표시 패널(110)은, 하부 쉴드 메탈(BSM)의 적어도 하나의 개구부(OPH)와 중첩되고, 하부 쉴드 메탈(BSM)이 배치되는 층보다 높은 층에 위치하는 상부 쉴드 메탈(USM)을 더 포함할 수 있다.
상부 쉴드 메탈(USM)은 하부 쉴드 메탈(BSM)이 배치되는 층보다 높은 층에 위치하는 다양한 금속 물질로 구성될 수 있다.
상부 쉴드 메탈(USM)은 하부 쉴드 메탈(BSM)의 적어도 하나의 개구부(OPH)를 가릴 수 있기 때문에, 하부 쉴드 메탈(BSM)의 적어도 하나의 개구부(OPH)에 의해 발생될 수 있는 플레어(Flare) 현상 및 헤이즈(Haze) 현상이 완화되거나 제거될 수 있다.
도 17을 참조하면, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서, 하부 쉴드 메탈(BSM)은 제5 트랜지스터(T5)의 전체 또는 일부와 중첩되는 개구부(OPH)를 가질 수 있다.
도 17을 참조하면, 상부 쉴드 메탈(USM)은 하부 쉴드 메탈(BSM)의 개구부(OPH)와 중첩되는 터치 센서 메탈(TSM)을 포함할 수 있다. 즉, 상부 쉴드 메탈(USM)인 터치 센서 메탈(TSM)은 하부 쉴드 메탈(BSM)의 개구부(OPH)를 가릴 수 있다.
도 17과 다르게, 터치 센서 메탈(TSM) 대신에, 브릿지 메탈(BRG)로 상부 쉴드 메탈(USM)을 형성할 수도 있다. 즉, 상부 쉴드 메탈(USM)인 브릿지 메탈(BRG)이 하부 쉴드 메탈(BSM)의 개구부(OPH)를 가릴 수 있다.
또는, 터치 센서 메탈(TSM) 및 브릿지 메탈(BRG)을 포함하는 이중 메탈로 상부 쉴드 메탈(USM)을 형성할 수도 있다. 즉, 상부 쉴드 메탈(USM)인 터치 센서 메탈(TSM) 및 브릿지 메탈(BRG)이 하부 쉴드 메탈(BSM)의 개구부(OPH)를 가릴 수 있다.
도 18a 내지 도 18e를 참조하면, 상부 쉴드 메탈(USM)은 하부 쉴드 메탈(BSM)보다 높은 층에 위치하는 다양한 금속 물질로 구성될 수 있다.
예를 들어, 상부 쉴드 메탈(USM)은 게이트 메탈(GM), 소스-드레인 메탈(SD1, SD2), 애노드 전극 메탈(AM), 및 다른 금속 메탈(TM) 중 하나 이상을 포함할 수 있다.
도 18a를 참조하면, 상부 쉴드 메탈(USM)은 트랜지스터의 게이트 전극 또는 스캔 라인들(SCL[n-1], SCL[n])을 구성하는 게이트 메탈(GM)을 포함할 수 있다.
도 18b를 참조하면, 상부 쉴드 메탈(USM)은 제1 층간 절연막(ILD1) 상의 금속 패턴(TM)을 포함할 수 있다.
도 18c를 참조하면, 상부 쉴드 메탈(USM)은 트랜지스터의 소스 전극 및 드레인 전극을 구성하기 위한 제1 소스-드레인 전극 패턴(SD1)을 포함할 수 있다.
도 18d를 참조하면, 상부 쉴드 메탈(USM)은 트랜지스터의 소스 전극 또는 드레인 전극을 애노드 전극(AE)과 연결해주기 위한 제2 소스-드레인 전극 패턴(SD2)을 포함할 수 있다.
도 18e를 참조하면, 상부 쉴드 메탈(USM)은 애노드 전극(AE)을 포함하거나 애노드 전극(AE)을 구성하는 애노드 메탈(AM)을 포함할 수 있다.
도 19는 본 개시의 실시 예들에 따른 표시 장치(100)의 일반 영역(NA) 및 제1 광학 영역(OA1) 각각에서의 터치 센서 메탈의 배치 구조를 나타낸다.
도 20은 본 개시의 실시 예들에 따른 표시 장치(100)의 제1 광학 영역(OA1) 내부에서 터치 센서 메탈의 배치 구조를 확대하여 나타낸다.
전술한 바와 같이, 본 개시의 실시 예들에 따른 표시 장치(100)의 표시 패널(110)은, 일반 영역(NA) 및 제1 광학 영역(OA1) 내 포함된 다수의 발광 영역들(EA)에는 배치되고 제1 광학 영역(OA1) 내 다수의 제1 투과 영역들(TA1)에 배치되지 않는 캐소드 전극(CE) 및 캐소드 전극(CE) 상에 위치하는 봉지층(ENCAP)을 더 포함할 수 있다.
전술한 바와 같이, 본 개시의 실시 예들에 따른 표시 장치(100)가 터치 센싱 기능을 제공할 수 있으며, 이를 위해, 표시 패널(110)에 내장된 터치 센서(TS)를 포함하는 경우, 도 7과 같은 수직 구조를 가질 수 있다. 이 경우, 본 개시의 실시 예들에 따른 표시 장치(100)의 표시 패널(110)은 봉지층(ENCAP) 상에 위치하며 터치 센서(TS)를 구성하는 메쉬 형태의 터치 센서 메탈(TSM)을 더 포함할 수 있다.
도 19를 참조하면, 일반 영역(NA)에서, 터치 센서 메탈(TSM)은 발광 영역들(EA)을 회피하여 메쉬 형태로 배치될 수 있다. 이에 따라, 표시 패널(110)에 터치 센서(TS)가 내장이 됨에도, 일반 영역(NA)에서의 발광 효율 저하를 방지할 수 있다.
도 19를 참조하면, 제1 광학 영역(OA1)에서, 터치 센서 메탈(TSM)은, 제1 광학 영역(OA1) 내 다수의 발광 영역들(EA)을 회피하여 배치될 뿐만 아니라, 제1 광학 영역(OA1) 내 다수의 제1 투과 영역들(TA1)을 회피하여 배치될 수 있다. 이에 따라, 제1 광학 영역(OA1)에서 터치 센싱이 가능해지면서, 제1 광학 영역(OA1)에서의 발광 효율 저하 및 투과율 저하를 방지할 수 있다.
도 19를 참조하면, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)의 밀집도는 일반 영역(NA)에서의 터치 센서 메탈(TSM)의 밀집도보다 작을 수 있다.
하지만, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)은, 일반 영역(NA)에서의 터치 센서 메탈(TSM)의 선 폭보다 넓은 선 폭을 갖는 부분을 포함할 수 있다. 즉, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)의 최대 선 폭은, 일반 영역(NA)에서의 터치 센서 메탈(TSM)의 최대 선 폭보다 클 수 있다.
이에 따라, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)의 밀집도가 일반 영역(NA)에서의 터치 센서 메탈(TSM)의 밀집도보다 작음에도 불구하고, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)에 의한 터치 센싱에 필요한 캐패시턴스가 일반 영역(NA)에서의 터치 센서 메탈(TSM)에 의한 터치 센싱에 필요한 캐패시턴스와 유사한 수준이 될 수 있다. 따라서, 제1 광학 영역(OA1)의 터치 감도를 향상시켜줄 수 있다.
제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)의 밀집도와 일반 영역(NA)에서의 터치 센서 메탈(TSM)의 밀집도 차이를 고려하여, 도 19에서의 Case 1, Case 2 및 Case 3과 같이, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)의 최대 선 폭을 다양하게 조절할 수 있다.
도 20을 참조하면, 제1 광학 영역(OA1)에서, 터치 센서 메탈(TSM)은 메쉬 형태로 구성될 수 있다. 따라서, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)은 교차 영역(IPA)에서의 교차 부분들(TSM_IP)과, 교차 부분들(TSM_IP)을 연결해주는 링크 영역(LPA)에서의 링크 부분들(TSM_LP)을 포함할 수 있다.
도 20을 참조하면, 제1 광학 영역(OA1)에서, 터치 센서 메탈(TSM)에서, 링크 부분들(TSM_LP)의 선 폭(Wlp)은 교차 부분들(TSM_IP)의 선 폭(Wip)보다 클 수 있다.
따라서, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)이 발광 영역들(EA)을 발광 영역들(EA) 및 제1 투과 영역들(TA1)을 최대한 잘 회피하면서도, 제1 광학 영역(OA1)에서의 터치 센서 메탈(TSM)에 의한 터치 센싱에 필요한 캐패시턴스가 일반 영역(NA)에서의 터치 센서 메탈(TSM)에 의한 터치 센싱에 필요한 캐패시턴스와 최대한 유사한 수준이 될 수 있다. 따라서, 제1 광학 영역(OA1)의 발광 성능 및 터치 감도를 최대한 향상시켜줄 수 있다.
한편, 제1 광학 영역(OA1)을 통과하는 다수의 제1 가로 라인들(HL1)은 터치 센서 메탈(TSM)과 일부 중첩될 수 있다.
도 21은 본 개시의 실시 예들에 따른 표시 장치(100)에서, 하부 쉴드 메탈(BSM)의 오픈 구조가 적용되기 전과 후, 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 전압과 연결 노드(Nt5m)의 전압에 대한 변동 그래프이다.
도 21을 참조하면, 서브 픽셀(SP)의 구동 기간은 초기화 기간 등을 포함할 수 있다. 초기화 기간 동안, 제2 스캔 라인(SCL[n-1])에 공급된 제2 스캔 신호(SCAN[n-1])의 로우 레벨 전압에 의해 제5 트랜지스터(T5)가 턴-온 될 수 있다. 이에 따라, 제1 초기화 전압(Vini1)이 턴-온 된 제5 트랜지스터(T5)를 통해 구동 트랜지스터(DRT)의 게이트 노드(DRG)인 제1 노드(N1)에 인가될 수 있다.
본 개시의 실시 예들이 적용되기 전, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서 배치된 하부 쉴드 메탈(BSM)이 개구부(OPH)를 갖지 않는 경우, 제5 트랜지스터(T5)의 문턱 전압이 네거티브 방향으로 쉬프트 되는 현상이 발생하게 되어, 초기화 기간 동안 제5 트랜지스터(T5)는 정상적인 스위칭 동작을 수행하지 못할 수 있다.
이에 따라, 연결 노드(Nt5m)의 전압이 제1 초기화 전압(Vini1)만큼 충분히 낮은 전압으로 떨어지지 못할 수 있고, 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 전압도 제1 초기화 전압(Vini1)만큼 충분히 낮은 전압으로 떨어지지 못할 수 있다.
또한, 제2 스캔 신호(SCAN[n-1])이 하이 레벨 전압으로 라이징 되어 제5 트랜지스터(T5)가 턴-오프 된 이후, 로우 레벨 전압의 제1 스캔 신호(SCAN[n])가 제1 스캔 라인(SCL[n])에 공급될 수 있다. 이에 따라, 로우 레벨 전압의 제1 스캔 신호(SCAN[n])에 의해서, 제2 트랜지스터(T2), 구동 트랜지스터(DRT), 및 제1 트랜지스터(T1)가 턴-온 될 수 있다.
데이터 라인(DL)에 공급된 데이터 전압(Vdata)이 턴-온 된 제2 트랜지스터(T2), 구동 트랜지스터(DRT), 및 제1 트랜지스터(T1)를 통해, 구동 트랜지스터(DRT)의 게이트 노드(DRG)에 인가될 수 있다. 이에 따라, 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 전압은 데이터 전압(Vdata)에 의해 상승하게 된다.
하지만, 연결 노드(Nt5m)의 전압은 이전 타이밍에 정상적으로 낮아지지 못하고 비정상적으로 높은 값을 가지고 있었기 때문에, 플로팅 상태인 연결 노드(Nt5m)의 전압은 이전 타이밍에서의 비정상적으로 높은 전압에 전압 변동량(△V1)만큼 더해진 전압 값을 갖게 된다. 이 전압 값은 비 정상적인 전압 값이다.
이에 비해, 본 개시의 실시 예들이 적용되어, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서 배치된 하부 쉴드 메탈(BSM)이 개구부(OPH)를 갖는 경우, 제5 트랜지스터(T5)의 문턱 전압이 네거티브 방향으로 쉬프트 되는 현상이 방지되어, 초기화 기간 동안 제5 트랜지스터(T5)는 정상적인 스위칭 동작을 수행할 수 있다.
이에 따라, 연결 노드(Nt5m)의 전압이 제1 초기화 전압(Vini1)만큼 충분히 낮은 전압으로 떨어질 수 있고, 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 전압도 제1 초기화 전압(Vini1)만큼 충분히 낮은 전압으로 떨어질 수 있다.
또한, 제2 스캔 신호(SCAN[n-1])이 하이 레벨 전압으로 라이징 되어 제5 트랜지스터(T5)가 턴-오프 된 이후, 로우 레벨 전압의 제1 스캔 신호(SCAN[n])가 제1 스캔 라인(SCL[n])에 공급될 수 있다. 이에 따라, 로우 레벨 전압의 제1 스캔 신호(SCAN[n])에 의해서, 제2 트랜지스터(T2), 구동 트랜지스터(DRT), 및 제1 트랜지스터(T1)가 턴-온 될 수 있다.
데이터 라인(DL)에 공급된 데이터 전압(Vdata)이 턴-온 된 제2 트랜지스터(T2), 구동 트랜지스터(DRT), 및 제1 트랜지스터(T1)를 통해, 구동 트랜지스터(DRT)의 게이트 노드(DRG)에 인가될 수 있다. 이에 따라, 구동 트랜지스터(DRT)의 게이트 노드(DRG)의 전압은 데이터 전압(Vdata)에 의해 상승하게 된다.
하지만, 연결 노드(Nt5m)의 전압은 이전 타이밍에 정상적으로 낮아졌기 때문에, 플로팅 상태인 연결 노드(Nt5m)의 전압은 이전 타이밍에서의 전압에 전압 변동량(△V2)만큼 더해진 전압 값을 갖게 된다. 이 전압 값은 정상적인 전압 값이다.
도 22는 본 개시의 실시 예들에 따른 표시 장치(100)에서, 하부 쉴드 메탈(BSM)의 오픈 구조가 적용된 제1 광학 영역(OA1)에 대한 점등 실험 결과를 나타낸다.
도 22를 참조하면, 본 개시의 실시 예들에 따라, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서 배치된 하부 쉴드 메탈(BSM)이 개구부(OPH)를 가질 수 있다.
이러한 하부 쉴드 메탈(BSM)의 오픈 구조에 따라, 스토리지 캐패시터(Cst)의 형성을 위해 하부 쉴드 메탈(BSM)에 구동 전압(ELVDD)이 인가되더라도, 구동 전압(ELVDD)이 인가된 하부 쉴드 메탈(BSM) 상부에 위치하는 제5 트랜지스터(T5)의 문턱 전압이 네거티브 방향으로 쉬프트(Shift) 되는 현상이 방지될 수 있다.
하부 쉴드 메탈(BSM)의 오픈 구조가 적용되지 않은 경우의 점등 실험 결과에서(도 14), 네거티브 방향으로 쉬프트 된 문턱 전압을 갖는 제5 트랜지스터(T5)가 포함된 청색의 서브 픽셀(SP)이 암점화 된 것이 확인되었다.
모든 점등 실험 환경은 동일하게 유지하되, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서 배치된 하부 쉴드 메탈(BSM)이 제5 트랜지스터(T5)의 전체 또는 일부와 중첩되는 개구부(OPH)를 갖도록 설계한 이후, 점등 실험을 진행한 결과, 도 22에 도시된 바와 같이, 제5 트랜지스터(T5)의 문턱전압 네거티브 쉬프트가 방지되어, 해당 서브 픽셀들(SP)의 암점화가 방지되어 정상화 될 수 있다는 것이 확인되었다.
한편, 전술한 바와 같이, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서의 하부 쉴드 메탈(BSM)은 특정 트랜지스터(예: T5)의 전체 또는 일부와 중첩되는 영역에서 적어도 하나의 개구부(OPH)를 갖는 오픈 구조를 가질 수 있다.
제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서의 하부 쉴드 메탈(BSM)의 오픈 구조는, 일반 영역(NA)에서도 동일하게 적용될 수도 있다. 즉, 일반 영역(NA)에서도 하부 쉴드 메탈(BSM)이 배치되고, 일반 영역(NA)에 배치된 하부 쉴드 메탈(BSM)은 일반 영역(NA)에서의 각 서브 픽셀(SP)의 특정 트랜지스터(예: T5)와 대응되는 영역에서 적어도 하나의 개구부(OPH)를 가질 수 있다.
또는, 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서의 하부 쉴드 메탈(BSM)의 오픈 구조는 일반 영역(NA)에서 적용되지 않거나 다르게 적용될 수도 있다.
예를 들어, 하부 쉴드 메탈(BSM)이 제1 광학 영역(OA1) 및 제2 광학 영역(OA2)에만 배치되고 일반 영역(NA)에는 배치되지 않을 수 있다. 다른 예를 들어, 하부 쉴드 메탈(BSM)이 일반 영역(NA)에 배치되되, 일반 영역(NA)에 배치된 하부 쉴드 메탈(BSM)은 개구부(OPH)가 없을 수도 있다. 또 다른 예를 들어, 일반 영역(NA)에 배치된 하부 쉴드 메탈(BSM)의 개구부(OPH)의 위치, 크기, 또는 모양 등이 제1 광학 영역(OA1) 내 비 투과 영역(NTA)에서의 하부 쉴드 메탈(BSM)의 개구부(OPH)의 위치, 크기, 또는 모양 등과 다를 수 있다.
제1 광학 영역(OA1)뿐만 아니라 제2 광학 영역(OA2)에 대해서도 하부 쉴드 메탈(BSM)의 오픈 구조가 동일한 적용될 수 있다. 즉, 제2 광학 영역(OA2) 내 비 투과 영역(NTA)에서의 하부 쉴드 메탈(BSM)은 특정 트랜지스터(예: T5)의 전체 또는 일부와 중첩되는 영역에서 적어도 하나의 개구부(OPH)를 갖는 오픈 구조를 가질 수 있다. 다만, 본 명세서에서는, 설명의 편의를 위하여, 제1 광학 영역(OA1)에 대해서만 설명하였다.
이상에서 설명한 본 개시의 실시 예들을 간략하게 설명하면 아래와 같다.
본 개시의 실시 예들은 표시 영역과 비 표시 영역을 포함하고, 표시 영역은 광학 영역과 광학 영역의 외곽에 위치하는 일반 영역을 포함하고, 광학 영역은 다수의 발광 영역들과 다수의 투과 영역들을 포함하고, 일반 영역은 다수의 발광 영역들을 포함하는 표시 패널; 및 표시 패널의 하부에 위치하고, 광학 영역의 적어도 일부와 중첩되는 광학 전자 장치를 포함하는 표시 장치를 제공할 수 있다.
표시 패널은, 광학 영역 내 인접한 투과 영역들 사이의 비 투과 영역에 배치되는 둘 이상의 서브 픽셀; 및 비 투과 영역에 배치되는 하부 쉴드 메탈을 더 포함할 수 있다.
둘 이상의 서브 픽셀 각각은 발광 소자, 둘 이상의 트랜지스터, 및 스토리지 캐패시터를 포함할 수 있다.
하부 쉴드 메탈은, 적어도 하나의 개구부를 포함하고, 적어도 하나의 개구부는 둘 이상의 서브 픽셀 각각에 포함된 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩될 수 있다.
특정 트랜지스터는 구동 트랜지스터의 제1 노드로 제1 초기화 전압을 전달해주기 위한 트랜지스터일 수 있다.
특정 트랜지스터는 1개의 스캔 라인과 중첩되는 2개의 채널 및 2개의 채널 사이의 연결 노드를 포함하는 듀얼 트랜지스터일 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 둘 이상의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함할 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 하부 쉴드 메탈은 제1 서브 픽셀의 제1 회로부 및 제2 서브 픽셀의 제2 회로부를 가로지르는 하나의 개구부를 포함할 수 있다.
하나의 개구부는, 제1 서브 픽셀의 제1 회로부에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드와 중첩될 수 있고, 제2 서브 픽셀의 제2 회로부에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드와 중첩될 수 있다.
또는, 하나의 개구부는, 제1 서브 픽셀의 제1 회로부에 포함된 특정 트랜지스터의 2개의 채널과 중첩될 수 있고, 제2 서브 픽셀의 제1 회로부에 포함된 특정 트랜지스터의 2개의 채널과 중첩될 수 있고, 제1 서브 픽셀의 제1 회로부에 포함된 특정 트랜지스터의 연결 노드와 미 중첩될 수 있고, 제2 서브 픽셀의 제2 회로부에 포함된 특정 트랜지스터의 연결 노드와 미 중첩될 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 둘 이상의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함할 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 하부 쉴드 메탈은 제1 서브 픽셀의 제1 회로부의 일부와 중첩되는 제1 개구부 및 제2 서브 픽셀의 제2 회로부의 일부와 중첩되는 제2 개구부를 포함할 수 있다.
제1 개구부는, 제1 서브 픽셀의 제1 회로부에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드와 중첩될 수 있다. 제2 개구부는, 제2 서브 픽셀의 제2 회로부에 포함된 특정 트랜지스터의 2개의 채널 및 연결 노드와 중첩될 수 있다.
또는, 제1 개구부는, 제1 서브 픽셀의 제1 회로부에 포함된 특정 트랜지스터의 2개의 채널과 중첩되고, 제1 서브 픽셀의 제1 회로부에 포함된 특정 트랜지스터의 연결 노드와 미 중첩될 수 있다. 제2 개구부는, 제2 서브 픽셀의 제2 회로부에 포함된 특정 트랜지스터의 2개의 채널과 중첩되고, 제2 서브 픽셀의 제2 회로부에 포함된 특정 트랜지스터의 연결 노드와 미 중첩될 수 있다.
표시 패널은, 하부 쉴드 메탈의 적어도 하나의 개구부와 중첩되는 상부 쉴드 메탈을 더 포함할 수 있다.
표시 패널은 발광 소자 상의 봉지층 및 봉지층 상의 터치 센서 메탈을 더 포함할 수 있다. 터치 센서 메탈은 일반 영역에서의 다수의 발광 영역들을 회피하여 배치될 수 있고, 터치 센서 메탈은 광학 영역에 포함된 다수의 발광 영역들과 다수의 투과 영역들을 회피하여 배치될 수 있다.
상부 쉴드 메탈은 터치 센서 메탈을 포함할 수 있다.
광학 영역에서의 터치 센서 메탈은 일반 영역에서 터치 센서 메탈의 선 폭보다 넓은 선 폭을 갖는 부분을 포함할 수 있다.
터치 센서 메탈은 교차 부분들과 교차 부분들을 연결해주는 링크 부분들을 포함하고, 링크 부분들의 선 폭은 교차 부분들의 선 폭보다 넓을 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에 배치된 둘 이상의 서브 픽셀 각각은 발광 소자를 구동하기 위한 회로부를 포함할 수 있다. 회로부는, 제1 노드, 제2 노드 및 제3 노드를 포함하고, 발광 소자를 구동하기 위한 구동 트랜지스터; 구동 트랜지스터의 제1 노드와 제2 노드 간의 연결을 제어하는 제1 트랜지스터; 구동 트랜지스터의 제3 노드와 데이터 라인 간의 연결을 제어하는 제2 트랜지스터; 구동 트랜지스터의 제3 노드와 구동 전압 라인 간의 연결을 제어하는 제3 트랜지스터; 구동 트랜지스터의 제2 노드와 발광 소자 간의 연결을 제어하는 제4 트랜지스터; 구동 트랜지스터의 제1 노드와 제1 초기화 전압 라인 간의 연결을 제어하는 제5 트랜지스터; 발광 소자와 제2 초기화 전압 라인 간의 연결을 제어하는 제6 트랜지스터; 및 구동 트랜지스터의 제1 노드와 구동 전압 라인 사이에 연결된 스토리지 캐패시터를 포함할 수 있다.
특정 트랜지스터는 제5 트랜지스터를 포함할 수 있다.
제5 트랜지스터는, 제1 초기화 전압 라인과 전기적으로 연결된 제1 전극; 구동 트랜지스터의 제1 노드와 전기적으로 연결된 제2 전극; 및 제1 도체화 부, 제2 도체화 부, 제1 채널 영역, 제2 채널 영역, 및 연결 도체화 부를 포함하는 액티브 층을 포함할 수 있다.
제1 도체화 부는 제1 전극과 전기적으로 연결될 수 있다. 제2 도체화 부는 제2 전극과 전기적으로 연결될 수 있다.
제1 채널 영역은 제1 도체화 부와 연결 도체화 부 사이에 위치할 수 있다. 제2 채널 영역은 제2 도체화 부와 연결 도체화 부 사이에 위치할 수 있다.
연결 도체화 부는 제1 채널 영역과 제2 채널 영역 사이에 위치할 수 있다. 연결 도체화 부는 제1 초기화 전압 라인과 중첩될 수 있다.
제1 채널 영역과 제2 채널 영역은 1개의 스캔 라인과 공통으로 중첩될 수 있다.
본 개시의 실시 예들은, 표시 영역과 비 표시 영역을 포함하고, 표시 영역은 광학 영역과 광학 영역의 외곽에 위치하는 일반 영역을 포함하는 기판; 기판 상의 하부 쉴드 메탈; 하부 쉴드 메탈 상의 버퍼 층; 및 버퍼 층 상의 트랜지스터 층을 포함히는 표시 패널을 제공할 수 있다.
광학 영역은 다수의 발광 영역들과 다수의 투과 영역들을 포함하고, 광학 영역의 적어도 일부는 기판 하부 위치하는 광학 전자 장치와 중첩될 수 있다.
광학 영역 내 인접한 투과 영역들 사이의 비 투과 영역에 둘 이상의 서브 픽셀이 배치되고, 둘 이상의 서브 픽셀 각각은 발광 소자, 둘 이상의 트랜지스터, 및 스토리지 캐패시터를 포함할 수 있다.
하부 쉴드 메탈은 비 투과 영역에 배치되고 적어도 하나의 개구부를 포함할 수 있다.
적어도 하나의 개구부는 둘 이상의 서브 픽셀 각각에 포함된 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩될 수 있다.
특정 트랜지스터는 1개의 스캔 라인과 중첩되는 2개의 채널 및 2개의 채널 사이의 연결 노드를 포함하는 듀얼 트랜지스터일 수 있다.
광학 영역 내 비 투과 영역에서의 하부 쉴드 메탈이 적어도 하나의 개구부를 갖는 하부 쉴드 메탈의 오픈 구조는, 일반 영역에서도 동일하게 적용될 수도 있다.
또는, 광학 영역 내 비 투과 영역에서의 하부 쉴드 메탈이 적어도 하나의 개구부를 갖는 하부 쉴드 메탈의 오픈 구조가 일반 영역에서는 적용되지 않거나 다르게 적용될 수도 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 둘 이상의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함할 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 하부 쉴드 메탈은 제1 서브 픽셀의 제1 회로부 및 제2 서브 픽셀의 제2 회로부를 가로지르는 하나의 개구부를 포함할 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 둘 이상의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함할 수 있다.
광학 영역 내에서 인접한 투과 영역들 사이의 비 투과 영역에서, 하부 쉴드 메탈은 제1 서브 픽셀의 제1 회로부의 일부와 중첩되는 제1 개구부 및 제2 서브 픽셀의 제2 회로부의 일부와 중첩되는 제2 개구부를 포함할 수 있다.
하부 쉴드 메탈의 적어도 하나의 개구부와 중첩되고, 하부 쉴드 메탈이 배치되는 층보다 높은 층에 위치하는 상부 쉴드 메탈을 더 포함할 수 있다.
광학 전자 장치는 카메라 및 감지 센서 중 하나 이상을 포함할 수 있다.
광학 영역은 제1 광학 영역 및 제2 광학 영역 중 하나일 수 있다.
광학 영역은 제1 광학 영역 및 제2 광학 영역을 모두 포함할 수 있다. 이 경우, 제1 광학 영역 내 단위 면적 당 서브 픽셀 개수는 일반 영역 내 단위 면적 당 서브 픽셀 개수보다 적을 수 있다. 제2 광학 영역 내 단위 면적 당 서브 픽셀 개수는 제1 광학 영역 내 단위 면적 당 서브 픽셀 개수 이상이고 일반 영역 내 단위 면적 당 서브 픽셀 개수보다 적을 수 있다.
이상에서 전술한 본 개시의 실시 예들에 의하면, 카메라 및 감지 센서 등의 광학 전자 장치를 표시 패널의 표시 영역 아래에 구비함으로써, 표시 패널의 비 표시 영역을 줄일 수 있고, 표시 장치의 전면에서 광학 전자 장치가 노출되지 않는 표시 패널 및 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 표시 패널의 표시 영역 아래에 위치하는 광학 전자 장치가 정상적으로 빛을 수신할 수 있는 광 투과 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들에 의하면, 표시 패널의 표시 영역에 포함되고 광학 전자 장치가 중첩되는 광학 영역에서, 정상적인 디스플레이 구동이 될 수 있는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역의 투과율을 높여주면서도 화상 이상 현상을 방지할 수 있는 하부 쉴드 메탈의 오픈 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
본 개시의 실시 예들에 의하면, 광학 영역의 투과율을 높여주면서도 광학 영역에서의 화상 이상 현상을 방지할 수 있는 하부 쉴드 메탈의 오픈 구조를 가지면서도, 광학 영역에서의 플레어(Flare) 및 헤이즈(Haze) 현상을 방지할 수 있는 상부 쉴드 구조를 갖는 표시 장치 및 표시 패널을 제공할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 표시 영역과 비 표시 영역을 포함하고, 상기 표시 영역은 광학 영역과 상기 광학 영역의 외곽에 위치하는 일반 영역을 포함하고, 상기 광학 영역은 다수의 발광 영역들과 다수의 투과 영역들을 포함하고, 상기 일반 영역은 다수의 발광 영역들을 포함하는 표시 패널을 포함하고,
    상기 표시 패널은, 상기 광학 영역 내 인접한 투과 영역들 사이의 비 투과 영역에 배치되는 둘 이상의 서브 픽셀; 및 상기 비 투과 영역에 배치되는 하부 쉴드 메탈을 더 포함하고,
    상기 둘 이상의 서브 픽셀 각각은 발광 소자, 둘 이상의 트랜지스터, 및 스토리지 캐패시터를 포함하고,
    상기 하부 쉴드 메탈은, 적어도 하나의 개구부를 포함하고, 상기 적어도 하나의 개구부는 상기 둘 이상의 서브 픽셀 각각에 포함된 상기 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩되는 표시 장치.
  2. 제1항에 있어서,
    상기 특정 트랜지스터는 상기 둘 이상의 서브 픽셀 각각의 구동 트랜지스터의 제1 노드로 제1 초기화 전압을 전달해주기 위한 트랜지스터인 표시 장치.
  3. 제1항에 있어서,
    상기 특정 트랜지스터는 1개의 스캔 라인과 중첩되는 2개의 채널 및 상기 2개의 채널 사이의 연결 노드를 포함하는 듀얼 트랜지스터인 표시 장치.
  4. 제3항에 있어서,
    상기 인접한 투과 영역들 사이의 상기 비 투과 영역에서, 상기 둘 이상의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함하고,
    상기 인접한 투과 영역들 사이의 상기 비 투과 영역에서, 상기 하부 쉴드 메탈은 상기 제1 서브 픽셀의 제1 회로부 및 상기 제2 서브 픽셀의 제2 회로부를 가로지르는 하나의 개구부를 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 하나의 개구부는,
    상기 제1 서브 픽셀의 상기 제1 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널 및 상기 연결 노드와 중첩되고, 상기 제2 서브 픽셀의 상기 제2 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널 및 상기 연결 노드와 중첩되는 표시 장치.
  6. 제4항에 있어서,
    상기 하나의 개구부는,
    상기 제1 서브 픽셀의 제1 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널과 중첩되고, 상기 제2 서브 픽셀의 제1 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널과 중첩되고,
    상기 제1 서브 픽셀의 제1 회로부에 포함된 상기 특정 트랜지스터의 상기 연결 노드와 미 중첩되고, 상기 제2 서브 픽셀의 제2 회로부에 포함된 상기 특정 트랜지스터의 상기 연결 노드와 미 중첩되는 표시 장치.
  7. 제3항에 있어서,
    상기 인접한 투과 영역들 사이의 상기 비 투과 영역에서, 상기 둘 이상의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함하고,
    상기 인접한 투과 영역들 사이의 상기 비 투과 영역에서, 상기 하부 쉴드 메탈은 상기 제1 서브 픽셀의 제1 회로부의 일부와 중첩되는 제1 개구부 및 상기 제2 서브 픽셀의 제2 회로부의 일부와 중첩되는 제2 개구부를 포함하는 표시 장치.
  8. 제7항에 있어서,
    상기 제1 개구부는, 상기 제1 서브 픽셀의 상기 제1 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널 및 상기 연결 노드와 중첩되고,
    상기 제2 개구부는, 상기 제2 서브 픽셀의 상기 제2 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널 및 상기 연결 노드와 중첩되는 표시 장치.
  9. 제7항에 있어서,
    상기 제1 개구부는, 상기 제1 서브 픽셀의 상기 제1 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널과 중첩되고, 상기 제1 서브 픽셀의 상기 제1 회로부에 포함된 상기 특정 트랜지스터의 상기 상기 연결 노드와 미 중첩되고,
    상기 제2 개구부는, 상기 제2 서브 픽셀의 상기 제2 회로부에 포함된 상기 특정 트랜지스터의 상기 2개의 채널과 중첩되고, 상기 제2 서브 픽셀의 상기 제2 회로부에 포함된 상기 특정 트랜지스터의 상기 연결 노드와 미 중첩되는 표시 장치.
  10. 제1항에 있어서,
    상기 표시 패널은,
    상기 하부 쉴드 메탈의 상기 적어도 하나의 개구부와 중첩되는 상부 쉴드 메탈을 더 포함하고, 상기 상부 쉴드 메탈은 게이트 메탈, 소스-드레인 메탈, 애노드 전극 메탈, 및 다른 금속 메탈 중 하나 이상을 포함하는 표시 장치.
  11. 제1항에 있어서,
    상기 표시 패널은 상기 발광 소자 상의 봉지층 및 상기 봉지층 상의 터치 센서 메탈을 더 포함하고,
    상기 터치 센서 메탈은 상기 일반 영역에서의 상기 다수의 발광 영역들을 회피하여 배치되고,
    상기 터치 센서 메탈은 상기 광학 영역에 포함된 상기 다수의 발광 영역들과 상기 다수의 투과 영역들을 회피하여 배치되고,
    상기 하부 쉴드 메탈의 상기 적어도 하나의 개구부와 중첩되는 상부 쉴드 메탈을 더 포함하고, 상기 상부 쉴드 메탈은 상기 터치 센서 메탈을 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 광학 영역에서의 상기 터치 센서 메탈은 상기 일반 영역에서 터치 센서 메탈의 선 폭보다 넓은 선 폭을 갖는 부분을 포함하는 표시 장치.
  13. 제11항에 있어서,
    상기 터치 센서 메탈은 교차 부분들과 교차 부분들을 연결해주는 링크 부분들을 포함하고, 상기 링크 부분들의 선 폭은 상기 교차 부분들의 선 폭보다 넓은 표시 장치.
  14. 제9항에 있어서,
    상기 둘 이상의 서브 픽셀 각각은 상기 발광 소자를 구동하기 위한 회로부를 포함하고,
    상기 회로부는,
    제1 노드, 제2 노드 및 제3 노드를 포함하고, 상기 발광 소자를 구동하기 위한 구동 트랜지스터;
    상기 구동 트랜지스터의 제1 노드와 제2 노드 간의 연결을 제어하는 제1 트랜지스터;
    상기 구동 트랜지스터의 제3 노드와 데이터 라인 간의 연결을 제어하는 제2 트랜지스터;
    상기 구동 트랜지스터의 제3 노드와 구동 전압 라인 간의 연결을 제어하는 제3 트랜지스터;
    상기 구동 트랜지스터의 제2 노드와 상기 발광 소자 간의 연결을 제어하는 제4 트랜지스터;
    상기 구동 트랜지스터의 제1 노드와 제1 초기화 전압 라인 간의 연결을 제어하는 제5 트랜지스터;
    상기 발광 소자와 제2 초기화 전압 라인 간의 연결을 제어하는 제6 트랜지스터; 및
    상기 구동 트랜지스터의 제1 노드와 상기 구동 전압 라인 사이에 연결된 스토리지 캐패시터를 포함하고,
    상기 특정 트랜지스터는 상기 제5 트랜지스터를 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 제5 트랜지스터는,
    상기 제1 초기화 전압 라인과 전기적으로 연결된 제1 전극;
    상기 구동 트랜지스터의 제1 노드와 전기적으로 연결된 제2 전극; 및
    제1 도체화 부, 제2 도체화 부, 제1 채널 영역, 제2 채널 영역, 및 연결 도체화 부를 포함하는 액티브 층을 포함하고,
    상기 제1 도체화 부는 상기 제1 전극과 전기적으로 연결되고, 상기 제2 도체화 부는 상기 제2 전극과 전기적으로 연결되고,
    상기 제1 채널 영역은 상기 제1 도체화 부와 상기 연결 도체화 부 사이에 위치하고, 상기 제2 채널 영역은 상기 제2 도체화 부와 상기 연결 도체화 부 사이에 위치하고,
    상기 연결 도체화 부는 상기 제1 채널 영역과 상기 제2 채널 영역 사이에 위치하고,
    상기 연결 도체화 부는 상기 제1 초기화 전압 라인과 중첩되고,
    상기 제1 채널 영역과 상기 제2 채널 영역은 1개의 스캔 라인과 공통으로 중첩되는 표시 장치.
  16. 제1항에 있어서,
    상기 표시 패널의 하부에 위치하고, 상기 광학 영역의 적어도 일부와 중첩되는 광학 전자 장치를 더 포함하고,
    상기 광학 전자 장치는 카메라 및 감지 센서 중 하나 이상을 포함하는 표시 장치.
  17. 제1항에 있어서,
    상기 광학 영역은 제1 광학 영역 및 제2 광학 영역을 포함하고,
    상기 제1 광학 영역 내 단위 면적 당 서브 픽셀 개수는 상기 일반 영역 내 단위 면적 당 서브 픽셀 개수보다 적고,
    상기 제2 광학 영역 내 단위 면적 당 서브 픽셀 개수는, 상기 제1 광학 영역 내 단위 면적 당 서브 픽셀 개수 이상이고 상기 일반 영역 내 단위 면적 당 서브 픽셀 개수보다 적은 표시 장치.
  18. 표시 영역과 비 표시 영역을 포함하고, 상기 표시 영역은 광학 영역과 상기 광학 영역의 외곽에 위치하는 일반 영역을 포함하는 기판;
    상기 기판 상의 하부 쉴드 메탈;
    상기 하부 쉴드 메탈 상의 버퍼 층; 및
    상기 버퍼 층 상의 트랜지스터 층을 포함하고,
    상기 광학 영역은 다수의 발광 영역들과 다수의 투과 영역들을 포함하고, 상기 광학 영역의 적어도 일부는 상기 기판 하부 위치하는 광학 전자 장치와 중첩되고,
    상기 광학 영역 내 인접한 투과 영역들 사이의 비 투과 영역에 둘 이상의 서브 픽셀이 배치되고, 상기 둘 이상의 서브 픽셀 각각은 발광 소자, 둘 이상의 트랜지스터, 및 스토리지 캐패시터를 포함하고,
    상기 하부 쉴드 메탈은 상기 비 투과 영역에 배치되고 적어도 하나의 개구부를 포함하고, 상기 적어도 하나의 개구부는 상기 둘 이상의 서브 픽셀 각각에 포함된 상기 둘 이상의 트랜지스터 중 특정 트랜지스터의 전체 또는 일부와 중첩되는 표시 패널.
  19. 제18항에 있어서,
    상기 특정 트랜지스터는 1개의 스캔 라인과 중첩되는 2개의 채널 및 상기 2개의 채널 사이의 연결 노드를 포함하는 듀얼 트랜지스터인 표시 패널.
  20. 제18항에 있어서,
    상기 하부 쉴드 메탈의 상기 적어도 하나의 개구부와 중첩되고, 상기 하부 쉴드 메탈이 배치되는 층보다 높은 층에 위치하는 상부 쉴드 메탈을 더 포함하는 표시 패널.
KR1020210158661A 2021-11-17 2021-11-17 표시 장치 및 표시 패널 KR20230072180A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210158661A KR20230072180A (ko) 2021-11-17 2021-11-17 표시 장치 및 표시 패널
US17/951,983 US20230157072A1 (en) 2021-11-17 2022-09-23 Display device and display panel
EP22199158.1A EP4185087A1 (en) 2021-11-17 2022-09-30 Display device and display panel
JP2022170762A JP7475413B2 (ja) 2021-11-17 2022-10-25 表示装置及び表示パネル
CN202211397826.7A CN116156944A (zh) 2021-11-17 2022-11-09 显示装置和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210158661A KR20230072180A (ko) 2021-11-17 2021-11-17 표시 장치 및 표시 패널

Publications (1)

Publication Number Publication Date
KR20230072180A true KR20230072180A (ko) 2023-05-24

Family

ID=83546972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210158661A KR20230072180A (ko) 2021-11-17 2021-11-17 표시 장치 및 표시 패널

Country Status (5)

Country Link
US (1) US20230157072A1 (ko)
EP (1) EP4185087A1 (ko)
JP (1) JP7475413B2 (ko)
KR (1) KR20230072180A (ko)
CN (1) CN116156944A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180017280A (ko) * 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110289296B (zh) 2019-06-28 2022-03-29 武汉天马微电子有限公司 显示面板和显示装置
KR20210009479A (ko) 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210095771A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR20210101347A (ko) * 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230157072A1 (en) 2023-05-18
JP2023074474A (ja) 2023-05-29
EP4185087A1 (en) 2023-05-24
JP7475413B2 (ja) 2024-04-26
CN116156944A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
JP2020013578A (ja) タッチディスプレイパネル、タッチディスプレイ装置、及びその駆動方法
JP2023033150A (ja) 表示装置
KR20230040134A (ko) 표시패널 및 이를 포함하는 표시장치
KR20230103658A (ko) 표시장치
JP7475413B2 (ja) 表示装置及び表示パネル
US11869448B2 (en) Display device and display driving method
KR20230036012A (ko) 표시 장치 및 표시 패널
KR20230103186A (ko) 표시 장치
JP7467571B2 (ja) ディスプレイ装置及びディスプレイパネル
EP4181649A1 (en) Display device
KR20230069571A (ko) 표시장치
KR20230095405A (ko) 표시 장치 및 그 제조 방법
KR20230103557A (ko) 표시 장치
KR20230094037A (ko) 표시 장치
KR20230082149A (ko) 표시패널 및 표시 장치
KR20230030498A (ko) 표시 장치
KR20230089422A (ko) 표시 장치
KR20230091373A (ko) 표시장치 및 그의 구동방법
KR20240084283A (ko) 플렉서블 표시 장치
KR20230070819A (ko) 표시패널 및 이를 포함하는 표시장치
KR20230082168A (ko) 표시 장치 및 표시 패널
KR20230088995A (ko) 터치표시장치
KR20230100485A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20230099978A (ko) 표시장치
KR20240084288A (ko) 플렉서블 표시 장치