JP2010060865A - 実装構造体、電気光学装置および電子機器 - Google Patents
実装構造体、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2010060865A JP2010060865A JP2008226728A JP2008226728A JP2010060865A JP 2010060865 A JP2010060865 A JP 2010060865A JP 2008226728 A JP2008226728 A JP 2008226728A JP 2008226728 A JP2008226728 A JP 2008226728A JP 2010060865 A JP2010060865 A JP 2010060865A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- substrate
- terminal
- terminals
- inspection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000007689 inspection Methods 0.000 claims abstract description 442
- 239000000758 substrate Substances 0.000 claims abstract description 225
- 238000001514 detection method Methods 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 238000012937 correction Methods 0.000 claims description 50
- 239000004973 liquid crystal related substance Substances 0.000 claims description 24
- 238000010248 power generation Methods 0.000 description 27
- 239000010409 thin film Substances 0.000 description 20
- 238000012360 testing method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 238000005401 electroluminescence Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】基板と実装部品との間の端子同士の接続抵抗を任意のタイミングで検出することのでき、さらに、端子同士の接続抵抗の変化に応じて、動作条件を自動的に補正することのできる実装構造体、電気光学装置および電子機器を提供すること。
【解決手段】実装構造体1において、半導体IC3には、短絡した状態の2つの第1検査端子301a、301bが形成され、基板2には、第1検査端子301a、301bに接続された2つの第2検査端子201a、201bが形成されている。このため、端子間抵抗検出部91が第2検査端子201a、201bの接続抵抗R23を検出すると、かかる検出結果は、第1検査端子301a、301bと第2検査端子201a、201bとの接続抵抗に対応するため、同様に接続された基板側入出力端子201sと実装部品側入出力端子301sとの接続抵抗を監視することができる。
【選択図】図1
【解決手段】実装構造体1において、半導体IC3には、短絡した状態の2つの第1検査端子301a、301bが形成され、基板2には、第1検査端子301a、301bに接続された2つの第2検査端子201a、201bが形成されている。このため、端子間抵抗検出部91が第2検査端子201a、201bの接続抵抗R23を検出すると、かかる検出結果は、第1検査端子301a、301bと第2検査端子201a、201bとの接続抵抗に対応するため、同様に接続された基板側入出力端子201sと実装部品側入出力端子301sとの接続抵抗を監視することができる。
【選択図】図1
Description
本発明は、基板上にフレキシブル配線基板やICなどの実装部品が実装された実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
アクティブマトリクス型液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイなどの電気光学装置では、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。このため、電気光学装置では、データ線および走査線が形成された基板に対して、駆動用の半導体ICやフレキシブル配線基板などの実装部品が実装された実装構造体を有する構造になっている(例えば、特許文献1参照)。
特開2003−66480号公報
このような電気光学装置において、基板の端子と半導体ICの端子との接続抵抗や、基板の端子とフレキシブル配線基板の端子との接続抵抗が大きい場合、画素に供給される電位が変動し、表示品位が低下してしまう。例えば、液晶装置において、上記の接続抵抗の変動によって、共通電極に供給される共通電位が変化すると、液晶の配向度合いが変化してしまう。また、液晶装置では、フリッカなどを防止することを目的に、1フレーム毎に共通電位の極性を反転させる反転駆動が行なわれているが、かかる共通電位の電圧値が適正な設定値から変動すると、適正な反転駆動を行なえなくなってしまう。
そこで、電気光学装置の製造工程では、基板に半導体ICやフレキシブル配線基板などを実装する際、十分な工程管理や検査が行なわれている。しかしながら、工程管理や検査では、端子同士の接続抵抗の経時変化を検出することができないという問題点がある。
以上の問題点に鑑みて、本発明の課題は、基板とこの基板に実装された実装部品との間の端子同士の接続抵抗を任意のタイミングで検出することのできる実装構造体、電気光学装置および電子機器を提供することにある。
また、本発明の課題は、端子同士の接続抵抗の変化に応じて、動作条件を自動的に補正することのできる実装構造体、電気光学装置および電子機器を提供することにある。
上記課題を解決するために、本発明に係る実装構造体では、基板側入出力端子を備えた基板と、該基板に実装され、前記基板側入出力端子に接続する実装部品側入出力端子を備えた実装部品と、前記基板および前記実装部品の一方側において短絡した状態の第1検査端子対と、前記基板および前記実装部品の他方側において前記第1検査端子対に接続された第2検査端子対と、前記第2検査端子対の端子間抵抗を検出する端子間抵抗検出部と、を有していることを特徴とする。
本発明に係る実装構造体において、前記基板および前記実装部品の一方側には、短絡した状態の第1検査端子対が形成され、他方側には、前記第1検査端子対に接続された第2検査端子対が形成されている。このため、端子間抵抗検出部が前記第2検査端子対の端子間抵抗を検出すると、かかる検出結果には、第2検査端子、第1検査端子、第1検査端子、および第2検査端子で構成される電気経路の抵抗が検出される。従って、第2検査端子対の端子間抵抗を検出すれば、第1検査端子と第2検査端子との接続抵抗がわかるので、同様に接続された基板側入出力端子と実装部品側入出力端子との接続抵抗もわかる。それ故、本発明によれば、任意のタイミングで基板側入出力端子と実装部品側入出力端子との接続状態をチェックできる。また、第2検査端子、第1検査端子、第1検査端子、および第2検査端子で構成される電気経路の抵抗を検出するため、端子間抵抗検出部が検出する端子(第2検査端子対)は、基板側あるいは実装部品側のいずれか一方側のみにある。従って、本発明によれば、抵抗を検出するための2つの端子が基板および実装部品の各々にある場合と違って、端子間抵抗検出部の構成を簡素することができる。さらに、第2検査端子、第1検査端子、第1検査端子、および第2検査端子で構成される電気経路では、第1検査端子と第2検査端子との接続部分が2個所、直列に電気的に接続された状態にある。従って、第1検査端子と第2検査端子との接続抵抗を1箇所のみで検出する場合と比較して、第1検査端子と第2検査端子との接続状態(基板側入出力端子と実装部品側入出力端子との接続状態)を精度よく検出することができる。
本発明において、前記端子間抵抗検出部は、予め設定されたタイミングで前記第2検査端子対の端子間抵抗を検出することが好ましい。このように構成すると、第1検査端子と第2検査端子との接続状態(基板側入出力端子と実装部品側入出力端子との接続状態)の経時変化を自動的に検出することができる。
本発明において、さらに、前記端子間抵抗検出部での検出結果に基づいて、前記基板および前記実装部品のうちの一方側での動作条件を補正する補正指令部を有していることが好ましい。このように構成すると、第1検査端子と第2検査端子との接続状態(基板側入出力端子と実装部品側入出力端子との接続状態)に応じた動作条件の補正を自動的に行なうことができる。
本発明においては、さらに、前記基板および前記実装部品の少なくとも一方での動作に用いる1乃至複数の定電位を生成する電源回路を備え、前記補正指令部は、前記端子間抵抗検出部での検出結果に基づいて、前記電源回路に対して、前記1乃至複数の定電位の電圧値を変更するように指令する構成を採用することができる。
本発明においては、例えば、前記基板は、前記第2検査端子対を備え、前記実装部品は、前記第1検査端子対と、該第1検査端子対を短絡させる短絡部と、を備えている構成を採用することができる。
本発明においては、前記実装部品は、前記第2検査端子対を備え、前記基板は、前記第1検査端子対と、該第1検査端子対を短絡させる短絡部と、を備えている構成を採用してもよい。
本発明においては、前記実装部品として、各々が前記実装部品側入出力端子を備えた第1実装部品と第2実装部品とを有し、前記第1実装部品は、前記第2検査端子対を備え、前記基板は、前記第1検査端子対と、該第1検査端子対に接続された第3検査端子対と、を備え、前記第2実装部品は、前記第3検査端子対に接続された第4検査端子対と、該第4検査端子対を短絡させる短絡部と、を備え、前記第1検査端子対は、前記第4検査端子対および前記短絡部を介して短絡していることが好ましい。このように構成すると、端子間抵抗検出部が前記第2検査端子対の端子間抵抗を検出すると、かかる検出結果は、第2検査端子、第1検査端子、第3検査端子、第4検査端子、第4検査端子、第3検査端子、第1検査端子、第2検査端子で構成される電気経路の抵抗に対応する。従って、第2検査端子対の端子間抵抗を検出すれば、第2検査端子と第1検査端子との接続抵抗と、第3検査端子と第4検査端子との接続抵抗との和がわかる。それ故、基板と第1実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態、および基板と第2実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態の双方を監視することができる。
かかる構成を採用した場合、前記基板は、前記第1検査端子対を複数組備え、前記実装部品は、前記第2検査端子対を複数組備え、前記第3検査端子対は、前記複数組の第1検査端子対のうち、一部の第1検査端子対に接続し、前記基板は、前記複数組の第1検査端子対のうち、他の第1検査端子対を短絡させる短絡部を備えていることが好ましい。このように構成すると、端子間抵抗検出部は、第2検査端子、第1検査端子、第3検査端子、第4検査端子、第4検査端子、第3検査端子、第1検査端子、第2検査端子で構成される電気経路の抵抗と、第2検査端子、第1検査端子、第1検査端子、第2検査端子で構成される電気経路の抵抗を検出することができる。従って、後者の電気経路の抵抗の検出結果によれば、第2検査端子と第1検査端子との接続抵抗がわかり、2つの経路の抵抗の検出結果の差を求めれば、第3検査端子と第4検査端子との接続抵抗がわかる。それ故、基板と第1実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態、および基板と第2実装部品との間での基板側入出力端子と実装部品側入出力端子との接続状態の双方を各々、独立して監視することができる。
本発明において、前記実装部品は、例えば、フレキシブル配線基板あるいは半導体ICである。
本発明を適用した実装構造体は、電気光学装置に用いることができる。この場合、前記基板は、複数の画素の各々に画素電極が形成された電気光学装置用基板である。
本発明を適用した電気光学装置が液晶装置である場合、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に液晶を保持している。また、本発明を適用した電気光学装置がエレクトロルミネッセンス装置である場合、前記電気光学装置用基板には、エレクトロルミネッセンス素子が形成されることになる。
本発明を適用した電気光学装置は、携帯電話機あるいはモバイルコンピュータなどの電子機器において直視型の表示部などとして用いられる。また、本発明を適用した液晶装置(電気光学装置)は、投射型表示装置のライトバルブとして用いることもできる。
以下、本発明に係る実装構造体を説明した後、実装構造体の具体例としての液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならしめてある。また、端子や配線などの数を減らして図示してある。なお、薄膜トランジスタでは、印加する電圧によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。
[実施の形態1]
(構成)
図1は、本発明の実施の形態1に係る実装構造体の説明図であり、実装部品として半導体ICを基板に実装した形態の説明図である。図1(a)は、本発明の実施の形態1に係る実装構造体の要部を示す説明図であり、図1(b)、(c)は各々、本発明の実施の形態1に係る実装構造体において、第1検査端子を半導体ICの側に設け、第2検査端子を基板の側に設けたときの説明図である。
(構成)
図1は、本発明の実施の形態1に係る実装構造体の説明図であり、実装部品として半導体ICを基板に実装した形態の説明図である。図1(a)は、本発明の実施の形態1に係る実装構造体の要部を示す説明図であり、図1(b)、(c)は各々、本発明の実施の形態1に係る実装構造体において、第1検査端子を半導体ICの側に設け、第2検査端子を基板の側に設けたときの説明図である。
図1(a)、(b)に示すように、本形態の実装構造体1は、ガラス基板などの基板2上に半導体IC3が実装された構造を有している。ガラス基板は、例えば、後述する電気光学装置の素子基板であり、半導体IC3は、ガラス基板上に形成された配線や各種電極に定電位や信号を出力する。基板2の上面には、半導体IC3の実装領域に複数の基板側入出力端子201sが形成されており、半導体IC3の下面には、基板2側の基板側入出力端子201sの各々に接続される実装部品側入出力端子301sが形成されている。
本形態の実装構造体1において、半導体IC3には、2つの第1検査端子301a、301b(第1検査端子対)と、第1検査端子301a、301bを短絡させる短絡部305とが形成されている。基板2の上面には、第1検査端子301a、301bと重なる位置に2つの第2検査端子201a、201b(第2検査端子対)が形成されている。第1検査端子301a、301bは、実装部品側入出力端子301sと同時形成された端子であり、サイズなどは、実装部品側入出力端子301sと同一である。第2検査端子201a、201bは、基板側入出力端子201sと同時形成された端子であり、サイズなどは、基板側入出力端子201sと同一である。
このように構成した基板2に半導体IC3を、例えば、異方性導電膜で実装すると、基板側入出力端子201sと実装部品側入出力端子301sとが1対1で接続し、第1検査端子301a、301bと第2検査端子201a、201bとが1対1で接続する。
図1(b)、(c)に示すように、基板2には、2つの第2検査端子201a、201bの端子間抵抗を検出する端子間抵抗検出部91が形成されており、かかる端子間抵抗検出部91は、第2検査端子201a、201bの端子間抵抗の検出結果を記憶しておく抵抗検出結果記憶部910を備えている。本形態の実装構造体1では、端子間抵抗検出部91が第2検査端子201a、201bの端子間抵抗を検出するタイミングが予め設定されており、端子間抵抗検出部91は、例えば、実装構造体1が起動する度に端子間抵抗を検出し、測定結果を抵抗検出結果記憶部910に記憶しておく。抵抗検出結果記憶部910においては、例えば、最初に測定した初期結果と、最新の測定結果とを記憶しておく構成を採用することができる。
端子間抵抗検出部91が第2検査端子201a、201bの端子間抵抗を検出すると、かかる検出結果は、第2検査端子201a、第1検査端子301a、短絡部305、第1検査端子301b、および第2検査端子201bで構成される電気経路の抵抗である。従って、第2検査端子201a、201bの端子間抵抗を検出すれば、かかる検出結果は、第1検査端子301a、301bと第2検査端子201a、201bとの接続抵抗R23に対応する。それ故、第2検査端子201a、201bの端子間抵抗の検出結果は、第1検査端子301a、301bおよび第2検査端子201a、201bと同様に接続された基板側入出力端子201sと実装部品側入出力端子301sとの接続抵抗に対応することになる。
また、基板2には、端子間抵抗検出部91での検出結果に基づいて基板2および半導体IC3での動作条件を補正する補正指令部92が構成されている。補正指令部92は、端子間抵抗の検出結果と、動作条件に対する補正内容との対応関係を規定する補正条件が格納されたルックアップテーブル920を備えており、かかるルックアップテーブル920に格納されている補正条件に基づいて、端子間抵抗検出部91での検出結果に対応する指令を行なう。本形態では、基板2上に、基板2側および半導体IC3側での動作に用いる1乃至複数の定電位を生成する電源生成部93が構成されており、補正指令部92は、端子間抵抗検出部91での検出結果に基づいて、電源生成部93が生成する1乃至複数の定電位の電圧値を補正するように電源生成部93に指令する。具体的には、補正指令部92は、予め設定されたインターバルで、抵抗検出結果記憶部910に記憶させている直近の端子間抵抗の絶対値を確認する。そして、補正指令部92は、接続抵抗R23が基準値を超えていると判断すると、ルックアップテーブル920を参照し、接続抵抗R23が基準値を超えていることに起因する動作変化を補償するように、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する。例えば、接続抵抗R23が増大すると、基板側入出力端子201sと実装部品側入出力端子301sとの接続抵抗も増大していることになるので、その抵抗増大に起因する電圧効果によって、基板側入出力端子201sと実装部品側入出力端子301sを介して、基板2と半導体IC3との間で入出力される電位が低下する。従って、補正指令部92は、電源生成部93に対して、生成する定電位の電圧値を高くするように指令する。なお、電源生成部93では、補正指令部92からの指令内容が記憶されており、新たな指令が補正指令部92から発せられたとき、記憶された指令内容の更新が行なわれる。
かかる処理は、その後も繰り返し行なわれる。従って、本形態の実装構造体1では、第1検査端子301a、301bと第2検査端子201a、201bとの接続抵抗が増大して、第2検査端子201a、201bの端子間抵抗が上昇した場合でも、かかる端子間抵抗の測定結果の増加分を補償するのに適正な定電位が電源生成部93で生成されるので、実装構造体1は、常に適正な動作を行なうことになる。
なお、本形態では、端子間抵抗検出部91、補正指令部92、および電源生成部93が全て基板2上に構成されていたが、基板2と半導体IC3とは各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部を半導体IC3に構成してもよい。
(本形態の主な効果)
以上説明したように、本形態の実装構造体1において、半導体IC3には、短絡した状態の2つの第1検査端子301a、301b(第1検査端子対)が形成され、基板2には、第1検査端子301a、301bに接続された2つの第2検査端子201a、201b(第2検査端子対)が形成されている。このため、端子間抵抗検出部91が第2検査端子201a、201bの接続抵抗R23を検出すると、かかる検出結果は、第1検査端子301a、301bと第2検査端子201a、201bとの接続抵抗に対応するため、同様に接続された基板側入出力端子201sと実装部品側入出力端子301sとの接続抵抗を監視することができる。それ故、本発明によれば、任意のタイミングで基板側入出力端子201sと実装部品側入出力端子301sとの接続状態を自動的にチェックすることができる。
以上説明したように、本形態の実装構造体1において、半導体IC3には、短絡した状態の2つの第1検査端子301a、301b(第1検査端子対)が形成され、基板2には、第1検査端子301a、301bに接続された2つの第2検査端子201a、201b(第2検査端子対)が形成されている。このため、端子間抵抗検出部91が第2検査端子201a、201bの接続抵抗R23を検出すると、かかる検出結果は、第1検査端子301a、301bと第2検査端子201a、201bとの接続抵抗に対応するため、同様に接続された基板側入出力端子201sと実装部品側入出力端子301sとの接続抵抗を監視することができる。それ故、本発明によれば、任意のタイミングで基板側入出力端子201sと実装部品側入出力端子301sとの接続状態を自動的にチェックすることができる。
また、本形態では、第2検査端子201a、第1検査端子301a、短絡部305、第1検査端子301b、および第2検査端子201bで構成される電気経路の抵抗を検出するため、端子間抵抗検出部91が検出する端子(第2検査端子201a、201b)は、基板2側のみにある。従って、抵抗を検出するための2つの端子が基板2および半導体IC3の各々に形成した場合と違って、端子間抵抗検出部91の構成を簡素することができる。
さらに、第2検査端子201a、第1検査端子301a、短絡部305、第1検査端子301b、および第2検査端子201bで構成される電気経路には、第1検査端子301a、301bと第2検査端子201a、201bとの接続部分が2個所、直列に電気的に接続された状態にある。従って、第1検査端子と第2検査端子との接続抵抗R23を1箇所のみで検出する場合と比較して、第1検査端子301a、301bと第2検査端子201a、201bとの接続状態(基板側入出力端子201sと実装部品側入出力端子301sとの接続状態)を精度よく検出することができる。
さらにまた、端子間抵抗検出部91は、予め設定されたタイミングで第2検査端子201a、201bの端子間抵抗を検出するため、第1検査端子301a、301bと第2検査端子201a、201bとの接続状態(基板側入出力端子201sと実装部品側入出力端子301sとの接続状態)の経時変化を自動的に監視することができる。
また、本形態の実装構造体1には補正指令部92が構成されているため、第1検査端子301a、301bと第2検査端子201a、201bとの接続状態(基板側入出力端子201sと実装部品側入出力端子301sとの接続状態)に応じた動作条件の補正を自動的に行なうことができる。
なお、第1検査端子301a,301bを短絡させるにあたっては、第1検査端子301a,301bを一つの大きな端子として形成してもよい。但し、第1検査端子301a,301bを実装部品側入出力端子301sと同サイズとした場合には、第1検査端子301a,301bでの接続が実装部品側入出力端子301sと同条件で行なわれるので、実装部品側入出力端子301sでの接続抵抗を精度よく監視することができる。
[実施の形態1の変形例]
図1(d)、(e)は各々、本発明の実施の形態1に係る実装構造体1において、第1検査端子を基板2の側に設け、第2検査端子を半導体IC3の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図1(d)、(e)は各々、本発明の実施の形態1に係る実装構造体1において、第1検査端子を基板2の側に設け、第2検査端子を半導体IC3の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図1(a)、(d)に示すように、本形態の実装構造体1は、図1(b)、(c)を参照して説明した形態と同様、基板2上に半導体IC3が実装された構造を有している。但し、本形態の実装構造体1においては、図1(b)を参照して説明した形態と反対に、基板2の上面に、2つの第1検査端子201c、201d(第1検査端子対)と、第1検査端子201c、201dを短絡させる短絡部205とが形成されている。また、半導体IC3の下面には、2つの第2検査端子301c、301d(第2検査端子対)が形成されている。第2検査端子301c、301dは、実装部品側入出力端子301sと同時形成された端子であり、サイズなどは、実装部品側入出力端子301sと同一である。第1検査端子201c、201dは、基板側入出力端子201sと同時形成された端子であり、サイズなどは、基板側入出力端子201sと同一である。
このように構成した基板2に半導体IC3を、例えば、異方性導電膜で実装すると、基板側入出力端子201sと実装部品側入出力端子301sとが1対1で接続し、第1検査端子201c、201dと第2検査端子301c、301dとが1対1で接続する。
図1(d)、(e)に示すように、半導体IC3には、2つの第2検査端子301c、301dの接続抵抗R23を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成されている。その他の構成は、実施の形態1と略同様であるため、説明を省略する。
このように構成した実装構造体1でも、図1(b)、(c)を参照して説明した形態と同様、任意のタイミングで基板側入出力端子201sと実装部品側入出力端子301sとの接続状態を自動的にチェックすることができる。また、補正指令部92によって、第1検査端子201c、201dと第2検査端子301c、301dとの接続状態(基板側入出力端子201sと実装部品側入出力端子301sとの接続状態)に応じた動作条件の補正を自動的に行なうことができる。
なお、本形態では、端子間抵抗検出部91、補正指令部92、および電源生成部93が全て半導体IC3上に構成されていたが、基板2と半導体IC3とは各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部を基板2に構成してもよい。
[実施の形態2]
図2は、本発明の実施の形態2に係る実装構造体1の説明図であり、実装部品としてフレキシブル配線基板を基板2に実装した形態の説明図である。図2(a)は、本発明の実施の形態2に係る実装構造体1の要部を示す説明図であり、図2(b)、(c)は各々、本発明の実施の形態2に係る実装構造体1において、第1検査端子をフレキシブル配線基板4の側に設け、第2検査端子を基板2の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図2は、本発明の実施の形態2に係る実装構造体1の説明図であり、実装部品としてフレキシブル配線基板を基板2に実装した形態の説明図である。図2(a)は、本発明の実施の形態2に係る実装構造体1の要部を示す説明図であり、図2(b)、(c)は各々、本発明の実施の形態2に係る実装構造体1において、第1検査端子をフレキシブル配線基板4の側に設け、第2検査端子を基板2の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図2(a)、(b)に示すように、本形態の実装構造体1は、基板2上にフレキシブル配線基板4が実装された構造を有しており、フレキシブル配線基板4は、基板2上に形成された回路や配線、各種電極に定電位や信号を出力する。基板2の上面には複数の基板側入出力端子203sが形成されており、フレキシブル配線基板4の下面には、基板2側の基板側入出力端子203sの各々に接続される実装部品側入出力端子403sが形成されている。
本形態の実装構造体1において、フレキシブル配線基板4の下面には、2つの第1検査端子403a、403b(第1検査端子対)と、第1検査端子403a、403bを短絡させる短絡部405が形成されている。また、基板2の上面には2つの第2検査端子203a、203b(第2検査端子対)が形成されている。第1検査端子403a、403bは、実装部品側入出力端子403sと同時形成された端子であり、サイズなどは、実装部品側入出力端子403sと同一である。第2検査端子203a、203bは、基板側入出力端子203sと同時形成された端子であり、サイズなどは、基板側入出力端子203sと同一である。
このように構成した基板2にフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子203sと実装部品側入出力端子403sとが1対1で接続し、第1検査端子403a、403bと第2検査端子203a、203bとが1対1で接続する。
図2(b)、(c)に示すように、基板2には、2つの第2検査端子203a、203bの端子間抵抗を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成されている。その他の構成は、実施の形態1と同様であるため、説明を省略する。
このように構成した実装構造体1において、端子間抵抗検出部91が第2検査端子203a、203bの端子間抵抗を検出すると、かかる検出結果は、第2検査端子203a、第1検査端子403a、短絡部405、第1検査端子403b、および第2検査端子203bで構成される電気経路の抵抗である。従って、第2検査端子203a、203bの端子間抵抗を検出すれば、かかる検出結果は、第1検査端子403a、403bと第2検査端子203a、203bとの接続抵抗R24に対応するので、同様に接続された基板側入出力端子203sと実装部品側入出力端子403sとの接続抵抗にも対応することになる。従って、本形態の実装構造体1によれば、任意のタイミングで基板側入出力端子203sと実装部品側入出力端子403sとの接続状態を自動的にチェックすることができる。
また、補正指令部92によって、第1検査端子403a、403bと第2検査端子203a、203bとの接続状態(基板側入出力端子203sと実装部品側入出力端子403sとの接続状態)に応じた動作条件の補正を自動的に行なうことができる。
なお、本形態では、端子間抵抗検出部91、補正指令部92、および電源生成部93が全て基板2上に構成されていたが、基板2とフレキシブル配線基板4とは、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部をフレキブル配線基板4に構成してもよい。
[実施の形態2の変形例]
図2(d)、(e)は各々、本発明の実施の形態2に係る実装構造体1において、第1検査端子を基板2の側に設け、第2検査端子をフレキシブル配線基板4の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図2(d)、(e)は各々、本発明の実施の形態2に係る実装構造体1において、第1検査端子を基板2の側に設け、第2検査端子をフレキシブル配線基板4の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図2(a)、(d)に示すように、本形態の実装構造体1は、実施の形態2と同様、基板2上にフレキシブル配線基板4が実装された構造を有している。但し、本形態の実装構造体1においては、図2(b)、(c)を参照して説明した形態と反対に、基板2の上面には、2つの第1検査端子203c、203d(第1検査端子対)と、第1検査端子203c、203dを短絡させる短絡部206が形成されている。また、フレキシブル配線基板4の下面には、2つの第2検査端子403c、403d(第2検査端子対)が形成されている。第2検査端子403c、403dは、実装部品側入出力端子403sと同時形成された端子であり、サイズなどは、実装部品側入出力端子403sと同一である。第1検査端子203c、203dは、基板側入出力端子203sと同時形成された端子であり、サイズなどは、基板側入出力端子203sと同一である。
このように構成した基板2にフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子203sと実装部品側入出力端子403sとが1対1で接続し、第1検査端子203c、203dと第2検査端子403c、403dとが1対1で接続する。
図2(d)、(e)に示すように、フレキシブル配線基板4には、各種電気素子や半導体ICが実装されており、これらの電子部品によって、2つの第2検査端子403c、403dの端子間抵抗を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成されている。その他の構成は、実施の形態2と同様であるため、説明を省略する。
このように構成した実装構造体1でも、図2(b)、(c)を参照して説明した形態と同様、任意のタイミングで基板側入出力端子203sと実装部品側入出力端子403sとの接続状態を自動的にチェックすることができる。また、補正指令部92によって、第1検査端子403a、403bと第2検査端子203a、203bとの接続状態(基板側入出力端子203sと実装部品側入出力端子403sとの接続状態)に応じた動作条件の補正を自動的に行なうことができる。
なお、本形態では、端子間抵抗検出部91、補正指令部92、および電源生成部93が全てフレキシブル配線基板4上に構成されていたが、基板2とフレキシブル配線基板4とは、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部を基板2に構成してもよい。
[実施の形態3]
図3は、本発明の実施の形態3に係る実装構造体1の説明図であり、実装部品として、半導体IC3およびフレキシブル配線基板4を基板2に実装した形態の説明図である。図3(a)は、本発明の実施の形態3に係る実装構造体1の要部を示す説明図であり、図3(b)、(c)は各々、本発明の実施の形態3に係る実装構造体1において、第1検査端子および第3検査端子を基板2の側に設け、第2検査端子を半導体IC3の側に設け、第4検査端子をフレキシブル配線基板4の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態1、2と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図3は、本発明の実施の形態3に係る実装構造体1の説明図であり、実装部品として、半導体IC3およびフレキシブル配線基板4を基板2に実装した形態の説明図である。図3(a)は、本発明の実施の形態3に係る実装構造体1の要部を示す説明図であり、図3(b)、(c)は各々、本発明の実施の形態3に係る実装構造体1において、第1検査端子および第3検査端子を基板2の側に設け、第2検査端子を半導体IC3の側に設け、第4検査端子をフレキシブル配線基板4の側に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態1、2と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図3(a)、(b)に示すように、本形態の実装構造体1は、基板2上に半導体IC3およびフレキシブル配線基板4が実装された構造を有している。基板2の上面には、半導体IC3を実装するための複数の基板側入出力端子201sが形成されており、半導体IC3の下面には、基板2側の基板側入出力端子201sの各々に接続される実装部品側入出力端子301sが形成されている。また、基板2の上面には、フレキシブル配線基板4を実装するための複数の基板側入出力端子203sが形成されており、フレキシブル配線基板4の下面には、基板2側の基板側入出力端子203sの各々に接続される実装部品側入出力端子403sが形成されている。
本形態の実装構造体1において、基板2の上面には、半導体IC3が実装される領域に2つの第1検査端子201e、201f(第1検査端子対)が形成され、半導体IC3の下面には、2つの第2検査端子301e、301f(第2検査端子対)が形成されている。第2検査端子301e、301fは、実装部品側入出力端子301sと同時形成された端子であり、サイズなどは、実装部品側入出力端子301sと同一である。第1検査端子201e、201fは、基板側入出力端子201sと同時形成された端子であり、サイズなどは、基板側入出力端子201sと同一である。
基板2の上面には、フレキシブル配線基板4が実装される領域に2つの第3検査端子203e、203f(第3検査端子対)が形成され、2つの第3検査端子203e、203fは各々、基板2上で第1検査端子201e、201fに各々接続されている。フレキシブル配線基板4の下面には、2つの第4検査端子403e、403f(第4検査端子対)と、第4検査端子403e、403fを短絡させる短絡部405とが形成されている。第4検査端子403e、403fは、実装部品側入出力端子403sと同時形成された端子であり、サイズなどは、実装部品側入出力端子403sと同一である。第3検査端子203e、203fは、基板側入出力端子203sと同時形成された端子であり、サイズなどは、基板側入出力端子203sと同一である。
このように構成した基板2に半導体IC3およびフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子203sと、半導体IC3の実装部品側入出力端子301sとが1対1で接続するとともに、基板側入出力端子203sとフレキシブル配線基板4の実装部品側入出力端子403sとが1対1で接続する。また、第1検査端子201e、201fと第2検査端子301e、301fとが1対1で接続するとともに、第3検査端子203e、203fと第4検査端子403e、403fとが1対1で接続する。このため、2つの第1検査端子201e、201fは、第3検査端子203e、第4検査端子403e、短絡部405、第4検査端子403f、および第3検査端子203fを介して導電接続し、半導体IC3の側からみると基板2の側で短絡した状態となる。
図3(b)、(c)に示すように、半導体IC3には、2つの第2検査端子301e、301fの端子間抵抗を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成されている。その他の構成は、実施の形態1、2と同様であるため、説明を省略する。
このように構成した実装構造体1において、端子間抵抗検出部91が第2検査端子301e、301fの端子間抵抗を検出すると、かかる検出結果は、第2検査端子301e、第1検査端子201e、第3検査端子203e、第4検査端子403e、短絡部405、第4検査端子403f、第3検査端子203f、第1検査端子201f、および第2検査端子301fで構成される電気経路の抵抗に対応する。従って、第2検査端子301e、301fの端子間抵抗を検出すれば、第1検査端子201e、201fと第2検査端子301e、301fとの接続抵抗R23と、第3検査端子203e、203fと第4検査端子403e、403fとの接続抵抗R24との和がわかる。従って、基板側入出力端子201sと実装部品側入出力端子301sとの接続状態、および基板側入出力端子203sと実装部品側入出力端子403sとの接続状態の双方を監視することができる。また、補正指令部92によって、基板側入出力端子201sと実装部品側入出力端子301sとの接続状態、および基板側入出力端子203sと実装部品側入出力端子403sとの接続状態に応じた動作条件の補正を自動的に行なうことができる。
なお、本形態では、端子間抵抗検出部91、補正指令部92、および電源生成部93が全て半導体IC3に構成されていたが、フレキシブル配線基板4、基板2および半導体IC3は、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部をフレキブル配線基板4や基板2に構成してもよい。
(実施の形態3の変形例)
図3(d)、(e)は各々、本発明の実施の形態3に係る実装構造体1において、第1検査端子および第3検査端子を基板2の側に設け、第2検査端子をフレキシブル配線基板4の側に設け、第4検査端子を半導体IC3の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図3(d)、(e)は各々、本発明の実施の形態3に係る実装構造体1において、第1検査端子および第3検査端子を基板2の側に設け、第2検査端子をフレキシブル配線基板4の側に設け、第4検査端子を半導体IC3の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図3(a)、(d)に示すように、本形態の実装構造体1も、図3(b)、(c)を参照して説明した形態と同様、基板2上に半導体IC3およびフレキシブル配線基板4が実装された構造を有している。但し、本形態の実装構造体1においては、図3(b)、(c)を参照して説明した形態と反対に、基板2の上面には、フレキシブル配線基板4が実装される領域に2つの第1検査端子203g、203h(第1検査端子対)が形成され、フレキシブル配線基板4の下面には、2つの第2検査端子403g、403h(第2検査端子対)が形成されている。第2検査端子403g、403hは、実装部品側入出力端子403sと同時形成された端子であり、サイズなどは、実装部品側入出力端子403sと同一である。また、第1検査端子203g、203hは、基板側入出力端子203sと同時形成された端子であり、サイズなどは、基板側入出力端子203sと同一である。
また、基板2の上面には、半導体IC3が実装される領域に2つの第3検査端子201g、201h(第3検査端子対)が形成され、2つの第3検査端子201g、201hは各々、基板2上で第1検査端子203g、203hに各々接続されている。半導体IC3の下面には、2つの第4検査端子301g、301h(第4検査端子対)と、第4検査端子301g、301hを短絡させる短絡部305とが形成されている。第4検査端子301g、301hは、実装部品側入出力端子301sと同時形成された端子であり、サイズなどは、実装部品側入出力端子301sと同一である。また、第3検査端子201g、201hは、基板側入出力端子201sと同時形成された端子であり、サイズなどは、基板側入出力端子201sと同一である。その他の構成は、実施の形態3と同様であるため、説明を省略する。
このように構成した基板2に半導体IC3およびフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子201sと、半導体IC3の実装部品側入出力端子301sとが1対1で接続するとともに、基板側入出力端子203sとフレキシブル配線基板4の実装部品側入出力端子403sとが1対1で接続する。また、第1検査端子203g、203hと第2検査端子403g、403hとが1対1で接続するとともに、第3検査端子201g、201hと第4検査端子301g、301hとが1対1で接続する。このため、2つの第1検査端子203g、203hは、第3検査端子201g、第4検査端子301g、短絡部305、第4検査端子301h、第3検査端子201hを介して導電接続し、フレキシブル配線基板4からみると基板2の側で短絡した状態となる。
図3(d)、(e)に示すように、フレキシブル配線基板4には、各種電気素子や半導体IC3が実装されており、これらの電子部品によって、2つの第2検査端子403g、403hの端子間抵抗を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成されている。その他の構成は、実施の形態1、2と同様であるため、説明を省略する。
このように構成した実装構造体1では、端子間抵抗検出部91が第2検査端子403g、403hの端子間抵抗を検出すると、かかる検出結果によって、第1検査端子203g、203hと第2検査端子403g、403hとの接続抵抗と、第3検査端子201g、201hと第4検査端子301g、301hの接続抵抗との和がわかる。従って、基板側入出力端子201sと実装部品側入出力端子301sとの接続状態、および基板側入出力端子203sと実装部品側入出力端子403sとの接続状態の双方を監視することができる。
このように、本形態の実装構造体1によれば、実施の形態2と同様、任意のタイミングで、基板側入出力端子201sと実装部品側入出力端子301sとの接続状態、および基板側入出力端子203sと実装部品側入出力端子403sとの接続状態を自動的にチェックすることができる。それ故、補正指令部92によって、基板側入出力端子201sと実装部品側入出力端子301sとの接続状態、および基板側入出力端子203sと実装部品側入出力端子403sとの接続状態に応じた動作条件の補正を自動的に行なうことができる。
なお、本形態では、端子間抵抗検出部91、補正指令部92、および電源生成部93が全てフレキシブル配線基板4に構成されていたが、フレキシブル配線基板4、基板2および半導体IC3は、各々に形成された端子を介して電気的に接続されているので、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部を基板2や半導体IC3に構成してもよい。
[実施の形態4]
図4は、本発明の実施の形態4に係る実装構造体1の説明図であり、実装部品として、半導体IC3およびフレキシブル配線基板4を基板2に実装した形態の説明図である。図4(a)は、本発明の実施の形態4に係る実装構造体1の要部を示す説明図であり、図4(b)、(c)は各々、本発明の実施の形態4に係る実装構造体1において、2組の第1検査端子および第3検査端子を基板2の側に設け、2組の第2検査端子を半導体IC3の側に設け、第4検査端子をフレキシブル配線基板4に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態1〜3と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図4は、本発明の実施の形態4に係る実装構造体1の説明図であり、実装部品として、半導体IC3およびフレキシブル配線基板4を基板2に実装した形態の説明図である。図4(a)は、本発明の実施の形態4に係る実装構造体1の要部を示す説明図であり、図4(b)、(c)は各々、本発明の実施の形態4に係る実装構造体1において、2組の第1検査端子および第3検査端子を基板2の側に設け、2組の第2検査端子を半導体IC3の側に設け、第4検査端子をフレキシブル配線基板4に設けたときの説明図である。なお、本形態の基本的な構成は実施の形態1〜3と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図4(a)、(b)に示すように、本形態の実装構造体1は、実施の形態3と同様、基板2上に半導体IC3およびフレキシブル配線基板4が実装された構造を有している。
本形態の実装構造体1において、基板2の上面には、半導体IC3が実装される領域に、2つの第1検査端子201e、201fからなる第1組目の第1検査端子対と、2つの第1検査端子201c、201dからなる第2組目の第1検査端子対が形成されている。また、基板2の上面において、フレキシブル配線基板4が実装される領域には、2つの第3検査端子203e、203fからなる第3検査端子対が形成され、2つの第3検査端子203e、203fは各々基板2上において、第1組目の第1検査端子201e、201fに接続されている。さらに、基板2の上面には、第2組目の第1検査端子201c、201dを基板2上で短絡させる短絡部205が形成されている。第1検査端子201c、201d、201e、201fは、基板側入出力端子201sと同時形成された端子であり、サイズなどは、基板側入出力端子201sと同一である。第3検査端子203e、203fは、基板側入出力端子203sと同時形成された端子であり、サイズなどは、基板側入出力端子203sと同一である。
半導体IC3の下面には、2つの第2検査端子301e、301fからなる第1組目の第2検査端子対と、2つの第2検査端子301c、301dからなる第2組目の第2検査端子対が形成されている。第2検査端子301c、301d、301e、301fは、実装部品側入出力端子301sと同時形成された端子であり、サイズなどは、実装部品側入出力端子301sと同一である。
フレキシブル配線基板4の下面には、2つの第4検査端子403e、403fからなる第4検査端子対と、第4検査端子403e、403fを短絡させる短絡部405とが形成されている。第4検査端子403e、403fは、実装部品側入出力端子403sと同時形成された端子であり、サイズなどは、実装部品側入出力端子403sと同一である。
このように構成した基板2に半導体IC3およびフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子201sと、半導体IC3の実装部品側入出力端子301sとが1対1で接続するとともに、基板側入出力端子203sとフレキシブル配線基板4の実装部品側入出力端子403sとが1対1で接続する。また、第1検査端子201c、201d、201e、201fと、第2検査端子301c、301d、301e、301fとが1対1で接続するとともに、第3検査端子203e、203fと第4検査端子403e、403fとが1対1で接続する。このため、2組の第1検査端子対のうち、第1組目の第1検査端子201e、201fは、第3検査端子203e、第4検査端子403e、短絡部405、第4検査端子403f、第3検査端子203fを介して導電接続し、半導体IC3からみると、基板2の側で短絡した状態にある。また、第2組目の第1検査端子201c、201dは、基板2に形成された短絡部205により、基板2の側で短絡した状態にある。
図4(b)、(c)に示すように、半導体IC3には、2組の第2検査端子301c、301d、301e、301fの端子間抵抗を各組毎に検出する端子間抵抗検出部91が形成されており、かかる端子間抵抗検出部91は、第2検査端子301c、301d、301e、301fの各組毎の端子間抵抗の検出結果を記憶しておく抵抗検出結果記憶部910を備えている。また、本形態の実装構造体1では、半導体IC3には、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92が構成されている。
ここで、端子間抵抗検出部91が第1組目の第2検査端子301e、301fの端子間抵抗を検出した結果によれば、第2検査端子301e、301fと第1検査端子201e、201fとの接続抵抗R23と、第3検査端子203e、203fと第4検査端子403e、403fとの接続抵抗R24との和がわかる。それ故、基板2と半導体IC3との間での基板側入出力端子201sと実装部品側入出力端子301sとの接続状態、および基板2とフレキシブル配線基板4との間での基板側入出力端子203sと実装部品側入出力端子403sとの接続状態を一括して監視することができる。
また、端子間抵抗検出部91が第2組目の第2検査端子301c、301dの端子間抵抗を検出した結果によれば、第2検査端子301e、301fと第1検査端子201e、201fとの接続抵抗R23がわかる。それ故、基板2と半導体IC3との間での基板側入出力端子201sと実装部品側入出力端子301sとの接続状態を一括して監視することができる。
さらに、端子間抵抗検出部91が第1組目の第2検査端子301e、301fの端子間抵抗を検出した結果と、端子間抵抗検出部91が第2組目の第2検査端子301c、301dの端子間抵抗を検出した結果との差を求めれば、第3検査端子203e、203fと第4検査端子403e、403fとの接続抵抗R24がわかる。それ故、基板2とフレキシブル配線基板2との間での基板側入出力端子203sと実装部品側入出力端子403sとの接続状態を監視することができる。
[実施の形態4の変形例]
図4(d)、(e)は各々、本発明の実施の形態4に係る実装構造体1において、2組の第1検査端子および第3検査端子を基板2の側に設け、2組の第2検査端子をフレキシブル配線基板4の側に設け、第4検査端子を半導体IC3の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図4(d)、(e)は各々、本発明の実施の形態4に係る実装構造体1において、2組の第1検査端子および第3検査端子を基板2の側に設け、2組の第2検査端子をフレキシブル配線基板4の側に設け、第4検査端子を半導体IC3の側に設けたときの説明図である。なお、本例の基本的な構成は実施の形態1と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図4(a)、(d)に示すように、本形態の実装構造体1は、実施の形態3、4と同様、基板2上に半導体IC3およびフレキシブル配線基板4が実装された構造を有している。但し、本形態の実装構造体1においては、図4(b)、(c)を参照して説明した形態と反対に、基板2の上面には、フレキシブル配線基板4が実装される領域に、2つの第1検査端子203g、203hからなる第1組目の第1検査端子対と、2つの第1検査端子203c、203dからなる第2組目の第1検査端子対が形成されている。また、基板2の上面において、半導体IC3が実装される領域には、2つの第3検査端子201g、201hからなる第3検査端子対が形成され、2つの第3検査端子201g、201hは各々、基板2上で第1組目の第1検査端子203g、203hに接続されている。さらに、基板2の上面には、第2組目の第1検査端子203g、203hを短絡させる短絡部206が形成されている。第1検査端子203c、203d、203g、203hは、基板側入出力端子203sと同時形成された端子であり、サイズなどは、基板側入出力端子203sと同一である。第3検査端子201g、201hは、基板側入出力端子201sと同時形成された端子であり、サイズなどは、基板側入出力端子201sと同一である。
フレキシブル配線基板3の下面には、2つの第2検査端子403g、403hからなる第1組目の第2検査端子対と、2つの第2検査端子403c、403dからなる第2組目の第2検査端子対が形成されている。第2検査端子403c、403d、403g、403hは、実装部品側入出力端子403sと同時形成された端子であり、サイズなどは、実装部品側入出力端子403sと同一である。
半導体IC3の下面には、2つの第4検査端子301g、301hからなる第4検査端子対と、第4検査端子301g、301hを短絡させる短絡部305とが形成されている。第4検査端子301g、301hは、実装部品側入出力端子301sと同時形成された端子であり、サイズなどは、実装部品側入出力端子301sと同一である。
このように構成した基板2に半導体IC3およびフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子203sと、半導体IC3の実装部品側入出力端子403sとが1対1で接続するとともに、基板側入出力端子203sとフレキシブル配線基板4の実装部品側入出力端子403sとが1対1で接続する。また、第1検査端子203c、203d、203g、203hと、第2検査端子403c、403d、403g、403hとが1対1で接続するとともに、第3検査端子201g、201hと第4検査端子301g、301hとが1対1で接続する。このため、第1組目の第1検査端子203g、203hは、第3検査端子201g、第4検査端子301g、短絡部305、第4検査端子301h、第3検査端子201hを介して導電接続し、フレキシブル配線基板4からみたとき基板2の側で短絡した状態にある。また、第2組目の第1検査端子203c、203dは、基板2に形成された短絡部206により、基板2の側で短絡した状態にある。
図4(d)、(e)に示すように、フレキシブル配線基板4には、各種電気素子や半導体IC3が実装されており、これらの電子部品によって、2つの第2検査端子403g、403hの端子間抵抗、および2つの第2検査端子403c、403dの端子間抵抗を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、基板2、フレキシブル配線基板4および半導体IC3での動作条件を補正する補正指令部92と、電源生成部93とが構成されている。その他の構成は、実施の形態4と同様であるため、説明を省略する。
このように構成した場合も、第2検査端子403g、403hの端子間抵抗の検出結果に基づいて、基板2と半導体IC3との間での基板側入出力端子201sと実装部品側入出力端子301sとの接続状態、および基板2とフレキシブル配線基板2との間での基板側入出力端子203sと実装部品側入出力端子403sとの接続状態を一括して監視することができる。また、第2検査端子403c、403dの端子間抵抗の検出結果に基づいて、基板2とフレキシブル配線基板3との間での基板側入出力端子203sと実装部品側入出力端子403sとの接続状態を監視することができる。さらに、第2検査端子403g、403hの端子間抵抗の検出結果と、第2検査端子403c、403dの端子間抵抗の検出結果との差に基づいて、基板2と半導体IC3との間での基板側入出力端子201sと実装部品側入出力端子301sとの接続状態を監視することができる。
[電気光学装置への適用例1]
(全体構成)
図5は、本発明に係る実装構造体を備えた電気光学装置(液晶装置)において、第1基板(素子基板/電気光学装置用基板)の電気的な構成を示す等価回路図である。図6(a)、(b)は各々、図5に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのI−I′断面図である。
(全体構成)
図5は、本発明に係る実装構造体を備えた電気光学装置(液晶装置)において、第1基板(素子基板/電気光学装置用基板)の電気的な構成を示す等価回路図である。図6(a)、(b)は各々、図5に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのI−I′断面図である。
図5に示すように、本形態の電気光学装置100は液晶装置であり、後述する第1基板10(素子基板/電気光学装置用基板)において、画素領域10bには複数の画素100aがマトリクス状に形成されている。複数の画素100aの各々には、画素電極109、および画素電極109を制御するための画素スイッチング用の薄膜トランジスタ30a(画素トランジスタ)が形成されており、かかる薄膜トランジスタ30aは、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン層を能動層として備えている。
第1基板10には、画素領域10bの外側に、データ線駆動回路および走査線駆動回路などを内蔵した駆動用ICとしての半導体IC3が実装されているとともに、第1基板10の端部にはフレキシブル配線基板4が実装されている。
第1基板10において、半導体IC3のデータ線駆動回路からはデータ線106aが延在しており、かかるデータ線106aは、薄膜トランジスタ30aのソースに電気的に接続されている。データ線駆動回路は、データ線106aに画像信号を線順次で供給する。半導体IC3の走査線駆動回路からは走査線103aが延在しており、かかる走査線103aは、薄膜トランジスタ30aのゲートに電気的に接続されている。走査線駆動回路は、走査線103aに走査信号を線順次で供給する。薄膜トランジスタ30aのドレインには画素電極109が電気的に接続されている。かかる電気光学装置100では、薄膜トランジスタ30aを一定期間だけそのオン状態とすることにより、データ線106aから供給される画像信号を各画素100aの液晶容量50aに所定のタイミングで書き込む。液晶容量50aに書き込まれた所定レベルの画像信号は、第1基板10に形成された画素電極109と、後述する対向基板の共通電極との間で一定期間保持される。共通電極には共通電位Vcomが印加されている。
画素電極109と共通電極との間には保持容量160が形成されており、画素電極109の電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置100が実現される。本形態では、保持容量160を構成するにあたって、走査線103aと並行するように容量線103bが形成されているが、前段の走査線103aとの間に保持容量160が形成される場合もある。
図6(a)、(b)において、電気光学装置100は、具体的には、素子基板としての第1基板10の上にシール部90が矩形枠状に設けられており、シール部90によって、対向基板としての第2基板20と、第1基板10とが貼り合わされている。第2基板20とシール部90とは略同一の輪郭を備えており、シール部90で囲まれた領域内に液晶層50が保持されている。液晶層50は、例えば一種または数種のネマティック液晶を混合したものなどからなる。また、シール部90は一部が途切れており、かかる途切れ部分を利用して、シール部90で囲まれた領域内に液晶が充填された後、途切れ部分は封止材107で塞がれる。
第1基板10は、第2基板20より大きく、第2基板20の基板縁から張り出す張り出し領域11を備えている。かかる張り出し領域11には、データ線駆動回路および走査線駆動回路を内蔵する半導体IC3が実装されているとともに、第1基板10と外部回路との電気的な接続を行なうフレキシブル配線基板4が実装されている。
第1基板10には、画素電極109がマトリクス状に形成されている。これに対して、第2基板20には、シール部90の内側領域に遮光性材料からなる額縁23bが形成され、その内側が画像表示領域10aとされている。第2基板20には共通電極21などが形成されている。シール部90の角部分には第1基板10と第2基板20との間で電気的な接続を行なうための基板間導通部190が配置されており、共通電極21には、基板間導通部190を介して第1基板10の側から共通電位Vcomが供給される。なお、フリンジフィールドスイッチング(FFS(Fringe Field Switching))モードの液晶装置の場合、共通電極は、画素電極109と同様、第1基板10上に形成される。
このように構成した電気光学装置100において、画像表示領域10aは、図5を参照して説明した画素領域10bと重なる領域であるが、画素領域10bの外周に沿って、表示に直接寄与しないダミーの画素が形成される場合があり、この場合、画素領域10bのうち、ダミーの画素を除いた領域によって画像表示領域10aが構成される。
かかる電気光学装置100では、第1基板10、半導体IC3およびフレキシブル配線基板4によって実装構造体1が構成されており、第1基板10は、図1〜図4を参照して説明した基板2に相当する。
かかる実装構造体1においては、第1基板10に半導体IC3およびフレキシブル配線基板4が実装されていることから、図4を参照して説明した実施の形態4の構成を適用することができる。例えば、図4(b)、(c)を参照して説明した構成を採用した場合、第1基板10の上面には、半導体IC3が実装される領域に、2つの第1検査端子201e、201fからなる第1組目の第1検査端子対と、2つの第1検査端子201c、201dからなる第2組目の第1検査端子対が形成される。また、基板2の上面において、フレキシブル配線基板4が実装される領域には、2つの第3検査端子203e、203fからなる第3検査端子対が形成され、2つの第3検査端子203e、203fは各々基板2上において、第1組目の第1検査端子201e、201fに接続される。さらに、基板2の上面には、第2組目の第1検査端子201c、201dを基板2上で短絡させる短絡部205が形成される。
半導体IC3の下面には、2つの第2検査端子301e、301fからなる第1組目の第2検査端子対と、2つの第2検査端子301c、301dからなる第2組目の第2検査端子対が形成される。フレキシブル配線基板4の下面には、2つの第4検査端子403e、403fからなる第4検査端子対と、第4検査端子403e、403fを短絡させる短絡部405とが形成される。
そして、第1基板10に半導体IC3およびフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子201sと、半導体IC3の実装部品側入出力端子301sとが1対1で接続するとともに、基板側入出力端子203sとフレキシブル配線基板4の実装部品側入出力端子403sとが1対1で接続する。また、第1検査端子201c、201d、201e、201fと、第2検査端子301c、301d、301e、301fとが1対1で接続するとともに、第3検査端子203e、203fと第4検査端子403e、403fとが1対1で接続する。このため、2組の第1検査端子対のうち、第1組目の第1検査端子201e、201fは、第3検査端子203e、第4検査端子403e、短絡部405、第4検査端子403f、第3検査端子203fを介して導電接続し、半導体IC3からみると、第1基板10の側で短絡した状態にある。また、第2組目の第1検査端子201c、201dは、第1基板10に形成された短絡部205により、第1基板10の側で短絡した状態にある。
また、半導体IC3には、図4(b)、(c)に示すように、2組の第2検査端子301c、301d、301e、301fの端子間抵抗を各組毎に検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成される。
このように構成した実装構造体1においては、例えば、第1組目の第2検査端子301e、301fの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部93で生成する定電位、例えば、共通電位Vcomの電圧値を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
なお、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部をフレキシブル配線基板4の側に構成してもよい。また、電気光学装置100に対しては、図4(d)、(e)を参照して説明した構成や、実施の形態1乃至3に係る構成を適用してもよい。
[電気光学装置への適用例2]
図7は、本発明に係る実装構造体を備えた別の電気光学装置(液晶装置)において、第1基板(素子基板/電気光学装置用基板)の電気的な構成を示す等価回路図である。図8(a)、(b)は各々、図7に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。なお、本例の電気光学装置の構成は、図5および図6を参照して説明した例と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図7は、本発明に係る実装構造体を備えた別の電気光学装置(液晶装置)において、第1基板(素子基板/電気光学装置用基板)の電気的な構成を示す等価回路図である。図8(a)、(b)は各々、図7に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。なお、本例の電気光学装置の構成は、図5および図6を参照して説明した例と同様であるため、共通する部分には同一の符号を付して図示し、それらの詳細な説明を省略する。
図7および図8に示すように、本形態の電気光学装置100も液晶装置であり、素子基板としての第1基板10と、対向基板としての第2基板20との間に液晶層50が保持されている。かかる構成の電気光学装置100でも、共通電極21には共通電位Vcomが印加されている。本形態において、薄膜トランジスタ30aは、ポリシリコン膜あるいは単結晶シリコン層を能動層として備えている。このため、本形態の電気光学装置100では、薄膜トランジスタ30aと同時形成された薄膜トランジスタなどを用いてデータ線駆動回路101および走査線駆動回路104が構成されている。このため、本形態では、第1基板10とフレキシブル配線基板4とによって実装構造体1が構成されている。
このため、本形態の実装構造体1においては、図2を参照して説明した実施の形態2の構成を適用することができる。例えば、図2(d)、(e)を参照して説明した構成を採用した場合、第1基板10の上面には、2つの第1検査端子203c、203d(第1検査端子対)と、第1検査端子203c、203dを短絡させる短絡部206とが形成される。また、フレキシブル配線基板4の下面には、2つの第2検査端子403c、403d(第2検査端子対)が形成される。このように構成した基板2にフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子203sと実装部品側入出力端子403sとが1対1で接続し、第1検査端子203c、203dと第2検査端子403c、403dとが1対1で接続する。
また、フレキシブル配線基板4の側には、図2(d)、(e)に示すように、第2検査端子403c、403dの端子間抵抗を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成される。
このように構成した実装構造体1においては、第2検査端子403c、403dの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部93で生成する定電位、例えば、共通電位Vcomの電圧値を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
なお、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部を第1基板10の側に構成してもよい。また、電気光学装置100に対しては、図2(a)、(b)を参照して説明した構成を適用してもよい。
[電気光学装置への適用例3]
以下、本発明を有機エレクトロルミネッセンス装置に適用した例を説明する。なお、以下の説明では、図5〜図8を参照して説明した電気光学装置との対応がわかりやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
以下、本発明を有機エレクトロルミネッセンス装置に適用した例を説明する。なお、以下の説明では、図5〜図8を参照して説明した電気光学装置との対応がわかりやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
図9は、本発明に係る実装構造体を備えた電気光学装置(有機エレクトロルミネッセンス装置)の電気的構成を示すブロック図である。図10(a)、(b)は各々、図9に示す電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのJ−J′断面図である。
図9に示す電気光学装置100は、有機エレクトロルミネッセンス装置であり、第1基板10上には、複数の走査線103aと、走査線103aに対して交差する方向に延びる複数のデータ線106aと、走査線103aに対して並列して延在する複数の電源線103eとを有している。また、第1基板10において、矩形形状の画素領域10bには複数の画素100aがマトリクス状に配列されている。データ線106aにはデータ線駆動回路101が接続され、走査線103aには走査線駆動回路104が接続されている。画素領域10bの各々には、走査線103aを介して走査信号がゲート電極に供給されるスイッチング用の薄膜トランジスタ30bと、このスイッチング用の薄膜トランジスタ30bを介してデータ線106aから供給される画素信号を保持する保持容量70と、保持容量70によって保持された画素信号がゲート電極に供給される駆動用の薄膜トランジスタ30cとが形成されている。
薄膜トランジスタ30cには、画素電極109(陽極層)が電気的に接続されており、薄膜トランジスタ30cがオン状態になったとき、画素電極109には、電源線103eから駆動電流が流れ込む。画素電極109と陰極層との間には、有機機能層が挟まれた有機エレクトロルミネッセンス素子80が構成されている。陰極層および電源線103eには、定電位が印加されている。
かかる構成によれば、走査線103aが駆動されてスイッチング用の薄膜トランジスタ30bがオンになると、そのときのデータ線106aの電位が保持容量70に保持され、保持容量70が保持する電荷に応じて、駆動用の薄膜トランジスタ30cのオン・オフ状態が決まる。そして、駆動用の薄膜トランジスタ30cのチャネルを介して、電源線103eから画素電極109に電流が流れ、さらに有機機能層を介して対極層に電流が流れる。その結果、有機エレクトロルミネッセンス素子80は、これを流れる電流量に応じて発光する。
なお、図9に示す構成では、電源線103eは走査線103aと並列していたが、電源線103eがデータ線106aに並列している構成を採用してもよい。また、図9に示す構成では、電源線103eを利用して保持容量70を構成していたが、電源線103eとは別に容量線を形成し、かかる容量線によって保持容量70を構成してもよい。
図10(a)、(b)において、本形態の電気光学装置100では、素子基板としての第1基板10と、封止基板としての第2基板20とがシール部90によって貼り合わされており、第1基板10と第2基板との間は、窒素雰囲気あるいは充填材が保持された構造になっている。第1基板10において、シール部90の外側の領域には、薄膜トランジスタ30b、30cと同時形成された薄膜トランジスタなどによって、データ線駆動回路101、および走査線駆動回路104が形成されているとともに、第1基板10には、フレキシブル配線基板4が接続されている。また、第1基板10には、画素電極(陽極)、有機機能層および陰極がこの順に積層された有機エレクトロルミネッセンス素子80がマトリクス状に形成されている。
このように構成した電気光学装置100においては、第1基板10とフレキシブル配線基板4とによって実装構造体1が構成されている。このため、本形態の実装構造体1においては、図2を参照して説明した実施の形態2の構成を適用することができる。例えば、図2(d)、(e)を参照して説明した構成を採用した場合、第1基板10の上面には、2つの第1検査端子203c、203d(第1検査端子対)と、第1検査端子203c、203dを短絡させる短絡部206とが形成される。また、フレキシブル配線基板4の下面には、2つの第2検査端子403c、403d(第2検査端子対)が形成される。このように構成した基板2にフレキシブル配線基板4を、例えば、異方性導電膜で実装すると、基板側入出力端子203sと実装部品側入出力端子403sとが1対1で接続し、第1検査端子203c、203dと第2検査端子403c、403dとが1対1で接続する。
また、フレキシブル配線基板4の側には、図2(d)、(e)に示すように、第2検査端子403c、403dの端子間抵抗を検出する端子間抵抗検出部91と、端子間抵抗検出部91での検出結果に基づいて、電源生成部93に対して、生成する定電位の電圧値を補正するように指令する補正指令部92とが構成される。
このように構成した実装構造体1においては、第2検査端子403c、403dの端子間抵抗を検出した結果、端子間抵抗が増大している場合には、電源生成部93で生成する定電位を補正するため、端子間抵抗が増大した場合でも、品位の高い画像を常に表示することができる。
なお、端子間抵抗検出部91、補正指令部92、および電源生成部93の一部あるいは全部を第1基板10の側に構成してもよい。また、電気光学装置100に対しては、図2(a)、(b)を参照して説明した構成を適用してもよい。
[他の実施の形態]
上記形態では、本発明を適用した実装構造体1を電気光学装置に適用した例を説明したが、本発明を適用した実装構造体1については、複数の画素の各々に受光素子を備えた撮像装置や、タッチパネルなどに用いてもよい。
上記形態では、本発明を適用した実装構造体1を電気光学装置に適用した例を説明したが、本発明を適用した実装構造体1については、複数の画素の各々に受光素子を備えた撮像装置や、タッチパネルなどに用いてもよい。
[電子機器への搭載例]
次に、図11を参照して、上述した電気光学装置100を適用した電子機器について説明する。図11は、本発明に係る電気光学装置を用いた電子機器の説明図である。
次に、図11を参照して、上述した電気光学装置100を適用した電子機器について説明する。図11は、本発明に係る電気光学装置を用いた電子機器の説明図である。
図11(a)に、電気光学装置100を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置100と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。図11(b)に、電気光学装置100を備えた携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての電気光学装置100を備える。スクロールボタン3002を操作することによって、電気光学装置100に表示される画面がスクロールされる。図11(c)に、電気光学装置100を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001及び電源スイッチ4002、並びに表示ユニットとしての電気光学装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置100に表示される。なお、電気光学装置100が適用される電子機器としては、図11(a)〜(c)に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置100(液晶装置や有機エレクトロルミネッセンス装置)を用いることができる。
1・・実装構造体、2・・基板、3・・半導体IC、91・・端子間抵抗検出部、92・・補正指令部、93・・電源生成部、100・・電気光学装置、201a、b、203a、b、301c〜f、403c、d、g、h・・第2検査端子、201c〜f、203c、d、g、h、301a、b、403a、b・・第1検査端子、201s・・基板側入出力端子、203e、203f、201g、201h・・第3検査端子、205、206、305、405・・短絡部、301g、301h、403e、403f・・第4検査端子、301s、403s・・実装部品側入出力端子
Claims (12)
- 基板側入出力端子を備えた基板と、
該基板に実装され、前記基板側入出力端子に接続する実装部品側入出力端子を備えた実装部品と、
前記基板および前記実装部品の一方側において短絡した状態の第1検査端子対と、
前記基板および前記実装部品の他方側において前記第1検査端子対に接続された第2検査端子対と、
前記第2検査端子対の端子間抵抗を検出する端子間抵抗検出部と、
を有していることを特徴とする実装構造体。 - 前記端子間抵抗検出部は、予め設定されたタイミングで前記第2検査端子対の端子間抵抗を検出することを特徴とする請求項1に記載の実装構造体。
- さらに、前記端子間抵抗検出部での検出結果に基づいて、前記基板および前記実装部品のうちの一方側での動作条件を補正する補正指令部を有することを特徴とする請求項1または2に記載の実装構造体。
- さらに、前記基板および前記実装部品の少なくとも一方での動作に用いる1乃至複数の定電位を生成する電源回路を備え、
前記補正指令部は、前記端子間抵抗検出部での検出結果に基づいて、前記電源回路に対して前記1乃至複数の定電位の電圧値を変更するように指令することを特徴とする請求項3に記載の実装構造体。 - 前記基板は、前記第2検査端子対を備え、
前記実装部品は、前記第1検査端子対と、該第1検査端子対を短絡させる短絡部と、を備えていることを特徴とする請求項1乃至4の何れか一項に記載の実装構造体。 - 前記実装部品は、前記第2検査端子対を備え、
前記基板は、前記第1検査端子対と、該第1検査端子対を短絡させる短絡部と、を備えていることを特徴とする請求項1乃至4の何れか一項に記載の実装構造体。 - 前記実装部品として、各々が前記実装部品側入出力端子を備えた第1実装部品と第2実装部品とを有し、
前記第1実装部品は、前記第2検査端子対を備え、
前記基板は、前記第1検査端子対と、該第1検査端子対に接続された第3検査端子対と、を備え、
前記第2実装部品は、前記第3検査端子対に接続された第4検査端子対と、該第4検査端子対を短絡させる短絡部と、を備え、
前記第1検査端子対は、前記第4検査端子対および前記短絡部を介して短絡していることを特徴とする請求項1乃至4の何れか一項に記載の実装構造体。 - 前記基板は、前記第1検査端子対を複数組備え、
前記実装部品は、前記第2検査端子対を複数組備え、
前記第3検査端子対は、前記複数組の第1検査端子対のうち、一部の第1検査端子対に接続し、
前記基板は、前記複数組の第1検査端子対のうち、他の第1検査端子対を短絡させる短絡部を備えていることを特徴とする請求項7に記載の実装構造体。 - 前記実装部品は、フレキシブル配線基板あるいは半導体ICであることを特徴とする請求項1乃至8の何れか一項に記載の実装構造体。
- 請求項1乃至9の何れか一項に記載の実装構造体を備えた電気光学装置であって、
前記基板は、複数の画素の各々に画素電極が形成された電気光学装置用基板であることを特徴とする電気光学装置。 - 前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に液晶を保持していることを特徴とする請求項10に記載の電気光学装置。
- 請求項10または11に記載の電気光学装置を備えていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226728A JP2010060865A (ja) | 2008-09-04 | 2008-09-04 | 実装構造体、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226728A JP2010060865A (ja) | 2008-09-04 | 2008-09-04 | 実装構造体、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010060865A true JP2010060865A (ja) | 2010-03-18 |
Family
ID=42187731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008226728A Withdrawn JP2010060865A (ja) | 2008-09-04 | 2008-09-04 | 実装構造体、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010060865A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11313891B2 (en) | 2017-08-28 | 2022-04-26 | Samsung Display Co., Ltd. | Display device |
-
2008
- 2008-09-04 JP JP2008226728A patent/JP2010060865A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11313891B2 (en) | 2017-08-28 | 2022-04-26 | Samsung Display Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11257434B2 (en) | Method and device for compensating a display device and display apparatus | |
JP5319015B2 (ja) | アクティブマトリクス基板、表示装置、およびこれらの検査方法 | |
KR101919155B1 (ko) | 반도체 장치, 표시 장치 및 전자 기기 | |
KR100731400B1 (ko) | 전기 광학 장치, 전자 기기, 및 실장 구조체 | |
US11922838B2 (en) | Display panel and crack detection method therefor, and display device | |
JP2008046649A (ja) | 電気光学装置及び電子機器 | |
JP5899535B2 (ja) | El表示装置 | |
US9146432B2 (en) | Electro-optic device having an electrostatic protection circuit for protecting a gate driver and display device thereof | |
US10845659B2 (en) | Display substrate and display device | |
CN101539700A (zh) | 液晶显示装置 | |
US20060020656A1 (en) | Electro-optical device, electronic apparatus, and mounting structure | |
US7507997B2 (en) | Organic light-emitting display | |
JP4163611B2 (ja) | 液晶表示装置 | |
JP2005301239A (ja) | 表示装置及び表示装置用ガラス基板 | |
JP2002311451A (ja) | 電極駆動装置及び電子機器 | |
US7710382B2 (en) | Display device and driving apparatus thereof | |
KR102595180B1 (ko) | 표시장치 | |
JP2010060865A (ja) | 実装構造体、電気光学装置および電子機器 | |
JP2005070121A (ja) | 表示装置 | |
US20180129107A1 (en) | Display panel | |
KR102072962B1 (ko) | 표시장치 | |
JP2017223855A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
JP2020038636A (ja) | 表示装置 | |
JP4913991B2 (ja) | 実装構造体、電気光学装置、および電子機器 | |
JP5094087B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111206 |