KR102072962B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102072962B1
KR102072962B1 KR1020130112479A KR20130112479A KR102072962B1 KR 102072962 B1 KR102072962 B1 KR 102072962B1 KR 1020130112479 A KR1020130112479 A KR 1020130112479A KR 20130112479 A KR20130112479 A KR 20130112479A KR 102072962 B1 KR102072962 B1 KR 102072962B1
Authority
KR
South Korea
Prior art keywords
test
lines
line
output
input
Prior art date
Application number
KR1020130112479A
Other languages
English (en)
Other versions
KR20150033029A (ko
Inventor
송아정
김현우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130112479A priority Critical patent/KR102072962B1/ko
Publication of KR20150033029A publication Critical patent/KR20150033029A/ko
Application granted granted Critical
Publication of KR102072962B1 publication Critical patent/KR102072962B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시장치에 관한 것으로서, 특히, 패드부의 테스트부에 형성되어 있는 테스트 게이트 라인 중, 출력패드들과 연결되어 있는 테스트 입력라인들이 통과하는 영역에 대응되는 중첩부가, 상기 테스트 게이트 라인의 측면으로부터 돌출되어 있는, 표시장치를 제공하는 것을 기술적 과제로 한다. 이를 위해, 본 발명에 따른 표시장치는, 패널의 비표시영역에 형성되어 있으며, 드라이버IC의 입력단자들이 장착되는 입력패드들이 형성되어 있는 입력패드부; 상기 비표시영역에 형성되어 있으며, 상기 드라이버IC의 출력단자들이 장착되는 출력패드들이 형성되어 있는 출력패드부; 상기 패널의 표시영역에 형성되어 있으며, 상기 출력패드들과 연결되는 복수의 영상라인들로 형성되는 영상라인부; 및 상기 영상라인들의 불량여부 테스트를 위해, 상기 출력패드부와 연결되어 있는 테스트부를 포함하며, 상기 테스트부에 형성되어 있는 테스트 게이트 라인 중, 상기 출력패드들과 연결되어 있는 테스트 입력라인들이 통과하는 영역에 대응되는 중첩부는, 상기 테스트 입력라인들의 길이 방향을 따라, 상기 테스트 게이트 라인으로부터 돌출되어 있는 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로서, 특히, 드라이버IC와, 테스트 트랜지스터들이 형성되어 있는 패드부의 구조가 변경된 표시장치에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.
평판표시장치(이하, 간단히 '표시장치'라 함)들 중에서, 액정표시장치는 양산화 기술, 구동 수단의 용이성, 고화질의 구현이라는 장점으로 인하여 현재 가장 널리 상용화되고 있다.
표시장치들 중에서, 유기발광표시장치(Organic Light Emitting Display Device)는, 1ms 이하의 고속의 응답속도를 가지며, 소비 전력이 낮기 때문에, 차세대 표시장치로 주목받고 있다.
도 1은 종래의 표시장치에 적용되는 패드부의 일부분을 나타낸 예시도로서, 특히, 테스트 트랜지스터들이 형성되어 있는 테스트부 나타낸 예시도이다. 도 2는 도 1에 도시된 V-V'라인을 따라 절단된 단면을 나타낸 예시도이다.
표시장치를 구성하는 패널은, 영상이 표시되는 표시영역과, 영상이 표시되지 않는 비표시영역으로 구분될 수 있다.
상기 표시영역에는, 게이트 라인과 데이터 라인들이 교차하는 영역마다 픽셀들이 형성되어 있다. 상기 게이트 라인들과 상기 데이터 라인들을 총칭하여 영상라인들이라 한다.
상기 비표시영역 중, 상기 게이트 라인들 또는 상기 데이터 라인들 중 적어도 어느 하나를 구동하기 위한 드라이버IC가 장착되는 영역은 패드부라 한다.
상기 패드부는, 상기 드라이버IC의 입력단자들이 장착되는 입력패드들이 형성되어 있는 입력패드부, 상기 드라이버IC의 출력단자들이 장착되는 출력패드들이 형성되어 있는 출력패드부 및 상기 영상라인들의 불량여부 테스트를 위해, 상기 출력패드부와 연결되어 있는 테스트부(20)를 포함한다. 도 1에는 상기 테스트부(20) 중 테스트 박막트랜지스터(T)가 형성되어 있는 영역이 도시되어 있다.
즉, 상기 패널의 제조 후, 상기 드라이버IC가 상기 패드부에 장착되기 전에, 상기 표시영역에 형성되어 있는 상기 영상라인들이 정상적으로 구동되는지의 여부를 확인하기 위해, 상기 테스트부(20)를 통해 데이터 전압들이 상기 영상라인들로 공급된다.
상기 데이터 전압들을 상기 영상라인들로 공급하기 위해, 상기 테스트부(20)에는, 도 1에 도시된 바와 같이, 하나의 테스트 게이트 라인(11)을 이용하여 복수의 테스트 박막트랜지스터(T)들이 형성된다.
상기 테스트 박막트랜지스터(T)는, 상기 테스트 게이트 라인(11), 반도체층(12), 상기 출력패드와 연결되어 있는 테스트 입력라인(13) 및 상기 패드부에 형성되어 있는 테스트단자와 연결되어 있는 테스트 출력라인(14)을 포함한다.
여기서, 도 1에는 하나의 상기 테스트 게이트 라인(11)만이 형성되어 있으나, 상기 테스트부(20)에는 상기 테스트 게이트 라인(11)이 두 개 이상 형성될 수 있다. 이 경우, 상기 테스트 입력라인(13)들 중 일부의 테스트 입력라인은, 도 1에 도시된 상기 테스트 게이트 라인(11)에 형성되어 있는 상기 테스트 박막트랜지스터(T)에 연결되며, 나머지 테스트 입력라인들은 또 다른 테스트 게이트 라인에 형성되어 있는 테스트 박막트랜지스터와 연결된다.
따라서, 도 1에 도시된 상기 테스트 게이트 라인(11)에 형성되어 있는 상기 테스트 박막트랜지스터(T)들과 연결되지 않는 테스트 입력라인들(16)은, 도 1에 도시된 바와 같이, 상기 테스트 게이트 라인(11)을 통과하여, 미도시된 또 다른 테스트 게이트 라인(11)에 형성된 테스트 박막트랜지스터와 연결된다.
이 경우, 두 개의 상기 테스트 입력라인(13)들이 한 쌍을 이루어, 상기 테스트 게이트 라인(11)을 통과한다.
상기 테스트 박막트랜지스터(T)들 사이의 간격 및 상기 한 쌍의 테스트 입력라인들(16)의 간격은 매우 좁기 때문에, 상기 한 쌍의 테스트 입력라인들 간에는 쇼트(Short)가 발생될 수 있다.
즉, 도 1의 V-V'라인을 따라 절단된 단면을 나타낸 도 2에 도시된 바와 같이, 상기 한 쌍의 테스트 입력라인들(16)의 간격은 매우 좁기 때문에, 쇼트(Short)가 발생될 수 있다.
도 3은 종래의 표시장치에 적용되는 패드부의 또 다른 일부분을 나타낸 예시도로서, 특히, 패널의 표시영역에 형성되어 있는 영상라인들과, 상기 패드부에 형성되어 있는 출력패드들을 연결시키기 위한 연결라인들이 형성되어 있는 연결라인부를 나타낸 예시도이다.
상기한 바와 같이, 상기 표시영역에는, 상기 영상라인(30)들이 형성되어 있고, 상기 비표시영역 중, 상기 패드부에는, 상기 드라이버IC의 출력단자들이 장착되는 출력패드들이 형성되어 있는 출력패드부가 형성되어 있으며, 상기 영상라인(30)들과 상기 출력패드들은, 도 3에 도시된 바와 같은 연결라인부(A)에 형성되어 있는 연결라인(40)들을 통해 전기적으로 서로 연결되어 있다.
이 경우, 상기 영상라인들(30)은 상기 표시영역의 전면에 걸쳐 일정한 간격을 두고 형성되어 있다.
그러나, 상기 출력패드들은, 상기 영상라인(30)들 보다 밀착된 상태로 상기 패드부에 형성되어 있다.
따라서, 상기 연결라인(40)은, 도 3에 도시된 바와 같이, 직선으로부터 꺾여진 형태의 연결부(43)를 포함하고 있다.
한편, 상기 연결라인(40)들은 일반적으로 습식 식각(W/E: Wet Etch)을 이용하여 형성되고 있다. 즉, 포토(Photo) 공정이 완료된 기판 위에 형성된 금속막을, 산성 용액을 이용하여 부식시키는 공정에 의해, 상기 연결라인(40)들이 형성되고 있다.
이 경우, 도 3에 도시된 바와 같은, 상기 연결부(43)의 주변에는 상기 부식 공정 중, 상기 산성 용액이 뭉치는 현상이 발생되어, 상기 연결부(43)가 유실되는 현상이 발생되고 있다.
즉, 상기 영상라인(30)과 일직선으로 연결되는 제1직선부(41)와 상기 연결부(43)가 연결되는 제1절곡부(43a) 및 상기 출력패드와 일직선으로 연결되는 제2직선부(42)와 상기 연결부(43)가 연결되는 제2절곡부(43b)는, 다른 영역들에 비해, 경사 각도가 크며, 다른 영역들에 비해 인접된 라인들과의 간격이 좁기 때문에, 상기 부식 공정 중, 상기 제1절곡부(43a) 및 상기 제2절곡부(43b) 주변에 상기 산성 용액이 잔류하는 양 및 시간이 많아지게 된다.
또한, 상기 연결부(43)들 사이의 간격 역시, 상기 제1직선부(41)들 사이의 간격 및 상기 제2직선부(42)들 사이의 간격보다 좁기 때문에, 상기 부식 공정 중, 상기 연결부(43)들 사이에 상기 산성 용액이 잔류하는 양 및 시간이 많아지게 된다.
따라서, 상기 산성 용액에 의한 상기 연결부(43)의 식각량이 다른 영역들에 비해 많아지게 되며, 이로 인해, 상기 연결부(43)가 유실되는 불량이 발생되고 있다.
상기 연결부(43)의 유실은, 상기 드라이버IC와 상기 영상라인(30) 사이의 오픈(Open)을 의미하기 때문에, 상기 연결부(43)의 유실에 의해, 표시장치의 불량률이 증가되고 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 패드부의 테스트부에 형성되어 있는 테스트 게이트 라인 중, 출력패드들과 연결되어 있는 테스트 입력라인들이 통과하는 영역에 대응되는 중첩부가, 상기 테스트 게이트 라인의 측면으로부터 돌출되어 있는, 표시장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 영상라인과 일직선으로 연결되는 제1직선부, 출력패드와 일직선으로 연결되는 제2직선부 및 상기 제1직선부와 상기 제2직선부를 연결하는 연결부의 양쪽 측면에 보강메탈이 형성되어 있는, 표시장치를 제공하는 것을 또 다른 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 패널의 비표시영역에 형성되어 있으며, 드라이버IC의 입력단자들이 장착되는 입력패드들이 형성되어 있는 입력패드부; 상기 비표시영역에 형성되어 있으며, 상기 드라이버IC의 출력단자들이 장착되는 출력패드들이 형성되어 있는 출력패드부; 상기 패널의 표시영역에 형성되어 있으며, 상기 출력패드들과 연결되는 복수의 영상라인들로 형성되는 영상라인부; 및 상기 영상라인들의 불량여부 테스트를 위해, 상기 출력패드부와 연결되어 있는 테스트부를 포함하며, 상기 테스트부에 형성되어 있는 테스트 게이트 라인 중, 상기 출력패드들과 연결되어 있는 테스트 입력라인들이 통과하는 영역에 대응되는 중첩부는, 상기 테스트 입력라인들의 길이 방향을 따라, 상기 테스트 게이트 라인으로부터 돌출되어 있는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 또 다른 표시장치는, 패널의 비표시영역에 형성되어 있으며, 드라이버IC의 입력단자들이 장착되는 입력패드들이 형성되어 있는 입력패드부; 상기 비표시영역에 형성되어 있으며, 상기 드라이버IC의 출력단자들이 장착되는 출력패드들이 형성되어 있는 출력패드부; 및 상기 패널의 표시영역에 형성되어 있으며, 상기 출력패드들과 연결되는 복수의 영상라인들로 형성되는 영상라인부를 포함하고, 상기 비표시영역에는, 상기 영상라인들과 상기 출력패드들을 연결시키기 위한 연결라인들이 형성되어 있고, 상기 연결라인들 각각은, 상기 영상라인과 일직선으로 연결되는 제1직선부, 상기 출력패드와 일직선으로 연결되는 제2직선부 및 상기 제1직선부와 상기 제2직선부를 연결하는 연결부를 포함하며, 상기 연결부의 양쪽 측면에는 보강메탈이 형성되어 있는 것을 특징으로 한다.
본 발명에 의하면, 패드부의 테스트부에 형성되어 있는 테스트 게이트 라인을 통과하는, 인접된 두 개의 테스트 입력라인들의 쇼트(Short)가 방지될 수 있다.
또한, 본 발명에 의하면 영상라인과 출력패드를 연결하는 연결라인의 오픈(Open)이 방지될 수 있다.
따라서, 본 발명에 의하면, 표시장치의 불량률이 감소될 수 있다.
도 1은 종래의 표시장치에 적용되는 패드부의 일부분을 나타낸 예시도.
도 2는 도 1에 도시된 V-V'라인을 따라 절단된 단면을 나타낸 예시도.
도 3은 종래의 표시장치에 적용되는 패드부의 또 다른 일부분을 나타낸 예시도.
도 4는 본 발명에 따른 표시장치에 적용되는 패널의 표시영역 일부 및 비표시영역 중 패드부를 나타낸 예시도.
도 5는 본 발명의 제1실시예에 따른 표시장치에 적용되는 패드부 중 테스트부의 일부분을 나타낸 예시도.
도 6은 도 5에 도시된 E-E'라인을 따라 절단된 단면을 나타낸 예시도.
도 7은 본 발명의 제2실시예에 따른 표시장치에 적용되는 패드부 중 영상라인들과 출력패드들을 연결시키는 연결라인들을 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 4는 본 발명에 따른 표시장치에 적용되는 패널의 표시영역 일부 및 비표시영역 중 패드부를 나타낸 예시도이다.
본 발명에 따른 표시장치는, 표시영역(X)에 형성되어 있는 데이터 라인들 및 게이트 라인들의 교차 영역마다 픽셀이 형성되어 있는 패널(100) 및 비표시영역(Z) 중 패드부(Y)에 장착되어 상기 패널(100)을 구동하기 위한 드라이버IC(미도시)를 포함한다. 도 4에는 상기 드라이버IC가 도시되어 있지 않다. 상기 드라이버IC는, 도 4에 도시되어 있는 입력패드(IP)들로 형성되는 입력패드부와, 출력패드(OP)들로 형성되는 출력패드부에 장착된다. 도 4에서, C로 표시되어 있는 영역은 상기 드라이버IC가 장착되는 영역을 의미한다.
첫째, 상기 드라이버IC를 상세히 설명하면 다음과 같다.
상기 드라이버IC는, 상기 패널(100)에 형성되어 있는 데이터 라인들로 데이터 전압을 출력하며, 상기 게이트 라인들로 스켄펄스를 출력하기 위한 것으로서, 집적회로(IC)로 형성되어, 상기 패널(100)의 비표시영역 중 상기 패드부(Y)에 장착될 수 있다. 상기 드라이버IC는, 데이터 드라이버, 게이트 드라이버 및 타이밍 컨트롤러 중 적어도 어느 하나를 포함할 수 있다.
우선, 상기 데이터 드라이버는, 상기 타이밍 컨트롤러로부터 전송되어온 디지털 영상데이터를 데이터 전압으로 변환하여 상기 게이트 라인에 스캔펄스가 공급되는 1수평기간마다 1수평라인분의 상기 데이터 전압을 상기 데이터 라인들에 공급한다.
즉, 상기 데이터 드라이버는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터 전압으로 변환시킨 후 상기 데이터 라인으로 출력시킨다. 이를 위해, 상기 데이터 드라이버는, 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함하고 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 정극성 또는 부극성의 데이터 전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러로부터 전송되어온 극성제어신호(POL)에 따라, 상기 영상데이터들을 정극성 또는 부극성의 데이터전압으로 변환하여 상기 데이터라인들로 출력한다. 이 경우, 상기 감마전압 발생부는 상기 입력전압(Vdd)을 이용하여 상기 영상데이터를 상기 데이터전압으로 변환시킨다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 정극성 또는 부극성의 데이터전압을, 상기 타이밍 컨트롤러로부터 전송되어온 소스출력인에이블신호(SOE)에 따라, 상기 패널의 데이터라인들(DL1 to DLd)로 출력한다.
다음, 상기 타이밍 컨트롤러는, 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 드라이버의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 데이터 드라이버로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러는, 상기 외부 시스템으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부를 포함한다.
즉, 상기 타이밍 컨트롤러는, 상기 외부 시스템으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 데이터 드라이버로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 데이터 드라이버를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 드라이버를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 데이터 드라이버와 상기 게이트 드라이버로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부(420)에서 실행될 수 있다.
상기 제어신호 생성부에서 발생되는 게이트 제어신호(GCS)들로는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 게이트 스타트신호(VST), 게이트 클럭(GCLK) 등이 있다.
상기 제어신호 생성부에서 발생되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
마지막으로, 상기 게이트 드라이버는, 상기 타이밍 컨트롤러에서 생성된 게이트 제어신호(GCS)들을 이용하여, 상기 게이트라인들(GL1 내지 GLg) 각각에 순차적으로 스캔펄스를 공급한다.
여기서, 상기 스캔펄스는 상기 게이트 라인들에 연결되어 있는 스위칭용 박막트랜지스터들을 턴온시킬 수 있는 전압을 가지고 있다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 스캔펄스와 상기 게이트오프신호를 총칭하여 스캔신호라 한다.
상기 박막트랜지스터가 N타입인 경우, 상기 스캔펄스는 하이레벨의 전압을 가지며, 상기 게이트오프신호는 로우레벨의 전압을 갖는다. 상기 박막트랜지스터가 P타입인 경우, 상기 스캔펄스는 로우레벨의 전압을 가지며, 상기 게이트오프신호는 하이레벨의 전압을 갖는다.
둘째, 상기 패널(100)의 전체적인 구성을 설명하면 다음과 같다.
상기 패널(100)은 대향 합착된 제1기판 및 제2기판을 포함한다.
우선, 상기 제1기판은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차에 의해 정의되는 픽셀들로 형성되는 표시영역(X) 및 상기 표시영역(X)의 주변에 마련된 비표시영역(Z)을 포함한다.
상기 드라이버IC는 상기 비표시영역(Z) 중 특히 패드부(Y)에 형성되어 있는, 입력패드부와 출력패드부에 의해 정의되는 영역(C)에 장착된다. 상기 C영역은, 간단히 드라이버IC 장착영역이라 한다.
상기 복수의 픽셀들 각각은, 인접되어 있는 게이트 라인으로부터 공급되는 스캔펄스와, 인접되어 있는 데이터 라인으로부터 공급되는 데이터 전압에 따라 영상을 표시한다. 상기 픽셀은 적어도 하나의 박막트랜지스터를 포함하여 구성될 수 있다.
상기 패널(100)이 액정패널인 경우, 상기 픽셀은, 상기 데이터 전압에 따라 액정의 광투과율을 제어하여 영상을 표시할 수 있다. 상기 패널(100)이 유기발광패널인 경우, 상기 픽셀은, 상기 데이터 전압에 따른 전류에 비례하여 발광함으로써 영상을 표시할 수 있다. 상기한 바와 같은 기능을 수행하는 픽셀들 이외에도, 상기 픽셀은, 상기 패널(100)의 종류에 따라 다양한 형태로 형성될 수 있다.
다음, 상기 제2기판은, 상기 제1기판 중, 상기 비표시영역(Z)의 일부를 제외한 전체를 덮는다. 상기 패널(100)이 액정패널인 경우, 상기 제2기판에는 컬러 필터층이 형성될 수 있다. 상기 패널(100)이 유기발광패널인 경우, 상기 제2기판은 상기 제1기판을 밀봉시키는 봉지기판(인캡)의 기능을 수행할 수도 있다. 상기 제2기판 역시, 상기 패널(100)의 종류에 따라 다양한 형태로 형성될 수 있다.
마지막으로, 상기 제1기판에는, 상기 데이터 라인들과 상기 게이트 라인들이 교차하는 영역마다 픽셀들이 형성되어 있다.
상기 픽셀들 각각에 형성되어 있는 박막트랜지스터(TFT)는, 상기 게이트 라인으로부터 공급되는 상기 스캔펄스에 의해 턴온되어, 상기 데이터 라인으로부터 공급된 데이터 전압을 상기 픽셀에 형성되어 있는 픽셀전극으로 공급하거나, 또는 상기 픽셀에 형성되어 있는 유기발광다이오드를 발광시킨다.
즉, 상기 패널(100)은 상기 게이트 라인을 통해 공급되는 상기 스캔펄스와, 상기 데이터 라인을 통해 공급되는 상기 데이터 전압에 의해, 영상을 표시하는 것으로서, 다양한 형태로 형성될 수 있다. 또한, 본 발명에 따른 표시장치는 상기 패널(100)의 종류에 따라, 액정표시장치가 될 수도 있고, 유기발광표시장치가 될 수도 있고, 전기영동표시장치(EPD)가 될 수도 있다.
셋째, 상기 패드부(Y)의 구성을 설명하면 다음과 같다.
상기한 바와 같이, 상기 표시영역(X)에는, 게이트 라인과 데이터 라인들이 교차하는 영역마다 픽셀들이 형성되어 있다. 상기 게이트 라인들과 상기 데이터 라인들을 총칭하여 영상라인(110)들이라 한다. 즉, 도 4의 표시영역(X)에 형성되어 있는 상기 영상라인(110)들은, 게이트 라인들일 수도 있으며, 데이터 라인들일 수도 있다. 그러나, 이하에서는, 설명의 편의상, 상기 영상라인(110)들이 데이터 라인인 경우를 일예로 하여 본 발명이 설명된다.
상기 비표시영역 중, 상기 게이트 라인들 또는 상기 데이터 라인들 중 적어도 어느 하나를 구동하기 위한 드라이버IC가 장착되는 영역은 패드부(Y)라 한다.
상기 패드부(Y)는, 상기 드라이버IC의 입력단자들이 장착되는 입력패드(IP)들이 형성되어 있는 입력패드부, 상기 드라이버IC의 출력단자들이 장착되는 출력패드(OP)들이 형성되어 있는 출력패드부, 상기 영상라인(110)들의 불량여부 테스트를 위해, 상기 출력패드(OP)들과 연결되어 있는 테스트부(B) 및 기판이 장착되며, 상기 입력패드(IP)들과 연결되어 있는 기판패드(BP)들이 형성되어 있는 기판패드부를 포함한다.
상기한 바와 같이 상기 패드부(Y)에는 상기 드라이버IC가 장착되며, 상기 드라이버IC로 각종 제어신호들을 전송하기 위한 구성들이 형성되어 있는 기판이 장착된다. 상기 기판으로는 일반적으로 플렉서블 인쇄회로기판(FPCB)이 이용된다.
상기 드라이버IC는 상기 비표시영역(Z) 중 특히 상기 패드부(Y)에 형성되어 있는, 입력패드부와 출력패드부에 의해 정의되는 드라이버IC 장착영역(C)에 장착된다.
상기 입력패드부는, 복수의 입력패드(IP)들을 포함한다.
상기 입력패드(IP)들은, 상기 기판이 장착되는 기판패드(BP)들과 연결되어 있다. 즉, 상기 기판으로부터 전송되어온 신호들은 상기 기판패드(BP)들과, 상기 입력패드(IP)들을 통해 상기 드라이버IC로 입력된다.
상기 출력패드부는, 복수의 출력패드(OP)들을 포함한다.
상기 기판으로부터 전송되어온 신호들은, 상기 기판패드(BP)들과, 상기 입력패드(IP)들을 통해 상기 드라이버IC로 입력되며, 상기 드라이버IC로 입력된 신호들은, 상기 출력패드(OP)들을 통해 상기 표시영역에 형성되어 있는 데이터 라인들 또는 상기 게이트 라인들로 전송된다.
즉, 상기 패드부(Y)가 형성되어 있는 상기 패널(100)이 제조되면, 상기 기판패드(BP)들에 기판이 장착되며, 상기 드라이버IC 장착영역(C)에 상기 드라이버IC가 장착되므로써, 액정표시장치가 제조된다.
한편, 상기 패널(100)의 제조 후, 상기 드라이버IC가 상기 패드부(Y)에 장착되기 전에, 상기 표시영역(X)에 형성되어 있는 상기 영상라인(110)들 및 상기 픽셀들이 정상적으로 구동되는지의 여부를 확인하기 위해, 상기 테스트부(B)를 통해 데이터 전압들이 상기 영상라인(110)들로 공급된다. 상기 데이터 전압들에 의해, 상기 표시영역에서 영상이 표시되며, 상기 표시영역에서 표시되는 영상을 모니터링하여, 상기 패널(100)의 정상 동작 여부가 판단된다.
상기 데이터 전압들을 상기 영상라인들로 공급하기 위해, 상기 테스트부(B)에는, 적어도 하나 이상의 테스트 게이트 라인을 이용하여 복수의 테스트 박막트랜지스터(T)들이 형성된다.
상기 패드부(Y)의 세부 구성은, 이하에서, 도 5 내지 도 7을 참조하여 상세히 설명된다.
도 5는 본 발명의 제1실시예에 따른 표시장치에 적용되는 패드부 중 테스트부의 일부분을 나타낸 예시도이다. 즉, 도 5는, 도 4에 도시된 D영역을 확대시켜 나타낸 예시도이다. 도 6은 도 5에 도시된 E-E'라인을 따라 절단된 단면을 나타낸 예시도이다.
본 발명의 제1실실예에 따른 표시장치는, 도 4 및 도 5에 도시된 바와 같이, 상기 패널(100)의 비표시영역(Z)에 형성되어 있으며, 상기 드라이버IC의 입력단자들이 장착되는 상기 입력패드(IP)들이 형성되어 있는 입력패드부, 상기 비표시영역(Z)에 형성되어 있으며, 상기 드라이버IC의 출력단자들이 장착되는 출력패드(OP)들이 형성되어 있는 출력패드부, 상기 패널(100)의 상기 표시영역(X)에 형성되어 있으며, 상기 출력패드(OP)들과 연결되는 복수의 영상라인(110)들로 형성되는 영상라인부 및 상기 영상라인(110)들의 불량여부 테스트를 위해, 상기 출력패드부와 연결되어 있는 테스트부(B)를 포함하며, 상기 테스트부(B)에 형성되어 있는 테스트 게이트 라인(211) 중, 상기 출력패드(OP)들과 연결되어 있는 테스트 입력라인(213)들이 통과하는 영역에 대응되는 중첩부(217)는, 상기 테스트 입력라인(213)들의 길이 방향을 따라, 상기 테스트 게이트 라인(211)으로부터 돌출되어 있다
첫째, 상기 테스트 박막트랜지스터(T)는, 도 5에 도시된 바와 같이, 상기 패널(100)을 형성하는 베이스 기판(210), 상기 베이스 기판(210) 상에 형성되는 상기 테스트 게이트 라인(211), 상기 테스트 게이트 라인(211) 상에 형성되어 상기 테스 게이트 라인(211)을 커버하는 게이트 절연막(219), 상기 게이트 절연막(219) 상에 형성되는 반도체층(212), 상기 출력패드(OP)와 연결되어 있는 상기 테스트 입력라인(213) 및 상기 패드부(Y)에 형성되어 있는 테스트단자와 연결되어 있는 테스트 출력라인(214)을 포함한다.
상기 반도체층(212)에는, 상기 테스트단자와 연결되어 있는 테스트 출력라인(214)과, 상기 출력패드(OP)와 연결되어 있는 테스트 입력라인(IP)이 형성되어 있다. 상기 테스트 출력라인(214)이 상기 테스트단자에 반드시 연결되어야 하는 것은 아니다. 즉, 상기 테스트 출력라인(214)은, 상기 테스트 박막트랜지스터(T)의 구동에 필요한 다양한 종류의 외부단자(TT)에 연결될 수 있다. 여기서, 외부단자(TT)란, 도 4에 도시된 바와 같이, 상기 테스트부(B)로 각종 신호들을 공급하기 위해 상기 패드부(Y)에 형성된 단자(Terminal)를 의미하는 것으로서, 상기 외부단자에는 다양한 종류의 검사장비들이 연결될 수 있다.
상기 테스트 입력라인(213) 및 상기 테스트 출력라인(214)은, 상기 테스트 박막트랜지스터(T)의 소스 전극 및 드레인 전극에 대응될 수 있다.
또한, 도 5에는 하나의 상기 테스트 게이트 라인(211)만이 형성되어 있으나, 상기 테스트부(B)에는 상기 테스트 게이트 라인(211)이 두 개 이상 형성될 수 있다. 이 경우, 상기 테스트 입력라인(213)들 중 일부의 테스트 입력라인은, 도 5에 도시된 상기 테스트 게이트 라인(211)에 형성되어 있는 상기 테스트 박막트랜지스터(T)에 연결되며, 나머지 테스트 입력라인들은 또 다른 테스트 게이트 라인에 형성되어 있는 테스트 박막트랜지스터와 연결된다.
따라서, 도 1에 도시된 상기 테스트 게이트 라인(211)에 형성되어 있는 상기 테스트 박막트랜지스터(T)들과 연결되지 않는 테스트 입력라인들(216)은, 도 5에 도시된 바와 같이, 상기 테스트 게이트 라인(211)을 통과하여, 미도시된 또 다른 테스트 게이트 라인에 형성된 테스트 박막트랜지스터와 연결된다.
이 경우, 두 개의 상기 테스트 입력라인(213)들이 한 쌍(216)을 이루어, 상기 테스트 게이트 라인(211)을 통과한다. 상기 한 쌍의 테스트 입력라인(213)들은, 상기 중첩부(217)에 대응되는 영역에 형성된다.
둘째, 상기 중첩부(217)는, 상기 테스트 게이트 라인에 형성되어 있는 반도체층(212)들 사이에 형성되어 있다.
상기 중첩부(217)는 상기 게이트 라인의 일부분으로서, 특히, 상기 게이트 라인의 양쪽 측면으로부터 상기 출력패드(0P) 또는 상기 입력패드(IP)로 돌출되어 있는 부분이다.
상기 중첩부(217)는 상기 테스트 박막트랜지스터(T)를 형성하지 않는다. 따라서, 상기 중첩부(217)는, 상기 테스트 박막트랜지스터(T)를 형성하는 상기 반도체층(212)들 사이에 형성된다.
상기 중첩부(217)는, 상기 테스트 게이트 라인(211)과 상기 출력패드(OP)들로 구성되는 상기 출력패드부가 마주하는 일측, 및 상기 테스트 게이트 라인(211)과 상기 입력패드(IP)들로 구성되는 상기 입력패드부가 마주하는 타측 중, 적어도 어느 하나에 형성될 수 있다.
즉, 도 5에는 상기 중첩부(217)가, 상기 테스트 게이트 라인(211)과 상기 출력패드(OP)들로 구성되는 상기 출력패드부가 마주하는 일측에만 형성되어 있는 것으로 도시되어 있다. 그러나, 상기 중첩부(217)는, 상기 테스트 게이트 라인(211)과 상기 입력패드(IP)들로 구성되는 상기 입력패드부가 마주하는 타측에만 형성될 수도 있으며, 또는, 상기 테스트 게이트 라인(211)과 상기 출력패드(OP)들로 구성되는 상기 출력패드부가 마주하는 일측 및 상기 테스트 게이트 라인(211)과 상기 입력패드(IP)들로 구성되는 상기 입력패드부가 마주하는 타측 모두에 형성될 수도 있다.
셋째, 상기 중첩부(217)를 통과하는 상기 두 개의 테스트 입력라인들(216)은, 상기 중첩부(217)의 좌우 양측에 형성되어 있는 단턱부들 각각에 형성되어 있다.
즉, 상기 두 개의 테스트 입력라인들(216)은 도 6에 도시된 바와 같이, 상기 중첩부(271)의 좌우 양측에 형성되어 있는 단턱부에 형성되어 있다.
상기 두 개의 테스트 입력라인들(216) 각각은, 상기 단턱부에 형성되기 때문에, 상기 두 개의 테스트 입력라인들(216)을 상기 중첩부(217)에 형성시키는 제조 공정 중에, 상기 두 개의 테스트 입력라인들(216) 각각을 구성하는 금속물질은, 상기 단턱부의 하단 방향으로 중력을 받는다.
이 경우, 상기 두 개의 테스트 입력라인들(216)의 마주보는 방향에는, 상대적으로 적은 양의 금속물질이 증착된다.
따라서, 상기 두 개의 테스트 입력라인들(216)이 접촉될 가능성이 감소되며, 이로 인해, 상기 두 개의 테스트 입력라인들(216)에서 쇼트가 발생될 가능성이 감소된다.
넷째, 상기 중첩부(217)를 통과하는 상기 두 개의 테스트 입력라인들(216) 중, 상기 중첩부(217) 및 상기 게이트 라인(211)과 중첩되지 않는 영역들은, 상기 두 개의 테스트 입력라인들(216)의 양쪽 측면에 형성되어 있는 또 다른 테스트 입력라인(213)들 방향으로 이격되어 있다.
즉, 상기 두 개의 테스트 입력라인들(216)의 기본적인 간격이, 도 5에 도시된 바와 같이, M의 크기를 갖는다고 할 때, 상기 중첩부(217)를 통과하는 상기 두 개의 테스트 입력라인들(216) 중, 상기 중첩부(217) 및 상기 게이트 라인(211)과 중첩되어 있지 않은 영역들의 간격은, 상기 M보다 큰 N의 크기를 갖는다.
따라서, 상기 중첩부(217)에서 뿐만 아니라, 상기 중첩부(217) 및 상기 게이트 라인(211)과 중첩되어 있지 않은 영역들에서도, 상기 테스트 입력라인들(216)이 쇼트(Short)될 가능성은 감소된다.
상기한 바와 같이, 상기 두 개의 테스트 입력라인들(216)이 쇼트될 가능성이 감소됨에 따라, 상기 패널(100)의 검사는, 보다 더 정확하게 이루어질 수 있다.
도 7은 본 발명의 제2실시예에 따른 표시장치에 적용되는 패드부 중 영상라인들과 출력패드들을 연결시키는 연결라인들을 나타낸 예시도이다. 즉, 도 7은, 도 4에 도시된 K영역을 확대시켜 나타낸 예시도이다.
상기한 바와 같이, 상기 표시영역(X)에는, 상기 영상라인(110)들이 형성되어 있고, 상기 비표시영역(Z) 중, 상기 패드부(Y)에는, 상기 드라이버IC의 출력단자들이 장착되는 출력패드(OP)들이 형성되어 있는 출력패드부가 형성되어 있으며, 상기 영상라인(110)들과 상기 출력패드(OP)들은, 도 4에 도시된 바와 같은 연결라인부(A)에 형성되어 있는 연결라인(240)들을 통해 전기적으로 서로 연결되어 있다.
첫째, 상기 영상라인들(110)은 상기 표시영역(X)의 전면에 걸쳐 일정한 간격을 두고 형성되어 있다. 그러나, 상기 출력패드(OP)들은, 상기 영상라인(110)들 보다 밀착된 상태로 상기 패드부(Y)에 형성되어 있다.
따라서, 상기 연결라인(240)은, 도 7에 도시된 바와 같이, 직선으로부터 꺾여진 형태의 연결부(243)를 포함하고 있다.
둘째, 상기 연결라인(240)들 각각은, 도 7에 도시된 바와 같이, 상기 영상라인(110)과 일직선으로 연결되는 제1직선부(241), 상기 출력패드(OP)와 일직선으로 연결되는 제2직선부(242) 및 상기 제1직선부(241)와 상기 제2직선부(242)를 연결하는 연결부(243)을 포함하며, 상기 연결부(243)의 양쪽 측면에는 보강메탈(243a, 243b)이 형성되어 있다.
상기 보강메탈은, 상기 연결부(243)와 상기 제1직선부(241)가 연결되는 부분에 형성되는 제1보강메탈(243a) 및 상기 연결부(243)와 상기 제2직선부(242)가 연결되는 부분에 형성되는 제2보강메탈(243b)을 포함한다.
여기서, 상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)은 상기 연결부(243), 상기 제1직선부(241) 및 상기 제2직선부(242)와 일체로 형성된다.
즉, 상기 연결라인(240)은 습식 식각(W/E: Wet Etch)을 이용하여 형성되는 것으로서, 포토(Photo) 공정이 완료된 기판 위에 형성된 금속막을, 산성 용액을 이용하여 부식시키는 공정에 의해, 형성된다.
이 경우, 상기 연결라인(240)은, 도 3에 도시된 바와 같이, 상기 제1직선부(241) 및 상기 제2직선부(242)의 끝단과 동일한 폭을 갖도록 형성되는 것이 아니라, 도 7에 도시된 바와 같이, 상기 제1직선부(241) 및 상기 제2직선부(242)의 끝단의 폭보다 큰 폭을 갖도록 형성될 수 있다.
부연하여 설명하면, 상기 연결라인(240)의 설계 단계에서부터, 상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)이 고려되며, 상기 부식 공정에서, 상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)은, 상기 산성용액에 의해, 상기 연결부(243), 상기 제1직선부(241) 및 상기 제2직선부(242)와 일체로 식각되어 형성된다.
상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)에 의해, 상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)을 포함하는 상기 연결부(243)와, 상기 제1직선부(241) 및 상기 제2직선부(242) 사이에서 꺾이는 부분의 각도는, 종래보다 작게 형성될 수 있다. 이하의 설명 중, 상기 연결부(243)는, 상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)을 포함하는 의미로 사용될 수 있다.
따라서, 상기 부식 공정 중, 상기 연결부(243) 주변에 상기 산성 용액이 잔류하는 양 및 시간이 줄어들게 되며, 이로 인해, 상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)을 포함하는 상기 연결부(243)의 식각량이 줄어들 수 있다.
상기 식각량이 줄어들 수 있기 때문에, 상기 제1보강메탈(243a) 및 상기 제2보강메탈(243b)을 포함하는 상기 연결부(243)가 오픈(Open)되는 불량이 방지될 수 있으며, 이로 인해, 표시장치의 불량률이 감소될 수 있다.
셋째, 상기 제2보강메탈(243b) 중 상기 제2직선부(242)와 인접되어 있는 부분에는 제3보강메탈(243b)이 더 형성될 수도 있다.
즉, 상기 제2보강메탈(243b)은, 상기 연결부(243)와 상기 제2직선부(242)가 연결되는 부분에 형성되는 것으로서, 상기 연결부(243)가 상기 제1직선부(241) 및 상기 제2직선부(242)와 큰 각도를 갖도록 경사진 경우, 상기 제2보강메탈(243b)이 형성되더라도, 상기 제2직선부(242)와 상기 제2보강메탈(243b)이 이루는 각도가 여전히 클 수도 있다.
이 경우, 종래 기술에서 언급된 바와 같은 문제점이 동일하게 발생될 수 있다.
이를 방지하기 위해, 도 7에 도시된 바와 같이, 상기 제2직선부(242)와 상기 제2보강메탈(243b)이 이루는 각도가 큰 경우에는, 상기 제2보강메탈(243b)과 상기 제2직선부(242) 사이에, 상기 제3보강메탈(243c)이 추가적으로 형성될 수 있다.
상기 제3보강메탈(243c)에 의해, 상기 제1보강메탈(243a) 내지 상기 제3보강메탈(243c)을 포함하는 상기 연결부(243)와, 상기 제2직선부(241) 사이에서 꺾이는 부분의 각도는, 보다 더 작게 형성될 수 있다.
따라서, 상기 부식 공정 중, 상기 연결부(243) 주변에 상기 산성 용액이 잔류하는 양 및 시간이 줄어들게 되며, 이로 인해, 상기 제1보강메탈(243a) 내지 상기 제3보강메탈(243c)을 포함하는 상기 연결부(243)의 식각량이 줄어들 수 있다.
상기한 바와 같은 본 발명에 따른 표시장치를 간단히 정리하면 다음과 같다.
우선, 종래의 표시장치에서는, 상기 표시장치의 구동 스위칭 소자를 형성하는 각 레이어(Layer)의 증착 및 배열이, 레이어(Layer) 간의 단차를 발생시키고 있다. 또한, 종래의 표시장치에서는, 상기 표시장치를 구성하는 박막트랜지스터의 소스 라인(Source Line)의 오픈(open) 또는 쇼트(short)에 의해, 라인 결함(Line defect)(LD) 불량이 발생되고 있다.
한편, 표시장치, 특히, 액정표시장치(LCD)의 슬림(Slim)화를 위해, 패널에 형성되어 있는 패드부의 크기가 축소화되고 있으며, 데이터 전압을 공급하는 데이터 라인이, 듀얼 링크(dual Link) 방법으로 설계되고 있다. 또한, 표시장치에서는, 최소 CD(Critical Dimension)가 구현되고 있다. 여기서, CD(Critical Dimension)는, 포토(Photo) 공정에서 마스크(Mask)의 패턴을 글래스(glass)에 노광및 현상시킨 후의 선 또는 패턴의 폭 또는 길이를 의미하는 것으로서, CD Bar 또는 Cell 부분을 CD SEM으로 측정하는 것에 의해, 관리되는 파라미터이다.
이 경우, 최소 CD구현으로 인해, 종래의 표시장치는, 포토 공정 및 W/E 공정에서 라인이 유실되는 불량하다. 여기서, W/E(Wet Etch)는, 포토 공정이 완료된 글래스 위의 금속막의 표면을, 산성(酸性)용액으로 부식시켜서 패턴(Pattern)을 형성하는 공정을 말한다.
상기한 바와 같이, 종래의 표시장치에서는, 박막트랜지스터의 Source Metal Line의 오픈(open) 및 쇼트(short)에 의한 라인 결함(LD: Line defect) 불량이 발생되고 있다.
구체적으로 살펴보면, 첫째, 메탈 라인의 간격이 협소해 짐에 따라, 메탈 쇼트에 의한 라인 결함 불량이 발생되고 있으며, 둘째, 메탈 라인의 최소 CD 구현시, 메탈이 유실(open)되는 라인 결함 불량이 발생되고 있다.
본 발명은 상기한 바와 같은 라인 결함 불량을 개선하기 위한 것으로서, 박막트랜지스터의 단차를 보상하는 방법 및 링크를 보강하는 방법을 이용하고 있다.
즉, 본 발명은, 메탈의 간격이 협소해지는 영역에 단차를 형성하여, 서로 다른 라인을 형성하는 메탈들이 쇼트되는 불량을 방지하고 있으며, 라인이 유실되는 영역에, 상기 라인을 보강할 수 있는 패턴을 설계하여, 소스 라인의 오픈을 방지하고 있다.
부연하여 설명하면, 본 발명은, 라인의 쇼트 불량 및 오픈 불량을 해결하기 위한 것이다.
이를 구체적으로 살펴보면, 첫째, 본 발명에서는, 박막트랜지스터를 형성하는 게이트 라인 상단에 형성되는 소스 메탈들을 충분히 이격시키기 위해, 상기 게이트 라인에, 상기 게이트 라인의 측면으로부터 돌출되어 있는 중첩부가 형성되어 있으며, 둘째, 본 발명에서는, 메탈 라인의 최소 CD 구현을 위해, 메탈이 유실되는 부분에 보강메탈이 추가적으로 형성되고 있다.
상기한 바와 같은 본 발명에 의하면, 라인의 쇼트 및 오픈이 방지될 수 있으며, 이에 따라, 표시장치의 불량률이 감소될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 드라이버IC
A : 연결라인부 B : 테스트부
C : 드라이버IC 장착영역 X : 표시영역
Z : 비표시영역 Y : 패드부
110 : 영상라인 213 : 테스트 입력라인

Claims (10)

  1. 패널의 비표시영역에 형성되어 있으며, 드라이버IC의 입력단자들이 장착되는 입력패드들이 형성되어 있는 입력패드부;
    상기 비표시영역에 형성되어 있으며, 상기 드라이버IC의 출력단자들이 장착되는 출력패드들이 형성되어 있는 출력패드부;
    상기 패널의 표시영역에 형성되어 있으며, 상기 출력패드들과 연결되는 복수의 영상라인들로 형성되는 영상라인부; 및
    상기 영상라인들의 불량여부 테스트를 위해, 상기 출력패드부와 연결되어 있는 테스트부를 포함하며,
    상기 테스트부에 형성되어 있는 테스트 게이트 라인 중, 상기 출력패드들과 연결되어 있는 테스트 입력라인들이 통과하는 영역에 대응되는 중첩부는, 상기 테스트 입력라인들의 길이 방향을 따라, 상기 테스트 게이트 라인으로부터 돌출되어 있는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 중첩부는, 상기 테스트 게이트 라인에 형성되어 있는 반도체층들 사이에 형성되어 있는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 반도체층에는, 외부단자와 연결되어 있는 테스트 출력라인과, 상기 출력패드와 연결되어 있는 테스트 입력라인이 형성되어 있는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 중첩부는, 상기 테스트 게이트 라인과 상기 출력패드부가 마주하는 일측 및 상기 테스트 게이트 라인과 상기 입력패드부가 마주하는 타측 중 적어도 어느 하나에 형성되어 있는 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 중첩부를 통과하는 두 개의 테스트 입력라인들은, 상기 중첩부의 좌우 양측에 형성되어 있는 단턱부들 각각에 형성되어 있는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 중첩부를 통과하는 두 개의 테스트 입력라인들 중, 상기 중첩부 및 상기 게이트 라인과 중첩되지 않는 영역들은, 상기 두 개의 테스트 입력라인들의 양쪽 측면에 형성되어 있는 또 다른 테스트 입력라인들 방향으로 이격되어 있는 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 비표시영역에는, 상기 영상라인들과 상기 출력패드들을 연결시키기 위한 연결라인들이 형성되어 있고,
    상기 연결라인들 각각은, 상기 영상라인과 일직선으로 연결되는 제1직선부, 상기 출력패드와 일직선으로 연결되는 제2직선부 및 상기 제1직선부와 상기 제2직선부를 연결하는 연결부를 포함하며,
    상기 연결부의 양쪽 측면에는 보강메탈이 형성되어 있는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 보강메탈은,
    상기 연결부와 상기 제1직선부가 연결되는 부분에 형성되는 제1보강메탈; 및
    상기 연결부와 상기 제2직선부가 연결되는 부분에 형성되는 제2보강메탈을 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 제2보강메탈 중 상기 제2직선부와 인접되어 있는 부분에는 제3보강메탈이 더 형성되어 있는 것을 특징으로 하는 표시장치.
  10. 패널의 비표시영역에 형성되어 있으며, 드라이버IC의 입력단자들이 장착되는 입력패드들이 형성되어 있는 입력패드부;
    상기 비표시영역에 형성되어 있으며, 상기 드라이버IC의 출력단자들이 장착되는 출력패드들이 형성되어 있는 출력패드부; 및
    상기 패널의 표시영역에 형성되어 있으며, 상기 출력패드들과 연결되는 복수의 영상라인들로 형성되는 영상라인부를 포함하고,
    상기 비표시영역에는, 상기 영상라인들과 상기 출력패드들을 연결시키기 위한 연결라인들이 형성되어 있고,
    상기 연결라인들 각각은, 상기 영상라인과 일직선으로 연결되는 제1직선부, 상기 출력패드와 일직선으로 연결되는 제2직선부 및 상기 제1직선부와 상기 제2직선부를 연결하는 연결부를 포함하며,
    상기 연결부의 양쪽 측면에는 보강메탈이 형성되어 있는 것을 특징으로 하는 표시장치.
KR1020130112479A 2013-09-23 2013-09-23 표시장치 KR102072962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130112479A KR102072962B1 (ko) 2013-09-23 2013-09-23 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130112479A KR102072962B1 (ko) 2013-09-23 2013-09-23 표시장치

Publications (2)

Publication Number Publication Date
KR20150033029A KR20150033029A (ko) 2015-04-01
KR102072962B1 true KR102072962B1 (ko) 2020-02-04

Family

ID=53030466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130112479A KR102072962B1 (ko) 2013-09-23 2013-09-23 표시장치

Country Status (1)

Country Link
KR (1) KR102072962B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102275190B1 (ko) * 2015-04-20 2021-07-12 삼성디스플레이 주식회사 표시 장치
KR20200057141A (ko) 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010102237A (ja) 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577301B1 (ko) * 2003-12-02 2006-05-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101472130B1 (ko) * 2008-02-21 2014-12-12 엘지디스플레이 주식회사 액정표시장치
KR101200258B1 (ko) * 2008-12-26 2012-11-12 엘지디스플레이 주식회사 액정표시장치용 모 어레이 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010102237A (ja) 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置

Also Published As

Publication number Publication date
KR20150033029A (ko) 2015-04-01

Similar Documents

Publication Publication Date Title
US9373299B2 (en) Display device and method of forming a display device
US9595223B2 (en) Pixel driving circuit and driving method thereof, array substrate and display apparatus
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
CN109697938B (zh) 显示面板、制备方法、检测方法及显示装置
KR102274701B1 (ko) 패드 구조 및 이를 포함하는 표시장치
US8284377B2 (en) Display device and repairing method therefor
KR102009319B1 (ko) 액정표시장치와 그의 제조방법
KR102379775B1 (ko) 표시장치
US20180101078A1 (en) Display substrate and display device
JP2018141944A (ja) 表示装置
US20180088387A1 (en) Electrooptical device and electronic apparatus
KR20140084602A (ko) 표시장치 및 그 제조방법
JP2009229707A (ja) 液晶表示装置
KR101947378B1 (ko) 액정표시장치 및 그 구동방법
KR20240144020A (ko) 표시 장치
KR102072962B1 (ko) 표시장치
JP4058695B2 (ja) 電気光学装置及び電子機器
KR102042149B1 (ko) 플렉서블 표시장치 및 그 제조방법
CN111381392A (zh) 显示装置
KR102092070B1 (ko) 디스플레이 장치의 검사 방법
JP7478257B2 (ja) 表示装置
KR102056276B1 (ko) 점등 검사 장치 및 방법
US12058909B2 (en) Display device with signal line overlapping gate driving circuit
US20140353844A1 (en) Array substrate, display device and method for fabricating array substrate
KR102045810B1 (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant