KR20060041447A

KR20060041447A - 표시 패널과 구동소자간의 결합 저항 측정 방법 및 테스트패턴

Info

Publication number: KR20060041447A
Application number: KR1020040090655A
Authority: KR
Inventors: 조원구; 황성용; 임상언
Original assignee: 삼성전자주식회사
Priority date: 2004-11-09
Filing date: 2004-11-09
Publication date: 2006-05-12

Abstract

표시 패널과 구동소자간의 저항 측정 방법 및 테스트 패턴이 개시된다. 표시 패널과 구동소자간의 저항 측정 방법은, 표시 패널의 패드 영역에 구비된 다수의 패드 및 테스트 패드를 구동소자의 범프와 각각 전기적으로 결합시켜, 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항을 갖는 다수의 결합부 및 칩 온 글래스 접속 저항을 갖는 테스트 결합부를 형성시키는 단계와; 4-단자 측정법을 사용하여, 상기 결합부 중 어느 한 결합부의 결합 저항을 측정함으로써, 다층 박막간의 접촉 저항 및 칩 온 글래스 접속 저항이 합산된 저항값을 측정하는 단계와; 4-단자 측정법을 사용하여, 테스트 결합부의 결합 저항을 측정함으로써, 칩 온 글래스 접속 저항을 측정하는 단계; 및 상기 측정된 결합부의 결합 저항에 상기 테스트 결합부의 결합 저항을 감산하여 다층 박막간의 접촉 저항을 구하는 단계로 구성된다. 따라서, 표시 패널과 구동소자간의 결합 부분에서 발생되는 다층 박막간의 접촉 저항 및 칩 온 글래스 접속 저항을 각각 구분하여 측정할 수 있다.

Description

표시 패널과 구동소자간의 결합 저항 측정 방법 및 테스트 패턴 {METHOD AND TEST PATTERN FOR MEASUREMENT CONNECTION IMPEDANCE BETWEEN DISPLAY PANEL AND OPERATION UNIT}

도 1은 패드 영역에 형성된 패드와 구동소자가 칩 온 글래스 형태로 결합된 형상을 도시하는 단면도이다.

도 2는 액정 표시 패널과 구동소자간의 결합 저항을 측정하기 위한 종래의 테스트 패턴을 설명하기 위한 배선도이다.

도 3은 도 2에 도시된 테스트 패턴을 이용한 결합 측정 방법을 설명하기 위한 개념도이다.

도 4는 본 발명의 바람직한 제 1 실시예에 따른 액정 표시 패널과 구동소자간의 결합 저항 측정 방법을 나타내는 순서도이다.

도 5는 도 4의 결합 저항 측정 방법을 설명하기 위한 개념도이다.

도 6은 본 발명의 바람직한 제 2 실시예에 따른 액정 표시 패널과 구동소자간의 결합 저항 측정 장치 및 방법을 실현하기 위한 테스트 패드의 구조를 도시하는 단면도이다.

도 7은 테스트 패턴의 패드 배치 및 그에 따른 결합부의 단면 형상을 나타내는 단면도이다.

도 8은 도 7의 패드 배치에 따른 테스트 패턴의 배선 구성을 나타내는 배선도이다.

도 9는 도 8의 테스트 패턴에 의한 전류의 흐름과 전압 측정 상태를 나타내는 개념도이다.

도 10는 본 발명의 바람직한 제 2 실시예에 따른 액정 표시 패널과 구동소자간의 결합 저항 측정 방법의 흐름을 도시하는 순서도이다.

<도면의 주요 부분에 대한 부호 설명>

100 : 제 1 결합부 101 : 제 1 패드

110 : 제 1 결합부의 단자 200 : 제 2 결합부

201 : 제 2 패드 210 : 제 2 결합부의 단자

300 : 제 3 결합부 301 : 제 3 패드

310 : 제 3 결합부의 단자 400 : 테스트 결합부

401 : 테스트 패드 430 : 테스트 패드의 투명 전도막

500 : 제 5 결합부 501 : 제 5 패드

510 : 제 5 결합부의 단자 600 : 구동소자

900 : 액정 표시 패널 910 : 이방성 도전 필름

본 발명은 표시 패널과 구동소자간의 결합 부분에서 발생하는 결합 저항을 측정할 수 있는 표시 패널과 구동소자간의 결합 저항 측정 방법 및 테스트 패턴에 관한 것이다.

최근 들어, 전자 장치의 경량화 및 박형화 추세에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구의 충족을 위해 기존의 음극선관 대신 다양한 플랫 패널 표시 장치(Flat Panel Display)의 개발 및 대중화가 급속히 이루어지고 있다.

액정 표시 장치(LCD : Liquid Crystal Display)는 이러한 플랫 패널 표시 장치의 하나로, 두 기판 사이에 유전율 이방성(Dielectric Anisotropy)을 갖는 액정물질을 주입해 전계를 형성하여 액정 분자들의 배열을 변경하고, 이를 통하여 빛의 투과율을 조절함으로써 화상을 표시하는 장치이다.

이러한 액정 표시 장치는 얇고 가벼워 소형화가 용이하고 낮은 구동 전압 및 소비 전력을 가지는 동시에 음극선관에 가까운 화질의 구현이 가능하기 때문에 이동 통신 단말기, 모니터 및 노트북 등과 같은 다양한 장치들에 사용되고 있다.

통상, 액정 표시 장치는 크게 액정 표시 패널 및 구동 소자로 구성되며, 액정 표시 패널은 활성 영역과 패드 영역으로 구분될 수 있다.

활성 영역은 색상을 나타내기 위한 칼라 필터층 및 공통 전극이 형성되는 제 1 기판과, 복수 개의 픽셀이 매트릭스 형태로 배열되며 각 픽셀마다 하나의 박막 트랜지스터(TFT : Thin Film Transistor) 및 화소 전극이 형성되는 제 2 기판 및 대향된 두 기판, 즉 제 1 기판과 제 2 기판 사이에 형성된 액정층으로 구성되며, 상기 제 1 기판과 제 2 기판의 양쪽 면에는 자연광을 편광시키는 편광판이 부착되 어 있다.

또한, 상기 제 2 기판에는 게이트 배선 및 데이터 배선이 매트릭스 형태로 교차 형성되며, 그 교차 영역 내에 상기 화소 전극과 전기적으로 연결된 TFT가 형성된다. 이때, 게이트 배선 및 데이터 배선의 단부에는 데이터 패드 및 게이트 패드가 각각 연장 형성되어 외부 구동소자와의 전기적 신호를 인터페이스 하는데 이 부분이 바로 패드 영역이다.

상기 구동소자는 액정 표시 패널을 구동시키기 위한 칩 또는 기판, 예를 들면 드라이버 집적회로(IC : Integrated Circuit), 연성인쇄회로기판(FPC : Flexible Printed Circuit) 및 칩 온 필름(COF : Chip On Film) 등으로서, 패드 영역과 외부 구동회로와의 칩 온 글래스(COG : Chip On Glass) 형태로 연결된다.

도 1은 패드 영역에 형성된 패드와 구동소자가 칩 온 글래스 형태로 결합된 형상을 도시하는 단면도로서, 액정 표시 패널(30)의 패드 영역에 형성된 하나의 패드(10)와 그 결합 형상을 도시한 것이다.

도 1을 참조하면, 액정 표시 패널(30)의 패드 영역에는 글래스 기판(31) 상에 메탈 레이어(Metal Layer)로 이루어진 단자(11)가 형성되며, 그 단자(11) 위에는 절연막(13)이 형성된다. 또한, 절연막(13)의 상부에는 인듐-틴 옥사이드(ITO : Indium Tin Oxide) 레이어로 이루어진 투명 도전막(14)이 형성된다. 상기 단자(11)는 예를 들어, 게이트 라인 또는 데이터 라인이 될 수 있다.

이때, 단자(11)가 구동소자(20)와 상호 전기적으로 접속될 수 있도록 절연막(13)의 일부는 제거되어, 단자(11) 즉, 메탈 레이어와, 투명 도전막(14) 즉, 아이 트오 레이어만으로 이루어진 컨택홀(15)이 형성됨으로써, 패드(10)가 구성된다.

한편, 구동소자(20)의 단자(미도시)가 연결된 범프(21)와 패드(10) 사이에는 도전입자(41)가 다수 함유되어 있는 접착수지인 이방성 도전 필름(ACF : Anisotrophic Conductive Film)(40)이 도포되고, 그 상태에서 범프(21)와 패드(10)가 압착되면 이방성 도전 필름(40)에 함유된 도전입자(41) 중 범프(21)와 컨택홀(15) 사이에 위치하는 도전입자(41)가 범프(21)와 투명 도전막(14)을 상호 연결함으로써 이들은 상호 전기적으로 연결되게 된다.

이와 같이, 액정 표시 패널(30)과 구동소자(20)를 전기적으로 연결하기 위한 패드 영역의 각 패드(10)는 메탈 레이어와 투명 도전막으로 이루어지는 다층 박막구조를 이루며, 이와 구동소자(20)의 범프(21)를 연결하기 위해서 이방성 도전 필름(40)이 삽입되기 때문에 액정 표시 패널(30)과 구동소자(20)간에는 서로 다른 물질들로 구성된 다수의 층들의 결합이 존재하게 된다.

따라서, 이러한 다수의 층들로 인하여 액정 표시 패널(30)과 구동소자(20)의 결합부(50)에서는 필연적으로 결합 저항이 존재하게 되는데, 액정 표시 패널(30)과 구동소자(20)의 결합부(50)에서 발생하는 결합 저항은 다음과 같다.

1. 다층 박막간의 접촉 저항 : 글래스 기판(31) 위에 형성된 단자(11) 및 투명 도전막(14)으로 이루어진 다층 박막 사이의 상호 접촉 저항.

2. 칩 온 글래스 접속 저항 : 범프(21)와 도전입자(41) 사이의 계면 저항과, 도전입자(41) 자체의 저항 및 도전입자(41)와 패드(10) 사이의 계면 저항.

이러한 다층 박막 사이의 접촉 저항과 칩 온 글래스 접속 저항은 액정 표시 장치의 성능에 영향을 미치는 중요한 요소가 되며, 특히 공정 상의 오류 등으로 인하여 한도(Specification) 이상의 저항이 발생할 경우 액정 표시 장치의 성능 불량을 가져올 수도 있다. 그러므로, 공정 시에 정확한 결합 저항의 측정은 매우 중요한 일일 것이다.

도 2는 액정 표시 패널(30)과 구동소자(20)간의 결합 저항을 측정하기 위한 종래의 테스트 패턴을 설명하기 위한 배선도로서, 액정 표시 패널(30)과 구동소자(20)인 데이터 집적회로 즉, 데이터 구동 드라이버의 결합에 따른 저항을 측정하는 테스트 패턴(60)을 도시하고 있다.

도 1 및 도 2를 참조하면, 액정 표시 패널(30)과 구동소자(20)와의 결합에 의해서 발생되는 저항을 측정하기 위해서, 메인 연성인쇄회로기판(2)에 결합부(50)의 저항 측정을 위한 선로(61)가 형성되고, 그 선로(61)의 단부에 측정 기기(1)를 연결할 수 있도록 측정단자(62)가 마련된다. 이때, 테스트 패턴(60)은 액정 표시 패널(30)에 형성된 패드(10)와 그 패드(10)에 연결된 범프(21) 사이의 저항을 측정할 수 있도록 배선되어 있다.

도 3은 도 2에 도시된 저항 측정 장치(1)를 이용한 결합 측정 방법을 설명하기 위한 개념도로서, 도 3 및 도 2를 참조하면, 구동소자(20)의 각종 단자(미도시)가 연결된 범프(21)의 상단에 형성되는 a 포인트와, 패드(10)의 메탈 레이어 하단에 형성된 a' 포인트의 양단 접압과 전류를 메인 연성인쇄회로기판(2)에 마련된 측정단자(62)를 이용하여 2 단자 측정법(2-Point Probe)으로 측정하여 결합 저항을 구하였다.

그런데, 이러한 종래의 액정 표시 패널(30) 및 구동 소자(20)간의 결합 저항 측정에 의하면, 액정 표시 패널(30)과 구동 소자(20)간의 결합 저항이 한계 저항 이상인지의 여부만을 판별할 수 있을 뿐 어느 부분의 저항에 문제가 발생하였는지를 알아낼 수 없는 문제점이 있다.

즉, 종래의 2 단자 측정법을 통한 측정에서는, 다층 박막간의 접촉 저항 및 칩 온 글래스 접속 저항뿐만 아니라, 메인 연성회로기판(2)에 형성된 선로(61) 저항과 칩 온 필름(COF : Chip On Film) 접속 저항 등과 같은 불필요한 저항들이 모두 합산된 저항이 측정되므로, 결합 저항의 이상은 알 수 있으나 어느 부분의 이상인지는 판단할 수 없는 것이다.

따라서, 종래에는 불량 발생에 대한 분석 시에도 다층 박막 형성 공정에 이상이 있는지, 칩 온 글래스 공정에 이상이 있는지 등을 명확히 구분할 수 없어, 불량 발생에 대한 심층적인 분석이 어렵고 그에 따른 조치도 지연되는 문제점이 발생하였다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 표시 패널과 구동소자간의 결합에 의하여 발생되는 다층 박막간의 접촉 저항 및 칩 온 글래스 접속 저항을 구분하여 정확히 측정할 수 있도록 하는 표시 패널과 구동소자간의 결합 저항 측정 방법을 제공하는데 본 발명의 제 1 목적이 있다.

또한, 이러한 표시 패널과 구동소자간의 결합 저항 측정 방법을 실현할 수 있도록 하는 기반이 되는 테스트 패턴을 제공하는데 본 발명의 제 2 목적이 있다.

이러한 본 발명의 제 1 목적을 달성하기 위한 본 발명에 따른 표시 패널과 구동소자간의 저항 측정 방법은 표시 패널과 구동소자간의 저항 측정 방법 및 테스트 패턴이 개시된다. 표시 패널과 구동소자간의 저항 측정 방법은, 표시 패널의 패드 영역에 구비된 다수의 패드 및 테스트 패드를 구동소자의 범프와 각각 전기적으로 결합시켜, 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항을 갖는 다수의 결합부 및 칩 온 글래스 접속 저항을 갖는 테스트 결합부를 형성시키는 단계와; 4-단자 측정법을 사용하여, 상기 결합부 중 어느 한 결합부의 결합 저항을 측정함으로써, 다층 박막간의 접촉 저항 및 칩 온 글래스 접속 저항이 합산된 저항값을 측정하는 단계와; 4-단자 측정법을 사용하여, 테스트 결합부의 결합 저항을 측정함으로써, 칩 온 글래스 접속 저항을 측정하는 단계; 및 상기 측정된 결합부의 결합 저항에 상기 테스트 결합부의 결합 저항을 감산하여 다층 박막간의 접촉 저항을 구하는 단계로 구성된다.

이때, 표시 패널의 패드 및 테스트 패드와, 구동소자의 범프는 다수의 도전입자가 함유된 이방성 도전 필름에 의하여 전기적으로 결합된다. 패드는 컨택 영역이 다수의 박막층 즉, 메탈 레이어로 구성된 단자 및 상기 단자의 상부에 형성된 투명 도전막으로 이루어진다. 또한, 테스트 패드는 컨택 영역이 단일 박막층인 투명 도전막으로 이루어진다.

한편, 본 발명의 제 1 목적을 달성하기 위한 본 발명에 따른 표시 패널과 구동소자간의 저항 측정 방법은, 표시 패널의 패드 영역에 구비된 제 1 패드, 제 2 패드, 제 3 패드, 테스트 패드 및 제 5 패드를 도전입자가 함유된 이방성 도전 필름을 이용하여 구동소자의 제 1 범프, 제 2 범프, 제 3 범프, 제 4 범프 및 제 5 범프와 각각 전기적으로 결합시켜, 제 1 결합부, 제 2 결합부, 제 3 결합부, 테스트 결합부 및 제 5 결합부를 형성시키는 단계와; 제 1 결합부, 제 2 결합부 및 제 3 결합부에 4-단자 측정법을 사용하여, 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항이 포함된 제 2 결합부의 결합 저항을 측정하는 단계와; 제 3 결합부, 테스트 결합부 및 제 5 결합부에 4-단자 측정법을 사용하여, 칩 온 글래스 접속 저항이 포함된 테스트 결합부의 결합 저항을 측정하는 단계; 및 측정된 제 2 결합부의 결합 저항에 테스트 결합부의 결합 저항을 감산하여 상기 다층 박막간의 접촉 저항을 구하는 단계로 구성될 수도 있다.

이때, 상기 제 2 결합부의 결합 저항 측정 단계는, 제 2 결합부 및 제 3 결합부를 통하여 패스에 전류를 인가시키는 단계; 및 제 1 결합부 및 제 2 결합부에 전압 측정기를 연결시켜, 제 2 결합부의 양단의 전압 변동을 측정하는 단계로 구성된다.

또한, 상기 테스트 결합부의 결합 저항 측정 단계는, 제 3 결합부 및 테스트 결합부를 통하여 패스에 전류를 인가시키는 단계; 및 테스트 결합부 및 제 5 결합부에 전압 측정기를 연결시켜, 테스트 결합부의 양단의 전압 변동을 측정하는 단계로 구성된다.

상기 제 1 패드, 제 2 패드, 제 3 패드 및 제 5 패드는 상기 도전입자와의 컨택 영역에 다수의 박막층을 포함하며, 이때, 다수의 박막층은 메탈 레이어로 구 성된 단자 및 상기 단자의 상부에 형성된 투명 도전막으로 이루어진다. 따라서, 상기 다층 박막간의 접촉 저항은 단자와 투명 도전막간의 접촉 저항이다. 반면에, 테스트 패드는 도전 입자와의 컨택 영역에 단일 박막층인 투명 도전막만을 포함하기 때문에 다층 박막간의 접촉 저항이 존재하지 않는다.

한편, 본 발명의 제 2 목적을 달성하기 위한 본 발명에 따른 표시 패널과 구동소자의 결합 저항 측정을 위한 테스트 패턴은, 구동소자와의 전기적 결합을 위하여 표시 패널의 패드 영역에 구비된 제 1 패드, 제 2 패드, 제 3 패드, 테스트 패드 및 제 5 패드와; 제 2 패드 및 제 3 패드에 연결된 제 1 전류원 연결부와; 제 1 패드 및 제 2 패드에 연결된 제 1 전압 측정기 연결부와; 제 3 패드 및 테스트 패드에 연결된 제 2 전류원 연결부; 및 테스트 패드 및 제 5 패드에 연결된 제 2 전압 측정기 연결부로 구성된다.

이때, 상기 제 1 패드, 제 2 패드, 제 3 패드, 테스트 패드 및 제 5 패드는 구동소자에 형성된 제 1 범프, 제 2 범프, 제 3 범프, 제 4 범프 및 제 5 범프와 다수의 도전입자가 함유된 이방성 도전 필름을 통하여 각각 전기적으로 결합되어, 제 1 결합부, 제 2 결합부, 제 3 결합부, 테스트 결합부 및 제 5 결합부를 형성한다.

따라서, 제 1 전류원 연결부로부터 인가되는 전류는 제 2 결합부 및 제 3 결합부를 통하여 흐른다. 제 2 전류원 연결부로부터 인가되는 전류는 제 3 결합부 및 테스트 결합부를 통하여 흐른다. 또한, 제 1 전압 측정기 연결부에 연결되는 전압 측정기는 상기 제 2 결합부의 전압 변동을 측정한다. 제 2 전압 측정기 연결부에 연결되는 전압 측정기는 테스트 결합부의 전압 변동을 측정한다.

한편, 상기 제 1 패드, 제 2 패드, 제 3 패드 및 제 5 패드는, 글래스 기판과; 글래스 기판의 상부에 메탈 레이어로 형성되는 단자와; 단자의 상부에 형성되는 절연막과; 절연막의 상부에 형성되는 투명 도전막으로 각각 이루어지며, 구동 소자와의 통전을 위한 컨택 영역을 형성하기 위해서, 단자와 투명 도전막이 접할 수 있도록 상기 절연막의 제거된 컨택홀이 형성된다.

또한, 상기 테스트 패드는, 글래스 기판과; 메탈 레이어로 이루어지며, 글래스 기판 상에 상호 이격되게 설치되는 두 개의 단자와; 단자의 상부에 형성되는 절연막과; 절연막의 상부에 형성되는 투명 도전막으로 이루어지며, 또한, 단자와 투명 도전막이 상호 전기적으로 접속되도록 절연막이 제거된 두 개의 컨택홈이 형성되며, 그 두 컨택홈 사이의 노출 부분에 컨택 영역이 형성된다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

<실시예 1>

도 4는 본 발명의 바람직한 제 1 실시예에 따른 액정 표시 패널과 구동소자간의 결합 저항 측정 방법을 나타내는 순서도이고, 도 5는 도 4의 결합 저항 측정 방법을 설명하기 위한 개념도로서, 제 1 실시예에서는 액정 표시 패널과 구동소자의 결합부에 존재하는 다층 박막간의 접촉 저항과 칩 온 글래서 접속 저항 즉, 결합 저항의 총합을 4-단자 측정법을 이용하여 측정하는 방법을 설명하고자 한다.

이때, 4-단자 측정법은 측정할 저항이 포함되는 임의의 배선에 전류를 인가 하고 해당 저항의 양단 전압 변동을 측정함으로써 저항값을 산출하는 방법으로써, 바꿔 말하면 전류가 인가되는 경로와 전압계가 연결된 경로의 중복 경로에 배치된 저항을 측정할 수 있는 방법이다.

도 4 및 도 5를 참조하면, 액정 표시 패널(900)과 구동소자(600)가 결합된 제 1 결합부(100)와 제 2 결합부(200) 및 제 3 결합부(300)가 존재할 때, 전류원(800)을 이용하여 전류가 제 2 결합부(200)와 제 3 결합부(300)를 통하여 흐르도록 해당 패스에 전류를 인가한다(단계:S1).

이어서, b 포인트와 b' 포인트의 전압 변동을 측정할 수 있도록 제 1 결합부(100)와 제 2 결합부(200)가 포함된 패스에 전압 측정기(700)를 연결하여 전압 변동을 측정한다(단계:S2). 따라서, 전류가 흐르는 경로 중 전압 측정기(700)의 측정 패스와 중복되는 영역인 제 2 결합부(200) 즉, b 포인트와 b' 포인트 사이의 결합 저항을 측정할 수 있다(단계:S3).

이때, 상기 제 1 결합부(100)와 제 2 결합부(200) 및 제 3 결합부(300)는 액정 표시 패널(900)과 구동 소자(600)가 칩 온 글래스 형태로 연결된 단위 결합 부분을 각각 나타내는 것으로, 제 2 결합부(200)를 예를 들면, 글래스 기판(901) 위에 형성된 패드(201)에 포함된 전도성 다층 박막 즉, 단자(210)와 투명 도전막(211)과, 구동소자(600)의 각종 단자(미도시)들이 연결된 범프(620) 및 투명 도전막(211)과 범프(620)의 사이에 배치되어 이들을 전기적으로 연결하는 이방성 도전 필름(910)의 도전입자(920)로 구성되어 있다. 예를 들어, 투명 도전막(211)은 인듐-틴 옥사이드로 이루어질 수 있다.

따라서, 상기 측정된 결합 저항에는 상기 제 2 결합부(200)의 단자(210)와 투명 도전막(211)간의 저항인 다층 박막간의 접촉 저항과, 범프(620)와 도전입자(920) 사이의 계면 저항과 도전입자(920) 자체의 저항 및 도전입자(920)와 패드(201) 사이의 계면 저항의 합인 칩 온 글래스 접속 저항이 포함되어 있다.

그러므로, 종래의 2 단자 측정법에 의한 결합 저항 측정 방법에서 불필요하게 측정되던 메인 연성회로기판의 선로 저항 및 칩 온 필름 접속 저항 등가 같은 불필요한 저항들이 모두 제거된 순수한 결합 저항만을 결과 값으로 얻을 수 있게 된다.

이상의 실시예 1에서는 다층 박막간의 상호 접촉 저항과 칩 온 글래스 접속 저항이 더해진 결합 저항을 측정할 수 있는 방법에 대해서 설명하였다.

이하의 실시예 2에서는 액정 표시 패널(900)과 구동소자(600)간의 결합 저항 중 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항을 구분하여 측정할 수 있도록 하는 장치 및 방법에 대해서 설명하고자 한다.

<실시예 2>

먼저, 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항을 구분하여 측정하기 위해서는 앞서 언급한 종래의 패드(201) 구조로는 불가능하므로, 두 저항 중 다층 박막간의 접촉 저항을 제외하고 칩 온 글래스 접속 저항만을 측정할 수 있도록 하기 위해서 하기의 테스트 패드 구조를 개시한다.

도 6은 본 발명의 바람직한 제 2 실시예에 따른 액정 표시 패널과 구동소자간의 결합 저항 측정 장치 및 방법을 실현하기 위한 테스트 패드의 구조를 도시하 는 단면도이다.

도 6을 참조하면, 테스트 패드(401)는 글래스 기판(901) 상의 상호 분리된 두 개의 단자(410a, 410b) 즉, 메탈 레이어가 형성되고, 그 단자(410a, 410b)의 상부에는 절연막(420)이 형성된다. 또한, 절연막(420)의 상부에는 투명 도전막(430)이 형성된다.

이때, 단자(410a, 410b)와 투명 도전막(430)이 상호 전기적으로 접속될 수 있도록 두 단자의 상부에 형성된 절연막(420)의 일부가 제거되어 두 개의 컨택홀(450a, 450b)이 형성되며, 두 컨택홀(450a, 450b) 사이의 노출 부분에 투명 도전막(430)과 도전입자(940)가 접하는 컨택 영역이 형성된다.

따라서, 구동소자(600)는 도전입자(940)를 통하여 투명 도전막(430)과 통전되며, 투명 도전막(430)은 컨택홈(450a, 450b)에서 단자(410a, 410b)와 통전되므로, 결과적으로 단자(410a, 410b)와 구동소자(600)는 상호 통전되게 된다. 또한, 앞서 언급했던 패드(201)와는 다르게 컨택 영역에 투명 도전막(430)과 절연막(420)만 존재하므로 다층 박막간의 저항이 존재하지 않는다.

이러한 테스트 패드(401)를 이용하여 앞선 제 1 실시예에서 언급한 방법을 이용하여 결합부(400) 즉, c 포인트와 c' 포인트간의 저항을 측정하면, c 포인트와 c'포인트 사이에 다층 박막이 존재하지 않으므로, 결국 칩 온 글래스 저항만을 구할 수 있게 된다.

도 7, 도 8 및 도 9는 본 발명의 바람직한 제 2 실시예에 따른 액정 표시 패널(900)과 구동 소자(600)간의 결합 저항 측정 방법을 구현하기 위한 테스트 패턴 을 설명하기 위한 것으로, 도 7은 테스트 패턴에 따른 패드 배치 및 그에 따른 결합부의 단면 형상을 나타내는 단면도이고, 도 8은 테스트 패턴의 배선 구성을 나타내는 배선도이고, 도 9는 도 8의 테스트 패턴에 의한 전류의 흐름과 전압 측정 상태를 나타내는 개념도이다.

도 7을 참조하면, 액정 표시 패널(900)의 패드 영역에는 결합 저항 측정을 위한 4개의 패드(101, 201, 301, 501) 즉, 제 1 패드(101), 제 2 패드(201), 제 3 패드(301), 제 5 패드(501) 및 하나의 테스트 패드(401)가 구비된다. 이때, 각 패드(101, 201, 301, 401, 501)의 배치는 제 1 패드(101), 제 2 패드(201), 제 3 패드(301), 테스트 패드(401) 및 제 5 패드(501)의 순서로 배치된다.

이때, 제 1 패드(101), 제 2 패드(201), 제 3 패드(301) 및 제 5 패드(501)는 앞서 설명한 도 5에 언급되었던 패드(도 5의 201)의 구조와 동일하며, 테스트 패드(401)는 앞서 설명한 도 6에 도시된 테스트 패드(도 4의 401)의 구조를 가진 것으로, 이해의 편의를 위하여 앞서 언급한 것과 동일한 요소에는 동일한 도면 부호를 부여하였다.

또한, 상기 제 1 패드(101), 제 2 패드(201), 제 3 패드(301), 테스트 패드(401), 제 5 패드(501)에는 각각 구동소자(200)의 단자(미도시)와 연결된 5개의 범프(610, 620, 630, 640, 650) 즉, 제 1 범프(610), 제 2 범프(620), 제 3 범프(630), 제 4 범프(640) 및 제 5 범프(650)가 칩 온 글래스 형태로 결합된다.

따라서, 제 1 패드(101)와 제 1 범프(610)가 결합된 제 1 결합부(100), 제 2 패드(201)와 제 2 범프(620)가 결합된 제 2 결합부(200), 제 3 패드(301)와 제 3 범프(630)가 결합된 제 3 결합부(300), 테스트 패드(401)와 제 4 범프(640)가 결합된 테스트 결합부(400) 및 제 5 패드(501)와 제 5 범프(650)가 결합된 제 5 결합부(500)가 형성된다.

도 8 및 도 9를 참조하면, 제 1 패드(101)의 단자(110)와 제 2 패드(201)의 단자(210)에는 전압 측정기(800)를 연결할 수 있는 제 1 전압 측정기 연결부(810)가 연결되어 있으며, 제 2 패드(201)의 단자(210)와 제 3 패드(301)의 단자(310)에는 제 2 결합부(200)와 제 3 결합부(300)를 통하는 패스로 전류를 인가할 수 있도록 전류원(700)을 연결할 수 있는 제 1 전류원 연결부(710)가 연결되어 있다.

또한, 테스트 패드(401)의 투명 도전막(430)과 제 5 패드(501)의 단자(510)에는 전압 측정기(800)를 연결할 수 있는 제 2 전압 측정기 연결부(820)가 연결되어 있으며, 제 3 패드(301)의 단자(310)와 테스트 패드(401)의 투명 도전막(430)에는 제 3 결합부(300)와 테스트 패드(400)를 통하는 패스로 전류를 인가할 수 있도록 전류원(700)을 연결할 수 있는 제 2 전류원 연결부(720)가 연결되어 있다.

이때, 상기 제 1 전압 측정기 연결부(810), 제 1 전류원 연결부(710), 제 2 전압 측정기 연결부(820) 및 제 2 전류원 연결부(720)는 도 8에 도시된 바와 같이 전압 측정기(800) 또는 전류원(700)을 연결할 수 있는 선로 및 커넥터로 이루어지며, 이는 제어 신호 및 전원 신호 등을 인가하기 위해서 액정 표시 패널(900)에 연결되는 메인 연성인쇄회로기판(미도시) 상에 구현될 수 있을 것이다.

도 10은 본 발명의 바람직한 제 2 실시예에 따른 액정 표시 패널(900)과 구동소자(600)간의 결합 저항 측정 방법의 흐름을 도시하는 순서도로서, 도 7 내지 도 9에서 설명된 테스트 패턴을 이용하여 제 2 결합부(200)와 테스트 결합부(400)의 결합 저항을 측정함으로써, 액정 표시 패널(900)과 구동소자(600)간의 결합에 의하여 발생하는 다층 박막간의 접촉 저항과 칩 온글래스 저항을 구분하여 측정할 수 있는 방법을 설명한다.

먼저, 액정 표시 패널의 구비된 제 1 패드(101), 제 2 패드(201), 제 3 패드(301), 테스트 패드(401) 및 제 5 패드(501)에 구동 소자(600)의 제 1 범프(610), 제 2 범프(620), 제 3 범프(630), 제 4 범프(640) 및 제 5 범프(650)를 각각 칩 온 글래스 형태로 결합하여 제 1 결합부(100), 제 2 결합부(200), 제 3 결합부(300), 테스트 결합부(400) 및 제 5 결합부(500)를 각각 형성한다(단계:S11).

이어서, 제 1 전류원 연결부(710)에 전류원(700)을 연결하여(단계:S12) 제 2 결합부(200)와 제 3 결합부(300)로 이루어진 패스에 전류를 인가한 뒤(단계:S13), 제 1 패드(101)의 단자(110)와 제 2 패드(201)의 단자(210)에 연결된 제 1 전압 측정기 연결부(810)에 전압 측정기(800)를 연결하고(단계:S14), 그 전압 변동을 측정하여 전류의 패스와 전압 측정 패스가 중복되는 제 2 결합부(200)의 결합 저항을 측정한다(단계:S15).

따라서, 제 2 결합부(200)의 결합 저항 측정에서는 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항이 합산된 결합 저항이 측정된다. 이러한 단계:S12 ~ 단계:S15는 4-단자 측정법을 통하여 제 2 결합부의 결합 저항을 측정하는 것이다.

이어서, 제 2 전류원 연결부(720)에 전류원을 연결하여(단계:S16) 제 3 결합부(300)와 테스트 결합부(40))로 이루어진 패스에 전류를 인가한 뒤(단계:S17), 테 스트 패드(400)의 투명 도전막(430)과 제 5 패드(500)의 단자(510)에 연결된 제 2 전압 측정기 연결부(820)에 전압 측정기(800)를 연결하고(단계:S18), 그 전압 변동을 측정하여 전류의 패스와 전압 측정 패스가 중복되는 테스트 결합부(400)의 결합 저항을 측정한다(단계:S19). 이러한 단계:S16 ~ 단계:S19는 4-단자 측정법을 통하여 테스트 결합부의 결합 저항을 측정하는 것이다.

이때, 테스트 결합부(400)의 결합 저항에는 테스트 패드(401)의 특성으로 인하여 다층 박막간의 접촉 저항이 존재하지 않으므로 칩 온 그래스 접촉 저항만이 측정되게 된다.

따라서, 다층 박막간의 접촉 저항은 제 2 결합부(200)의 결합 저항의 결과값에 테스트 결합부(400)의 결합 저항을 감산하면 산출될 수 있다(단계:S20).

즉, 제 2 결합부(200)의 결합 저항에는 메탈 레이어인 단자(210)와 투명 전극막(230)간의 다층 박막간의 접촉 저항과, 칩 온 글래스 접속 저항이 모두 포함되어 있지만, 테스트 결합부(400)에는 테스트 패드(401)에 다층 박막이 존재하지 않으므로 테스트 결합부(400)의 결합 저항에는 칩 온 글래스 접속 저항만 포함되어 있다. 따라서, 제 2 결합부(200)의 결합 저항과 테스트 결합부(400)의 결합 저항의 차이가 다층 박막간의 접촉 저항이 되는 것이다.

그러므로, 사용자는 액정 표시 패널(900)과 구동소자(600)의 결합에 의하여 발생하는 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항을 각각 알 수 있으므로, 문제 발생 시에 어느 부분의 공정에 이상이 있는지를 용이하게 판단할 수 있게 된다.

이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

이상 설명한 바와 같이, 본 발명에 따른 표시 패널과 구동소자간의 결합 저항 측정 방법 및 이를 위한 테스트 패턴에 따르면, 4-단자 측정법을 이용하여 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항이 모두 존재하는 제 2 결합부와 칩 온 글래스 저항만 존재하는 테스트 결합부의 결합 저항을 측정할 수 있으므로, 표시 패널과 구동 소자간의 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항을 각각 구분하여 산출해낼 수 있다.

따라서, 표시 패널과 구동소자간의 결합 저항의 이상을 정확히 판별해낼 수 있을 뿐만 아니라, 그 이상이 다층 박막간의 접촉 저항의 이상인지 칩 온 글래스 접속 저항의 이상인지를 판단할 수 있으므로, 불량 원인의 심층적인 분석 및 신속한 조치가 가능한 장점을 가진다.

Claims

표시 패널의 패드 영역에 구비된 다수의 패드 및 테스트 패드를 구동소자의 범프와 각각 전기적으로 결합시켜, 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항을 갖는 다수의 결합부 및 상기 칩 온 글래스 접속 저항을 갖는 테스트 결합부를 형성시키는 단계;

4-단자 측정법을 사용하여, 상기 결합부 중 어느 한 결합부의 결합 저항을 측정함으로써, 상기 다층 박막간의 접촉 저항 및 상기 칩 온 글래스 접속 저항이 합산된 저항값을 측정하는 단계;

상기 4-단자 측정법을 사용하여, 상기 테스트 결합부의 결합 저항을 측정함으로써, 상기 칩 온 글래스 접속 저항을 측정하는 단계; 및

상기 측정된 결합부의 결합 저항에 상기 테스트 결합부의 결합 저항을 감산하여 상기 다층 박막간의 접촉 저항을 구하는 단계를 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 1 항에 있어서, 상기 패드 및 테스트 패드와, 상기 범프는 다수의 도전입자가 함유된 이방성 도전 필름에 의하여 전기적으로 결합되는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 1 항에 있어서, 상기 패드는 컨택 영역에 다수의 박막층을 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 3 항에 있어서, 상기 다수의 박막층은 메탈 레이어로 구성된 단자 및 상기 단자의 상부에 형성된 투명 도전막을 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 1 항에 있어서, 상기 테스트 패드는 상기 컨택 영역에 단일 박막층인 투명 도전막을 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
표시 패널의 패드 영역에 구비된 제 1 패드, 제 2 패드, 제 3 패드, 테스트 패드 및 제 5 패드를 도전입자가 함유된 이방성 도전 필름을 이용하여 구동소자의 제 1 범프, 제 2 범프, 제 3 범프, 제 4 범프 및 제 5 범프와 각각 전기적으로 결합시켜, 제 1 결합부, 제 2 결합부, 제 3 결합부, 테스트 결합부 및 제 5 결합부를 형성시키는 단계;

상기 제 1 결합부, 제 2 결합부 및 제 3 결합부에 4-단자 측정법을 사용하여, 다층 박막간의 접촉 저항과 칩 온 글래스 접속 저항이 포함된 상기 제 2 결합부의 결합 저항을 측정하는 단계;

상기 제 3 결합부, 테스트 결합부 및 제 5 결합부에 상기 4-단자 측정법을 사용하여, 상기 칩 온 글래스 접속 저항이 포함된 상기 테스트 결합부의 결합 저항 을 측정하는 단계; 및

상기 측정된 제 2 결합부의 결합 저항에 상기 테스트 결합부의 결합 저항을 감산하여 상기 다층 박막간의 접촉 저항을 구하는 단계를 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 6 항에 있어서, 상기 제 2 결합부의 결합 저항 측정 단계는,

상기 제 2 결합부 및 제 3 결합부를 통하여 패스에 전류를 인가시키는 단계; 및

상기 제 1 결합부 및 제 2 결합부에 전압 측정기를 연결시켜, 상기 제 2 결합부의 양단의 전압 변동을 측정하는 단계를 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 6 항에 있어서, 상기 테스트 결합부의 결합 저항 측정 단계는,

상기 제 3 결합부 및 테스트 결합부를 통하여 패스에 전류를 인가시키는 단계; 및

상기 테스트 결합부 및 제 5 결합부에 전압 측정기를 연결시켜, 상기 테스트 결합부의 양단의 전압 변동을 측정하는 단계를 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 6 항에 있어서, 상기 제 1 패드, 제 2 패드, 제 3 패드 및 제 5 패드는 상기 도전입자와의 컨택 영역에 다수의 박막층을 포함하는 것을 특징으로 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 9 항에 있어서, 상기 다수의 박막층은 메탈 레이어로 구성된 단자 및 상기 단자의 상부에 형성된 투명 도전막을 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 6 항에 있어서, 상기 다층 박막간의 접촉 저항은 상기 단자와 투명 도전막간의 접촉 저항인 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 6 항에 있어서, 상기 테스트 패드는 상기 도전 입자와의 컨택 영역에 단일 박막층인 투명 도전막을 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
제 6 항에 있어서, 상기 칩 온 글래스 접속 저항은,

상기 범프와 상기 도전입자 사이의 계면 저항;

상기 도전입자 자체의 저항; 및

상기 도전입자와 상기 패드 사이의 계면 저항을 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정 방법.
구동소자와의 전기적 결합을 위하여 표시 패널의 패드 영역에 구비된 제 1 패드, 제 2 패드, 제 3 패드, 테스트 패드 및 제 5 패드;

상기 제 2 패드 및 제 3 패드에 연결된 제 1 전류원 연결부;

상기 제 1 패드 및 제 2 패드에 연결된 제 1 전압 측정기 연결부;

상기 제 3 패드 및 테스트 패드에 연결된 제 2 전류원 연결부; 및

상기 테스트 패드 및 제 5 패드에 연결된 제 2 전압 측정기 연결부를 포함하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 14 항에 있어서, 상기 제 1 패드, 제 2 패드, 제 3 패드, 테스트 패드 및 제 5 패드는 상기 구동소자에 구비된 제 1 범프, 제 2 범프, 제 3 범프, 제 4 범프 및 제 5 범프와 다수의 도전입자가 함유된 이방성 도전 필름을 통하여 각각 전기적으로 결합되어, 제 1 결합부, 제 2 결합부, 제 3 결합부, 테스트 결합부 및 제 5 결합부를 형성하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 15 항에 있어서, 상기 제 1 전류원 연결부로부터 인가되는 전류는 상기 제 2 결합부 및 제 3 결합부를 통하여 흐르는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 15 항에 있어서, 상기 제 2 전류원 연결부로부터 인가되는 전류는 상기 제 3 결합부 및 테스트 결합부를 통하여 흐르는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 15 항에 있어서, 상기 제 1 전압 측정기 연결부에 연결되는 전압 측정기는 상기 제 2 결합부의 전압 변동을 측정하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 15 항에 있어서, 상기 제 2 전압 측정기 연결부에 연결되는 전압 측정기는 상기 테스트 결합부의 전압 변동을 측정하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 14 항에 있어서, 상기 제 1 패드, 제 2 패드, 제 3 패드 및 제 5 패드는,

글래스 기판;

상기 글래스 기판의 상부에 메탈 레이어로 형성되는 단자;

상기 단자의 상부에 형성되는 절연막; 및

상기 절연막의 상부에 형성되는 투명 도전막을 각각 포함하며,

상기 구동 소자와의 통전을 위한 컨택 영역을 형성하기 위해서, 상기 단자와 투명 도전막이 접할 수 있도록 상기 절연막의 제거된 컨택홀이 형성되는 것을 특징 으로 하는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 14 항에 있어서, 상기 테스트 패드는,

글래스 기판;

메탈 레이어로 이루어지며, 상기 글래스 기판 상에 상호 이격되게 설치되는 두 개의 단자;

상기 단자의 상부에 형성되는 절연막; 및

상기 절연막의 상부에 형성되는 투명 도전막을 포함하며,

상기 단자와 투명 도전막이 상호 전기적으로 접속되도록 절연막이 제거된 두 개의 컨택홈이 형성되며, 상기 두 컨택홈 사이의 노출 부분에 컨택 영역이 형성되는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.
제 14 항에 있어서, 상기 제 1 전류원 연결부, 제 1 전압 측정기 연결부, 제 2 전류원 연결부 및 제 2 전압 측정기 연결부는 표시 패널에 연결되는 메인 연성인쇄회로기판 상에 배치되는 것을 특징으로 하는 표시 패널과 구동소자간의 결합 저항 측정을 위한 테스트 패턴.