KR20060037655A - 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. - Google Patents
패키징 기판의 제조방법 및 이를 이용한 패키징 방법. Download PDFInfo
- Publication number
- KR20060037655A KR20060037655A KR1020040086676A KR20040086676A KR20060037655A KR 20060037655 A KR20060037655 A KR 20060037655A KR 1020040086676 A KR1020040086676 A KR 1020040086676A KR 20040086676 A KR20040086676 A KR 20040086676A KR 20060037655 A KR20060037655 A KR 20060037655A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- packaging
- electrode
- predetermined
- etching
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 144
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 238000007747 plating Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000010931 gold Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 39
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000004140 cleaning Methods 0.000 description 7
- 208000033999 Device damage Diseases 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000003863 physical function Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (12)
- (a) 기판 하부 표면의 소정 영역을 식각하여 함몰부를 제작하는 단계;(b) 상기 기판 상부표면에 씨드층을 적층하는 단계;(c) 상기 함몰부 내부에서, 상기 기판 하부 표면의 소정 영역을 식각하여 상기 씨드층까지 연결되는 적어도 하나의 비아홀을 제작하는 단계; 및,(d) 상기 씨드층을 이용하여 상기 비아홀 내부를 도금하여, 상기 기판 상하부를 연결하는 전극을 제작하는 단계;를 포함하는 것을 특징으로 하는 패키징 기판의 제조방법.
- 제1항에 있어서,상기 씨드층을 식각하여 상기 전극과 연결된 소정 형태의 제1패드를 제작하는 단계; 및,상기 기판 하부표면 상에서 상기 전극과 연결된 소정 형태의 제2패드를 제작하는 단계;를 더 포함하는 것을 특징으로 하는 패키징 기판의 제조방법.
- 제2항에 있어서,상기 제2패드는, 소정 조건 하에서 외부물질과 본딩(bonding) 가능한 메탈물질로 제작되는 것을 특징으로 하는 패키징 기판의 제조방법.
- 제1항에 있어서,상기 (c)단계는,상기 기판 하부 표면에 소정의 메탈마스크를 적층하는 단계;상기 함몰부 내부에 적층된 메탈마스크 상의 소정 영역을 식각하는 단계; 및,상기 메탈마스크가 식각된 영역의 기판을 식각하여 상기 적어도 하나의 비아홀을 제작하는 단계;를 더 포함하는 것을 특징으로 하는 패키징 기판의 제조방법.
- 제1항에 있어서,상기 (d)단계는,상기 도금물질이 상기 기판 하부에서 상기 함몰부의 바닥 표면보다 볼록해지도록 도금하여 상기 전극을 제작하는 단계;를 포함하는 것을 특징으로 하는 패키징 기판의 제조방법.
- 제5항에 있어서,상기 (d)단계는,상기 함몰부 내부에서, 소정 재질의 보호막을 상기 전극 상에 적층하는 단계;를 더 포함하는 것을 특징으로 하는 패키징 기판의 제조방법.
- 제6항에 있어서,상기 보호막은, 금(Au)으로 이루어지는 것을 특징으로 하는 패키징 기판의 제조방법.
- 소정의 회로소자를 패키징하는 패키징방법에 있어서,(a) 기판 하부 표면의 소정 영역을 식각하여 함몰부를 제작하는 단계;(b) 상기 기판 상부표면에 씨드층을 적층하는 단계;(c) 상기 함몰부 내부에서, 상기 기판 하부 표면의 소정 영역을 식각하여 상기 씨드층까지 연결되는 적어도 하나의 비아홀을 제작하는 단계;(d) 상기 씨드층을 이용하여 상기 비아홀 내부를 도금하여, 상기 기판 상하부를 연결하는 전극을 제작하는 단계;(e) 상기 씨드층을 식각하여 상기 전극과 연결된 소정 형태의 제1패드를 제작하는 단계;(f) 상기 기판 하부표면 상에서 상기 전극과 연결된 소정 형태의 제2패드를 제작하는 단계; 및,(g) 상기 회로소자가 실장된 베이스 기판 및 상기 기판을 상기 제2패드를 이용하여 본딩시키는 단계;를 포함하는 것을 특징으로 하는 패키징 방법.
- 제8항에 있어서,상기 (c)단계는,상기 기판 하부 표면에 소정의 메탈마스크를 적층하는 단계;상기 함몰부 내부에 적층된 메탈마스크 상의 소정 영역을 식각하는 단계; 및,상기 메탈마스크가 식각된 영역의 기판을 식각하여 상기 적어도 하나의 비아 홀을 제작하는 단계;를 더 포함하는 것을 특징으로 하는 패키징 방법.
- 제8항에 있어서,상기 (d)단계는,상기 도금물질이 상기 기판 하부에서 상기 함몰부 표면보다 볼록해지도록 도금하여 상기 전극을 제작하는 단계;를 포함하는 것을 특징으로 하는 패키징 방법.
- 제10항에 있어서,상기 (d)단계는,상기 함몰부 내부에서, 소정 재질의 보호막을 상기 전극 상에 적층하는 단계;를 더 포함하는 것을 특징으로 하는 패키징 방법.
- 제11항에 있어서,상기 보호막은, 금(Au)으로 이루어지는 것을 특징으로 하는 패키징 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040086676A KR100618343B1 (ko) | 2004-10-28 | 2004-10-28 | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. |
US11/240,771 US7452809B2 (en) | 2004-10-28 | 2005-10-03 | Fabrication method of packaging substrate and packaging method using the packaging substrate |
EP05022797.4A EP1659092B1 (en) | 2004-10-28 | 2005-10-19 | Method for fabricating an electrode in a packaging substrate |
JP2005310885A JP4344350B2 (ja) | 2004-10-28 | 2005-10-26 | パッケージング基板の製造方法およびそれを用いたパッケージング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040086676A KR100618343B1 (ko) | 2004-10-28 | 2004-10-28 | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060037655A true KR20060037655A (ko) | 2006-05-03 |
KR100618343B1 KR100618343B1 (ko) | 2006-08-31 |
Family
ID=35457914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040086676A KR100618343B1 (ko) | 2004-10-28 | 2004-10-28 | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. |
Country Status (4)
Country | Link |
---|---|
US (1) | US7452809B2 (ko) |
EP (1) | EP1659092B1 (ko) |
JP (1) | JP4344350B2 (ko) |
KR (1) | KR100618343B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1517166B1 (en) | 2003-09-15 | 2015-10-21 | Nuvotronics, LLC | Device package and methods for the fabrication and testing thereof |
US20070004079A1 (en) * | 2005-06-30 | 2007-01-04 | Geefay Frank S | Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips |
KR100790878B1 (ko) * | 2006-06-13 | 2008-01-03 | 삼성전자주식회사 | 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법 |
US20080078948A1 (en) * | 2006-10-03 | 2008-04-03 | Tokyo Electron Limited | Processing termination detection method and apparatus |
EP1962344B1 (en) * | 2007-02-25 | 2012-03-28 | Samsung Electronics Co., Ltd | Electronic device packages and methods of formation |
TWI543327B (zh) | 2010-08-31 | 2016-07-21 | 先進封裝技術私人有限公司 | 半導體承載元件 |
US9711403B2 (en) * | 2011-01-17 | 2017-07-18 | Xintec Inc. | Method for forming chip package |
TWI487041B (zh) * | 2012-08-08 | 2015-06-01 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
CN105174195A (zh) * | 2015-10-12 | 2015-12-23 | 美新半导体(无锡)有限公司 | 一种腔体mems器件的晶圆级封装结构及封装方法 |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4246595A (en) * | 1977-03-08 | 1981-01-20 | Matsushita Electric Industrial Co., Ltd. | Electronics circuit device and method of making the same |
JPH02257643A (ja) * | 1989-03-29 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH11166935A (ja) * | 1997-09-25 | 1999-06-22 | Canon Inc | 光検出または照射用の光プローブと該プローブを備えた近視野光学顕微鏡、及該光プローブの製造方法とその製造に用いる基板 |
US20020083586A1 (en) * | 1998-04-10 | 2002-07-04 | Takahiro Iijima | Process for producing multilayer circuit board |
US6399479B1 (en) * | 1999-08-30 | 2002-06-04 | Applied Materials, Inc. | Processes to improve electroplating fill |
US20030039106A1 (en) * | 2000-04-14 | 2003-02-27 | Tatsunori Koyanagi | Double-sided wiring board and its manufacture method |
KR100385227B1 (ko) * | 2001-02-12 | 2003-05-27 | 삼성전자주식회사 | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 |
US7070687B2 (en) * | 2001-08-14 | 2006-07-04 | Intel Corporation | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing |
JP2004129223A (ja) * | 2002-07-31 | 2004-04-22 | Murata Mfg Co Ltd | 圧電部品およびその製造方法 |
SG111972A1 (en) * | 2002-10-17 | 2005-06-29 | Agency Science Tech & Res | Wafer-level package for micro-electro-mechanical systems |
JP2004179588A (ja) * | 2002-11-29 | 2004-06-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
TWI257120B (en) * | 2003-06-18 | 2006-06-21 | Fujitsu Ltd | Method for manufacturing semiconductor device |
KR100572825B1 (ko) * | 2003-07-31 | 2006-04-25 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
JP2005146398A (ja) * | 2003-11-19 | 2005-06-09 | Ebara Corp | めっき方法及びめっき装置 |
JP4376715B2 (ja) * | 2004-07-16 | 2009-12-02 | 三洋電機株式会社 | 半導体装置の製造方法 |
KR100632556B1 (ko) * | 2005-01-28 | 2006-10-11 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
2004
- 2004-10-28 KR KR1020040086676A patent/KR100618343B1/ko active IP Right Grant
-
2005
- 2005-10-03 US US11/240,771 patent/US7452809B2/en active Active
- 2005-10-19 EP EP05022797.4A patent/EP1659092B1/en active Active
- 2005-10-26 JP JP2005310885A patent/JP4344350B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20060094158A1 (en) | 2006-05-04 |
EP1659092A1 (en) | 2006-05-24 |
KR100618343B1 (ko) | 2006-08-31 |
EP1659092B1 (en) | 2014-12-10 |
US7452809B2 (en) | 2008-11-18 |
JP2006128683A (ja) | 2006-05-18 |
JP4344350B2 (ja) | 2009-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5189491B2 (ja) | ウェハ・レベル・パッケージングの方法 | |
KR100636770B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7161283B1 (en) | Method for placing metal contacts underneath FBAR resonators | |
JP4586009B2 (ja) | ウェハレベルパッケージングキャップ及びその製造方法 | |
JP4344350B2 (ja) | パッケージング基板の製造方法およびそれを用いたパッケージング方法 | |
JP4789836B2 (ja) | キャップウエハの製造方法及びこれを含む半導体チップの製造方法 | |
KR100620810B1 (ko) | Mems 소자 패키지 및 그 제조방법 | |
US7449366B2 (en) | Wafer level packaging cap and fabrication method thereof | |
US20030102551A1 (en) | Semiconductor device and method for manufacturing | |
WO2010100705A1 (ja) | 半導体装置及びその製造方法 | |
JP4732824B2 (ja) | 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法 | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
US8178957B2 (en) | Electronic component device, and method of manufacturing the same | |
JP2005051150A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100714566B1 (ko) | Fbar 소자의 제조 방법 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP4703938B2 (ja) | ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法 | |
JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8039967B2 (en) | Wiring substrate with a wire terminal | |
KR100616051B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP4415443B2 (ja) | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 | |
JP4708009B2 (ja) | 配線基板の製造方法 | |
KR101210138B1 (ko) | 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법 | |
JP2007207982A (ja) | 半導体装置とその製造方法 | |
KR100321162B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120716 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130724 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190717 Year of fee payment: 14 |