KR20060018335A - 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치 - Google Patents

불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치 Download PDF

Info

Publication number
KR20060018335A
KR20060018335A KR1020040066664A KR20040066664A KR20060018335A KR 20060018335 A KR20060018335 A KR 20060018335A KR 1020040066664 A KR1020040066664 A KR 1020040066664A KR 20040066664 A KR20040066664 A KR 20040066664A KR 20060018335 A KR20060018335 A KR 20060018335A
Authority
KR
South Korea
Prior art keywords
initialization
page
block
state
verification
Prior art date
Application number
KR1020040066664A
Other languages
English (en)
Other versions
KR100606173B1 (ko
Inventor
안세진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040066664A priority Critical patent/KR100606173B1/ko
Priority to JP2005227149A priority patent/JP2006066060A/ja
Priority to US11/208,742 priority patent/US7660163B2/en
Priority to CN2005101067141A priority patent/CN1779864B/zh
Priority to FR0508726A priority patent/FR2874733A1/fr
Priority to DE102005041032A priority patent/DE102005041032A1/de
Publication of KR20060018335A publication Critical patent/KR20060018335A/ko
Application granted granted Critical
Publication of KR100606173B1 publication Critical patent/KR100606173B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

불휘발성 메모리 장치의 초기화 상태 검증 방법은 먼저, 메모리 컨트롤러로부터 블록(또는 페이지) 초기화 검증 명령 및 검증될 블록(또는 페이지)을 지시하는 블록(또는 페이지) 어드레스를 수신한다. 상기 블록(또는 페이지) 초기화 검증 명령에 응답하여 상기 블록(또는 페이지) 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증한다. 상기 블록 단위의 초기화 상태 검증 결과를 상기 메모리 컨트롤러로 전송한다. 불휘발성 메모리 장치의 특정 단위(블록, 메모리)의 초기화 상태를 빠르고 간단하게 검증할 수 있다.

Description

불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및 장치{METHOD AND APPARATUS FOR VERIFYING AN INITIAL STATE OF NON-VOLATILE MEMORY DEVICE}
도 1은 본 발명의 일실시예에 따른 불휘발성 메모리(Non-volatile Memory) 장치의 초기화 검증을 위한 시스템을 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 메모리 컨트롤러에서의 불휘발성 메모리 장치의 초기화 검증 과정을 설명하기 위한 순서도이다.
도 3은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 내부 구성을 개략적으로 나타낸 블록도이다.
도 4는 종래의 불휘발성 메모리 장치 내부의 커맨드 해석기의 스테이트 머신(state machine)을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 불휘발성 메모리 장치 내부의 커맨드 해석기의 스테이트 머신(state machine)을 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 제어부의 구성을 나타낸 블록도이다.
도 7은 본 발명의 일실시예에 따른 불휘발성 메모리 장치 내부에서의 초기화 상태 검증 과정을 설명하기 위한 블록도이다.
도 8은 불휘발성 메모리 장치의 블록 소거(block erase) 동작을 설명하기 위 한 순서도이다.
도 9는 본 발명의 일실시예에 따른 블록 초기화 검증 동작을 설명하기 위한 순서도이다.
도 10은 불휘발성 메모리 장치의 읽기(read) 동작을 설명하기 위한 순서도이다.
도 11은 불휘발성 메모리 장치의 프로그램(program) 동작을 설명하기 위한 순서도이다.
도 12는 본 발명의 일실시예에 따른 페이지 초기화 검증 동작을 설명하기 위한 순서도이다.
도 13은 기존의 블록 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
도 14는 본 발명의 일실시예에 따른 블록 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
도 15는 기존의 페이지 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
도 16은 본 발명의 일실시예에 따른 페이지 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
<도면의 주요 부분에 대한 부호의 설명>
50 : 메모리 컨트롤러 100 : 불휘발성 메모리 장치
112 : 블록 초기화 검증 회로 114 : 페이지 초기화 검증 회로
본 발명은 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및 장치에 관한 것이다.
최근 전기적으로 데이터를 쓰고 지울 수 있는 불휘발성 메모리 장치는 휴대형 장치에서 데이터를 저장하는 매체로 많이 사용되고 있다. 일반적으로 비휘발성 메모리 장치를 이루는 메모리 셀 트랜지스터는 플로팅 게이트(floating gate)와 컨트롤 게이트(control gate)를 가지며, 연결 형태에 따라 크게 NOR 타입과 NAND 타입으로 나뉘어진다.
NOR 타입 불휘발성 메모리 장치는 하나의 비트라인 콘택과 소오스 라인을 2개의 메모리 셀이 마주보며 공유하여 하나의 비트라인에 여러개의 메모리 셀이 병렬로 연결되도록 구성된다. NOR 타입 불휘발성 메모리 장치에서는 데이터를 메모리 셀에 프로그램(program)하는 경우에 채널 핫 일렉트론(channel hot electron) 방식을 사용하고, 데이터를 소거(erase)하는 경우에 F-N 터널링(Fowler-Nordheim tunneling) 방식이 사용된다. NOR 타입 불휘발성 메모리 장치는 큰 셀 전류를 사용하므로 고집적화에 불리한 단점이 있으나 고속화에 유리한 장점이 있다.
한편, NAND 타입 불휘발성 메모리 장치는 하나의 비트라인 콘택과 소오스 라 인을 2개의 셀 스트링(cell string)이 공유하여 하나의 셀 스트링은 복수개의 트랜지스터가 비트라인과 직렬로 연결되도록 구성된다. NAND 타입 불휘발성 메모리 장치에서는 콘트롤 게이트 또는 기판에 인가하는 전압에 따라 기판과 플로팅 게이트 사이에 F-N 터널링이 발생되어 데이터의 프로그램과 소거가 이루어진다. NAND 타입 불휘발성 메모리 장치는 적은 셀 전류를 사용하므로 고속화에 불리한 단점이 있으나 고집적화에 유리한 장점이 있다.
불휘발성 메모리 장치의 메모리 셀 어레이는 통상 복수개의 블록들로 이루어지며, 각 블록은 복수개의 페이지로 이루어진다. 블록은 메모리 셀에 저장된 데이터를 소거하기 위한 최소 단위가 된다. 하나의 블록은 예를 들어 16 페이지 또는 32 페이지로 이루어진다. 페이지는 하나의 워드 라인(W/L)에 연결되어 있는 모든 메모리 셀들로 이루어진다.
기존에는 불휘발성 메모리 장치에서 쓰고자 하는 특정 블럭(block)이나 특정 페이지(page)에 대한 상태 검증이 필요할 때 해당 블록이나 페이지를 불휘발성 메모리 장치 외부에 존재하는 메모리 컨트롤러에서 불휘발성 메모리 장치로부터 전부 읽어서 내용을 검색하여 검증을 해야하므로 시간이 많이 걸리게 된다.
구체적으로, 기존의 블럭의 데이터가 모두 초기화되어 있는지 여부를 검증하는 경우, 먼저 메모리 컨트롤러에서 검증하려는 블럭에 대한 첫 번째 페이지를 읽기 명령(read command)에 의해서 불휘발성 메모리 장치로부터 읽어들인다. 다음, 메모리 컨트롤러에서 읽어들인 데이터에 대한 검증 작업을 수행한다. 메모리 컨트롤러에서는 읽어들인 모든 데이터가 초기화된 상태라면 블록의 총 페이지 수만큼 위의 작업을 반복하여 읽어들인 모든 데이터가 초기화된 상태가 아니라면 초기화 상태가 아닌 더러워진 블럭으로 판단한다. 메모리 컨트롤러는 상기 페이지 수만큼 검증 작업을 수행하여 읽어들인 모든 데이터가 초기화된 상태라면 해당 블럭이 초기화 상태라고 판단한다.
기존의 페이지의 데이터가 모두 초기화되어 있는지 여부를 검증하는 경우, 먼저 메모리 컨트롤러에서 검증하려는 페이지를 읽기 명령에 의해서 불휘발성 메모리 장치로부터 읽어들인다. 그 다음, 메모리 컨트롤러에서 상기 읽어들인 데이터에 대한 검증 작업을 수행한다.
여기서, 가장 시간이 많이 걸리는 작업은 데이터를 검증을 하기 위해서 불휘발성 메모리 장치로부터 메모리 컨트롤러 쪽으로 데이터를 읽어 드리는 과정이다.
불휘발성 메모리 장치의 특성상 전원이 나가게 되면, 전원이 나가기 전의 상태로 복구하기 위해서 불휘발성 메모리 장치내의 블럭 및 페이지의 데이터를 검증하는 작업을 반드시 거쳐야 한다.
기존의 데이터 검증 방법으로는 단순히 검증을 하는 데에 많은 시간 및 전류가 소모되는 단점이 있다.
즉, 해당 블럭을 검증하는 작업을 할 경우에는 메모리를 사용하는 장치에서 블럭을 구성하는 페이지를 모두 읽는 시간과 이를 계산하여 확인하는 시간이 들어간다. 또한, 메모리를 사용하는 장치 내부에 검증을 위해서 사용하는 메모리가 필요하게 되고, 검증하는 작업시 메모리를 많이 접근하게 되어 전류가 많이 소모되는 문제점이 있다.
특히, 전원을 껐다가 다시 켰을 때 이전의 데이터가 보존될 필요가 있는 팩시밀리, 프린터, 개인 휴대 단말기 및 디지털 카메라등의 응용 제품의 경우에 검증을 하는 데에 들어가는 시간 및 전류를 줄일 필요가 있다.
또한, 메모리 컨트롤러 내부에 상기와 같은 검증 기능을 목적으로 하는 하드웨어 장치가 추가되어야 한다. 또한, 검증하는데 들어가는 시간이 증가하면 느린 복구 시간으로 인해서 호스트와 호환성 문제가 발생할 수 있다. 예를 들어, 디지털 카메라의 경우 검증 시간이 커지면 메모리 컨트롤러에 오버헤드가 발생하여 메모리 카드 자체가 인식되진 않는 경우가 생길 수 있다.
또한, 데이터 검증시 메모리 인터페이스와 불휘발성 메모리 장치간의 인터페이스를 통해서 데이터가 전송되는 과정에서 데이터에 노이즈가 발생되어 동작 오류가 발생할 수도 있다.
따라서, 본 발명의 제1 목적은 불 휘발성 메모리 장치의 블럭 또는 페이지의 초기화 상태를 빠르고 간단하게 검증할 수 있는 방법을 제공하는 것이다.
또한, 본 발명의 제2 목적은 불 휘발성 메모리 장치의 블럭 또는 페이지의 초기화 상태를 빠르고 간단하게 검증할 수 있는 불휘발성 메모리 장치의 초기화 상태 검증 장치를 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일측면에 따른 불휘 발성 메모리 장치의 초기화 상태 검증 방법은 메모리 컨트롤러로부터 블록 초기화 검증 명령 및 검증될 블록을 지시하는 블록 어드레스를 수신하는 단계; 상기 블록 초기화 검증 명령에 응답하여 상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 단계; 및 상기 블록 단위의 초기화 상태 검증 결과를 상기 메모리 컨트롤러로 전송하는 단계를 포함한다.
또한, 본 발명의 제1 목적을 달성하기 위한 본 발명의 다른 측면에 따른 불휘발성 메모리 장치의 초기화 상태 검증 방법은 메모리 컨트롤러로부터 블록 초기화 검증 명령 및 검증될 블록을 지시하는 블록 어드레스를 수신하는 단계; 상기 블록 초기화 검증 명령에 응답하여 상기 블록 어드레스를 디코딩하는 단계; 상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압이 소정의 제1 전압 레벨이하에 있는지 여부를 판단하는 단계; 상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압이 상기 소정의 제1 전압 레벨이하 경우 기록 가능 상태에 있는 것으로 판단하는 단계; 상태 레지스터에 상기 기록 가능 상태인지 여부를 설정하는 단계; 및 상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 상태 레지스터의 기록 가능 상태인지 여부 정보를 상기 메모리 컨트롤러로 전송하는 단계를 포함한다.
또한, 본 발명의 제1 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 불휘발성 메모리 장치의 초기화 상태 검증 방법은 메모리 컨트롤러로부터 페이지 초기화 검증 명령 및 검증될 페이지를 지시하는 페이지 어드레스를 수신하는 단계; 상기 페이지 초기화 검증 명령에 응답하여 상기 페이지 어드레스에 상응하는 불휘 발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 단계; 및 상기 페이지 단위의 초기화 상태 검증 결과를 상기 메모리 컨트롤러로 전송하는 단계를 포함한다.
또한, 본 발명의 제1 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 불휘발성 메모리 장치의 초기화 상태 검증 방법은 메모리 컨트롤러로부터 페이지 초기화 검증 명령 및 검증될 페이지를 지시하는 페이지 어드레스를 수신하는 단계; 상기 페이지 초기화 검증 명령에 응답하여 상기 페이지 어드레스를 디코딩하는 단계; 상기 페이지 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들로부터 데이터를 센싱하는 단계; 상기 센싱된 데이터를 페이지 레지스터에 로드하는 단계; 상기 페이지 레지스터의 데이터 값이 모두 제1 논리 값을 가지는 경우 기록 가능 상태에 있는 것으로 판단하고, 상기 페이지 레지스터의 데이터 값이 모두 상기 제1 논리 값이 아닌 경우 초기화 상태에 있지 않은 것으로 판단하는 단계; 상태 레지스터에 상기 기록 가능 상태인지 여부를 설정하는 단계; 및 상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 상태 레지스터의 기록 가능 상태인지 여부 정보를 상기 메모리 컨트롤러로 전송하는 단계를 포함한다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 일측면에 따른 불휘발성 메모리 장치의 초기화 상태 검증 장치는 메모리 컨트롤러로부터 블록 초기화 검증 명령 및 검증될 블록을 지시하는 블록 어드레스를 수신하고, 상기 블록 초기화 검증 명령에 응답하여 상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 블록 초기화 상태 검증 회로; 및 상기 블록 단위의 초기화 상태 검증 결과를 저장하는 상태 레지스터를 포함한다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 다른 측면에 따른 불휘발성 메모리 장치의 초기화 상태 검증 장치는 메모리 컨트롤러로부터 페이지 초기화 검증 명령 및 검증될 페이지를 지시하는 페이지 어드레스를 수신하고, 상기 페이지 초기화 검증 명령에 응답하여 상기 페이지 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 페이지 초기화 상태 검증 회로; 및 상기 페이지 단위의 초기화 상태 검증 결과를 저장하는 상태 레지스터를 포함한다.
본 발명은 NAND 플래쉬 메모리 및 NOR 플래쉬 메모리 등의 불휘발성 메모리 장치에 적용될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일실시예에 따른 불휘발성 메모리(Non volatile Memory) 장치의 초기화 검증을 위한 시스템을 나타낸 블록도이다.
도 1을 참조하면, 메모리 컨트롤러(50)에서 불휘발성 메모리 장치(100)의 데이터 초기화 상태를 검증하기 위한 명령, 블록 어드레스, 페이지 어드레스를 불휘발성 메모리 장치(100)로 전송하고, 불휘발성 메모리 장치(100)에서는 상기 초기화 상태 검증 명령을 수신하여 초기화 상태 검증 동작을 수행한다.
여기서, 초기화 상태 검증 명령은 블록 단위로 데이터의 초기화 상태를 검증 하기 위한 블록 초기화 검증 명령(CHECK BLOCK), 페이지 단위로 데이터의 초기화 상태를 검증하기 위한 페이지 초기화 검증 명령(CHECK PAGE)을 포함한다. 도면에는 표시하지 않았지만, 메모리 컨트롤러(50)에서는 프로그램(program), 읽기(read), 소거(erase) 동작을 위한 각종 제어 신호(/CE, /RE, /WE, CLE, ALE, /WP)를 불휘발성 메모리 장치(100)로 전송한다.
불휘발성 메모리 장치(100)에서는 상기 각종 제어 신호(/CE, /RE, /WE, CLE, ALE, /WP), 블록 초기화 검증 명령 및 페이지 초기화 검증 명령을 수신하여 블록 초기화 검증 명령 또는 페이지 초기화 검증 명령에 따른 초기화 검증 동작을 수행한다. 불휘발성 메모리 장치(100)에서는 초기화 검증 결과('PASS' 또는 'FAIL')를 상태 레지스터에 저장한다.
메모리 컨트롤러(50)에서 상태 레지스터를 읽기 위한 명령(예를 들어, READ STATUS 명령)을 불휘발성 메모리 장치(100)로 전송하면, 불휘발성 메모리 장치(100)에서는 상기 상태 레지스터에 저장된 초기화 상태 검증 결과를 메모리 컨트롤러(100)로 전송한다. 메모리 컨트롤러(50)에서는 상기 초기화 상태 검증를 수신하여 해당 블록 또는 페이지가 초기화 상태인지를 확인한다.
도 2는 본 발명의 일실시예에 따른 메모리 컨트롤러에서의 불휘발성 메모리 장치의 초기화 검증 과정을 설명하기 위한 순서도이다.
도 2를 참조하면, 먼저 메모리 컨트롤러(50)에서는 불휘발성 메모리 장치(100)로 블록 검증 명령 또는 페이지 검증 명령을 전송하고, 불휘발성 메모리 장치(100)에서는 상기 블록 검증 명령 또는 페이지 검증 명령에 응답하여 블록 검증 동 작 또는 페이지 검증 동작을 수행한다(S201).
메모리 컨트롤러(50)에서는 불휘발성 메모리 장치(100)에서 상기 블록 검증 동작 또는 페이지 검증 동작을 수행하는 시간 동안 대기한 후(S203), 불휘발성 메모리(100)로 검증 수행 결과를 요청한다(S205). 메모리 컨트롤러(50)에서는 불휘발성 메모리 장치(100)로부터 검증 수행 결과를 읽어들여 해당 블록 또는 페이지가 초기화 상태인지를 확인한다(S207).
도 3은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 내부 구성을 개략적으로 나타낸 블록도이다.
도 3을 참조하면, 불휘발성 메모리 장치(100)는 제어부(110), 커맨드 레지스터(120), 어드레스 디코더(130), 불휘발성 메모리 셀 어레이(140), 데이터 레지스터(152), 센스 증폭기(154), 열 패스 게이트(Y-GATING) 회로(160), I/O 버퍼 및 래치(170), 출력 드라이버(180) 및 글로벌 버퍼(190)를 포함한다. 여기서, 본 실시예에 의한 불휘발성 메모리 장치는 메모리 동작에 필요하고, 본 발명의 주요 부분을 설명하기 위한 필수적인 구성 요소만을 언급한 것이며, 그 외 통상적인 불휘발성 메모리 장치의 구성 요소는 본 실시예의 명확한 이해를 위해 생략한다.
제어부(110)는 외부의 메모리 컨트롤러(50)로부터 /CE(Chip Enable), /RE(Read Enable), /WE(Write Enable), CLE(Command Latch Enable), ALE(Address Latch Enable), /WP(Write Protect) 등의 제어 신호들을 입력받아 불휘발성 메모리 셀 어레이(140)의 복수의 메모리 셀들의 프로그램(program), 소거(erase), 읽기(read) 및 초기화 상태 검증 동작에 관련된 모든 것을 제어한다.
CLE(Command Latch Enable) 신호 및 ALE(Address Latch Enable) 신호는 커맨드 및 어드레스를 상기 I/O 핀으로부터 선택하는데 사용된다.
제어부(110)는 상기 메모리 셀들의 프로그램, 소거, 읽기 및 초기화 상태 검증 동작에 필요한 고전압을 생성하는 고전압 생성회로(미도시)를 포함한다.
예를 들어, 고전압 생성회로는 프로그램 동작 모드시 선택된 워드 라인으로 프로그램 전압(program voltage; Vpgm)을 공급하고 비선택된 워드 라인으로 패스 전압(pass voltage; Vpass)을 공급한다. 고전압 생성회로는 읽기 동작 모드시 선택되는 워드 라인으로 접지 전압을 제공하고 비선택된 워드 라인들로 읽기 전압(read voltage; Vread)을 공급한다. 상기 프로그램 전압, 패스 전압 및 읽기 전압은 전원 전압 VDD 보다 높은 전압 레벨을 갖는다. 예를 들어, 프로그램 전압은 약 18 볼트이고, 패스 전압은 약 10볼트이며, 읽기 전압은 약 4.5 볼트일 수 있다.
제어부(110)는 블록 검증을 수행하기 위한 회로(112; 도 6 참조), 페이지 검증을 수행하기 위한 회로(114; 도 6 참조) 및 상태 레지스터(116; 도 6 참조)를 포함한다. 자세한 설명은 후술한다.
프로그램, 읽기, 소거 및 초기화 상태 검증 동작을 위한 커맨드를 커맨드 레지스터(120)에 기록함으로써 프로그램, 읽기, 소거 또는 초기화 상태 검증 동작을 선택한다.
어드레스 디코더(130)는 프로그램, 읽기, 소거 또는 초기화 상태 검증 동작을 위한 어드레스를 입력받아 디코딩하여 로우 어드레스(또는 행 어드레스) 및 컬럼 어드레스(또는 열럼 어드레스)를 불휘발성 메모리 셀 어레이(140) 및 열 패스 게이트 회로(Y-GATING; 160)로 제공한다.
불휘발성 메모리 셀 어레이(140)는 복수개의 블록들로 이루어지며, 각 블록은 복수개의 페이지로 이루어진다. 페이지는 하나의 워드 라인(W/L)에 연결되어 있는 모든 메모리 셀들로 이루어진다. 소거 동작은 블록 단위로 이루어지고, 프로그램 및 읽기 동작은 페이지 단위로 수행된다.
데이터 레지스터(또는 데이터 버퍼; 152)는 복수의 페이지 레지스터(또는 페이지 버퍼)로 이루어지며, 메모리 셀 어레이(140)에 연결되어 페이지 읽기 동작 및 페이지 프로그램 동작시에 I/O 버퍼와 메모리 셀 어레이(140)간의 전송되는 데이터를 일시적으로 저장한다.
센스 앰프(sense amplifier; 154)는 읽기 동작 모드에서 비트 라인들을 통하여 기준 전류와 상기 메모리 셀의 전류를 비교하여 상기 메모리 셀 어레이(140)로부터 데이터를 센싱한다.
열 패스 게이트 회로(160)는 상기 어드레스 디코더(130)로부터 디코딩된 열 어드레스를 전달받아 상기 디코딩된 열 어드레스에 대응하는 비트 라인들(BL1, BL2, ..., BLi) 중 일부를 선택한다. 상기 선택된 비트 라인들에 대응하는 페이지 레지스터가 선택된다. 읽기 동작 동안 읽혀져 선택된 페이지 레지스터들에 저장되어 있는 데이터 비트들은 열 패스 게이트 회로(160)로 제공된다.
커맨드(command), 어드레스 및 데이터는 I/O 핀을 통하여 입력되어 글로벌 버퍼(190)에 임시 저장된 후 어드레스 디코더(130), 커맨드 레지스터(120) 또는 I/O 버퍼 및 래치(170)로 제공될 수 있다.
읽혀진 데이터는 I/O 버퍼 및 래치(170)를 거쳐 출력 드라이버(180)를 통하여 I/O 핀으로 출력된다.
도 4는 종래의 불휘발성 메모리 장치 내부의 커맨드 해석기의 스테이트 머신(state machine)을 나타낸 도면이고, 도 5는 본 발명의 일실시예에 따른 불휘발성 메모리 장치 내부의 커맨드 해석기의 스테이트 머신(state machine)을 나타낸 도면이다.
커맨드 해석기는 불휘발성 메모리 장치 내부의 제어부(110) 내에 위치하여 메모리 컨트롤러(50)로부터 제공되는 각종 커맨드를 해석한다. 종래의 불휘발성 메모리 장치(100) 내부의 커맨드 해석기(400)는 RESET 커맨드(401), READ ID 커맨드(403), READ STATUS 커맨드(405), ERASE 커맨드(407), PROGRAM 커맨드(409) 및 READ 커맨드(411) 등을 해석한다.
반면에 본 발명의 커맨드 해석기(500)는 불휘발성 메모리 장치(100)의 제어부(110)에 위치하여 상기 종래의 커맨드들뿐만 아니라 새로 추가된 블록 단위의 초기화 검증 명령인 CHECK BLOCK 커맨드(503) 및 페이지 단위의 초기화 검증 명령인 CHECK PAGE 커맨드(501)를 해석한다.
도 6은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 제어부의 구성을 나타낸 블록도이다.
제어부(110)는 블록 단위로 초기화 검증을 수행하기 위한 블록 초기화 검증 회로(Verify Block; 112), 페이지 단위로 초기화 검증을 수행하기 위한 페이지 초기화 검증 회로(Verify Page; 114) 및 상태 레지스터(116)를 포함한다.
블록 초기화 검증 회로(112)는 /CE, /RE, /WE, CLE, ALE, /WP 등의 제어 신호들과 블록 초기화 검증 명령(CB; Check Block)을 입력받아 블록 초기화 검증 동작을 수행하고, 블록 초기화 검증 결과('PASS', 'FAIL')를 상태 레지스터(116)로 제공한다.
페이지 초기화 검증 회로(114)는/CE, /RE, /WE, CLE, ALE, /WP 등의 제어 신호들과 페이지 초기화 검증 명령(CP; Check Page)을 입력받아 페이지 초기화 검증 동작을 수행하고, 페이지 초기화 검증 결과('PASS', 'FAIL')를 상태 레지스터(116)로 제공한다.
상태 레지스터(116)는 상기 블록 초기화 검증 결과 또는 페이지 초기화 검증 결과를 저장하고, 상태 레지스터 읽기 요청(read status)에 응답하여 상기 검증 결과를 출력한다.
제어부(110)는 도면에는 도시하지 않았지만 메모리 셀들의 프로그램, 소거, 읽기 및 초기화 상태 검증 동작에 필요한 고전압을 생성하는 고전압 생성회로를 더 포함한다.
여기서, 본 실시예에 의한 불휘발성 메모리 장치의 제어부(110)는 메모리 동작에 필요하고, 본 발명의 페이지 또는 블록 초기화 검증 동작을 설명하기 위한 필수적인 구성 요소만을 언급한 것이며, 그 외 통상적인 불휘발성 메모리 장치의 구성 요소는 본 실시예의 명확한 이해를 위해 생략한다.
도 7은 본 발명의 일실시예에 따른 불휘발성 메모리 장치 내부에서의 초기화 상태 검증 과정을 설명하기 위한 블록도이다.
도 7을 참조하면, 먼저 불휘발성 메모리 장치(100)에서는 메모리 컨트롤러(50)로부터 블록 초기화 검증 명령 또는 페이지 초기화 검증 명령을 수신하여(S701), 블록 초기화 검증 명령 또는 페이지 초기화 검증 명령에 응답하여 블록 초기화 검증 동작 또는 페이지 초기화 검증 동작을 수행한다(S703).
불휘발성 메모리 장치(100)에서는 상기 블록 초기화 검증 동작 또는 페이지 초기화 검증 동작 수행 결과 초기화 상태인지 여부를 판단한다(S705). 여기서, 블럭 또는 페이지가 초기화 상태라는 것은 해당 블럭이나 페이지에 데이터가 전혀 쓰여져 있지 않고, 쓰기 동작을 할 수 있는 상태를 나타낸다. 즉, 해당 블럭이나 페이지가 정상적으로 소거(erase)된 상태를 의미한다.
불휘발성 메모리 장치(100)에서는 초기화 상태로 판단된 경우 상태 레지스터(status register; 116)에 'PASS'를 설정하고(S707), 초기화 상태가 아닌 것으로 판단된 경우 상태 레지스터(116)에 'FAIL'를 설정한다(S709). 불휘발성 메모리 장치(100)에서는 상기 상태 레지스터(116)에 저장된 초기화 검증 결과를 메모리 컨트롤러(50)로 전송한다.
이와 같이 초기화 상태 검증을 메모리 컨트롤러(50)에서 수행하지 않고 불휘발성 메모리 장치(100)에서 수행하고, 초기화 상태 검증 결과를 메모리 컨트롤러(50)로 전송함으로써 종래의 초기화 검증 방법보다 빠른 속도로 초기화 검증이 가능하다.
도 8은 불휘발성 메모리 장치의 블록 소거(block erase) 동작을 설명하기 위한 순서도이다.
불휘발성 메모리의 일종인 플래쉬 메모리의 경우 소거 동작은 메모리 셀 트랜지스터의 기판으로 제어부(110)의 고전압 발생 회로(미도시)를 이용하여 고전압을 공급하여 메모리 셀 트랜지스터의 컨트롤 전극이 Vth 이하의 - 전압을 갖도록 하여 선택된 메모리 셀 트랜지스터의 플로우팅 게이트에 충전되어 있던 전자가 F-N 터널링에 의해 기판쪽으로 빠져나가게 함으로써 이루어진다. 그 결과, 소거된 메모리 셀의 데이터는 '1'의 값을 갖는다. 소거 동작은 블록 단위로 이루어진다.
먼저, 블록 소거 동작 사이클은 불휘발성 메모리 장치(100)의 제어부(110)에서 소거 명령에 응답하여 소거될 블록을 나타내는 블록 어드레스를 어드레스 해석기(130)로 제공하고, 어드레스 해석기(130)에서는 블록 어드레스를 디코딩한다(S801). 상기 해당 블록에 상응하는 선택된 메모리 셀들에 대해서 상기 소거 동작이 수행된다(S803). 제어부(110)의 고전압 발생 회로(미도시)로부터 출력되는 고전압을 비활성화시켜 메모리 셀 트랜지스터의 기판으로 고전압 공급을 차단함으로써 방전(discharge) 동작을 수행한다(S805). 제어부(110)의 블록 소거 회로(미도시)에서 블록 소거 검증 동작을 수행한다(S807). 블록 소거 회로에서 소거된 메모리 셀의 문턱 전압이 소정의 제1 전압 레벨-예를 들어 + 3 볼트- 이하에 있는지를 판별하여 소거 동작의 추가 여부를 결정한다(S809). 소거된 메모리 셀의 문턱 전압이 상기 제1 전압 레벨 이하이면 소거 동작은 더 이상 진행하지 않고 블록 소거 검증 결과를 상태 레지스터에 저장하여 검증 결과를 업데이트한다(S811). 소거된 메모리 셀의 문턱 전압이 상기 제1 전압 레벨보다 크면 상기 제1 전압 레벨 이하가 될 때까지 소거 동작이 반복 수행되도록 단계 S803으로 되돌아간다.
도 9는 본 발명의 일실시예에 따른 블록 초기화 검증 동작을 설명하기 위한 순서도이다.
본 발명의 일실시예에 따른 블록 초기화 검증 명령 사이클은 도 8의 소거 명령 사이클에서 블록 소거 동작(S703, S705)을 생략하여 블록 단위의 초기화 검증을 수행할 수 있다.
먼저, 블록 초기화 검증 동작 사이클은 불휘발성 메모리 장치(100)의 제어부(110)에서 블록 초기화 검증 커맨드에 응답하여 검증될 블록을 나타내는 블록 어드레스를 어드레스 해석기(130)로 제공하고, 어드레스 해석기(130)에서는 블록 어드레스를 디코딩한다(S901). 제어부(110)의 블록 초기화 검증 회로(112)에서 블록 검증 동작을 수행한다(S903). 블록 초기화 검증 회로(112)에서 해당 블록의 메모리 셀이 초기화 상태에 있는지 여부를 판단한다(S905). 예를 들어, 블록 초기화 검증 회로(112)에서 해당 블록의 메모리 셀의 문턱 전압이 소정의 제1 전압 레벨이하에 있는지를 판별하여 제1 전압 레벨 이하에 있는 경우 초기화 상태에 있는 것으로 판단할 수 있다.
상기 판단 결과, 초기화 상태에 있는 경우에는 상태 레지스터(116)에 'PASS'를 설정하고(S907), 초기화 상태에 있지 않은 경우에는 상태 레지스터에 'FAIL'를 설정한다(S909). 상기 상태 레지스터(116)에 저장된 검증 결과('PASS' 또는 'FAIL')는 메모리 컨트롤러(50)로 전송되어 메모리 컨트롤러(50)에서 블록 검증 결과를 확인할 수 있다. 따라서, 사용자는 기존 명령과 마찬가지로 검증을 원하는 주소와 블록 검증 명령만을 입력하면, 초기화 상태를 검증하고 그 결과를 상태 레지 스터에 저장하여 그 결과를 알 수 있게 된다.
도 10은 불휘발성 메모리 장치의 읽기(read) 동작을 설명하기 위한 순서도이다.
불휘발성 메모리의 일종인 플래쉬 메모리의 경우 읽기 동작은 선택된 메모리 셀의 상태-프로그램되어 있는지 또는 소거되어 있는지-에 따라 문턱 전압이 달라짐을 이용한다. 즉, 선택된 워드 라인에 접지 전압을 인가함으로써 선택된 메모리 셀이 프로그램된 셀(off-cell)이면 메모리 셀을 통과하는 전류가 없으며, 선택된 메모리 셀이 소거된 셀(on-cell)이면 메모리 셀을 통과하는 전류가 발생된다. 메모리 셀의 상태에 따른 전류 흐름 유무에 반응하는 비트라인의 전압을 감지함으로써 논리 0 (프로그램된 상태) 또는 논리 1(소거된 상태)의 데이터를 읽어낸다.
먼저, 읽기 동작 사이클은 먼저 불휘발성 메모리 장치(100)의 제어부(110)에서 읽기 커맨드에 응답하여 읽어 들일 페이지를 나타내는 어드레스를 어드레스 해석기(130)로 제공하고, 어드레스 해석기(130)에서는 어드레스를 디코딩한다(S1001). 비트 라인을 프리 차지(precharge)하여(S1003) 비트라인을 디벨로프(develop)시킨다(S1005). 센스 엠프(S/A)는 비트 라인들을 통하여 기준 전류와 상기 선택된 메모리 셀의 전류를 비교하여 상기 메모리 셀 어레이(140)로부터 데이터를 센싱한다(S1007). 센싱된 데이터는 페이지 버퍼에 로드된 후 I/O 버퍼 및 래치(170)를 거쳐 출력된다.
도 11은 불휘발성 메모리 장치의 프로그램(program) 동작을 설명하기 위한 순서도이다.
불휘발성 메모리의 일종인 플래쉬 메모리의 경우 프로그램 동작은 선택된 메모리 셀 트랜지스터의 컨트롤 게이트에 Vth 이상의 전압을 인가하여 플로팅 게이트에 전자를 주입시켜 전자층이 형성되도록 하고, 그 결과 해당 메모리 셀의 데이터 값은 '0'을 갖게된다.
프로그램 동작 사이클은 먼저 불휘발성 메모리 장치(100)의 제어부(110)에서 프로그램 커맨드에 응답하여 프로그램될 페이지를 나타내는 어드레스를 어드레스 해석기(130)로 제공하고, 어드레스 해석기(130)에서는 어드레스를 디코딩한다(S1101). 소정 바이트만큼의 프로그램될 데이터는 I/O 버퍼 및 래치(170)를 거쳐 해당되는 페이지 레지스터로 로딩된다(S1103). 메모리 셀 어레이의 비트 라인(BL)에 프로그램 동작을 위해 접지 전압을 인가하여 비트 라인을 셋업시키고 선택된 워드 라인들로 프로그램 전압(program voltage; Vpgm)-예를 들어 약 18 볼트-을 공급한다(S1105). 로딩된 데이터는 선택된 페이지에 상응하는 메모리 셀들로 프로그램된다(S1107). 그 다음, 제어부(110)의 고전압 발생 회로(미도시)로부터 출력되는 고전압을 비활성화시켜 메모리 셀 트랜지스터의 컨트롤 게이트로 고전압 공급을 차단함으로써 리커버리(recovery) 동작을 수행한다(S1109). 해당 페이지의 메모리 셀 데이터와 상기 프로그램될 데이터가 기록된 페이지 레지스터의 해당 데이터가 같은 값을 가지는 경우 데이터 레지스터에 '1'이 기록된다. 불휘발성 메모리 장치(100)의 프로그램 회로(미도시)에서는 데이터 레지스터의 내용이 'FF'인지를 체크하여 페이지 검증을 수행한다(S1113).
상기 판단 결과, 데이터 레지스터의 내용이 'FF'인 경우에는 프로그램 동작 은 더 이상 진행되지 않고 프로그램이 정상적으로 종료되었음을 알리는 'PASS'를 상태 레지스터(status register)에 저장하여 검증 결과를 업데이트 한다(S1115). 상기 판단 결과, 데이터 레지스터의 내용이 'FF'이 아닌 경우에는 상기 데이터 레지스터의 내용이 'FF'이 될 때까지 프로그램 동작이 반복 수행되도록 단계 S1105로 되돌아간다.
도 12는 본 발명의 일실시예에 따른 페이지 초기화 검증 동작을 설명하기 위한 순서도이다.
본 발명의 일실시예에 따른 페이지 초기화 검증 동작 사이클은 도 10의 읽기 동작 사이클과 도 11의 프로그램 동작 사이클 중 일부 동작을 조합하여 행할 수 있다. 즉, 페이지 초기화 검증(Check Page) 명령은 종래의 읽기 명령과 프로그램 명령의 논리 회로를 이용해서 구현이 가능하다.
페이지 초기화 검증 동작 사이클은 종래의 읽기 명령에서 메모리 셀의 데이터를 페이지 레지스터로 옮긴 상태에서, 프로그램 명령에서 사용하는 페이지 검증(Verify Page) 동작을 수행하여 해당 페이지가 초기화 상태인지 판단할 수 있다.
구체적으로, 먼저 불휘발성 메모리 장치(100)의 제어부(110)에서 본 발명의 일실시예에 따른 페이지 초기화 검증 명령에 응답하여 검증할 페이지를 나타내는 어드레스를 어드레스 해석기(130)로 제공하고, 어드레스 해석기(130)에서는 어드레스를 디코딩한다(S1201). 그 다음, 비트 라인을 프리 차지하여(S1203) 비트라인을 디벨로프(develop)시킨 후(S1205), 센스 엠프(S/A)에서 해당 페이지에 따라 선택된 메모리 셀로부터 데이터를 센싱한다(S1207). 센싱된 데이터는 페이지 레지스터에 로드된다. 불휘발성 메모리 장치(100)의 페이지 초기화 검증 회로(114)에서는 페이지 검증을 수행한다(S1209). 불휘발성 메모리 장치(100)는 해당 페이지의 센싱된 데이터가 초기화 상태인지를 판단한다(S1211). 예를 들어, 페이지 레지스터의 내용이 'FF'인 경우 초기화 상태로 판단하고, 페이지 레지스터의 내용이 'FF'가 아닌 경우 초기화되지 않은 것으로 판단한다. 예를 들어, 상기 페이지 레지스터의 내용이 'FF'인지 여부는 AND 회로를 이용하여 구현할 수 있다.
상기 판단 결과, 초기화 상태로 판단된 경우에는 'PASS'를 상태 레지스터(116)에 저장한다(S1213). 상기 판단 결과, 초기화된 상태가 아닌 것으로 판단된 경우에는 'FAIL'를 상태 레지스터(116)에 저장한다(S1215).
상기 상태 레지스터(116)에 저장된 페이지 초기화 검증 결과('PASS' 또는 'FAIL')는 메모리 컨트롤러(50)로 전송되어 메모리 컨트롤러(50)에서 페이지 초기화 검증 결과를 확인할 수 있다.
도 13은 기존의 블록 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
예를 들어, NAND 플래쉬 메모리의 경우 불휘발성 메모리 장치 접근 시간 (바이트당)이 50ns, 메모리 컨트롤러 클럭 속도가 20Mhz (클럭당 50ns), 메모리 컨트롤러에서 불휘발성 메모리 장치로 명령을 내리는 시간이 5us, 불휘발성 메모리 장치의 블럭 크기가 (2048+64) * 64KB라고 가정한다.
이 경우, 기존의 방식에 따라 2KB 페이지를 가지는 불휘발성 메모리 장치의 블럭의 데이터가 초기화 상태인지 검증하는 경우에 걸리는 시간은 도 13에 도시된 바와 같이 (5 + 105.6 + 26.4)us × 64 = 8768us, 즉 8.768ms라는 많은 시간이 소모된다.
도 14는 본 발명의 일실시예에 따른 블록 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
도 14를 참조하면, 검증 시작 및 검증 결과를 받는 과정은 종래의 블럭의 데이터가 초기화 상태인지 검증하는 과정과 시간상의 차이는 거의 없다. 그러나, 블록 검증 과정 자체가 메모리 컨트롤러(50)에서 이루어지지 않고 불휘발성 메모리 장치(100) 내에서 이루어지므로 약 110us 이내의 시간에 검증이 가능하다. 그 결과, 블럭의 데이터가 모두 초기화 상태인지를 체크하는 시간이 약 79배 정도 줄어듦을 알수 있다.
도 15는 기존의 페이지 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
도 15를 참조하면, 기존의 방식에 따라 2KB 페이지를 가지는 불휘발성 메모리 장치의 특정 페이지의 데이터가 초기화 상태인지 검증하는 경우에 걸리는 시간은 도 15에 도시된 바와 같이 (5 + 105.6 + 26.4)us = 137us가 걸리게 된다.
도 16은 본 발명의 일실시예에 따른 페이지 초기화 검증시 걸리는 시간을 설명하기 위한 개념도이다.
도 16을 참조하면, 페이지 검증 과정 자체가 메모리 컨트롤러(50)에서 이루어지지 않고 불휘발성 메모리 장치(100) 내에서 이루어지므로 약 40us 이내의 시간에 검증이 가능하다. 그 결과, 페이지의 데이터가 모두 초기화 상태인지를 체크하 는 시간이 약 3배 정도 줄어듦을 알 수 있다.
상기와 같은 불휘발성 메모리 장치의 초기화 상태 검증 방법에 따르면, 블록 초기화 검증 명령 또는 페이지 초기화 검증 명령과 같은 새로운 명령을 추가하여 불 휘발성 메모리의 블록 또는 페이지가 초기화 상태인지 판단한다. 블록 또는 페이지가 초기화 상태인지 여부를 종래의 불휘발성 메모리 장치 외부에 존재하는 메모리 컨트롤러가 아닌 불휘발성 메모리 자체에서 판단하여 그 초기화 상태인지 여부에 대한 결과를 메모리 컨트롤러로 전송한다.
따라서, 불휘발성 메모리 장치의 특정 단위(블록, 메모리)의 초기화 상태를 빠르고 간단하게 검증할 수 있다.
또한, 블록 또는 페이지 단위로 초기화 상태를 검증할 경우 불휘발성 메모리 장치의 외부에 존재하는 메모리 컨트롤러 내의 메모리를 사용하지 않음으로써 전류 소모를 줄일 수 있다.
또한, 불휘발성 메모리의 프로그래밍 명령과 블럭 지우기 명령을 위해 기존에 구현되어 있는 페이지 검증 회로 및 블록 검증 회로를 이용하여 블록 또는 페이지 단위로 초기화 상태를 검증할 수 있으므로 구현 비용이 최소화될 수 있다.
또한, 메모리 컨트롤러와 불휘발성 메모리 장치 인터페이스를 통해서 초기화 검증에 사용할 데이터를 전송시 노이즈로 인한 동작상 오류가 발생하는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (22)

  1. 메모리 컨트롤러로부터 블록 초기화 검증 명령 및 검증될 블록을 지시하는 블록 어드레스를 수신하는 단계;
    상기 블록 초기화 검증 명령에 응답하여 상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 단계; 및
    상기 블록 단위의 초기화 상태 검증 결과를 상기 메모리 컨트롤러로 전송하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  2. 제1항에 있어서, 상기 불휘발성 메모리 장치의 초기화 상태 검증 방법은
    상기 블록 단위의 초기화 상태 검증 결과를 상태 레지스터에 저장하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  3. 제1항에 있어서, 상기 초기화 상태를 검증하는 단계는
    상기 블록 초기화 검증 명령에 응답하여 상기 블록 어드레스를 디코딩하는 단계; 및
    상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 데이터가 초기화 상태인지 판단하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메 모리 장치의 초기화 상태 검증 방법.
  4. 제3항에 있어서, 상기 초기화 상태인지 판단하는 단계는
    상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압이 소정의 제1 전압 레벨이하에 있는 경우 초기화 상태에 있는 것으로 판단하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  5. 제4항에 있어서, 상기 초기화 상태를 검증하는 단계는
    상기 상태 레지스터에 상기 블록 단위의 초기화 상태 검증 결과를 저장하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  6. 제1항에 있어서, 상기 블록 단위의 초기화 상태 검증 결과는 상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 메모리 컨트롤러로 전송되는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  7. 메모리 컨트롤러로부터 블록 초기화 검증 명령 및 검증될 블록을 지시하는 블록 어드레스를 수신하는 단계;
    상기 블록 초기화 검증 명령에 응답하여 상기 블록 어드레스를 디코딩하는 단계;
    상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압이 소정의 제1 전압 레벨이하에 있는지 여부를 판단하는 단계;
    상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압이 상기 소정의 제1 전압 레벨이하 경우 기록 가능 상태에 있는 것으로 판단하는 단계;
    상태 레지스터에 상기 기록 가능 상태인지 여부를 설정하는 단계; 및
    상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 상태 레지스터의 기록 가능 상태인지 여부 정보를 상기 메모리 컨트롤러로 전송하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  8. 메모리 컨트롤러로부터 페이지 초기화 검증 명령 및 검증될 페이지를 지시하는 페이지 어드레스를 수신하는 단계;
    상기 페이지 초기화 검증 명령에 응답하여 상기 페이지 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 단계; 및
    상기 페이지 단위의 초기화 상태 검증 결과를 상기 메모리 컨트롤러로 전송하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  9. 제8항에 있어서, 상기 불휘발성 메모리 장치의 초기화 상태 검증 방법은
    상기 페이지 단위의 초기화 상태 검증 결과를 상태 레지스터에 저장하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  10. 제8항에 있어서, 상기 초기화 상태를 검증하는 단계는
    상기 페이지 초기화 검증 명령에 응답하여 상기 페이지 어드레스를 디코딩하는 단계;
    상기 페이지 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들로부터 데이터를 센싱하는 단계; 및
    상기 페이지 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 데이터가 초기화 상태인지 판단하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  11. 제10항에 있어서, 상기 초기화 상태인지 판단하는 단계는
    상기 센싱된 데이터를 페이지 레지스터에 로드하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  12. 제11항에 있어서, 상기 초기화 상태인지 판단하는 단계는
    상기 페이지 레지스터의 내용이 'FF'인 경우 초기화 상태에 있는 것으로 판단하고, 상기 페이지 레지스터의 내용이 'FF'가 아닌 경우 초기화 상태에 있지 않 은 것으로 판단하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  13. 제12항에 있어서, 상기 초기화 상태를 검증하는 단계는
    상태 레지스터에 상기 페이지 단위의 초기화 상태 검증 결과를 저장하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  14. 제8항에 있어서, 상기 페이지 단위의 초기화 상태 검증 결과는 상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 메모리 컨트롤러로 전송되는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  15. 메모리 컨트롤러로부터 페이지 초기화 검증 명령 및 검증될 페이지를 지시하는 페이지 어드레스를 수신하는 단계;
    상기 페이지 초기화 검증 명령에 응답하여 상기 페이지 어드레스를 디코딩하는 단계;
    상기 페이지 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들로부터 데이터를 센싱하는 단계;
    상기 센싱된 데이터를 페이지 레지스터에 로드하는 단계;
    상기 페이지 레지스터의 데이터 값이 모두 제1 논리 값을 가지는 경우 기록 가능 상태에 있는 것으로 판단하고, 상기 페이지 레지스터의 데이터 값이 모두 상기 제1 논리 값이 아닌 경우 초기화 상태에 있지 않은 것으로 판단하는 단계;
    상태 레지스터에 상기 기록 가능 상태인지 여부를 설정하는 단계; 및
    상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 상태 레지스터의 기록 가능 상태인지 여부 정보를 상기 메모리 컨트롤러로 전송하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  16. 제1항에 있어서, 상기 제1 논리 값은 논리 '1'인 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 방법.
  17. 메모리 컨트롤러로부터 블록 초기화 검증 명령 및 검증될 블록을 지시하는 블록 어드레스를 수신하고, 상기 블록 초기화 검증 명령에 응답하여 상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 블록 초기화 상태 검증 회로; 및
    상기 블록 단위의 초기화 상태 검증 결과를 저장하는 상태 레지스터를 포함하는 불휘발성 메모리 장치의 초기화 상태 검증 장치.
  18. 제17항에 있어서, 상기 블록 초기화 상태 검증 회로는
    상기 블록 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압이 소정의 제1 전압 레벨이하에 있는 경우 초기화 상태에 있는 것으로 판단하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 장치.
  19. 제17항에 있어서, 상기 초기화 상태 검증 장치는 상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 블록 단위의 초기화 상태 검증 결과를 상기 메모리 컨트롤러로 전송하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 장치.
  20. 메모리 컨트롤러로부터 페이지 초기화 검증 명령 및 검증될 페이지를 지시하는 페이지 어드레스를 수신하고, 상기 페이지 초기화 검증 명령에 응답하여 상기 페이지 어드레스에 상응하는 불휘발성 메모리 장치의 메모리 셀들의 초기화 상태를 검증하는 페이지 초기화 상태 검증 회로; 및
    상기 페이지 단위의 초기화 상태 검증 결과를 저장하는 상태 레지스터를 포함하는 불휘발성 메모리 장치의 초기화 상태 검증 장치.
  21. 제20항에 있어서, 상기 페이지 초기화 상태 검증 회로는
    상기 센싱된 데이터를 페이지 레지스터에 로드하고, 상기 페이지 레지스터의 내용이 'FF'인 경우 초기화 상태에 있는 것으로 판단하는 것을 특징으로하는 불휘발성 메모리 장치의 초기화 상태 검증 장치.
  22. 제20항에 있어서, 상기 초기화 상태 검증 장치는 상기 메모리 컨트롤러로부터의 상태 검증 결과 요청에 응답하여 상기 페이지 단위의 초기화 상태 검증 결과를 상기 메모리 컨트롤러로 전송하는 것을 특징으로 하는 불휘발성 메모리 장치의 초기화 상태 검증 장치.
KR1020040066664A 2004-08-24 2004-08-24 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치 KR100606173B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040066664A KR100606173B1 (ko) 2004-08-24 2004-08-24 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치
JP2005227149A JP2006066060A (ja) 2004-08-24 2005-08-04 不揮発性メモリ装置の初期化状態を検証する方法、及び装置
US11/208,742 US7660163B2 (en) 2004-08-24 2005-08-23 Method and unit for verifying initial state of non-volatile memory device
CN2005101067141A CN1779864B (zh) 2004-08-24 2005-08-24 用于检验非易失性存储器件的初始状态的方法和单元
FR0508726A FR2874733A1 (fr) 2004-08-24 2005-08-24 Procede et unite de commande pour verifier l'etat initial d'un dispositif a memoire non volatile
DE102005041032A DE102005041032A1 (de) 2004-08-24 2005-08-24 Verfahren und Steuereinheit zur Verifizierung eines Anfangszustands eines nichtflüchtigen Speicherbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040066664A KR100606173B1 (ko) 2004-08-24 2004-08-24 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치

Publications (2)

Publication Number Publication Date
KR20060018335A true KR20060018335A (ko) 2006-03-02
KR100606173B1 KR100606173B1 (ko) 2006-08-01

Family

ID=36112389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040066664A KR100606173B1 (ko) 2004-08-24 2004-08-24 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치

Country Status (6)

Country Link
US (1) US7660163B2 (ko)
JP (1) JP2006066060A (ko)
KR (1) KR100606173B1 (ko)
CN (1) CN1779864B (ko)
DE (1) DE102005041032A1 (ko)
FR (1) FR2874733A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759590B1 (ko) * 2006-06-20 2007-09-18 경북대학교 산학협력단 휴대용 기기의 플래쉬 메모리 초기화 방법 및 상기 방법에따른 프로그램이 기록된 기록 매체
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875294B1 (ko) * 2007-03-16 2008-12-23 삼성전자주식회사 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법
US10445226B2 (en) 2010-08-10 2019-10-15 Rambus Inc. Verify before program resume for memory devices
CN103778968A (zh) * 2012-10-17 2014-05-07 太和科技股份有限公司 结合多张快闪记忆卡的固态硬盘的检测装置及其方法
KR102272248B1 (ko) * 2015-01-09 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20170089069A (ko) * 2016-01-25 2017-08-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
CN109426616B (zh) 2017-08-31 2023-08-04 华邦电子股份有限公司 字节编程方法以及页面编程方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870260B2 (ja) * 1991-09-27 1999-03-17 日本電気株式会社 不揮発性半導体記憶装置
JPH05166390A (ja) * 1991-12-13 1993-07-02 Ricoh Co Ltd メモリカードとそのデータの書き込み，消去方法
JPH06282994A (ja) * 1993-03-26 1994-10-07 Mitsubishi Electric Corp 半導体記憶装置
JPH07182881A (ja) * 1993-12-24 1995-07-21 Nec Corp 電気的に書込・消去可能な不揮発性半導体記憶装置
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JP3739102B2 (ja) * 1994-07-07 2006-01-25 富士通株式会社 不揮発性半導体記憶装置
JPH08102198A (ja) 1994-09-30 1996-04-16 Nec Corp 電気的書換え可能な不揮発性半導体記憶装置の初期化方 法
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory
US5798966A (en) 1997-03-31 1998-08-25 Intel Corporation Flash memory VDS compensation techiques to reduce programming variability
JPH1166868A (ja) * 1997-08-07 1999-03-09 Mitsubishi Electric Corp 半導体集積回路
JP3730381B2 (ja) * 1997-10-21 2006-01-05 株式会社東芝 半導体記憶装置
JPH11134884A (ja) * 1997-10-31 1999-05-21 Sony Corp 半導体装置
JPH11176171A (ja) 1997-12-08 1999-07-02 Nec Corp 電気的書換え可能な不揮発性半導体記憶装置の初期化方法
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
JP3836279B2 (ja) * 1999-11-08 2006-10-25 株式会社東芝 半導体記憶装置及びその制御方法
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
JP2001250388A (ja) 2000-03-06 2001-09-14 Fujitsu Ltd 消去動作情報を記憶する不揮発性メモリ
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
DE10127194B4 (de) 2001-06-05 2008-08-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Ausblenden von nicht funktionstüchtigen Speicherzellen
JP3816788B2 (ja) * 2001-11-22 2006-08-30 株式会社東芝 不揮発性半導体記憶装置
US7290109B2 (en) * 2002-01-09 2007-10-30 Renesas Technology Corp. Memory system and memory card
JP2003242787A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3875621B2 (ja) * 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
US7392404B2 (en) * 2002-12-20 2008-06-24 Gemalto, Inc. Enhancing data integrity and security in a processor-based system
JP2004342277A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体記憶装置、その駆動方法及び携帯電子機器
JP2004348792A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置、表示装置及び携帯電子機器
US7177199B2 (en) * 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759590B1 (ko) * 2006-06-20 2007-09-18 경북대학교 산학협력단 휴대용 기기의 플래쉬 메모리 초기화 방법 및 상기 방법에따른 프로그램이 기록된 기록 매체
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법
US7965557B2 (en) 2007-04-16 2011-06-21 Samsung Electronics Co., Ltd. Flash memory device and set-up data initialization method
US8395943B2 (en) 2007-04-16 2013-03-12 Samsung Electronics Co., Ltd. Flash memory device and set-up data initialization method

Also Published As

Publication number Publication date
CN1779864B (zh) 2012-03-21
KR100606173B1 (ko) 2006-08-01
US20060044875A1 (en) 2006-03-02
DE102005041032A1 (de) 2006-04-06
US7660163B2 (en) 2010-02-09
JP2006066060A (ja) 2006-03-09
FR2874733A1 (fr) 2006-03-03
CN1779864A (zh) 2006-05-31

Similar Documents

Publication Publication Date Title
CN109992537B (zh) 存储系统及其操作方法
KR100551646B1 (ko) 페이지 복사 기능을 갖는 반도체 기억 장치
US7773420B2 (en) Memory card system including NAND flash memory and SRAM/NOR flash memory, and data storage method thereof
US10359944B2 (en) Memory devices having distributed controller systems
JP2010040144A (ja) 不揮発性半導体記憶システム
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN111798901A (zh) 页缓冲器、具有页缓冲器的存储器装置及其操作方法
JP2008112285A (ja) 不揮発性メモリシステム
CN112860178B (zh) 存储器装置、存储器控制器、存储器系统及其操作方法
JP2006066060A (ja) 不揮発性メモリ装置の初期化状態を検証する方法、及び装置
US9244835B2 (en) Control circuit of semiconductor device and semiconductor memory device
CN112542186B (zh) 存储器设备和操作存储器设备的方法
CN111145812A (zh) 存储器装置及其操作方法
CN112669892A (zh) 存储器装置和操作该存储器装置的方法
KR100590219B1 (ko) 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
KR102546304B1 (ko) 데이터 중복 제거를 수행할 수 있는 플래시 메모리 장치의 동작 방법과 상기 플래시 메모리 장치를 포함하는 데이터 저장 시스템
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
CN113377281A (zh) 存储装置、存储器装置及其操作方法
US9159429B2 (en) Data storage system and method of operating the same
CN114968856B (zh) 存储器系统及其操作方法
JP4284331B2 (ja) 不揮発性半導体記憶装置のアクセス方法
KR20220165109A (ko) Ispp방식의 프로그램 동작을 수행하는 메모리 장치 및 그 동작방법
KR20140005050A (ko) 불휘발성 메모리 장치 및 이의 동작 방법
CN118072797A (zh) 能够在读操作期间防止故障的半导体装置及其操作方法
KR20220101264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee