CN1779864B - 用于检验非易失性存储器件的初始状态的方法和单元 - Google Patents

用于检验非易失性存储器件的初始状态的方法和单元 Download PDF

Info

Publication number
CN1779864B
CN1779864B CN2005101067141A CN200510106714A CN1779864B CN 1779864 B CN1779864 B CN 1779864B CN 2005101067141 A CN2005101067141 A CN 2005101067141A CN 200510106714 A CN200510106714 A CN 200510106714A CN 1779864 B CN1779864 B CN 1779864B
Authority
CN
China
Prior art keywords
unit
original state
nonvolatile semiconductor
semiconductor memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005101067141A
Other languages
English (en)
Other versions
CN1779864A (zh
Inventor
安世镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1779864A publication Critical patent/CN1779864A/zh
Application granted granted Critical
Publication of CN1779864B publication Critical patent/CN1779864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种检验非易失性存储器件的初始状态的方法，从存储控制器接收检验单位的初始状态的命令和与单位相应的单位地址。响应于所述命令，检验与单位地址相应的存储单元的初始状态。将单位的检验结果传送到存储控制器。

Description

用于检验非易失性存储器件的初始状态的方法和单元
优先权要求
本申请对2004年8月24日向韩国知识产权局(KIPO)提交的申请号为2004-66664的韩国专利申请要求优先权，将其全部内容并入本文之中，以供参考。
技术领域
本发明的实施例一般涉及非易失性存储器件。更为具体地，本发明的实施例涉及检验非易失性存储器件的初始状态的方法和单元(unit)。
背景技术
目前，电可写入和电可擦除的非易失性存储(NVM)器件用于将数据存储在便携式器件中。NVM器件通常分为NOR型和NAND型结构。NVM可以包括具有浮动栅和控制栅的存储单元晶体管。
NOR型NVM器件可以包括一行并行地耦合于位线的存储单元，两个相邻的存储单元共享位线接点和公共电源线。NOR型NVM器件可以使用沟道热电子注入(CHEI)机理来对存储单元执行编程操作，并且可以使用Fowler-Nordheim(F-N)隧道效应来执行擦除操作。NOR型结构可以提供具有更快访问速度、但具有比NAND器件更小的存储密度和/或更大的单元电流的器件。
NAND器件可以具有在位线和电源线之间串联连接的单元，而且其单元大小可以比NOR器件小。在NAND器件中，可以通过从沟道到浮栅的电子的F-N隧道效应来实现编程，而且可以通过从浮栅到沟道的电子的F-N隧道效应来实现擦除。NAND型结构可以提供比NOR器件具有器件较慢的访问速度、但具有较高存储密度和/或较小单元电流的器件。
一般而言，非易失性存储器件可以包括存储单元阵列。存储单元阵列可以具有许多块，每个块可以具有许多页。块可以定义为为了对存储单元中存储的数据执行擦除操作所需要擦除的最小单位。一个块可以包括例如16页或32页。
当常规NVM器件执行处理以检验特定块或特定页的初始状态时，NVM器件的外部存储控制器可以从NVM器件读取特定块或特定页的全部数据。因此，存储控制器会需要足够的时间来从NVM器件读取特定块或特定页的全部数据。
为了检验特定块的数据是否处于初始状态，存储控制器可以响应于读取命令而读取特定块中的一页的数据。存储控制器可以执行检验页的读取数据的初始状态的处理。存储控制器可以根据构成特定块的页数重复地执行读取操作和检验操作。
当从特定块读取的数据不处于初始状态时，该块可以被确定为“脏”块。当从特定块读取的数据是“干净的”时，该块可以被确定为是处于初始状态。
在常规检验处理中，由存储控制器从NVM器件获取数据是费时的步骤。当NVM器件断开电源时，NVM器件通常执行检验处理以便在断电之前将块或页的数据重新存储为先前状态。因此，常规NVM器件可能浪费了大量时间和/或电流来执行检验处理。
换句话说，检验处理会需要一定量的时间来读取构成块的页，和需要额外的时间来检验读取页。
而且，常规NVM器件会需要专用存储空间来执行检验处理。
即使在断电之后仍需要保持(retention)数据的传真机，打印机，个人数字助理(PDA)，数字照相机，和/或其它应用产品，需要更短的检验时间和/或更低的电流消耗。
如果检验时间增多，则由于很长的恢复时间，NVM器件可能不与主机兼容。例如，在数字照相机中，当检验时间很长时，由于存储控制器的辅助操作(overhead)，数字照相机器件不能检测置入在数字照相机器件中的存储卡。而且，当在检验过程中经由存储器接口和NVM器件之间的接口传送数据时，由于数据传送期间的噪声而发生异常操作。
发明内容
本发明的实施例提供了一种方法，能够快速并简单地检验非易失性存储器件中的块或页的初始状态。本发明的实施例还提供一种控制单元，能够快速并简单地检验非易失性存储器件中的块或页的初始状态。
在本发明的实施例中，检验非易失性存储器件的初始状态的方法包括：非易失性存储器件从位于该非易失性存储器件外部的存储控制器接收检验该非易失性存储器件中的单位(unit)的初始状态的命令和与该单位相应的单位地址；非易失性存储器件响应于所述命令，在非易失性存储器件中检验与单位地址相应的存储单元的初始状态；以及非易失性存储器件将初始状态检验结果从非易失性存储器件传送到存储控制器。
在本发明的另一个实施例中，检验非易失性存储器件的初始状态的方法包括：非易失性存储器件从位于该非易失性存储器件外部的存储控制器接收检验该非易失性存储器件中的单位的初始状态的命令和与该单位相应的单位地址；非易失性存储器件中的地址解码器响应于该命令解码单位地址；非易失性存储器件中的检验电路确定与单位地址相应的存储单元的阈值电压是否低于或等于第一电压电平；当存储单元的阈值电压低于或等于第一电压电平时，该检验电路确定存储单元处于可写入状态；非易失性存储器件将可写入状态信息存储至状态寄存器；以及非易失性存储器件响应于来自存储控制器的请求，将可写入状态信息传送至存储控制器。
在本发明的另外一个实施例中，一种检验非易失性存储器件的初始状态的方法包括：非易失性存储器件从位于该非易失性存储器件外部的存储控制器接收检验非易失性存储器件中的单位的初始状态的命令和与该单位相应的单位地址；非易失性存储器件中的地址解码器响应于该命令解码单位地址；非易失性存储器件中的读出放大器读出与单位地址相应的存储单元的数据，并且所读出的数据被加载到单位寄存器；当单位寄存器的所有数据都具有第一逻辑值时，非易失性存储器件中的检验电路确定存储单元处于可写入状态，并且当单位寄存器的所有数据不都具有第一逻辑值时，该检验电路确定存储单元处于不可写入状态；非易失性存储器件将可写入状态信息存储至状态寄存器；以及非易失性存储器件响应于来自存储控制器的请求，将可写入状态信息传送至存储控制器。
在本发明的实施例中，用于检验非易失性存储器件的初始状态的控制单元，包含：检验电路，用于从位于非易失性存储器件外部的存储控制器接收检验非易失性存储器件中的单位的初始状态的命令和与该单位相应的单位地址，并用于响应于该命令检验与单位地址相应的存储单元的初始状态；以及状态寄存器，配置为存储对存储单元的初始状态检验结果，其中，所述控制单元包括在所述非易失性存储器件中。
附图说明
通过参照附图详细描述其实施例，本发明多个方面的实施例将变得更为显而易见，其中：
图1是表示根据本发明实施例的检验非易失性存储(NVM)器件的初始状态的装置的方块图；
图2是表示根据本发明实施例的由存储控制器执行检验NVM器件初始状态的处理的流程图；
图3是表示根据本发明实施例的NVM器件的方块图；
图4是表示常规NVM器件中命令分析器的命令状态的示意图；
图5是表示根据本发明实施例的NVM器件中的命令分析器的命令状态的示意图；
图6是表示根据本发明实施例的包括在NVM器件中的控制单元的结构的框图；
图7是表示根据本发明实施例的在NVM器件中执行的检验初始状态的处理的流程图；
图8是表示根据本发明实施例的NVM器件的块擦除操作的流程图；
图9是表示根据本发明实施例的检验块的初始状态的处理的流程图；
图10是表示根据本发明实施例的NVM器件的读取操作的流程图；
图11是表示根据本发明实施例的NVM器件的编程操作的流程图；
图12是表示根据本发明实施例的检验页的初始状态的处理的流程图；
图13是表示在检验块的初始状态的常规处理中所耗费的检验时间的方块图；
图14是表示根据本发明实施例的检验块的初始状态的处理中所耗费的检验时间的方块图；
图l5是表示在检验页的初始状态的常规处理中所耗费的检验时间的方块图；以及
图16是表示根据本发明实施例的检验页的初始状态的处理中所耗费的检验时间的方块图。
具体实施方式
本文中公开了本发明的详细示意性实施例。然而，本文所公开的具体结构和功能细节都只是为了描述本发明实施例的目的而出现的。然而，本发明也可以以许多可替换形式来实现，而不应该解释为仅限制于本文所陈述的实施例。
因此，虽然能够对本发明的实施例作出多种修改和可替换形式，但其具体实施方式在附图中以举例的方式示出并在本文中详细描述。然而应该理解的是，并不意图将本发明的实施例限制于所公开的特定形式，而是相反地，本发明的实施例将覆盖落入本发明范围之内的所有修改，等同，和替换。对附图的全部描述中，相同的标记表示相同的元件。
可以理解的是，尽管术语第一，第二等可以在本文中用于描述各种元件，但是这些元件不应该被这些术语所限制。这些术语只用于在元件之间彼此区分。例如，第一元件可以称为第二元件，而类似地第二元件也可以称为第一元件，而不脱离本发明实施例的范围。正如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任何以及所有组合。
可以理解的是，当元件被称为“连接”或“耦合”至另一个元件时，它能够直接连接或耦合于其他元件，或可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”至另一个元件时，就不存在中间元件。用于描述元件之间的关系的其他词也应该以类似的方式解释(即，“在......之间”对“直接在......之间”，“相邻”对“直接相邻”，等。)。
本文中使用的术语只是为了描述特定实施例的目的，而并不意图限制本发明的实施例。正如本文中所使用的，单数形式“a(一)”，“an(一)”，和“the(该)”意味着也包括复数形式，除非上下文清楚地表示其他意思。还可以理解的是，当本文中使用词“comprises(包含)”，“comprising(包含)”，“includes(包括)”，和/或“including(包括)”时，指定了所述特征，整数，步骤，操作，元件，和/或组件的存在，但不排除一个或多个其他特征，整数，步骤，操作，元件，组件，和/或组的存在或增加。
除非另有定义，本文所使用的所有术语(包括技术和科学术语)都具有与本发明所属领域的普通技术人员所理解的相同含义。还可以理解的是，例如通常使用的字典中定义的那些术语应该被解释为具有与相关领域情况下的词一致的含义，并且不会被理想化地或过于形式化地解释，除非在本文中这样清楚地定义。
同样应该注意的是，在一些可替换实施例中，在方块中提到的功能/动作可以不按顺序地(out of the order)出现在流程图中。例如，连续显示的两个方块事实上可以基本上同时地执行，或者方块有时可以以相反的顺序执行，这取决于所涉及的功能/动作。
图1是表示根据本发明实施例的检验非易失性存储器件的初始状态的装置的方块图。
参照图1，存储控制器50可以向非易失性存储(NVM)器件100提供诸如块地址和页地址之类的命令。检验NVM器件的初始状态的命令可以包括检验块的初始状态的第一命令CHECK BLOCK，和检验页的初始状态的第二命令CHECK PAGE。
另外，尽管没有在图1中示出，但存储控制器50可以向非易失性存储器件100提供多种控制信号，例如，/CE，/RE，/WE，CLE，ALE，以及/WP来执行编程，读取，和擦除操作。NVM器件100可以接收多种控制信号，例如，/CE，/RE，/WE，CLE，ALE和/WP，以及第一命令CHECK BLOCK，和第二命令CHECK PAGE，并执行初始状态检验的处理。
非易失性存储器件100可以将初始状态检验的处理结果(“通过”或“失败”)存储至状态寄存器116中(图6)。
当存储控制器50向NVM器件100提供诸如READ和STATUS之类的命令以读取状态寄存器116的数据时，NVM器件100将存储在状态寄存器116中的初始状态检验的处理结果提供至存储控制器50。
存储控制器50接收处理结果并检验相应块或页是否处于初始状态。
图2是表示根据本发明实施例的由存储控制器执行的检验NVM器件的初始状态的过程的流程图。
参考图2，存储控制器50可以向NVM器件100提供第一命令CHECK BLOCK来检验块的初始状态和/或第二命令CHECK PAGE来检验页的初始状态。NVM器件100响应于第一命令CHECK BLOCK和/或第二命令CHECK PAGE，执行检验处理以检验块的初始状态或执行处理以检验页的初始状态(S201)。
存储控制器50可以一直热备用直到NVM器件100完成检验处理(S203)。
当NVM器件100的检验处理完成时，存储控制器50向非易失性存储器件100请求初始状态检验的处理结果(S205)。
存储控制器50读取初始状态检验的处理结果以检验相应块或页是否处于初始状态(S207)。
图3是表示根据本发明实施例的NVM器件的内部结构的方块图。
参照图3，NVM器件100可以包括控制单元110，命令寄存器120，地址解码器130，NVM单元阵列140，数据寄存器152，读出放大器154，Y选通(gating)电路160，I/O缓冲器&锁存器170，输出器件180，以及全局缓冲器190。
控制单元110可以控制编程，擦除以及读取操作。控制单元110也控制与初始状态检验处理有关的处理，所述初始状态检验处理是基于外部存储控制器50所提供的诸如/CE(芯片启用)，/RE(读取启动)，/WE(写入启动)，CLE(命令锁存启动)，ALE(地址锁存启动)，以及/WP(写入保护)之类的控制信号，对NVM单元阵列140中的许多存储单元进行的处理。
CLE(命令锁存启动)信号和ALE(地址锁存启动)信号用于从I/O引脚选择命令和地址。
控制单元110可以包括高电压产生电路(未示出)，其产生用于执行编程，擦除和读取操作的高电压。高电压也可以用于在多个存储单元上执行初始状态检验处理。例如，高电压产生电路(未示出)向所选择的字线提供编程电压Vpgm，并在编程操作模式期间向未选择的字线提供通过电压Vpass。
另外，高电压产生电路(未示出)向所选择的字线提供地电压，并在读取操作模式期间向未选择的字线提供读取电压Vread。
编程电压Vpgm，传递(pass)电压Vpass，和读取电压Vread都具有比供电电压VDD高的电压电平。例如，编程电压Vpgm是大约18伏特，传递电压Vpass是大约10伏特，而读取电压Vread是大约4.5伏特。
控制单元110可以包括第一检验电路112，以检验块的初始状态；第二检验电路114，以检验页的初始状态，以及状态寄存器116。下面将参照图6进行详细描述。
NVM器件100将执行编程、读取和擦除操作，以及初始状态检验处理的命令写入命令寄存器120，并且命令寄存器120选择编程、读取和擦除操作，以及初始状态检验处理中的一个。
地址解码器130接收地址以执行编程、读取和擦除操作，以及初始状态检验处理，并解码地址以提供行地址或列地址到NVM单元阵列140和Y选通电路160。
非易失性存储单元阵列140包括多个块，每个块具有多个页。
擦除操作是以块为单位执行的，而编程和读取操作是以页为单位执行的。
包括多个页寄存器或页缓冲器的数据寄存器或数据缓冲器152耦合于NVM单元阵列140，并在页读取/编程操作期间暂时地存储在I/O缓冲器和NVM单元阵列140之间传送的数据。
读出放大器154将通过位线的NVM单元阵列140的电流与参考电流相比较，以在读取操作模式期间读出来自NVM单元阵列140的数据。
Y选通电路160从地址解码器130接收解码的列地址以在与所解码的列地址相应的位线BL1，BL2，......，和BLi之中选择一些位线。
选择与所选择的位线相对应的页寄存器。在读取操作期间读取的、将要存储在所选择的页寄存器中的数据位被提供至Y选通电路160。
在经由I/O引脚输入命令，地址，和数据以暂时存储在全局缓冲器190中之后，命令、地址和数据可以被提供至I/O缓冲器&锁存器170，并接着提供至地址解码器130和命令寄存器120。读取数据通过I/O缓冲器和锁存器170以经由输入驱动器180输出到I/O引脚。
图4是表示常规NVM器件中命令分析器的命令状态机的示意图，而图5是表示根据本发明实施例的NVM器件中命令分析器的命令状态机的示意图。
一般而言，命令分析器被提供至NVM器件的控制单元110中并且分析从存储控制器接收来的各种命令。
常规NVM器件的命令分析器400分析(或解码)RESET401、READ ID 403、READ STATUS 405、ERASE407、PROGRAM409，以及READ411命令。
根据本发明实施例的命令分析器500置于控制单元110中，并除了分析常规命令之外，还分析CHECK BLOCK 503命令以便以块为单位检验初始状态，以及CHECK PAGE 501命令以页为单位检验初始状态。
图6是表示根据本发明实施例的包括在NVM存储器件中的结构的方块图。
控制单元110可以包括：第一检验电路112以便以块为单位检验初始状态，第二检验电路114以页为单位检验初始状态，以及状态寄存器116。
第一检验电路112可以接收控制信号，例如/CE、/RE、/WE、CLE、ALE、/WP和CB(检查块)命令以检验块的初始状态，并将初始状态检验的结果(“PASS”或“FAIL”)提供至状态寄存器116。
第二检验电路114接收控制信号，例如/CE、/RE、/WE、CLE、ALE、/WP和CP(检查页)命令以检验页的初始状态，并将初始状态检验的结果(“PASS”或“FAIL”)提供至状态寄存器116。
状态寄存器116存储块或页的初始状态检验结果，并响应READ STATUS命令而输出结果。
控制单元110可以进一步包括生成高电压的高电压生成电路(未示出)，所述高电压用于编程、擦除和读取操作，以及用于初始状态检验处理中。
图7是表示根据本发明实施例的在编程、擦除、读取操作器件中执行初始状态检验的过程的流程图。
参照图7，NVM器件100从存储控制器50接收第一命令CHECK BLOCK以检验块的初始状态或接收第二命令CHECK PAGE以检验页的初始状态(S701)。
NVM器件100响应于第一命令CHECK BLOCK或第二命令CHECK PAGE，分别执行检验块或页的初始状态的处理(S703)。
NVM器件100确定相应的块或页是否具有初始状态(S705)。
当相应的块或页被确定为处于初始状态时，NVM器件100设置“PASS(通过)”给状态寄存器116(S707)。处于初始状态的块或页表示相应的块或页处于可写入状态。换句话说，相应的块或页的初始状态表示正常的已擦除状态。
当相应块或页被确定为不处于初始状态时，NVM器件100设置“FAIL(停止作用)”给状态寄存器116(S709)。
NVM器件100将存储在状态寄存器116中的初始状态检验的结果传送到存储控制器50。
然而，在根据本发明实施例的检验初始状态的方法中，初始状态检验处理是在NVM器件100中执行的，并且初始状态检验的结果被传送到存储控制器50。因此，与常规的初始状态检验方法相比较而言，根据本发明实施例的检验初始状态的方法可以更快。
图8是表示根据本发明实施例的NVM器件的块擦除操作的流程图。
在NVM器件的擦除操作过程中，控制单元110的高电压产生电路(未示出)向存储单元晶体管的衬底提供高电压直到存储单元晶体管的控制电极达到了低于或等于阈值电压Vth的电压电平为止。然后，在NVM器件中，在所选择的存储单元晶体管的浮栅充电的电子利用F-N隧道效应通过基底。结果，其中执行擦除操作的存储单元具有逻辑“1”。对每个块执行擦除操作。
响应擦除操作，控制单元110向地址解码器130提供要被擦除的相应块的块地址，地址解码器130解码块地址(S801)。
然后对与块地址相应的存储单元执行擦除操作(S803)。
从控制单元110的高控制生成电路(未示出)输出的高电压被无效，以阻止存储单元晶体管执行放电操作(S805)。
控制单元110的块擦除电路(未示出)执行检验块被擦除的处理(S807)。
NVM器件100确定由块擦除电路擦除的存储单元的阈值电压是否低于或等于第一电压电平(例如，+3伏特)，并接着确定擦除操作是否一定要再次执行(S809)。
当已擦除存储单元的阈值电压低于或等于第一电压电平时，擦除操作结束，块擦除操作的检验结果被存储在状态寄存器116中，并且检验结果被更新(S811)。
当已擦除存储单元的阈值电压高于第一电压电平时，处理流程返回至S803，以重复擦除操作直到已擦除存储单元的阈值电压低于或等于第一电压电平为止。
图9是表示根据本发明实施例的初始状态检验的过程的流程图。
在本发明的一个实施例中，用于检验块的初始状态的处理的周期可以通过省略在图8的擦除命令的周期中的块擦除操作S803和S805而执行。
在检验块的初始状态的处理周期中，控制单元110响应于第一检验命令，将要被检验的相应块的块地址提供至地址解码器130，并且地址解码器130解码块地址(S901)。
第一检验电路112执行处理以检验块的初始状态(S903)。
第一检验电路112确定与块地址相应的存储单元是否处于初始状态(S905)。例如，第一检验电路112确定与块地址相应的存储单元的阈值电压是否低于或等于第一电压电平，并且当存储单元的阈值电压低于或等于第一电压电平时，与块地址相应的存储单元被确定为处于初始状态。
当与块地址相应的存储单元处于初始状态时，NVM器件100设置“PASS”给状态寄存器116(S907)，当与块地址相应的存储单元不处于初始状态时，NVM器件100设置“FAIL”给状态寄存器116(S909)。
存储在状态寄存器116中的检验结果(“PASS”或“FAIL”)被传送到存储控制器50，接着用户能够在存储控制器50确认检验结果。
结果，当用户输入检验命令以检验块和块地址的初始状态时，执行用于检验块的初始状态的处理，检验结果被存储在状态寄存器116中，并且用户能够容易地检索检验结果。
图10是表示根据本发明实施例的NVM器件的读取操作的流程图。
在NVM器件中，根据阈值电压是否取决于所选择的存储单元的状态(已编程或已擦除)而变化，来执行读取操作。
也就是，将地电压施加于所选择的字线，并且当所选择的存储单元是关断单元(off-cell)(即已编程单元)时，电流不经过该存储单元；并且当所选择的存储单元是导通单元(on-cell)(即已擦除单元)时，电流通过该存储单元。
NVM器件通过检测位线的电压来读取具有逻辑电平“0”(已编程状态)或逻辑电平“1”(已擦除状态)的数据。位线的电压根据基于存储单元状态的电流而变化。
在读取操作周期中，控制单元110响应于读取命令向地址解码器130提供与页相应的地址，并接着地址解码器130解码地址(S1001)。
位线是预先充电的(S1003)，并形成(develop)位线(S1005)。读出放大器S/A154将参考电流与所选择的存储单元的经由位线的电流相比较，以读出来自存储单元阵列140的数据(S1007)。
所读出的数据被加载到页缓冲器，被传送到I/O缓冲器&锁存器170，并接着将其输出。
图11是表示根据本发明实施例的NVM器件的编程操作的流程图。
在NVM器件的编程操作中，将高于或等于阈值电压Vth的电压施加于所选择的存储单元晶体管的控制栅，电子被注入到所选择的存储单元晶体管的浮栅，并形成电子层，结果，相应的存储单元具有逻辑电平为“0”的数据。
在编程操作周期中，控制单元110响应于编程命令而向地址解码器130提供与要被编程的页对应的地址，并接着地址解码器130解码地址(S1101)。
要被编程的数据的字节通过I/O缓冲器&锁存器170，并被加载到相应的页寄存器(S1103)。
为了对NVM单元阵列140的位线BL执行编程操作，将地电压施加于位线BL以设置位线BL，并接着将编程电压Vpgm，例如大约18伏特，施加于所选择的位线(S1105)。
所加载的数据被编程到与所选择的页相应的存储单元(S1107)。
从控制单元110的高控制产生电路(未示出)输出的高电压被无效，以阻止存储单元晶体管执行放电操作(S1109)。
当与页相应的存储单元数据与在其中写入已编程数据的页寄存器的相应数据完全相同时，将逻辑电平“1”写入数据寄存器。
NVM器件100的编程电路(未示出)通过确定数据寄存器是否具有诸如“FF”之类的所有逻辑电平“1”来执行处理以检验页的初始状态(S1113)。
当数据寄存器的内容为“FF”时，编程操作完成并且将表示编程完成的“PASS”设置给状态寄存器116(S1115)。
当数据寄存器的内容不是“FF”时，处理返回至S1105并重复编程操作直到数据寄存器的内容是“FF”为止。
图12是表示根据本发明实施例的检验页的初始状态的过程的流程图。
在本发明的实施例中，可以通过部分地将图10的读取操作周期与图11的编程操作周期的操作相结合来执行检验页的初始状态的处理周期。换句话说，可以利用用于一般读取和编程命令的逻辑电路来实现用于检验页的初始状态的命令。
检验页的初始状态的处理周期能够通过执行检验编程命令中使用的页的初始状态的处理(检验页)来确定相应的页是否处于初始状态，而存储单元的数据被转移到常规读取命令中的页寄存器中。
详细而言，控制单元110响应于检验页的初始状态的命令而向地址解码器130提供与要被检验的页相应的地址，并且地址解码器130解码该地址(S1201)。
位线被预先充电(S1203)，并且形成预先充电的位线(S1205)。读出放大器S/A154根据相应的页读出来自所选择的存储单元的数据(S1207)。
所读出的数据被加载到页寄存器。第二检验电路114执行处理以检验页的初始状态(S1209)。
NVM器件100确定相应页的读出数据是否处于初始状态(S1211)。例如，当页寄存器的内容是“FF”时，该页被确定为处于初始状态，并当页寄存器的内容不是“FF”时，该页被确定为处于非初始状态。例如，确定页寄存器的内容是否是“FF”的电路可以利用逻辑AND(与)电路来实现。
当页被确定为处于初始状态时，非易失性存储器件100设置“PASS”给状态寄存器116(S1213)。
当页被确定为处于非初始状态时，NVM器件100设置“FAIL”给状态寄存器116(S1215)。
结果(“PASS”或“FAIL”)被传送到存储控制器50；因此，用户能够在存储控制器50检验处理结果。
图13是表示根据常规处理的检验块的初始状态所需要的检验时间的方块图。
例如，假设NVM器件访问时间是大约50ns(每字节)，存储控制器时钟速度是大约20Mhz(50ns每时钟)，非易失性存储器件从存储控制器接收命令的持续时间是大约5us，并且NVM器件块大小是大约(2048+64)×64KB。如图13所示，当由常规方法检验具有大约2KB页的NVM器件的数据时，检验块的初始状态所需要的时间是(5+105.6+26.5)us×64＝8768us。换句话说，需要8.768ms。
图14根据本发明实施例的表示了检验块的初始状态的处理中所需要的检验时间的方块图。
参照图14，在检验处理开始期间所需要的时间和在接收检验结果的处理期间所需要的时间与常规检验处理没有很大的不同。然而，在检验处理过程中所需要的时间可以减少大约110us，因为检验块的初始状态的处理是在NVM器件100中执行的，而不是在存储控制器50中执行的。
因此，与常规处理相比，检验块的初始状态的处理过程中所需要的时间可以减少大约79倍。
图15是表示根据常规处理的检验页的初始状态所需要的检验时间的方块图。
参考图15，当由常规方法检验具有大约2KB页的NVM器件的数据时，所需要的时间是(5+105.6+26.5)us＝137us。
图16是表示根据本发明实施例的检验页的初始状态的处理中所需要的检验时间的方块图。
参考图16，检验过程中所需要的时间减少了大约40us，因为检验页的初始状态的处理是在NVM器件100中执行的，而不是在存储控制器50中执行的。
因此，与常规处理相比，检验页的初始状态的处理过程中所需要的时间可以减少到1/3。
根据执行处理以检验NVM器件的初始状态的方法，用于检验块或页的初始状态的处理可以由新的命令执行。
检验块或页的初始状态的处理是在NVM器件中执行的，而不是在存储控制器中执行的。接着，非易失性存储器件将检验处理的结果传送到存储控制器。因此，根据本发明实施例的NVM器件能够快速地并简单地检验特定单元(即块或页)的初始状态。
另外，由于包括在存储控制器中的存储器并不用于执行检验处理，所以降低了电流耗费。同时，由于可以利用该实施以执行NVM器件中的编程操作和擦除操作的常规页检验电路和常规块检验电路来执行检验处理，所以降低了实施费用。
而且，由于在检验处理过程中数据并没有经由NVM接口和存储控制器之间的接口而被传送，所以防止了由于系统噪声而导致的错误。
虽然已经详细描述了本发明的实施例，但是应该理解的是，在不脱离本发明范围的情况下可以对本文作出多种修改，替换和变更。

Claims (20)

1.一种检验非易失性存储器件的初始状态的方法，包含：
非易失性存储器件从位于该非易失性存储器件外部的存储控制器接收检验该非易失性存储器件中的单位的初始状态的命令和与该单位相应的单位地址；
非易失性存储器件响应于所述命令，在非易失性存储器件中检验与单位地址相应的存储单元的初始状态；以及
非易失性存储器件将初始状态检验结果传送到存储控制器。
2.如权利要求1所述的方法，其中所述单位是块，并且所述单位地址是块地址。
3.如权利要求1所述的方法，其中所述单位是页，并且所述单位地址是页地址。
4.如权利要求1所述的方法，进一步包括，在检验存储单元的初始状态之后，将检验结果存储至状态寄存器。
5.如权利要求1所述的方法，其中检验初始状态进一步包括：
响应于该命令，解码单位地址；并且
确定与单位地址相应的存储单元的数据是否处于初始状态。
6.如权利要求5所述的方法，其中当存储单元的阈值电压小于或等于第一电压电平时，存储单元被确定为处于初始状态。
7.如权利要求6所述的方法，进一步包括，在检验存储单元的初始状态之后，将检验结果存储至状态寄存器。
8.如权利要求1所述的方法，其中响应于来自存储控制器对检验结果的请求，将检验结果从非易失性存储器件传送到存储控制器。
9.如权利要求3所述的方法，其中检验初始状态进一步包括：
响应于所述命令来解码页地址；
读出来自与页地址相应的存储单元的数据；以及
确定与页地址相应的存储单元的数据是否处于初始状态。
10.如权利要求9所述的方法，其中确定存储单元的数据是否处于初始状态包括将所读出的数据加载到页寄存器。
11.如权利要求10所述的方法，其中当页寄存器的所有数据都具有逻辑电平“1”时确定存储单元处于初始状态，以及当页寄存器的所有数据不都具有逻辑电平“1”时确定存储单元不处于初始状态。
12.一种检验非易失性存储器件的初始状态的方法，包含：
非易失性存储器件从位于该非易失性存储器件外部的存储控制器接收检验该非易失性存储器件中的单位的初始状态的命令和与该单位相应的单位地址；
非易失性存储器件中的地址解码器响应于该命令来解码单位地址；
非易失性存储器件中的检验电路确定与单位地址相应的存储单元的阈值电压是否低于或等于第一电压电平；
当存储单元的阈值电压低于或等于第一电压电平时，该检验电路确定存储单元处于可写入状态；
非易失性存储器件将可写入状态信息存储至状态寄存器；以及
非易失性存储器件响应于来自存储控制器的请求，将可写入状态信息传送至存储控制器。
13.如权利要求12所述的方法，其中所述单位是块，并且所述单位地址是块地址。
14.一种检验非易失性存储器件的初始状态的方法，包含：
非易失性存储器件从位于该非易失性存储器件外部的存储控制器接收检验非易失性存储器件中的单位的初始状态的命令和与该单位相应的单位地址；
非易失性存储器件中的地址解码器响应于该命令来解码单位地址；
非易失性存储器件中的读出放大器读出与单位地址相应的存储单元的数据，并且所读出的数据被加载到单位寄存器；
当单位寄存器的所有数据都具有第一逻辑值时，非易失性存储器件中的检验电路确定存储单元处于可写入状态，并且当单位寄存器的所有数据不都具有第一逻辑值时，该检验电路确定存储单元处于不可写入状态；
非易失性存储器件将可写入状态信息存储至状态寄存器；以及
非易失性存储器件响应于来自存储控制器的请求，将可写入状态信息传送至存储控制器。
15.如权利要求14所述的方法，其中第一逻辑值相应于逻辑电平“1”。
16.如权利要求14所述的方法，其中所述单位是页，并且所述单位地址是页地址。
17.一种用于检验非易失性存储器件的初始状态的控制单元，包含：
检验电路，用于从位于非易失性存储器件外部的存储控制器接收检验非易失性存储器件中的单位的初始状态的命令和与该单位相应的单位地址，并用于响应于该命令检验与单位地址相应的存储单元的初始状态；以及
状态寄存器，配置为存储对存储单元的初始状态检验结果，
其中，所述控制单元包括在所述非易失性存储器件中。
18.如权利要求17所述的控制单元，其中所述单位是块，并且所述单位地址是块地址。
19.如权利要求17所述的控制单元，其中所述单位是页，并且所述单位地址是页地址。
20.如权利要求17所述的控制单元，其中检验电路用于当存储单元的阈值电压低于或等于第一电压电平时确定存储单元处于初始状态。
CN2005101067141A 2004-08-24 2005-08-24 用于检验非易失性存储器件的初始状态的方法和单元 Active CN1779864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040066664A KR100606173B1 (ko) 2004-08-24 2004-08-24 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치
KR66664/04 2004-08-24

Publications (2)

Publication Number Publication Date
CN1779864A CN1779864A (zh) 2006-05-31
CN1779864B true CN1779864B (zh) 2012-03-21

Family

ID=36112389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101067141A Active CN1779864B (zh) 2004-08-24 2005-08-24 用于检验非易失性存储器件的初始状态的方法和单元

Country Status (6)

Country Link
US (1) US7660163B2 (zh)
JP (1) JP2006066060A (zh)
KR (1) KR100606173B1 (zh)
CN (1) CN1779864B (zh)
DE (1) DE102005041032A1 (zh)
FR (1) FR2874733A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759590B1 (ko) * 2006-06-20 2007-09-18 경북대학교 산학협력단 휴대용 기기의 플래쉬 메모리 초기화 방법 및 상기 방법에따른 프로그램이 기록된 기록 매체
KR100875294B1 (ko) * 2007-03-16 2008-12-23 삼성전자주식회사 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법
US10445226B2 (en) 2010-08-10 2019-10-15 Rambus Inc. Verify before program resume for memory devices
CN103778968A (zh) * 2012-10-17 2014-05-07 太和科技股份有限公司 结合多张快闪记忆卡的固态硬盘的检测装置及其方法
KR102272248B1 (ko) * 2015-01-09 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20170089069A (ko) * 2016-01-25 2017-08-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
CN109426616B (zh) 2017-08-31 2023-08-04 华邦电子股份有限公司 字节编程方法以及页面编程方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870260B2 (ja) * 1991-09-27 1999-03-17 日本電気株式会社 不揮発性半導体記憶装置
JPH05166390A (ja) * 1991-12-13 1993-07-02 Ricoh Co Ltd メモリカードとそのデータの書き込み，消去方法
JPH06282994A (ja) * 1993-03-26 1994-10-07 Mitsubishi Electric Corp 半導体記憶装置
JPH07182881A (ja) * 1993-12-24 1995-07-21 Nec Corp 電気的に書込・消去可能な不揮発性半導体記憶装置
JPH07320488A (ja) 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JP3739102B2 (ja) * 1994-07-07 2006-01-25 富士通株式会社 不揮発性半導体記憶装置
JPH08102198A (ja) 1994-09-30 1996-04-16 Nec Corp 電気的書換え可能な不揮発性半導体記憶装置の初期化方 法
US5798966A (en) 1997-03-31 1998-08-25 Intel Corporation Flash memory VDS compensation techiques to reduce programming variability
JPH1166868A (ja) * 1997-08-07 1999-03-09 Mitsubishi Electric Corp 半導体集積回路
JP3730381B2 (ja) * 1997-10-21 2006-01-05 株式会社東芝 半導体記憶装置
JPH11134884A (ja) * 1997-10-31 1999-05-21 Sony Corp 半導体装置
JPH11176171A (ja) 1997-12-08 1999-07-02 Nec Corp 電気的書換え可能な不揮発性半導体記憶装置の初期化方法
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
JP3836279B2 (ja) * 1999-11-08 2006-10-25 株式会社東芝 半導体記憶装置及びその制御方法
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
JP2001250388A (ja) 2000-03-06 2001-09-14 Fujitsu Ltd 消去動作情報を記憶する不揮発性メモリ
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
DE10127194B4 (de) 2001-06-05 2008-08-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Ausblenden von nicht funktionstüchtigen Speicherzellen
JP3816788B2 (ja) * 2001-11-22 2006-08-30 株式会社東芝 不揮発性半導体記憶装置
US7290109B2 (en) * 2002-01-09 2007-10-30 Renesas Technology Corp. Memory system and memory card
JP2003242787A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3875621B2 (ja) * 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
US7392404B2 (en) * 2002-12-20 2008-06-24 Gemalto, Inc. Enhancing data integrity and security in a processor-based system
JP2004342277A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体記憶装置、その駆動方法及び携帯電子機器
JP2004348792A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置、表示装置及び携帯電子機器
US7177199B2 (en) * 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory

Also Published As

Publication number Publication date
KR100606173B1 (ko) 2006-08-01
US20060044875A1 (en) 2006-03-02
US7660163B2 (en) 2010-02-09
CN1779864A (zh) 2006-05-31
DE102005041032A1 (de) 2006-04-06
FR2874733A1 (fr) 2006-03-03
KR20060018335A (ko) 2006-03-02
JP2006066060A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
US7917685B2 (en) Method for reading a multilevel cell in a non-volatile memory device
US7409473B2 (en) Off-chip data relocation
CN1779864B (zh) 用于检验非易失性存储器件的初始状态的方法和单元
US8320200B2 (en) Semiconductor storage device and method of reading data therefrom
US8645656B2 (en) Flash memory controller
KR100328405B1 (ko) 어드레스가다중선택되는불휘발성반도체기억장치
CN101467214B (zh) 用于在多nand快闪存储器装置的共同操作期间降低峰值功率消耗的设备及方法
US7920431B2 (en) Asynchronous/synchronous interface
KR100939146B1 (ko) 비휘발성 반도체 메모리 시스템 및 그 데이터 기입 방법
JP3816788B2 (ja) 不揮発性半導体記憶装置
US20100034025A1 (en) Non-volatile semiconductor storage system
US9524781B2 (en) Nonvolatile memory device and operating method thereof
US20060146612A1 (en) Flash memory devices configured to output data without waiting for bitline and wordline recovery and methods of operating same
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN109841253B (zh) 半导体存储装置及其复位方法
KR20060061085A (ko) 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
CN111831586A (zh) 数据存储设备及其操作方法、使用数据存储设备的控制器
JP4284331B2 (ja) 不揮発性半導体記憶装置のアクセス方法
JP2009043110A (ja) 半導体記憶装置
CN114863980A (zh) 半导体装置及连续读出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant