CN113377281A - 存储装置、存储器装置及其操作方法 - Google Patents

存储装置、存储器装置及其操作方法 Download PDF

Info

Publication number
CN113377281A
CN113377281A CN202010836441.0A CN202010836441A CN113377281A CN 113377281 A CN113377281 A CN 113377281A CN 202010836441 A CN202010836441 A CN 202010836441A CN 113377281 A CN113377281 A CN 113377281A
Authority
CN
China
Prior art keywords
read
memory
memory device
status
status code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010836441.0A
Other languages
English (en)
Inventor
刘炳晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113377281A publication Critical patent/CN113377281A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

存储装置、存储器装置及其操作方法。一种存储器装置包括：多个存储器块、读取计数存储部和读取回收处理器。读取计数存储部存储读取计数信息，读取计数信息包括多个存储器块中的每一个的读取计数。读取回收处理器响应于从存储器控制器接收的状态读取命令而向存储器控制器提供状态读取响应，状态读取响应包括表示目标块的读取回收操作的优先级顺序的状态码。

Description

存储装置、存储器装置及其操作方法
技术领域
本公开总体上涉及一种电子装置，更具体地，涉及一种存储装置及其操作方法。
背景技术
存储装置在诸如计算机或智能电话的主机装置的控制下存储数据。存储装置可以包括用于存储数据的存储器装置和用于控制存储器装置的存储器控制器。存储器装置可以是易失性存储器装置或非易失性存储器装置。
易失性存储装置仅在供电时存储数据；当电源中断时，存储的数据消失。易失性存储器装置的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。
非易失性存储装置即使在电源中断时也能继续存储数据。非易失性存储装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦ROM(EEROM)和闪存存储器等。
发明内容
各个实施方式提供了一种具有改进的读取回收执行的存储装置及其操作方法。
根据本公开的一个方面，提供了一种存储器装置，该存储器装置包括：多个存储器块；读取计数存储部，其被配置为存储读取计数信息，读取计数信息包括多个存储器块中的每一个的读取计数；以及读取回收处理器，其被配置为响应于从存储器控制器接收的状态读取命令而向存储器控制器提供状态读取响应，状态读取响应包括表示目标块的读取回收操作的优先级顺序的状态码。
根据本公开的另一方面，提供了一种用于操作包括多个存储器块的存储器装置的方法，该方法包括以下步骤：响应于从存储器控制器接收的读取命令而对多个存储器块中的目标块执行读取操作；以及响应于从存储器控制器接收的状态读取命令而向存储器控制器提供状态读取响应，状态读取响应包括表示目标块的读取回收操作的优先级顺序的状态码。
根据本公开的又一方面，提供了一种存储装置，该存储装置包括：存储器装置，其包括多个存储器块；以及存储器控制器，其被配置为控制存储器装置对多个存储器块中的目标块执行读取操作，并且从存储器装置接收状态读取响应，状态读取响应包括表示目标块的读取回收操作的优先级顺序的状态码。
附图说明
下文将参照附图更全面地描述各个示例实施方式；然而，本发明的各个特征和方面可以与本文的公开内容不同地进行配置和/或布置。因此，本发明不限于本文阐述的任何实施方式或受其限制。相反，提供这些实施方式是为了使本公开彻底和完整，并向本领域技术人员充分传达示例性实施方式的范围
在附图中，为了图示清楚，可能放大尺寸。应当理解，当一个元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的一个实施方式的存储装置的图。
图2是示出例如图1所示的存储装置的配置和操作的图。
图3是示出例如图1所示的存储器装置的结构的图。
图4是示出例如图3所示的存储器单元阵列的图。
图5是示出例如图2所示的读取计数信息的图。
图6是示出例如图2所示的状态读取响应的图。
图7是示出根据本公开的一个实施方式的存储器装置的操作的流程图。
图8是示出根据本公开的一个实施方式的存储器控制器的操作的流程图。
图9是示出根据本公开的一个实施方式的读取计数信息的管理的流程图。
具体实施方式
本文提供的具体结构描述和功能描述仅仅是为了描述根据本发明的实施方式。本发明的实施方式可以以各种形式和方式实现。因此，本发明不限于本文阐述的任何实施方式或受其限制。此外，在整个说明书中，对“一个实施方式”或“另一实施方式”等的引用不一定仅指一个实施方式，并且对任何这种短语的不同引用不一定指相同的实施方式。
图1是示出根据本公开的一个实施方式的存储装置的图。
参照图1，存储装置50可以包括存储器装置100和被配置为控制存储器装置100的存储器控制器200。存储装置50可以在主机300的控制下存储数据，该主机300例如为移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏控制台、TV、平板PC或车载信息娱乐装置。
根据作为与主机300的通信方案的主机接口，存储装置50可以被配置为各种类型的存储装置中的任何一种。例如，存储装置50可以被实现为固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、尺寸减小MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储装置、通用闪存存储(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)和/或记忆棒。
可以将存储装置50制造成各种封装类型中的任何一种。例如，可以将存储装置50制造为层叠式封装(PoP)、系统级封装(SIP)、芯片上系统(SOC)、多芯片封装(MCP)、板载芯片(COB)、晶圆级制造封装(WFP)和/或晶圆级层叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，存储器单元阵列包括用于存储数据的多个存储器单元。
每一个存储器单元可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
存储器单元阵列可以包括多个存储器块，其各自可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施方式中，页可以是用于将数据存储在存储器装置100中或者读取存储在存储器装置100中的数据的单位。
存储器块可以是用于擦除数据的单位。在一个实施方式中，存储器装置100可以是双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双数据速率4(LPDDR4)SDRAM、图形双数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，作为示例，本发明的各个特征和方面是在存储器装置100是NAND闪存存储器的背景下描述的。
存储器装置100从存储器控制器200接收命令和地址，并且访问存储器单元阵列中的由地址选择的区域。也就是说，存储器装置100可以对由地址选择的区域执行由命令指示的操作。例如，存储器装置100可以执行写入(编程)操作、读取操作和擦除操作。在编程操作中，存储器装置100可以将数据编程在由地址选择的区域中。在读取操作中，存储器装置100可以从由地址选择的区域读取数据。在擦除操作中，存储器装置100可以擦除存储在由地址选择的区域中的数据。
在一个实施方式中，存储器装置100可以包括读取回收处理器(read reclaimprocessor)131和读取计数存储部132。
读取回收处理器131可以响应于从存储器控制器200接收的状态读取命令而向存储器控制器200提供包括状态码的状态读取响应。状态读取命令可以用于检查存储器装置的操作状态。状态码可以指示执行读取操作的目标块的读取回收操作的优先级顺序。也就是说，状态码可以指示是否要对目标块执行读取回收操作，以及(如果要执行的话)要如何执行读取回收操作。读取回收操作可以包括将存储在目标块中的数据复制到另一个块。另选地，读取回收操作可以包括通过垃圾收集(garbage collection)将存储在目标块中的数据移动到另一个块。
多个存储器块可以存储读取计数信息。在一个实施方式中，每一个存储器块可以存储读取计数，读取计数指示已经对该存储器块执行读取操作的次数。在一个实施方式中，读取计数信息可以存储在多个存储器块中的每一个的元区域(meta area)中。在另一实施方式中，读取计数信息可以存储在多个存储器块中的系统块中。
当向存储器装置100供电时，读取回收处理器131可以将存储在多个存储器块中的读取计数信息加载到读取计数存储部132。
读取回收处理器131可以响应于从存储器控制器200接收的读取命令而更新被加载到读取计数存储部132的读取计数信息。例如，读取回收处理器131可以更新根据读取命令而执行读取操作的目标块的读取计数。
读取回收处理器131可以基于目标块的读取计数和至少一个阈值计数(thresholdcount)的比较结果来确定状态码。在一个实施方式中，状态码可以表示第一状态码至第三状态码中的一个。第一状态码可以指示目标块的读取回收操作是不必要的。第二状态码可以指示读取回收操作将要作为后台操作执行。第三状态码可以指示读取回收操作将要作为前台操作(foreground operation)执行。状态码的数量不限于上述三个。
读取回收处理器131可以在存储器装置100的供电中断之前，再次将被加载到读取计数存储部132的读取计数信息存储在多个存储器块中。
读取计数存储部132可以存储从多个存储器块读取的读取计数信息。每当对所述多个存储器块中的任何一个执行读取操作时，可以更新存储在读取计数存储部132中的读取计数信息。在存储器装置100的供电中断之前，可以再次将更新后的读取计数信息存储在所述多个存储器块中。
存储器控制器200可以控制存储装置50的整体操作。
当向存储装置50供电时，存储器控制器200可以执行固件(FW)。当存储器装置100是闪存存储器装置时，存储器控制器200可以执行诸如闪存转换层(FTL)的FW，以用于控制主机300和存储器装置100之间的通信。
在一个实施方式中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换成物理块地址(PBA)，物理块地址表示存储器装置100中的要存储数据的存储器单元的地址。
存储器控制器200可以响应于来自主机300的请求而控制存储器装置100执行编程操作、读取操作或擦除操作等。在编程操作中，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和PBA。
在一个实施方式中，存储器控制器200可以在没有来自主机300的请求的情况下自主地生成命令、地址和数据，并且将命令、地址和数据传输到存储器装置100。例如，存储器控制器200可以向存储器装置100提供自主生成的命令、地址和数据，以执行诸如损耗均衡和垃圾收集的后台操作。
在一个实施方式中，存储器控制器200可以控制至少两个存储器装置100。存储器控制器200可以根据交织方案来控制存储器装置，以提高操作性能。交织方案可以是允许至少两个存储器装置100中的每一个同时执行至少一部分操作的操作方案。
在一个实施方式中，存储器控制器200可以包括读取回收控制器210。
读取回收控制器210可以向存储器装置100提供状态读取命令。状态读取命令可以用于检查存储器装置100的操作状态。读取回收控制器210可以从存储器装置100接收对状态读取命令的状态读取响应。状态读取响应可以包括表示执行读取操作的目标块的读取回收操作的优先级顺序的状态码。
读取回收控制器210可以基于状态码来控制存储器装置100对目标块执行读取回收操作。
具体地，当状态码是第一状态码时，读取回收控制器210可以控制存储器装置100不对目标块执行读取回收操作。
当状态码是第二状态码时，读取回收控制器210可以控制存储器装置对目标块执行作为后台操作的读取回收操作。也就是说，读取回收控制器210可以控制存储器装置100在存储器装置100处于空闲状态时对目标块执行读取回收操作。在空闲状态下，存储器装置100不根据来自主机300的请求执行任何操作。
当状态码是第三状态码时，读取回收控制器210可以控制存储器装置100执行作为前台操作的读取回收操作。也就是说，相对于另一读取操作、编程操作或擦除操作，读取回收控制器210可以控制存储器装置100优先对目标块执行读取回收操作。
主机300可以使用各种通信协议中的至少一种与存储装置50通信，所述各种通信协议例如为通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和/或减载DIMM(LRDIMM)。
图2是示出图1所示的存储装置的配置和操作的图。
参照图2，存储装置可以包括存储器装置100和存储器控制器200。存储器装置100可以包括读取回收处理器131、读取计数存储部132和阈值计数存储部133。存储器控制器200可以包括读取回收控制器210和垃圾收集队列(garbage collection queue)220。
读取回收处理器131可以响应于从读取回收控制器210接收的状态读取命令而向读取回收控制器210提供包括状态码的状态读取响应。状态读取命令可以用于检查存储器装置100的操作状态。状态码可以表示执行读取操作的目标块的读取回收操作的优先级顺序。
读取回收处理器131可以从阈值计数存储部133接收至少一个阈值计数Th。读取回收处理器131可以从读取计数存储部132接收目标块的读取计数RD_Count。特定块(例如，目标块)的RD_Count指示已经对该块执行了多少次读取操作。
读取回收处理器131可以基于目标块的读取计数RD_Count和至少一个阈值计数Th的比较结果来确定状态码。
在一个实施方式中，状态码可以是指示执行读取回收操作时的各种优先级级别的三个状态码(即，第一状态码至第三状态码)中的任何一个。然而，本发明不限于任何特定数量的状态码。当目标块的读取计数RD_Count小于第一阈值计数时，状态码可以是第一状态码。当目标块的读取计数RD_Count大于或等于第一阈值计数并且小于第二阈值计数时，状态码可以是第二状态码。当目标块的读取计数RD_Count大于或等于第二阈值计数时，状态码可以是第三状态码。
在一个实施方式中，第一状态码可以指示目标块的读取回收操作是不必要的。第二状态码可以指示读取回收操作的执行将要作为后台操作执行。第三状态码可以指示读取回收操作的执行将要作为前台操作执行。
读取回收处理器131可以向读取回收控制器210提供包括所确定的状态码的状态读取响应。
当向存储器装置100供电时，读取回收处理器131可以将存储在多个存储器块中的读取计数信息加载到读取计数存储部132。读取计数信息可以包括多个存储器块中的每一个的读取计数。
读取回收处理器131可以响应于从存储器控制器200接收的读取命令而更新被加载到读取计数存储部132的读取计数信息。例如，读请求处理器131可以响应于读取命令而更新被包括在读取计数信息中的目标块的读取计数。目标块可以是根据所述读取命令而执行读取操作的存储器块。
读取回收处理器131可以在存储器装置100的供电中断之前，再次将被加载到读取计数存储部132的读取计数信息存储在多个存储器块中。
读取计数存储部132可以存储从多个存储器块加载的读取计数信息。每当对多个存储器块中的任何一个执行读取操作时，可以更新存储在读取计数存储部132中的读取计数信息。在存储器装置100的供电中断之前，更新后的读取计数信息可以再次存储在所述多个存储器块中。
阈值计数存储部133可以存储至少一个阈值计数Th。可以在制造存储装置时设置每个阈值计数Th。在另一实施方式中，每个阈值计数Th可以根据存储器控制器200的设置命令而从其出厂设置的默认值发生改变。
读取回收控制器210可以向读取回收处理器131提供状态读取命令。状态读取命令可以用于检查存储器装置100的操作状态。读取回收控制器210可以从读取回收处理器131接收对状态读取命令的状态读取响应。状态读取响应可以包括表示执行读取操作的目标块的读取回收操作的优先级顺序(例如，相对优先级)的状态码。
读取回收控制器210可以基于状态码控制存储器装置100对目标块执行读取回收操作。
具体地，当状态码是第一状态码时，读取回收控制器210可以不生成用于目标块的读取回收操作的命令。因此，在这种情况下，不对目标块执行读取回收操作。
当状态码是第二状态码时，读取回收控制器210可以生成用于读取回收操作的命令，并且将所生成的命令存储在垃圾收集队列220中。当存储器装置100处于空闲状态时，读取回收控制器210可以将在垃圾收集队列220中排队的用于读取回收操作的命令提供给存储器装置100。
当状态码是第三状态码时，与在用于读取回收操作的命令之前生成的命令相比，读取回收控制器210可以优先向存储器装置100提供用于读取回收操作的命令。
图3是示出图1所示的存储器装置的结构的图。
参照图3，存储器装置100可以包括存储器单元阵列100、外围电路120和控制逻辑130。
存储器单元阵列110包括通过行线RL联接到地址解码器121的多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过位线BL1至BLm联接到读/写电路123。多个存储器块BLK1至BLKz中的每一个包括多个存储器单元。在一个实施方式中，多个存储器单元可以是非易失性存储器单元。可以将多个存储器单元中的联接到相同字线的存储器单元定义为一个物理页。也就是说，存储器单元阵列110可以配置有多个物理页。根据本公开的一个实施方式，存储器单元阵列110中的多个存储器块BLK1至BLKz中的每一个可以包括多个虚设单元。一个或更多个虚设单元可以串联联接在漏极选择晶体管和存储器单元之间以及源极选择晶体管和存储器单元之间。
存储器装置的每一个存储器单元可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
外围电路120可以包括地址解码器121、电压发生器122、读/写电路123、数据输入/输出电路124和感测电路125。
外围电路120驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110执行编程操作、读取操作和擦除操作。
地址解码器121通过行线RL联接到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的一个实施方式，字线可以包括正常字线和虚设字线。根据本公开的一个实施方式，行线RL还可以包括管选择线(pipe selectline)。
地址解码器121可以在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121可以对接收到的地址ADDR中的块地址进行解码。地址解码器121根据所解码的块地址从存储器块BLK1至BLKz中选择至少一个存储器块。地址解码器121可以对接收到的地址ADDR中的行地址进行解码。地址解码器121可以根据所解码的行地址从所选择存储器块的字线中选择至少一条字线。地址解码器121可以将从电压发生器122提供的操作电压Vop施加到选定字线。
在编程操作中，地址解码器121可以将编程电压施加到选定字线，并且将电平低于编程电压的电平的通过电压施加到未选字线。在编程验证操作中，地址解码器121可以将验证电压施加到选定字线，并且将电平高于验证电压的电平的验证通过电压施加到未选字线。
在读取操作中，地址解码器121可以将读取电压施加到选定字线，并且将电平高于读取电压的电平的读取通过电压施加到未选字线。
根据本公开的一个实施方式，以存储器块为单位执行存储器装置100的擦除操作。在擦除操作中，输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以解码块地址，并且根据所解码的块地址选择至少一个存储器块。在擦除操作中，地址解码器121可以将接地电压施加到与选定存储器块联接的字线。
根据本公开的一个实施方式，地址解码器121可以解码被发送至地址解码器121的地址ADDR中的列地址。可以将所解码的列地址发送到读/写电路123。在一个示例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
电压发生器122可以通过使用被提供给存储器装置100的外部电源电压来生成多个操作电压Vop。电压发生器122在控制逻辑130的控制下操作。
在一个实施方式中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压用作存储器装置100的操作电压。
在一个实施方式中，电压发生器122可以通过使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压发生器122可以生成存储器装置100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选读取电压。
为了生成具有不同电压电平的多个操作电压Vop，电压发生器122可以包括用于接收内部电源电压的多个泵浦(pumping)电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵浦电容器来生成多个操作电压Vop。
所生成的多个操作电压Vop可以由地址解码器121提供给存储器单元阵列110。
读/写电路123包括第一页缓冲器PB1至第m页缓冲器PBm，第一页缓冲器PB1至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm联接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm在控制逻辑130的控制下操作。
第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124进行数据DATA的通信。在编程操作中，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL接收待存储的数据DATA。
在编程操作中，当编程脉冲被施加到选定字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm将通过数据输入/输出电路124接收的数据DATA传输到选定存储器单元。根据所传输的数据DATA对选定存储器单元的存储器单元进行编程。联接到被施加有编程允许电压(例如，接地电压)的位线的存储器单元可以具有增大的阈值电压。联接到被施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以保持不变。在编程验证操作中，第一页缓冲器PB1至第m页缓冲器PBm通过位线BL1至BLm从选定存储器单元读取存储在选定存储器单元中的数据DATA。
在读取操作中，读/写电路123可以通过位线BL从选定页的存储器单元读取数据DATA，并且将读取的数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm中。
在擦除操作中，读/写电路123可以浮置位线BL。在一个实施方式中，读/写电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL联接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124在控制逻辑130的控制下操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作中，数据输入/输出电路124可以从外部控制器(未示出)接收待存储的数据DATA。在读取操作中，数据输入/输出电路124向外部控制器输出从被包括在读/写电路123中的第一页缓冲器PB1至第m页缓冲器PBm发送的数据。
在读取操作或验证操作中，感测电路125可以响应于由控制逻辑130生成的允许位VRYBIT信号而生成参考电流，并且通过将从读/写电路123接收的感测电压VPB与由参考电流生成的参照电压进行比较来向控制逻辑130输出通过信号或失败信号。
控制逻辑130可以联接到地址解码器121、电压发生器122、读/写电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器装置100的整体操作。控制逻辑130可以响应于从外部装置传输的命令CMD而操作。
控制逻辑130可以通过响应于命令CMD和地址ADDR而生成若干个信号来控制外围电路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、行地址RADD、读/写电路控制信号PBSIGNALS和允许位VRYBIT。控制逻辑130可以向电压发生器122输出操作信号OPSIG，向地址解码器121输出行地址RADD，向读/写电路123输出读/写电路控制信号PBSIGNALS，以及向感测电路125输出允许位VRYBIT。此外，控制逻辑130可以响应于由感测电路125输出的通过信号或失败信号PASS/FAIL而确定验证操作已经通过还是失败。
在一个实施方式中，控制逻辑130可以包括参照图2描述的读取回收处理器131、读取计数存储部132和阈值计数存储部133。在各种实施方式中，读取计数存储部132和阈值计数存储部133可以位于控制逻辑130的外部。读取计数存储部132和阈值计数存储部133可以包括寄存器电路。
图4是示出图3所示的存储器单元阵列的图。
参照图4，第一存储器块BLK1至第z存储器块BLKz共同联接到第一位线BL1至第m位线BLm。在图4中，为了清楚起见，示出了多个存储器块BLK1至BLKz中的第一存储器块BLK1中所包括的组件，并且省略了其它存储器块BLK2至BLKz中的每一个中所包括的组件。应当理解，其它存储器块BLK2至BLKz中的每一个都与第一存储器块BLK1相同地进行配置。
存储器块BLK1可以包括多个单元串CS1_1至CS1_m(m是正整数)。第一单元串CS1_1至第m单元串CS1_m分别联接到第一位线BL1至第m位线BLm。第一单元串CS1_1至第m单元串CS1_m中的每一个包括漏极选择晶体管DST、串联联接的多个存储器单元MC1至MCn(n是正整数)以及源极选择晶体管SST。
第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的漏极选择晶体管DST的栅极端子联接到漏极选择线DSL1。第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的第一存储器单元MC1至第n存储器单元MCn的栅极端子分别联接到第一字线WL1至第n字线WLn。第一单元串CS1_1至第m单元串CS1_m的每一个中所包括的源极选择晶体管SST的栅极端子联接到源极选择线SSL1。
为了清楚起见，图4示出了多个单元串CS1_1至CS1_m中的第一单元串CS1_1的结构。然而，应当理解，其它单元串CS1_2至CS1_m中的每一个都与第一单元串CS1_1相同地进行配置。
第一单元串CS1_1中的漏极选择晶体管DST的漏极端子联接到第一位线BL1。第一单元串CS1_1中的漏极选择晶体管DST的源极端子联接到第一单元串CS1_1中的第一存储器单元MC1的漏极端子。第一存储器单元MC1至第n存储器单元MCn串联联接。第一单元串CS1_1中所包括的源极选择晶体管SST的漏极端子联接到第一单元串CS1_1中的第n存储器单元MCn的源极端子。第一单元串CS1_1中的源极选择晶体管SST的源极端子联接到公共源极线CSL。在一个实施方式中，公共源极线CSL可以公共地联接到第一存储器块BLK1至第z存储器块BLKz。
漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1被包括在图3所示的行线RL中。漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1由图3所示的地址解码器121控制。公共源极线CSL可以由图3所示的控制逻辑130控制。第一位线BL1至第m位线BLm由图3所示的读/写电路123控制。
图5是示出图2所示的读取计数信息的图。
参照图5，读取计数信息可以分别包括多个存储器块(BLK1至BLKn)的读取计数(RD_Count1至RD_Countn)。在一个实施方式中，每个存储器块的读取计数信息可以存储在对应存储器块的元区域中。在另一实施方式中，读取计数信息可以存储在多个存储器块中的系统块中。
在向存储器装置100供电之后，可以将存储在多个存储器块中的读取计数信息加载到读取计数存储部132。每当对多个存储器块BLK1至BLKn中的任何一个执行读取操作时，可以更新读取计数存储部132中的读取计数信息。特别地，刚刚被读取的存储器块的读取计数可以递增(incremented)。然后，在被施加到存储器装置100的供电中断之前，读取计数存储部132中的读取计数信息可以再次存储在所述多个存储器块中。
以这种方式，可以针对每个存储器块维护和管理读取计数。
图6是示出图2所示的状态读取响应的图。
参照图2和图6，存储器装置100可以响应于从存储器控制器200接收的状态读取命令而向存储器控制器200提供状态读取响应。状态读取响应可以包括就绪/忙碌信息、通过/失败信息和状态码。
就绪/忙碌信息可以表示其中存储器装置100正在根据从存储器控制器200接收的命令而执行操作的忙碌状态，或表示其中存储器装置可用于响应于从存储器控制器200接收的新命令而执行操作的就绪状态。
通过/失败信息可以表示存储器装置100根据从存储器控制器200接收的命令而正在执行的编程操作或擦除操作是已经通过还是失败。
状态码可以指示根据从存储器控制器200接收的读取命令而执行读取操作的目标块的读取回收操作的优先级顺序。
在一个实施方式中，状态码可以表示第一状态码至第三状态码中的一个。读取回收操作的优先级可以从第一状态代码到第三状态代码变得更高。然而，本发明不限于任何特定数量的状态码。
在一个实施方式中，可以基于目标块的读取计数RD_Count x和至少一个阈值计数Th的比较结果来确定状态码。
例如，当目标块的读取计数x小于第一阈值计数Th1时，状态码可以是第一状态码。当读取计数x大于或等于第一阈值计数Th并且小于第二阈值计数Th2时，状态码可以是第二状态码。当读取计数x大于或等于第二阈值计数Th2时，状态码可以是第三状态码。
第一状态码可以表示安全状态S1，其指示目标块的读取回收操作是不必要的。第二状态码可以表示风险状态S2，其指示请求读取回收操作的执行作为后台操作来执行。第三状态码可以表示危险状态S3，其指示请求读取回收操作的执行作为前台操作来执行。
在一个实施方式中，第一状态码的值可以是00。第二状态码的值可以是01。第三状态码的值可以是10。可以将状态码的值确定为构成状态读取响应的字段值中的特定位置的字段值的组合。例如，当状态读取响应配置有<0:7>位的字段值时，可以将状态码的值确定为字段值<0>和字段值<3>的组合。状态码的值及其确定方法不限于本实施方式。
图7是示出根据本公开的一个实施方式的存储器装置的操作的流程图。
参照图7，在步骤S701中，存储器装置可以从存储器控制器接收读取命令。
在步骤S703中，存储器装置可以响应于读取命令而对多个存储器块中的目标块执行读取操作。具体地，存储器块可以对目标块中的多个页中的选定页执行读取操作。
在步骤S705中，可以更新存储器装置，即对执行读取操作的目标块的读取计数进行递增。具体地，存储器装置可以更新被加载到读取计数存储部132的读取计数信息中所包括的所述目标块的读取计数。
在步骤S707中，存储器装置可以从存储器控制器接收用于检查存储器装置的操作状态的状态读取命令。
在步骤S709中，存储器装置可以基于目标块的更新后读取计数和阈值计数的比较结果来生成状态码。状态码可以表示目标块的读取回收操作相对于其它操作的优先级顺序。
在步骤S711中，存储器装置可以向存储器控制器提供包括状态码的状态读取响应。
图8是示出根据本公开的一个实施方式的存储器控制器的操作的流程图。
参照图8，在步骤S801中，存储器控制器可以从存储器装置接收状态读取响应，该状态读取响应包括表示目标块的读取回收操作的优先级顺序的状态码。根据状态码，读取回收操作可以不执行，可以作为后台操作来执行，或者可以作为前台操作来执行。图8的实施方式假设三个状态码；然而，本发明不限于三个状态码。当可以接受更粗略的指示时，可以使用两个状态码。相反，当需要或期望更精细的区分时，可以使用三个以上的状态码。
在步骤S803中，存储器控制器可以确定状态码是否是第一状态码。当作为确定的结果，状态码是第一状态码时，存储器控制器结束操作，因为不需要读取回收操作。当状态码不是第一状态码时，存储器控制器进行到步骤S805。
在步骤S805中，存储器控制器可以确定状态码是否是第二状态码。当作为比较的结果，状态码是第二状态码时，存储器控制器进行到步骤S809。当状态码不是第二状态码时(即，当状态码是第三状态码时)，存储器控制器进行到步骤S807。
在步骤S807中，存储器控制器可以控制存储器装置在前台(即，作为前台操作)执行读取回收操作。具体地，存储器控制器可以立即向存储器装置提供用于读取回收操作的命令。与在用于读取回收操作的命令之前生成的命令相比，存储器控制器可以优先地向存储器装置提供用于读取回收操作的命令。
在步骤S809中，存储器控制器可以控制存储器装置在后台(即，作为后台操作)执行读取回收操作。具体地，存储器控制器可以生成用于读取回收操作的命令，并且将所生成的命令存储在垃圾收集队列中。当存储器装置处于空闲状态时，存储器控制器可以向存储器装置提供在垃圾收集队列中排队的命令。
根据本公开的一个实施方式，存储器控制器能够根据从存储器装置接收的状态码来确定是否要执行各个存储器块的读取回收操作，以及(如果要执行的话)要如何执行这种操作。因此，由于存储器控制器不需要单独地确定是否要执行各个存储器块的读取回收操作，因此可以减小用于确定是否要执行读取回收操作的存储器控制器的负担(即，开销)。
换句话说，由于存储器装置自主地确定是否要执行各个存储器块的读取回收操作，并且将所确定的信息提供给存储器控制器，因此存储器控制器能够通过不将系统资源耗费在用于确定是否要执行存储器块的读取回收操作上来减小其开销并且提高其整体操作性能。
图9是示出根据本公开的一个实施方式的读取计数信息的管理的流程图。
参照图9，在步骤S901中，存储器装置处于从在存储器装置的供电突然中断时发生的突然断电(Sudden Power Off，SPO)中恢复的状态，或者存储器装置可以通电。
在步骤S903中，存储器装置可以将存储在存储器块中的读取计数信息加载到读取计数存储部。读取计数信息可以包括存储器装置中的多个存储器块中的每一个的读取计数。
在步骤S905中，当对特定的存储器块执行了读取操作时，存储器装置可以更新该存储器块的读取计数信息。例如，存储器装置可以响应于针对目标块的读取命令而更新被加载到读取计数存储部的读取计数信息中的该目标块的读取计数。
在步骤S907中，存储器装置可以将在SPO或断电之前更新的读取计数信息存储在存储器块中。
在一个实施方式中，读取计数存储部可以是其中存储的数据在供电中断时消失的易失性存储器。存储器块可以是其中存储的数据即使在供电中断时也保持不变的非易失性存储器块。
根据本公开的一个实施方式，通过如图9所示的读取计数信息的管理，能够持续地管理每个存储器块的读取计数，而不管是否向存储器装置供电。
根据本公开的实施方式，提供了一种具有改进的读取回收执行的存储装置及其操作方法。
虽然本发明已经在其各种实施方式的上下文中得到公开，但本领域技术人员应当理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本发明的范围不限于上述示例性实施方式，而是由所附权利要求及其等同物来确定。
在上述实施方式中，并非所有步骤或其部分都必须执行。在一些情况下，可以改变一个或更多个步骤的顺序。本文公开的实施方式仅仅是为了便于理解本发明的示例，而本发明不限于所公开的实施方式或受其限制。也就是说，对于本领域技术人员来说显而易见的是可以根据本公开进行各种变型。
已经图示和描述了本发明的各种实施方式。特定术语仅用于解释本公开的实施方式，而不限制本发明。对于本领域技术人员来说，显然可以对本文公开的任何实施方式进行各种变型。本发明包括落入权利要求范围内的所有这些变型。
相关申请的交叉引用
本申请要求2020年2月25日提交的韩国专利申请No.10-2020-0023128的优先权，其通过引用整体并入本文。

Claims (20)

1.一种存储器装置，该存储器装置包括：
多个存储器块；
读取计数存储部，所述读取计数存储部被配置为存储读取计数信息，所述读取计数信息包括所述多个存储器块中的每一个的读取计数；以及
读取回收处理器，所述读取回收处理器被配置为响应于从存储器控制器接收的状态读取命令而向所述存储器控制器提供状态读取响应，所述状态读取响应包括状态码，所述状态码表示目标块的读取回收操作的优先级顺序。
2.根据权利要求1所述的存储器装置，其中，所述目标块是所述多个存储器块中的根据从所述存储器控制器接收的读取命令而执行读取操作的存储器块。
3.根据权利要求2所述的存储器装置，其中，所述读取回收处理器响应于所述读取命令而更新存储在所述读取计数存储部中的所述目标块的读取计数。
4.根据权利要求1所述的存储器装置，其中，所述读取回收处理器基于存储在所述读取计数存储部中的所述目标块的所述读取计数与至少一个阈值计数的比较结果来确定所述状态码。
5.根据权利要求1所述的存储器装置，其中，所述状态码表示第一状态码、第二状态码和第三状态码中的一个，所述第一状态码指示所述读取回收操作是不必要的，所述第二状态码指示在后台操作中请求执行所述读取回收操作，所述第三状态码指示在前台操作中请求执行所述读取回收操作。
6.根据权利要求1所述的存储器装置，其中，所述读取回收操作是将存储在所述目标块中的数据复制到所述多个存储器块中的不同于所述目标块的存储器块的操作。
7.根据权利要求1所述的存储器装置，其中，所述读取回收处理器在所述存储器装置的供电中断之前将所述读取计数信息存储在所述多个存储器块中，并且在所述存储器装置通电之后将存储在所述多个存储器块中的所述读取计数信息加载到所述读取计数存储部。
8.一种用于操作包括多个存储器块的存储器装置的方法，该方法包括以下步骤：
响应于从存储器控制器接收的读取命令而对所述多个存储器块中的目标块执行读取操作；以及
响应于从所述存储器控制器接收的状态读取命令而向所述存储器控制器提供状态读取响应，所述状态读取响应包括状态码，所述状态码表示所述目标块的读取回收操作的优先级顺序。
9.根据权利要求8所述的方法，
该方法还包括以下步骤：加载存储在所述多个存储器块中的读取计数信息，
其中，所述读取计数信息包括所述多个存储器块中的每一个的读取计数。
10.根据权利要求9所述的方法，该方法还包括以下步骤：响应于所述读取命令而更新所加载的所述读取计数信息中所包括的所述目标块的所述读取计数。
11.根据权利要求9所述的方法，其中，提供所述状态读取响应的步骤包括以下步骤：
将所加载的所述读取计数信息中所包括的所述目标块的所述读取计数与至少一个阈值计数进行比较；以及
向所述存储器控制器提供包括基于比较结果而确定的所述状态码的所述状态读取响应。
12.根据权利要求8所述的方法，其中，所述状态码表示第一状态码、第二状态码和第三状态码中的一个，所述第一状态码指示所述读取回收操作是不必要的，所述第二状态码指示在后台操作中请求执行所述读取回收操作，所述第三状态码指示在前台操作中请求执行所述读取回收操作。
13.根据权利要求8所述的方法，其中，在所述读取回收操作中，将存储在所述目标块中的数据复制到所述多个存储器块中的不同于所述目标块的存储器块。
14.一种存储装置，该存储装置包括：
存储器装置，所述存储器装置包括多个存储器块；以及
存储器控制器，所述存储器控制器被配置为控制所述存储器装置以对所述多个存储器块中的目标块执行读取操作，并且从所述存储器装置接收状态读取响应，所述状态读取响应包括状态码，所述状态码表示所述目标块的读取回收操作的优先级顺序。
15.根据权利要求14所述的存储装置，其中，所述存储器装置包括：
读取计数存储部，所述读取计数存储部被配置为存储读取计数信息，所述读取计数信息包括所述多个存储器块中的每一个的读取计数；以及
读取回收处理器，所述读取回收处理器被配置为响应于从所述存储器控制器接收的状态读取命令，基于所述目标块的读取计数和至少一个阈值计数的比较结果来确定所述状态码。
16.根据权利要求14所述的存储装置，其中，所述存储器控制器包括读取回收控制器，所述读取回收控制器被配置为基于所述状态码来控制所述存储器装置以对所述目标块执行所述读取回收操作。
17.根据权利要求16所述的存储装置，其中，所述状态码表示表示第一状态码、第二状态码和第三状态码中的一个，所述第一状态码指示所述读取回收操作是不必要的，所述第二状态码指示在后台操作中请求执行所述读取回收操作，所述第三状态码指示在前台操作中请求执行所述读取回收操作。
18.根据权利要求17所述的存储装置，其中，当所述状态码是所述第二状态码时，所述读取回收控制器控制所述存储装置以在所述存储器装置处于空闲状态时执行所述读取回收操作。
19.根据权利要求17所述的存储装置，其中，当所述状态码是所述第三状态码时，与另一读取操作、编程操作或擦除操作相比，所述读取回收控制器控制所述存储器装置优先执行所述读取回收操作。
20.根据权利要求14所述的存储装置，其中，所述读取回收操作是将存储在所述目标块中的数据复制到所述多个存储器块中的不同于所述目标块的存储器块的操作。
CN202010836441.0A 2020-02-25 2020-08-19 存储装置、存储器装置及其操作方法 Withdrawn CN113377281A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200023128A KR20210108208A (ko) 2020-02-25 2020-02-25 저장 장치 및 그 동작 방법
KR10-2020-0023128 2020-02-25

Publications (1)

Publication Number Publication Date
CN113377281A true CN113377281A (zh) 2021-09-10

Family

ID=77366008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010836441.0A Withdrawn CN113377281A (zh) 2020-02-25 2020-08-19 存储装置、存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11481128B2 (zh)
KR (1) KR20210108208A (zh)
CN (1) CN113377281A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491655B1 (ko) * 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
US11947452B2 (en) * 2022-06-01 2024-04-02 Micron Technology, Inc. Controlling variation of valid data counts in garbage collection source blocks

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704835B1 (en) * 2000-09-26 2004-03-09 Intel Corporation Posted write-through cache for flash memory
US9075712B2 (en) * 2011-11-30 2015-07-07 International Business Machines Corporation Scheduling requests in a solid state memory device
KR102025263B1 (ko) * 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR102233074B1 (ko) 2014-10-08 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 신뢰성 검증 방법
KR20160049200A (ko) 2014-10-27 2016-05-09 삼성전자주식회사 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법
KR102419036B1 (ko) 2017-12-18 2022-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN110888520B (zh) * 2018-08-21 2021-07-09 慧荣科技股份有限公司 操作频率调整方法及装置
KR102546229B1 (ko) * 2018-10-05 2023-06-22 삼성전자주식회사 리드 리클레임 동작 시에 버퍼 메모리를 이용하는 스토리지 장치

Also Published As

Publication number Publication date
US20210263647A1 (en) 2021-08-26
US11481128B2 (en) 2022-10-25
KR20210108208A (ko) 2021-09-02

Similar Documents

Publication Publication Date Title
CN111258793A (zh) 存储器控制器及其操作方法
CN112447244A (zh) 存储装置及其操作方法
CN113284540B (zh) 存储器装置及其操作方法
US12062406B2 (en) Storage device and operating method thereof
CN111752856A (zh) 存储器控制器及其操作方法
CN113808651A (zh) 存储器装置及其控制方法
CN112506421A (zh) 存储器控制器及其操作方法
CN112542186A (zh) 存储器设备和操作存储器设备的方法
CN113010096A (zh) 存储装置及其操作方法
US11481128B2 (en) Storage device and operating method thereof
KR20220064101A (ko) 저장 장치 및 그 동작 방법
CN113448892A (zh) 存储器控制器及其操作方法
CN112530496A (zh) 存储器设备及其操作方法
KR20210055346A (ko) 스토리지 장치 및 그 동작 방법
CN112445420B (zh) 存储控制器、存储装置以及操作该存储装置的方法
CN113126895B (zh) 存储装置及其操作方法
CN115565585A (zh) 储存装置、存储器装置及操作存储器装置的方法
KR20220167077A (ko) 저장 장치 및 그 동작 방법
CN114596906A (zh) 存储装置及其操作方法
CN113555054A (zh) 存储装置及其操作方法
CN112783435A (zh) 存储设备和操作存储设备的方法
KR20220013260A (ko) 페이지 버퍼 및 그 동작 방법
US12118239B2 (en) Memory system and operating method supporting fast boot using host memory buffer and default enabled information
US20240036730A1 (en) Memory controller, memory system including the memory controller, and method of operating the same
KR102713215B1 (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210910

WW01 Invention patent application withdrawn after publication