KR20060002698A - 전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치 - Google Patents

전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치 Download PDF

Info

Publication number
KR20060002698A
KR20060002698A KR1020040099130A KR20040099130A KR20060002698A KR 20060002698 A KR20060002698 A KR 20060002698A KR 1020040099130 A KR1020040099130 A KR 1020040099130A KR 20040099130 A KR20040099130 A KR 20040099130A KR 20060002698 A KR20060002698 A KR 20060002698A
Authority
KR
South Korea
Prior art keywords
current
circuit
voltage
constant voltage
predetermined
Prior art date
Application number
KR1020040099130A
Other languages
English (en)
Other versions
KR100635959B1 (ko
Inventor
야나기사와마코토
후나코시준
야마가타세이지
미즈구치도시타카
히구치즈요시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060002698A publication Critical patent/KR20060002698A/ko
Application granted granted Critical
Publication of KR100635959B1 publication Critical patent/KR100635959B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전원 전압 변동, 동작 온도 변화, 트랜지스터 임계치 전압의 변동 등이 있더라도 안정적으로 정밀도 좋게 원하는 전류량을 공급할 수 있는 전류 안정화 회로, 전류 안정화 방법 및 그와 같은 전류 안정화 회로를 이용한 고체 촬상 장치를 제공하는 것을 목적으로 한다.
전류 안정화 회로는 일정한 전압을 공급하는 정전압 공급 회로와, 정전압 공급 회로에 결합되어, 일정한 전압에 따른 소정의 전압에 기초하여 전류를 생성하고, 전류에 따라서 소정의 저항에 발생하는 전압과 소정의 전압을 비교함으로써, 피드백 제어에 의해 전류의 전류량을 소정량으로 제어하는 전류 생성 회로를 포함하는 것을 특징으로 한다.
전류 안정화 회로, 고체 촬상 장치, 정전압 공급, 피드백 제어

Description

전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치{CURRENT STABILIZATION CIRCUIT, CURRENT STABILIZATION METHOD, AND SOLID-STATE IMAGING APPARATUS}
도 1은 종래의 전류 증폭 회로의 구성의 일례를 도시하는 회로도이다.
도 2는 본 발명에 의한 전류 안정화 회로의 구성예를 도시하는 회로도이다.
도 3은 밴드갭 레퍼런스 회로의 전원 전압 변동에 대한 특성을 모식적으로 도시한 도면이다.
도 4는 본 발명에 의한 전류 안정화 회로를 적용한 고체 촬상 장치의 구성의 일례를 도시한 도면이다.
도 5는 칼럼 ADC 회로의 개략 구성의 일례를 설명하기 위한 회로도이다.
도 6은 칼럼 ADC 회로의 동작을 설명하기 위한 도면이다.
도 7은 적분 회로의 개략 구성의 일례를 도시하는 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
20 : 전류 안정화 회로
21∼25 : 트랜지스터
26 : 저항
27 : 정전압 공급 회로
28, 29 : 저항
30 : 차동 증폭기
31 : 트랜지스터
40 : 고체 촬상 장치
41 : 픽셀 어레이
42 : V_SCAN 회로
43 : 칼럼 CDS 회로
44 : 칼럼 ADC 회로
45 : 래치 회로
46 : H_SCAN 회로
47 : 적분 회로
48 : 컬러 프로세서
본 발명은, 일반적으로 전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치에 관한 것으로, 자세히는 트랜지스터의 임계치 전압, 전원 전압 및 동작 온도에 의존하지 않고서 안정된 전류를 공급할 수 있는 전류 안정화 회로, 전류 안정화 방법 및 그와 같은 전류 안정화 회로를 이용한 고체 촬상 장치에 관한 것이다.
도 1은 종래의 전류 증폭 회로의 구성의 일례를 도시하는 회로도이다. 도 1 의 전류 증폭 회로(10)는 트랜지스터(11 내지 15) 및 저항(16)을 포함한다. 트랜지스터(11) 및 저항(16)은 직렬로 접속되며, 트랜지스터(11) 및 저항(16) 사이의 접속점이 트랜지스터(11) 및 트랜지스터(12)의 게이트에 공통으로 접속된다. 이에 따라 트랜지스터(11 및 12)는 전류 미러 회로를 구성한다. 또한 트랜지스터(12) 및 트랜지스터(13)는 직렬로 접속되며, 트랜지스터(12) 및 트랜지스터(13) 사이의 접속점이 트랜지스터(13)의 게이트에 접속된다. 도 1의 예에서는 트랜지스터(12 및 13)는 트랜지스터(11)와 동일한 사이즈로 되고 있고, 트랜지스터(12 및 13)에는 트랜지스터(11)에 흐르는 전류(i1)와 동량의 전류(i2)가 흐른다.
트랜지스터(13)의 게이트는 트랜지스터(14) 및 트랜지스터(15)의 게이트에 공통으로 접속되며, 이에 따라 트랜지스터(13 내지 15)는 전류 미러 회로를 구성한다. 도 1의 예에서는 트랜지스터(14)는 트랜지스터(13)의 2배의 사이즈(2배의 게이트 폭)로 되고 있고, 트랜지스터(14)에는 트랜지스터(13)에 흐르는 전류(i2)의 2배의 전류(i3)가 흐른다. 또한 트랜지스터(15)는 트랜지스터(13)의 4배의 사이즈(4배의 게이트 폭)로 되고 있고, 트랜지스터(15)에는 트랜지스터(13)에 흐르는 전류(i2)의 4배의 전류(i4)가 흐른다.
이와 같이 하여 도 1의 전류 증폭 회로에서는, 기본이 되는 전류(i1)에 대하여, 동량의 전류(i2), 2배의 양의 전류(i3) 및 4배의 양의 전류(i4)를 생성할 수 있다. 이들 전류(i2 내지 i4)를 이용함으로써, 3비트치에 대응하는 8개의 다른 전류량을 생성할 수 있다. 마찬가지로, 예컨대 1배, 2배, 4배, 8배, …, 128배의 8개의 전류를 생성함으로써, 8비트치에 대응하는 256개의 다른 전류량을 생성할 수 있 다. 이와 같이 하여 생성된 전류는 예컨대 고체 촬상 장치에 있어서의 아날로그 대 디지털 변환기의 적분 회로 부분에 있어서 사용된다. 이 적분 회로에서는, 도 1과 같은 회로에 의해 원하는 전류량을 생성하고, 용량으로부터 원하는 전류량으로 방전시킴으로써 원하는 기울기를 갖는 램프 전압(일정한 비율로 감소하는 전압)을 생성한다. 이 램프 전압과 고체 촬상 소자로부터 독출한 전압치를 비교하여, 양 전압이 일치할 때까지의 시간을 카운터에 의해 계측함으로써, 아날로그 전압치를 디지털치로 변환하는 것이 가능해진다.
(특허문헌 1) 일본 특허 공개 평11-161353호 공보
(특허문헌 2) 일본 특허 공개 2002-74997호 공보
도 1의 회로에서는, 동작 조건이나 회로 조건이 변화되면, 그에 따라 생성되는 전류량도 변동되어 버린다. 예컨대 전원 전압이 변동되면, 각 트랜지스터의 게이트·소스 사이 전압이 변화되어, 트랜지스터에 흐르는 전류량이 변동되어 버린다. 또한 프로세스 변동에 의해 각 트랜지스터의 임계치 전압이 변동되면, 트랜지스터의 게이트·소스 사이 전압이 원하는 전압치라도, 임계치 전압에 따라서 트랜지스터에 흐르는 전류량이 변동되어 버린다. 또한 나아가서는 온도가 변화되면, 게이트·소스 사이 전압과 드레인 전류와의 관계에는 온도 의존성이 있기 때문에, 이에 따라 트랜지스터를 흐르는 전류량이 변동되어 버린다.
따라서, 동작 조건이나 회로 조건 등의 변동이 있는 경우에는, 도 1과 같은 회로에서는 안정된 전류를 정밀도 좋게 공급하는 것이 곤란하다. 예컨대 도 1의 회 로를 고체 촬상 장치에 이용한 경우에는 아날로그 대 디지털 변환기의 변환 정밀도가 떨어지게 된다.
이상을 감안하여, 본 발명은 전원 전압 변동, 동작 온도 변화, 트랜지스터 임계치 전압의 변동 등이 있더라도 안정적으로 정밀도 좋게 원하는 전류량을 공급할 수 있는 전류 안정화 회로, 전류 안정화 방법 및 그와 같은 전류 안정화 회로를 이용한 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명에 의한 전류 안정화 회로는, 일정한 전압을 공급하는 정전압 공급 회로와, 상기 정전압 공급 회로에 결합되어, 상기 일정한 전압에 따른 소정의 전압에 기초하여 전류를 생성하고, 상기 전류에 따라서 소정의 저항에 발생하는 전압과 상기 소정의 전압을 비교함으로써, 피드백 제어에 의해 상기 전류의 전류량을 소정량으로 제어하는 전류 생성 회로를 포함하는 것을 특징으로 한다.
또한 본 발명에 의한 고체 촬상 장치는, 일정한 전압을 공급하는 정전압 공급 회로와, 상기 정전압 공급 회로에 결합되어, 상기 일정한 전압에 따른 소정의 전압에 기초하여 전류를 생성하고, 상기 전류에 따라서 소정의 저항에 발생하는 전압과 상기 소정의 전압을 비교함으로써, 피드백 제어에 의해 상기 전류의 전류량을 소정량으로 제어하는 전류 생성 회로와, 상기 전류 생성 회로에 결합되는 용량과, 고체 촬상 소자와, 상기 전류 생성 회로가 생성하는 전류에 의해 방전하여 전압이 감소하는 상기 용량의 전압치를 상기 고체 촬상 소자로부터 독출한 화소 전압과 비교함으로써 상기 화소 전압을 아날로그에서 디지털로 변환하는 아날로그 대 디지털 변환 회로를 포함하는 것을 특징으로 한다.
또한 본 발명에 의한 전류 안정화 방법은, 정전압 공급 회로로부터 일정한 전압을 공급하여, 상기 일정한 전압에 따른 소정의 전압에 기초하여 전류를 생성하고, 상기 전류에 따라서 소정의 저항에 발생하는 전압과 상기 소정의 전압을 비교함으로써, 피드백 제어에 의해 상기 전류의 전류량을 소정량으로 제어하는 각 단계를 포함하는 것을 특징으로 한다.
이하에, 본 발명의 실시예를 첨부 도면을 이용하여 상세히 설명한다.
도 2는 본 발명에 의한 전류 안정화 회로의 구성예를 도시하는 회로도이다. 도 2에 도시하는 전류 안정화 회로(20)는 트랜지스터(21 내지 25), 저항(26), 정전압 공급 회로(27), 저항(28 및 29), 차동 증폭기(30) 및 트랜지스터(31)를 포함한다.
직렬로 접속된 트랜지스터(21)와 트랜지스터(31) 사이의 접속점이 트랜지스터(21) 및 트랜지스터(22)의 게이트에 공통으로 접속된다. 이에 따라 트랜지스터(21 및 22)는 전류 미러 회로를 구성한다. 또한 트랜지스터(22) 및 트랜지스터(23)는 직렬로 접속되며, 트랜지스터(22) 및 트랜지스터(23) 사이의 접속점이 트랜지스터(23)의 게이트에 접속된다. 도 2의 예에서는 트랜지스터(22 및 23)는 트랜지스터(21)와 동일한 사이즈로 되고 있고, 트랜지스터(22 및 23)에는 트랜지스터(21)에 흐르는 전류(i1)와 동량의 전류(i2)가 흐른다.
트랜지스터(23)의 게이트는 트랜지스터(24) 및 트랜지스터(25)의 게이트에 공통으로 접속되고, 이에 따라 트랜지스터(23 내지 25)는 전류 미러 회로를 구성한 다. 도 1의 예에서는 트랜지스터(24)는 트랜지스터(23)의 2배의 사이즈(2배의 게이트 폭)로 되고 있고, 트랜지스터(24)에는 트랜지스터(23)에 흐르는 전류(i2)의 2배의 전류(i3)가 흐른다. 또한 트랜지스터(25)는 트랜지스터(23)의 4배의 사이즈(4배의 게이트 폭)로 되고 있고, 트랜지스터(25)에는 트랜지스터(23)에 흐르는 전류(i2)의 4배의 전류(i4)가 흐른다.
도 2에 도시하는 본 발명에 의한 전류 안정화 회로에서는, 정전압 공급 회로(27)로부터 일정한 전압을 공급한다. 정전압 공급 회로(27)는 예컨대 안정된 일정한 전원 전압을 얻을 수 있는 것이면, 이 일정한 전원 전압을 그대로 공급하는 구성이라도 좋다. 또한 안정된 일정한 전원 전압을 얻을 수 없고, 전원 전압이 변동되는 경우라면, 전원 전압의 변동에 의존하지 않고서 안정된 일정한 전압을 공급할 수 있는 회로면 된다. 예컨대 그와 같은 회로의 일례로서는, 밴드갭 레퍼런스 회로(BGR 회로)를 들 수 있다. 밴드갭 레퍼런스 회로는 온도의 상승에 따라 감소하는 마이너스의 온도 의존성을 갖는 pn 접합의 순방향 전압(Vbe)과, Vbe의 차분에 의해 생성한 온도의 상승에 따라 증가하는 플러스의 온도 의존성을 갖는 전압을 가산함으로써, 플러스 방향의 온도 의존성과 마이너스 방향의 온도 의존성을 상쇄하여 실리콘의 밴드갭 전압(약 1.2 V)과 같은 전압을 생성한다. 이와 같이 밴드갭 레퍼런스 회로가 생성하는 전압은 이론적으로는 실리콘의 밴드갭 전압과 같고, 전원 전압의 변동, 온도 변화, 프로세스 변동에 의한 임계치 전압의 변동에 의한 영향 등을 거의 받는 일이 없는 일정한 전압을 생성하는 것이 가능하게 된다.
도 3은 밴드갭 레퍼런스 회로의 전원 전압 변동에 대한 특성을 모식적으로 도시한 도면이다. 도 3에 도시한 바와 같이, 밴드갭 레퍼런스 회로에 있어서는, 전원 전압이 소정치 이상이라면, 그 출력 전압은 약 1.2 V(실리콘의 밴드갭 전압)로 고정된다. 이와 같이 하여, 전원 전압이 변동되더라도, 밴드갭 레퍼런스 회로의 출력 전압은 안정된 일정한 전압으로 된다.
또한 온도 변동에 대해서는, 예컨대 -25℃∼85℃ 범위의 온도 변화에 대하여, 출력 전압이 1.4 mV 정도의 변동밖에 나타나지 않도록 밴드갭 회로를 구성할 수 있다. 즉 출력 전압 약 1.2 V에 대하여 1/1000 정도의 변동이다. 예컨대 고체 촬상 장치에의 응용을 생각한 경우 등은 통상의 회로 설계상, 수십 mV 정도 이하의 변동으로 억제하면 충분하며, 밴드갭 레퍼런스 회로의 사용에 의해 이 목표치보다도 충분히 작은 변동을 달성할 수 있다.
도 2의 전류 안정화 회로(20)에서는, 정전압 공급 회로(27)로부터 공급되는 일정 전압을 저항(28 및 29)으로 이루어지는 저항 분압기에 의해 분압하여, 노드(B)에 나타나는 분압된 전위를 차동 증폭기(30)의 한 쪽의 입력에 인가한다. 차동 증폭기(30)의 출력은 트랜지스터(31)의 게이트에 인가된다. 트랜지스터(31)와 저항(26)은 직렬로 접속되어 있고, 트랜지스터(31)와 저항(26) 사이의 접속 노드(A)가 차동 증폭기(30)의 다른 쪽의 입력에 결합된다. 이와 같이 피드백 제어에 의해, 노드(A)의 전압과 노드(B)의 전압이 같아지도록, 트랜지스터(31)의 저항치를 조정한다. 이 결과, 노드(A)의 전위는 노드(B)의 전위와 같은 전위(예컨대 0.6 V)로 설정된다.
정전압 공급 회로(27)가 공급하는 전위가 안정된 일정 전위라면, 노드(A)의 전위도 안정된 소정의 전위가 된다. 예컨대 정전압 공급 회로(27)로서 밴드갭 레퍼런스 회로를 이용하면, 전원 전압의 변동, 온도 변화, 프로세스 변동에 의한 임계치 전압의 변동에 의한 영향 등을 거의 받는 일이 없는 소정의 전압을, 노드(A)에 생성하는 것이 가능하게 된다.
노드(A)의 전압이 항상 소정치가 되기 때문에, 저항(26)에 흐르는 전류(i1)는 노드(A)의 전위와 저항(26)의 저항치에 따른 소정의 안정된 전류량으로 된다.
여기서 차동 증폭기(30) 및 트랜지스터(31)로 이루어지는 회로 부분은 피드백제어에 의해 노드(A)에 안정된 소정의 전위를 생성하여 소정의 전류량의 전류(i1)를 생성하는 역할을 갖는 것이다. 즉 이 회로 부분은 정전압 공급 회로(27)로부터 공급되는 일정 전위에 기초하여 소정의 전류량을 생성하는 기능, 즉 일정 전위를 소정의 전류량으로 변환하는 기능을 갖는다.
트랜지스터(21 및 22)에 공급되는 전원 전압(VDD)이 변동하여, 트랜지스터의 게이트·소스 사이 전압이 변화되더라도, 상기 회로 부분에 의해 전류(i1)가 소정량이 되도록 트랜지스터(31)의 저항치가 조정되기 때문에, 트랜지스터(21 및 22)에 각각 흐르는 전류(i1 및 i2)는 일정하게 된다. 또한 프로세스 변동에 의해 트랜지스터(21 및 22)의 임계치 전압이 변동되어, 임계치 전압과 게이트·소스 사이 전압과의 차가 변화되더라도, 상기 회로 부분에 의해 전류(i1)가 소정량으로 되도록 트랜지스터(31)의 저항치가 조정되기 때문에, 트랜지스터(21 및 22)에 각각 흐르는 전류(i1 및 i2)는 일정하게 된다. 또한 온도가 변화되어, 게이트·소스 사이 전압과 드레인 전류와의 관계가 변화되더라도, 상기 회로 부분에 의해 전류(i1)가 소정 량으로 되도록 트랜지스터(31)의 저항치가 조정되기 때문에, 트랜지스터(21 및 22)에 각각 흐르는 전류(i1 및 i2)는 일정하다. 이와 같이 하여 전류(i2)는 일정한 전류량으로 고정되기 때문에, 전류 미러 회로에 의해 생성되는 전류(i3 및 i4)에 대해서도 일정한 안정된 전류량으로 된다.
이와 같이 하여 도 2에 도시하는 전류 안정화 회로(20)에 있어서는, 정전압 공급 회로(27)에 의해 공급되는 안정된 일정 전압에 기초하여, 피드백 제어에 의해 안정된 소정의 전류량을 생성한다. 더욱이, 이 안정된 소정의 전류량에 기초하여, 전류 미러 회로에 의해 여러 가지 크기의 안정된 전류를 생성할 수 있다.
도 4는 본 발명에 의한 전류 안정화 회로를 적용한 고체 촬상 장치의 구성의 일례를 도시한 도면이다. 도 4의 고체 촬상 장치(40)는 픽셀 어레이(41), V_SCAN 회로(42), 칼럼 CDS 회로(43), 칼럼 ADC 회로(44), 래치 회로(45), H_SCAN 회로(46), 적분 회로(47) 및 컬러 프로세서(48)를 포함한다. 또한 컬러 프로세서(48)는 고체 촬상 장치(40)의 일부로서 동일한 칩에 구성되어도 좋으며, 혹은 고체 촬상 장치(40)와는 별도의 장치로서 별개의 칩에 구성되더라도 좋다.
픽셀 어레이(41)는 수광부로서 종횡으로 매트릭스형으로 배열된 복수의 포토다이오드이며, 이들 포토다이오드가 촬상용의 각 화소(픽셀)를 구성한다. 이 화소 단위로 입사광이 광전 변환되고, 광전 변환된 전하가 전하 축적 부분에 축적되어 독출된다. V_SCAN 회로(42)는 각 화소의 전하를 독출하기 위해서, 매트릭스형의 화소 배열을 수직 방향(칼럼 방향)으로 순차 주사한다. 칼럼 CDS 회로(43)는 예컨대 상관 2중 샘플링(Correlated Double Sampling)에 의해, 노이즈를 경감하면서 화소 배열로부터 화상 신호를 독출한다. 독출된 화상 신호는 칼럼 ADC 회로(44)에 의해 아날로그 신호에서 디지털 신호로 변환된다.
래치 회로(45)는 칼럼 ADC 회로(44)에 의해 변환된 디지털 화상 신호를 기억한다. H_SCAN 회로(46)는 래치 회로(45)에 저장된 수평 방향의 디지털 화상 데이터를 순차 독출하기 위한 주사 신호를 생성한다. 이에 따라 래치 회로(45)로부터 디지털 화상 데이터를 독출하여, 컬러 프로세서(48)에 공급한다.
컬러 프로세서(48)는 공급되는 화상 데이터에 대하여 여러 가지 신호 처리를 적용하여, 화면 출력용의 디지털 화상 데이터를 출력한다. 이 신호 처리로서는, 화상 신호 중의 결함 화소의 데이터를 처리하여 결함을 보정하는 결함 화소 보정, RGB 베이어 배열의 색 정보에 기초하여 각 화소에 대한 색 데이터를 구하는 색 보간, 색 데이터를 바탕으로 렌즈의 변형을 보정하는 셰이딩 보정, 자동 화이트 밸런스 처리, 감마 보정 처리, 엣지 처리 등이 실행된다.
칼럼 ADC 회로(44)는 칼럼 CDS 회로(43)로부터의 아날로그 신호의 전압과 적분 회로(47)로부터의 램프 신호(일정한 비율로 감소하는 신호)의 전압을 비교하여, 양 전압이 일치할 때까지의 시간을 카운터에 의해 계측함으로써, 아날로그 전압치를 디지털치로 변환한다. 이 램프 신호를 생성하는 적분 회로(47)에 있어서, 본 발명의 전류 안정화 회로(20)가 사용된다.
도 5는 칼럼 ADC 회로(44)의 개략 구성의 일례를 설명하기 위한 회로도이다. 도 5에서, 칼럼 ADC 회로(44)는 비교기(51)와 래치 회로(52)를 포함한다. 래치 회로(52)는 비교기(51)의 출력 신호를 트리거로 하여, 카운터(53)의 카운트치를 판독 하는 구성으로 되어 있다. 카운터(53)는 스타트 신호에 응답하여 카운트업 동작하여, 그 카운트치를 카운트업 신호로서 래치 회로(52)에 공급한다.
비교기(51)는 칼럼 CDS 회로(43)로부터의 화소치를 나타내는 아날로그 신호 전압(a)과, 적분 회로(47)로부터의 램프 신호 전압(b)을 비교하여, 양 전압이 일치하면 그 출력을 어서트한다. 비교기(51)의 출력의 어서트에 응답하여, 래치 회로(52)가 카운터(53)로부터의 카운트업 신호로 나타내어지는 카운트치를 래치한다.
도 6은 칼럼 ADC 회로(44)의 동작을 설명하기 위한 도면이다. 도 6의 횡축은 시간이며 종축은 전압을 나타낸다. 칼럼 CDS 회로(43)로부터의 아날로그 신호 전압(a)은 도시하는 것과 같이 화소치를 나타내는 일정한 전압치를 유지한다. 또한 적분 회로(47)로부터의 램프 신호 전압(b)은 도시되는 시간과 함께 일정한 비율로 직선적으로 감소하는 전압치이다. 소정의 타이밍(T1)에 카운터(53)의 카운트 동작을 스타트하고, 아날로그 신호 전압(a)과 램프 신호 전압(b)이 일치한 타이밍(T2)에 카운트치를 래치한다. 램프 신호 전압(b)이 시간과 함께 감소하는 비율은 미리 알고 있기 때문에, 이 시간 측정 결과의 디지털치에 의해, 아날로그 신호 전압(a)의 전압치를 디지털치로 표현할 수 있다.
도 7은 적분 회로(47)의 개략 구성의 일례를 도시하는 회로도이다. 도 7의 적분 회로(47)는 스위치(61), 용량(62), 스위치(64) 및 정전류원(63)을 포함한다. 우선 스위치(61)를 단락, 스위치(64)를 개방으로 하여, 전원 전압으로부터 용량(62)에 전하를 축적하여 램프 신호 전압(b)을 소정의 전압치로 설정한다. 그 후, 스위치(61)를 개방, 스위치(64)를 단락 상태로 하여, 용량(62)으로부터 정전류원 (63)을 통해 그라운드에 방전한다. 이 때, 정전류원(63)을 흐르는 전류는 일정하기 때문에, 램프 신호 전압(b)은 시간과 함께 소정의 비율로 직선적으로 감소하는 전압치가 된다.
고체 촬상 장치(40)에 있어서는, 화상의 프레임 레이트 등을 변화시킬 필요가 있는 경우 등에, 칼럼 ADC 회로(44)에 있어서의 아날로그 대 디지털 변환에 드는 시간을 제어할 수 있는 것이 바람직하다. 카운터치에 의한 디지털 표현은 카운터치의 크기에 따라서 정밀도가 좌우되기 때문에, 일반적으로는 어느 정도의 시간을 들여 용량(62)으로부터 천천히 방전시켜, 큰 카운터치를 래치하는 쪽이 좋다. 그러나 시간적인 제한이 있는 경우에는, 짧은 시간으로 용량(62)으로부터 방전시켜 카운터치를 래치해야 한다. 이러한 경우, 정전류원(63)을 흐르는 전류량을 원하는 값으로 정밀도 좋게 설정할 필요가 있는데, 이 목적을 위해서 도 2에 도시하는 전류 안정화 회로(20)와 같은 회로가 이용된다.
상술한 바와 같이, 전류(i2 내지 i4)를 이용함으로써, 3비트치에 대응하는 8개의 다른 전류량을 생성할 수 있다. 마찬가지로, 예컨대 1배, 2배, 4배, 8배, …, 128배의 8개의 전류를 생성함으로써, 8비트치에 대응하는 256개의 다른 전류량을 생성할 수 있다. 이와 같이 하여 원하는 전류량을 정밀도 좋게 생성함으로써, 용량(62)으로부터의 방전에 의한 램프 신호 전압(b)의 감소 비율을 조정하여, 정밀도 좋은 아날로그 대 디지털 변환을 달성할 수 있다.
이상, 본 발명을 실시예에 기초하여 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 특허청구범위에 기재한 범위 내에서 여러 가지 변형이 가능 하다.
본 발명의 적어도 한 실시예에 따르면, 정전압 공급 회로로부터 공급되는 안정된 일정한 전압을 사용하여, 그 일정한 전압에 따른 소정의 전압에 기초하여 전류 생성 회로에 의해 전류를 생성하고, 전류에 따라서 소정의 저항에 발생하는 전압과 소정의 전압을 비교함으로써, 피드백 제어에 의해 전류의 전류량을 소정량으로 제어한다. 이와 같이 하여 생성된 전류를 전류 미러 회로의 입력으로 하면, 전원 전압 변동, 동작 온도 변화, 트랜지스터 임계치 전압의 변동 등이 있더라도, 전류량을 항상 일정하게 할 수 있다.
또한 본 발명의 적어도 한 실시예에 따르면, 정전압 공급 회로는 밴드갭 레퍼런스 회로이다. 밴드갭 레퍼런스 회로가 생성하는 전압은 이론적으로는 실리콘의 밴드갭 전압과 같고, 전원 전압의 변동, 온도 변화, 프로세스 변동에 의한 임계치 전압의 변동에 의한 영향 등을 거의 받는 일이 없다. 따라서, 상기 전류 생성 회로에서 사용하는 소정의 전압을, 안정된 일정한 전압치로 유지하는 것이 가능하게 된다.

Claims (10)

  1. 일정한 전압을 공급하는 정전압 공급 회로와;
    상기 정전압 공급 회로에 결합되어, 상기 일정한 전압에 따른 소정의 전압에 기초하여 전류를 생성하고, 상기 전류에 따라서 소정의 저항에 발생하는 전압과 상기 소정의 전압을 비교함으로써, 피드백 제어에 의해 상기 전류의 전류량을 소정량으로 제어하는 전류 생성 회로
    를 포함하는 것을 특징으로 하는 전류 안정화 회로.
  2. 제1항에 있어서, 상기 전류 생성 회로는,
    상기 소정의 저항에 발생하는 전압과 상기 소정의 전압을 입력으로 하는 차동 증폭기와;
    상기 차동 증폭기의 출력에 게이트단이 접속된 트랜지스터를 포함하며,
    상기 트랜지스터와 상기 소정의 저항은 직렬로 접속되어 있는 것을 특징으로 하는 전류 안정화 회로.
  3. 제1항에 있어서, 상기 정전압 공급 회로는 외부로부터 수신되는 안정된 전원 전압을 상기 일정한 전압으로서 공급하는 것을 특징으로 하는 전류 안정화 회로.
  4. 제1항에 있어서, 상기 정전압 공급 회로는 밴드갭 레퍼런스(band gap reference) 회로인 것을 특징으로 하는 전류 안정화 회로.
  5. 제1항에 있어서, 상기 소정량의 전류에 기초하여 상기 소정량의 정수배의 전류량의 전류를 생성하는 전류 미러 회로를 더 포함하는 것을 특징으로 하는 전류 안정화 회로.
  6. 일정한 전압을 공급하는 정전압 공급 회로와;
    상기 정전압 공급 회로에 결합되어, 상기 일정한 전압에 따른 소정의 전압에 기초하여 전류를 생성하고, 상기 전류에 따라서 소정의 저항에 발생하는 전압과 상기 소정의 전압을 비교함으로써, 피드백 제어에 의해 상기 전류의 전류량을 소정량으로 제어하는 전류 생성 회로와;
    상기 전류 생성 회로에 결합되는 용량과;
    고체 촬상 소자와;
    상기 전류 생성 회로에 의해 생성된 전류에 의해 방전하여 전압이 감소하는 상기 용량의 전압치를 상기 고체 촬상 소자로부터 독출한 화소 전압과 비교함으로써 상기 화소 전압을 아날로그에서 디지털로 변환하는 아날로그 대 디지털 변환 회로
    를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  7. 제6항에 있어서, 상기 정전압 공급 회로는 밴드갭 레퍼런스 회로인 것을 특 징으로 하는 고체 촬상 장치.
  8. 제6항에 있어서, 상기 전류 생성 회로는 상기 소정량의 전류에 기초하여 상기 소정량의 정수배의 전류량의 전류를 생성하는 전류 미러 회로를 더 포함하며, 상기 용량으로부터 방전하는 전류는 상기 전류 미러 회로에 의해 생성된 전류인 것을 특징으로 하는 고체 촬상 장치.
  9. 정전압 공급 회로의 전압치를 저항에 부여함으로써 정해지는 정전류를 생성하는 정전류 회로에 있어서,
    상기 정전압 공급 회로는,
    정전압원과;
    상기 저항에 부여하는 전압치를 피드백하여 상기 정전압원에 기초한 정전압치와 같아지도록, 상기 저항에 부여하는 전압치를 제어하는 전압 제어 수단을 포함하는 것을 특징으로 하는 정전류 회로.
  10. 정전압 공급 회로로부터 일정한 전압을 공급하는 단계와;
    상기 일정한 전압에 따른 소정의 전압에 기초하여 전류를 생성하는 단계와;
    상기 전류에 따라서 소정의 저항에 발생하는 전압과 상기 소정의 전압을 비교함으로써 피드백 제어에 의해 상기 전류의 전류량을 소정량으로 제어하는 단계
    를 포함하는 것을 특징으로 하는 전류 안정화 방법.
KR1020040099130A 2004-07-02 2004-11-30 전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치 KR100635959B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00196964 2004-07-02
JP2004196964A JP2006018663A (ja) 2004-07-02 2004-07-02 電流安定化回路、電流安定化方法、及び固体撮像装置

Publications (2)

Publication Number Publication Date
KR20060002698A true KR20060002698A (ko) 2006-01-09
KR100635959B1 KR100635959B1 (ko) 2006-10-19

Family

ID=35513242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099130A KR100635959B1 (ko) 2004-07-02 2004-11-30 전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치

Country Status (5)

Country Link
US (1) US7218166B2 (ko)
JP (1) JP2006018663A (ko)
KR (1) KR100635959B1 (ko)
CN (1) CN100425060C (ko)
TW (1) TWI282051B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150326804A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Bias sampling device and cmos image sensor including the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006285953A (ja) * 2005-03-08 2006-10-19 Sanyo Electric Co Ltd 基準電圧発生回路、及び基準電流発生回路
JP5262718B2 (ja) * 2006-09-29 2013-08-14 富士通株式会社 バイアス回路
JP4842083B2 (ja) * 2006-10-17 2011-12-21 ルネサスエレクトロニクス株式会社 カレントミラー回路
JP4287884B2 (ja) 2007-01-30 2009-07-01 シャープ株式会社 A/d変換器
JP4386113B2 (ja) 2007-08-03 2009-12-16 ソニー株式会社 参照電圧回路および撮像回路
US7872519B2 (en) * 2008-04-22 2011-01-18 Seiko Instruments Inc. Voltage divider circuit
JP5487568B2 (ja) 2008-06-30 2014-05-07 株式会社リコー 半導体装置
CN101794556B (zh) * 2009-02-01 2014-04-16 晨星软件研发(深圳)有限公司 电流校正方法及其控制电路
CN102118544B (zh) * 2009-12-30 2013-05-01 晨星软件研发(深圳)有限公司 绿同步信号校正系统及方法
US8289796B2 (en) * 2010-01-26 2012-10-16 Micron Technology, Inc. Sense amplifier having loop gain control
US8705304B2 (en) * 2010-03-26 2014-04-22 Micron Technology, Inc. Current mode sense amplifier with passive load
JP5562172B2 (ja) * 2010-08-10 2014-07-30 キヤノン株式会社 定電流回路及びそれを用いた固体撮像装置
US8283950B2 (en) 2010-08-11 2012-10-09 Micron Technology, Inc. Delay lines, amplifier systems, transconductance compensating systems and methods of compensating
US8810281B2 (en) 2011-07-26 2014-08-19 Micron Technology, Inc. Sense amplifiers including bias circuits
JP5953074B2 (ja) * 2012-03-08 2016-07-13 オリンパス株式会社 撮像装置
JP2014006785A (ja) * 2012-06-26 2014-01-16 Renesas Electronics Corp 半導体装置
US9870753B2 (en) 2013-02-12 2018-01-16 Gentex Corporation Light sensor having partially opaque optic
US9207116B2 (en) * 2013-02-12 2015-12-08 Gentex Corporation Light sensor
CN103177697B (zh) * 2013-03-15 2015-11-25 深圳市华星光电技术有限公司 一种背光驱动电路及背光驱动方法、液晶显示器
JP2014204195A (ja) * 2013-04-02 2014-10-27 富士通株式会社 利得制御回路、及び、超音波画像装置
JP6219517B2 (ja) * 2013-07-26 2017-10-25 ジェンテックス コーポレイション 部分的に不透明なオプティックを持つ光センサー
KR102327339B1 (ko) 2015-05-06 2021-11-16 삼성전자주식회사 집적 회로와 이를 포함하는 컴퓨팅 장치
JP2017072911A (ja) * 2015-10-05 2017-04-13 株式会社村田製作所 電流出力回路
US10694131B2 (en) * 2016-06-15 2020-06-23 Samsung Electronics Co., Ltd. Comparing circuit and an image sensor including a current stabilization circuit
JP6956619B2 (ja) * 2017-12-14 2021-11-02 エイブリック株式会社 電流生成回路

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069326B2 (ja) 1983-05-26 1994-02-02 ソニー株式会社 カレントミラー回路
US6188268B1 (en) * 1998-10-30 2001-02-13 Sony Corporation Of Japan Low side current sink circuit having improved output impedance to reduce effects of leakage current
JPS6331613U (ko) * 1986-08-15 1988-03-01
NL9002392A (nl) 1990-11-02 1992-06-01 Philips Nv Bandgap-referentie-schakeling.
JP3321246B2 (ja) 1993-06-08 2002-09-03 株式会社東芝 電流制御電圧発生回路
US6903771B2 (en) * 2000-03-02 2005-06-07 Canon Kabushiki Kaisha Image pickup apparatus
KR0134661B1 (ko) 1995-04-24 1998-04-25 김광호 전위­전류 변환기
KR970012685A (ko) 1995-08-24 1997-03-29 김광호 반도체 메모리장치의 정전압 발생 회로
US5774013A (en) * 1995-11-30 1998-06-30 Rockwell Semiconductor Systems, Inc. Dual source for constant and PTAT current
EP0793343B1 (en) * 1996-02-29 2001-07-18 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Current limitation programmable circuit for smart power actuators
US6452632B1 (en) 1997-01-31 2002-09-17 Kabushiki Kaisha Toshiba Solid state image sensor and video system using the same
JP3323119B2 (ja) 1997-11-28 2002-09-09 株式会社東芝 半導体集積回路装置
US6064274A (en) * 1998-10-30 2000-05-16 Sony Corporation Of Japan RCB cancellation in high-side low power supply current sources
US6271716B1 (en) * 1998-10-30 2001-08-07 Sony Electronics, Inc. Rcb cancellation in low-side low power supply current sources
JP4314669B2 (ja) 1999-03-31 2009-08-19 ソニー株式会社 バンドギャップリファレンス回路
JP3526432B2 (ja) * 1999-09-14 2004-05-17 東芝マイクロエレクトロニクス株式会社 定電流回路
JP4043703B2 (ja) 2000-09-04 2008-02-06 株式会社ルネサステクノロジ 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
US6952228B2 (en) * 2000-10-13 2005-10-04 Canon Kabushiki Kaisha Image pickup apparatus
JP4040261B2 (ja) * 2001-03-22 2008-01-30 富士フイルム株式会社 固体撮像装置とその駆動方法
EP1315063A1 (en) * 2001-11-14 2003-05-28 Dialog Semiconductor GmbH A threshold voltage-independent MOS current reference
JP4404241B2 (ja) * 2002-02-12 2010-01-27 ソニー株式会社 固体撮像装置およびその出力方法
JP2004228873A (ja) * 2003-01-22 2004-08-12 Seiko Epson Corp 画像処理装置、画像処理方法及び固体撮像装置
JP2005181951A (ja) * 2003-11-25 2005-07-07 Tohoku Pioneer Corp 自発光表示モジュールおよび同モジュールにおける欠陥状態の検証方法
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US7332703B2 (en) * 2004-03-22 2008-02-19 Micron Technology, Inc. Imaging structure including a pixel with multiple signal readout circuits and methods of operation for imaging structure
JP4293053B2 (ja) * 2004-05-19 2009-07-08 ソニー株式会社 撮像装置及び方法
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
US7598478B2 (en) * 2005-04-26 2009-10-06 Konica Minolta Holdings, Inc. Image pickup device having a light shield element
JP5178994B2 (ja) * 2005-05-26 2013-04-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4442515B2 (ja) * 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150326804A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Bias sampling device and cmos image sensor including the same
US9509928B2 (en) * 2014-05-08 2016-11-29 SK Hynix Inc. Bias sampling device and CMOS image sensor including the same

Also Published As

Publication number Publication date
CN1716143A (zh) 2006-01-04
US20060001476A1 (en) 2006-01-05
TWI282051B (en) 2007-06-01
JP2006018663A (ja) 2006-01-19
KR100635959B1 (ko) 2006-10-19
CN100425060C (zh) 2008-10-08
TW200602836A (en) 2006-01-16
US7218166B2 (en) 2007-05-15

Similar Documents

Publication Publication Date Title
KR100635959B1 (ko) 전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치
US9307173B2 (en) Signal processing circuit, solid-state imaging device, and camera system
US9369649B2 (en) Imaging apparatus, imaging system, and method for driving imaging apparatus
US20190141265A1 (en) Sample and hold based temporal contrast vision sensor
US6518910B2 (en) Signal processing apparatus having an analog/digital conversion function
KR100996008B1 (ko) Dc 레벨 제어 방법, 클램프 회로, 및 촬상 장치
US11330214B2 (en) Comparator and image sensing device including the same
US11863896B2 (en) Image sensor and photodetector with transistor diode-connected via a resistance element
JP4360041B2 (ja) 撮像装置
US8149311B2 (en) Complementary metal-oxide semiconductor (CMOS) image sensor
JP4935227B2 (ja) 温度検出回路およびその動作方法、並びに半導体装置
US20100238335A1 (en) Clamp circuit and solid-state image sensing device having the same
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
US9035229B2 (en) Imaging device
US10811448B2 (en) Solid-state imaging device
US10757356B2 (en) Comparison device and CMOS image sensor including the same
US20140070074A1 (en) Semiconductor integrated circuit and image sensor
JP6733540B2 (ja) 半導体集積回路および撮像装置
Wu et al. High linearity current mode image sensor
JP6410882B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US9462204B2 (en) Analog to digital converter for imaging device
KR20230121524A (ko) 비교 회로, 및 이를 포함하는 아날로그-디지털 변환기 및 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 13