KR20050101685A - 낸드 플래시 메모리 소자 및 이의 프로그램 방법 - Google Patents

낸드 플래시 메모리 소자 및 이의 프로그램 방법 Download PDF

Info

Publication number
KR20050101685A
KR20050101685A KR1020040026766A KR20040026766A KR20050101685A KR 20050101685 A KR20050101685 A KR 20050101685A KR 1020040026766 A KR1020040026766 A KR 1020040026766A KR 20040026766 A KR20040026766 A KR 20040026766A KR 20050101685 A KR20050101685 A KR 20050101685A
Authority
KR
South Korea
Prior art keywords
voltage
source
line
cell
string
Prior art date
Application number
KR1020040026766A
Other languages
English (en)
Other versions
KR100559714B1 (ko
Inventor
박진수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040026766A priority Critical patent/KR100559714B1/ko
Priority to US10/888,067 priority patent/US7212439B2/en
Priority to TW093121374A priority patent/TWI276104B/zh
Priority to JP2004242056A priority patent/JP2005310347A/ja
Publication of KR20050101685A publication Critical patent/KR20050101685A/ko
Application granted granted Critical
Publication of KR100559714B1 publication Critical patent/KR100559714B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

본 발명은 낸드 플래시 메모리 소자 및 이의 프로그램 방법에 관한 것으로, 다수의 셀 블록과 접속된 소스라인을 연결하는 공통 소스라인을 제거할 수 있어 소자의 직접도를 향상시킬 수 있고, 각 셀 블록별로 소스라인에 인가되는 전압을 제어할 수 있으며, 정전용량이 큰 비트라인 대신 상대적으로 정전용량이 적은 소스 라인에 펌핑전압을 인가하여 채널 영역의 프라치지전압 레벨을 올릴 수 있으며, 이로인해 디스터번스를 줄일 수 있고, 비트라인에 전원전압 보다 낮은 전압을 사용할 수 있어 전류 소모를 줄일 수 있는 낸드 플래시 메모리 소자 및 이의 프로그램 방법을 제공한다.

Description

낸드 플래시 메모리 소자 및 이의 프로그램 방법{NAND flash memory device and method of programming the same}
본 발명은 낸드 플래시 메모리 소자 및 이의 프로그램 방법에 관한 것으로, 특히 소자의 공통 소스라인을 변경하여 낸드 플래시 메모리 소자의 프로그램 디스터번스를 방지할 수 있는 낸드 플래시 메모리 소자 및 이의 프로그램 방법에 관한 것이다.
낸드 플래시 메모리 소자에 있어서, '0'을 프로그램 하기 위해서는 비트라인(Bit Line)에 0V를 인가하고, '1'을 프로그램 하기 위해서는 비트라인에 Vcc를 인가한다. '1'프로그램시 해당 프로그램 되지 않는 셀의 채널(Channel)은 먼저 Vcc-Vth로 프리차지(Precharge)된 후, 셀프 부스팅(Self Boosting) 동작에 의해 상승함으로써 셀의 게이트 - 채널간 전압차를 줄일 수 있게 되어 셀이 프로그램 되는 현상을 방지할 수 있다. 하지만, 전원전압이 1.8V이하에서는 프리차지된 전압이 낮아지게 된다. 이로인해 게이트 채널간 전압차가 커짐으로써 셀이 받는 프로그램 디스터번스(Program Disturbance)가 커지게 되는 문제점이 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 플래시 메모리 셀 블록 각각의 소스라인을 분리하고, 각각의 소스라인을 블록단위로 제어함으로써, 채널의 부스팅 레벨을 상승시킬 수 있는 낸드 플래시 메모리 소자 및 이의 프로그램 방법을 제공한다.
본 발명에 따른 다수의 플래시 셀이 직렬 접속된 다수의 셀 스트링을 포함하고, 소정의 명령신호에 따라 소거되거나, 선택된 플래시 셀에 소정 정보가 프로그램되거나, 상기 선택된 셀의 정보가 독출되는 다수의 셀 블록과, 상기 다수의 셀 블록 내의 상기 다수의 셀 스트링이 각기 접속된 다수의 소스라인 및 상기 다수의 소스라인 각각에 별도의 고전압을 인가하기 위한 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자를 제공한다.
또한, 다수의 셀이 직렬 연결된 다수의 셀 스트링과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터와 상기 셀 스트링의 소스 단자에 접속된 다수의 소스 선택 트랜지스터를 포함하는 다수의 셀 블록과, 상기 다수의 스트링 선택 트랜지스터의 드레인 단자 각각에 접속된 다수의 비트라인 및 게이트 단자에 접속된 스트링 선택 라인과, 상기 다수의 소스 선택 트랜지스터의 소스 단자에 접속된 소스라인 및 게이트 단자에 접속된 소스 선택라인과, 상기 다수의 셀 스트링 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인과, 상기 소스라인에 소정 전압을 인가하는 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자를 제공하는 단계와, 상기 스트링 선택라인에 스트링 전압을 인가하고, 상기 소스 선택 라인에 접지전원을 인가하고, 상기 워드라인에 접지전압을 인가하고, 선택된 상기 비트라인에 접지전원을 인가하고, 선택되지 않은 상기 비트라인에 패스 전압을 인가하고, 상기 소스 라인 선택부를 통해 상기 소스라인에 전원전압을 인가하는 단계 및 선택된 상기 워드라인에 프로그램 전압을 인가하고, 선택되지 않은 상기 워드라인에 바이패스 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법을 제공한다.
또한, 다수의 셀이 직렬 연결된 다수의 셀 스트링과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터와 상기 셀 스트링의 소스 단자에 접속된 다수의 소스 선택 트랜지스터를 포함하는 다수의 셀 블록과, 상기 다수의 스트링 선택 트랜지스터의 드레인 단자 각각에 접속된 다수의 비트라인 및 게이트 단자에 접속된 스트링 선택 라인과, 상기 다수의 소스 선택 트랜지스터의 소스 단자에 접속된 소스라인 및 게이트 단자에 접속된 소스 선택라인과, 상기 다수의 셀 스트링 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인과, 상기 소스라인에 소정 전압을 인가하는 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자를 제공하는 단계와, 상기 스트링 선택라인에 접지전원을 인가하고, 상기 소스 선택라인에 펌핑전압을 인가하고, 선택된 상기 비트라인에 접지전원을 인가하고, 선택되지 않은 상기 비트라인에 패스전압을 인가하고, 선택된 상기 워드라인에 프로그램 전압을 인가하고, 선택되지 않은 상기 워드라인에 바이패스 전압을 인가하고, 상기 소스라인 선택부를 통해 상기 소스라인에 프리차지전압을 인가하는 단계와, 상기 소스 선택라인에 접지전원을 인가하는 단계 및 상기 스트링 선택라인에 상기 패스전압을 인가하는 단계를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법을 제공한다.
또한, 다수의 셀이 직렬 연결된 다수의 셀 스트링과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터와 상기 셀 스트링의 소스 단자에 접속된 다수의 소스 선택 트랜지스터를 포함하는 다수의 셀 블록과, 상기 다수의 스트링 선택 트랜지스터의 드레인 단자 각각에 접속된 다수의 비트라인 및 게이트 단자에 접속된 스트링 선택 라인과, 상기 다수의 소스 선택 트랜지스터의 소스 단자에 접속된 소스라인 및 게이트 단자에 접속된 소스 선택라인과, 상기 다수의 셀 스트링 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인과, 상기 소스라인에 소정 전압을 인가하는 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자를 제공하는 단계와, 상기 스트링 선택라인에 접지전원을 인가하고, 상기 소스 선택라인에 펌핑전압을 인가하고, 선택된 상기 비트라인에 접지전원을 인가하고, 선택되지 않은 상기 비트라인에 패스전압을 인가하고, 다수의 상기 워드라인에 접지전원을 인가하고, 상기 소스라인 선택부를 통해 상기 소스라인에 프리차지전압을 인가하는 단계와, 선택된 상기 워드라인에 프로그램 전압을 인가하고, 선택되지 않은 상기 워드라인에 바이패스 전압을 인가하는 단계와, 상기 소스 선택라인에 접지전원을 인가하는 단계 및 상기 스트링 선택라인에 상기 패스전압을 인가하는 단계를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 낸드 플래시 메모리 소자의 회로도이다.
도 1을 참조하면, 본 발명의 낸드 플래시 메모리 소자는 다수의 플래시 셀이 직렬 접속된 다수의 셀 스트링(110)을 포함하고, 소정의 제어신호에 따라 소거되거나, 선택된 플래시 셀에 소정 정보가 프로그램되거나, 선택된 셀의 정보가 독출되는 다수의 셀 블록(100)과, 다수의 셀 블록(100) 내의 다수의 셀 스트링(110)이 각기 접속된 다수의 소스라인(SL)과, 다수의 소스라인(SL) 각각에 별도의 고전압을 인가하기 위한 소스라인 선택부(300)를 포함한다. 동작 전압(BSEL)에 따라 상기 소정의 제어신호를 전송하는 X 디코더부(200)를 더 포함할 수 있다.
상술한 낸드 플래시 메모리 소자를 좀더 구체적으로 설명하면 다음과 같다.
다수의 셀 스트링(110)이 각기 다수의 비트라인(BL0 내지 BLn)에 대응되도록 배열되고, 로컬 스트링 선택 신호(DSL), 로컬 소스 선택 신호(SSL), 다수의 로컬 워드라인(WL0 내지 WLn)과 다수의 비트라인(BL0 내지 BLn)에 따라 소거되거나, 선택된 셀 스트링(110) 내의 선택된 셀에 소정의 정보가 프로그램되거나, 상기 선택된 셀의 정보가 독출되는 다수의 셀 블록(100)과, 동작전압(BSEL)에 따라 다수의 글로벌 신호를 다수의 셀 블록(100) 각각에 로컬 스트링 선택 신호(DSL), 로컬 소스 선택 신호(SSL) 및 다수의 로컬 워드라인 신호(WL0 내지 WLn)로 전송하는 다수의 X 디코더부(200)와, 상기 다수의 셀 블록 각각의 다수의 셀 스트링(110)의 공통 소스단자에 접속된 다수의 소스라인(SL)과, 상기 동작 전압(BSEL)에 따라 글로벌 공통 소스 신호(GSL)를 다수의 소스라인(SL)에 각기 인가하는 다수의 소스라인 선택부(300)를 포함한다.
본 실시예에서는 인접한 두 셀 블록(100a 및 100b)이 하나의 소스라인(SL)을 공유하는 것이 바람직하다. 또한, 본 발명에서는 종래의 소스라인을 연결하는 공통 소스라인을 형성하지 않는다. 즉, 셀 어레이내에 공통 소스라인을 드로잉하지 않는다. 따라서, 글로벌 공통 소스라인 신호(GSL)를 생성하고, 이를 소스라인 선택부(300)를 통해 개개의 셀 블록(100a 및 100b)에 인가함으로써 소스 라인(SL)을 셀 블록(100) 단위로 제어할 수 있다. 다수의 글로벌 신호는 글로벌 스트링 선택 신호(GDSL), 글로벌 소스 선택 신호(GSSL) 및 다수의 글로벌 워드라인(GWL0 내지 GWLn)를 지칭한다.
또한, 클럭 신호(CLK)와 외부의 제 1 제어신호들(SEL[K])에 따라 동작 전압(BSELn)을 생성하는 동작 전압 생성부(400)를 더 포함할 수 있다. 또한, 제 2 제어신호(CS)에 따라 가상 접지신호(VGND)를 로컬 스트링 선택신호(DSL) 및 로컬 소스 선택 신호(SSL)로 전송하는 스위치부(500)를 더 포함할 수 있다. 또한, 비트라인(BL)과 각기 접속되어 선택될 셀 블록(100)내의 셀에 프로그램할 소정의 데이터를 저장하는 다수의 페이지 버퍼부(미도시)를 더 포함할 수 있다.
셀 블록(100)은 로컬 스트링 선택신호(DSL)에 따라 다수의 비트라인 신호(BL)를 전송하는 스트링 선택부(120)와, 로컬 소스 선택신호(SSL)에 따라 소스라인 신호(SL)를 전송하는 소스 선택부(130)와, 다수의 비트라인 신호(BL), 소스라인 신호(SL) 및 다수의 로컬 워드라인 신호(WL0 내지 WLn)에 따라 소정의 데이터를 저장하는 셀 스트링부를 포함한다. 스트링 선택부(120)는 다수의 비트라인(BL)에 각기 접속되어 로컬 스트링 선택신호(SSL)에 따라 비트라인(BL) 신호를 전송하는 다수의 스트링 선택 트랜지스터(T1 내지 Tn)를 포함한다. 소스 선택부(130)는 소스라인(SL)에 접속되어 로컬 소스 선택신호(SSL)에 따라 소스라인(SL) 신호를 전송하는 다수의 소스 선택 트랜지스터(T100 내지 Tm)를 포함한다. 셀 스트링부는 직렬 접속된 다수의 셀이 다수의 스트링 선택 트랜지스터(T1 내지 Tn)와 다수의 소스 선택 트랜지스터(T100 내지 Tm) 사이에 각기 접속된 다수의 셀 스트링(110)을 포함하되, 다수의 셀 스트링(110) 내의 동일위치에 있는 셀의 게이트 각각에 로컬 워드라인(WL)이 접속되어 다수의 비트라인 신호(BL), 공통 소스라인 신호(SSL) 및 다수의 로컬 워드라인 신호(WL0 내지 WLn)에 따라 소정의 데이터를 저장하거나 소거한다.
X 디코더부(200)는 동작전압(BSEL)에 따라 각기 글로벌 스트링 선택신호(GDSL)를 로컬 스트링 선택신호(GSL)로 전송하는 스트링 전송 트랜지스터(210)와, 글로벌 소스 선택신호(GSSL)를 로컬 소스 선택신호(SSL)로 전송하는 소스 전송 트랜지스터(230)와, 다수의 글로벌 워드라인 신호(GWL0 내지 GWLm)를 다수의 로컬 워드라인 신호(WL0 내지 WLn)로 전송하는 다수의 워드라인 전송 트랜지스터(220)를 포함한다.
소스라인 선택부(300)는 각기 서로 다른 동작 전압(BSELa 및 BSELb)에 따라 글로벌 공통 소스라인 신호(GSL)를 소스라인(SL)에 인가하는 제 1 및 제 2 소스라인 트랜지스터(310 및 320)를 포한한다. 각기 서로 다른 동작전압(BSELa 및 BSELb)은 소스라인(SL)을 공유하는 두개의 셀 블록(100a 및 100b)중, 제 1 셀 블록(100a)과 접속된 제 1 X 디코더부(200a)에 인가되는 제 1 동작 전압(BSELa)과, 다른 하나의 제 2 셀 블록(100b)과 접속된 제 2 X 디코더부(200b)에 인가되는 제 2 동작 전압(BSELb)을 지칭한다(도 1 참조).
스위치부(500)는 제 2 제어신호(CS)에 따라 각기 로컬 스트링 선택신호(DSL)로 가상 접지신호(VGND)를 전송하는 스트링 디스차지 트랜지스터(310)와, 로컬 소스 선택신호(SSL)로 가상 접지신호(VGND)를 전송하는 소스 디스차지 트랜지스터(320)를 포함한다. 스위치부(500)는 프로그램 또는 리드시 선택되지 않은 셀 블록(100)에 로컬 스트링 선택신호(DSL)와 로컬 소스 선택 신호(SSL)로 로직 로우의 가상 접지 신호(VGND)를 전송하는 역할을 한다.
도 2는 본 발명에 따른 동작 전압 생성부의 회로도이다.
도 2를 참조하면, 동작 전압 생성부(400)는 클럭 신호(CLK)와 제 1 제어신호들(SEL[K])을 로직 조합하는 낸드 게이트(ND)와, 전원전압에 따라 동작 전압 출력단을 프리차지하는 제 1 NMOS 트랜지스터(N1)와, 낸드 게이트(ND)의 출력단과 동작 전압 출력단 사이에 직렬 접속된 커패시터(C1) 및 제 2 NMOS 트랜지스터(N2)와, 펌프 전압(VPP) 입력단과 제 2 NMOS 트랜지스터(N2)의 게이트 단자 사이에 접속되어 동작 전압(BSEL)에 따라 구동하는 제 3 NMOS 트랜지스터(N3)를 포함한다. 본 발명에서는 펌핑된 전압(VPP)보다 Vth 만큼 높은 전압을 생성하는 동작 전압 생성부(400)를 사용하는 것이 바람직하다. 즉, 상술한 구성을 갖는 동작 전압 생성부 회로에 한정되지 않고, 다양한 소자로 구성된 다양한 형태의 회로가 가능하다.
앞서 상술한 다수의 스트링 선택 트랜지스터(T1 내지 Tn)와 다수의 소스 선택 트랜지스터(T100 내지 Tm)는 NMOS 트랜지스터를 사용하는 것이 바람직하다. 다수의 스트링 선택 트랜지스터(T1 내지 Tn)와 다수의 소스 선택 트랜지스터(T100 내지 Tm)중 첫 번째 트랜지스터(T1 및 T100)들 간에 다수의 셀 스트링(110)중 첫 번째 셀 스트링이 접속된다. 다수의 셀 스트링중 첫 번째 셀들은 첫 번째 워드라인 신호(WL0)에 따라 동작한다. 셀 스트링(110)에 16의 2의 배수 개수만큼의 셀이 직렬 접속되어 있는 것이 바람직하다. 본 발명의 낸드 플래시 소자에 있어서는 1024의 2의 배수 개수만큼의 셀 블록(100)이 위치해 있는 것이 바람직하다.
스트링 전송 트랜지스터(210), 소스 전송 트랜지스터(230), 다수의 워드라인 전송 트랜지스터(220), 제 1 및 제 2 소스라인 트랜지스터(310 및 320)로 1 내지 28V의 전압에서도 동작이 가능한 고전압 NMOS 트랜지스터를 사용하는 것이 바람직하다. 즉, 20V 이상의 정션 브레이크다운 전압을 갖는 트랜지스터를 사용하는 것이 효과적이다. 또한, 상술한 트랜지스터로 이온주입되지 않은 반도체 기판 상에 형성되는 네이티브 고전압 트랜지스터를 사용하는 것이 바람직하다.
스트링 디스차지 트랜지스터(510), 소스 디스차지 트랜지스터(520), 제 1 및 제 2 소스라인 트랜지스터(310 및 320)로 고전압 NMOS 트랜지스터 또는 일반 NMOS 트랜지스터를 사용하는 것이 바람직하다.
상술한 구성을 갖는 본 발명에 있어서, 선택된 셀 블록내의 소정의 셀 내의 데이터를 프로그램하기 위한 과정을 설명하면 다음과 같다. 이때, 선택된 셀 블록을 도 1의 100a로 하고, 선택되지 않은 셀 블록을 도 1의 100b로 하여 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 개념도이다.
도 1 및 도 3을 참조하면, 다수의 셀이 직렬 연결된 다수의 셀 스트링(110)과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터(T1 내지 Tn)와 상기 셀 스트링(110)의 소스 단자에 접속된 다수의 소스 선택 트랜지스터(T100 내지 Tm)를 포함하는 다수의 셀 블록(100)과, 다수의 스트링 선택 트랜지스터(T1 내지 Tn)의 드레인 단자 각각에 접속된 다수의 비트라인(BL0 내지 BLn) 및 게이트 단자에 접속된 스트링 선택 라인(DSL)과, 다수의 소스 선택 트랜지스터(T100 내지 Tm)의 소스 단자에 접속된 소스라인(SL) 및 게이트 단자에 접속된 소스 선택라인(SSL)과, 다수의 셀 스트링(110) 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인(WL0 내지 WLn)과, 소스라인(SL)에 소정 전압을 인가하는 소스라인 선택부(500)를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법에 있어서, 본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법은 로컬 스트링 선택라인(DSL)에 스트링전압을 인가하고, 로컬 소스 선택 라인(SSL)에 접지전원을 인가하고, 워드라인(WL)에 접지전압을 인가하고, 선택된 비트라인(BL : "0" Program)에 접지전원을 인가하고, 선택되지 않은 비트라인(BL : "1" Program)에 패스 전압을 인가하고, 소스 라인 선택부(300)를 통해 소스라인(SL)에 전원전압을 인가하는 단계와, 선택된 워드라인(Sel WL)에 프로그램 전압을 인가하고, 선택되지 않은 워드라인(Unsel WL)에 바이패스 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함한다.
상술한 전원전압은 3.0 내지 1.6V의 전압을 사용하는 것이 바람직하다. 스트링 전압 및 패스전압으로 전원전압을 사용하는 것이 바람직하다. 프로그램 전압으로는 17 내지 19V의 전압을 사용하고, 바이패스 전압으로 9 내지 11V의 전압을 사용하는 것이 바람직하다.
상기 플래시 메모리 소자는 동작전압(BSEL)에 따라 다수의 글로벌 신호를 각기 로컬 스트링 선택 신호(DSL), 로컬 소스 선택 신호(SSL) 및 다수의 로컬 워드라인 신호(WL0 내지 WLn)로 전송하는 X 디코더부(200)와, 선택될 셀 블록(100)내의 셀에 프로그램할 소정의 데이터를 저장하는 페이지 버퍼부를 더 포함할 수 있다. 또한, 상기의 프로그램 방법에 있어서, 로컬 스트링 선택라인(DSL)에 스트링전압을 인가하고, 로컬 소스 선택 라인(SSL)에 접지전원을 인가하고, 워드라인(WL)에 접지전압을 인가하고, 선택된 비트라인(BL)에 접지전원을 인가하고, 선택되지 않은 비트라인(BL)에 패스 전압을 인가하고, 소스 라인 선택부(300)를 통해 소스라인(SL)에 전원전압을 인가하는 단계 이전에, 외부의 어드레스를 통해 프로그램될 셀의 정보를 입력받아 비트라인(BL)과 워드라인(WL)을 선택하는 단계와, 상기 프로그램될 셀이 포함된 셀 블록(100)과 접속된 X 디코더부(200) 및 소스라인 선택부(300)를 인에이블 시키고, 페이지 버퍼에 프로그램할 데이터를 저장하는 단계를 더 포함할 수 있다.
상술한 제 1 실시예에 따른 프로그램 방법을 구체적으로 설명하면 다음과 같다.
페이지 버퍼부를 통해 선택된 비트라인(BL : "0" Program)에 접지전원을 인가하고, 선택되지 않을 비트라인(BL : "1" Program)에는 전원전압을 인가한다. X 디코더부(200)를 통해 로컬 스트링 선택라인(DSL)에 전원전압을 인가하고, 로컬 소스 선택 라인(SSL)에 접지전원을 인가하고, 워드라인(WL)에 접지전압을 인가한다. 이로써, 로컬 스트링 선택라인(DSL)에 접속된 로컬 스트링 선택 트랜지스터(T1 내지 Tn)가 턴온되고, 비트라인(BL)에 가해진 전원전압을 통해 셀 스트링(110)의 채널 영역은 Vcc - Vth 까지의 전압으로 프리차지되고, 접지전압에 따라 채널 영역은 0전위를 유지한다.
이후에 선택된 워드라인(Sel WL)에는 18V를 인가하고, 선택되지 않은 워드라인(Unsel WL)에는 10V를 인가한다. 이로써, 프로그램 되지 않은 셀 스트링(전원전압이 인가된)의 채널은 셀프 부스팅이 되어 프로그램이 되지 않는다. 또한, 프로그램될 셀 스트링의 채널은 접지전원을 유지하고 있지만, 선택되지 않은 워드라인(Unsel WL)에 접속된 셀의 채널과 게이트 간의 전압차가 작기 때문에 프로그램되지 않고, 선택된 워드라인(Sel WL)에 접속된 셀은 채널과 게이트간의 전압차가 커 프로그램이 수행된다.
도 4는 본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 개념도이다.
도 1 및 도 4를 참조하면, 다수의 셀이 직렬 연결된 다수의 셀 스트링(110)과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터(T1 내지 Tn)와 상기 셀 스트링(110)의 소스 단자에 접속된 다수의 소스 선택 트랜지스터(T100 내지 Tm)를 포함하는 다수의 셀 블록(100)과, 다수의 스트링 선택 트랜지스터(T1 내지 Tn)의 드레인 단자 각각에 접속된 다수의 비트라인(BL0 내지 BLn) 및 게이트 단자에 접속된 스트링 선택 라인(DSL)과, 다수의 소스 선택 트랜지스터(T100 내지 Tm)의 소스 단자에 접속된 소스라인(SL) 및 게이트 단자에 접속된 소스 선택라인(SSL)과, 다수의 셀 스트링(110) 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인(WL0 내지 WLn)과, 소스라인(SL)에 소정 전압을 인가하는 소스라인 선택부(500)를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법에 있어서, 본발명의 제 2 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법은 로컬 스트링 선택라인(DSL)에 접지전원을 인가하고, 로컬 소스 선택라인(SSL)에 펌핑전압을 인가하고, 선택된 비트라인(BL : "0" Program)에 접지전원을 인가하고, 선택되지 않은 비트라인(BL : "1" Program)에 패스전압을 인가하고, 선택된 워드라인(Sel WL)에 프로그램 전압을 인가하고, 선택되지 않은 워드라인(Unsel WL)에 바이패스 전압을 인가하고, 소스라인 선택부(300)를 통해 소스라인(SL)에 프리차지전압을 인가하는 단계와, 로컬 소스 선택라인(SSL)에 접지전원을 인가하는 단계와, 로컬 스트링 선택라인(DSL)에 패스전압을 인가하는 단계를 포함한다.
펌핑전압 및 프리차지전압으로 9 내지 13V의 전압을 사용하는 것이 바람직하다. 패스전압으로 스트링 선택 트랜지스터(T1 내지 Tn)의 문턱전압보다는 크고, 전원전압보다 낮거나 동일한 전압을 사용하는 것이 바람직하다. 전원전압은 3.0 내지 1.6V의 전압을 사용하는 것이 바람직하다. 프로그램 전압으로는 17 내지 19V의 전압을 사용하고, 바이패스 전압으로 9 내지 11V의 전압을 사용하는 것이 바람직하다.
상기 플래시 메모리 소자는 동작전압(BSEL)에 따라 다수의 글로벌 신호를 각기 로컬 스트링 선택 신호(DSL), 로컬 소스 선택 신호(SSL) 및 다수의 로컬 워드라인 신호(WL0 내지 WLn)로 전송하는 X 디코더부(200)와, 선택될 셀 블록(100)내의 셀에 프로그램할 소정의 데이터를 저장하는 페이지 버퍼부를 더 포함할 수 있다. 또한, 상기의 프로그램 방법에 있어서, 로컬 스트링 선택라인(DSL)에 접지전원을 인가하고, 로컬 소스 선택라인(SSL)에 펌핑전압을 인가하고, 선택된 비트라인(BL : "0" Program)에 접지전원을 인가하고, 선택되지 않은 비트라인(BL : "1" Program)에 패스전압을 인가하고, 선택된 워드라인(Sel WL)에 프로그램 전압을 인가하고, 선택되지 않은 워드라인(Unsel WL)에 바이패스 전압을 인가하고, 소스라인 선택부(300)를 통해 소스라인(SL)에 프리차지전압을 인가하는 단계 이전에, 외부의 어드레스를 통해 프로그램될 셀의 정보를 입력받아 비트라인(BL)과 워드라인(WL)을 선택하는 단계와, 상기 프로그램될 셀이 포함된 셀 블록(100)과 접속된 X 디코더부(200) 및 소스라인 선택부(300)를 인에이블 시키고, 페이지 버퍼부에 프로그램할 데이터를 저장하는 단계를 더 포함할 수 있다.
상술한 제 2 실시예에 따른 프로그램 방법을 구체적으로 설명하면 다음과 같다.
페이지 버퍼부를 통해 선택된 비트라인(BL : "0" Program)에 접지전원을 인가하고, 선택되지 않을 비트라인(BL : "1" Program)에는 패스전압을 인가한다. X 디코더부(200)를 통해 로컬 스트링 선택라인(DSL)에 접지전원을 인가하고, 로컬 소스 선택라인(SSL)에 10V를 인가하고, 선택된 워드라인(Sel WL)에 18V를 인가하고, 선택되지 않은 워드라인(Unsel WL)에 10V를 인가한다. 소스라인 선택부(300)를 통해 소스라인(SL)에 10V의 전압을 인가한다.
이로써, 채널 전압을 소정 전압 레벨로 상승시킨다. 즉, 로컬 소스 선택 트랜지스터(T1 내지 Tn)는 턴온되고, 소스라인(SL)에 인가된 10V의 전압을 통해 셀 블록(100) 전체 셀 스트링(110)의 채널 영역은 10V - Vth 까지의 전압으로 프리차지된다. 이때, Vth는 모든 셀이 소거된 셀일 경우에는 로컬 소스 선택 트랜지스터의 문턱 전압을 지칭하고, 프로그램 셀이 있는 경우에는 프로그램 셀의 문턱 전압을 지칭하는 것이 바람직하다. 이때, 스트링 선택 트랜지스터(T100 내지 Tm)와 셀은 모두 턴오프 된다. 셀의 게이트에는 점차적으로 10V 또는 18V의 전압이 인가된다.
채널 전압을 소정 전압 레벨로 프리차지한 다음, 로컬 소스 선택 라인(SSL)의 전압을 디스차지한다. 이로써, 로컬 소스 선택 트랜지스터(T100 내지 Tm)는 턴오프 된다. 그후, X 디코더부(300)를 통해 로컬 스트링 선택 라인(DSL)에 패스 전압을 인가한다.
이로써, 스트링 선택 트랜지스터(DSL)가 턴온되어, 선택된 비트라인(BL : "0" Program)과 접속된 셀 스트링(110)의 채널 전압을 0V로 떨어뜨린다. 이로인해 셀의 게이트와 채널간의 전압차가 18V를 유지하게 되어 선택된 워드라인(Sel WL)에 접속된 셀이 프로그램된다. 하지만, 셀의 게이트와 채널간의 전압차가 10V를 유지하는 선택되지 않은 워드라인(Unsel WL)에 접속된 셀은 프로그램되지 않는다. 또한, 선택되지 않은 비트라인(BL : "1" Program)에 접속된 셀 스트링의 채널 전압은 10V -Vth를 유지하게 되어 프로그램되지 않는다. 본 실시예에서는 소스라인(SL)을 통해 채널 영역에 10V 보다 더 높은 전압을 인가할 수도 있다. 이로인해 셀이 받는 디스터번스를 줄일 수 있다.
도 5는 본 발명의 제 3 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 개념도이다.
도 1 및 도 5를 참조하면, 다수의 셀이 직렬 연결된 다수의 셀 스트링(110)과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터(T1 내지 Tn)와 상기 셀 스트링(110)의 소스 단자에 접속된 다수의 소스 선택 트랜지스터(T100 내지 Tm)를 포함하는 다수의 셀 블록(100)과, 다수의 스트링 선택 트랜지스터(T1 내지 Tn)의 드레인 단자 각각에 접속된 다수의 비트라인(BL0 내지 BLn) 및 게이트 단자에 접속된 스트링 선택 라인(DSL)과, 다수의 소스 선택 트랜지스터(T100 내지 Tm)의 소스 단자에 접속된 소스라인(SL) 및 게이트 단자에 접속된 소스 선택라인(SSL)과, 다수의 셀 스트링(110) 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인(WL0 내지 WLn)과, 소스라인(SL)에 소정 전압을 인가하는 소스라인 선택부(500)를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법에 있어서, 본 발명의 제 3 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법은 로컬 스트링 선택라인(DSL)에 접지전원을 인가하고, 로컬 소스 선택라인(SSL)에 펌핑전압을 인가하고, 선택된 비트라인(BL)에 접지전원을 인가하고, 선택되지 않은 비트라인(BL)에 패스전압을 인가하고, 워드라인(WL)에 접지전원을 인가하고, 소스라인 선택부(300)를 통해 소스라인(SL)에 프리차지전압을 인가하는 단계와, 선택된 워드라인(Sel WL)에 프로그램 전압을 인가하고, 선택되지 않은 워드라인(Unsel WL)에 바이패스 전압을 인가하는 단계와, 로컬 소스 선택라인(SSL)에 접지전원을 인가하는 단계와, 로컬 스트링 선택라인(DSL)에 패스전압을 인가하는 단계를 포함한다.
펌핑전압 및 프리차지전압으로 3 내지 6V의 전압을 사용하는 것이 바람직하다. 패스전압으로 스트링 선택 트랜지스터의 문턱전압보다는 크고, 전원전압보다 낮거나 동일한 전압을 사용하는 것이 바람직하다. 전원전압은 3.0 내지 1.6V의 전압을 사용하는 것이 바람직하다. 프로그램 전압으로는 17 내지 19V의 전압을 사용하고, 바이패스 전압으로 9 내지 11V의 전압을 사용하는 것이 바람직하다.
상기 플래시 메모리 소자는 동작전압(BSEL)에 따라 다수의 글로벌 신호를 각기 로컬 스트링 선택 신호(DSL), 로컬 소스 선택 신호(SSL) 및 다수의 로컬 워드라인 신호(WL0 내지 WLn)로 전송하는 X 디코더부(200)와, 선택될 셀 블록(100)내의 셀에 프로그램할 소정의 데이터를 저장하는 페이지 버퍼부를 더 포함할 수 있다. 또한, 상기의 프로그램 방법에 있어서, 로컬 스트링 선택라인(DSL)에 접지전원을 인가하고, 로컬 소스 선택라인(SSL)에 펌핑전압을 인가하고, 선택된 비트라인(BL : "0" Program)에 접지전원을 인가하고, 선택되지 않은 비트라인(BL : "1" Program)에 패스전압을 인가하고, 선택된 워드라인(Sel WL)에 프로그램 전압을 인가하고, 선택되지 않은 워드라인(Unsel WL)에 바이패스 전압을 인가하고, 소스라인 선택부(300)를 통해 소스라인(SL)에 프리차지전압을 인가하는 단계 이전에, 외부의 어드레스를 통해 프로그램될 셀의 정보를 입력받아 비트라인(BL)과 워드라인(WL)을 선택하는 단계와, 상기 프로그램될 셀이 포함된 셀 블록(100)과 접속된 X 디코더부(200) 및 소스라인 선택부(200)를 인에이블 시키고, 페이지 버퍼에 프로그램할 데이터를 저장하는 단계를 더 포함할 수 있다.
상술한 제 3 실시예에 따른 프로그램 방법을 구체적으로 설명하면 다음과 같다.
페이지 버퍼부를 통해 선택된 비트라인(BL : "0" Program)에 접지전원을 인가하고, 선택되지 않을 비트라인(BL : "1" Program)에는 패스전압을 인가한다. X 디코더부(200)를 통해 로컬 스트링 선택라인(DSL)에 접지전원을 인가하고, 로컬 소스 선택라인(SSL)에 4.5V를 인가하고, 워드라인(WL)에 0V를 인가한다. 소스라인 선택부(300)를 통해 소스라인에 4.5V의 전압을 인가한다.
이로써, 채널 전압을 소정 전압 레벨로 상승시킨다. 즉, 로컬 소스 선택 트랜지스터(T100 내지 Tm)는 턴온되고, 소스라인(SL)에 인가된 4.5V의 전압을 통해 셀 블록(100) 전체 셀 스트링(110)의 채널 영역은 4.5V - Vth 까지의 전압으로 프리차지된다. 이때, Vth는 로컬 소스 선택 트랜지스터(T100 내지 Tm)의 문턱 전압을 지칭한다. 이때, 스트링 선택 트랜지스터(T1 내지 Tn)와 셀은 모두 턴오프 된다.
이후에, 선택된 워드라인(Sel WL)에 18V를 인가하고, 선택되지 않은 워드라인(Unsel WL)에 10V를 인가하게 되면 채널 전압이 부스팅 되어 올라간다. 이후, 로컬 소스 선택 라인(SSL)을 디스차지한 다음, 로컬 스트링 선택 라인(DSL)에 선택된 비트라인(BL : "0" Program)에 인가된 전압과 동일한 전압을 인가한다.
이로써, 스트링 선택 트랜지스터(T1 내지 Tn)가 턴온되어, 선택된 비트라인(BL : "0" Program)과 접속된 셀 스트링(110)의 채널 전압을 0V로 떨어뜨린다. 이로인해 셀의 게이트와 채널간의 전압차가 18V를 유지하게 되어 선택된 워드라인(Sel WL)에 접속된 셀이 프로그램된다. 하지만, 셀의 게이트와 채널간의 전압차가 10V를 유지하는 선택되지 않은 워드라인(Unsel WL)에 접속된 셀은 프로그램되지 않는다. 또한, 선택되지 않은 비트라인(BL : "1" Program)에 접속된 셀 스트링(110)의 채널 전압은 10V -Vth를 유지하게 되어 프로그램되지 않는다. 본 실시예에서는 소스라인(SL)을 통해 채널 영역에 4.5V 보다 더 높은 전압을 인가할 수도 있다. 이로인해 셀이 받는 디스터번스를 줄일 수 있다.
본 발명에서는 정전용량이 큰 비트라인 대신 상대적으로 정전용량이 적은 소스 라인에 펌핑전압을 인가하여 프라치지 레벨을 올릴 수 있다. 본 발명에서는 한 블록의 소스 라인을 부스팅 시킬수 있는 펌프 용량만 증가시키면 충분한 부스팅 전압 레벨을 얻을 수 있다. 또한, 비트라인에 기존의 전원전압 대신 더 낮은 전압을 사용할 수 있다. 이로인해 전체 소자의 전류 소모를 줄일 수 있다.
상술한 바와 같이, 본 발명은 다수의 셀 블록과 접속된 소스라인을 연결하는 공통 소스라인을 제거할 수 있어 소자의 직접도를 향상시킬 수 있다.
또한, 각 셀 블록별로 소스라인에 인가되는 전압을 제어할 수 있다.
또한, 정전용량이 큰 비트라인 대신 상대적으로 정전용량이 적은 소스 라인에 펌핑전압을 인가하여 채널 영역의 프라치지전압 레벨을 올릴 수 있다.
또한, 비트라인에 전원전압 보다 낮은 전압을 사용할 수 있어 전류 소모를 줄일 수 있다.
도 1은 본 발명에 따른 낸드 플래시 메모리 소자의 회로도이다.
도 2는 본 발명에 따른 동작 전압 생성부의 회로도이다.
도 3은 본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 개념도이다.
도 4는 본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 개념도이다.
도 5는 본 발명의 제 3 실시예에 따른 낸드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 개념도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 셀 블록 110 : 셀 스트링부
120 : 스트링 선택부 130 : 소스 선택부
200 : X 디코더부 210 : 스트링 전송 트랜지스터
220 : 워드라인 전송 트랜지스터 230 : 소스 전송 트랜지스터
300 : 소스라인 선택부 310, 320 : 소스라인 트랜지스터
400 : 동작 전압 생성부 500 : 스위치부
510 : 스트링 디스차지 트랜지스터 520 : 소스 디스차지 트랜지스터

Claims (13)

  1. 다수의 플래시 셀이 직렬 접속된 다수의 셀 스트링을 포함하고, 소정의 명령신호에 따라 소거되거나, 선택된 플래시 셀에 소정 정보가 프로그램되거나, 상기 선택된 셀의 정보가 독출되는 다수의 셀 블록;
    상기 다수의 셀 블록 내의 상기 다수의 셀 스트링이 각기 접속된 다수의 소스라인; 및
    상기 다수의 소스라인 각각에 별도의 고전압을 인가하기 위한 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자.
  2. 제 1 항에 있어서,
    동작 전압에 따라 로컬 스트링 선택 신호, 다수의 로컬 워드라인 신호 및 로컬 소스 선택 신호를 포함하는 명령신호를 전송하는 X 디코더부를 더 포함하는 낸드 플래시 메모리 소자.
  3. 제 2 항에 있어서, 상기 X 디코더부는,
    동작전압에 따라 각기 글로벌 스트링 선택신호를 상기 로컬 스트링 선택신호로 전송하는 스트링 전송 트랜지스터;
    동작 전압에 따라 글로벌 소스 선택신호를 상기 로컬 소스 선택신호로 전송하는 소스 전송 트랜지스터; 및
    동작 전압에 따라 다수의 글로벌 워드라인 신호를 상기 다수의 로컬 워드라인 신호로 전송하는 다수의 워드라인 전송 트랜지스터를 포함하는 낸드 플래시 메모리 소자.
  4. 제 1 항에 있어서,
    제어신호에 따라 상기 셀 스트링의 드레인 단자 및 소스 단자에 가상 접지 신호를 각기 전송하는 스트링 디스차지 트랜지스터 및 소스 디스차지 트랜지스터를 포함하는 스위치부를 더 포함하는 낸드 플래시 메모리 소자.
  5. 제 1 항에 있어서, 상기 소스라인 선택부는,
    동작 전압에 따라 글로벌 공통 소스라인 신호를 상기 다수의 소스라인 각각에 인가하는 소스라인 트랜지스터를 포함하는 낸드 플래시 메모리 소자.
  6. 제 1 항에 있어서,
    상기 다수의 셀 블록중 인접한 두 셀 블록이 하나의 소스라인을 공유하는 낸드 플래시 메모리 소자.
  7. 제 1 항에 있어서, 상기 셀 블록은,
    다수의 비트라인에 각기 접속되어 비트라인 신호를 전송하는 다수의 스트링 선택 트랜지스터;
    소스라인에 접속되어 소스라인 신호를 전송하는 다수의 소스 선택 트랜지스터; 및
    직렬 접속된 다수의 셀이 상기 다수의 스트링 선택 트랜지스터와 상기 다수의 소스 선택 트랜지스터 사이에 각기 접속된 상기 다수의 셀 스트링을 포함하되, 상기 다수의 셀 스트링 내의 동일위치에 있는 상기 셀의 게이트 각각에 로컬 워드라인이 접속되어 상기 다수의 비트라인 신호, 상기 소스라인 신호 및 상기 다수의 로컬 워드라인 신호에 따라 소정의 데이터를 저장하거나 소거하는 낸드 플래시 메모리 소자.
  8. 다수의 셀이 직렬 연결된 다수의 셀 스트링과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터와 상기 셀 스트링의 소스 단자에 접속된 다수의 소스 선택 트랜지스터를 포함하는 다수의 셀 블록과, 상기 다수의 스트링 선택 트랜지스터의 드레인 단자 각각에 접속된 다수의 비트라인 및 게이트 단자에 접속된 스트링 선택 라인과, 상기 다수의 소스 선택 트랜지스터의 소스 단자에 접속된 소스라인 및 게이트 단자에 접속된 소스 선택라인과, 상기 다수의 셀 스트링 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인과, 상기 소스라인에 소정 전압을 인가하는 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자를 제공하는 단계;
    상기 스트링 선택라인에 스트링 전압을 인가하고, 상기 소스 선택 라인에 접지전원을 인가하고, 상기 워드라인에 접지전압을 인가하고, 선택된 상기 비트라인에 접지전원을 인가하고, 선택되지 않은 상기 비트라인에 패스 전압을 인가하고, 상기 소스 라인 선택부를 통해 상기 소스라인에 전원전압을 인가하는 단계; 및
    선택된 상기 워드라인에 프로그램 전압을 인가하고, 선택되지 않은 상기 워드라인에 바이패스 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법.
  9. 제 8 항에 있어서,
    상기 전원전압으로 3.0 내지 1.6V의 전압을 사용하고, 상기 스트링 전압 및 상기 패스전압으로 상기 전원전압을 사용하고, 상기 프로그램 전압으로는 17 내지 19V의 전압을 사용하고, 상기 바이패스 전압으로 9 내지 11V의 전압을 사용하는 낸드 플래시 메모리 소자의 프로그램 방법.
  10. 다수의 셀이 직렬 연결된 다수의 셀 스트링과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터와 상기 셀 스트링의 소스 단자에 접속된 다수의 소스 선택 트랜지스터를 포함하는 다수의 셀 블록과, 상기 다수의 스트링 선택 트랜지스터의 드레인 단자 각각에 접속된 다수의 비트라인 및 게이트 단자에 접속된 스트링 선택 라인과, 상기 다수의 소스 선택 트랜지스터의 소스 단자에 접속된 소스라인 및 게이트 단자에 접속된 소스 선택라인과, 상기 다수의 셀 스트링 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인과, 상기 소스라인에 소정 전압을 인가하는 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자를 제공하는 단계;
    상기 스트링 선택라인에 접지전원을 인가하고, 상기 소스 선택라인에 펌핑전압을 인가하고, 선택된 상기 비트라인에 접지전원을 인가하고, 선택되지 않은 상기 비트라인에 패스전압을 인가하고, 선택된 상기 워드라인에 프로그램 전압을 인가하고, 선택되지 않은 상기 워드라인에 바이패스 전압을 인가하고, 상기 소스라인 선택부를 통해 상기 소스라인에 프리차지전압을 인가하는 단계;
    상기 소스 선택라인에 접지전원을 인가하는 단계; 및
    상기 스트링 선택라인에 상기 패스전압을 인가하는 단계를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법.
  11. 제 10 항에 있어서,
    상기 펌핑전압 및 상기 프리차지전압으로 9 내지 13V의 전압을 사용하고, 프로그램 전압으로는 17 내지 19V의 전압을 사용하고, 바이패스 전압으로 9 내지 11V의 전압을 사용하고, 상기 패스전압으로 상기 스트링 선택 트랜지스터의 문턱전압보다는 크고, 전원전압보다 낮거나 동일한 전압을 사용하는 낸드 플래시 메모리 소자의 프로그램 방법.
  12. 다수의 셀이 직렬 연결된 다수의 셀 스트링과 상기 셀 스트링의 드레인 단자에 접속된 다수의 스트링 선택 트랜지스터와 상기 셀 스트링의 소스 단자에 접속된 다수의 소스 선택 트랜지스터를 포함하는 다수의 셀 블록과, 상기 다수의 스트링 선택 트랜지스터의 드레인 단자 각각에 접속된 다수의 비트라인 및 게이트 단자에 접속된 스트링 선택 라인과, 상기 다수의 소스 선택 트랜지스터의 소스 단자에 접속된 소스라인 및 게이트 단자에 접속된 소스 선택라인과, 상기 다수의 셀 스트링 내의 다수의 셀 게이트 각각의 게이트 단자에 접속된 워드라인과, 상기 소스라인에 소정 전압을 인가하는 소스라인 선택부를 포함하는 낸드 플래시 메모리 소자를 제공하는 단계;
    상기 스트링 선택라인에 접지전원을 인가하고, 상기 소스 선택라인에 펌핑전압을 인가하고, 선택된 상기 비트라인에 접지전원을 인가하고, 선택되지 않은 상기 비트라인에 패스전압을 인가하고, 다수의 상기 워드라인에 접지전원을 인가하고, 상기 소스라인 선택부를 통해 상기 소스라인에 프리차지전압을 인가하는 단계;
    선택된 상기 워드라인에 프로그램 전압을 인가하고, 선택되지 않은 상기 워드라인에 바이패스 전압을 인가하는 단계;
    상기 소스 선택라인에 접지전원을 인가하는 단계; 및
    상기 스트링 선택라인에 상기 패스전압을 인가하는 단계를 포함하는 낸드 플래시 메모리 소자의 프로그램 방법.
  13. 제 12 항에 있어서,
    상기 펌핑전압 및 상기 프리차지전압으로 3 내지 6V의 전압을 사용하고, 상기 프로그램 전압으로는 17 내지 19V의 전압을 사용하며, 상기 바이패스 전압으로 9 내지 11V의 전압을 사용하며, 상기 패스 전압으로 상기 스트링 선택 트랜지스터의 문턱전압보다는 크고, 전원전압보다 낮거나 동일한 전압을 사용하며, 상기 전원전압으로 1.6 내지 3.0V의 전압을 사용하는 낸드 플래시 메모리 소자의 프로그램 방법.
KR1020040026766A 2004-04-19 2004-04-19 낸드 플래시 메모리 소자 및 이의 프로그램 방법 KR100559714B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040026766A KR100559714B1 (ko) 2004-04-19 2004-04-19 낸드 플래시 메모리 소자 및 이의 프로그램 방법
US10/888,067 US7212439B2 (en) 2004-04-19 2004-07-09 NAND flash memory device and method of programming the same
TW093121374A TWI276104B (en) 2004-04-19 2004-07-16 NAND flash memory device and method of programming the same
JP2004242056A JP2005310347A (ja) 2004-04-19 2004-08-23 Ｎａｎｄフラッシュメモリ素子及びそのプログラム方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026766A KR100559714B1 (ko) 2004-04-19 2004-04-19 낸드 플래시 메모리 소자 및 이의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20050101685A true KR20050101685A (ko) 2005-10-25
KR100559714B1 KR100559714B1 (ko) 2006-03-10

Family

ID=35096093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026766A KR100559714B1 (ko) 2004-04-19 2004-04-19 낸드 플래시 메모리 소자 및 이의 프로그램 방법

Country Status (4)

Country Link
US (1) US7212439B2 (ko)
JP (1) JP2005310347A (ko)
KR (1) KR100559714B1 (ko)
TW (1) TWI276104B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842758B1 (ko) * 2006-12-27 2008-07-01 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법 및 이를구현하기 위한 프로그램 바이어스 전압 발생장치
KR100854908B1 (ko) * 2007-03-29 2008-08-28 주식회사 하이닉스반도체 반도체 메모리 소자의 셀 어레이 및 이의 동작 방법
KR100919583B1 (ko) * 2007-10-12 2009-10-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR20110009503A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR20170036483A (ko) * 2015-09-24 2017-04-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559716B1 (ko) * 2004-04-01 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자 및 이의 독출 방법
JP4680195B2 (ja) * 2004-06-25 2011-05-11 スパンション エルエルシー 半導体装置及びソース電圧制御方法
US8824205B2 (en) * 2005-04-11 2014-09-02 Micron Technology, Inc. Non-volatile electronic memory device with NAND structure being monolithically integrated on semiconductor
KR101094840B1 (ko) * 2005-07-12 2011-12-16 삼성전자주식회사 낸드형 플래시 메모리 장치 및 그 제조 방법
US7212447B2 (en) * 2005-08-04 2007-05-01 Micron Technology, Inc. NAND flash memory cell programming
US7388789B2 (en) 2005-08-31 2008-06-17 Micron Technology NAND memory device and programming methods
WO2008047416A1 (fr) * 2006-10-18 2008-04-24 Spansion Llc Circuit de détection de tension
US7420850B2 (en) * 2006-10-24 2008-09-02 Sandisk 3D Llc Method for controlling current during programming of memory cells
US7420851B2 (en) * 2006-10-24 2008-09-02 San Disk 3D Llc Memory device for controlling current during programming of memory cells
WO2008051840A1 (en) * 2006-10-24 2008-05-02 Sandisk Corporation Memory device and method for controlling current during programming of memory cells
KR100850510B1 (ko) * 2007-01-17 2008-08-05 삼성전자주식회사 분리된 스트링 선택 라인 구조를 갖는 플래시 메모리 장치
CN103137200A (zh) 2007-02-07 2013-06-05 莫塞德技术公司 源侧非对称预充电编程方案
US20080232169A1 (en) * 2007-03-20 2008-09-25 Atmel Corporation Nand-like memory array employing high-density nor-like memory devices
JP4510060B2 (ja) * 2007-09-14 2010-07-21 株式会社東芝 不揮発性半導体記憶装置の読み出し／書き込み制御方法
US7978518B2 (en) * 2007-12-21 2011-07-12 Mosaid Technologies Incorporated Hierarchical common source line structure in NAND flash memory
JP2013004123A (ja) 2011-06-14 2013-01-07 Toshiba Corp 不揮発性半導体記憶装置
US8797806B2 (en) 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
JP5254413B2 (ja) * 2011-09-22 2013-08-07 株式会社東芝 不揮発性半導体記憶装置
US9240240B2 (en) * 2011-11-29 2016-01-19 Micron Technology, Inc. Apparatus having indications of memory cell density and methods of their determination and use
WO2013147800A1 (en) 2012-03-29 2013-10-03 Intel Corporation Chunk redundancy architecture for memory
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
KR102011466B1 (ko) * 2012-08-29 2019-08-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9589644B2 (en) * 2012-10-08 2017-03-07 Micron Technology, Inc. Reducing programming disturbance in memory devices
US9064578B2 (en) * 2012-12-18 2015-06-23 Micron Technology, Inc. Enable/disable of memory chunks during memory access
KR20170056072A (ko) 2015-11-12 2017-05-23 삼성전자주식회사 멀티 플레인을 포함하는 불 휘발성 메모리 장치
KR102424371B1 (ko) * 2016-01-19 2022-07-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10825513B2 (en) * 2018-06-26 2020-11-03 Sandisk Technologies Llc Parasitic noise control during sense operations
CN110718258B (zh) * 2018-07-13 2021-10-08 西安格易安创集成电路有限公司 一种非易失存储器处理电路及方法
CN110718256B (zh) * 2018-07-13 2021-07-09 西安格易安创集成电路有限公司 一种非易失存储器处理电路及方法
CN110718259B (zh) * 2018-07-13 2021-08-20 西安格易安创集成电路有限公司 一种非易失存储器检测电路及检测方法
CN112037838B (zh) * 2020-08-26 2022-10-28 南京优存科技有限公司 一种用于存储器阵列的新编程方法及监控电路
CN115312098B (zh) * 2022-07-07 2023-04-25 北京超弦存储器研究院 存储单元、nand串、存储单元阵列、数据读取和写入方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10320988A (ja) * 1997-05-23 1998-12-04 Sony Corp 半導体不揮発性記憶装置、そのデータプログラム方法、およびその製造方法
JP3859912B2 (ja) * 1999-09-08 2006-12-20 株式会社東芝 不揮発性半導体記憶装置
JP4005761B2 (ja) * 2000-06-09 2007-11-14 株式会社東芝 半導体記憶装置
DE60136321D1 (de) * 2000-09-22 2008-12-11 Samsung Electronics Co Ltd Treiberschaltungen für Speicherzellenmatrix in einer NAND-typ Flash-Speicheranordnung
JP3957985B2 (ja) * 2001-03-06 2007-08-15 株式会社東芝 不揮発性半導体記憶装置
KR100399351B1 (ko) * 2001-08-07 2003-09-26 삼성전자주식회사 공유된 선택 라인 구조를 갖는 낸드형 플래시 메모리 장치
KR100463199B1 (ko) * 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
JP3863485B2 (ja) * 2002-11-29 2006-12-27 株式会社東芝 不揮発性半導体記憶装置
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842758B1 (ko) * 2006-12-27 2008-07-01 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법 및 이를구현하기 위한 프로그램 바이어스 전압 발생장치
KR100854908B1 (ko) * 2007-03-29 2008-08-28 주식회사 하이닉스반도체 반도체 메모리 소자의 셀 어레이 및 이의 동작 방법
US7616486B2 (en) 2007-03-29 2009-11-10 Hynix Semiconductor Inc. Cell array of semiconductor memory device and method of driving the same
KR100919583B1 (ko) * 2007-10-12 2009-10-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR20110009503A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR20170036483A (ko) * 2015-09-24 2017-04-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
JP2005310347A (ja) 2005-11-04
US7212439B2 (en) 2007-05-01
US20050232012A1 (en) 2005-10-20
KR100559714B1 (ko) 2006-03-10
TW200535846A (en) 2005-11-01
TWI276104B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
KR100559714B1 (ko) 낸드 플래시 메모리 소자 및 이의 프로그램 방법
US7200039B2 (en) Flash memory device with improved erase function and method for controlling erase operation of the same
US6587375B2 (en) Row decoder for a nonvolatile memory device
KR100453854B1 (ko) 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
US7376017B2 (en) Flash memory device and program method thereof
US7212447B2 (en) NAND flash memory cell programming
JP3821579B2 (ja) プレートセル構造の電気的に消去及びプログラムができるセルを具備したフラッシュメモリ装置及び不揮発性半導体メモリ装置及びそのプログラム方法
US7502263B2 (en) Non-volatile memory devices and methods of programming the same
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
US7161837B2 (en) Row decoder circuit of NAND flash memory and method of supplying an operating voltage using the same
KR101270500B1 (ko) 비휘발성 반도체 메모리 디바이스 및 비휘발성 반도체 메모리 디바이스로부터 데이터를 판독하는 방법
US20060050594A1 (en) Flash memory device and method of erasing flash memory cell thereof
US6560162B2 (en) Memory cell decoder not including a charge pump
US8437199B2 (en) Semiconductor memory device and method of erasing the same
KR100699852B1 (ko) Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
JP2013080561A (ja) ページ消去を有する不揮発性半導体メモリ
JP2010073246A (ja) 不揮発性半導体記憶装置
KR20150121288A (ko) 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
KR20070033193A (ko) 펌핑 전압을 재충전하는 플래쉬 메모리 장치 및 그 펌핑전압 재충전 방법
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20050108136A (ko) 낸드 플래시 메모리 소자의 프로그램 방법
KR100630752B1 (ko) 플래쉬 메모리 장치의 낮은 동작 전원 전압에 적합한워드라인 디코더
KR20120005942A (ko) 반도체 메모리 장치 및 그 동작 방법
JP6744893B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 15