KR20050100571A - 금속 또는 금속화합물패턴 및 패턴형성방법, 패턴을 사용한전자방출소자, 전자원 및 화상형성장치 - Google Patents

금속 또는 금속화합물패턴 및 패턴형성방법, 패턴을 사용한전자방출소자, 전자원 및 화상형성장치 Download PDF

Info

Publication number
KR20050100571A
KR20050100571A KR1020050086056A KR20050086056A KR20050100571A KR 20050100571 A KR20050100571 A KR 20050100571A KR 1020050086056 A KR1020050086056 A KR 1020050086056A KR 20050086056 A KR20050086056 A KR 20050086056A KR 20050100571 A KR20050100571 A KR 20050100571A
Authority
KR
South Korea
Prior art keywords
pattern
metal
solution
electrode
electron
Prior art date
Application number
KR1020050086056A
Other languages
English (en)
Other versions
KR100625744B1 (ko
Inventor
츄요시 후루세
마사히로 테라다
쇼세이 모리
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20050100571A publication Critical patent/KR20050100571A/ko
Application granted granted Critical
Publication of KR100625744B1 publication Critical patent/KR100625744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은, 제1금속과 제1금속 화합물중의 하나를 가지고, 다공도가 60%이하인 제1영역과, 상기 제1영역에 접촉하도록 배치되고, 상기 제1금속과 상기 제1금속 화합물중의 하나와 상이한 제2금속과 제2금속 화합물중의 적어도 하나를 가지는 제2영역을 포함한 것을 특징으로 하는 패턴을 제공하는 것이다.

Description

금속 또는 금속화합물패턴 및 패턴형성방법, 패턴을 사용한 전자방출소자, 전자원 및 화상형성장치{METAL OR METAL COMPOUND PATTERN AND FORMING METHOD OF PATTERN, AND ELECTRON EMITTING DEVICE, ELECTRON SOURCE, AND IMAGE-FORMING APPARATUS USING THE PATTERN}
<발명의 배경>
<발명의 분야>
본 발명은 금속성분을 함유하는 용액을 사용하여 금속 또는 금속화합물패턴을 형성하는 방법, 패턴을 사용하여 전자방출소자, 전자원 및 화상형성장치를 제조하는 방법에 관한 것이다. 본 발명은 또한, 소망의 다공도를 사용한 금속 또는 금속화합물패턴과; 패턴을 사용한 전자방출소자, 전자원 및 화상형성장치에 관한 것이다.
<관련된 배경기술>
전극, 배선 등으로서 사용된 도전성패턴을 형성하는 방법에 대해서는, 종래에는 이하의 방법 즉, (1) 스퍼터링(스퍼터링 방법)에 의해 금속을 부착하고, 레지스트를 패터닝하고, 레지스트를 박리하기 위해 이온밀링(ion-milling)에 의해 에칭을 행하는 방법; (2) 스크린프린팅을 사용하여 도전성 페스트를 소망의 패턴으로 프린팅한 다음에, 소망의 도전성패턴을 형성하도록 건조/베이킹하는 방법; (3) 전사에 의해 도전성패턴 형성하는방법; (4) 기판의 전체면에 대해서 도전성 페스트를 코팅하고, 금속막을 형성하도록 건조/베이킹하고, 금속막의 소망부분을 포토레지스트 등의 마스크로 피복하고 소망의 도전성패턴을 형성하도록 소망부분 이외의 부분을 에칭하는 방법; (5) 감광성을 금속페이스트에 부여하고, 소망부를 노광한 다음에 현상하여 도전성패턴을 형성하는 방법(일본국 특개평 5-114504); 및 (6) 젤라틴 등으로 형성된 층이, 전도성을 가진 작은 방울을, 흡수하게 하고 젤라틴층을 소성제거하여 전도성 막을 형성하는 방법(일본국 특개평 9-213211)등이 공지되었다.
그러나, 방법(4) 및 방법(5)는, 특히 백금 등의 귀금속에 의해 도전성패턴을 구성하는 경우, 대량의 귀금속성분이 에칭 또는 현상시에 제거되고,그 결과 제거된 성분을 재도포하고 재사용하기 위해 필요한 설비의 관점에서 볼 때 많은 노동량과 막대한 부담이 초래된다. 또한, 상기 설명한 문제점은, 도전성패턴의 형성뿐 만 아니라 절연재료를 포함하는 금속화합물패턴의 형성에 있어서도 발생한다. 따라서, 이 문제점의 해결이 요구되었다.
형성된 패턴의 품질에 대하여, 방법(1)에 의해 형성된 막패턴은 높은 막 밀도를 가지며, 패턴 자체의 전극특성은 문제점을 가지고 있지 않다. 그러나, 상이한 금속의 존재시에, 상이한 금속이 용이하게 확산되어 이동하기 때문에, 그들의 특성은 시간이 경과함에 따라서 변화한다. 또한, 전자방출소자에서, 상이한 금속의 확산에 의해 전자방출특성의 악영향이 될 수 있고 이를 문제점으로서 간주하였다(일본국 특허 공개 제2000-243327호 공보). 또한, 방법(2) 내지 (5)에 의해 형성된 막패턴이 낮은 막밀도을 가지므로 막의 질을 안정하게 제어하기 어렵다. 따라서, 예를 들면, 복수의 패턴이 기판위에 형성되는 경우, 불균일한 분포가 전기 특성에 관련하여 발생하는 문제점이 생긴다.
특히, 방법(2)에 의하면, 미세한 패턴을 형성하기 어렵다. 방법(3)에 의하면, 균일한 막품질을 가진 패턴형성이 어렵거나 재현성을 가진 패턴형성이 어렵다.
<발명의 요약>
본 발명은 종래 기술에 있어서의 이러한 고유 문제점을 고려하여 이루어졌으며, 본 발명의 목적은, 형성공정시에 제거되는 패턴을 구성하는 재료의 양을 최소로 억제할 수 있으며, 특히, 백금 등의 귀금속에 의해 패턴을 구성하는 경우에도, 형성공정시에 제거되는 패턴을 구성하는 재료를 다시 도포할 수 있어 최소한의 부담으로 재사용할 수 있는, 금속 또는 금속화합물패턴 등의 다양한 패턴을 형성하는, 방법을 제공한다.
본 발명의 또 다른 목적은, 금속 또는 금속화합물패턴을 제공하며, 특히, 금속 또는 금속화합물로서 특성의 안정성이 유지되는 동시에, 다른 금속의 존재하에서 다른 금속의 확산 및 이동을 억제하는 바람직한 전극 패턴을 제공한다.
본 발명에 의하면, 금속 또는 금속화합물패턴의 제조방법으로서,
기판의 표면에 금속성분을 함유하는 용액을 흡수할 수 있는 수지패턴을 형성하는 수지패턴형성공정과,
금속성분을 함유하는 용액중에 수지패턴을 침지하여, 수지패턴에 상기 금속성분을 함유하는 용액을 흡수시키는 흡수공정과,
금속성분을 함유하는 용액을 흡수한 수지패턴을 가지는 기판을, 상기 금속성분을 함유하는 용액의 용매와 동일한 세정액을 사용하여, 세정하는 세정공정과,
세정후에 수지패턴을 소성하는 소성공정
을 가지는 금속 또는 금속화합물패턴의 제조방법을 제공한다.
또한, 본 발명에 의하면, 금속 또는 금속화합물패턴의 제조방법으로서,
기판의 표면에 금속성분을 함유하는 용액을 흡수할 수 있는 수지패턴을 형성하는 수지패턴형성공정과,
금속성분을 함유하는 용액을 스프레이법 또는 스핀코팅법에 의해 상기 수지패턴에 코팅하여 금속성분을 함유하는 용액을 상기 수지패턴에 흡수시키는 흡수공정과,
금속성분을 함유하는 용액을 흡수한 수지패턴을 가지는 기판을, 상기 금속성분을 함유하는 용액의 용매와 동일한 세정액을 사용하여, 세정하는 세정공정과,
세정후에 수지패턴을 소성하는 소성공정
을 포함하는 금속 또는 금속화합물 패턴의 제조방법을 제공한다.
또한, 본 발명에 의하면, 금속 또는 금속화합물패턴의 제조방법으로서,
기판의 표면에, 금속성분을 함유하는 용액을 흡수할 수 있고 상기 금속성분을 이온교환 가능한 수지패턴을 형성하는 수지패턴형성공정과,
금속성분을 함유하는 용액을 상기 수지패턴에 흡수시키는 흡수공정과,
금속성분을 함유하는 상기 용액을 흡수한 수지패턴을 소성하는 소성공정
을 포함하는 금속 또는 금속화합물 패턴의 제조방법을 제공한다.
또한, 본 발명의 다른 측면에 의하면,
제 1금속 또는 제 1금속화합물을 가지고 다공도가 60% 이하인 제 1영역과,
제 1영역에 접촉하도록 배치되고 상기 제 1금속 또는 상기 제 1금속화합물과 상이한 제 2금속 또는 제 2금속화합물을 가지는 제 2영역
을 포함하는 금속 또는 금속화합물 패턴의 제조방법을 제공한다.
<바람직한 실시예의 설명>
본 발명은 기판위에 패턴화된 수지를, 금속성분을 함유하는 용액에, 침지하거나, 금속성분함유 용액을 기판 위에 코팅함으로써, 기판위에 패턴화된 수지를 흡수하는 패턴을 형성한 다음에, 기판을 세정하고 소성공정에 의해 패턴을 형성하는패턴의 형성방법을 제공한다. 본 발명은 금속화합물을 함유하는 용액을 흡수할 수 있고 금속성분을 이온교환할 수 있는 수지패턴내에, 금속성분을 함유하는 상기 용액이 흡수되는 패턴을 형성한 다음에, 수지패턴을 소성하는 방법을 제공한다. 특히, 본 발명은 감광성수지와 금속성분을 함유하는 용액을 사용함으로써 금속 또는 금속화합물 패턴을 형성하는 방법을 제공한다. 본 발명에 의해 형성된 금속 또는 금속화합물패턴의 대표적 예는, 전극, 배선 및 산화금속으로 이루어진 절연층을 포함한다. 본 발명에 의해 형성된 금속 또는 금속화합물패턴중에서, 도전성패턴의 형성방법은, 예를 들면, 전극을 가진 전자방출장치의 제조방법, 복수의 상기 전자방출소자를 가진 전자원의 제조방법에 대해 유용하고, 특히 이 전자원을 사용한 화상형성장치의 제조방법에 있어서 구성재료의 재도포와 재사용의 부담을 경감시킨다.
본 발명의 다른 측면에 의하면, 제 1금속 또는 제 1금속화합물을 가지고 다공도가 60% 이하인 제 1영역과, 이 제 1영역에 접촉하도록 배치되고 상기 제 1금속 또는 상기 제 1금속화합물과 상이한 제 2금속 또는 제 2금속화합물을 가지는 제 2영역으로 이루어진 패턴을 제공한다.
상기 구성에 의해, 예를 들면, 전자방출소자를 구성하는 소자전극으로서 사용되는 제 1영역과 제 2영역에 있어서, 상기 설명한 소자전극에 접속하는 배선의 구성재료의 확산을 방지할 수 있으며 바람직한 특성을 가진 전자방출소자를 제공할 수 있다.
본 발명에 있어서, 용어 "금속"이란 합금까지도 포함하는 금속을 의미한다. "제 1금속 또는 제 1금속화합물은 제 2금속 또는 제 2금속화합물과 상이하다"라는 상기 설명은, 이들이 동일한 원소로 구성되지만 비율이 상이한 경우를 말한다.
예를 들면, 제 1영역과 제 2영역이 Sn : Pb = 7 : 3 및 Sn : Pb = 6 : 4의 비율을 가진 주석(Sn)과 납(Pb)의 합금인 땝납에 의해 각각 구성되는 경우, 제 1영역과 제 2영역은 서로 상이하며 이들은 본 발명의 범위내에 있다. 또한, 제 1영역과 제 2영역은, 배선으로 사용된 은(Ag)과 산화납(PbO)로 이루어진 혼합페스트를 사용하여 구성되는 경우, 제 1영역과 제 2영역 사이의 그 혼합비는 변동하면, 제 1영역과 제 2영역은 서로 상이하다.
상기 설명한 바와 같이, 본 발명은 전자방출소자와 이 전자방출 소자를 사용한 화상형성장치에 적용해도 된다. 전자방출소자의 예로서는, 전기절연기판상에 서로 대향하여 형성된 한 쌍의 소자전극에 접속하기 위해 도전성 박막이 형성된 다음에 도전성박막을 부분적으로 파괴, 변형 또는 변경하고 이에 의해 크랙을 포함하고전기적 고저항을 가지는 부분을 형성하는 포밍(forming)으로 칭하는 용접처리(welding treatment)를 상기 도전성 박막에 대해 행하고, 크랙을 포함하고 전기적 고저항을 가진 부분을 형성한 후, 전압이 소자전극 사이에 인가되고 병렬전류가 전기적 도전성박막의 표면에 인가된 경우, 크랙을 포함하고 전기적 고저항을 가진 부분(전자방출부)에 의해 전자방출이 발생하는 현상을 사용하는 표면도전형 전자방출소자를 포함한다. 본 발명의 다른 예로서는, "FE-형"으로 칭하는 전계방출형 전자방출소자 또는 "MIM형"으로 칭하는 금속/절연층/금속형구조를 가진 전자방출소자를 포함한다.
복수의 전자방출소자와 복수의 전자방출소자를 구동하는 배선이 형성된 전자원의 예로서는, 사다리형상으로 배치된 전자방출소자를 가진 전자원을 포함하고, 한 쌍의 소자전극을 가진 복수의 전자방출소자는 X방향과 Y방향으로 매트릭스형태로 배치되고, 복수의 전자방출소자의 한쪽의 소자전극과 다른쪽 소자전극은, 동일한 라인으로 배치되고, 공통배선에 접속됨과 동시에, 전자방출소자로부터의 전자가 상기 배선에 대해 직교하는 방향으로 상기 전자방출소자의 위쪽에 배치된 제어전극("그리드(grid)"라고도 칭함)에 의해 제어구동될 수 있다.
전자원의 다른 예로서는, 복수의 전자방출소자가 X방향과 Y방향으로 매트릭스형상으로 배치된 전자원을 포함하고, 동일한 라인에 배치된 복수의 전자방출소자중에서 한 쪽의 소자전극은 X방향으로 공통배선에 접속하고, 동일한 라인에 배치된 복수의 전자방출소자의 다른 쪽 소자전극은 Y방향으로 공통배선에 접속한다. 이것을 이른바 단순매트릭스구성이라 칭한다.
화상형성장치의 예로서는, 상기 설명한 바와 같은 전자원을, 이 전자원의 전자방출소자로부터 방출된 전자빔의 조사에 의해 화상을 형성하는 화상형성부재에, 결합함으로써 제조된 것을 포함한다. 전자에 의해 가시방사를 방출하는 형광물질을 가진 화상형성부재가 사용되면, 텔레비젼 또는 컴퓨터 표시장치로서 사용되는 표시패널을 제조할 수 있다. 감광성드럼이 화상형성부재로서 사용되고, 잠상을 전자빔의 조사에 의해 광수용체 드럼위에 형성하면, 복사기 또는 프린터를 제조할 수 있다.
본 발명의 바람직한 실시예에 관하여, 사용된 재료(수지와 금속성분을 함유하는 용액), 금속 또는 금속화합물의 형성방법, 특히, 본 발명의 전기적 도전성패턴, 본 발명의 다공도의 산출방법, 전자방출소자의 제조방법, 전자원 및 화상형성장치에 대해 이하 순차적으로 설명한다.
(1) 감광성 수지
본 발명에 사용되는 수지는 감광성수지가 바람직하고, 감광성수지를 사용하여 형성된 수지패턴이 나중에 설명하는 금속성분을 함유하는 용액을 흡수할 수 있는 한, 특히 제한되지 않는다. 수용성 감광성수지와 용매용해성 감광성수지의 양자가 사용되어도 된다. "수용성 감광성수지"라는 용어는, 나중에 설명하는 현상공정에서, 물 또는 적어도 50중량%의 물을 함유하는 현상액에 의해 현상 하도록 하는 광감성수지를 말한다. "용매 용해성 감광성수지"는, 유기용매 또는 적어도 50중량%의 유기용매를 함유하는 현상제에 의해 현상공정에서 현상을 행하도록 하는 감광성수지를 말한다.
감광성수지는 수지구조에 감광성군을 가진 수지이거나 사이클화된 고무-비사지드(bisazide) 수지 등의 감광성제를 혼합된 수지이어도 된다. 어느 감광성수지성분도, 광반응기폭제 또는 광반응억제제를 적합하게 혼합할 수 있다. 감광성수지는, 현상용액에서 용해되는 감광성수지코팅이 이 광조사에 의해 현상용액에서 용해되지 않는 타입(네거티브 타입)이거나, 또는 현상용액에서 용해되지 않는 감광성수지코팅이 광조사에 의해 현상용액에서 용해되는 타입(포지티브 타입)이어도 된다.
본 발명에서, 일반적인 감광성수지는 상기 설명한 바와 같이 넓은 범위에서 사용될 수 있다. 특히 바람직하게는, 나중에 설명하는 금속성분을 함유하는 용액에서 금속성분과 반응하는 이온 교환성수지이다. 바람직한 작업환경을 용이하게 유지할 수 있고 생성된 폐기물이 자연에 거의 부담되지 않는다.
수용성 감광성수지에 대해 또한 설명한다. 수용성 감광성수지는, 적어도 50중량%의 물을 함유하고, 건조율이 증가하는 메틸알콜 또는 에틸알콜 등의 저알콜을 첨가하거나 50중량% 미만의 범위내에서, 감광성수지성분의 분해가속도 또는 안정성의 개선을 달성하는 성분을 첨가한 현상제를 사용하는 수지이어도 된다. 그러나, 환경부담을 감소시키는 관점에서, 70중량% 이상의 물의 함유량을 가진 현상액에서 현상하도록 하는 수지가 바람직하고, 90중량% 이상의 물의 함유량을 가진 현상액에서 현상하도록 하는 수직가 더욱 바람직하고, 현상액으로서 물만을 사용하여 현상하도록 하는 수지가 가장 바람직하다. 수용성 감광성수지의 예는 폴리비닐 알콜 수지 또는 폴리비닐 피롤리돈수지 등의 수용성수지로 이루어진 수지를 포함한다.
(2) 금속성분 함유 용액
본 발명에서 사용하는 용액은 금속성분을 함유하는 용액이 바람직하다. 이 경우에, 용액은, 유기용매중에서 50중량% 이상을 함유하는 유기용매타입의 용매를 포함하는 유기용매타입의 용매이거나, 소성에 의해 금속 또는 금속화합물막을 형성할 수 있는 경우에는, 50중량% 이상의 물을 함유하는 수용성 용매로 이루어진 수용액이어도 된다. 예를 들면, 금속성분을 함유하는 상기 용매에 대해서는, 유기용매형 용매 또는 수용성 용매에서 백금, 은, 팔라듐 또는 구리로 형성된 유기용매 용해성 또는 수용성 금속 유기화합물을 금속성분으로서, 용해함으로써 얻은 용액을 사용할 수 있다. 이들 중에서, 화학적으로 가장 안정한 도전성패턴을 용이하게 얻을 수 있기 때문에, 백금유기화합물이 용해되는 용액이 사용되는 것이 바람직하다.
상기 설명한 감광성수지와 마찬가지로, 바람직한 작업 환경을 용이하게 유지할 수 있고 생성된 폐기물이 자연에 대해 거의 부담되지 않기 때문에, 본 발명에서 사용하는 금속성분을 함유하는 용액은 수용성 용액이 바람직하다. 이 수용성 용액에 대한 수용성 용매는, 50중량% 이상의 물을 함유하는 수용성용매 및 예를 들면, 건조율을 촉진시키는 메틸알콜이나 에틸알콜 등의 저 알콜을 첨가하거나, 50중량% 미만의 범위 내에서, 상기 설명한 금속유기화합물의 분해가속도 또는 안정성의 개선을 얻을 수 있는 성분을 첨가한 수용성 용매이다. 그러나, 환경부담을 감소시키는 관점에서, 용매의 물의 함유량은 70중량% 이상인 것이 바람직하고, 90중량% 이상은 더욱 바람직하고, 용매가 모두 물이면 가장 바람직하다.
특히 소성에 의해 전기적 도전성 막을 형성할 수 있는 수용성 금속속 유기화합물의 예는 금, 백금, 은, 팔라듐, 구리 등의 착화합물을 포함한다.
착체화합물은, 분자내의 적어도 하나의 하이드록실 군을 가진 질소함유화합물에 의해 리간드를 구성하도록 하는 것이 바람직하다. 리간드가 분자내에서 적어도 하나의 하이드록실 군을 가진 질소함유화합물에 의해 구성된 착화합물중에서, 예를 들면, 리간드가 8개 미만의 탄소원자 또는 2개이상의 탄소원자를 가진 어느 하나의 질소함유화합물로 구성되는, 알콜아민(에탄올아민, 프로판올아민, 이소프로판올아민 및 부탄올아민 등), 셀리넨올 및 트리스(TRIS) 등의 착체화합물이 바람직하다.
착체화합물이 바람직하게 사용되는 이유는, 높은 수용성과 낮은 결정성을 포함하기 때문이다. 예를 들면, 시판 가능한 아민 착체에서, 건조시에 결정이 침전하여 균일한 막을 거의 얻을 수 없는 경우도 있다. 지방족 알킬아민에 의해 구성된 것 등의 "가요성"리간드가 사용되면, 결정성은 낮아질 수 있으나 수용성은 알킬군의 소수성의 특성 때문에 감소한다. 한편, 상기 리간드가 상기 설명한 바와 같이 구성된 착화합물이 사용되면, 높은 수용성과 낮은 결정성은 동시에 얻을 수 있다.
얻어진 전기적 도전성 패턴의 막질을 개선하고 기판에의 전기적 도전성 패턴의 부착성을 개선하기 위해, 예를 들면, 로듐, 비스무트, 루테늄, 바나듐, 크롬, 틴, 납 및 실리콘등의 단체 또는 이들의 화합물이 상기 설명한 금속화합물의 성분으로서 함유되는 것이 바람직하다.
(3) 전기적 도전성 패턴의 형성방법
본 발명에 의한 전기적 도전성 패턴의 형성은, 이하 설명한 수지패턴 형성공정(코팅공정, 건조공정, 노광공정 및 현상공정) 흡수공정, 세정공정, 소성공정, 필요에 따라 밀링공정에 의해 형성할 수 있다.
코팅공정은, 전기적 도전성패턴이 형성되는 절연기판위에 상기 설명한 감광성수지를 코팅하는 공정이다. 이 코팅은, 다양한 프린팅방법(스크린프린팅, 오프셋프린팅, 플렉소그래픽 프린팅), 스피너 방법, 디핑방법, 스프레이방법, 스탬프방법, 롤링방법, 슬릿코터방법, 잉크젯방법 등을 사용하여 행할 수 있다.
건조공정은 상기 설명한 코팅공정에서 기판에 코팅한 감광성수지막내의 용매를 증발함으로써 코팅을 건조하는 공정이다. 코팅막은 실온에서 건조될 수 있지만, 건조시간을 단축하는 가열에 의해 건조되는 것이 바람직하다. 가열에 의한 건조는, 예를 들면, 노윈드오븐(no-wind oven), 건조기 또는 고온플레이트를 사용하여 행할 수 있고, 전극과 배선을 형성하는 코팅된 조성물의 형성 또는 코팅량에 따라서 조건이 변동하지만, 1 내지 30 분동안 50 내지 100℃의 온도하에서 막을 배치함으로써 행하는 것이 일반적이다.
노광공정은 상기 설명한 공정에서 건조된 기판상의 감광성수지막을 소정의 수지패턴(예를 들면, 전극 또는 배선의 소정의 형상)에 따라, 노광하는 공정이다. 노광공정시의 광조사에 의해 노광되는 영역은, 사용된 감광성수지가 네거티브형 수지 또는 포지티브형 수지인지의 여부에 따라서 변동한다. 광조사에 의한 현상용액에서 불용성으로 되는 네거티브형 수지인 경우에는, 소망의 수지패턴로서 잔류하는 영역에 광을 조사함으로써 노광을 행한다. 한편, 네거티브형 수지와는 반대로, 조사에 의해 현상 용액에서 용해되는 포지티브형 수지인 경우에는, 수지패턴으로 잔류하는 영역 이외의 영역에 광을 조사함으로써 노광을 행한다. 조사영역과 비조사영역은 포토레지스트에 의해 일반적인 마스크형성시에 행해진 동일한 방식으로 선택될 수 있다.
현상공정은, 상기 설명한 노광공정에서 노광된 감광성수지막에 있어서, 소망의 수지패턴으로서 잔류하는 영역 이외의 영역의 감광성수지막을 제거하는 공정이다. 감광성수지가 네거티브형수지인 경우, 광조사가 행해지지 않는 영역에서의 감광성수지막은 현상용액에서 용해성이 있고, 광조사에 의해 노광된 영역에서의 감광성수지막은 현상용액에서 용해되지 않는다. 따라서, 현상용액에서 불용성이 되지 않는 광조사되지 않은 영역에서의 감광성수지막을 현상용액에 의해, 분해하고 제거함으로써 현상을 행할 수 있다. 감광성수지가 포티지브형 수지인 경우, 조사되지 않는 감광성수지막의 부분과 광조사에 의해 노광된 감광성수지막의 부분은 현성용액에서 용해된다. 따라서, 현상용액에서 용해되는 조사된 부분의 감광성수지막을 현상용액에 의해 용해하여 제거함으로써 현상을 행할 수 있다.
수용성 감광성수지의 경우에는, 여기서 사용된 현상용액은, 예를 들면, 물 또는 일반적인 수용성 광레지스트에서 사용된 것과 동일한 현상용액이다. 유기용매수지를 사용하는 경우에, 사용된 현상용액은 유기용매 또는 용매형 광레지스트에서 사용된 것과 동일한 현상용액이다. 여기서, 수지패턴을 형성하는 공정으로서, 감광성수지를 사용하는 형성공정을 설명하였다. 감광성수지 이외의 수지를 사용하는 경우에는, 수지패턴은 리프트오프 등에 의해 형성되어도 된다.
흡수공정은 상기 설명한 바와 같이 형성된 수지패턴이 금속성분을 함유하는 상기 설명한 용액을 흡수하게 하는 공정이다. 금속성분을 함유하는 용액에 상기 형성된 수지패턴을 접촉함으로써 흡수 될 수 있다. 더욱 상세하게는, 예를 들면, 상기 형성된 수지패턴이 금속성분을 함유하는 용액에 침지되는 침지방법에 의하거나, 또는 금속성분을 함유하는 용액이 스프레이방법 또는 스핀코팅방법 등의 방법에 의해 상기 형성된 수지패턴에 코팅하는 코팅방법에 의해 흡수를 행할 수 있다. 수지패턴이 금속성분을 함유하는 용액에 접촉하기 전에, 예를 들면, 상기 설명한 수용액을 사용하는 경우에, 수지패턴은 상기 설명한 수용액을 사용하여 미리 팽창하여도 된다.
세정공정은, 수지패턴이 금속성분을 함유하는 용액을 흡수한 후에, 수지패턴에 부착하는 과잉용액 또는 수지패턴 이외의 부분에 부착하는 과잉용액을 제거하여 세정하는 행하는 공정이다. 이 세정공정은, 수지패턴을 위에 형성한 기판을 이 세정용액에 침지하는 방법 또는 수지패턴을 위에 형성한 기판위에 세정용액을 스프레이하는 방법에 의해, 금속성분을 함유하는 용액에서 용매와 동일한 세정용액을 사용하여 행할 수 있다. 여기에서 행하는 세정은 과잉용액이 세정될 수 있는 경우 세정용액에 의해 세정되는 것에 제한되지 않고, 예를 들면 공기 스프레이 또는 진동을 사용하는 방법에 의해 행하여도 된다. 이 세정공정에서, 금속성분을 함유하는 용액은 다소 제거되어도 된다. 그러나, 제거된 양은 매우 작으므로, 이것이 재도포되고 재사용되는 경우에, 종래방법에 비해서 대폭적으로 감소될 수 있다.
소성공정은 현상공정, 흡수공정 및 세정공정을 통하여 얻은 수지패턴(네거티브형 수지인 경우에는 광조사부분에 있어서의 감광성수지막이고 포지티브형 수지인 경우에는 비광조사부분에서의 감광성수지막임)을 소성하고, 수지패턴의 유기성분을 분해 및 제거하고, 수지패턴에서 흡수된 금속성분을 함유하는 용액에서 금속성분을 사용하여 전기적 도전성막을 형성하는 공정이다. 형성될 전기적 도전성막이 귀금속막인 경우 소성을 대기압에서 행할 수 있다. 또한, 형성된 전기적 도전성막이 구리와 팔라듐과 같이 용이하게 산화되는 금속으로 형성된 막인 경우, 소성은 진공 또는 탈산분위기(예를 들면, 질소 등의 불활성가스분위기)에서 행할 수 있다. 절연패턴을 형성하는 경우에, 절연체를 산소분위기(공기 등)에서 Pb 등을 소성함으로써 형성할 수 있다. 수지패턴에 함유된 유기성분종류에 따라서 조건이 변동하지만, 수 분 내지 수십 분 동안 400 내지 600℃의 온도하에 수지패턴을 배치함으로써 일반적으로 소성을 행할 수 있다. 예를 들면, 순환하는 더운 공기오븐을 사용함으로써 소성을 행할 수 있다. 이 소성에 의해, 소정의 패턴에 따른 형상을 가진 금속막으로서 기판위에 전기적 도전성 패턴을 형성할 수 있다.
소성공정후, 필요에 따라서 밀링공정을 행할 수 있다. 밀링공정은 기판표면위에 형성된 금속막을 패턴닝하는 공정이다. 상기 사용된 이온밀링방법은 일반적으로 사용된 방법중의 어떠한 것이어도 된다. 사용된 레지스트는 포지티브 레지스트 또는 네거티브 레지스트이어도 된다. 노광에 있어서, 감광성수지막은 소정의 마스크을 사용하여 노광되고 현상되어 소정의 패턴을 얻는다. 노광표면은 이온밀링방법 등에 의해 에칭된다. 에칭은 금속표면이 에칭되는 한 어떠한 방법에 의해 행하여도 된다. 마지막으로, 레지스트가 박리되고, 박리용액은 상기 사용된 레지스트종류에 따라서 적합하게 선택되어도 된다.
본 발명의 바람직한 실시예는 상기 설명하였다. 이 실시예에 의하면, 패턴을 재료의 높은 이용 효율성과 저렴한 가격으로 형성할 수 있다.
상기 설명한 바람직한 실시예에 의해 금속 또는 금속화합물패턴을 형성하는 경우, 수지패턴두께의 제어 등의 수지패턴의 흡수력을 제어하고, 또한 다른 금속의 확산방지의 기능 뿐만 아니라 상기 형성된 패턴의 전기적 특성을 제어하기 위해 침지시간 또는 코팅시간의 제어 등의 흡수공정에서의 흡수조건을 제어하는 것이 중요하다. 이 제어에 의해, 상기 형성된 패턴의 다공도를 바람직하게 제어할 수 있다.
또한, 소망의 다공도를 가진 패턴을 얻는 방법은 상기 설명한 제조방법에 제한되지 않고, 소망의 다공도를 가진 패턴은 나중에 설명한 바와 같이 실시예 11과 실시예 13에 의한 방법에 의해 또한 얻을 수 있다.
다음에, 본 발명에 의해 형성된 막패턴의 다공도에 대해 이하 상세하게 설명한다.
(4) 금속 또는 금속화합물패턴의 다공도
· 오염성분의 확산이동과 시트저항의 안정성
60% 이하(밀도가 40% 이상)의 다공도를 형성하는 본 발명의 막구조에 대해 설명한다.
여기에서, 전극으로서 사용하는 경우의 금속막패턴의 다공도에 대해 설명한다. 상기 설명한 바와 같이, 스퍼터링방법에 의해 제조된 금속막의 막구조에 관련해서, 다공도는 거의 0%(즉, 밀도가 100%)이므로 밀도는 순금속에 가깝다. 이에 의해, 금속막패턴은 전극특성이 안정된 전극으로서 사용된다.이 전극이 다른 금속 또는 오염금속화합물에 접합하는 경우, 이들 다른 금속 또는 오염금속화합물이 확산되어 이동하는 것을 발견하였다. 예를 들면, Ag 등이 스퍼터링방법에 의해 Pt전극위에 프린트되는 경우, 다량의 Ag가 Pt전극위에 확산한다. 따라서, Pt전극위에서 다른 금속이 확산되기 때문에, 전극의 전기적 특성이 변화하여 자주 문제점을 일으킨다.
특히, Ag등이 전자방출소자를 구성하는 전극에 확산되는 경우, 다른 금속의 확산은 전자방출특성에 큰 영향을 끼치는 것을 증명하였다(일본국 특허 공개 제 2000-243327호 공보). 본 발명자의 연구결과로서, 다른 금속의 상기 확산은 금속 또는 금속화합물패턴 위에 보이드를 형성함으로써 억제할 수 있는 것이 증명되었다. 다른 금속의 확산방지의 관점으로부터, 바람직하게는 패턴은 10% 이상의 다공도를 가지고, 더욱 바람직하게는 20% 이상의 다공도를 가지는 것이 효율적이다. 특히, 전자방출소자에 Ag 등의 다른 금속이 확산되는 경우, 전자방출특성은 확산량에 따라서 크게 변하므로, 다른 금속의 확산량은 전자방출특성에 대해 어떠한 역영향도 초래하지 않도록 억제될 수 있다. 이것을 얻기 위해, 다공도는 10% 이상인 것이 바람직하고, 20%이상이면 더욱 바람직하다는 것을 알았다.
한편, 다공도가 60% 이상(밀도 40% 이하)인 경우, 막은 다공화된다. 상기 전극에 다른 금속, 오염금속화합물 등을 접속하는 경우에, 확산될 다른 금속의 이동로가 다공화되므로, 다른 금속이 이동하기 어려운 환경이 형성된다는 것을 발견하였다. 그러나, 다공도 60%이상을 가진 다공성전극은 저항 안정성에 있어서 열화하므로, 다공성 전극은 안정한 특성을 얻지 못하는 경우이다. 이것은, 전기적 특성(절연체 특성)이 불충분하기 때문에, 전극 등의 전기적 도전성 패턴 뿐만 아니라 절연패턴에 있어서 문제점을 일으킨다.
PDP등의 대형기판위에 전극이 형성되는 동안, 막두께분포는 이러한 다공성전극에서 대략 ±20% 정도 변동한다. 이 경우에, 저항값의 변동은 막두께분포 보다 크므로, 전극을 사용한 디바이스로서는 문제가 된다.
이 관점에서, 본 발명의 금속 또는 금속화합물패턴에 있어서, 시트저항의 변동은 최소화될 수 있고, 더욱이, 전극 특성의 문제점이 발생하지 않는다. 또한, 전극방출소자의 전극으로서 패턴을 사용하는 경우에, 다른 금속 또는 오염금속화합물의 확산이동을 억제할 수 있으며 전자방출특성의 저하를 억제할 수 있다.
·다공도 산출방법
본 발명에 있어서 설명한 바와 같은 다공도는 측정된 밀도값에 의거하여 산출한다. 먼저, 밀도의 산출방법은 실시예로서 Pt전극을 설명한다. 밀도는 단위 부피당 Pt존재량으로서 제공된다.
Pt 밀도 = (본 발명의 Pt 존재량/막두께)/(기준의 Pt 존재량/막두께)
여기서, 저항의 Pt존재량은 스퍼터링공정에 의해 형성된 Pt패턴의 존재량이다. Pt존재량은 EPMA(전자프로브·마이크로분석기)를 사용하여 측정된다.
이와 같이 얻은 밀도에 의거하여, 다공도는, "Pt 다공도 = 1-Pt밀도"로서 제공된다. 막두께는 스타일러스 시스템 두께측정기를 사용하여 측정한다.
(5) 전자방출소자, 전자원 및 화상형성장치의 제조방법
본 발명의 상기 설명한 전기적 도전성 패턴형성방법은, 전극을 포함하는 전자방출소자; 복수의 전자방출소자를 구동하는 전극과 배선을 가진 복수의 전자방출소자를 제공하는 전자원; 전자원과 전자원의 전자방출소자로부터 방출된 전자빔의 조사에 의해 화상을 형성하는 화상형성부재로 이루어진 화상형성장치 등의 제조방법에 적합하게 적용할 수 있다. 더욱 상세하게는, 전자방출소자의 제조에 대해서는, 전극은 본 발명의 방법에 의해 형성되고; 전자원 또는 화상형성장치의 제조에 대해서는, 전자방출소자의 전극과 배선 중 하나 또는 양자는 본 발명의 방법에 의해 형성됨으로써, 제조공정시에 제거된 전극 및/또는 배선을 구성하는 재료의 양을 매우 감소시킬 수 있고 제조시에 제거된 이러한 재료를 처리하기 위해 필요한 시간과 노동력을 크게 감소시킬 수 있다.
상기 설명한 바와 같이, 본 발명의 전기적 도전성 패턴 형성방법을 사용하여 제조된 전극을 가진 전자방출장치의 바람직한 실시예는, 표면도전형 전자방출소자, 전계방출형(FE형)전자방출소자 및 금속/절연층/금속형(MIN형)전자방출장치 등의 냉음극 소자를 포함하는 것이 바람직하다. 이들 중에서, 전자방출소자의 다수의 전극은, 본 발명의 방법을 사용한 단일의 공정에서 용이하게 형성할 수 있는 표면도전형전자방출소자가 특히 바람직하다. 본 발명의 방법에 의해, 복수의 전자방출소자에 대한 소자전극의 형성과 동시에, 각각의 전자방출소자를 구동하기 위해 필요한 배선을 형성할 수 있다. 따라서, 복수의 전자방출소자를 가진 전자원을 용이하게 제조할 수 있으며, 또한, 이 전자원과 전자원을 구성하는 전자방출소자로부터 전자빔의 조사에 의해 화상을 형성하는 화상형성부재가 결합하여 이루어진 화상형성장치의 제조가 매우 용이하게 이루어진다.
<실시예>
본 발명은 실시예를 언급함으로써 매우 용이하게 이하 설명되지만, 본 발명은 이러한 실시예에 제한되지 않는다.
<실시예 1>
감광성수지(Sanyo Kasei Co., Ltd에 의해 제조된 썬 레지너(sun resiner) BMR-850)에 0.06wt%의 아민실란결합제(Shin-Etsu Chemical Co., Ltd에 의해 제조된 KBM-603)을 첨가하여 얻은 용액을, 유리기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면위를 롤코터에 의해 코팅하고 열판을 사용하여 2분동안 45℃에서 건조하였다. 다음에, 네거티브 포토마스크를 사용하여, 기판 및 마스크를 서로 접촉시키고, 광원으로서 초고압 수은램프(조도 :0.8mW/cm2)에 의해 노광시에 있어서 2초동안 노광을 행하였다. 다음에, 결과의 기판을 현상액으로서 순수에 30초동안 침지함으로써 처리한 다음에, 목적의 수지패턴을 얻었다. 이와 같이 얻은 수지패턴의 막두께는 1.55㎛이었다.
수지패턴형성기판을 30초동안 순수에 침지한 다음에, 60초동안 Pt-Pb(백금(Ⅱ) 모노에탄올아민 아세테이트 착체·백금함량 : 2중량%/납(Ⅱ)아세테이트·납함량 : 200ppm)용액에 침지하였다.
다음에, 기판을 Pb-Pb용액으로부터 인출하고, 5초동안 흐르는 물에 세정하여 수지패턴 사이의 Pt착체용액을 세정하고, 공기를 스프레이함으로써 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 상기 건조된 기판을 순환하는 더운 공기오븐내에서 30분동안 500℃로 소성하여 전극 사이의 거리가 20㎛이고, 폭 60㎛, 길이 120㎛ 및 두께20nm인 백금전극을 형성하였다.
이 전극의 시트저항은 60Ω/□이다.
<실시예 2>
백금전극은 금속유기화합물용액으로서 Pt용액(테트라아민백금(Ⅱ) 아세테이트 착체·백금의 함량 : 2중량%)을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 형성하였다.
이 전극의 두께는 25nm이고 시트저항은 40Ω/□이었다.
<실시예 3>
백금전극은 금속유기화합물용액으로서 Pt용액(테트라아민백금(Ⅱ) 아세테이트 착체·백금함량 : 2중량%/납(Ⅱ)아세테이트·납의 함량 : 200ppm)을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 형성하였다.
이 전극의 두께는 30nm이고 시트저항은 55Ω/□이었다.
<실시예 4>
본 발명의 전기적 도전성 패턴 형성방법을 사용하여, 복수의 표면 도전형 전자방출소자가 제조되고, 또한 이 복수의 표면 도전형전자방출소자를 구동하는 배선을 형성함으로써 전자원을 제조하였다. 또한, 화상형성장치는 이 전자원을 사용하여 제조되었다. 이 제조절차에 대하여, 도 1 및 도 2에 의거하여 이하에서 설명하였다.
공정 1: 길이 300mm x 폭 300mm x 두께 2.8mm로 이루어진 크기를 가진 유리제기판(1)위에, 도1에 도시한 바와 같이, 복수의 소자전극쌍을 실시예 1과 동일한 방법으로 제조하였다.
본 실시예에서는, 전극간갭 20㎛를 두고, 폭 60㎛, 길이 480㎛인 소자전극(A)을 폭 120㎛, 길이 200㎛인 소자전극(B)에 대향하여 소자전극쌍이 형성되었다. 소자전극쌍의 피치가 가로방향으로 300㎛이고 세로방향으로 650㎛이고, 소자전극쌍의 개수가 720 x 240개가 되도록 조정함으로써 매트릭스형상으로 기판 (1)위에 소자전극쌍을 배치하였다. 크기 1cm x 1cm인 백금막패턴을 소자전극쌍의 형성과 동시에 형성하였다. 이 경우에 있어서 시트저항을 측정하였던바 26Ω/□이었다.
공정 2: 도 2에 도시한 바와 같이, 각각의 라인에서의 소자전극쌍중 한 개의 소자전극(A)을 접속하는 X방향배선(2)(제 2영역)을 스크린프린팅방법에 의해 Ag페이스트를 사용하여 형성하였다. 다음에, 두께가 20㎛인 층간절연층(도면에 도시되지 않음)을 스크린프린팅방법에 의해 형성하고, 각각의 라인에서의 소자전극쌍중 다른 소자전극(B)을 접속하는 Y방향배선(3)(제2영역)을 X방향배선과 동일한 방법으로 형성하고 기판을 소성하였다. 이런 방법으로, X방향배선(2)과 Y방향배선(3)을 형성하였다.
공정 3 : 공정 2에서 X방향배선(2)과 Y방향배선(3)에 형성된 기판(1)을 순수로 세정하였다.
공정 4 : 0.05중량%의 농도의 폴리비닐알콜, 15중량%의 농도의 2-프로판올 및 1중량%의 농도의 에틸렌 글리콜을 분해한 수용액에서, 팔라듐-모노에탄올아민 아세테이트 착체가 약 0.15중량%의 팔라듐농도를 가지도록 분해됨으로써, 엷은 황색의 수용액을 얻었다.
잉크젯법에 의해, 각각의 소자 전극쌍을 구성하는 소자전극 (A),(B)의 상부 위치로부터 소자전극(A)과 소자전극(B)이 벌려지고 또한 전극갭내에 부설되도록, 상기 설명한 수용액의 작은 방울을 동일한 부분에 4배 부여하였다.
수용액의 작은방울을 부여한 기판(1)은 350℃의 소성오븐 내에서 30분동안 소성되고, 소자전극쌍을 구성하는 소자전극 (A),(B) 사이를 연결하는 팔라듐박막(4)이 각각의 소자전극쌍 사이에 형성된 다음, 기판(1)이 배면판(5)에 고정되었다.
공정 5 : 형광체막(8)과 메탈백(9)이 기판 (1)과 상이한 유리제기판(7)의 내부표면에 형성된 전면판(10)을 배면판(5)에 향하도록 하고, 이들을 지지프레임(6)을 통하여 밀봉함으로써 엔벨로프(11)을 구성하였다. 공기를 환기하고 배기하기 위해 사용되는 공기 공급/배기관을 지지프레임(6)에 미리 부착하였다.
공정 6 : 공기공급/배기관을 통하여 엔벨로프의 내부를 1.3 x 10-5 Pa로 배기한 후에, 이런 방식으로 각각의 X방향 배선(2)과 연결된 X방향 단자 (Dx1 내지 Dxn)를 사용하고, 각각의 Y방향 배선(2)과 연결된 Y방향 단자 (Dy1 내지 Dym)를 사용함으로써, 각각의 라인의 소자전극쌍 사이에 전압을 인가하여 소자전극(A), (B) 사이의 팔라듐박막(4) 위에 수십 ㎛ 크기를 가진 크래킹부를 생성하도록 각각의 라인에 형성하고, 이에 의해 표면도전형 전자방출소자를 형성하였다.
공정 7 : 엔벨로프(11)의 내부를 1.3 x 10-5 Pa로 배기한 후, 엔벨로프의 내부가 1.3 x 10-2 Pa로 상승될 때까지 공기 공급/배기관으로부터 엔벨로프(11)로 벤조니트릴이 도입되었다. 상기 설명한 포밍과 동일한 방법으로, 펄스전압이 각각의 소자전극쌍 사이에 공급되고, 팔라듐박막의 크래킹부분위에 탄소를 퇴적하는 활성화를 행하였다. 펄스전압을 각각의 라인에 25분 동안 인가하였다.
공정 8 : 엔벨로프(11)의 내부를 공기공급/배기관을 통하여 충분하게 배기한 다음, 3시간동안 250℃에서 전체 엔벨로프(11)을 가열하면서 또한 배기하였다. 마지막으로, 게터를 플래쉬(flash)하고 공기공급/배기관을 밀봉하였다.
이 방법으로, 도 2에 도시된 바와 같은 표시패널이 제조되고, 스캔회로, 제어회로, 변조회로 및 직류전압원(모두 도시하지 않음)으로 이루어진 구동회로를 접속함으로써 패널형상의 화상형성장치를 제조하였다.
소정의 전압이, X방향단자 (Dx1 내지 Dxn)와 Y방향 단자 (Dy1 내지 Dym)를 통하여 각각의 표면 도전형 전자방출소자에 시분할적으로 인가되고, 고전압이 고전압단자(12)를 통하여 메탈백(9)에 인가됨으로써, 임의의 메트릭스화상 패턴이 바람직한 화질로 표시될 수 있다. 패널을 분해하고 전자방출소자에의 Ag확산을 측정한 바, Ag의 확산이 충분하게 방지된 것이 확인된 것을 유의하여야 한다.
이 실시예에서, 실시예 1의 제조방법을 적용하여 소자전극을 형성하였다. 그러나, 배선전극이 다른 금속과 접촉하는 구성에 있어서, 실시예 1의 제조방법이 배선형성에 적용되는 경우, 상기 설명한 바와 같은 동일한 효과를 얻을 수 있다.
<실시예5>
화상형성장치는, 금속유기화합물용액으로서 Pt-Pb용액(테트라아민백금(Ⅱ) 아세테이트 착체·백금함량 : 2중량%/납(Ⅱ)아세테이트·납함량 : 200ppm)을 사용한 것을 제외하고는 실시예 4와 동일한 방법으로 제조되었다. 임의의 매트릭스화상의 패턴이 바람직한 화질인 상태로 표시될 수 있었다.
<실시예 6>
감광성수지(Sanyo Kasei Co., Ltd에 의해 제조된 썬 레지너(sun resiner) BMR-850)에 0.06중량%의 아민실란결합제(Shin-Etsu Chemical Co., Ltd에 의해 제조된 KBM-603)를 첨가하여 얻은 용액을, 유리기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면위를 스핀코터에 의해 도포하고 열판을 사용하여 2분동안 45℃로 건조하였다. 다음에, 네거티브 포토마스크를 사용하여, 기판 및 마스크를 서로 접촉시키고, 광원으로서 초고압 수은램프(조도 :0.8mW/cm2)에 의해 노광시에 2초동안 노광을 행한다. 다음에, 현상액인 순수에 30초동안 기판을 침지하여 목적의 수지패턴을 얻는다. 상기 형성된 수지패턴의 막두께는 0.98㎛이다.
이 기판을 30초동안 순수에 침지한 다음에, 30초동안 Pt착체용액(백금(Ⅱ) 모노에탄올아민 아세테이트 착체·백금함량 : 2중량%)용액에 침지한다.
다음에, 기판을 Pt착체용액으로부터 인출하고, 5초동안 흐르는 물에 세정하여 패턴 사이의 Pt착체용액을 세정하고, 공기를 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 두께30nm인 백금전극을 형성하였다.
이 전극의 시트저항은 80Ω/?이었다.
<실시예 7>
감광성수지(Sanyo Kasei Co., Ltd에 의해 제조된 태양 레지너 BMR-850)에 0.06중량%의 아민실란결합제(Shin-Etsu Chemical Co., Ltd에 의해 제조된 KBM-603)을 첨가하여 얻은 용액을, 유리기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면위를 스핀코터에 의해 코팅하고 열판을 사용하여 2분동안 45℃로 건조하였다. 다음에, 네거티브 포토마스크를 사용하여, 기판 및 마스크를 서로 접촉시키고, 광원인 초고압 수은램프(조도 :0.8mW/cm2)에 의해 노광시에 2초동안 노광을 행하였다. 다음에, 현상액인 순수에 30초동안 기판을 침지하여 목적의 패턴을 얻었다. 상기 형성된 패턴의 막두께는 1.08㎛이었다.
이 패턴형성기판을 30초동안 순수에 침지한 다음에, 30초동안 Pb-Pt용액(백금(Ⅱ) 모노에탄올아민 아세테이트 착체·백금함량 : 2중량%/납(Ⅱ)아세테이트·납함량 : 200ppm)에 침지하였다.
다음에, 기판을 Pt-Pb용액으로부터 인출하고, 5초동안 흐르는 물에 세정하여 패턴 사이에 Pt-Pb용액을 세정하고, 공기로 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛, 두께40nm인 백금전극을 형성하였다.
이 전극의 시트저항은 120Ω/□이었다.
<실시예 7-2>
백금전극은 금속유기화합물용액을 Pt-Ru용액(테트라아민백금(Ⅱ) 아세테이트 착체·백금함량 2중량%/루테늄(Ⅲ)염소·루테늄함량 :200ppm)으로 변경하고 120초로 침지시간을 변경한 것을 제외하고는 실시예 7과 동일한 방법으로 형성하였다. 전극 사이의 거리 20㎛이고, 폭 60㎛, 길이 120㎛, 두께 42㎛인 백금전극을 형성하였다. 이 전극의 시트저항은 12Ω/□이었다.
<실시예 7-3>
백금전극은, 금속유기화합물용액을 Pt-Sn용액(백금(Ⅱ)모노에탄올아민 아세테이트 착체·백금함량 2중량%/주석(Ⅲ)염화물·주석함량 :200ppm)으로 변경하고 침지시간을 30초로 변경한 것을 제외하고는 실시예 7과 동일한 방법으로 형성하였다. 전극 사이의 거리 20㎛이고, 폭 60㎛, 길이 120㎛, 두께 56nm인 백금전극을 형성하였다. 이 전극의 시트저항은 80Ω/□이었다.
<실시예 7-4>
백금전극은, 금속유기화합물용액을 Pt-V용액(백금(Ⅱ)모노에탄올아민 아세테이트 착체·백금함량 2중량%/바나딜(Ⅳ)설페이트·바나듐함량 :200ppm)으로 변경하고 침지시간을 60초로 변경한 것을 제외하고는 실시예 7과 동일한 방법으로 형성하였다. 전극 사이의 거리 20㎛이고, 폭 60㎛, 길이 120㎛, 두께 38㎛인 백금전극을 형성하였다. 이 전극의 시트저항은 64Ω/□이었다.
<실시예 8>
수지(폴리비닐알콜)는 유리기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면에 대해 스핀코터에 의해 코팅되고 열판을 사용하여 2분동안 45℃에서 건조하였다. 다음에, 기판의 전체면을 광원인 초고압 수은램프(조도 :8.0mW/cm2)에 의해 노광시에 2초동안 노광을 행하였다. 다음에, 목적의 기판을 현상액인 순수에 30초동안 침지하였다. 그 막두께는 1.85㎛이었다.
이 기판을 30초동안 순수에 침지한 다음에, 120초동안 Pt-Pb용액(백금(Ⅱ) 모노에탄올아민 아세테이트 착체·백금함량 : 2중량%/납(Ⅱ)아세테이트·납함량 : 200ppm)에 침지하였다.
다음에, 기판을 Pt-Pb용액으로부터 인출하고, 5초동안 흐르는 물로 세정하여 패턴 사이의 Pt-Pb용액을 세정하고, 공기를 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛, 두께60nm인 백금전극을 형성하였다.
이 전극의 시트저항은 120Ω/□이었다.
다음에, 레지스트(Shipley Company에 의해 제조된 포지티브형레지스트 LC100/10cp)는 스핀너에 의해 이 기판위를 코팅하였다(1200rpm/5초, 막두께 : 1.3미크론).
코팅된 레지스트를 이온밀링방법에 의해 에칭(에칭조건은 다음과 같음, 가속전압 : 500V, 전류 : 600mA, 감속전압 : 200V, 가스시드 : 아르곤 255CCM 및 캐리어속도 : 5mm/초)한 다음에, 레지스트를 레지스트박리용액(Shipley Company에 의해 제조된 1112A)을 사용하여 박리하고 목적의 패턴 및 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛인 백금전극을 형성하였다.
<실시예 8-2>
백금전극은, 금속유기화합물용액을 Pt-Zn용액(백금(Ⅱ)모노에탄올아민 아세테이트착체·백금함량 : 2중량%/아연(Ⅱ)아세테이트·아연함량 :200ppm)으로 변경하고 침지시간을 15초로 변경한 것을 제외하고는 실시예 8과 동일한 방법으로 형성하였다.
전극 사이의 거리 20㎛, 폭 60㎛, 길이 120㎛, 두께 44㎛인 백금전극을 형성하였다. 이 전극의 시트저항은 250Ω/□이었다.
<실시예 8-3>
백금전극은, 금속유기화합물용액을 Pt-Rh용액(백금(Ⅱ)모노에탄올아민 아세테이트 착체·백금함량 2중량%/로듐(Ⅲ)질산염·로듐함량 :200ppm)으로 변경하고 침지시간을 60초로 변경한 것을 제외하고는 실시예 8과 동일한 방법으로 형성하였다.
전극 사이의 거리 20㎛, 폭 60㎛, 길이 120㎛, 두께 51㎛인 백금전극을 형성한다. 이 전극의 시트저항은 190Ω/□이었다.
<실시예 8-4>
백금전극은, 금속유기화합물용액을 Pt-Cr용액(백금(Ⅱ)모노에탄올아민 아세테이트 착체·백금함량 2중량%/크롬(Ⅲ)아세테이트·크롬함량 :200ppm)으로 변경하고 침지시간을 60초로 변경한 것을 제외하고는 실시예 8과 동일한 방법으로 형성하였다.
전극 사이의 거리 20㎛, 폭 60㎛, 길이 120㎛, 두께 43㎛인 백금전극을 형성하였다. 이 전극의 시트저항은 99Ω/□이었다.
<실시예 9>
수지(폴리비닐알콜)는 유리기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면에 대해 스핀코터에 의해 코팅하고 열판을 사용하여 2분동안 45℃에서 건조하였다. 다음에, 기판의 전체면을 광원인 초고압 수은램프(조도 :8.0mW/cm2)에 의해 노광시에 2초동안 노광을 행하였다. 다음에, 노광된 기판을 현상액인 순수에 30초동안 침지하였다. 막두께는 2.3㎛이었다.
이 기판을 30초동안 순수에 침지한 다음에, 60초동안 Pt-Pb용액(백금(Ⅱ) 모노에탄올아민 아세테이트 착체·백금함량 : 2중량%/납(Ⅱ)아세테이트·납함량 : 200ppm)에 침지하였다.
다음에, 기판을 Pt-Pb용액으로부터 인출하고, 5초동안 흐르는 물에 세정하여 패턴 사이의 Pt-Pb용액을 세정하고, 공기로 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛, 두께60nm인 백금전극을 형성하였다.
이 전극의 시트저항은 39Ω/□이었다.
다음에, 레지스트(Shipley Company에 의해 제조된 포지티브형 레지스트 LC100/10cp)를 스피너에 의해 상기 기판위에 코팅하였다(1200rpm/5초, 막두께 : 1.3미크론).
코팅된 레지스트를 이온밀링방법에 의해 에칭(에칭조건은 다음과 같음, 가속전압 : 500V, 전류 : 600mA, 감속전압 : 200V, 가스시드 : 아르곤 255CCM 및 캐리어속도 : 5mm/초)한 다음에, 레지스트를 레지스트박리용액(Shipley Company에 의해 제조된 1112A)을 사용하여 박리하고 목적의 패턴 및 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛인 백금전극을 형성하였다.
<실시예 9-1>
백금전극은, 금속유기화합물용액을 Pt-Bi용액(백금(Ⅱ)모노에탄올아민 아세테이트착체·백금함량 : 2중량%/EDTANH4-비스무트(Ⅲ)아세테이트·비스무트함량 :200ppm)으로 변경하고 침지시간을 90초로 변경한 것을 제외하고는 실시예 9와 동일한 방법으로 형성하였다.
전극 사이의 거리 20㎛, 폭 60㎛, 길이 120㎛, 두께 32㎛인 백금전극을 형성하였다. 이 전극의 시트저항은 66Ω/□이었다.
<실시예 9-2>
백금전극은, 금속유기화합물용액을 Pt-Si용액(백금(Ⅱ)모노에탄올아민 아세테이트착체·백금함량 2중량%/3-(2-아미노에틸)프로필트리에톡시실란·실리콘함량 :200ppm)으로 변경하고 침지시간을 60초로 변경한 것을 제외하고는 실시예 9와 동일한 방법으로 형성하였다.
전극 사이의 거리 20㎛, 폭 60㎛, 길이 120㎛, 두께 78㎛인 백금전극을 형성한다. 이 전극의 시트저항은 105Ω/□이었다.
<실시예 10>
수지(폴리비닐알콜)는 유리기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면의 위쪽을 스핀코터에 의해 코팅하고 열판을 사용하여 2분동안 45℃에서 건조하였다. 다음에, 기판의 전체면을 광원인 초고압 수은램프(조도 :8.0mW/cm2)에 의해 2초의 노광시간동안 노광을 행하였다. 다음에, 목적의 기판을 현상액인 순수에 30초동안 침지하였다. 막두께는 2.3㎛이었다.
이 패턴형성기판을 30초동안 순수에 침지한 다음에, 120초동안 Pt용액(백금(Ⅱ) 모노에탄올아민 아세테이트 착체·백금함량 : 2중량%)에 침지하였다.
다음에, 기판을 Pt용액으로부터 인출하고, 5초동안 흐르는 물로 세정하여 수지패턴 사이의 Pt착체 용액을 세정하였고, 공기로 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛, 두께40nm인 백금전극을 형성하였다.
이 전극의 시트저항은 18Ω/□이었다.
다음에, 레지스트(Shipley Company에 의해 제조된 포지티브형 레지스트 LC100/10cp)를 스핀너 의해 이 기판위에 코팅하였다(1200rpm/5초, 막두께 : 1.3미크론).
코팅된 레지스트를 이온밀링방법에 의해 에칭(에칭조건은 다음과 같음, 가속전압 : 500V, 전류 : 600mA, 감속전압 : 200V, 가스시드 : 아르곤 255CCM 및 캐리어속도 : 5mm/초)한 다음에, 레지스트를 레지스트박리용액(Shipley Company에 의해 제조된 1112A)을 사용하여 박리하고 목적의 패턴 및 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛인 백금전극을 형성하였다.
<실시예 11>
금속유기화합물수용액 :
테트라키스(모노에탄올아미노) 백금(Ⅱ) 아세테이트착체·백금함량 : 5중량%) 및 수지(폴리비닐알콜)수용액을 다음의 비율로 혼합함으로써 합성물 11-A를 제조하였다.
금속유기화합물 : 50중량부
폴리비닐알콜수지: 50중량부
이 합성물을 유리제기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면의 위쪽을 스핀코터에 의해 코팅하고 2분동안 80℃에서 건조한다. 건조후의 막두께는 2.1㎛이었다.
다음에, 코팅된 막을 가진 기판을 순환하는 더운 공기의 오븐내에 배치하여 30분동안 500℃에서 소성하였다. 그 결과로서, 두께60nm인 백금전극을 형성하였다. 1cm x 1cm 크기를 가지고 동시에 형성된 백금막패턴을 사용하여, 시트저항을 측정한바, 14 Ω/□이었다.
다음에, 이 기판위에, 레지스트(Shipley Company에 의해 제조된 포지티브형레지스트 LC100/10cp)를 스피너에 의해 코팅하였다(1200rpm/5초, 막두께 : 1.3미크론).
코팅된 레지스트를 이온밀링방법에 의해 에칭(에칭조건은 다음과 같음, 가속전압 : 500V, 전류 : 600mA, 감속전압 : 200V, 가스시드 : 아르곤 255CCM 및 캐리어속도 : 5mm/초)한 다음에, 레지스트박리용액(Shipley Company에 의해 제조된 1112A)을 사용하여 레지스트를 박리하여, 목적의 패턴 및 전극 사이의 거리가 20㎛이었고, 폭 60㎛이었고, 길이 120㎛인 백금전극을 형성하였다.
<실시예 12>
감광성수지(Sanyo Kasei Co., Ltd에 의해 제조된 썬 레지너(sun resiner) BMR-850)에 0.06중량%의 아민실란결합제(Shin-Etsu Chemical Co., Ltd에 의해 제조된 KBM-603)를 첨가하여 얻은 용액을, 유리기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면에 대해서 스핀코터에 의해 코팅하고 열판을 사용하여 2분동안 45℃에서 건조하였다. 다음에, 기판 및 마스크를 서로 접촉시키고, 광원인 초고압 수은램프(조도 :0.8mW/cm2)에 의해 노광시에 2초동안 노광을 행하였다. 다음에, 상기 기판을 현상액인 순수에 30초동안 침지하여 목적의 패턴을 얻었다. 패턴형성후의 막두께는 1.55㎛이었다.
기판을 120초 동안 Pt착체용액(백금(Ⅱ) 모노에탄올아민 아세테이트 착체·백금함량 : 2중량%)에 침지하였다.
다음에, 기판을 Pt착체용액으로부터 인출하고, 5초동안 흐르는 물로 세정하여 패턴 사이의 Pt착체용액을 세정하고, 공기로 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 두께76nm인 백금전극을 형성하였다.
이 전극의 시트저항은 9Ω/□이었다.
다음에, 이 기판위에, 레지스트(Shipley Company에 의해 제조된 포지티브형레지스트 LC100/10cp)를 스피너에 의해 코팅하였다(1200rpm/5초, 막두께 : 1.3미크론).
코팅된 레지스트를 이온밀링방법에 의해 에칭(에칭조건은 다음과 같음, 가속전압 : 500V, 전류 : 600mA, 감속전압 : 200V, 가스시드 : 아르곤 255CCM 및 캐리어속도 : 5mm/초)한 다음에, 레지스트를 레지스트박리용액(Shipley Company에 의해 제조된 1112A)을 사용하여 박리하고 목적의 패턴 및 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛인 백금전극을 형성하였다.
<실시예 13>
금속유기화합물
비스(아세틸아세토나토) 백금(Ⅱ)과 아크릴 혼성중합체 수지 프로필렌 글리콜 모노에틸 에테르 용액을 다음의 비율로 혼합함으로써 합성물 13-A를 제조하였다.
금속유기화합물 : 50중량부
아클릭 혼성중합체 수지: 50중량부
이 합성물을 유리제기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면에 대해 스핀코터에 의해 코팅하고 열판에 의해, 2분동안 80℃로 건조하였다. 건조후의 막두께는 1.5㎛이었다.
다음에, 코팅된 막을 가진 기판을 순환하는 더운 공기의 오븐내에 배치하고 1시간동안 550℃로 소성하였다. 그 결과, 두께 42nm인 백금을 형성하였다. 이 백금의 시트저항을 측정한바, 35Ω/□이었다.
다음에, 이 기판위에, 레지스트(Shipley Company에 의해 제조된 포지티브형레지스트 LC100/10cp)를 스피너에 의해 코팅하였다(1200rpm/5초, 막두께 : 1.3미크론).
코팅된 레지스트를 이온밀링방법에 의해 에칭(에칭조건은 다음과 같음, 가속전압 : 500V, 전류 : 600mA, 감속전압 : 200V, 가스시드 : 아르곤 255CCM 및 캐리어속도 : 5mm/초)한 다음에, 레지스트를 레지스트박리용액(Shipley Company에 의해 제조된 1112A)을 사용하여 박리하여 목적의 패턴 및 전극 사이의 거리가 20㎛이고, 폭 60㎛이고, 길이 120㎛인 백금전극을 형성하였다.
<실시예 14>
사이클화된 고무와 4, 4'-디아지도캘콘 크실렌 용액을 이하의 비율로 혼합하여 합성물 14-A를 제조하였다.
사이클화된 고무 : 95중량부
4, 4'-디아지도캘콘 : 5중량부
이 합성물 14-A를 유리제기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면에 대해 스핀코터에 의해 코팅하고 열판을 사용하여 2분동안 80℃로 건조하였다. 건조후의 막두께는 1.5㎛이다.
다음에, 네거티브 포토마스크를 사용하여, 기판과 마스크를 서로 접촉시키고, 광원인 초고압 수은램프(조도 :8.0mW/cm2)에 의해 10초의 노광시간동안 노광을 행한다. 다음에, 상기 기판을 현상제인 크실렌에 30초동안 침지하여 목적의 수지패턴을 얻었다. 패턴형성후의 막두께는 1.0㎛이었다.
이 기판을 30초동안 Pt착체 아세톤용액(비스(아세틸아세톤아토)백금(Ⅱ)·백금함량 : 2중량%)에 침지하였다.
다음에, 기판을 Pt착체 아세톤용액으로부터 인출하고, 5초동안 흐르는 물로 세정하여 패턴 사이의 Pt착체 용액을 세정하고, 공기로 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 두께 25nm인 백금전극을 형성하였다.
이 전극의 시트저항은 100Ω/□이었다.
<비교예>
유리제기판(길이 75mm x 폭 75mm x 두께 2.8mm)위에, Ti를 먼저 두께 5nm로 퇴적한 다음에, Pt를 스퍼터링방법에 의해 두께 45nm로 퇴적하였다. 다음에, 이 기판위에, 레지스트(Shipley Company에 의해 제조된 포지티브형레지스트 LC100/10cp)를 스피너에 의해 코팅하였다(1200rpm/5초, 막두께 : 1.3㎛).
코팅된 막을 이온밀링방법에 의해 에칭(에칭조건은 다음과 같음, 가속전압 : 500V, 전류 : 600mA, 감속전압 : 200V, 가스시드 : 아르곤 255CCM 및 캐리어속도 : 5mm/초)한 다음에, 레지스트박리용액(Shipley Company에 의해 제조된 1112A)을 사용하여 레지스트를 박리하고 목적의 패턴을 얻었다. 1cm x 1cm 크기를 가지고 동시에 형성된 백금막 패턴을 사용하여, 시트저항을 측정한바, 5.5Ω/□이었다.
EPMA(전자프로브·마이크로분석기)를 사용하여, 상기 제조된 기판위의 Pt량을 측정하였다.
그 결과를 표 1에 도시하였다.
번호 시트저항(Ω/□) 막두께(㎚) EPMA 다공도 밀도 비고 밀도
비교예 5.5 45 2500 0.00 1.00 Litho ref
1 60 20 500 0.55 0.45 Pt-Pb 밀
2 40 25 580 0.58 0.42 Pt 밀
3 55 30 770 0.54 0.46 Pt-Pb 밀
6 80 30 400 0.76 0.24 Pt 소
7 120 40 700 0.69 0.32 Pt-Pb 소
7-2 12 42 820 0.65 0.35 Pt-Ru 소
7-3 80 56 650 0.79 0.21 Pt-Sn 소
7-4 64 38 700 0.67 0.33 Pt-V 소
8 160 60 800 0.76 0.24 Pt-Pb 소
8-2 250 44 420 0.83 0.17 Pt-Zn 소
8-3 190 51 800 0.72 0.28 Pt-Rh 소
8-4 99 43 750 0.69 0.31 Pt-Cr 소
9 39 60 2000 0.40 0.60 Pt-Pb 밀
9-2 66 32 1450 0.18 0.82 Pt-Bi 밀
9-3 108 78 3500 0.19 0.81 Pt-Si 밀
10 20 40 1500 0.33 0.68 Pt 밀
11 14 60 2600 0.22 0.78 Pt 밀
12 9 76 2900 0.31 0.69 Pt 밀
13 35 42 1250 0.46 0.54 Pt 밀
14 100 25 350 0.75 0.25 Pt 소
또한, 마스크는 비교예 및 상기 설명한 몇몇의 실시예에서 제조된 기판의 전극의 일부에 형성되고, Ag는 스퍼터링에 의해 두께 500nm로 퇴적되었다.
순환하는 더운 공기의 오븐내에서 1시간동안 400℃로 상기 기판을 소성하였다.
EPMA를 사용하여, Pt전극위에 Ag를 스퍼터링함으로써 생성된 가장자리부분으로부터 500㎛의 위치에서 기판위의 Ag값을 측정하였다.
그 결과는 표 2에 도시하였다.
번호 다공도 Ag 확산판정 저항안정도 제조비용 전체판정
비교예 0 1000 × ○ × ×
실시예1 0.55 200 ○ ○ ○ ◎
실시예2 0.58 180 ○ ○ ○ ◎
실시예6 0.76 110 ○ × ○ △
실시예7 0.69 140 ○ × ○ △
실시예8 0.76 140 ○ × ○ △
실시예9 0.40 250 ○ ○ ○ ◎
실시예9-2 0.18 490 △ ○ ○ ○
실시예10 0.33 320 ○ ○ ○ ◎
실시예11 0.22 400 ○ ○ ○ ◎
실시예13 0.46 240 ○ ○ ○ ◎
주: ◎는 우수를 표시하고, ○는 양호를 표시하고, △는 이용가능성을 표시하고, ×는 열화를 표시함.
<실시예 15>
실시예 4와 동일한 방법을 사용하여, 복수의 표면 도전형전자방출소자를 제조함과 동시에, 복수의 표면도전형 전자방출소자를 구동하는 배선을 형성함으로써 전자원을 제조하고, 또한, 이 전자원을 사용하여 화상형성장치를 제조하였다. 여기에서, 소자전극과 배선의 접촉부분으로부터 전자원방출부분까지의 거리가 500㎛인 형상을 갖도록 한 쌍의 소자전극을 제조하였다.
한 쌍의 소자전극이 본 발명의 이하 실시예와 비교예를 사용하여 제조된 것에 유의하여야 한다. 비교에 2와 3은, 수지패턴의 막두께 및 실시예 9-2에 있어서의 금속용액에의 수지패턴의 침지시간이 바람직하게 제어된 예이고, 다공도와 전자방출특성 사이의 관계를 비교하기 위해, 상이한 다공도를 가진 패턴을 얻었다.
이런 방식으로, 도 2에 도시한 바와 같은 표시패널을 형성한 다음에, 주사회로, 제어회로, 변조회로, 직류전압원 등으로 이루어진 구동회로(전부 도시되어 있지 않음)를 접속하여 패널형 화상형상장치를 제조하였다.
소정의 전압은, X방향의 단자 (Dx1 내지 Dxn) 및 Y방향의 단자 (Dy1 내지 Dym)를 통하여 각각의 표면 도전형 전자방출소자에 시분할적으로 인가되고, 고전압이 고전압단자(12)을 통하여 메탈백(9)에 인가됨으로써 화상패턴이 표시되었다.
그 결과를 표 3에 도시하였다.
번호 다공도 Ag 전자방출특성비교
비교예 0 1000 0.5
비교예2 0.08 800 0.76
비교예3 0.1 750 0.83
실시예1 0.55 200 1
실시예2 0.58 180 0.98
실시예6 0.76 110 0.99
실시예7 0.69 140 1
실시예8 0.76 140 1
실시예9 0.40 250 0.98
실시예9-2 0.18 490 0.87
실시예10 0.33 320 0.98
실시예11 0.22 400 0.93
실시예13 0.46 240 1
상기 설명한 바와 같이, 전자방출특성과 다공도 사이의 관계에서 바람직한 전자방출특성을 얻기 위해, 다공도가 10% 이상인 것이 바람직하고, 20% 이상인 것은 더욱 바람직하다. 상기 설명한 저항의 안정성을 고려하면, 다공도 60%를 만족하는 것이 바람직하다. 또한, 전극패턴으로서, Ag확산의 관점에서는, 다공도가 10% 이상인 것이 바람직하고, 20% 이상인 것은 더욱 바람직하고, 저항안정성의 관점에서, 다공도가 60% 이하인 것이 바람직하다.
<실시예 16>
본 실시예와 실시예 17에 있어서, 이온교환기능을 가진 수지를 사용하여 수지패턴을 형성하였다. 더욱 상세하게는, 카르복실산기를 가진 수지가 사용되었다. 그 결과, 금속재료의 흡수는 더욱 개선되고, 재료의 사용효율이 향상되어 저렴한 비용으로 제조하는 방법을 제공할 수 있다. 실시예 16에 대해 이하 상세하게 설명한다. 이 실시예에 있어서, 특허 등록 번호 02527271호 공보에 개시되어 있는 바와 같이 폴리머성분(메타크릴산-메틸메타크릴산-에틸아크릴레이트-n-부틸아크릴레이트-아조비스이소부티로니트릴 혼성중합체)를 유리제기판(길이 75mm x 폭 75mm x 두께 2.8mm)의 전체면에 대해 롤코터에 의해 코팅하고 열판을 사용하여 2분동안 45℃로 건조하였다.
다음에, 네거티브 포토마스크를 사용하여, 기판과 마스크를 서로 접촉시키고, 광원인 초고압 수은램프(조도 :8.0mW/cm2)에 의해 2초의 노광시간 동안 노광을 행하였다. 다음에, 결과의 기판을 현상액인 순수에 30초동안 침지하여 목적의 수지패턴을 얻었다. 얻은 수지패턴의 막두께는 1.35㎛이었다.
이 수지패턴형성기판을 30초동안 순수에 침지한 다음, Pt-Pb용액(백금(Ⅱ)모노에탄올아민 아세테이트착체 : 백금함량 : 2중량%/납(Ⅱ)아세테이트: 납함량 :200ppm)에 60초 동안 침지하였다.
다음에, 기판을 Pt-Pb용액으로부터 인출하고, 5초동안 흐르는 물로 세정하여 패턴 사이의 Pt착체 용액을 세정하고, 공기를 스프레이함으로써 탈수하고 80℃에서 열판에 의해 3분 동안 건조하였다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 전극 사이의 거리 20㎛, 폭 60㎛, 길이 120㎛ 및 두께 15nm인 백금전극을 형성하였다.
이 전극의 시트저항은 80Ω/□이었다.
<실시예 17>
실시예 16에서 제조된 수지패턴을 사용하여, Pt-Pb용액내에 침지하는 대신, 잉크젯장치(Canon Co., Inc.에 의해 제조된 Bubble Jet Printer Head BC01)에 의해 수지패턴위에 용액을 2회 부여하고, 80℃로 열판에 의해 3분 동안 건조한다.
다음에, 건조된 기판을 순환하는 더운 공기의 오븐내에서 30분동안 500℃로 소성하여 전극 사이의 거리 20㎛, 폭 60㎛, 길이 120㎛ 및 두께 15nm인 백금전극을 형성하였다. 이 실시예의 경우에, 세정공정은 필요하지 않으므로 공정수를 감소시킬 수 있었다.
또한, 이 전극의 시트저항은 85Ω/□이었다.
또한, 상기 실시예 16과 17에 있어서, 패턴은 재료의 사용 효율성이 양호하게 형성될 수 있었다. 또한, 상기 실시예 16과 17의 방법에 의해 제조된 전극패턴은 실시예 4에 있어서의 화상형성장치의 소자전극에 사용되었다. 그 결과, 바람직한 전자방출특성을 얻을 수 있고 바람직한 화상표시를 실현할 수 있었다.
본 발명은 상기 설명한 바와 같고, 다음과 같은 효과를 나타낸다.
(1) 패턴을 구성하는 재료는 금속 또는 금속화합물패턴을 형성하는 공정의 과정에서 거의 제거되지 않으므로, 예를 들면, 전극 또는 배선 등의 전기적 도전성 패턴의 형성시에, 처리시에 제거될 재료를 구성하는 전기적 도전성 패턴을 최소한으로 억제할 수 있고, 또한, 전기적 도전성패턴이 백금 등의 귀금속에 의해 구성되는 경우에도, 처리시에 제거될 재료를 구성하는 전기적 도전성패턴을 재도포하여 재사용할 때에 지닌 부담을 최소한으로 감소시킬 수 있다. 또한, 전자방출소자, 전자원 및 화상형성장치가 전기적 도전성 패턴의 형성방법을 사용하여 제조되면, 이들의 제조시에 상기 설명한 부담을 크게 감소시킬 수 있다.
(2) 상기 설명한 바와 같은 동일한 이유로부터, 금속성분의 최소필요량을 사용하여 패턴을 형성할 수 있으므로, 큰 면적에 대해 다수의 전극, 배선 패턴 또는 절연층을 형성할 때 요구되는 비용을 억제할 수 있다.
(3) 본 발명에 있어서, 수용성 감광성수지를 감광성수지로서 사용하고 금속성분을 함유하는 용액이 수용액으로서 제조됨으로써 작업환경이외에 자연적 환경에 작용하는 역효과를 최소한으로 억제할 수 있고, 동시에, 패터닝은 강산의 사용을 필요로 하지 않고, 또한 강산에 의한 기판의 부식으로 인하여 정밀성이 감소할 우려가 없으며, 또한, 소망의 미세한 전기적 도전성패턴을, 정밀도를 감소시키지 않으면서, 형성할 수 있다.
(4) 특히, 건조공정에서 결정이 거의 침전되지 않는 이러한 금속유기화합물(특정한 리간드를 가진 금속 착체)을 선택함으로써, 전기적 도전성패턴으로서 형성된 금속막은 양질의 균일막을 제공할 수 있다.
또한, 다공도가 제어된 실시예 모드는 이하의 효과를 나타낸다.
(5) 금속 또는 금속화합물패턴의 막질이 제어되면, 전극으로서 사용되는 경우의 저항 또는 절연층으로서 사용하는 경우의 절연특성 등과 같이 패턴으로서의 전기적 특성을 유지하면서 재료의 사용비율을 감소시킬 수 있고, 그 결과, 비용을 감소시킬 수 있다.
(6) 다른 금속의 확산과 이동은, 다른 금속의 존재를 크게 억제시킬 수 있다.
(7) 특히, 패턴이 전자방출소자를 구성하는 전극용으로 사용되는 경우, 다른 금속의 확산에 의한 전자방출특성의 열화를 방지할 수 있고 바람직한 화상형성장치를 제공할 수 있다.
도 1은 실시예 3 및 실시예 15에서 형성된 디바이스 전극패턴의 개략도
도 2는 실시예 3 및 실시예 15에서 제조된 화상형성장치의 표시패널부를 도시하는 개략도
<도면의 주요부분에 대한 설명>
1, 7 : 유리제기판 2 : X방향배선
3 : Y방향배선 4 : 팔라듐박막
5, 10 : 면판 6, 8 : 지지프레임
11 : 엔벨로프 12 : 고전압단자

Claims (6)

  1. 제1금속과 제1금속 화합물 중 하나를 가지고, 다공도가 60%이하인 제1영역과; 상기 제1영역에 접속하도록 배치되고, 상기 제1금속과 상기 제1금속 화합물중의 하나와 상이한 제2금속과 제2금속 화합물중의 하나를 가지는 제2영역을 포함한 것을 특징으로 하는 패턴.
  2. 제 1항에 있어서, 상기 다공도는 10%이상인 것을 특징으로 하는 패턴.
  3. 제 1항에 있어서, 상기 다공도는 20%이상인 것을 특징으로 하는 패턴.
  4. 제 1항에 있어서, 상기 패턴은 전도성을 가진 것을 특징으로 하는 패턴.
  5. 제 1항에 있어서, 상기 제1영역과 제2영역 중 적어도 한쪽 영역이 전극인 것을 특징으로 하는 패턴.
  6. 제 1항에 있어서, 상기 제1영역과 상기 제2영역 중 적어도 한쪽 영역이 배선인 것을 특징으로 하는 패턴.
KR1020050086056A 2001-04-19 2005-09-15 금속 또는 금속화합물을 포함하는 도전성 부재 및 상기 도전성 부재를 포함하는 화상표시장치 KR100625744B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001121193 2001-04-19
JPJP-P-2001-00121193 2001-04-19
JPJP-P-2002-00108791 2002-04-11
JP2002108791A JP3854889B2 (ja) 2001-04-19 2002-04-11 金属または金属化合物パターンの製造方法および電子源の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020021444A Division KR100543610B1 (ko) 2001-04-19 2002-04-19 금속 또는 금속화합물패턴 및 패턴형성방법, 패턴을사용한 전자방출소자, 전자원 및 화상형성장치

Publications (2)

Publication Number Publication Date
KR20050100571A true KR20050100571A (ko) 2005-10-19
KR100625744B1 KR100625744B1 (ko) 2006-09-20

Family

ID=26613837

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020021444A KR100543610B1 (ko) 2001-04-19 2002-04-19 금속 또는 금속화합물패턴 및 패턴형성방법, 패턴을사용한 전자방출소자, 전자원 및 화상형성장치
KR1020050086056A KR100625744B1 (ko) 2001-04-19 2005-09-15 금속 또는 금속화합물을 포함하는 도전성 부재 및 상기 도전성 부재를 포함하는 화상표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020020021444A KR100543610B1 (ko) 2001-04-19 2002-04-19 금속 또는 금속화합물패턴 및 패턴형성방법, 패턴을사용한 전자방출소자, 전자원 및 화상형성장치

Country Status (4)

Country Link
US (3) US6833224B2 (ko)
JP (1) JP3854889B2 (ko)
KR (2) KR100543610B1 (ko)
CN (2) CN1178260C (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854889B2 (ja) * 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
CN1248556C (zh) * 2002-08-05 2006-03-29 佳能株式会社 电极和布线材料吸收用底层图形形成材料及其应用
JP2004152651A (ja) * 2002-10-31 2004-05-27 Canon Inc 表面伝導型電子放出素子及び画像形成装置の製造方法
JP2005059064A (ja) * 2003-08-13 2005-03-10 Toshiba Corp 加工方法及び半導体装置の製造方法
DE602004027852D1 (de) * 2003-09-02 2010-08-05 Pixdro Ltd System zur Schaffung feiner Linien mittels Tintenstrahltechnologie
US7691685B2 (en) 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7955907B2 (en) * 2004-01-26 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, television set, and method for manufacturing the same
US7314768B2 (en) 2004-06-01 2008-01-01 Canon Kabushiki Kaisha Formation method of electroconductive pattern, and production method of electron-emitting device, electron source, and image display apparatus using this
US20050274933A1 (en) * 2004-06-15 2005-12-15 Peng Chen Formulation for printing organometallic compounds to form conductive traces
JP4819438B2 (ja) * 2004-08-31 2011-11-24 キヤノン株式会社 導電性部材パターンの製造方法、これを用いた電子源及び画像表示装置の製造方法
US7858145B2 (en) * 2004-08-31 2010-12-28 Canon Kabushiki Kaisha Method of manufacturing electroconductive member pattern, and methods of manufacturing electron source and image displaying apparatus each using the same
US7632536B2 (en) 2004-09-01 2009-12-15 Canon Kabushiki Kaisha Method for producing electroconductive pattern, and method for producing electronic device, electron emitting device and image forming apparatus
JP4667031B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法
CN101263077B (zh) * 2005-09-09 2011-11-09 皇家飞利浦电子股份有限公司 一种制造具有间隔的微系统的方法
US20080218934A1 (en) * 2005-09-09 2008-09-11 Koninklijke Philips Electronics, N.V. Method of Manufacturing a Microsystem, Such a Microsystem, a Stack of Foils Comprising Such a Microsystem, an Electronic Device Comprising Such a Microsystem and Use of the Electronic Device
KR100761260B1 (ko) * 2005-10-12 2007-09-28 엘지전자 주식회사 전계 방출 소자 제조 방법
JP4708194B2 (ja) * 2006-01-12 2011-06-22 東京応化工業株式会社 金属パターン形成材料及び金属パターンの形成方法
KR100919563B1 (ko) * 2007-03-30 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7754417B2 (en) * 2007-05-21 2010-07-13 Steven Lee Dutton Printed circuits and method for making same
JP2009037757A (ja) * 2007-07-31 2009-02-19 Canon Inc 導電性薄膜、電子放出素子及び画像表示装置
JP2009043568A (ja) * 2007-08-09 2009-02-26 Canon Inc 電子放出素子及び画像表示装置
JP2009277461A (ja) * 2008-05-14 2009-11-26 Canon Inc 導電性部材パターンの製造方法
CN102308366B (zh) 2009-02-06 2015-08-12 Lg化学株式会社 触摸屏及其制备方法
WO2010090488A2 (ko) * 2009-02-06 2010-08-12 주식회사 엘지화학 도전성 패턴 및 이의 제조 방법
CN102308367B (zh) 2009-02-06 2015-06-10 Lg化学株式会社 制造绝缘导电图形的方法和层压体
KR20100090628A (ko) * 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
KR101144537B1 (ko) 2009-07-16 2012-05-11 주식회사 엘지화학 전도체 및 이의 제조방법
JP2011175107A (ja) 2010-02-24 2011-09-08 Sony Corp 光学素子および光学機器
US9487669B2 (en) 2011-05-04 2016-11-08 Liquid X Printed Metals, Inc. Metal alloys from molecular inks
JP2013077494A (ja) * 2011-09-30 2013-04-25 Canon Inc 発光装置の製造方法
CN103395307B (zh) * 2013-07-29 2015-09-09 电子科技大学 一种片式电子元器件内电极的制备方法
GB201420245D0 (en) * 2014-11-14 2014-12-31 Bae Systems Plc Sensor manufacture

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158807A (ja) * 1983-02-25 1984-09-08 株式会社神戸製鋼所 ケ−ブルフオ−マ
JPS6489425A (en) * 1987-09-30 1989-04-03 Toshiba Corp Pattern forming method
JPH03100021A (ja) * 1989-09-14 1991-04-25 Nippon Telegr & Teleph Corp <Ntt> ポリシロキサン
JP2527271B2 (ja) 1990-10-16 1996-08-21 日立化成工業株式会社 ネガ型感光性電着塗料樹脂組成物及びこれを用いた電着塗装浴
JPH05114504A (ja) 1991-10-23 1993-05-07 Mitsubishi Electric Corp 金属有機化合物ペースト及びこの金属有機化合物ペーストを使用した製造方法
KR100242920B1 (ko) * 1992-03-06 2000-03-02 잰대머 저수준의 금속이온을 갖는 포토레지스트(rhotoresists having a low level of metal ions)
JPH0774445A (ja) 1993-07-07 1995-03-17 Mitsubishi Materials Corp 厚膜導体およびその製造方法
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
EP0736890B1 (en) * 1995-04-04 2002-07-31 Canon Kabushiki Kaisha Metal-containing compostition for forming electron-emitting device and methods of manufacturing electron-emitting device, electron source and image-forming apparatus
JPH09106757A (ja) 1995-10-09 1997-04-22 Canon Inc 電子放出素子、電子源、表示素子および画像形成装置の製造方法並びに電子放出部形成用材料
JP3229223B2 (ja) 1995-10-13 2001-11-19 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造法並びに電子放出素子製造用金属組成物
JP3423524B2 (ja) 1996-02-06 2003-07-07 キヤノン株式会社 電子放出素子の製造方法
EP0912079A4 (en) * 1996-06-27 2005-07-06 Asahi Chemical Ind THICKNESS CIRCUIT BREAKING CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF
JP4023873B2 (ja) 1997-06-26 2007-12-19 富士通株式会社 無電解めっき可能な樹脂絶縁層用組成物及びそれを用いた配線基板製造方法
KR19990012457A (ko) * 1997-07-29 1999-02-25 손욱 평판표시소자의 음극 형성방법과 이에 적합한 장치
KR100260262B1 (ko) * 1997-11-29 2000-07-01 김영남 전계방출소자의 메탈 팁 어레이 형성방법
KR100519663B1 (ko) * 1998-05-30 2005-11-25 오리온전기 주식회사 평판소자의 전극성형방법
JP3728112B2 (ja) 1998-09-11 2005-12-21 キヤノン株式会社 電子放出素子、電子源、及び画像形成装置の製造方法
JP3539234B2 (ja) 1998-10-22 2004-07-07 信越化学工業株式会社 金属パターン用被膜形成用ポリシラン組成物及び金属パターン形成方法
JP3610247B2 (ja) 1998-10-30 2005-01-12 京セラ株式会社 配線基板
JP2000243327A (ja) 1999-02-23 2000-09-08 Canon Inc 電子源基板及びその製造方法及び電子源基板を用いた画像形成装置
JP4250345B2 (ja) * 2000-02-08 2009-04-08 キヤノン株式会社 導電性膜形成用組成物、導電性膜の形成方法および画像形成装置の製造方法
JP3854889B2 (ja) * 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
CN1248556C (zh) * 2002-08-05 2006-03-29 佳能株式会社 电极和布线材料吸收用底层图形形成材料及其应用
JP2004152651A (ja) * 2002-10-31 2004-05-27 Canon Inc 表面伝導型電子放出素子及び画像形成装置の製造方法
US7314768B2 (en) * 2004-06-01 2008-01-01 Canon Kabushiki Kaisha Formation method of electroconductive pattern, and production method of electron-emitting device, electron source, and image display apparatus using this

Also Published As

Publication number Publication date
KR20020082420A (ko) 2002-10-31
JP2003031922A (ja) 2003-01-31
US7556913B2 (en) 2009-07-07
JP3854889B2 (ja) 2006-12-06
CN1327468C (zh) 2007-07-18
US6833224B2 (en) 2004-12-21
CN1178260C (zh) 2004-12-01
CN1542888A (zh) 2004-11-03
CN1381860A (zh) 2002-11-27
KR100625744B1 (ko) 2006-09-20
KR100543610B1 (ko) 2006-01-20
US20050008955A1 (en) 2005-01-13
US20030026959A1 (en) 2003-02-06
US20090186302A1 (en) 2009-07-23
US7964336B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
KR100625744B1 (ko) 금속 또는 금속화합물을 포함하는 도전성 부재 및 상기 도전성 부재를 포함하는 화상표시장치
US6586155B2 (en) Composition for forming electroconductive film
EP1388757B1 (en) Electrode and wiring forming method and method of manufacturing image forming apparatus
US7314768B2 (en) Formation method of electroconductive pattern, and production method of electron-emitting device, electron source, and image display apparatus using this
US7858145B2 (en) Method of manufacturing electroconductive member pattern, and methods of manufacturing electron source and image displaying apparatus each using the same
JP4411299B2 (ja) 導電性パターン
US7632536B2 (en) Method for producing electroconductive pattern, and method for producing electronic device, electron emitting device and image forming apparatus
JPH09148715A (ja) 電子回路を製作する方法
JP2004152651A (ja) 表面伝導型電子放出素子及び画像形成装置の製造方法
CN100459015C (zh) 叠层体的形成方法及使用了此叠层体的电子源、图像显示装置的制造方法
CN100530494C (zh) 一种图形及一种制造金属或金属化合物的方法
JP4227601B2 (ja) 導電性パターンの形成方法、これを用いた電子放出素子、電子源及び画像表示装置の製造方法
JP4262027B2 (ja) 電極・配線形成方法および画像形成装置の製造方法
JP4006306B2 (ja) 金属または金属化合物パターンの形成方法、それを用いた電子放出素子、電子源および画像形成装置の製造方法
US7547620B2 (en) Film pattern producing method, and producing method for electronic device, electron-emitting device and electron source substrate utilizing the same
JP2009037766A (ja) 膜パターン、膜パターンの製造方法並びにそれを用いた電子デバイス、電子放出素子、電子源及び画像表示装置の製造方法
JP2006100816A (ja) 膜パターンの製造方法、それを用いた電子デバイス、電子放出素子、電子源基板及び画像形成装置の製造方法
JP2009043511A (ja) 膜パターンの製造方法、それを用いた電子デバイス、電子放出素子、電子源及び画像表示装置の製造方法
JP2006099967A (ja) 導電膜、電子デバイス、電子放出素子、電子源、画像形成装置、及び情報表示再生装置の製造方法
JP2006100260A (ja) 導電性部材パターンの製造方法、これを用いた電子デバイス、電子放出素子、画像表示装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee