KR100919563B1 - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법

Info

Publication number
KR100919563B1
KR100919563B1 KR1020070031798A KR20070031798A KR100919563B1 KR 100919563 B1 KR100919563 B1 KR 100919563B1 KR 1020070031798 A KR1020070031798 A KR 1020070031798A KR 20070031798 A KR20070031798 A KR 20070031798A KR 100919563 B1 KR100919563 B1 KR 100919563B1
Authority
KR
South Korea
Prior art keywords
conductive material
photosensitive layer
thermally conductive
material pattern
forming
Prior art date
Application number
KR1020070031798A
Other languages
English (en)
Other versions
KR20080088913A (ko
Inventor
배상만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070031798A priority Critical patent/KR100919563B1/ko
Priority to US11/944,746 priority patent/US7736843B2/en
Publication of KR20080088913A publication Critical patent/KR20080088913A/ko
Application granted granted Critical
Publication of KR100919563B1 publication Critical patent/KR100919563B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로 KrF, ArF, VUV, EUV, 전자선 (E-beam) 및 이온빔 (ion beam) 등의 광원을 이용한 리소그래피 공정에 있어서 감광층 개발에 한계가 있고 대형 회로 패턴 또는 굴곡 기판에서 패턴 형성 공정이 제한되는 문제를 해결하기 위하여, 열에 반응하여 산으로 변화하는 열산발성제(Thermal Acid Generator)를 포함하는 감광층을 이용하고 광원을 이용한 리소그래피 공정에서 수행하는 마스크 공정을 열전도성 물질 패턴을 이용한 열전도 공정으로 수행함으로써, 반도체 기판의 형태 및 크기에 제한받지 않고 패턴 형성 공정을 용이하게 수행할 수 있도록 하는 발명에 관한 것이다.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 형성 방법에 관한 것으로 KrF, ArF, VUV, EUV, 전자선 (E-beam) 및 이온빔 (ion beam) 등의 광원을 이용한 리소그래피 공정에 있어서 감광층 개발에 한계가 있고 대형 회로 패턴 또는 굴곡 기판에서 패턴 형성 공정이 제한되는 문제를 해결하기 위하여, 열에 반응하여 산으로 변화하는 열산발성제(Thermal Acid Generator)를 포함하는 감광층을 이용하고 광원을 이용한 리소그래피 공정에서 수행하는 마스크 공정을 열전도성 물질 패턴을 이용한 열전도 공정으로 수행함으로써, 반도체 기판의 형태 및 크기에 제한받지 않고 패턴 형성 공정을 용이하게 수행할 수 있도록 하는 발명에 관한 것이다.
248nm 광원 (KrF)을 사용한 반도체 미세회로 제조공정에서는 이미 150nm L/S의 미세회로가 형성되었으며, 현재는 150nm 이하의 패턴을 형성하기 위한 노력이 계속되고 있다. 한편 보다 미세한 회로를 형성하기 위해서, ArF (193nm), F2 (157nm), EUV (Extremely Ultraviolet; 13nm) 등의 낮은 파장의 광원을 사용하는 미세회로 제조공정에 대한 연구가 진행 중이다. 그러나 이들 파장에 대해 투과도가 좋은 감광제 수지의 개발이 쉽지 않다는 문제점이 있다. 예를 들면 i-라인 (365nm) 및 KrF (248nm)에 사용하는 감광제는 방향족 화합물로 수지가 구성되는데 이들은 193nm에 대한 흡광도가 너무 커서 사용할 수가 없다. 이러한 이유 때문에 방향족 화합물이 들어있지 않은 아크릴계 혹은 알리사이클릭계 수지를 사용하여 193nm용 감광제가 개발되고 있다. 그러나 이들 수지들도 193nm에 대한 흡광도가 비교적 커서 좋은 패턴을 형성하기가 어렵다.
따라서 이를 극복하기 위해서 대부분의 연구 방향은 광원에 대한 흡광도가 적은 수지를 개발하는데 치중되어 있으나, 특히 VUV (157nm) 혹은 EUV (13nm) 광원을 사용할 경우 이러한 수지의 개발은 한계에 도달해 있다.
또한, 대형 회로 패턴을 형성할 경우 감광층의 두께도 증가하게 된다. 감광층의 두께가 수 mm 내지 수 cm 가 될 수 있으며 이에 맞는 노광 공정을 수행하는 것은 현실적으로 불가능한 문제가 있다.
또한 패턴을 형성하고자하는 반도체 기판에 굴곡이 존재하거나 구형과 같은 입체 기판일 경우 광원을 이용한 노광 공정을 적용할 수 없는 문제가 있다.
본 발명은 상기와 문제를 해결하기 위하여, 열에 반응하여 산으로 변화하는 열산발성제(Thermal Acid Generator)를 포함하는 감광층을 이용하고 광원을 이용한 리소그래피 공정에서 수행하는 마스크 공정을 열전도성 물질 패턴을 이용한 열전도 공정으로 수행함으로써, 반도체 기판의 형태 및 크기에 제한받지 않고 패턴 형성 공정을 용이하게 수행할 수 있도록 하는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여 실시하는 본 발명에 따른 반도체 소자의 형성 방법은
반도체 기판 상에 열전도성 물질 패턴을 형성하는 단계와,
상기 열전도성 물질 패턴을 포함하는 반도체 기판 전면에 열산발생제(Thermal Acid Generator)를 포함하는 감광조성물을 도포하여 감광층을 형성하는 단계와,
상기 열전도성 물질 패턴에 열을 인가하여 상기 열전도성 물질 패턴과 인접한 소정 감광층을 감열부로 변환시키는 단계 및
상기 감열부를 현상용액으로 제거하고, 상기 열전도성 물질 패턴을 제거하여 감광층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 감광조성물은 베이스 폴리머(Base Polymer) 100 중량부에 대하여 열산발생제 0.1 ~ 10중량부를 포함하는 것을 특징으로 하고, 상기 열전도성 물질 패턴은 금(Au), 은(Ag), 알루미늄(Al), 철(Fe), 구리(Cu), 백금(Pt), 텅스텐(W) 및 이들의 혼합물 중 선택된 어느 하나를 사용하는 것을 특징으로 하고, 상기 열전도성 물질 패턴에 150 ~ 200℃의 온도의 열을 인가하는 것을 특징으로 하고, 상기 열전도성 물질 패턴에 열을 인가하는 수단은 교류 전원 또는 열원(Thermal source)에 의한 전달 방법을 사용하는 것을 특징으로 하고, 상기 반도체 기판의 표면은 3차원의 입체 구조로 형성하는 것을 특징으로 한다.
아울러, 본 발명의 다른 실시 예에 따른 반도체 소자의 형성 방법은 반도체 기판 상에 열산발생제(Thermal Acid Generator)를 포함하는 감광조성물을 도포하여 제 1 감광층을 형성하는 단계와,
상기 제 1 감광층 상부에 열전도성 물질 패턴을 형성하는 단계와,
상기 열전도성 물질 패턴을 포함하는 상기 제 1 감광층 상부에 제 2 감광층을 형성하는 단계와,
상기 열전도성 물질 패턴에 열을 인가하여 상기 열전도성 물질 패턴과 인접한 소정 감광층을 감열부로 변환시키는 단계 및
상기 감열부를 현상용액으로 제거하고 상기 열전도성 물질 패턴을 제거하여 감광층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하고,
반도체 기판 상에 열산발생제(Thermal Acid Generator)를 포함하는 감광조성물을 도포하여 감광층을 형성하는 단계와,
열전도성 물질 패턴을 포함하는 마스크를 상기 감광층 상부에 접촉시키는 단계와,
상기 열전도성 물질 패턴에 열을 인가하여 상기 열전도성 물질 패턴과 인접한 소정 감광층을 감열부로 변환시키는 단계 및
상기 마스크를 제거하고, 상기 감열부를 현상용액으로 제거하여 감광층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 상에 피식각층(110)을 형성한다.
다음에는, 반도체 기판(100) 상에 형성할 패턴을 설계하고 패턴이 형성되지 않는 식각 영역의 피식각층(110) 상부에 열전도성 물질 패턴(120)을 형성한다.
그 다음에는, 열전도성 물질 패턴(120)을 포함하는 반도체 기판 전면에 열산발성제(Thermal Acid Generator)를 포함하는 감광층(130)을 형성한다. 이때, 감광층은 베이스 폴리머(Base Polymer) 100 중량부에 대하여 열산발생제 0.1 ~ 10중량부를 포함하는 감광 조성물을 이용하여 형성하고, 열전도성 물질 패턴(120)은 금(Au), 은(Ag), 알루미늄(Al), 철(Fe), 구리(Cu), 백금(Pt), 텅스텐(W) 및 이들의 혼합물 중 선택된 어느 하나를 사용하는 것이 바람직하다. 또한, 열전도성 물질 패턴(120)은 도시된 바와 같이 판형 패턴으로 형성하거나 감광층(130) 및 피식각층(110) 사이의 계면에 선형 패턴으로 형성하거나 감광층(130)의 상부에 선형 패턴으로 형성할 수 있다. 아울러, 별도의 마스크에 열전도성 물질 패턴을 형성하여 사용할 수 있다.
이와 같이 열전도성 물질 패턴(120)을 선형 패턴으로 형성할 경우 패턴을 정의하는 공정이 용이하므로 설계 패턴을 자유롭게 형성할 수 있다. 또한, 광원을 이용한 리소그래피 공정에 반하여 감광층(130)의 두께에 제한을 받지 않으므로 열전도가 가능한 범위 내에서 감광층(130)의 두께를 증가시킬 수 있으므로 대형 회로 패턴 형성 공정에 용이하게 적용할 수 있다.
도 1b를 참조하면, 열전도성 물질 패턴(120)에 열을 인가하여 열전도성 물질 패턴(120)과 접촉되는 감광층(130)이 열에 의해 감열부(140)이 되도록 한다. 여기서, 열을 인가하는 방법은 도시된 바와 같이 교류 전원(150)을 이용할 수 있으며, 열 발생기(미도시)를 이용하여 직접 열이 전도되도록 할 수 있다. 이때, 열전도 온도는 150 ~ 200℃인 것이 바람직하다.
이와 같이 열전도에 패턴의 크기를 정의하므로 패턴의 CD(Critical Dimension)을 용이하게 조절 할 수 있다. 열전도성 물질 패턴(120)으로 부터 감광층(130)에 전달되는 열량(cal)은
열량 = 비열 × 질량 × 온도변화
로 계산이 되므로, 상기 방정식을 이용하여 패턴 형성을 위한 온도 변화 및 가열 시간을 계산하여 CD를 조절하는 것이다.
도 1c를 참조하면, 현상액 분사 노즐(160)을 이용하여 감열부(140)을 제거한다. 이때, 현상액은 알칼리 성분의 용액을 사용하는 것이 바람직하다.
도 1d를 참조하면, 열전도성 물질 패턴(120)을 제거하여 설계된 패턴을 정의하는 감광층 패턴(135)을 형성한다.
도 1e를 참조하면, 감광층 패턴(135)을 마스크로 피식각층(110)을 식각하여 설계된 패턴(115)을 형성한다.
상술한 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 감광층 패턴을 형성하는 데 있어 광원을 이용한 리소그래피 공정을 이용하는 것이 아니라 열에 반응하여 산으로 변화하는 열산발성제(Thermal Acid Generator)를 포함하는 감광층을 이용하고 광원을 이용한 리소그래피 공정에서 수행하는 마스크 공정을 열전도성 물질 패턴을 이용한 열전도 공정으로 수행함으로써, 반도체 기판의 형태 및 크기에 제한받지 않고 패턴 형성 공정을 용이하게 수행할 수 있다. 본 발명에 따른 패턴 형성 방법은 열전도성 패턴 형성이 가능한 범위 내에서 미세 패턴을 형성할 수 있고, 반대로 대형 회로 패턴 형성 공정도 용이하게 수행할 수 있다. 예를 들면, MEMS(Micro Electro Mechanical Systems)와 같은 미세 기계 장치 제조에 유용할 수 있으며, 굴곡 기판 또는 구형 반도체 기판과 같이 광원을 이용한 리소그래피 공정으로 패턴 형성이 불가능한 입체 구조물의 반도체 기판에도 유용하게 사용할 수 있다. 또한, 열전도성 물질 패턴은 비열이 우수한 금속성 물질을 이용하여 선형 또는 판형으로 형성하므로 설계 패턴의 모양을 자유롭게 형성하고, 형성하고자 하는 패턴의 CD를 용이하게 조절할 수 있는 장점이 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 열산발성제(Thermal Acid Generator)를 포함하는 감광층을 이용하고 마스크로 열전도성 물질 패턴을 이용함으로써, 반도체 기판의 형태 및 크기에 제한받지 않고 패턴 형성 공정을 용이하게 수행할 수 있다. 또한, 설계 패턴의 모양을 자유롭게 형성하고, 패턴의 CD를 용이하게 조절할 수 있다. 따라서, 본 발명은 반도체 소자의 형성 수율을 향상시키고 MEMS 또는 대형 회로 패턴에 응용 가능하므로 공정의 활용성을 향상시키는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 110 : 피식각층
120 : 열전도성 물질 패턴 130 : 감광층
115 : 패턴 135 : 감광층 패턴
140 : 감열부 150 : 교류 전원
160 : 현상액 분사 노즐

Claims (8)

  1. 반도체 기판 상에 열전도성 물질 패턴을 형성하는 단계;
    상기 열전도성 물질 패턴을 포함하는 반도체 기판 전면에 열산발생제(Thermal Acid Generator)를 포함하는 감광조성물을 도포하여 감광층을 형성하는 단계;
    상기 열전도성 물질 패턴에 열을 인가하여 상기 열전도성 물질 패턴과 인접한 소정 감광층을 감열부로 변환시키는 단계; 및
    상기 감열부를 현상용액으로 제거하고, 상기 열전도성 물질 패턴을 제거하여 감광층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 감광조성물은 베이스 폴리머(Base Polymer) 100 중량부에 대하여 열산발생제 0.1 ~ 10중량부를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1 항에 있어서,
    상기 열전도성 물질 패턴은 금(Au), 은(Ag), 알루미늄(Al), 철(Fe), 구리(Cu), 백금(Pt), 텅스텐(W) 및 이들의 혼합물 중 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  4. 제 1 항에 있어서,
    상기 열전도성 물질 패턴에 150 ~ 200℃의 온도의 열을 인가하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  5. 제 1 항에 있어서,
    상기 열전도성 물질 패턴에 열을 인가하는 수단은 교류 전원 또는 열원(Thermal source)에 의한 전달 방법을 사용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  6. 제 1 항에 있어서,
    상기 반도체 기판의 표면은 3차원의 입체 구조로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  7. 반도체 기판 상에 열산발생제(Thermal Acid Generator)를 포함하는 감광조성물을 도포하여 제 1 감광층을 형성하는 단계;
    상기 제 1 감광층 상부에 열전도성 물질 패턴을 형성하는 단계;
    상기 열전도성 물질 패턴을 포함하는 상기 제 1 감광층 상부에 제 2 감광층을 형성하는 단계;
    상기 열전도성 물질 패턴에 열을 인가하여 상기 열전도성 물질 패턴과 인접한 소정 감광층을 감열부로 변환시키는 단계; 및
    상기 감열부를 현상용액으로 제거하고 상기 열전도성 물질 패턴을 제거하여 감광층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  8. 반도체 기판 상에 열산발생제(Thermal Acid Generator)를 포함하는 감광조성물을 도포하여 감광층을 형성하는 단계;
    열전도성 물질 패턴을 포함하는 마스크를 상기 감광층 상부에 접촉시키는 단계;
    상기 열전도성 물질 패턴에 열을 인가하여 상기 열전도성 물질 패턴과 인접한 소정 감광층을 감열부로 변환시키는 단계; 및
    상기 마스크를 제거하고, 상기 감열부를 현상용액으로 제거하여 감광층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020070031798A 2007-03-30 2007-03-30 반도체 소자의 형성 방법 KR100919563B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070031798A KR100919563B1 (ko) 2007-03-30 2007-03-30 반도체 소자의 형성 방법
US11/944,746 US7736843B2 (en) 2007-03-30 2007-11-26 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031798A KR100919563B1 (ko) 2007-03-30 2007-03-30 반도체 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20080088913A KR20080088913A (ko) 2008-10-06
KR100919563B1 true KR100919563B1 (ko) 2009-10-01

Family

ID=39795038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031798A KR100919563B1 (ko) 2007-03-30 2007-03-30 반도체 소자의 형성 방법

Country Status (2)

Country Link
US (1) US7736843B2 (ko)
KR (1) KR100919563B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03217833A (ja) * 1990-01-24 1991-09-25 Konica Corp フィルム一体型カメラ
JP2000330289A (ja) * 1999-03-12 2000-11-30 Matsushita Electric Ind Co Ltd パターン形成方法
JP2000330288A (ja) * 1999-03-12 2000-11-30 Matsushita Electric Ind Co Ltd パターン形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492092B1 (en) * 1999-03-12 2002-12-10 Arch Specialty Chemicals, Inc. Hydroxy-epoxide thermally cured undercoat for 193 NM lithography
US6703186B1 (en) * 1999-08-11 2004-03-09 Mitsuboshi Belting Ltd. Method of forming a conductive pattern on a circuit board
US6440642B1 (en) * 1999-09-15 2002-08-27 Shipley Company, L.L.C. Dielectric composition
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6444408B1 (en) * 2000-02-28 2002-09-03 International Business Machines Corporation High silicon content monomers and polymers suitable for 193 nm bilayer resists
JP3854889B2 (ja) * 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
US6872646B2 (en) * 2002-06-07 2005-03-29 Dia Nippon Printing Co., Ltd. Method for manufacturing conductive pattern substrate
KR100676520B1 (ko) * 2005-10-24 2007-02-01 삼성전자주식회사 포토레지스트 패턴 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03217833A (ja) * 1990-01-24 1991-09-25 Konica Corp フィルム一体型カメラ
JP2000330289A (ja) * 1999-03-12 2000-11-30 Matsushita Electric Ind Co Ltd パターン形成方法
JP2000330288A (ja) * 1999-03-12 2000-11-30 Matsushita Electric Ind Co Ltd パターン形成方法

Also Published As

Publication number Publication date
US7736843B2 (en) 2010-06-15
KR20080088913A (ko) 2008-10-06
US20080241766A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US7279113B2 (en) Method of forming a compliant template for UV imprinting
US8568964B2 (en) Flood exposure process for dual tone development in lithographic applications
WO2009012111A1 (en) Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
EP1795958A1 (en) Method of fabricating nanoimprint mold
JP2013183014A (ja) パターン形成方法
KR100630766B1 (ko) 상변화 물질을 사용한 패턴 형성 방법 및 그 재작업 방법
WO2010080758A1 (en) Substrate planarization with imprint materials and processes
TWI435177B (zh) 用以形成圖案之合成物及其平面切換式印刷方法
TW201044115A (en) Method and system for forming a pattern in a semiconductor device, and semiconductor device
TW201641608A (zh) 化學增幅光阻材料、共聚物及微影方法
CN101025569A (zh) 用于形成半导体器件的微细图案的方法
Ito et al. Silica imprint templates with concave patterns from single-digit nanometers fabricated by electron beam lithography involving argon ion beam milling
KR100515369B1 (ko) 전기장에 의하여 반도체 소자의 미세패턴을 형성하는노광장치 및 그 방법
KR100919563B1 (ko) 반도체 소자의 형성 방법
Hu Photolithography technology in electronic fabrication
JP2007095859A (ja) リソグラフィ方法
JP2008286828A (ja) パターン形成方法
JP2009184107A (ja) Ｍｅｍｓ装置を製造するためのシステムおよび方法
KR20060126213A (ko) 반도체 소자의 미세 패턴 형성 방법
JPH03223857A (ja) パターン形成方法
KR100545185B1 (ko) 미세 콘택홀 형성 방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
KR100422956B1 (ko) 미세패턴형성방법
KR100451508B1 (ko) 반도체 소자의 콘택홀 형성방법
US9773671B1 (en) Material composition and process for mitigating assist feature pattern transfer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee