KR20050057088A - 극소전자 기판들로부터 재료를 화학, 기계 및/또는 전해 제거하는 방법 및 장치 - Google Patents

극소전자 기판들로부터 재료를 화학, 기계 및/또는 전해 제거하는 방법 및 장치 Download PDF

Info

Publication number
KR20050057088A
KR20050057088A KR1020057003581A KR20057003581A KR20050057088A KR 20050057088 A KR20050057088 A KR 20050057088A KR 1020057003581 A KR1020057003581 A KR 1020057003581A KR 20057003581 A KR20057003581 A KR 20057003581A KR 20050057088 A KR20050057088 A KR 20050057088A
Authority
KR
South Korea
Prior art keywords
microelectronic substrate
polishing
disposing
liquid
polishing liquid
Prior art date
Application number
KR1020057003581A
Other languages
English (en)
Other versions
KR100722181B1 (ko
Inventor
원치 리
스코트 지. 메이클
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20050057088A publication Critical patent/KR20050057088A/ko
Application granted granted Critical
Publication of KR100722181B1 publication Critical patent/KR100722181B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/046—Lapping machines or devices; Accessories designed for working plane surfaces using electric current
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP

Abstract

극소전자 기판으로부터 재료를 화학, 기계 및/또는 전해 제거하기 위한 방법 및 장치. 재료를 제거하기 위한 연마 매체는 액체 캐리어, 액체 캐리어내에 배치된 전해질 및 액체 캐리어내에 배치된 연마재들을 포함할 수 있으며, 연마재들은 연마액의 약 1중량% 까지를 형성한다. 연마 매체는 킬레이트제를 더 포함할 수 있다. 전류는 연마액을 경유하여 선택적으로 극소전자 기판에 인가될 수 있으며, 극소전자 기판에 인가되는 하향력(downforce)은 극소전자 기판에 전해적으로 인가된 전류의 레벨에 기초하여 선택될 수 있다. 극소전자 기판은 동일 연마 패드상에서 전해 및 비전해 처리를 받을 수 있거나, 단일 기판 캐리어에 의해 지지되는 상태로 하나의 연마 패드로부터 다른 연마 패드로 이동될 수 있다.

Description

극소전자 기판들로부터 재료를 화학, 기계 및/또는 전해 제거하는 방법 및 장치{Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates}
본 출원은 모두 본 명세서에 참조 문헌으로 포함되어 있는 하기의 계류중인 미국 특허 출원에 관련한다: 2000년 8월 30일자로 출원된 제 09/651,779 호(대리인 문서 번호 10829.8515US); 2001년 6월 21일자로 출원된 제 09/888,084 호(대리인 문서 번호 10829.8515US1); 2001년 6월 21일자로 출원된 제 09/887,767 호(대리인 문서 번호 10829. 8515US2); 2001년 6월 21일자로 출원된 제 09/888,002 호(대리인 문서 번호 10829.8515US3). 또한, 본 출원은 본 명세서에 참조문헌으로 포함되어 있는, 동시 출원된 하기의 미국 특허 출원에도 관련한다: 제 10/230,970 호(대리인 문서 번호 10829.8515US6); 제 10/230,972 호(대리인 문서 번호 10829.8515US7); 제 10/230,973 호(대리인 문서 번호 10829.8515US8) 및 제 10/230,628 호(대리인 문서 번호 10829.8673US).
본 발명은 개괄적으로, 극소전자 기판들로부터 재료들을 화학, 기계 및/또는 전해 제거하기 위한 방법 및 장치에 관련한다.
극소전자 기판들 및 기판 조립체들은 통상적으로 메모리 셀들 같은 피쳐부들(features)을 가지며, 이들은 도전선들로 연결되어 있다. 도전선들은 반도체 재료내에 트렌치들 또는 기타 리세스들을 먼저 형성하고, 그후, 트렌치들내에 도전성 재료(금속 같은)를 중첩배설함으로써 형성된다. 그후, 도전성 재료는 반도체 재료내의 일 피쳐부로부터 다른 피쳐부로 연장하는 도전선들을 남기고 선택적으로 제거된다.
커패시터들 같은 극소전자 피쳐부들을 형성하기 위한 한가지 기술은 극소전자 기판내의 격리된 컨테이너들내에 피쳐부들을 배치하는 것이다. 한 가지 전형적인 프로세스는 기판 재료(보로포스포실리케이트 글래스 또는 BPSG 같은)내에 개구를 형성하고, 먼저 배리어층으로 그리고, 그후 도전층으로 극소전자 기판(개구의 벽들을 포함)을 코팅하고, 그후, 포토레지스트 재료 같은 일반적으로 비도전성인 재료로 개구(aperature)를 과충전하는 것을 포함한다. 개구 외부에 배치된 잉여 포토레지스트 재료, 도전층 재료 및 배리어층 재료는 그후 화학-기계 평탄화 또는 연마(CMP)를 사용하여 제거된다. 그후, 커패시터가 개구의 포토레지스트 재료내에 배치되고, 중첩배설된 비아들 및 라인들의 네트워크로 극소전자 기판의 다른 피쳐부에 연결된다.
커패시터들을 형성하기 위한 상기 컨테이너 기술의 한 가지 단점은 CMP 프로세스 동안, 도전층으로부터 제거된 도전성 재료의 작은 미립자들이 개구의 포토레지스트 재료내에 매립될 수 있다는 것이다. 매립된 도전성 재료는 개구에 후속 형성되는 커패시터내에 단락 회로들 및/또는 기타 결함들을 유발하고, 커패시터가 고장나게 할 수 있다. 다른 단점은 개구 외부의 도전성 재료를 제거하기 위한 CPM 처리 동안 통상적으로 높은 하향력(downforce)이 필요하다는 것이다. 높은 하향력은 일 개구에 인접한 도전성 재료가 인접 개구의 도전성 재료내로 번지게 할 수 있고, 이는 순차적으로 인접 컨테이너들이 서로 단락회로화되게 할 수 있다.
도 1A 내지 도1E는 본 발명의 실시예에 따른 극소전자 기판에 피쳐부들을 형성하기 위한 프로세스를 개략적으로 예시하는 도면.
도 2A 내지 도 2B는 본 발명의 다른 실시예에 따른 극소전자 기판내에 도전성 피쳐부들을 형성하기 위한 프로세스를 개략적으로 예시하는 도면.
도 3은 본 발명의 실시예에 따른 프로세스를 수행하기 위한 장치의 개략적인 부분 예시도.
도 4는 본 발명의 실시예에 따른 도 3에 도시된 장치의 일부의 개략적인 부분 등각도.
도 5는 본 발명의 다른 실시예에 따른 극소전자 기판을 처리하기 위한 장치의 개략적인 부분 측면도.
도 6은 본 발명의 다른 실시예에 따른 극소전자 기판을 전해 처리하기 위한 파형을 개략적으로 예시하는 도면.
본 발명은 극소전자 기판들로부터 재료를 화학, 기계 및/또는 전해 제거하기 위한 방법들 및 장치들에 관련한다. 본 발명의 일 양태에 따른 연마 매체는 액체 캐리어 및 액체 캐리어내에 배치된 전해질을 가지는 연마액을 포함한다. 전해질은 극소전자 기판으로부터 도전성 재료를 전해 제거하기 위해 전극과 극소전자 기판 사이에 전류를 전달한다. 연마액은 액체 캐리어내에 배치된 연마재들(콜로이드형 연마재들 같은)을 더 포함할 수 있으며, 연마재들은 연마액의 약 1 중량% 까지를 형성한다. 연마액내에 전해질의 존재는 감소된 하향력 레벨들에서의 전해 재료 제거를 제공할 수 있다.
본 발명의 다른 양태에서, 연마재들은 연마액의 약 0.5 중량% 까지를 형성할 수 있으며, 콜로이드형 실리카 및/또는 콜로이드형 알루미나를 포함할 수 있다. 연마액은 암모늄 하이드록사이드 및/또는 암모늄 클로라이드 같은 킬레이트제(chelateing agent)를 추가로 포함할 수 있다.
본 발명의 일 양태에 따른 방법은 연마 패드의 연마면과 극소전자 기판을 결합시키는 단계 및 극소전자 기판과 연마면에 인접하게 연마액을 배치하는 단계를 포함하며, 연마액은 전해질을 포함하고, 약 1중량% 까지의 연마재 입자들을 포함한다. 본 방법은 극소전자 기판으로부터 이격 배치된 적어도 하나의 전극으로부터 극소전자 기판에 연마액을 통해 가변 전류를 통과시키는 단계 및 극소전자 기판으로부터 재료를 제거하도록 극소전자 기판과 연마 패드 중 적어도 하나를 나머지에 대해 이동시키는 단계를 포함한다.
본 발명의 다른 양태에 따른 방법은 연마 패드의 연마면과 극소전자 기판을 접촉시키는 단계, 극소전자 기판과 연마 패드의 연마면 사이에 전해액을 배치하는 단계 및 극소전자 기판 중 적어도 하나와 연마 패드에 힘을 인가하는 단계를 포함한다. 본 방법은 극소전자 기판으로부터 이격 배치된 적어도 하나의 전극과 극소전자 기판의 도전성 재료 사이에 전해액을 통해 전류를 통과시키는 단계 및 힘과 전류 중 하나의 레벨을 나머지의 레벨에 적어도 부분적으로 기초하여 선택하는 단계를 포함한다. 도전성 재료의 적어도 일부는 그후 극소전자 기판 중 적어도 하나와 연마 패드를 나머지에 대해 이동시킴으로써 제거될 수 있다.
본 발명의 또 다른 양태에서, 재료의 제 1 부분이 적어도 하나의 전극과 극소전자 기판 사이에 전류를 통과시킴으로써 극소전자 기판으로부터 제거될 수 있고, 재료의 제 2 부분이 도전성 재료를 통해 전류를 통과시키지 않고 극소전자 기판으로부터 제거될 수 있다. 특히, 본 방법의 특정 양태에서, 극소전자 기판은 전해 및 비전해 처리 동안 동일 캐리어에 의해 지지될 수 있다. 본 방법의 다른 특정 양태에서, 극소전자 기판은 전해 처리를 위해 하나의 연마 패드와, 그리고 비전해 처리를 위해 다른 연마 패드와 접촉할 수 있다.
컨테이너 프로세스들과 연계된 상기 단점들 중 일부를 처리하기 위한 한가지 접근법(본 출원의 양수인에 의해 개발됨)은 컨테이너들을 충전하기 위해 사용되는 종래의 연성 재료들을 보다 경질의 재료로 대체하는 것이다. 예로서, 종래의 포토레지스트 재료들은 포스포실리케이트 글래스(PSG) 또는 스핀-온 글래스(SOG)로 대체될 수 있으며, 백금으로 라이닝된 컨테이너들내에 배치될 수 있다. 이 접근법에 따른 재료들 및 처리들의 부가적인 세부사항들은 이미 참조 문헌으로서 본 명세서에 포함된 미국 특허 출원 제 10/230,628 호(대리인 문서 번호 10829. 8673US)에 개시되어 있다.
백금 라이닝된, PSG 충전된 컨테이너들의 사용의 한 가지 과제는 컨테이너 외부의 백금을 제거하기 위해 비교적 높은 CMP 하향력이 필요하다는 것이며, 이는 백금이 PSG내에 배설되지 않은 경우에도, 인접 컨테이너들 사이의 영역들로 백금이 번지게 한다. 다른 과제는 현존하는 연마액들이 백금 및 PSG를 균등하게 제거하는 경향이 있다는 것이다. 이런 연마액들은 아리조나 파이오닉스의 로델사(Rodell, Inc.)로부터 입수할 수 있는 켈바졸(Klebasol) 제품들과 같은 콜로이드형 슬러리 입자들과 조합하여 테트라메틸 암모늄 하이드록사이드(tetramethyl ammonium hydroxide)(TMAH)를 포함한다. 일부 경우들에 있어서, 이들 연마액들은 PSG의 높은 지점(high spot)들을 남겨 컨테이너들내에 극소전자 디바이스들을 지지하기에 부적합할 수 있는 비평탄 지세(topography)를 유발하고, 후속 구조체들을 위한 적절한 평탄한 기부를 제공하지 못할 수 있다.
하기의 내용은 상술한 잠재적 단점들을 극복하기 위한 장치들 및 방법들을 설명한다. 본 발명의 특정 실시예들의 다수의 특정 세부사항들이 이들 실시예들의 총체적 이해를 제공하기 위해 하기의 설명 및 도 1A 내지 도 6에 기술되어 있다. 그러나, 본 기술의 숙련자는 본 발명이 부가적인 실시예들을 가질 수 있으며, 본 발명이 후술된 세부사항들 중 다수가 없이도 실시될 수 있다는 것을 이해할 것이다.
도 1A는 본 발명의 실시예에 따른 처리를 위해 배치된 극소전자 기판(110)의 부분 개략적 예시도이다. 본 실시예의 일 양태에서, 극소전자 기판(110)은 기판 재료(111)를 포함한다. 이들 기판 재료(111)는 보로포스포실리케이트 유리(BPSG), 테트라에틸오르소실리케이트(TEOS), 비도핑 실리콘 디옥사이드 또는 기타 적절한 재료들을 포함할 수 있다. 이들 중 임의의 실시예들에서, 하나 이상의 개구들(112)(도 1A에 그들 중 둘이 도시되어 있음)이 패턴화된 에칭 같은 종래의 기술들을 사용하여 기판 재료(111)의 기판 재료 평면(113)내에 형성될 수 있다. 일 실시예에서, 컨테이너 디바이스들(커패시터들 같은)을 형성하기 위해 개구(112)가 사용될 수 있으며, 다른 실시예들에서, 개구(112)는 라인들 또는 비아들을 형성하기 위한 트렌치들 또는 구멍들을 포함할 수 있다. 일 실시예에서, 개구(112)는 비교적 높은 형상비(즉, 깊이-대-폭 비율)를 갖는다. 예로서, 일 특정 실시예에서, 개구들(112)은 약 4:1 이상의 형상비를 가질 수 있으며, 다른 실시예들에서, 개구(112)는 다른 형상비들을 가질 수 있다. 이들 중 임의의 실시예들서, 하위층(114)(탄탈륨 또는 탄탈륨 산화물층 같은)이 기판 재료 평면(113)상에, 그리고, 개구(112)의 벽들에 인접하게 배치된다. 하위층(114)은 물리 기상 증착(PVD) 또는 화학 기상 증착(CVD) 같은 종래의 기술들을 사용하여 극소전자 기판(110)상에 배치될 수 있다. 이 실시예의 다른 양태에서, 하위층(114)은 배리어층을 형성할 수 있고, 다른 실시예들에서, 하위층(114)은 개구들(112)의 벽들상으로 순차 증착된 재료들의 부착을 촉진하는 것 같은 다른 기능들을 수행할 수 있다.
그후, 하위층(114)상에 도전성 재료(115)의 층이 배치될 수 있다. 일 실시예에서, 도전성 재료(115)는 백금을 포함할 수 있으며, 다른 실시예들에서, 도전성 재료(115)는 구리 같은 기타 전기 도전성 성분들 또는 탄탈륨, 텅스텐 및/또는 그 질화물들 같은 내화성 금속들을 포함할 수 있다. 백금은 약 4:1의 형상비들 같은 높은 형상비들을 갖는 개구들(112)을 위해 특히 적합하다.
그후, 도전성 재료(115)상에 충전 재료(117)가 배치될 수 있다. 충전 재료(117)는 평면하위부들(118)(개구들(112)내의 기판 평면(113) 아래에 배치됨) 및 개구들(112)에 외부의, 기판 재료 평면(113)으로부터 외향하여 멀어지는 방향으로 연장하는 제 1 외부 부분(119)을 포함할 수 있다. 제 1 외부 부분(119)은 기판 재료 평면(113)을 초과하여 개구들(112) 외부에 배치된 도전성 재료(115)의 부분에 의해 형성되는 제 2 외부 부분(120)상에 배치될 수 있다. 일 실시예에서, 충전 재료(117)는 PSG 같은 비교적 경질의, 일반적으로 비도전성인 물질을 포함한다. 본 실시예의 특정 양태에서, 충전 재료(117)는 6% 인을 가지는 PSG를 포함할 수 있다. 다른 실시예에서, 충전 재료(117)는 SOG 같은 다른 비교적 경질의 PSG 또는 비-PSG 재료들을 포함할 수 있다. 이들 실시예들 중 임의의 것에서, 충전 재료는 전형적인 포토레지스트 재료의 것 보다 큰 경도를 가질 수 있다. 따라서, 일 특정 실시예에서, 충전 재료(117)는 약 0.04 GPa 이상의 경도를 가질 수 있다. 충전 재료(117)가 6% 인 PSG를 포함하는 특정 실시예에서, 충전 재료(117)는 약 6.5 GPa 이상의 경도를 가질 수 있다.
충전 재료(117)의 제 1 외부 부분(119)은 잔여 충전 재료(117)가 도전성 재료(115)와 표면일치되도록 제거될 수 있다(도 1B에 도시된 바와 같이). 본 실시예의 일 양태에서, 종래의 CMP 기술들 및 슬러리들이 제 1 돌출부(119)를 제거하기 위해 사용될 수 있다. 따라서, 충전 재료(117)는 연마 패드(183)와 극소전자 기판(110) 및 연마 패드(183)에 인접 배치된 연마액(189)으로 제거될 수 있다. 제 1 돌출부(119)를 제거하기 위한 장치의 다른 세부사항들이 도 3 내지 도 6을 참조로 후술된다.
도 1C는 충전 재료(117)의 인접 부분과 함께, 도전성 재료(115)의 제 2 외부 부분(120)(도 1B)이 제거된 이후의 극소전자 기판(110)의 개략도이다. 따라서, 충전 재료(117) 및 도전성 재료(115)는 이 프로세스 부분의 종료시 하위층(114)과 표면일치될 수 있다. 이 프로세스의 이 부분 동안 제거된 충전 재료(117) 및 도전성 재료(115)는 전자화학-기계 연마(ECMP) 기술들을 사용하여 제거될 수 있으며, 장치는 일반적으로 도 3 내지 도 6을 참조로 보다 상세히 후술된 바와 유사하다.
본 실시예의 일 양태에서, 연마액(189a)은 극소전자 기판(110)과 접촉하여 배치되며, 충전 재료(117) 및 도전성 재료(115) 양자 모두를 동시에 제거하는 성분들을 포함하도록 선택된다. 예로서, 연마액은 도전성 재료(115)를 전해 제거하기 위해 도전성 재료(115)에 전류를 전도하는 전해질을 포함할 수 있다. 연마액(189a)은 또한 극소전자 기판(110)으로부터 제거된 금속 이온들과 결합하며 따라서 이들 이온들의 제거를 돕는 금속 킬레이트제들을 포함할 수 있다. 연마액(189a)은 또한 극소전자 작업편(110)과 연마 패드(183) 사이의 기계적 접촉을 효과적으로 향상시킬 수 있는 연마재 입자들을 추가로 포함할 수 있다.
상술된 특징들을 가지는 연마액(189a)의 일 예는 약 10의 pH와, 1.0 몰 암모늄 포스페이트((NH4)2HPO4) 및 0.75 몰 암모늄 하이드록사이드(NH4OH)를 포함하는 용액이다. 암모늄 포스페이트(ammonuim phosphate)는 전해 특성들을 가지는 연마액을 제공할 수 있으며, 비교적 높은 pH를 제공할 수 있다. 암모늄 하이드록사이드는 또한 비교적 높은 pH를 제공할 수 있다. 극소전자 기판(110)으로부터의 금속 이온들을 킬레이트화하는 NH3 분자를 제공할 수 있다. 이 용액은 연마액의 약 0.1 중량% 내지 약 1.0 중량%를 구성하는 희석 콜로이드형 실리카(실리콘 디옥사이드) 입자들을 추가로 포함할 수 있다. 본 실시예의 일 특정 양태에서, 콜로이드형 실리카 입자들은 연마액(189a)의 약 0.5 중량%를 구성할 수 있으며, 다른 실시예에서, 콜로이드형 실리카 입자들은 연마액(189a)의 약 0.2 중량%를 구성할 수 있다. 이들 실시예들 중 임의의 것에서, 콜로이드형 입자들은 약 2 중량% 내지 약 20 중량% 콜로이드형 입자들을 통상적으로 가지는 종래의 콜로이드형 슬러리들 보다 현저히 희석될 수 있다. 이들 실시예들 중 임의의 것에서, 연마액(189a)은 용액내에 있는 동안 콜로이드형 실리카 입자들이 응집할 가능성을 감소 및/또는 제거하기 위해 약 10의 pH를 가질 수 있다.
다른 실시예들에서, 연마액(189a)은 또한 극소전자 기판(110)에 전해적으로 전류들을 전도하고, 극소전자 기판(110)으로부터 제거된 금속 이온들을 킬레이트화하며, 극소전자 기판(110)과 증가된 기계적 접촉을 위해 슬러리 입자들을 포함하는 다른 조성들을 가질 수 있다. 이런 연마액의 일 실시예는 약 4의 pH를 가지며, 1.0 몰 암모늄 설페이트(NH2SO4), 0.5 몰 암모늄 클로라이드(NH4Cl) 및 0.5% 콜로이드형 알루미나(알루미늄 산화물) 입자들을 가진다. 본 실시예의 일 양태에서, 알루미늄 설페이트는 도전성 및 비교적 낮은 pH를 제공하며, 이는 암모늄 클로라이드에 의해 지원된다. 또한, 암모늄 클로라이드는 극소전자 기판(110)으로부터의 금속 이온들을 킬레이트화하기 위해 NH3 분자들 및 Cl 이온들을 제공할 수 있다. 낮은 pH(4의 pH 같은)는 용액내에서 알루미늄 산화물 입자들이 응집하는 것을 방지하기 위해 적합하다.
도 1D에 도시된 바와 같이, 하위층(114)(도 1C)은 후속 단계에서 제거되어 하위층(114), 도전성 재료(115) 및 충전 재료(117)의 상부 에지들이 모두 기판 재료 평면(113)과 표면 일치되어 있는 컨테이너들(130)의 형성을 초래한다. 이 지점에서, 각 컨테이너(130)는 극소전자 기판(110)내의 주변 구조들로부터 전기적으로 격리 및 차폐된다. 본 실시예의 일 양태에서, 종래의 알루미나 및/또는 실리카 기반 슬러리들이 충전 재료(117), 도전성 재료(115), 하위층(114) 및 소량의 기판 재료(111)를 동시에 제거하여 컨테이너들(130)을 형성하도록 사용된다. 다른 실시예들에서, 다른 연마액들이 이들 재료들을 제거하기 위해 사용될 수 있다.
도 1F에 도시된 바와 같이, 다른 피쳐부들(전극들 같은)이 다음에 컨테이너들(130)내에 배치되어 커패시터들 같은 구조들(121)을 형성한다. 피쳐부들은 종래의 기술들(선택적 에칭 및 증착과 같은)을 사용하여 컨테이너들(130)내에 배치될 수 있으며, 서로에 대해 및/또는 역시 다마신 기술들(damascene techniques) 같은 종래의 기술들로 형성된 비아들 및/또는 라인들의 네트워크와의 외부 접점들에 전기 결합된다. 예로서, 일 실시예에서, 개구들(112)내의 잔여 충전 재료(117)가 제거된다. 탄탈륨 펜톡사이드 같은 재료로 형성된 막(118)이 그후 개구들(112)내에 배치되고, 도전성 전극(119)이 막(118)에 인접 배치되어 커패시터를 형성한다. 다른 실시예들에서, 상기 기술들이 사용되어 트렌치들 및/또는 도전성 회선들 같은 다른 피쳐부들을 극소전자 기판(110)내에 형성할 수 있다. 이들 실시예들 중 소정의 것에서, 극소전자 기판(110)의 부분들은 그후 캡슐화 및 전자 디바이스들내로의 통합을 위해 그들이 일부를 이루는 보다 큰 웨이퍼로부터 다이싱될 수 있다.
다른 실시예들에서, 상기 기술들은 상술된 컨테이너들(130) 이외의 피쳐부들을 가지는 극소전자 기판들(110)을 처리하기 위해 사용될 수 있다. 예로서, 도 2A 내지 도2B에 도시된 바와 같이, 상기 기술들은 기판 재료내에 직접적으로 형성된 라인들 또는 비아들 같은 도전성 구조들을 가지는 극소전자 기판(110)을 처리하기 위해 사용될 수 있다. 도 2A에서 시작하여, 극소전자 기판(110)은 저-K 유전 재료 같은 기판 재료(111)를 포함할 수 있다. 하위층(114)(탄탈륨, 탄탈륨 산화물, 탄탈륨 질화물, 텅스텐, 텅스텐 질화물 또는 기타 내화 재료들 및/또는 그 질화물들 같은 재료들을 포함)이 개구들(112)내에 배치되고, 도전성 재료(115)(구리 같은)는 하위층(114)상에 배치된다.
도 2B에 도시된 바와 같이, 개구들(112)(예로서, 트렌치들 또는 구멍들을 포함할 수 있음) 외부의 도전성 재료(115) 및 하위층(114)의 부분들은 라인들 또는 비아들 같은 도전성 구조들(221)을 형성하도록 제거될 수 있다. 본 실시예의 일 양태에서, 연마액은 도 1C를 참조로 상술된 연마액들(189a)과 실질적으로 유사하지만, 약 6 내지 약 7의 pH로 버퍼링되며, 도전성 재료(115)를 제거하기 위해 사용될 수 있다. 종래의 알루미나 또는 실리카 기반 슬러리가 하위층(114)을 제거하기 위해 사용될 수 있고, 도전성 재료는 개구들(112) 외부에 있다. 다른 실시예들에서, 다른 연마액들이 이들 재료들을 제거하기 위해 사용될 수 있다.
도 3 내지 도 6은 도 1A 내지 도 2B를 참조로 상술된 것과 실질적으로 유사한 방식으로 극소전자 기판(110)을 처리하기 위한 장치들을 개략적으로 예시한다. 예로서, 도 3은 본 발명의 실시예에 따라 극소전자 기판(110)을 화학-기계 및/또는 전자화학-기계적으로 연마하기 위한 장치들(360)을 개략적으로 도시한다. 본 실시예의 일 양태에서, 장치들(360)은 연마 패드(383)의 동작부 "W" 가 위치되는 워크스테이션에 상단 패널(381)을 구비한 지지테이블(380)을 가진다. 상단 패널(381)은 일반적으로 연마 패드(383)의 특정 섹션이 연마 동안 안전해질 수 있게 하는 평탄한, 고체 표면을 제공하기 위한 실질적인 강체판이다.
장치(360)는 또한 상단 패널(381) 위에 연마 패드(383)를 안내, 위치 및 유지하기 위해 복수의 롤러들을 가질 수도 있다. 롤러들은 지지롤러(387), 제 1 및 제 2 아이들러 롤러들(384a, 384b), 제 1 및 제 2 안내 롤러들(385a, 385b) 및 권취 롤러(386)를 포함할 수 있다. 지지롤러(387)는 연마 패드(383)의 미사용 또는 사용전 부분을 지지하며, 권취 롤러(386)는 연마 패드(383)의 사용된 또는 사용후 부분을 지지한다. 부가적으로, 제 1 아이들러 롤러(384a) 및 제 1 안내 롤러(385a)는 동작 동안 연마 패드(383)를 고정적으로 유지하기 위해, 상단 패널(381) 위로 연마 패드(383)를 신장시킬 수 있다. 모터(미도시)는 상단 패널(381)을 가로질러 연마 패드(383)를 순차 전진시키도록 공급 롤러(387) 및 권취 롤러(386) 중 적어도 하나를 구동한다. 따라서, 연마 패드(383)의 청정한 사용전 섹션들이 사용된 섹션들을 신속히 대체하여, 극소전자 기판(110)을 연마 및/또는 청청화하기 위한 일관적인 표면을 제공할 수 있다.
또한, 장치(360)는 연마 동안 극소전자 기판(110)을 제어 및 보호하는 캐리어 조립체(390)를 가질 수도 있다. 캐리어 조립체(390)는 연마 프로세스의 적절한 스테이지들에서 기판(110)을 픽업, 유지 및 해제하기 위해 기판 홀더(392)를 포함할 수 있다. 캐리어 조립체(390)는 또한 받침대(394)를 따라 병진할 수 있는 구동 조립체(395)를 지지하는 지지받침대(394)를 가질 수 있다. 구동 조립체(395)는 작동기(396), 작동기(396)에 연결된 구동 샤프트(397) 및 구동 샤프트(397)로부터 돌출하는 아암(398)을 가질 수 있다. 아암(398)은 구동 조립체(395)가 축 E-E 둘레에서 기판 홀더(392)를 궤도운동시키도록(화살표 "R1"으로 표시된 바와 같이) 말단 샤프트(399)를 경유하여 기판 홀더(392)를 지지한다. 말단 샤프트(399)는 또한 그 중앙축 F-F 둘레에서 기판 홀더(392)를 회전시킬 수 있다(화살표 "R2"로 표시된 바와 같이).
연마 패드(383) 및 연마액(389)은 극소전자 기판(110)의 표면으로부터 재료를 기계, 화학-기계 및/또는 전자화학-기계적으로 제거하는 연마 매체(382)를 형성한다. 도 1A 내지 도 2B를 참조로 상술된 것들 같은 일부 실시예들에서, 연마 패드(383)는 연마재 입자들이 없는 비연마재 패드일 수 있으며, 연마액(389)은 극소전자 기판(110)으로부터 재료를 제거하기 위해 연마재 입자들 및 화학제들을 가지는 슬러리일 수 있다. 다른 실시예들에서, 연마 패드(383)는 연마재 입자들이 현수 매체에 견고히 결합되는 고정-연마재 연마 패드일 수 있다. 장치(360)로 극소전자 기판(110)을 연마하기 위해서, 캐리어 조립체(390)는 연마액(389)의 존재하에 연마 패드(383)의 연마면(388)에 대하여 극소전자 기판(110)을 가압한다. 그후, 구동 조립체(395)는 기판 홀더(392)를 축 E-E 둘레에서 궤도운동시키며, 선택적으로, 연마면(388)을 가로질러 기판(110)을 병진시키도록 축 F-F 둘레에서 기판 홀더(392)를 회전시킨다. 결과적으로, 연마 매체(382)내의 연마재 입자들 및/또는 화학제들이 화학 및/또는 화학-기계적 연마 프로세스에서 극소전자 기판(110)의 표면으로부터 재료를 제거한다.
본 실시예의 다른 양태에서, 연마액(389)은 ECMP 처리를 위한 전해질을 포함할 수 있다. 다른 실시예에서, 장치(360)는 도 4를 참조로 보다 상세히 후술된 바와 같이, 도관(337)으로 연마 패드(383)의 연마면(388)에 개별적으로 전해질을 전달하는 전해질 공급 용기(330)를 포함할 수 있다. 어느 한 실시예에서, 장치(360)는 연마 패드(383)에 인접하게 전극들에 연결된 전원(321)을 더 포함할 수 있다. 따라서, 장치(360)는 극소전자 기판(110)으로부터 재료를 전해 제거할 수 있다.
도 4는 도 3을 참조로 상술된 장치(360)의 일부의 부분 분해, 부분 개략 등각도이다. 도 4에 도시된 실시예의 일 양태에서, 상단 패널(381)은 복수의 전극 쌍들(470)을 수납하며, 이는 각각 제 1 전극(440a) 및 제 2 전극(440b)을 포함한다. 제 1 전극들(440a)은 제 1 리드(448a)에 연결되고, 제 2 전극들(440b)은 제 2 리드(448b)에 연결된다. 제 1 및 제 2 리드들(448a, 448b)은 전원(321)(도 3)에 연결된다. 본 실시예의 일 양태에서, 제 1 전극들(440a)은 TeflonTM 또는 다른 적절한 유전 재료를 포함하는 전극 유전층(449a)에 의해 제 2 전극들(440b)로부터 분리될 수 있다. 전극 유전층(449a)은 따라서, 제 1 및 제 2 전극들(440a, 440b) 사이의 영역의 체적 및 유전 상수를 제어하여 전극들 사이의 전기적 결합을 제어할 수 있다.
전극들(440a, 440b)은 연마 패드(383)에 의해 극소전자 기판(110)(도 3)에 전기적으로 결합될 수 있다. 본 실시예의 일 양태에서, 연마 패드(383)는 연마 패드(383) 바로 아래의 상단 패널(381)내의 개구들(438)을 통해 공급 도관들(337)에 의해 공급되는 전해질(431)로 포화된다. 따라서, 전극들(420a, 420b)은 전해질(431)과 공존하도록 선택된다. 다른 배열에서, 전해질(431)은 위로부터(예로서, 연마 패드(383)를 통해 상향으로 전해질을 안내하지 않고 연마액(389)내에 전해질(431)을 배치함으로써) 연마 패드(383)에 공급될 수 있다. 따라서, 장치(360)는 연마 패드(383)와 전극들(440a, 440b) 사이에 배치된 패드 유전층(449b)을 포함할 수 있다. 패드 유전층(449b)이 적소에 있을 때, 전극들(440a, 440b)은 전해질(431)과의 물리적 접촉으로부터 격리되며, 따라서, 전해질(431)과 공존성일 필요가 없는 재료들로부터 선택될 수 있다.
본 실시예의 일 양태에서, 양 전극들(440a, 440b)은 극소전자 기판(110)으로부터 이격 배치될 수 있다. 다른 실시예에서, 하나의 전극은 극소전자 기판(110)으로부터 이격 배치되고, 다른 전극은 극소전자 기판(110)의 도전성 부분(기판(110)의 이면측 같은)과 접촉할 수 있으며, 이 도전성 부분은 내부 도전선들을 경유하여 연마 패드(383)와 접촉한 기판(110)의 전면에 전기적으로 연결된다. 어느 한 실시예에서, 전극들(440a, 440b)은 전면과 직접적으로 접촉하지 않고 기판(110)의 전면에 전류를 전달할 수 있다.
도 5는 본 발명의 다른 실시예에 따라 배열된 연마 매체(582) 및 전극(540)(제 1 전극(540a) 및 제 2 전극(540b)으로서 도시됨)을 가지는 장치(560)의 일부의 등각도이다. 본 실시예의 일 양태에서, 연마 매체(582)는 전극들(540a, 540b)을 초과하여 돌출하는 연마 패드 부분들(583)을 포함한다. 각 연마 패드 부분(583)은 연마면(588) 및 도관(537)으로 유체 소스(도 5에는 미도시)에 연결된 복수의 흐름 통로들(584)을 포함할 수 있다. 각 흐름 통로(584)는 연마면(588)과 극소전자 기판(110) 사이의 경계면에 근접하게 전해질(531)을 제공하도록 연마면(588)에 근접한 개구(585)를 가질 수 있다. 본 실시예의 일 양태에서, 패드 부분들(583)은 각 개구(585)를 둘러싸는 리세스들(587)을 포함할 수 있다. 따라서, 전해질(531)은 극소전자 기판(110)이 전극들(540)로부터 이격 상태를 유지하면서 바로 위에 위치되어 있는 동안, 흐름 통로들(584)로부터 외향으로 진행할 수 있다.
도 3 내지 도 5를 참조로 상술된 상기 장치들 중 임의의 것이 극소전자 기판(110)을 화학-기계적으로 처리 및/또는 극소전자 기판(110)을 전자화학-기계적으로 처리하도록 사용될 수 있다. 장치들이 극소전자 기판(110)을 전자화학-기계적으로 처리하기 위해 사용될 때, 이들은 전극들로부터 극소전자 기판(110)의 도전성 재료를 통해 전해액을 경유하여 극소전자 기판(110)과 전극들을 접촉시키지 않은 상태로 흐르는 가변 전류를 제공할 수 있다. 예로서, 도 6에 도시된 바와 같이, 장치는 고주파(604)를 생성할 수 있고, 고주파(604)상에 저주파(602)를 중첩시킬 수 있다. 본 실시예의 일 양태에서, 고주파(604)는 저주파(602)에 의해 규정된 정방파 인벨로프내에 수납된 일련의 양 또는 음 전압 스파이크들을 포함할 수 있다. 각 고주파(604)의 스파이크는 유전 재료를 통해 전해질에 전하를 전달하기 위해 비교적 급준한 상승-시간 구배 및 보다 온건한 하강-시간 구배를 가질 수 있다. 하강-시간 구배는 고주파(604)로 표시된 바와 같이 직선을 형성하거나, 고주파(604a)로 표시된 바와 같이 곡선을 형성할 수 있다. 다른 실시예들에서, 고주파(604) 및 저주파(602)는 예로서, 유전 재료 및 전해질의 특정 특성들, 극소전자 기판(110)의 특성들 및/또는 도전성 재료가 극소전자 기판(110)으로부터 제거될 목표 속도에 따라 다른 형상들을 가질 수 있다.
도 1A 내지 도 6을 참조로 상술된 방법들은 본 발명의 다수의 실시예들에 따른 다양한 방식들로, 도 3 내지 도 6을 참조로 상술된 장치들을 사용하여 수행될 수 있다. 예로서, 일 실시예에서, 도 1B, 도 1C 및 도 1D를 참조로 상술된 세가지 프로세스들 각각을 수행하기 위해 각각 별개의 장치가 사용될 수 있다. 본 실시예의 특정 양태에서, 극소전자 기판(110)은 제 1 기판(장치(360) 같이)상에 배치될 수 있으며, 충전 재료(117)를 제거하기에 특히 적합한 연마액이 연마 매체(382)과 극소전자 기판(110) 사이에 배치된다. 충전 재료(117)가 도전성 재료(115)의 수준 아래로 제거되었을 때, 극소전자 기판(110)은 다른 장치(역시, 장치(360)와 실질적으로 유사함)로 이동될 수 있고, 새로운 연마액이 극소전자 기판과 연마 매체 사이에 배치될 수 있다. 본 실시예의 다른 양태에서, 새로운 연마액은 도전성 재료(115)를 제거하기 위한 전해질을 포함할 수 있다. 도전성 재료(115)가 하위층(114)의 레벨 아래로 제거되고 나면, 극소전자 기판(110)은 제 3 장치(이 또한 장치(360)와 실질적으로 유사할 수 있음)로 이동될 수 있고, 제 3 연마액이 극소전자 기판과 연마 매체 사이에 배치되어 하위층(114)을 제거할 수 있다.
상기 실시예의 일 양태에서, 극소전자 기판(110)은 하나의 장치로부터 다른 장치로 이동될 때, 단일 캐리어(392)와 함께 남아있을 수 있다. 이 특징을 가능하게 하는 다른 특성은 일 실시예에서, 본 발명의 실시예에 따른 처리 동안, 극소전자 기판(110)을 전해 처리하기 위해 사용되는 전극들이 극소전자 기판(110) 또는 캐리어(392) 중 어느 하나와 직접적으로 물리적으로 접촉하지 않는다는 것이다. 따라서, 비전해 처리(예로서, 충전 재료(117) 및 하위층(114)이 제거될 때) 및 전해 처리(예로서, 도전성 재료(115)가 제거될 때)를 위해 동일한 캐리어(392)가 사용될 수 있다. 이 배열의 장점은 이 처리 시퀀스 동안, 극소전자 기판(110)이 하나의 캐리어로부터 다른 캐리어로 이동되어야만 하는 횟수가 감소 및/또는 제거될 수 있어, 극소전자 기판(110)이 손상될 가능성을 감소시킨다는 것이다.
다른 실시예에서, 동일 장치(360)가 상술된 처리들 중 일부 또는 모두를 위해 사용될 수 있다. 예로서, 일 실시예에서, 동일 연마액이 충전 재료(117)(도 1B를 참조로 상술된 바와 같이) 및 도전성 재료(115)(도 1C를 참조로 상술된 바와 같이)를 제거하기 위해 사용될 수 있다. 본 실시예의 일 양태에서, 적절한 시기에, 예로서, 대부분 전기 도전성 성분들로 구성된 재료를 제거할 때, 전류가 연마액 및 극소전자 기판(110)의 도전성 재료를 통해 흐를 수 있다. 전류는 적절한 시기에, 예로서, 대부분 비도전성 성분들로 구성된 재료를 제거할 때, 감소 및/또는 중단될 수 있다.
다른 실시예들에서, 처리들의 다른 조합들이 동일 연마액으로 완료될 수 있다. 상기 실시예들 중 임의의 것에서, 극소전자 기판(110)에 인가된 하향력이 극소전자 기판에 인가된 전류에 기초하여 선택 및/또는 그 반대가 될 수 있다. 하향력 및 전류를 위해 선택된 특정 값들은 프로세스에 의해 달성될 원하는 결과에 기초하여 선택될 수 있다. 예로서, 도전성 재료(115)의 오염을 피하기 위해, 하향력이 비교적 낮게 선택되고, 극소전자 기판에 인가되는 전류가 비교적 높게 선택될 수 있다. 반대로, 오염이 큰 문제가 되지 않을 때(예로서, 하위층(114) 제거시), 하향력이 증가되고, 전류가 감소될 수 있다.
다른 실시예들에서, 재료 제거 프로세스의 다른 특징들이 조절될 수 있다. 예로서, 비도전성 충전 재료(117)(화학-기계적 작용에 의해) 및 도전성 재료(115)(전자화학-기계적 작용에 의해)를 동시에, 그리고 거의 동일한 속도로 제거하는 것이 바람직할 때, 슬러리 입자들의 농도가 증가되어(충전 재료(117)만이 제거될 때의 농도에 비해) 충전 재료(117)의 제거를 도전성 재료(115)의 제거와 페이스 유지할 수 있다. 본 실시예의 다른 양태에서, 킬레이팅제의 농도가 도전성 재료(115)가 제거되는 속도를 조절하기 위해 조절될 수 있다.
상술한 바로부터, 본 발명의 특정 실시예는 예시의 목적을 위해 본 명세서에 설명되어 있지만, 다양한 변경들이 본 발명의 개념 및 범주로부터 벗어나지 않고 이루어질 수 있다는 것을 인지하여야 한다. 따라서, 본 발명은 첨부된 청구범위에 의해서만 제한된다.

Claims (83)

  1. 극소전자 기판으로부터 재료를 제거하기 위한, 연마액을 포함하는 연마 매체에 있어서, 상기 연마액은,
    액체 캐리어;
    상기 액체 캐리어내에 배치되고 상기 극소전자 기판으로부터 도전성 재료를 전해 제거하도록 전극과 상기 극소전자 기판 사이에 전류를 전달하도록 구성된 전해질;
    상기 액체 캐리어내에 배치된 연마재 요소들을 포함하며, 상기 연마재 요소들은 상기 연마액의 약 1중량% 까지를 형성하는, 연마 매체.
  2. 제 1 항에 있어서, 상기 연마재 요소들은 상기 연마액의 약 0.5중량% 까지를 형성하는 콜로이드형 연마재들을 포함하는, 연마 매체.
  3. 제 1 항에 있어서, 상기 연마재 요소들은 콜로이드형 실리카 연마재들 및 콜로이드형 알루미나 연마재들 중 적어도 하나를 포함하는, 연마 매체.
  4. 제 1 항에 있어서, 연마면을 가지는 연마 패드를 더 포함하고, 상기 액체 케리어, 상기 전해질 및 상기 연마재 요소들은 상기 연마면에 인접 배치되는, 연마 매체.
  5. 제 1 항에 있어서, 상기 액체 캐리어내에 배치된 킬레이트제(chelating agent)를 더 포함하는, 연마 매체.
  6. 제 1 항에 있어서, 상기 액체 캐리어내에 배치된 킬레이트제를 더 포함하고,
    상기 킬레이트제는 암모니아 및 클로라이드 중 적어도 하나를 포함하는, 연마 매체.
  7. 제 1 항에 있어서, 상기 액체 캐리어는 탈이온수를 포함하는, 연마 매체.
  8. 제 1 항에 있어서, 상기 연마액은 산성인, 연마 매체.
  9. 제 1 항에 있어서, 상기 연마액은 알칼리성인, 연마 매체.
  10. 제 1 항에 있어서, 상기 전해질은 암모늄 포스페이트를 포함하는, 연마 매체.
  11. 제 1 항에 있어서, 상기 전해질은 암모늄 설페이트를 포함하는, 연마 매체.
  12. 제 1 항에 있어서, 상기 액체 캐리어내에 배치된 킬레이트제를 더 포함하고, 상기 킬레이트제는 암모늄 하이드록사이드를 포함하는, 연마 매체.
  13. 제 1 항에 있어서, 상기 액체 캐리어내에 배치된 킬레이트제를 더 포함하고, 상기 킬레이트제는 암모늄 클로라이드를 포함하는, 연마 매체.
  14. 제 1 항에 있어서, 상기 액체 캐리어내에 배치된 킬레이트제를 더 포함하고, 상기 킬레이트제는 백금 이온들과 결합하도록 선택되는, 연마 매체.
  15. 제 1 항에 있어서, 상기 액체 캐리어내에 배치된 킬레이트제를 더 포함하고, 상기 킬레이트제는 구리 이온들과 결합하도록 선택되는, 연마 매체.
  16. 극소전자 기판으로부터 재료를 제거하기 위한, 연마액을 포함하는 연마 매체에 있어서, 상기 연마액은,
    액체 캐리어;
    상기 액체 캐리어내에 배치되고 상기 극소전자 기판으로부터 도전성 재료를 전해 제거하도록 상기 극소전자 기판과 전극 사이에 전류를 전달하도록 구성되는 전해질;
    상기 액체 캐리어내에 배치되고 상기 도전성 재료의 이온들과 결합하도록 구성된 킬레이트제;
    상기 액체 캐리어내에 배치된 연마재 요소들을 포함하며, 상기 연마재 요소들은 상기 연마액의 약 1중량% 까지를 형성하는, 연마 매체.
  17. 제 16 항에 있어서, 연마면을 가지는 연마 패드를 더 포함하고, 상기 액체 캐리어, 상기 전해질, 상기 킬레이트제 및 상기 연마재 요소들은 상기 연마면에 인접 배치되는, 연마 매체.
  18. 제 16 항에 있어서, 상기 연마재 요소들은 상기 연마액의 약 0.5중량% 까지를 형성하는, 연마 매체.
  19. 제 16 항에 있어서, 상기 연마재 요소들은 콜로이드형 실리카 연마재들 및 콜로이드형 알루미나 연마재들 중 적어도 하나를 포함하는, 연마 매체.
  20. 제 16 항에 있어서, 상기 킬레이트제는 암모니아 및 클로라이드 중 적어도 하나를 포함하는, 연마 매체.
  21. 제 16 항에 있어서, 상기 킬레이트제는 백금 이온들과 결합하도록 선택되는, 연마 매체.
  22. 제 16 항에 있어서, 상기 킬레이트제는 구리 이온들과 결합하도록 선택되는, 연마 매체.
  23. 극소전자 기판으로부터 재료를 제거하기 위한 방법에 있어서,
    극소전자 기판을 연마 패드의 연마면과 결합시키는 단계;
    연마액을 상기 극소전자 기판과 상기 연마면에 인접하게 배치하는 단계로서, 상기 연마액은 전해질 및 연마재 요소들을 포함하고, 상기 연마액은 약 1중량% 까지의 연마재 요소들을 포함하는 상기 배치 단계;
    상기 극소전자 기판으로부터 이격된 적어도 하나의 전극으로부터 상기 극소전자 기판에 상기 연마액을 통해 가변 전류를 통과시키는 단계;
    상기 극소전자 기판으로부터 재료를 제거하도록 상기 연마 패드 및 극소전자 기판 중 적어도 하나를 나머지에 대해 이동시키는 단계를 포함하는, 재료 제거 방법.
  24. 제 23 항에 있어서, 연마액을 배치하는 단계는 약 0.1중량% 내지 약 0.5중량% 콜로이드형 입자들을 가지는 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  25. 제 23 항에 있어서, 연마액을 배치하는 단계는 암모니아와 클로라이드 중 적어도 하나를 포함하는 킬레이트제를 가지는 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  26. 제 23 항에 있어서, 상기 극소전자 기판으로부터 재료를 제거하는 단계는 상기 극소전자 기판으로부터 백금을 제거하는 단계를 포함하고, 상기 방법은 상기 킬레이트제를 백금 이온들에 결합시키는 단계를 더 포함하는, 재료 제거 방법.
  27. 제 23 항에 있어서, 상기 극소전자 기판으로부터 구리를 제거하는 단계를 포함하고, 상기 방법은 상기 킬레이트제를 구리 이온들에 결합시키는 단계를 더 포함하는, 재료 제거 방법.
  28. 제 23 항에 있어서, 상기 극소전자 기판으로부터 재료를 제거하는 단계는 탄탈륨, 탄탈륨 질화물, 텅스텐 또는 텅스텐 질화물을 상기 극소전자 기판으로부터 제거하는 단계를 포함하는, 재료 제거 방법.
  29. 제 23 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 산성 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  30. 제 23 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 알칼리성 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  31. 제 23 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 포스페이트를 포함하는 전해질을 배치하는 단계를 포함하는, 재료 제거 방법.
  32. 제 23 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 설페이트를 포함하는 전해질을 배치하는 단계를 포함하는, 재료 제거 방법.
  33. 제 23 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 하이드록사이드를 포함하는 킬레이트제를 배치하는 단계를 포함하는, 재료 제거 방법.
  34. 제 23 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 클로라이드를 포함하는 킬레이트제를 배치하는 단계를 포함하는, 재료 제거 방법.
  35. 제 23 항에 있어서, 연마액을 배치하는 단계는 상기 극소전자 기판의 트렌치내의 도전성 재료에 인접하게 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  36. 극소전자 기판으로부터 재료를 제거하기 위한 방법에 있어서,
    연마 패드의 연마면과 극소전자 기판을 결합하는 단계;
    상기 연마면과 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계로서, 상기 연마액은 전해액, 킬레이트제 및 희석 콜로이드형 슬러리를 포함하며, 상기 연마액은 약 1중량% 까지의 희석 콜로이드형 입자를 포함하는 상기 배치 단계 ;
    상기 극소전자 기판으로부터 이격된 적어도 하나의 전극으로부터 상기 극소전자 기판에 상기 연마액을 통해 가변 전류를 통과시키는 단계; 및
    상기 극소전자 기판으로부터 재료를 제거하도록 상기 연마 패드와 상기 극소전자 기판 중 적어도 하나를 나머지에 대해 이동시키는 단계를 포함하는, 재료 제거 방법.
  37. 제 36 항에 있어서, 연마액을 배치하는 단계는 약 0.1중량% 내지 약 0.5중량% 콜로이드형 입자들을 가지는 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  38. 제 36 항에 있어서, 연마액을 배치하는 단계는 암모니아와 클로라이드 중 적어도 하나를 포함하는 킬레이트제를 가지는 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  39. 제 36 항에 있어서, 상기 극소전자 기판으로부터 재료를 제거하는 단계는 상기 극소전자 기판으로부터 백금을 제거하는 단계를 포함하고, 상기 방법은 상기 킬레이트제를 백금 이온들에 결합시키는 단계를 더 포함하는, 재료 제거 방법.
  40. 제 36 항에 있어서, 상기 극소전자 기판으로부터 재료를 제거하는 단계는 상기 극소전자 기판으로부터 구리를 제거하는 단계를 포함하고, 상기 방법은 상기 킬레이트제를 구리 이온들에 결합시키는 단계를 더 포함하는, 재료 제거 방법.
  41. 제 36 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 산성 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  42. 제 36 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 알칼리성 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  43. 제 36 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 포스페이트를 포함하는 전해질을 배치하는 단계를 포함하는, 재료 제거 방법.
  44. 제 36 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 설페이트를 포함하는 전해질을 배치하는 단계를 포함하는, 재료 제거 방법.
  45. 제 36 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 하이드록사이드를 포함하는 킬레이트제를 배치하는 단계를 포함하는, 재료 제거 방법.
  46. 제 36 항에 있어서, 상기 연마면 및 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계는 암모늄 클로라이드를 포함하는 킬레이트제를 배치하는 단계를 포함하는, 재료 제거 방법.
  47. 극소전자 기판으로부터 재료를 제거하는 방법에 있어서,
    극소전자 기판을 연마 패드의 연마면과 결합시키는 단계로서, 상기 극소전자 기판은 개구를 갖는 유전체 재료, 상기 개구에 배치된 제 1 재료의 제 1 층, 및 상기 제 1 층상에서 상기 개구에 배치된 제 2 재료의 제 2 층을 가지는, 상기 극소전자 기판을 연마 패드의 연마면과 결합시키는 단계;
    상기 연마면과 상기 극소전자 기판에 인접하게 연마액을 배치하는 단계로서, 상기 연마액은 전해액, 킬레이트제 및 희석 콜로이드형 슬러리를 포함하는, 상기 연마액을 상기 연마면과 상기 극소전자 기판에 인접하게 배치하는 단계;
    상기 극소전자 기판으로부터 이격 배치된 제 1 전극으로부터 상기 극소전자 기판 및 상기 제 1 전극으로부터 이격 배치된 제 2 전극으로 상기 연마액을 통해 상기 극소전자 기판에 전류를 통과시키는 단계; 및
    상기 극소전자 기판으로부터 상기 제 1 및 제 2 재료들을 제거하도록 상기 연마 패드와 상기 극소전자 기판 중 적어도 하나를 나머지에 대해 이동시키는 단계를 포함하는, 재료 제거 방법.
  48. 제 47 항에 있어서, 상기 제 1 및 제 2 재료들을 제거하는 단계는 백금과 포스포실리케이트 글래스를 제거하는 단계를 포함하는, 재료 제거 방법.
  49. 제 47 항에 있어서, 상기 제 1 및 제 2 재료들을 제거하는 단계는 내화 금속 및 구리를 제거하는 단계를 포함하는, 재료 제거 방법.
  50. 제 47 항에 있어서, 상기 개구에 극소전자 피쳐부(feature)를 배치하는 단계를 더 포함하는, 재료 제거 방법.
  51. 제 47 항에 있어서, 상기 개구에 전극을 배치하는 단계를 더 포함하는, 재료 제거 방법.
  52. 제 47 항에 있어서, 상기 제 1 재료는 도전성 재료를 포함하고, 상기 제 2 재료는 일반적으로 비-도전성인 재료를 포함하며, 상기 방법은 상기 도전성 재료와 상기 개구의 벽 사이에 하위층을 배치하는 단계를 더 포함하는, 재료 제거 방법.
  53. 제 47 항에 있어서, 연마액을 배치하는 단계는 약 1중량% 까지의 콜로이드형 입자들을 가지는 연마액을 배치하는 단계를 포함하는, 재료 제거 방법.
  54. 극소전자 기판으로부터 재료를 제거하는 방법에 있어서,
    상기 극소전자 기판을 연마 패드의 연마면과 접촉시키는 단계;
    상기 극소전자 기판과 상기 연마 패드의 상기 연마면에 인접하게 전해액을 배치하는 단계;
    상기 극소전자 기판과 상기 연마 패드 중 적어도 하나에 힘을 인가하는 단계로서, 상기 힘은 상기 극소전자 기판과 상기 연마 패드 중 나머지를 향하는, 상기 힘을 인가하는 단계;
    상기 극소전자 기판으로부터 이격 배치된 적어도 하나의 전극과 상기 극소전자 기판의 도전성 재료 사이에 상기 전해액을 통해 가변 전류를 통과시키는 단계;
    상기 힘과 상기 전류 중 적어도 하나에 대해 레벨을, 적어도 부분적으로 나머지에 대한 레벨에 기초하여 선택하는 단계; 및
    상기 극소전자 기판과 상기 연마 패드 중 적어도 하나를 나머지에 대해 이동시킴으로써 상기 극소전자 기판으로부터 상기 도전성 재료의 적어도 일부를 제거하는 단계를 포함하는, 재료 제거 방법.
  55. 제 54 항에 있어서, 상기 힘과 상기 전류의 상기 레벨 중 하나를 선택하는 단계는 상기 전류가 비교적 높은 값을 가질 때 상기 힘을 상대적으로 낮은 값을 갖도록 선택하는 단계를 포함하는, 재료 제거 방법.
  56. 제 54 항에 있어서, 상기 극소전자 기판으로부터 상기 도전성 재료의 적어도 일부를 제거하기 위해 상기 힘의 제 1 힘 레벨과 상기 전류의 제 1 전류 레벨을 선택하는 단계, 및
    상기 극소전자 기판으로부터 일반적으로 비도전성인 재료의 적어도 일부를 제거하기 위해 상기 힘의 제 2 힘 레벨과 상기 전류의 제 2 전류 레벨을 선택하는 단계를 더 포함하고,
    상기 제 1 힘 레벨은 상기 제 2 힘 레벨 보다 작고, 상기 제 1 전류 레벨은 상기 제 2 전류 레벨 보다 큰, 재료 제거 방법.
  57. 제 54 항에 있어서, 상기 도전성 재료는 제 1 재료이고, 상기 전해액은 제 1 액체이며, 상기 방법은 상기 극소전자 기판의 제 2 재료에 인접하게 상기 제 1 액체와는 상이한 제 2 액체를 배치하는 단계를 더 포함하며, 상기 제 2 재료는 상기 제 1 재료와는 상이한, 재료 제거 방법.
  58. 제 54 항에 있어서, 전해액을 배치하는 단계는 킬레이트제를 포함하는 전해액을 배치하는 단계를 포함하는, 재료 제거 방법.
  59. 제 54 항에 있어서, 전해액을 배치하는 단계는 희석 콜로이드형 입자들을 가지는 전해액을 배치하는 단계를 포함하는, 재료 제거 방법.
  60. 제 54 항에 있어서, 전해액을 배치하는 단계는 연마재 요소들을 가지는 전해액을 배치하는 단계를 포함하는, 재료 제거 방법.
  61. 제 54 항에 있어서, 전류를 통과시키는 단계는 상기 극소전자 기판으로부터 이격 배치된 제 1 전극으로부터 상기 전해액을 통해, 상기 극소전자 기판의 상기 도전성 재료로 그리고, 상기 극소전자 기판 및 상기 제 1 전극으로부터 이격 배치된 제 2 전극으로 전류를 통과시키는 단계를 포함하는, 재료 제거 방법.
  62. 제 54 항에 있어서, 상기 도전성 재료의 적어도 일부를 제거하는 단계는 상기 극소전자 기판내의 트렌치로부터 도전성 재료를 제거하는 단계를 포함하는, 재료 제거 방법.
  63. 극소전자 기판을 처리하는 방법에 있어서,
    적어도 하나의 전극에 근접하게 그로부터 이격하여 상기 극소전자 기판을 배치하는 단계;
    상기 극소전자 기판의 표면을 연마 패드의 연마면과 접촉시키는 단계;
    상기 극소전자 기판 및 상기 연마 패드의 연마면에 인접하게 전해질을 배치하는 단계;
    상기 극소전자 기판이 상기 연마 패드와 접촉한 상태로, 상기 극소전자 기판과 상기 적어도 하나의 전극 중 적어도 하나를 나머지에 대해 이동시키면서 상기 적어도 하나의 전극과 상기 극소전자 기판 사이에 상기 전해질을 통해 전류를 통과시킴으로써 상기 극소전자 기판으로부터 재료의 제 1 부분을 제거하는 단계;
    상기 전해질과 상기 도전성 재료를 통해 전류를 통과시키지 않고, 상기 극소전자 기판이 상기 연마 패드의 상기 연마면과 접촉한 상태로 상기 극소전자 기판과 상기 연마 패드 중 적어도 하나를 나머지에 대해 이동시킴으로써 상기 극소전자 기판으로부터 재료의 제 2 부분을 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  64. 제 63 항에 있어서, 제 1 부분을 제거하는 단계는 제 1 재료의 제 1 부분을 제거하는 단계를 포함하고, 제 2 부분을 제거하는 단계는 상기 제 1 재료의 조성과는 다른 조성을 가지는 제 2 재료의 제 2 부분을 제거하는 단계를 포함하는, 기판 처리 방법.
  65. 제 63 항에 있어서, 재료의 상기 제 2 부분을 제거하기 전에 재료의 상기 제 1 부분을 제거하는 단계를 더 포함하는, 기판 처리 방법.
  66. 제 63 항에 있어서, 재료의 상기 제 1 부분을 제거하기 전에 재료의 상기 제 2 부분을 제거하는 단계를 더 포함하는, 기판 처리 방법.
  67. 제 63 항에 있어서, 재료의 상기 제 1 부분 및 재료의 상기 제 2 부분은 상기 극소전자 기판이 단일 캐리어에 의해 지지되는 동안 제거되는, 기판 처리 방법.
  68. 제 63 항에 있어서, 재료의 제 1 부분을 제거하는 단계는 상기 극소전자 기판으로부터 백금 및 구리 중 적어도 하나를 제거하는 단계를 포함하는, 기판 처리 방법.
  69. 제 63 항에 있어서, 재료의 제 2 부분을 제거하는 단계는 포스포실리케이트 글래스, 보로포스포실리케이트 글래스, 테트라에틸오르소실리케이트 및 저-K 유전 재료 중 적어도 하나를 상기 극소전자 기판으로부터 제거하는 단계를 포함하는, 기판 처리 방법.
  70. 제 63 항에 있어서, 전류를 통과시키는 단계는 상기 극소전자 기판으로부터 이격 배치된 제 1 전극으로부터 상기 전해액을 통해 상기 극소전자 기판의 상기 도전성 재료로, 그리고 상기 극소전자 기판 및 상기 제 1 전극으로부터 이격 배치된 제 2 전극으로 전류를 통과시키는 단계를 포함하는, 기판 처리 방법.
  71. 극소전자 기판을 처리하는 방법에 있어서,
    캐리어로 극소전자 기판을 지지하는 단계;
    상기 극소전자 기판의 표면을 제 1 연마 패드의 제 1 연마면과 접촉시키는 단계;
    상기 극소전자 기판 및 상기 연마면에 인접하게 연마액을 배치하는 단계;
    상기 극소전자 기판이 상기 연마면과 접촉한 상태로, 상기 극소전자 기판 및 상기 연마 패드 중 적어도 하나를 나머지에 대해 이동시킴으로써 상기 극소전자 기판으로부터 재료의 제 1 부분을 제거하는 단계;
    상기 극소전자 기판이 상기 캐리어에 의해 지지되는 동안 상기 제 1 연마 패드로부터 상기 극소전자 기판을 제거하는 단계;
    상기 극소전자 기판이 상기 캐리어에 의해 지지되는 동안 상기 극소전자 기판을 제 2 연마 패드의 제 2 연마면과 접촉시키는 단계;
    제 1 전극 및 제 2 전극에 인접하게 그리고 그로부터 이격하여 상기 극소전자 기판을 위치시키는 단계로서, 상기 제 1 전극 및 제 2 전극은 서로 이격 배치되어 있는 상기 극소전자 기판을 위치시키는 단계;
    상기 전극들과 상기 극소전자 기판 사이에 전해질을 배치하는 단계;
    상기 극소전자 기판이 상기 제 2 연마 패드와 접촉한 상태로, 상기 극소전자 기판 및 상기 전극들 중 적어도 하나를 나머지에 대해 이동시키면서, 상기 전해질 및 상기 극소전자 기판의 상기 도전성 재료를 통해 적어도 하나의 전극으로부터 나머지 전극으로 전류를 통과시킴으로써 상기 극소전자 기판으로부터 재료의 제 2 부분을 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  72. 제 71 항에 있어서, 상기 극소전자 기판과 상기 제 2 연마 패드의 제 2 연마면을 접촉시키는 단계는 적어도 상기 제 2 연마면에 인접하게 배치된 상기 제 1 및 상기 제 2 전극들을 가지는 제 2 연마 패드와 상기 극소전자 기판을 접촉시키는 단계를 포함하는, 극소전자 기판 처리 방법.
  73. 제 71 항에 있어서, 재료의 제 1 부분을 제거하는 단계는 상기 재료의 제 2 부분을 제거하기 전에 상기 재료의 제 1 부분을 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  74. 제 71 항에 있어서, 상기 연마액은 제 1 연마액을 포함하고, 상기 방법은 상기 도전성 재료를 통해 상기 전류를 통과시키는 동안 상기 극소전자 기판과 상기 연마면 사이에 제 2 연마액을 배치하는 단계를 더 포함하는, 극소전자 기판 처리 방법.
  75. 제 71 항에 있어서, 재료의 제 2 부분을 제거하는 단계는 상기 극소전자 기판으로부터 백금 및 구리 중 적어도 하나를 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  76. 제 71 항에 있어서, 재료의 제 1 부분을 제거하는 단계는 포스포실리케이트 글래스, 보로포스포실리케이트 글래스, 테트라에틸오르소실리케이트 및 저-K 유전 재료 중 적어도 하나를 상기 극소전자 기판으로부터 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  77. 극소전자 기판을 처리하는 방법에 있어서,
    상기 극소전자 기판의 표면을 연마 패드의 연마면과 접촉시키는 단계,
    적어도 하나의 전극에 인접하게, 그로부터 이격된 상기 극소전자 기판을 위치시키는 단계;
    상기 극소전자 기판과 상기 연마면에 인접하게 배치하는 단계로서, 상기 연마액은 전해질을 가지는 상기 연마액을 배치하는 단계;
    상기 극소 전자 기판이 상기 연마면에 접촉하고 상기 적어도 하나의 전극과 상기 극소전자 기판의 상기 도전성 재료 사이에 상기 전해질을 통해 전류를 통과시키는 동안, 상기 극소전자 기판 및 상기 연마 패드 중 적어도 하나를 나머지에 대해 이동시킴으로써 상기 극소전자 기판으로부터 재료의 제 1 부분을 제거하는 단계;
    상기 극소전자 기판이 상기 연마 패드와 접촉하고 상기 적어도 하나의 전극과 상기 극소전자 기판의 상기 도전성 재료 사이에 전류를 통과시키지 않고, 상기 극소전자 기판 및 상기 적어도 하나의 전극 중 적어도 하나를 나머지에 대해 이동시킴으로써 상기 극소전자 기판으로부터 재료의 제 2 부분을 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  78. 제 77 항에 있어서, 제 1 부분을 제거하는 단계는 제 1 재료의 제 1 부분을 제거하는 단계를 포함하고, 제 2 부분을 제거하는 단계는 상기 제 1 재료의 조성과는 다른 조성을 가지는 제 2 재료의 제 2 부분을 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  79. 제 77 항에 있어서, 상기 재료의 제 1 부분을 제거하는 단계는 상기 재료의 제 2 부분을 제거하기 이전에 상기 재료의 제 1 부분을 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  80. 제 77 항에 있어서, 상기 연마액은 제 1 연마액을 포함하고, 상기 방법은 상기 도전성 재료를 통해 상기 전류를 통과시키는 동안 상기 극소전자 기판과 상기 연마면 사이에 제 2 연마액을 배치하는 단계를 더 포함하는, 극소전자 기판 처리 방법.
  81. 제 77 항에 있어서, 재료의 제 1 부분을 제거하는 단계는 백금 및 구리 중 적어도 하나를 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  82. 제 77 항에 있어서, 재료의 제 2 부분을 제거하는 단계는 포스포실리케이트 글래스, 보로포스포실리케이트 글래스, 테트라에틸오르소실리케이트 및 저-K 유전 재료 중 적어도 하나를 상기 극소전자 기판으로부터 제거하는 단계를 포함하는, 극소전자 기판 처리 방법.
  83. 제 77 항에 있어서, 전류를 통과시키는 단계는 상기 극소전자 기판으로부터 이격 배치된 제 2 전극 및 제 1 전극으로, 상기 전해액을 통해 상기 극소전자 기판의 상기 도전성 재료를 통해, 상기 극소전자 기판으로부터 이격 배치된 제 1 전극으로부터 전류를 통과시키는 단계를 포함하는, 극소전자 기판 처리 방법.
KR1020057003581A 2002-08-29 2003-08-27 마이크로 전자 기판들로부터 재료를 화학, 기계 및/또는 전해적으로 제거하는 방법 및 장치 KR100722181B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/230,463 US7192335B2 (en) 2002-08-29 2002-08-29 Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates
US10/230,463 2002-08-29

Publications (2)

Publication Number Publication Date
KR20050057088A true KR20050057088A (ko) 2005-06-16
KR100722181B1 KR100722181B1 (ko) 2007-05-29

Family

ID=31976479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003581A KR100722181B1 (ko) 2002-08-29 2003-08-27 마이크로 전자 기판들로부터 재료를 화학, 기계 및/또는 전해적으로 제거하는 방법 및 장치

Country Status (8)

Country Link
US (2) US7192335B2 (ko)
EP (1) EP1532222A1 (ko)
JP (1) JP2005537640A (ko)
KR (1) KR100722181B1 (ko)
CN (1) CN100432178C (ko)
AU (1) AU2003265767A1 (ko)
TW (1) TWI309258B (ko)
WO (1) WO2004020545A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7134934B2 (en) * 2000-08-30 2006-11-14 Micron Technology, Inc. Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium
US7129160B2 (en) * 2002-08-29 2006-10-31 Micron Technology, Inc. Method for simultaneously removing multiple conductive materials from microelectronic substrates
US7153195B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for selectively removing conductive material from a microelectronic substrate
US7160176B2 (en) * 2000-08-30 2007-01-09 Micron Technology, Inc. Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
US7112121B2 (en) * 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US7074113B1 (en) * 2000-08-30 2006-07-11 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7820535B2 (en) * 2003-03-25 2010-10-26 Toppan Printing Co., Ltd. Method for analyzing copper electroplating solution, apparatus for the analysis, and method for fabricating semiconductor product
US7112122B2 (en) * 2003-09-17 2006-09-26 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7153777B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
US7504008B2 (en) * 2004-03-12 2009-03-17 Applied Materials, Inc. Refurbishment of sputtering targets
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US7566391B2 (en) 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
JP2008513596A (ja) * 2004-09-14 2008-05-01 アプライド マテリアルズ インコーポレイテッド フルシーケンス式の金属及びバリア層の電解機械処理
US7935242B2 (en) * 2006-08-21 2011-05-03 Micron Technology, Inc. Method of selectively removing conductive material
US9315042B2 (en) 2011-06-03 2016-04-19 Hewlett-Packard Development Company, L.P. Systems for erasing an ink from a medium
US9523006B2 (en) 2011-06-03 2016-12-20 Hewlett-Packard Development Company, L.P. Erasure fluid
WO2012166161A1 (en) 2011-06-03 2012-12-06 Hewlett-Packard Development Company, L.P. Systems for erasing an ink from a medium
DE102012107372B4 (de) * 2012-08-10 2017-03-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Alkalischer Ätzprozess und Vorrichtung zur Durchführung des Verfahrens
US20160074804A1 (en) * 2013-04-15 2016-03-17 Siemens Aktiengesellschaft Absorption medium, process for producing an absorption medium, and also process and apparatus for separating hydrogen sulfide from an acidic gas
CN103264338B (zh) * 2013-05-31 2015-10-14 上海交通大学 线电极磨削装置
CN103456652A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 混合键合实现方法
CN103474366B (zh) * 2013-09-13 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种混合键合实现方法

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2315695A (en) 1938-11-23 1943-04-06 Battelle Memorial Institute Method of polishing metals
US2516105A (en) 1945-06-20 1950-07-25 Mateosian Edward Der Electrolytic polishing of metals
US3334210A (en) 1964-05-22 1967-08-01 Cincinnati Milling Machine Co Electro-discharge machining fluid and method
US3239439A (en) 1962-07-09 1966-03-08 Bell Telephone Labor Inc Electrodeposition of metals
US4613417A (en) * 1984-12-28 1986-09-23 At&T Bell Laboratories Semiconductor etching process
JPS63288620A (ja) 1987-05-22 1988-11-25 Kobe Steel Ltd アルミニウムの電解複合超鏡面加工方法
US5098533A (en) 1991-02-06 1992-03-24 International Business Machines Corp. Electrolytic method for the etch back of encapsulated copper-Invar-copper core structures
US5618381A (en) 1992-01-24 1997-04-08 Micron Technology, Inc. Multiple step method of chemical-mechanical polishing which minimizes dishing
US5244534A (en) 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US5162248A (en) 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
JP2952539B2 (ja) 1992-03-30 1999-09-27 セイコーインスツルメンツ株式会社 微細加工装置
US5562529A (en) 1992-10-08 1996-10-08 Fujitsu Limited Apparatus and method for uniformly polishing a wafer
US5300155A (en) 1992-12-23 1994-04-05 Micron Semiconductor, Inc. IC chemical mechanical planarization process incorporating slurry temperature control
US5340370A (en) 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5575885A (en) 1993-12-14 1996-11-19 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing semiconductor device
US5567300A (en) 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5691219A (en) 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
KR0170308B1 (ko) 1995-12-05 1999-02-01 김광호 강유전체 캐패시터의 제조방법
US5676587A (en) 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US5994220A (en) 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5780358A (en) 1996-04-08 1998-07-14 Chartered Semiconductor Manufacturing Ltd. Method for chemical-mechanical polish (CMP) planarizing of cooper containing conductor layers
US5800248A (en) * 1996-04-26 1998-09-01 Ontrak Systems Inc. Control of chemical-mechanical polishing rate across a substrate surface
US5681423A (en) 1996-06-06 1997-10-28 Micron Technology, Inc. Semiconductor wafer for improved chemical-mechanical polishing over large area features
US6115233A (en) 1996-06-28 2000-09-05 Lsi Logic Corporation Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region
US5827781A (en) 1996-07-17 1998-10-27 Micron Technology, Inc. Planarization slurry including a dispersant and method of using same
US5846398A (en) 1996-08-23 1998-12-08 Sematech, Inc. CMP slurry measurement and control technique
US5972792A (en) 1996-10-18 1999-10-26 Micron Technology, Inc. Method for chemical-mechanical planarization of a substrate on a fixed-abrasive polishing pad
US5930699A (en) 1996-11-12 1999-07-27 Ericsson Inc. Address retrieval system
US6068787A (en) 1996-11-26 2000-05-30 Cabot Corporation Composition and slurry useful for metal CMP
JP3809237B2 (ja) 1996-12-06 2006-08-16 キヤノン株式会社 電解パターンエッチング方法
US5954997A (en) 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
JPH10189909A (ja) 1996-12-27 1998-07-21 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
US5807165A (en) 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US5911619A (en) 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US6174425B1 (en) 1997-05-14 2001-01-16 Motorola, Inc. Process for depositing a layer of material over a substrate
US5934980A (en) 1997-06-09 1999-08-10 Micron Technology, Inc. Method of chemical mechanical polishing
US6010964A (en) 1997-08-20 2000-01-04 Micron Technology, Inc. Wafer surface treatment methods and systems using electrocapillarity
US6103636A (en) 1997-08-20 2000-08-15 Micron Technology, Inc. Method and apparatus for selective removal of material from wafer alignment marks
US6060386A (en) 1997-08-21 2000-05-09 Micron Technology, Inc. Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
US6017437A (en) * 1997-08-22 2000-01-25 Cutek Research, Inc. Process chamber and method for depositing and/or removing material on a substrate
US6007695A (en) 1997-09-30 1999-12-28 Candescent Technologies Corporation Selective removal of material using self-initiated galvanic activity in electrolytic bath
US6024856A (en) 1997-10-10 2000-02-15 Enthone-Omi, Inc. Copper metallization of silicon wafers using insoluble anodes
US5897375A (en) 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6001730A (en) 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6103096A (en) 1997-11-12 2000-08-15 International Business Machines Corporation Apparatus and method for the electrochemical etching of a wafer
AU1468199A (en) 1997-11-25 1999-06-15 Johns Hopkins University, The Electrochemical-control of abrasive polishing and machining rates
US6162681A (en) 1998-01-26 2000-12-19 Texas Instruments - Acer Incorporated DRAM cell with a fork-shaped capacitor
US6432828B2 (en) * 1998-03-18 2002-08-13 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper substrates
TW377514B (en) 1998-04-18 1999-12-21 United Microelectronics Corp Method of manufacturing memory capacitors of DRAM
US6416647B1 (en) 1998-04-21 2002-07-09 Applied Materials, Inc. Electro-chemical deposition cell for face-up processing of single semiconductor substrates
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US6121152A (en) 1998-06-11 2000-09-19 Integrated Process Equipment Corporation Method and apparatus for planarization of metallized semiconductor wafers using a bipolar electrode assembly
US6143155A (en) 1998-06-11 2000-11-07 Speedfam Ipec Corp. Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6132586A (en) 1998-06-11 2000-10-17 Integrated Process Equipment Corporation Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
US6063306A (en) 1998-06-26 2000-05-16 Cabot Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrate
US6395152B1 (en) * 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
US6190494B1 (en) 1998-07-29 2001-02-20 Micron Technology, Inc. Method and apparatus for electrically endpointing a chemical-mechanical planarization process
US6180947B1 (en) 1998-08-07 2001-01-30 Nikon Corporation Multi-element deflection aberration correction for electron beam lithography
US6051496A (en) 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
US6039633A (en) 1998-10-01 2000-03-21 Micron Technology, Inc. Method and apparatus for mechanical and chemical-mechanical planarization of microelectronic-device substrate assemblies
US6250994B1 (en) 1998-10-01 2001-06-26 Micron Technology, Inc. Methods and apparatuses for mechanical and chemical-mechanical planarization of microelectronic-device substrate assemblies on planarizing pads
JP3144635B2 (ja) 1998-10-13 2001-03-12 日本電気株式会社 半導体装置の製造方法
US6176992B1 (en) 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6206756B1 (en) 1998-11-10 2001-03-27 Micron Technology, Inc. Tungsten chemical-mechanical polishing process using a fixed abrasive polishing pad and a tungsten layer chemical-mechanical polishing solution specifically adapted for chemical-mechanical polishing with a fixed abrasive pad
US6276996B1 (en) 1998-11-10 2001-08-21 Micron Technology, Inc. Copper chemical-mechanical polishing process using a fixed abrasive polishing pad and a copper layer chemical-mechanical polishing solution specifically adapted for chemical-mechanical polishing with a fixed abrasive pad
US6083840A (en) 1998-11-25 2000-07-04 Arch Specialty Chemicals, Inc. Slurry compositions and method for the chemical-mechanical polishing of copper and copper alloys
US6726823B1 (en) * 1998-11-28 2004-04-27 Acm Research, Inc. Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
US6103628A (en) 1998-12-01 2000-08-15 Nutool, Inc. Reverse linear polisher with loadable housing
US7427337B2 (en) * 1998-12-01 2008-09-23 Novellus Systems, Inc. System for electropolishing and electrochemical mechanical polishing
US6280581B1 (en) 1998-12-29 2001-08-28 David Cheng Method and apparatus for electroplating films on semiconductor wafers
US6322422B1 (en) 1999-01-19 2001-11-27 Nec Corporation Apparatus for accurately measuring local thickness of insulating layer on semiconductor wafer during polishing and polishing system using the same
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6066030A (en) 1999-03-04 2000-05-23 International Business Machines Corporation Electroetch and chemical mechanical polishing equipment
US6117781A (en) 1999-04-22 2000-09-12 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene processing
US6259128B1 (en) 1999-04-23 2001-07-10 International Business Machines Corporation Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US6395607B1 (en) 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
US6196899B1 (en) 1999-06-21 2001-03-06 Micron Technology, Inc. Polishing apparatus
US6287974B1 (en) 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US6218309B1 (en) 1999-06-30 2001-04-17 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US6197182B1 (en) 1999-07-07 2001-03-06 Technic Inc. Apparatus and method for plating wafers, substrates and other articles
US6328632B1 (en) 1999-08-31 2001-12-11 Micron Technology, Inc. Polishing pads and planarizing machines for mechanical and/or chemical-mechanical planarization of microelectronic substrate assemblies
JP4513145B2 (ja) 1999-09-07 2010-07-28 ソニー株式会社 半導体装置の製造方法および研磨方法
US6379223B1 (en) 1999-11-29 2002-04-30 Applied Materials, Inc. Method and apparatus for electrochemical-mechanical planarization
US6299741B1 (en) 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6368184B1 (en) 2000-01-06 2002-04-09 Advanced Micro Devices, Inc. Apparatus for determining metal CMP endpoint using integrated polishing pad electrodes
US6368190B1 (en) 2000-01-26 2002-04-09 Agere Systems Guardian Corp. Electrochemical mechanical planarization apparatus and method
TWI296006B (ko) * 2000-02-09 2008-04-21 Jsr Corp
US6537144B1 (en) * 2000-02-17 2003-03-25 Applied Materials, Inc. Method and apparatus for enhanced CMP using metals having reductive properties
US6848970B2 (en) 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US6515493B1 (en) * 2000-04-12 2003-02-04 Speedfam-Ipec Corporation Method and apparatus for in-situ endpoint detection using electrical sensors
US6313038B1 (en) 2000-04-26 2001-11-06 Micron Technology, Inc. Method and apparatus for controlling chemical interactions during planarization of microelectronic substrates
KR100331568B1 (ko) 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
US6455370B1 (en) 2000-08-16 2002-09-24 Micron Technology, Inc. Method of patterning noble metals for semiconductor devices by electropolishing
US7074113B1 (en) * 2000-08-30 2006-07-11 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7153410B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces
US7112121B2 (en) * 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US6464855B1 (en) * 2000-10-04 2002-10-15 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece
JP4644926B2 (ja) * 2000-10-13 2011-03-09 ソニー株式会社 半導体製造装置および半導体装置の製造方法
US6722950B1 (en) 2000-11-07 2004-04-20 Planar Labs Corporation Method and apparatus for electrodialytic chemical mechanical polishing and deposition
US20020104764A1 (en) * 2000-11-20 2002-08-08 Gautam Banerjee Electropolishing and chemical mechanical planarization
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6736952B2 (en) 2001-02-12 2004-05-18 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece
US20020115283A1 (en) * 2001-02-20 2002-08-22 Chartered Semiconductor Manufacturing Ltd. Planarization by selective electro-dissolution
JP2002254248A (ja) 2001-02-28 2002-09-10 Sony Corp 電解加工装置
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US7128825B2 (en) * 2001-03-14 2006-10-31 Applied Materials, Inc. Method and composition for polishing a substrate
US7232514B2 (en) * 2001-03-14 2007-06-19 Applied Materials, Inc. Method and composition for polishing a substrate
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
US6572755B2 (en) * 2001-04-11 2003-06-03 Speedfam-Ipec Corporation Method and apparatus for electrochemically depositing a material onto a workpiece surface
US6852630B2 (en) 2001-04-23 2005-02-08 Asm Nutool, Inc. Electroetching process and system
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
US6722942B1 (en) 2001-05-21 2004-04-20 Advanced Micro Devices, Inc. Chemical mechanical polishing with electrochemical control
TW584899B (en) 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
US6881664B2 (en) 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US7238092B2 (en) * 2001-09-28 2007-07-03 Novellus Systems, Inc. Low-force electrochemical mechanical processing method and apparatus
US6705926B2 (en) * 2001-10-24 2004-03-16 Cabot Microelectronics Corporation Boron-containing polishing system and method
US6776693B2 (en) 2001-12-19 2004-08-17 Applied Materials Inc. Method and apparatus for face-up substrate polishing
US6780772B2 (en) 2001-12-21 2004-08-24 Nutool, Inc. Method and system to provide electroplanarization of a workpiece with a conducting material layer
US6951599B2 (en) * 2002-01-22 2005-10-04 Applied Materials, Inc. Electropolishing of metallic interconnects
US6689258B1 (en) * 2002-04-30 2004-02-10 Advanced Micro Devices, Inc. Electrochemically generated reactants for chemical mechanical planarization
US6753250B1 (en) 2002-06-12 2004-06-22 Novellus Systems, Inc. Method of fabricating low dielectric constant dielectric films
US6858124B2 (en) * 2002-12-16 2005-02-22 3M Innovative Properties Company Methods for polishing and/or cleaning copper interconnects and/or film and compositions therefor
US6884338B2 (en) * 2002-12-16 2005-04-26 3M Innovative Properties Company Methods for polishing and/or cleaning copper interconnects and/or film and compositions therefor
WO2004072332A1 (ja) * 2003-02-12 2004-08-26 Ebara Corporation 研磨液、研磨方法及び研磨装置
US20050173260A1 (en) * 2003-03-18 2005-08-11 Basol Bulent M. System for electrochemical mechanical polishing
US6893328B2 (en) * 2003-04-23 2005-05-17 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Conductive polishing pad with anode and cathode
US20040259479A1 (en) * 2003-06-23 2004-12-23 Cabot Microelectronics Corporation Polishing pad for electrochemical-mechanical polishing
US20050016861A1 (en) * 2003-07-24 2005-01-27 Thomas Laursen Method for planarizing a work piece

Also Published As

Publication number Publication date
US20050020192A1 (en) 2005-01-27
CN100432178C (zh) 2008-11-12
JP2005537640A (ja) 2005-12-08
TWI309258B (en) 2009-05-01
EP1532222A1 (en) 2005-05-25
AU2003265767A1 (en) 2004-03-19
US7192335B2 (en) 2007-03-20
KR100722181B1 (ko) 2007-05-29
WO2004020545A1 (en) 2004-03-11
CN1678708A (zh) 2005-10-05
US20040043705A1 (en) 2004-03-04
TW200422386A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
KR100722181B1 (ko) 마이크로 전자 기판들로부터 재료를 화학, 기계 및/또는 전해적으로 제거하는 방법 및 장치
US8048756B2 (en) Method for removing metal layers formed outside an aperture of a BPSG layer utilizing multiple etching processes including electrochemical-mechanical polishing
US9214359B2 (en) Method and apparatus for simultaneously removing multiple conductive materials from microelectronic substrates
US8603319B2 (en) Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
US6368190B1 (en) Electrochemical mechanical planarization apparatus and method
JP2005515629A (ja) 電気化学エッジおよびべベル洗浄方法およびシステム
JP2009527129A (ja) 基板上の導電性材料を電気化学的に研磨する方法
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
US6739953B1 (en) Mechanical stress free processing method
US20050016861A1 (en) Method for planarizing a work piece
US9099431B2 (en) Polishing systems and methods for removing conductive material from microelectronic substrates
JP2004537842A (ja) 導電材料の集積化多重ステップ・ギャップ充填および全形状の平坦化
US20050260855A1 (en) Method and apparatus for planarizing a semiconductor wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee