KR20050051362A - 역다중화 장치 및 이를 이용한 디스플레이 장치 - Google Patents

역다중화 장치 및 이를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR20050051362A
KR20050051362A KR1020030085134A KR20030085134A KR20050051362A KR 20050051362 A KR20050051362 A KR 20050051362A KR 1020030085134 A KR1020030085134 A KR 1020030085134A KR 20030085134 A KR20030085134 A KR 20030085134A KR 20050051362 A KR20050051362 A KR 20050051362A
Authority
KR
South Korea
Prior art keywords
data
sample
current
control signal
period
Prior art date
Application number
KR1020030085134A
Other languages
English (en)
Other versions
KR100649244B1 (ko
Inventor
신동용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030085134A priority Critical patent/KR100649244B1/ko
Priority to US10/971,177 priority patent/US7468718B2/en
Priority to JP2004316322A priority patent/JP4146415B2/ja
Priority to CNB2004100946664A priority patent/CN100377191C/zh
Publication of KR20050051362A publication Critical patent/KR20050051362A/ko
Application granted granted Critical
Publication of KR100649244B1 publication Critical patent/KR100649244B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 전류 샘플/홀드 회로를 이용한 역다중화 장치, 및 이를 이용한 디스플레이 장치에 관한 것이다. 본 발명에 따른 디스플레이 장치는 화상 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 데이터선 및 주사선에 전기적으로 접속되는 복수의 화소 회로를 포함하는 디스플레이 장치로서, 화상 신호에 해당되는 데이터 전류를 공급하는 데이터 구동부, 입력단이 데이터 구동부에 접속되고, 적어도 두 개의 샘플/홀드 회로를 각각 포함하는 제1 및 제2 샘플/홀드 회로 그룹을 포함하는 역다중화부, 제1 및 제2 샘플/홀드 그룹의 출력단과 복수의 데이터선 간을 스위칭하는 스위칭부, 및 주사선에 선택 신호를 공급하기 위한 주사 구동부를 포함하며, 제1 샘플/홀드 회로 그룹의 샘플/홀드 회로 중 어느 하나가 스위칭부로 전류를 출력하는 구간의 일부에서 다른 하나가 데이터 전류를 샘플링하고, 제2 샘플/홀드 회로 그룹의 샘플/홀드 회로 중 어느 하나가 스위칭부로 전류를 출력하는 구간의 일부에서 다른 하나가 데이터 전류를 샘플링하며, 데이터 구동부로부터 입력되는 데이터 전류는 가변된다.

Description

역다중화 장치 및 이를 이용한 디스플레이 장치{DEMULTIPLEXER, AND DISPLAY APPARATUS USING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 디스플레이 장치에서 데이터 전류를 역다중화(demultiplexing)하기 위한 역다중화 장치에 관한 것이다.
도 1은 전류의 역다중화가 필요한 전류 구동 디스플레이 장치의 예로서 AMOLED(Active Matrix Organic Light Emitting Diode) 디스플레이 장치를 도시한 것이다.
상기 전류 구동 디스플레이 장치는, 유기 EL 표시 패널(100), 데이터 전류를 제공하는 데이터 구동부(200), 상기 데이터 전류를 1:N 역다중화하는 역다중화기(DeMUX, 300), 복수의 주사선을 순차적으로 선택하기 위한 주사 구동부(400, 500)를 포함한다.
상기 주사 구동부(400, 500)에 의해 선택된 주사선에 속한 화소(10)에는 소정의 데이터 전류가 제공되고, 데이터 전류에 대응하는 색상을 표현하게 된다. 여기서, 데이터 구동부(200)에 포함된 IC(integrated circuit)의 개수를 줄이기 위하여 전류 역다중화기(300)가 사용된다. 즉, 데이터 구동부(200)에서 제공된 전류는 역다중화기(300)에서 1:N 역다중화되어 N 개의 데이터선(data[1]-data[n])에 대응하는 화소에 공급된다. 상기 역다중화기(300)를 사용함으로써, 데이터 구동부(200)의 IC의 개수가 줄어들어 구매 비용이 절감된다.
도 2는 종래 기술의 역다중화기에 사용되는 아날로그 스위치를 도시한 것이다.
도 2에 도시된 1:2 역다중화기는 스위치(S1, S2)를 교번으로 스위칭함으로써, 데이터 전류를 2개의 데이터선으로 출력한다. 한편, 전류 구동 패널에서 고해상도를 구현하기 위해서는 화소(10)에 데이터를 기입하는데 시간이 많이 필요하다. 하지만, 상기 종래 기술에서는 교번으로 스위칭될 때마다 화소에 데이터를 기입하여야 하므로, 데이터 구동부(200)에 포함된 IC의 개수를 줄이기 위해서는 데이터 기입의 시간을 감소시켜야 하는 단점이 있었다. 따라서 종래의 역다중화기는 고해상도의 디스플레이 장치에 사용하는 데는 부적합한 점이 있었다.
본 발명의 목적은 데이터 기입 시간을 줄이지 않고 데이터 구동부에 포함된 IC의 개수를 줄일 수 있는 역다중화 장치 및 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 고해상도의 디스플레이 장치에 적합한 역다중화 장치 및 방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 역다중화기에 인가되는 제어 신호를 생성하는 별도의 로직 없이 클럭 신호만으로 제어할 수 있는 역다중화 장치 및 방법을 제공하기 위한 것이다.
상기 과제를 달성하기 위하여 본 발명의 하나의 특징에 따른 디스플레이 장치는 화상 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 데이터선 및 상기 주사선에 전기적으로 접속되는 복수의 화소 회로를 포함하는 디스플레이 장치로서, 상기 화상 신호에 대응되는 데이터 전류를 공급하는 데이터 구동부; 입력단이 상기 데이터 구동부에 접속되고, 적어도 두 개의 샘플/홀드 회로를 각각 포함하는 제1 및 제2 샘플/홀드 회로 그룹을 포함하는 역다중화부; 상기 제1 및 제2 샘플/홀드 그룹의 출력단과 상기 복수의 데이터선 간을 스위칭하는 스위칭부; 및 상기 주사선에 상기 선택 신호를 공급하기 위한 주사 구동부를 포함하며, 상기 제1 샘플/홀드 회로 그룹의 상기 샘플/홀드 회로 중 어느 하나가 상기 스위칭부로 전류를 출력하는 구간의 일부에서 다른 하나가 상기 데이터 전류를 샘플링하고, 상기 제2 샘플/홀드 회로 그룹의 상기 샘플/홀드 회로 중 어느 하나가 상기 스위칭부로 전류를 출력하는 구간의 일부에서 다른 하나가 상기 데이터 전류를 샘플링하며, 상기 데이터 구동부로부터 입력되는 상기 데이터 전류는 가변된다.
본 발명의 다른 실시예에 따른 디스플레이 장치는, 화상 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 데이터선 및 상기 주사선에 전기적으로 접속되는 복수의 화소 회로를 포함하는 디스플레이 장치로서, 상기 화상 신호에 대응되는 데이터 전류를 공급하는 데이터 구동부; 입력단이 상기 데이터 구동부에 접속되고, 상기 데이터 전류를 역다중화하여 출력하는 역다중화부; 상기 역다중화부의 출력단과 상기 복수의 데이터선 간을 스위칭하는 스위칭부; 및 상기 주사선에 상기 선택 신호를 공급하기 위한 주사 구동부를 포함하며, 상기 데이터 구동부로부터 공급되는 상기 데이터 전류의 순서는 어느 하나의 프레임과 다른 하나의 프레임에서 서로 다르게 설정되고, 상기 스위칭부는 상기 역다중화부의 출력 전류가 해당 화소 회로에 기입될 수 있도록 스위칭한다.
본 발명의 하나의 특징에 따른 역다중화 장치는, 시분할되어 입력되는 데이터 전류를 적어도 두 개의 신호선으로 기입하기 위한 역다중화 장치로서, 입력단이 상기 데이터 구동부에 접속된 제1 및 제2 샘플/홀드 회로 그룹을 포함하고, 상기 데이터 전류를 역다중화하여 출력하는 역다중화부; 및 상기 제1 및 제2 샘플/홀드 그룹의 출력단과 상기 신호선 간을 스위칭하는 스위칭부를 포함하고, 상기 제1 샘플/홀드 회로 그룹은 서로 입력단과 출력단이 접속된 제1 및 제3 샘플/홀드 회로를 포함하고, 상기 제2 샘플/홀드 회로 그룹은 서로 입력단과 출력단이 접속된 제2 및 제4 샘플/홀드 회로를 포함하며, 상기 입력되는 데이터 전류의 순서에 따라 상기 제1 내지 제4 샘플/홀드 회로의 샘플링 순서가 가변된다.
본 발명의 하나의 특징에 따른 역다중화 방법은, 시분할되어 순차적으로 입력되는 데이터 전류를 적어도 두 개의 신호선으로 출력하기 위한 역다중화 방법으로서, 제1 구간 동안 제1 및 제2 샘플/홀드 회로가 소정 순서대로 상기 데이터 전류를 순차적으로 샘플링하는 단계; 제2 구간 동안 상기 제1 및 제2 샘플/홀드 회로가 상기 샘플링하여 저장한 데이터에 대응되는 전류를 상기 신호선으로 홀딩하고, 제3 및 제4 샘플/홀드 회로가 상기 데이터 전류를 샘플링하는 단계; 및 제3 구간 동안 상기 제3 및 제4 샘플/홀드 회로가 상기 샘플링하여 저장한 데이터에 대응되는 전류를 상기 신호선으로 홀딩하는 단계를 포함하며, 상기 입력되는 데이터 전류의 순서가 가변된다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우 뿐 아니라 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분들은 도면에서 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3은 본 발명의 제1 실시예에 따른 역다중화기(300)를 개념적으로 도시한 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 역다중화기(300)는 데이터저장 수단(31, 32, 33, 34), 샘플링 스위치(S1, S2, S3, S4)와, 홀딩 스위치(H1, H2, H3, H4)를 각각 포함하는 4개의 샘플/홀드 회로를 이용한다. 데이터 저장 수단(31, 32, 33, 34)은 샘플링 스위치(S1, S2, S3, S4)를 통하여 데이터 구동부(200)에 접속되고, 홀딩 스위치(H1, H2, H3, H4)를 통하여 데이터선(data[1], data[2])에 각각 접속된다.
한편, 본 발명의 명세서에서 사용되는 용어인 "샘플", "홀드"에 대해서 이하와 같이 정의한다.
샘플/홀드 회로의 동작을 살펴보면, 샘플링 스위치를 통하여 흐르는 전류를 샘플링하여 전압 형태로 데이터 저장 수단에 기록하는 동작과, 샘플링 스위치와 홀딩 스위치가 모두 열려 있어 기록된 데이터를 유지하면서 대기하는 상태와, 홀딩 스위치를 통하여 기록된 데이터에 대응하는 전류를 데이터선에 공급하는 동작을 포함한다. 따라서, 본 발명의 명세서에서는, 각각의 단계를 명확히 구별하기 위하여, 상기 각각의 단계를 "샘플링" 단계, "대기" 단계, "홀딩" 단계로 정의하기로 한다.
이하, 본 발명의 일실시예에 따른 샘플/홀드 회로의 내부 구성을 상세히 설명한다. 다만, 역다중화기(300)에 사용되는 4개의 샘플/홀드 회로는 실질적으로 서로 동일하게 구현되므로, 이하에서는 제1 샘플/홀드 회로에 대한 설명으로 나머지 샘플/홀드 회로의 설명을 대신한다.
도 4a는 본 발명의 일실시예에 따른 제1 샘플/홀드 회로를 도시한 것이고, 도 4b는 도 4a에 도시된 회로의 등가 회로를 도시한 것이다.
본 발명의 일실시예에 따른 제1 샘플/홀드 회로는 도 4b에 도시된 바와 같이, 트랜지스터(M1), 커패시터(Ch), 샘플링 스위치(Sa, Sb, Sc), 및 홀딩 스위치(Ha, Hb)를 포함한다.
여기서, 샘플링 스위치(Sa, Sb, Sc)는 도 4a의 스위치(S1)를 의미하는 것이고, 실질적으로 동일한 제어 신호에 의하여 제어된다. 홀딩 스위치(Ha, Hb)는 도 4a의 스위치(H1)를 의미하는 것이고, 실질적으로 동일한 제어 신호에 의하여 제어된다.
샘플링 스위치(Sa)는 전원(VDD)과 트랜지스터(M1)의 소스 간에 접속되고, 홀딩 스위치(Ha)는 전원(VSS)과 트랜지스터(M1)의 드레인 간에 접속된다. 샘플링 스위치(Sb)의 일단은 트랜지스터(M1)의 게이트에 접속되고, 타단은 샘플링 스위치(Sc)의 일단과 접속되며, 샘플링 스위치(Sc)의 타단은 트랜지스터(M1)의 드레인에 접속된다. 이로써, 샘플링 스위치(Sb, Sc)가 닫히는 경우 트랜지스터(M1)는 다이오드 연결을 형성하게 된다.
이하, 본 발명의 일실시예에 따른 제1 샘플/홀드 회로의 동작을 상세히 설명한다.
샘플링 스위치(Sa, Sb, Sc)가 닫히고, 홀딩 스위치(Ha, Hb)가 열리는 경우, 트랜지스터(M1)는 게이트와 소스가 연결되어 다이오드 연결이 형성되고, 전류는 트랜지스터(M1)를 경유하여 전원(VDD)으로부터 데이터 구동부(200)로 흐른다. 이때, 커패시터(Ch)에는 트랜지스터(M1)에 흐르는 전류에 대응하는 게이트 및 소스 간 전압이 충전된다. 이 때, 제1 샘플/홀드 회로는 데이터의 샘플링 동작을 수행하게 된다.
여기서 샘플링 스위치(Sa, Sb, Sc) 및 홀딩 스위치(Ha, Hb)가 모두 열리면, 제1 샘플/홀드 회로는 대기 상태가 된다. 상기 대기 상태는 역다중화기(300)의 또 다른 샘플/홀드 회로가 데이터선에 데이터를 홀딩하고 있는 동안 대기하고 있는 상태이다.
샘플링 스위치(Sa, Sb, Sc)가 열리고, 홀딩 스위치(Ha, Hb)가 닫히면, 상기 커패시터(Ch)에 충전된 게이트 및 소스 간 전압에 대응하는 전류가 트랜지스터(M1)의 소스에서 드레인으로 일정하게 유지된다. 이때, 제1 샘플/홀드 회로는 데이터 기입 동작을 수행하게 되고, 데이터선을 통하여 데이터를 홀딩하게 된다.
도 4b에서 트랜지스터(M1)가 P 타입의 채널을 갖는 트랜지스터로 구현된 경우를 도시하였으나, 트랜지스터(M1)는 제1 전극, 제2 전극, 및 제3 전극을 구비하고, 제1 전극 및 제2 전극에 인가되는 전압에 의하여 제3 전극으로 흐르는 전류를 제어하는 능동 소자로 구현될 수 있다.
또한, 도 4b에서는 샘플/홀드 회로로서 하나의 회로를 도시하였으나, 본 발명의 범위가 특정 샘플/홀드 회로에 한정되는 것은 아니며, 샘플/홀드 회로를 이용하여 이하에서 설명하는 역다중화 동작을 수행할 수 있는 모든 역다중화부에 본 발명의 개념을 그대로 적용할 수 있다.
이하, 도 5를 참조하여 본 발명의 제1 실시예에 따른 역다중화기(300)의 동작을 설명한다.
도 5는 본 발명의 제1 실시예에 따른 역다중화기(300)에 인가되는 제어 신호의 파형을 도시한 것이다. 이하에서, 샘플링 스위치(S1, S2, S3, S4)는 인가되는 제어 신호가 로우일 때 닫히고, 홀딩 스위치(H1, H2, H3, H4)는 인가되는 제어 신호가 하이일 때 닫히는 것으로 가정한다.
먼저, 샘플링 스위치(S1, S2)가 순차적으로 닫히면, 데이터 저장 수단(31, 32)은 데이터 전류를 입력하여 샘플링 동작을 수행한다.
이 후, 샘플링 스위치(S3, S4)가 순차적으로 닫히어 데이터 저장 수단(33, 34)이 샘플링 동작을 수행한다. 이 때, 선택 신호(Select[1])가 인가되고, 홀딩 스위치(H1, H2)가 닫히므로, 데이터 저장 수단(31, 32)에 샘플링되었던 전류가 데이터선(data[1], data[2])에 홀딩되어 화소로 기입된다.
이 후, 선택 신호(Select[2])가 인가되고 홀딩 스위치(H3, H4)가 닫히면(도시되지 않음), 데이터 저장 수단(33, 34)에 샘플링되었던 전류가 데이터선(data[1], data[2])에 홀딩되어 화소로 기입된다.
상기 동작이 반복적으로 수행되고, 역다중화기(300)는 데이터 구동부(200)로부터 출력된 데이터 전류를 역다중화하여 데이터선(data[1], data[2])에 제공한다.
본 발명의 제1 실시예에 따른 역다중화기(300)는 두 개의 샘플/홀드 회로가 데이터선을 통하여 데이터를 홀딩하고 있는 동안, 나머지 두 개의 샘플/홀드 회로는 데이터 구동부(200)로부터 데이터 전류를 순차적으로 샘플링함으로써, 데이터 기입 시간을 늘릴 수 있다.
그러나, 본 발명의 제1 실시예에 따른 역다중화기(300)를 실제 사용한 결과 표시 패널(100)에 일정하게 반복되는 점무늬가 생기는 현상이 발견되었다. 이는 역다중화기(300)에 포함된 네 개의 샘플/홀드 회로의 특성차와 데이터 전류를 샘플링하는 순서의 차에 기인한 것으로, 네 개의 샘플/홀드 회로가 동일한 데이터 전류를 샘플링한 경우에도 데이터선을 통하여 홀딩하는 전류는 서로 동일하지 않았기 때문이다.
이러한 문제를 해결하기 위하여, 이하의 실시예에서는 각각의 화소에 네 개의 샘플/홀드 회로가 서로 같은 횟수로 데이터 전류를 공급하도록 하여 실질적으로 네 개의 샘플/홀드 회로의 출력 전류의 평균값이 화소에 공급되도록 한다.
본 발명의 제2 실시예에서는 네 개의 샘플/홀드 회로와 이 회로로부터 데이터 전류를 공급받는 화소의 대응 관계가 서로 다른 네 개의 프레임을 반복함으로써 네 개의 샘플/홀드 회로의 출력 전류의 평균값이 화소에 공급되도록 한다.
이하에서는 도 6 내지 도 10을 참조하여 본 발명의 제2 실시예에 따른 역다중화기(300)를 상세히 설명한다.
도 6은 본 발명의 제2 실시예에 따른 역다중화기(300)를 도시한 것이다.
도 6에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 역다중화기(300)는 제1 샘플/홀드 회로 그룹(310), 제2 샘플/홀드 회로 그룹(320), 및 스위칭부(330)를 포함한다.
제1 및 제2 샘플/홀드 회로 그룹(310, 320)은 데이터 구동부(200)로부터의 데이터 전류를 역다중화하여 출력하고, 스위칭부(330)는 제1 및 제2 샘플/홀드 회로 그룹(310, 320)의 출력단과 데이터선(data[1], data[2]) 간을 스위칭한다.
본 발명의 제2 실시예에 따른 역다중화기(300)의 동작에 대하여 도 7 내지 도 10을 참조하여 상세히 설명한다. 도 7 내지 도 10에서는 설명의 편의상 데이터선(data[1], data[2])과 주사선(select[1], select[2])에 각각 연결되는 4개의 화소를 도시하였다.
도 7은 역다중화기(300)와 연결된 화소 그룹을 예시적으로 도시한 것이고, 도 8은 도 7에 도시된 화소에 전류를 기입하는 샘플/홀드 회로의 번호를 본 발명의 제2 실시예에 따라 도시한 것이다. 구체적으로는, 본 발명의 제2 실시예에 따르면, 프레임 1에서 화소(1a)에 전류를 기입하는 것은 제1 샘플/홀드 회로이고, 화소(1b)에는 제2 샘플/홀드 회로가 전류를 기입한다.
도 9a 내지 도 9d는 프레임 1 내지 4에서 역다중화기(300)에 인가되는 제어 신호의 파형도이고, 도 10은 프레임 1 내지 4에서 스위칭부(330)의 동작을 도시한 것이다. 또한, 도 9a 내지 도 9d에서는 화소(1a, 1b)에 전류를 기입하는 동안의 제어 신호의 파형을 도시하였다.
프레임 1에서, 도 9a에 도시된 바와 같이, 샘플링 스위치(S1, S2, S3, S4)가 순차적으로 닫히어 데이터 저장 수단(31, 32, 33, 34)은 데이터 구동부(200)로부터 입력되는 데이터 전류를 순차적으로 샘플링한다. 이 때, 데이터 구동부(200)는 화소(1a, 1b, 2a, 2b)에 기입될 데이터 전류순으로 데이터 전류를 출력하므로 데이터 저장 수단(31, 32, 33, 34)은 각각 화소(1a, 1b, 2a, 2b)에 기입될 데이터 전류를 샘플링한다.
샘플링 스위치(S1, S2)가 닫히는 동안 홀딩 스위치(H3, H4)가 닫히나, 선택 신호(Select[1])가 인가되기 전이므로, 데이터선(data[1], data[2])에는 전류가 홀딩되지 않는다.
샘플링 스위치(S3, S4)가 닫히는 동안, 선택 신호(Select[1])가 화소(1a, 1b)에 인가되고 홀딩 스위치(H1, H2)가 닫히어, 데이터 저장 수단(31, 32)이 스위칭부(330)를 통하여 데이터선(data[1], data[2])에 전류를 홀딩한다.
프레임 1에서의 스위칭부(330)의 동작은, 도 10에 도시된 바와 같이, 제1 샘플/홀드 회로 그룹(310)의 출력 전류를 데이터선(data[1])에 제공하고, 제2 샘플/홀드 회로 그룹(320)의 출력 전류를 데이터선(data[2])에 제공한다.
따라서, 데이터 저장 수단(31)의 홀딩 전류가 데이터선(data[1])을 통하여 화소(1a)에 기입되고, 데이터 저장 수단(32)의 홀딩 전류가 데이터선(data[2])을 통하여 화소(1b)에 기입된다.
이후, 화소(2a, 2b)에 데이터 전류를 기입하는 동작(도시되지 않음)이 수행된다. 구체적으로는, 샘플링 스위치(S1, S2)가 순차적으로 닫히어 데이터 저장 수단(31, 32)이 데이터 전류를 샘플링한다. 이 때, 선택 신호(Select[2])가 인가되고 홀딩 스위치(H3, H4)가 닫히어, 데이터 저장 수단(33, 34)의 홀딩 전류가 데이터선(data[1], data[2])을 통하여 화소(2a, 2b)에 기입된다.
이로써, 프레임 1의 화소(1a)에는 제1 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제2 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제3 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제4 샘플/홀드 회로의 홀딩 전류가 기입된다.
프레임 2에서는, 도 9b에 도시된 바와 같이, 샘플링 스위치(S3, S4)가 순차적으로 닫힌 후 샘플링 스위치(S1, S2)가 순차적으로 닫힌다.
샘플링 스위치(S3, S4)가 닫히는 동안 데이터 저장 수단(33, 34)이 순차적으로 샘플링 동작을 수행한다.
샘플링 스위치(S1, S2)가 순차적으로 닫히는 동안 데이터 저장 수단(31, 32)이 순차적으로 샘플링 동작을 수행한다. 또한, 선택 신호(Select[1])가 인가되고 홀딩 스위치(H3, H4)가 닫히어, 데이터 저장 수단(33, 34)이 스위칭부(330)를 통하여 데이터선(data[1], data[2])에 전류를 홀딩한다.
프레임 2에서 스위칭부(330)는 프레임 1과 같이 제1 샘플/홀드 회로 그룹(310)의 출력 전류를 데이터선(data[1])으로 전달하고, 제2 샘플/홀드 회로 그룹(320)의 출력 전류를 데이터선(data[2])으로 전달한다.
이 후, 화소(2a, 2b)에 선택 신호(Select[2])가 인가되고, 데이터 저장 수단(31, 32)이 샘플링해 두었던 데이터에 대응되는 전류를 데이터선(data[1], data[2])으로 홀딩한다. 따라서, 화소(2a)에는 데이터 저장 수단(31)의 홀딩 전류가 기입되고, 화소(2b)에는 데이터 저장 수단(32)의 홀딩 전류가 기입된다.
이로써, 프레임 2의 화소(1a)에는 제3 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제4 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제1 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제2 샘플/홀드 회로의 홀딩 전류가 인가된다.
프레임 3에서는 샘플링 스위치(S4, S3, S2, S1)가 순차적으로 닫히어, 데이터 저장 수단(34, 33, 32, 31)이 순차적으로 데이터 전류를 샘플링한다.
샘플링 스위치(S2, S1)가 닫히는 동안 선택 신호(Select[1])가 화소(1a, 1b)가 인가되는데, 이 때, 홀딩 스위치(H3, H4)가 닫히어 데이터 저장 수단(33, 34)이 스위칭부(330)를 통하여 데이터선(data[1], data[2])에 전류를 홀딩하게 된다.
프레임 3에서, 스위칭부(330)는 도 10에 도시된 바와 같이 제1 샘플/홀드 회로 그룹(310)의 출력 전류를 데이터선(data[2])으로 전달하고, 제2 샘플/홀드 회로 그룹(320)의 출력 전류를 데이터선(data[1])으로 전달한다.
따라서, 데이터 저장 수단(33)의 홀딩 전류가 데이터선(data[2])에 기입되고, 데이터 저장 수단(34)의 홀딩 전류가 데이터선(data[1])에 기입된다.
이 후, 선택 신호(Select[2])가 인가되면 데이터 저장 수단(32, 31)에 샘플링되었던 데이터에 대응되는 전류가 출력되고, 스위칭부(330)에 의하여 화소(2a)에는 데이터 저장 수단(32)의 홀딩 전류가 기입되고, 화소(2b)에는 데이터 저장 수단(31)의 홀딩 전류가 기입된다.
이로써, 프레임 3의 화소(1a)에는 제4 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제3 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제2 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제1 샘플/홀드 회로의 홀딩 전류가 인가된다.
프레임 4에서는 샘플링 스위치(S2, S1, S4, S3)가 순차적으로 닫히어, 데이터 저장 수단(32, 31, 34, 33)이 순차적으로 데이터 전류를 샘플링한다.
샘플링 스위치(S4, S3)가 닫히는 동안 선택 신호(Select[1])가 화소(1a, 1b)에 인가되는데, 이 때, 홀딩 스위치(H1, H2)가 닫히어 데이터 저장 수단(31, 32)이 스위칭부(330)를 통하여 데이터선(data[1], data[2])에 전류를 홀딩하게 된다.
프레임 4에서, 스위칭부(330)는 프레임 3과 같이 제1 샘플/홀드 회로 그룹(310)의 출력 전류를 데이터선(data[2])에 제공하고, 제2 샘플/홀드 회로 그룹(320)의 출력 전류를 데이터선(data[1])에 제공한다.
따라서, 데이터 저장 수단(31)의 홀딩 전류가 데이터선(data[2])에 기입되고, 데이터 저장 수단(32)의 홀딩 전류가 데이터선(data[1])에 기입된다.
이 후, 화소(2a, 2b)에 선택 신호(Select[2])가 인가되고, 데이터 저장 수단(33, 34)이 샘플링해 두었던 데이터에 대응되는 전류를 스위칭부(330)를 통하여 각각 데이터선(data[2], data[1])으로 홀딩한다. 따라서, 화소(2a)에는 데이터 저장 수단(34)의 홀딩 전류가 기입되고, 화소(2b)에는 데이터 저장 수단(33)의 홀딩 전류가 기입된다.
이로써, 프레임 4의 화소(1a)에는 제2 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제1 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제4 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제3 샘플/홀드 회로의 홀딩 전류가 기입된다.
본 발명의 제2 실시예에 따르면, 제1 내지 제4 샘플/홀드 회로의 샘플링 순서를 변경하고, 스위칭부(330)가 제1 및 제2 샘플/홀드 회로 그룹(310, 330)의 출력단과 데이터선(data[1], data[2])을 스위칭함으로써, 제1 내지 제4 샘플/홀드 회로가 서로 같은 횟수로 화소(1a, 1b, 2a, 2b)에 데이터 전류를 공급하게 되고, 제1 내지 제4 샘플/홀드 회로의 출력 전류의 평균값이 각 화소(1a, 1b, 2a, 2b)에 공급된다.
그러나, 제2 실시예에 따른 역다중화기(300)를 구동하기 위해서는 네 가지의 신호 구성이 필요한 단점이 있었다. 구체적으로는, 화소(1a)에 기입되는 데이터를 기준으로 하면, 제1 내지 제4 샘플/홀드 회로에서 한번씩 샘플링해야 하므로, 샘플링 스위치(S1-S4)에 인가되는 제어 신호의 펄스가 각각 한번씩 제일 인가되어야 한다. 따라서, 역다중화기(300)를 구동하기 위하 구동 회로가 복잡해지는 문제가 있었다.
또한, 본 발명의 제2 실시예에 따른 역다중화 장치는 제1 내지 제4 샘플/홀드 회로의 샘플링 순서가 서로 변경되지만, 데이터 구동부(200)로부터 역다중화기(300)로 입력되는 데이터 순서는 화소(1a, 1b, 2a, 2b) 순으로 고정되어 있다. 즉, 제일 먼저 샘플링된 샘플/홀드 회로의 출력 전류가 화소(1a)에 기입되고, 두번째 샘플링된 샘플/홀드 회로의 출력 전류가 화소(1b), 세번째 샘플링된 샘플/홀드 회로의 출력 전류가 화소(2a), 네번째 샘플링된 샘플/홀드 회로의 출력 전류가 화소(2b)에 기입된다.
이와 같이, 데이터 순서가 화소(1a, 1b, 2a, 2b) 순으로 고정되어 있고, 화소(1a)와 화소(1b)에 데이터 전류를 동시에 공급하고 화소(2a)와 화소(2b)에 데이터 전류를 동시에 공급하여야 하므로 1:2 역다중화를 할 때 데이터선(data[1])으로 출력할 데이터 전류를 항상 먼저 샘플링하게 된다.
그러나, 실험에 의하여 같은 데이터 전류를 순차적으로 샘플링하여 동시에 홀딩하더라도 샘플링 순서에 따라 출력 전류에 차이가 발생하는 것이 밝혀졌다. 즉, 대기 단계에 있는 시간의 차이에 따라 출력 전류에 차이가 발생하는 것이다.
이러한 문제를 해결하기 위하여, 본 발명의 제3 실시예에 따르면, 동일 화소 라인에서 데이터선(data[1])을 통하여 출력할 데이터 전류와 데이터선(data[2])을 통하여 출력할 데이터 전류의 샘플링 순서의 평균을 같게 하여 실질적으로 동일한 전류가 공급되도록 한다.
즉, 하나의 화소 라인에 대하여 제1 샘플/홀드 회로 그룹과 제2 샘플/홀드 회로 그룹의 샘플링 순서의 평균이 서로 같게 한다.
이를 구현하기 위해서는, 프레임별 샘플/홀드 회로와 화소의 대응 관계는 그대로 유지하고, 프레임별로 데이터 입력 순서를 바꾸고 그에 따라 대응하는 샘플/홀드 회로의 샘플링 순서를 바꾸어 주면 된다.
구체적으로는, 데이터 순서를 (1a, 1b, 2a, 2b)와 (1b, 1a, 2b, 2a) 두 가지로 하여 반복하고, 그에 따라 대응하는 샘플/홀드 회로의 샘플링 순서를 바꾸면, 제어 신호의 구성을 두 가지로 줄일 수 있다.
도 11a 내지 도 11d는 각각 제1 내지 제4 프레임에 인가되는 제어 신호의 파형을 본 발명의 제3 실시예에 따라서 도시한 것이다.
이하, 도 11a 내지 도 11d을 참조하여 본 발명의 제3 실시예에 따른 역다중화기(300)의 동작에 대하여 설명한다. 다만, 프레임 1 및 프레임 3의 동작, 즉 도 11a와 도 11c의 동작은 본 발명의 제2 실시예와 동일하므로, 여기서는 설명을 생략하기로 한다.
프레임 2에서 데이터 구동부(200)는 화소(1b, 1a, 2b, 2a)에 기입될 데이터 전류를 순차적으로 역다중화기(300)로 제공하고, 역다중화기(300)의 샘플링 스위치(S4, S3, S2, S1)가 순차적으로 닫힌다.
샘플링 스위치(S4, S3)가 순차적으로 닫히면, 데이터 저장 수단(34, 33)이 화소(1b, 1a)에 기입될 데이터 전류를 각각 샘플링한다.
이 후, 샘플링 스위치(S2, S1)가 순차적으로 닫히면, 데이터 저장 수단(32, 31)은 화소(2b, 2a)에 기입될 데이터 전류를 각각 샘플링한다. 이 때, 선택 신호(Select[1])가 인가되고 홀딩 스위치(H3, H4)가 닫히어, 데이터 저장 수단(33, 34)이 스위칭부(330)를 통하여 데이터선(data[1], data[2])에 전류를 홀딩한다.
프레임 2에서, 스위칭부(330)의 동작은 제2 실시예와 동일하므로, 데이터 저장 수단(33)의 홀딩 전류가 화소(1a)에 기입되고, 데이터 저장 수단(34)의 홀딩 전류가 화소(1b)에 기입된다.
이 후, 홀딩 스위치(H1, H2)가 닫히고 선택 신호(Select[2])가 화소(2a, 2b)에 인가되면(도시되지 않음), 데이터 저장 수단(31, 32)은 샘플링해 두었던 데이터에 대응되는 전류를 데이터선(data[1], data[2])으로 홀딩한다. 따라서, 데이터 저장 수단(31)의 홀딩 전류가 화소(2a)에 기입되고, 데이터 저장 수단(32)의 홀딩 전류가 화소(2b)에 기입된다.
이로써, 화소(1a)에는 제3 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제4 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제1 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제2 샘플/홀드 회로의 홀딩 전류가 인가된다.
프레임 4에서, 데이터 구동부(200)는 화소(1b, 1a, 2b, 2a)에 기입될 데이터 전류를 순차적으로 역다중화기(300)로 제공하고, 역다중화기(300)의 샘플링 스위치(S1, S2, S3, S4)가 순차적으로 닫힌다.
샘플링 스위치(S1, S2)가 순차적으로 닫히면, 데이터 저장 수단(31, 32)이 화소(1b, 1a)에 기입될 데이터 전류를 각각 샘플링한다.
이 후, 샘플링 스위치(S3, S4)이 순차적으로 닫히면, 데이터 저장 수단(33, 34)이 화소(2b, 2a)에 기입될 데이터 전류를 각각 샘플링한다. 이 때, 홀딩 스위치(H1, H2)가 닫히고, 선택 신호(Select[1])가 인가되어, 데이터 저장 수단(31, 32)의 홀딩 전류가 스위칭부(330)를 통하여 데이터선(data[1], data[2])으로 기입된다.
프레임 4에서, 스위칭부(330)의 동작은 제2 실시예와 동일하므로, 데이터 저장 수단(31)의 홀딩 전류가 화소(1b)에 기입되고, 데이터 저장 수단(32)의 홀딩 전류가 화소(1a)에 기입된다.
이 후, 홀딩 스위치(H3, H4)가 닫히고 선택 신호(Select[2])가 화소(2a, 2b)에 인가되면(도시되지 않음), 데이터 저장 수단(33, 34)의 홀딩 전류가 스위칭부(330)를 통하여 데이터선(data[1], data[2])에 기입되는데, 데이터 저장 수단(34)의 홀딩 전류가 화소(2a)에 기입되고, 데이터 저장 수단(33)의 홀딩 전류가 화소(2b)에 기입된다.
이로써, 화소(1a)에는 제2 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제1 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제4 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제3 샘플/홀드 회로의 홀딩 전류가 인가된다.
본 발명의 제3 실시예에 따르면, 프레임 1과 프레임 4에서의 제어 신호의 구성이 동일하고, 프레임 2와 프레임 3에서의 제어 신호의 구성일 동일하게 되어, 샘플링 스위치(S1, S2, S3, S4)에 인가되는 제어 신호의 구성이 네 가지에서 두 가지로 축소되는 장점이 있다.
제3 실시예에서는 데이터 순서를 (1a, 1b, 2a, 2b)와 (1b, 1a, 2b, 2a) 두 가지로 하여 반복하고, 그에 따라 대응하는 샘플/홀드 회로의 샘플링 순서를 변경하였으나, 이와 유사한 여러 가지 변형이 가능하다.
예컨대, 네 프레임 순서를 제3 실시예와 다르게 변경할 수 있고, 역다중화기(300)로 입력되는 데이터 순서를 다르게 변경할 수도 있다.
본 발명의 제4 실시예에서는 역다중화기(300)로 입력되는 데이터 순서를 (1a, 1b, 2a, 2b), (1b, 1a, 2b, 2a), (1b, 1a, 2a, 2b), (1a, 1b, 2b, 2a) 네 가지로 하여 프레임 1 내지 4에 차례대로 반영하고, 이를 반복한다.
도 12a 내지 도 12d는 본 발명의 제4 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형도이다.
이하, 도 12a 내지 도 12d를 참조하여 본 발명의 제4 실시예에 따른 역다중화기(300)의 동작을 설명한다. 다만, 프레임 1와 프레임 2의 동작은 제3 실시예와 동일하므로, 여기서는 설명을 생략하기로 한다.
프레임 3에서, 데이터 구동부(200)는 도 12c에 도시된 바와 같이 화소(1b, 1a, 2a, 2b)에 대응되는 데이터 전류를 순차적으로 역다중화기(300)로 제공하고, 역다중화기(300)의 샘플링 스위치(S3, S4, S2, S1)가 순차적으로 닫힌다.
샘플링 스위치(S4, S3)가 순차적으로 닫히면, 데이터 저장 수단(34, 33)이 화소(1b, 1a)에 기입될 데이터 전류를 각각 샘플링한다.
이 후, 샘플링 스위치(S2, S1)가 순차적으로 닫히면, 데이터 저장 수단(32, 31)은 화소(2a, 2b)에 기입될 데이터 전류를 각각 샘플링한다. 이 때, 선택 신호(Select[1])가 인가되고 홀딩 스위치(H3, H4)가 닫히어, 데이터 저장 수단(33, 34)의 홀딩 전류가 스위칭부(330)를 통하여 데이터선(data[1], data[2])에 기입된다.
프레임 3에서, 스위칭부(330)의 동작은, 제2 실시예와 동일하므로, 데이터 저장 수단(33)의 홀딩 전류가 화소(1b)에 기입되고, 데이터 저장 수단(34)의 홀딩 전류가 화소(1a)에 기입된다.
이 후, 선택 신호(Select[2])가 화소(2a, 2b)에 인가되고 홀딩 스위치(H1, H2)가 닫히면(도시되지 않음), 데이터 저장 수단(31, 32)에 샘플링해 두었던 데이터에 대응되는 전류가 데이터선(data[1], data[2])으로 홀딩된다. 따라서, 데이터 저장 수단(31)의 홀딩 전류가 화소(2b)에 기입되고, 데이터 저장 수단(32)의 홀딩 전류가 화소(2a)에 기입된다.
이로써, 화소(1a)에는 제4 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제3 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제2 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제1 샘플/홀드 회로의 홀딩 전류가 인가된다.
프레임 4에서, 데이터 구동부(200)는 도 12d에 도시된 바와 같이 화소(1a, 1b, 2b, 2a)에 대응되는 데이터 전류를 순차적으로 역다중화기(300)로 제공하고, 역다중화기(300)의 샘플링 스위치(S2, S1, S3, S4)가 순차적으로 닫힌다.
샘플링 스위치(S2, S1)가 순차적으로 닫히면, 데이터 저장 수단(32, 31)이 화소(1a, 1b)에 기입될 데이터 전류를 각각 샘플링한다.
이 후, 샘플링 스위치(S3, S4)가 순차적으로 닫히면, 데이터 저장 수단(33, 34)이 화소(2b, 2a)에 기입될 데이터 전류를 각각 샘플링한다. 이 때, 선택 신호(Select[1])가 인가되고 홀딩 스위치(H1, H2)가 닫히어, 데이터 저장 수단(31, 32)의 홀딩 전류가 스위칭부(330)를 통하여 데이터선(data[1], data[2])으로 기입한다.
프레임 3에서, 스위칭부(330)의 동작은 제2 실시예와 동일하므로, 데이터 저장 수단(31)의 홀딩 전류가 화소(1b)에 기입되고, 데이터 저장 수단(32)의 홀딩 전류가 화소(1a)에 기입된다.
이 후, 선택 신호(Select[2])가 화소(2a, 2b)에 인가되고, 홀딩 스위치(H3, H4)가 닫히면, 데이터 저장 수단(33, 34)의 샘플링 전류가 데이터선(data[1], data[2])에 홀딩된다. 따라서, 데이터 저장 수단(33)의 홀딩 전류가 화소(2b)에 기입되고, 데이터 저장 수단(34)의 홀딩 전류가 화소(2a)에 기입된다.
이로써, 화소(1a)에는 제2 샘플/홀드 회로의 홀딩 전류가, 화소(1b)에는 제1 샘플/홀드 회로의 홀딩 전류가, 화소(2a)에는 제4 샘플/홀드 회로의 홀딩 전류가, 화소(2b)에는 제3 샘플/홀드 회로의 홀딩 전류가 인가된다.
본 발명의 제3 및 제4 실시예에서는 역다중화기(300)로 입력되는 데이터 순서가 변경됨으로써, 제어 신호의 구성이 네 가지에서 두 가지로 축소되었다.
그러나, 제어 신호의 구성이 두 가지로 줄더라도 여전히 프레임에 따라 제어 신호를 바꾸어 주기 위한 구동 회로가 필요하다.
본 발명의 제5 실시예에서는 프레임마다 역다중화기(300)에 인가되는 제어 신호를 다르게 생성하는 별도의 구동 회로 없이 클럭 신호를 이용하여 역다중화기(300)의 각 스위치를 제어한다.
구체적으로는, 샘플링 클럭과 홀딩 클럭의 주기는 수평 주기(T)의 두배로 설정하고, 수직 주기를 홀수개의 수평 주기(T)로 설정하면, 매 프레임마다 1800씩 위상을 시프트시킬 수 있고, 두 가지 제어 신호 구성의 효과를 얻을 수 있다.
이와 같은 클럭 신호로 제어 신호를 구성하기 위하여, 본 발명의 제5 실시예에 따르면, 도 13에 도시된 바와 같이, 제1 및 제2 샘플/홀드 회로와 제3 및 제4 샘플/홀드 회로가 프레임별로 교대로 화소(1a, 1b)에 데이터 전류를 공급하고, 프레임 3과 프레임 4의 순서를 변경한다.
도 13은 본 발명의 제5 실시예에 따른 화소(1a, 1b, 2a, 2b)에 전류를 기입하는 샘플/홀드 회로의 번호를 도시한 것이고, 도 14는 역다중화기(300)에 인가되는 제어 신호의 구동 파형도이다.
도 13 및 도 14에 도시된 바와 같이, 프레임 1 및 프레임 2의 동작은 제2 실시예의 프레임 1 및 프레임 2의 동작과 동일하고, 프레임 3의 동작은 제3 실시예의 프레임 4의 동작과 동일하며, 프레임 4의 동작은 제4 실시예의 프레임 3의 동작과 동일하므로 여기서는 프레임별 역다중화기의 동작을 설명하지 않겠다.
또한, 매 프레임마다 1800씩 위상을 시프트시키고, 역다중화기로 입력되는 데이터 전류의 순서를, 도 14에 도시된 바와 같이 변경하면, 제1 내지 제4 샘플/홀드 회로에 인가되는 제어 신호를 별도의 구동 회로 없이 클럭 신호로 생성할 수 있다. 즉, 샘플링 스위치(S1, S2, S3, S4)에 인가되는 제어 신호를 4-위상 클럭(4-Phase Clock, 이하 샘플링 클럭)을 사용하며, 홀딩 스위치(H1, H2, H3, H4)에 인가되는 제어 신호를 2-위상 클럭(2-Phase Clock, 이하 홀딩 클럭)을 사용하면, 제1 내지 제4 샘플/홀드 회로의 샘플링 순서를 평균적으로 동일하게 할 수 있다.
도 14에 있어서, 일반적으로 주사선(select[m])에서의 m은 짝수이고, 한 프레임 주기를 홀수개인 m+1 수평 주기로 한다.
이 때, 클럭 신호의 펄스 폭과 펄스 사이의 간격을 실시예에 따라 다르게 설정할 수 있으며, 프레임 1과 프레임 3의 순서를 변경할 수 있고, 프레임 4와 프레임 2의 순서를 변경할 수 있다.
이상에서는 설명의 편의를 위하여 1:2 역다중화 장치를 중심으로 설명하였으나, 본 발명의 개념이 이에 한정되는 것이 아니며, 본 발명의 개념을 그대로 이용하여 여러 가지 변형된 1:N 역다중화 장치를 구현할 수 있다.
또한, 이상에서는 프레임별로 화소에 기입되는 제1 내지 제4 샘플/홀드 회로의 순서를 변경하거나 데이터 기입 순서를 변경하는 것으로 설명하였으나, 서브 프레임별로 이러한 동작을 수행할 수 있음은 물론이다.
이상으로 본 발명의 일실시예에 따른 역다중화기 및 이를 이용한 디스플레이 장치에 대하여 설명하였다. 상기 설명된 실시예는 본 발명의 개념이 최적으로 적용된 실시예로서, 본 발명의 개념이 상기 실시예에 한정되는 것은 아니며, 본 발명의 개념을 그대로 이용하여 여러 가지 변형된 실시예를 구성할 수 있음은 당업자에게 자명하다.
본 발명에 따르면, 데이터 기입 시간을 줄이지 않고 데이터 구동부의 IC의 개수를 줄일 수 있는 역다중화기를 제공할 수 있다.
또한, 디스플레이 장치의 모든 데이터선에 실질적으로 동일한 전류가 흐를 수 있도록 할 수 있으며, 디스플레이 패널에 나타나는 세로 줄무늬를 제거할 수 있다.
나아가, 역다중화기에 인가되는 제어 신호를 별도의 로직 없이 클럭 신호로 사용할 수 있다.
도 1은 전류의 역다중화가 필요한 전류 구동 디스플레이 장치의 예로서 AMOLED 디스플레이 장치를 도시한 것이다.
도 2는 종래 기술의 역다중화기에 사용되는 아날로그 스위치를 도시한 것이다.
도 3은 본 발명의 제1 실시예에 따른 역다중화기를 개념적으로 도시한 블록도이다.
도 4a는 본 발명의 일실시예에 따른 제1 샘플/홀드 회로를 도시한 것이다.
도 4b는 도 4a에 도시된 회로의 등가 회로를 도시한 것이다.
도 5는 본 발명의 제1 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형도를 도시한 것이다.
도 6은 본 발명의 제2 실시예에 따른 역다중화기를 도시한 것이다.
도 7은 도 6에 도시된 역다중화기와 연결된 화소 그룹을 도시한 것이다.
도 8은 본 발명의 제2 실시예에 따른 제1 내지 제4 프레임의 각 화소에 전류를 기입하는 샘플/홀드 회로의 번호를 도시한 것이다.
도 9a 내지 도 9d는 본 발명의 제2 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형도이다.
도 10은 프레임 1 내지 4에서 스위칭부의 동작을 도시한 것이다.
도 11a 내지 도 11d는 본 발명의 제3 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형도이다.
도 12a 내지 도 12d는 본 발명의 제4 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형도를 도시한 것이다.
도 13은 본 발명의 제5 실시예에 따른 제1 내지 제4 프레임의 각 화소에 전류를 기입하는 샘플/홀드 회로의 번호를 도시한 것이다.
도 14는 본 발명의 제5 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형도이다.

Claims (39)

  1. 화상 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 데이터선 및 상기 주사선에 전기적으로 접속되는 복수의 화소 회로를 포함하는 디스플레이 장치에 있어서,
    상기 화상 신호에 대응되는 데이터 전류를 공급하는 데이터 구동부;
    입력단이 상기 데이터 구동부에 접속되고, 적어도 두 개의 샘플/홀드 회로를 각각 포함하는 제1 및 제2 샘플/홀드 회로 그룹을 포함하는 역다중화부;
    상기 제1 및 제2 샘플/홀드 그룹의 출력단과 상기 복수의 데이터선 간을 스위칭하는 스위칭부; 및
    상기 주사선에 상기 선택 신호를 공급하기 위한 주사 구동부
    를 포함하며,
    상기 제1 샘플/홀드 회로 그룹의 상기 샘플/홀드 회로 중 어느 하나가 상기 스위칭부로 전류를 출력하는 구간의 일부에서 다른 하나가 상기 데이터 전류를 샘플링하고,
    상기 제2 샘플/홀드 회로 그룹의 상기 샘플/홀드 회로 중 어느 하나가 상기 스위칭부로 전류를 출력하는 구간의 일부에서 다른 하나가 상기 데이터 전류를 샘플링하며,
    상기 데이터 구동부로부터 입력되는 상기 데이터 전류가 가변되는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 샘플/홀드 회로 그룹의 상기 샘플/홀드 회로는 서로 입력단과 출력단이 접속된 제1 및 제3 샘플/홀드 회로이고,
    상기 제2 샘플/홀드 회로 그룹의 상기 샘플/홀드 회로는 서로 입력단과 출력단이 접속된 제2 및 제4 샘플/홀드 회로인 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로는 제1 구간 동안 상기 데이터 전류를 순차적으로 샘플링하고, 제2 구간 동안 상기 샘플링한 데이터에 대응되는 전류를 출력하며,
    상기 제3 및 제4 샘플/홀드 회로는 상기 제2 구간 동안 상기 데이터 전류를 순차적으로 샘플링하고, 제3 구간 동안 상기 샘플링한 데이터에 대응되는 전류를 출력하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 구간과 상기 제3 구간은 실질적으로 동일한 구간인 디스플레이 장치.
  5. 제3항 또는 제4항에 있어서,
    하나의 프레임에서는 상기 제1 구간의 동작이 먼저 수행되고, 다른 하나의 프레임에서는 상기 제2 구간의 동작이 먼저 수행되는 디스플레이 장치.
  6. 제3항에 있어서,
    하나의 프레임과 다른 하나의 프레임에서 상기 제1 및 제2 샘플/홀드 회로의 샘플링 순서가 서로 다른 디스플레이 장치.
  7. 제3항 또는 제6항에 있어서,
    하나의 프레임과 다른 하나의 프레임에서 상기 제3 및 제4 샘플/홀드 회로의 샘플링 순서가 서로 다른 디스플레이 장치.
  8. 제3항에 있어서,
    상기 스위칭부는 상기 제2 구간 동안 상기 제1 및 제2 샘플/홀드 회로의 출력 전류를 상기 적어도 두 개의 데이터선에 기입하고, 상기 제3 구간 동안 상기 제3 및 제4 샘플/홀드 회로의 출력 전류를 상기 적어도 두 개의 데이터선에 기입하는 디스플레이 장치.
  9. 제3항에 있어서,
    상기 제1 내지 제4 샘플/홀드 회로는
    입력되는 전류를 샘플링하여 저장하고, 저장된 데이터에 대응되는 전류를 홀딩하는 데이터 저장 수단,
    제1 제어 신호에 응답하여 상기 데이터 전류를 상기 데이터 저장 수단으로 전달하는 샘플링 스위치, 및
    제2 제어 신호에 응답하여 상기 데이터 저장 수단의 홀딩 전류를 상기 스위칭부로 인가하는 홀딩 스위치
    를 포함하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1 제어 신호와 상기 제2 제어 신호는 클럭 신호로 구현되는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1 제어 신호는 4-위상 클럭 신호로 구현되고, 상기 제2 제어 신호는 2-위상 클럭 신호로 구현되는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1 제어 신호와 상기 제2 제어 신호의 수평 주기의 반을 제1 주기라 할 때, 상기 제1 제어 신호와 상기 제2 제어 신호의 수직 주기는 상기 제1 주기의 홀수배인 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1 및 제2 제어 신호는 매 프레임마다 1800씩 위상이 시프트되는 디스플레이 장치.
  14. 제2항에 있어서,
    상기 제1 내지 제4 샘플/홀드 회로는
    제1 단자, 제2 단자, 및 제3 단자를 구비하고, 상기 제1 단자와 상기 제2 단자의 전압차에 따라 상기 제2 단자에서 상기 제3 단자로 흐르는 전류를 제어하는 트랜지스터,
    제1 제어 신호에 응답하여 제1 전원을 상기 트랜지스터의 상기 제2 단자와 연결하는 제1 스위칭 소자,
    제2 제어 신호에 응답하여 상기 데이터 전류를 상기 트랜지스터의 상기 제1 단자로 전달하는 제2 스위칭 소자,
    제3 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결하는 제3 스위칭 소자,
    상기 트랜지스터의 상기 제1 단자 및 상기 제2 단자 간에 접속되어 상기 데이터 전류에 대응하는 전압을 저장하는 커패시터,
    제4 제어 신호에 응답하여 제2 전원을 상기 트랜지스터의 상기 제3 단자와 연결하는 제4 스위칭 소자, 및
    제5 제어 신호에 응답하여 상기 커패시터에 저장된 전압에 대응하는 전류를 상기 트랜지스터의 상기 제2 단자로 홀딩하는 제5 스위칭 소자
    을 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 내지 제3 스위칭 소자는 샘플링시에 응답하며, 상기 제4 및 제5 스위칭 소자는 홀딩시에 응답하는 디스플레이 장치.
  16. 제14항에 있어서,
    상기 제1 내지 제3 스위칭 소자는 동일한 타입의 채널을 갖는 트랜지스터로 구현되고, 상기 제1 내지 제3 제어 신호는 실질적으로 동일한 제어 신호인 디스플레이 장치.
  17. 제14항 또는 제16항에 있어서,
    상기 제4 및 제5 스위칭 소자는 동일한 타입의 채널을 갖는 트랜지스터로 구현되고, 상기 제4 및 제5 제어 신호는 실질적으로 동일한 제어 신호인 디스플레이 장치.
  18. 제1항에 있어서,
    상기 역다중화부로 입력되는 데이터 전류의 순서는 프레임별로 가변되고, 일정 주기를 갖는 디스플레이 장치.
  19. 제1항에 있어서,
    상기 역다중화부로 입력되는 데이터 전류의 순서는 서브 프레임별로 가변되고, 일정 주기를 갖는 디스플레이 장치.
  20. 제1항에 있어서,
    상기 스위칭부는 하나의 프레임에서 상기 제1 및 제2 샘플/홀드 회로 그룹의 출력 전류를 상기 복수의 데이터선 중 제1 및 제2 데이터선에 각각 기입하고, 다른 하나의 프레임에서 상기 제1 및 제2 샘플/홀드 회로 그룹의 출력 전류를 각각 상기 제2 및 제1 데이터선에 기입하는 디스플레이 장치.
  21. 제1항에 있어서,
    상기 화소 회로에 기입될 전류가 샘플링되는 순서는 평균적으로 동일한 디스플레이 장치.
  22. 화상 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 데이터선 및 상기 주사선에 전기적으로 접속되는 복수의 화소 회로를 포함하는 디스플레이 장치에 있어서,
    상기 화상 신호에 대응되는 데이터 전류를 공급하는 데이터 구동부;
    입력단이 상기 데이터 구동부에 접속되고, 상기 데이터 전류를 역다중화하여 출력하는 역다중화부;
    상기 역다중화부의 출력단과 상기 복수의 데이터선 간을 스위칭하는 스위칭부; 및
    상기 주사선에 상기 선택 신호를 공급하기 위한 주사 구동부
    를 포함하며,
    상기 데이터 구동부로부터 공급되는 상기 데이터 전류의 순서는 어느 하나의 프레임과 다른 하나의 프레임에서 서로 다르게 설정되고, 상기 스위칭부는 상기 역다중화부의 출력 전류가 해당 화소 회로에 기입될 수 있도록 스위칭하는 디스플레이 장치.
  23. 제22항에 있어서,
    상기 역다중화부는 서로 입력단과 출력단이 접속된 제1 및 제3 샘플/홀드 회로를 포함하는 제1 샘플/홀드 회로 그룹과,
    서로 입력단과 출력단이 접속된 제2 및 제4 샘플/홀드 회로를 포함하는 제2 샘플/홀드 회로 그룹을 포함하는 디스플레이 장치.
  24. 제23항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로는 제1 구간 동안 상기 데이터 전류를 순차적으로 샘플링하고, 제2 구간 동안 상기 샘플링한 데이터에 대응되는 전류를 출력하며,
    상기 제3 및 제4 샘플/홀드 회로는 상기 제2 구간 동안 상기 데이터 전류를 순차적으로 샘플링하고, 제3 구간 동안 상기 샘플링한 데이터에 대응되는 전류를 출력하는 디스플레이 장치.
  25. 제24항에 있어서,
    상기 제1 구간과 상기 제3 구간은 실질적으로 동일한 구간인 디스플레이 장치.
  26. 제24항에 있어서,
    상기 데이터 전류가 상기 역다중화부에서 샘플링되는 순서는 어느 하나의 프레임과 다른 하나의 프레임에서 서로 다른 디스플레이 장치.
  27. 제23항에 있어서,
    상기 화소 회로에 기입될 전류가 샘플링되는 순서는 평균적으로 동일한 디스플레이 장치.
  28. 제23항에 있어서,
    상기 제1 내지 제4 샘플/홀드 회로는
    입력되는 전류를 샘플링하여 저장하고, 저장된 데이터에 대응되는 전류를 홀딩하는 데이터 저장 수단,
    제1 제어 신호에 응답하여 상기 데이터 전류를 상기 데이터 저장 수단으로 전달하는 샘플링 스위치, 및
    제2 제어 신호에 응답하여 상기 데이터 저장 수단의 홀딩 전류를 상기 스위칭부로 인가하는 홀딩 스위치
    를 포함하는 디스플레이 장치.
  29. 제28항에 있어서,
    상기 제1 제어 신호와 상기 제2 제어 신호는 클럭 신호로 구현되는 디스플레이 장치.
  30. 제29항에 있어서,
    상기 제1 제어 신호는 4-위상 클럭 신호로 구현되고, 상기 제2 제어 신호는 2-위상 클럭 신호로 구현되는 디스플레이 장치.
  31. 제29항에 있어서,
    상기 제1 제어 신호와 상기 제2 제어 신호의 수평 주기의 반을 제1 주기라 할 때, 상기 제1 제어 신호와 상기 제2 제어 신호의 수직 주기는 상기 제1 주기의 홀수배인 디스플레이 장치.
  32. 제31항에 있어서,
    상기 제1 및 제2 제어 신호는 매 프레임마다 1800씩 위상이 시프트되는 디스플레이 장치.
  33. 시분할되어 입력되는 데이터 전류를 적어도 두 개의 신호선으로 기입하기 위한 역다중화 장치에 있어서,
    입력단이 상기 데이터 구동부에 접속된 제1 및 제2 샘플/홀드 회로 그룹을 포함하고, 상기 데이터 전류를 역다중화하여 출력하는 역다중화부; 및
    상기 제1 및 제2 샘플/홀드 그룹의 출력단과 상기 신호선 간을 스위칭하는 스위칭부
    를 포함하고,
    상기 제1 샘플/홀드 회로 그룹은 서로 입력단과 출력단이 접속된 제1 및 제3 샘플/홀드 회로를 포함하고, 상기 제2 샘플/홀드 회로 그룹은 서로 입력단과 출력단이 접속된 제2 및 제4 샘플/홀드 회로를 포함하며,
    상기 입력되는 데이터 전류의 순서에 따라 상기 제1 내지 제4 샘플/홀드 회로의 샘플링 순서가 가변되는 역다중화 장치.
  34. 제33항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로는 제1 구간 동안 입력되는 상기 데이터 전류를 순차적으로 샘플링하고, 제2 구간 동안 상기 샘플링한 데이터에 대응되는 전류를 출력하며,
    상기 제3 및 제4 샘플/홀드 회로는 상기 제2 구간 동안 상기 데이터 전류를 순차적으로 샘플링하고, 제3 구간 동안 샘플링하여 저장한 데이터에 대응되는 전류를 출력하는 역다중화 장치.
  35. 제34항에 있어서,
    상기 제1 구간과 상기 제3 구간은 실질적으로 동일한 구간인 역다중화 장치.
  36. 시분할되어 순차적으로 입력되는 데이터 전류를 적어도 두 개의 신호선으로 출력하기 위한 역다중화 방법에 있어서,
    제1 구간 동안 제1 및 제2 샘플/홀드 회로가 소정 순서대로 상기 데이터 전류를 순차적으로 샘플링하는 단계;
    제2 구간 동안 상기 제1 및 제2 샘플/홀드 회로가 상기 샘플링하여 저장한 데이터에 대응되는 전류를 상기 신호선으로 홀딩하고, 제3 및 제4 샘플/홀드 회로가 상기 데이터 전류를 샘플링하는 단계; 및
    제3 구간 동안 상기 제3 및 제4 샘플/홀드 회로가 상기 샘플링하여 저장한 데이터에 대응되는 전류를 상기 신호선으로 홀딩하는 단계
    를 포함하며,
    상기 입력되는 데이터 전류의 순서가 가변되는 역다중화 방법.
  37. 제36항에 있어서,
    어느 하나의 프레임과 다른 하나의 프레임에서 상기 제1 및 제2 샘플/홀드 회로의 샘플링 순서가 서로 다른 역다중화 방법.
  38. 제36항에 있어서,
    어느 하나의 프레임과 다른 하나의 프레임에서 상기 제3 및 제4 샘플/홀드 회로의 샘플링 순서가 서로 다른 역다중화 방법.
  39. 제36항 내지 제38항에 있어서,
    상기 입력되는 전류의 샘플링 상기 제1 내지 제4 샘플/홀드 회로의 샘플링 순서는 평균적으로 동일한 역다중화 방법.
KR1020030085134A 2003-11-27 2003-11-27 역다중화 장치 및 이를 이용한 디스플레이 장치 KR100649244B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030085134A KR100649244B1 (ko) 2003-11-27 2003-11-27 역다중화 장치 및 이를 이용한 디스플레이 장치
US10/971,177 US7468718B2 (en) 2003-11-27 2004-10-22 Demultiplexer and display device using the same
JP2004316322A JP4146415B2 (ja) 2003-11-27 2004-10-29 逆多重化装置及びこれを用いたディスプレイ装置
CNB2004100946664A CN100377191C (zh) 2003-11-27 2004-11-12 多路分离器和使用该多路分离器的显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085134A KR100649244B1 (ko) 2003-11-27 2003-11-27 역다중화 장치 및 이를 이용한 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20050051362A true KR20050051362A (ko) 2005-06-01
KR100649244B1 KR100649244B1 (ko) 2006-11-24

Family

ID=34617315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085134A KR100649244B1 (ko) 2003-11-27 2003-11-27 역다중화 장치 및 이를 이용한 디스플레이 장치

Country Status (4)

Country Link
US (1) US7468718B2 (ko)
JP (1) JP4146415B2 (ko)
KR (1) KR100649244B1 (ko)
CN (1) CN100377191C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795985B1 (ko) * 2005-09-23 2008-01-21 프라임 뷰 인터내셔널 코오포레이션 리미티드 능동 매트릭스 디스플레이용 픽셀 샘플링 회로
KR20200081856A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 표시장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578914B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100649245B1 (ko) * 2003-11-29 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100600350B1 (ko) * 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
KR100624114B1 (ko) 2005-08-01 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 주사구동장치
TWI425485B (zh) * 2007-04-12 2014-02-01 Au Optronics Corp 顯示面板的驅動方法
KR100924143B1 (ko) * 2008-04-02 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치 및 그의 구동 방법
TWI415055B (zh) * 2009-09-14 2013-11-11 Au Optronics Corp 畫素陣列與其驅動方法以及平面顯示器
TWI411992B (zh) * 2010-12-14 2013-10-11 Au Optronics Corp 顯示裝置的驅動方法以及顯示裝置
KR102501656B1 (ko) * 2016-05-31 2023-02-21 삼성디스플레이 주식회사 표시장치
KR102517810B1 (ko) * 2016-08-17 2023-04-05 엘지디스플레이 주식회사 표시장치
CN106935217B (zh) * 2017-03-23 2019-03-15 武汉华星光电技术有限公司 多路输出选择电路及显示装置
WO2018235130A1 (ja) * 2017-06-19 2018-12-27 シャープ株式会社 表示装置およびその駆動方法
US11741904B2 (en) 2017-09-21 2023-08-29 Apple Inc. High frame rate display
CN111052212B (zh) * 2017-09-21 2023-03-28 苹果公司 高帧率显示器
US11089320B2 (en) 2019-03-27 2021-08-10 Nvidia Corp. Adaptive pixel sampling order for temporally dense rendering
US11778874B2 (en) 2020-03-30 2023-10-03 Apple Inc. Reducing border width around a hole in display active area
KR20220161903A (ko) * 2021-05-31 2022-12-07 엘지디스플레이 주식회사 표시패널, 표시패널을 포함한 표시장치, 및 이를 이용한 개인 몰입형 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754420B2 (ja) 1989-05-22 1995-06-07 日本電気株式会社 液晶表示装置の駆動方法
JPH06118913A (ja) 1992-08-10 1994-04-28 Casio Comput Co Ltd 液晶表示装置
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
JP3590510B2 (ja) 1997-10-31 2004-11-17 リズム時計工業株式会社 ディスクオルゴールのオートチェンジ機構
JP2000181418A (ja) * 1998-12-18 2000-06-30 Sony Corp 画像処理装置及び方法、並びに提供媒体
DE19908488A1 (de) * 1999-02-26 2000-08-31 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Wiedergabe von digitalen Datenströmen
JP2001343946A (ja) * 2000-05-31 2001-12-14 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2003015594A (ja) * 2001-06-29 2003-01-17 Nec Corp サブフィールドコーディング回路及びサブフィールドコーディング方法
US6963336B2 (en) * 2001-10-31 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
KR100840675B1 (ko) 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7193593B2 (en) * 2002-09-02 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving a liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795985B1 (ko) * 2005-09-23 2008-01-21 프라임 뷰 인터내셔널 코오포레이션 리미티드 능동 매트릭스 디스플레이용 픽셀 샘플링 회로
KR20200081856A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN1622180A (zh) 2005-06-01
US20050119867A1 (en) 2005-06-02
KR100649244B1 (ko) 2006-11-24
US7468718B2 (en) 2008-12-23
CN100377191C (zh) 2008-03-26
JP2005157331A (ja) 2005-06-16
JP4146415B2 (ja) 2008-09-10

Similar Documents

Publication Publication Date Title
KR100649244B1 (ko) 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100649245B1 (ko) 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100578911B1 (ko) 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100843523B1 (ko) 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널
KR101524558B1 (ko) 액티브 매트릭스 평판 스크린용 시프트 레지스터
US20100053128A1 (en) Current sample and hold circuit and method and demultiplexer and display device using the same
KR100745937B1 (ko) 표시 장치용 구동 장치 및 구동 방법
US7936326B2 (en) Apparatus and method for LCD panel drive for achieving time-divisional driving and inversion driving
US20030214476A1 (en) Signal output device and display device
US8040300B2 (en) Demultiplexer and display device using the same
US20100171689A1 (en) Shift register and organic light emitting display device using the same
CN113053289A (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
KR100432289B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100529075B1 (ko) 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
CN115731839A (zh) 显示驱动电路及显示装置
KR101075546B1 (ko) 디스플레이 디바이스의 구동 회로
US6731262B2 (en) Active matrix display device
KR100749487B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee