KR20050045911A - Ｒｆｉｄ 태그의 제조 방법 - Google Patents

Ｒｆｉｄ 태그의 제조 방법 Download PDF

Info

Publication number
KR20050045911A
KR20050045911A KR1020040091938A KR20040091938A KR20050045911A KR 20050045911 A KR20050045911 A KR 20050045911A KR 1020040091938 A KR1020040091938 A KR 1020040091938A KR 20040091938 A KR20040091938 A KR 20040091938A KR 20050045911 A KR20050045911 A KR 20050045911A
Authority
KR
South Korea
Prior art keywords
antenna
metal foil
semiconductor chip
rfid tag
resin layer
Prior art date
Application number
KR1020040091938A
Other languages
English (en)
Other versions
KR100712576B1 (ko
Inventor
간다나오야
이노우에고우스께
미나가와마도까
쯔노다시게하루
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20050045911A publication Critical patent/KR20050045911A/ko
Application granted granted Critical
Publication of KR100712576B1 publication Critical patent/KR100712576B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Aerials (AREA)
  • Laminated Bodies (AREA)
  • Waveguide Aerials (AREA)

Abstract

안테나의 기재에 PET 필름, PEN 필름 또는 종이를 이용한 RFID 태그의 안테나의 왜곡을 억제하는 수단 중 하나로, 메모리를 구비한 반도체 칩이 안테나에 접합되어 있으며, 메모리에 기록된 정보가 안테나를 통해 송신되는 RFID 태그의 제조 방법에서, 알루미늄 또는 알루미늄 합금으로 구성된 금속박이, 폴리에틸렌 나프탈레이트 또는 폴리에틸렌 테레프탈레이트를 포함하는 기재 상에 접착되어 있는 안테나에 대하여, 금 범프를 구비하는 반도체 칩을 위치 정렬하고, 반도체 칩을 안테나에 눌러서 닿게 함과 함께, 폴리에틸렌 나프탈레이트 또는 폴리에틸렌 테레프탈레이트의 글래스 전이점 이하의 환경 하에서 초음파를 인가함으로써 금 범프와 상기 금속박을 접합하도록 하는 것이 있다.

Description

ＲＦＩＤ 태그의 제조 방법{A METHOD FOR MANUFACTURING RFID TAG}
<관련 기술>
명세서, 도면, 및 요약서를 포함하는 2003년 11월 12일 출원된 일본 특허 출원 번호 제2003-381954호는 그 전체로서 본원에 포함되어 있다.
본 발명은, 개체 식별 정보(ID 정보)가 메모리에 저장된 반도체 칩이 안테나에 정합되어 있는 RFID 태그의 제조 방법에 관한 것이다.
종래의 RFID 태그의 제조 방법 중 하나가 일본 특개2003-203946호 공보에 기재되어 있다.
이 문헌에 기재된 제조 방법은, 먼저 PET(폴리에틸렌 테레프탈레이트) 필름의 한 면에 우레탄계 수지 접착제를 개재하여 경질 알루미늄을 중첩하고, 이것을 150℃, 5㎏/㎠의 조건에서 열 라미네이트를 거쳐 적층 접착시킴으로써 금속박 적층재를 제조한다. 또한, 그 열가소성 수지 접착제로 금속박 적층재의 위를 피복한다. 또한, 금 범프를 구비하는 반도체 베어 칩에 초음파를 인가하고, 또한 150℃로 가열하여, 그 반도체 베어 칩을 열가소성 수지 접착제로 피복한 금속박 적층재의 금속박에 접합하는 것이 기재되어 있다.
상기 문헌에 기재된 제조 방법은, 반도체 칩 탑재 시에서의 금속박 적층재의 열에 대한 영향을 고려하지 않고 있다.
일반적인 PET의 글래스 전이점은 60℃∼80℃이며, 이 글래스 전이점을 초과하는 온도로 하면, 고무와 같은 상태로 된다.
상기 문헌 1에서는, 150℃의 온도 분위기 속에서 PET 필름에 접착한 금속박과 반도체 칩의 초음파 접합을 행하고 있기 때문에, 접합 시의 PET 필름은 고무와 같은 상태로 된다.
PET 필름이 고무와 같은 상태로 되면, 금속박이 왜곡되게 된다. 왜곡이 심한 경우에는, 금속박이 박리되거나, 단락되어, 안테나로서의 주파수 특성에 변동을 가하게 될 지도 모른다.
또한, 이러한 문제는 온도나 왜곡의 정도는 물론 상이하지만, PEN(폴리에틸렌 나프탈레이트) 필름을 기재에 이용한 경우나 종이를 기재에 이용한 경우에도 발생한다.
본 발명의 목적은, 내열성이 낮은 안테나의 왜곡을 저감한 RFID 태그를 제공하는 것에 있다.
일반적으로, 초음파 접합에는 가열이 필요하게 되어 있지만, 본 발명자들은 상기 문제를 극복하기 위해, 특별한 가열이 필요없는 상온에서의 접합이 가능한 금속박 재료와 범프 재료를 검토하였다.
그 결과, 알루미늄계 재료와 금의 초음파 접합에는 높은 온도가 필요하지는 않으므로, 상온, 즉, 제조 장치의 설치 룸의 실온에서 탑재 가능한 것을 알 수 있었다.
따라서, 반도체 칩이 탑재되는 안테나 부재로서 내열성이 낮은 부재를 이용하고 있는 경우, 안테나 부재를 알루미늄계 재료로 하고, 범프를 금으로 구성하며, 글래스 전이점 이하의 실온, 반도체 칩의 안테나 방향으로의 가압이라는 환경 하에서, 초음파를 인가하는 것으로 하였다.
특히, 상기 과제는 폴리에틸렌 테레프탈레이트나 폴리에틸렌 나프탈레이트를 안테나로 되는 금속박의 기재로서 이용한 경우에, 현저하며, 상기 발명에 의해 현저한 효과를 얻을 수 있다.
또한, 기재로서 종이를 이용한 경우에는, 왜곡되거나 불타버리기도 하여서, 마찬가지의 문제가 발생하기 때문에, 유효하다.
〈실시예〉
이하에, 본 발명에 따른 RFID 태그를 제조하는 데 적합한 실시예를 설명한다.
[제1 실시예]
도 1에, RFID 태그의 사시도를 도시한다.
이 RFID 태그(1)는 반도체 칩(2)과, 금속박 적층체(10)와, 보호층겸 에칭 레지스트로 되는 수지층(11)을 갖는다.
반도체 칩(2)은, 400㎛각의 크기이며, 기능면에 300㎛ 피치를 갖고 반경 63㎛인 4개의 원형의 금 범프를 구비하고 있다.
금속박 적층체(3)는, 2.45㎓의 주파수의 전파를 송수신할 수 있는 형상으로 가공된 금속박(알루미늄박)(12)이, 이 금속박의 기재로 되는 PET 필름(13)(폴리에틸렌 테레프탈레이트를 연신하여 형성한 필름) 상에 접착되어 있다. 또한, 금속박(12)의 형상은 직사각형으로 L자형의 간극부가 설치된 구조이다.
도 4에, 이 접합 상황을 나타내는데, 금 범프는 금속박과 전기적으로 접합되며, 수지층(11)은 반도체 칩의 금 범프의 주변을 둘러싸는 구조로 되어 있다.
도 2 및 도 3에 이 RFID 태그의 제조 흐름을 나타낸다.
도 1의 RFID 태그는, (A) 금속박 적층체의 제조 공정, (B) 수지층 형성 공정, (C) 안테나 패턴 제조 공정, (D) 초음파 실장 공정, (E) 인렛 개편화 공정의 순으로 행함으로써 제조한다.
(A) 금속박 적층체의 제조 공정
먼저, 20㎛ 두께의 알루미늄박(12)과, 25㎛ 두께의 PET 필름(13)을 기재로서 준비한다.
PET 필름(13)의 한 면(도면에서는 상면)에, 접착제를 개재하여 20㎛ 두께의 알루미늄박(12)을 배치하고, 150℃, 압력 5㎏/㎠의 조건에서 열 라미네이트를 행함으로써, PET 필름에 금속박이 접착된 적층체인 금속박 적층체(10)를 형성한다.
(B) 수지층 형성 공정
공정 (A)에서 제조한 금속박 적층재(10)의 알루미늄박(12)의 표면에 소요 안테나 패턴 형상으로 가공한 4∼6㎛ 정도의 수지층(11)을 그라비아 인쇄로 형성한다. 이 수지층(11)은 다음의 공정에서 알루미늄박(12)을 에칭에 의해 형성할 때에, 레지스트로서 기능하는 재료를 이용한다.
이 수지층(11)은, 그라비아 인쇄로 형성할 뿐만 아니라, 금속박 적층재(10)의 알루미늄박(12)의 표면에 패턴 가공하지 않고 광 경화성 수지를 도포하고, 마스크를 이용하여 광 경화 수지를 특정한 패턴으로 경화시키며, 특정한 패턴 이외를 제거하는 소위 일반적인 포토 에칭 기술에 의해 형성해도 된다. 이 도포 두께는 탑재되는 칩의 범프 사이즈 내지 형상에 따라 조정한다.
덧붙여서, 본 실시예에서는 채용하고 있지 않지만, PET 필름(13)에 수지층(11)의 안테나 패턴을 끼우도록 스프로켓 구멍을 형성하거나, 미리 형성해두고 그 사이에 수지층(11)의 패턴을 형성하도록 해두면, 릴 투 릴(reel to reel)에 의한 생산도 가능하게 된다. 덧붙여서, 이 공정에서 스프로켓 구멍을 형성하는 경우, PET 필름(13)에 안테나 패턴과는 독립된 2 열의 수지층(11)을 수지층(11)의 패턴을 끼우도록 형성해두고, 펀쳐에 의해 수지층(11)측으로부터 금속박 적층체(10)를 펀칭함으로써 형성하는 것이 바람직하다. 이것은, 수지층(11)이 펀쳐의 칼의 윤활재로서 기능하기 때문이다.
(C) 안테나 패턴 제조 공정
다음으로, 수지층(11)의 안테나 패턴의 레지스트로부터 노출되는 부분의 알루미늄박의 영역을 에칭 처리에 의해 제거한다. 이 에칭에 의해 안테나가 형성된다. 이 에칭은 에칭 레지스트 패턴(7)으로부터 노출되는 알루미늄박의 영역을, 예를 들면, 에칭액인 NaOH(120g/ℓ)에 온도 50℃에서의 조건에서 노출함으로써 행한다.
(D) 초음파 실장 공정
금속박(12)의 안테나 패턴이 기재로 되는 PET 필름(13) 상에 형성된 금속박 적층체(10)와 수지층(11)이 적층된 것에 대하여, 반도체 칩(2)을 탑재 예정 위치에 위치 정렬을 행한다.
본 실시예에서는, 금속박(12)과 수지층(11)에 형성한 L자의 간극부(14)의 각이 반도체 칩(2)의 중심에 오도록 배치한다. 즉, 4개의 금 범프(3)로 간극부(14)를 끼우는 구조를 하고 있다. 이 배치는, 경사 방향으로 신호용 범프를 배치한 경우에, 간극부에 2 변이 둘러싸여진 금 범프(3)의 접합 영역에 한쪽의 신호용 범프를 배치함으로써, 다른 쪽의 신호용 범프가 다소 어긋나도 전기적인 접속을 확보할 수 있기 때문에, 위치 결정의 자유도를 향상시킬 수 있는 것이다.
다음으로, 금 범프(3)를 수지층(11)에 압력을 가하여 압박하고, 반도체 칩(2)의 상면에 500㎛각의 호른(4)을 대어, 금 범프의 비탑재면에 초음파(5)를 부여한다.
이 초음파의 진동에 의해, 금 범프(4)는 수지층(11)을 압박하여, 알루미늄박(12)과 접촉하여, 접합한다. 이 때의 온도 설정은, PET 필름(13)의 글래스 전이점보다도 낮은 온도인 실온에서 행한다. 또한, 초음파는 부하 압력 0.2㎏/㎟ 하에서, 진동수 63.5㎑, 출력 2W에서 수초 정도로 한다.
덧붙여서, 본 실시예에서는 실온에서 초음파를 인가하였지만, 글래스 전이점 이하이면, 가열하여도 무방하다.
(E) 인렛 개편화 공정
다음으로, 수지층(11)이나 금속박(12)의 패턴, 즉 안테나 패턴과 거의 동일한 사이즈로, 하단이 예리한 칼로 되어 있는 금속틀(20)을 수지층(11)의 상방으로부터 하강시킴으로써, 반도체 칩(2)을 탑재한 RFID 태그(인렛)를 개편화한다.
또한, 상기의 실시예에서는, 적층재(1)를 구성하는 수지 기재로서 PET 필름(13)을 사용하였지만, PET 필름(13) 대신에 PEN 필름(폴리에틸렌 나프탈레이트를 연신한 필름)이나 이들 혼합 필름(PET과 PEN의 혼합 재료를 연신한 필름)을 사용할 수도 있다. 그 경우, 일반적인 폴리에틸렌 나프탈레이트의 글래스 전이점은, 100℃∼120℃ 정도이기 때문에, 이 온도보다도 낮은 온도로 한다.
이상과 같이, 이 실시예에서는, PET 필름, PEN 필름 또는 종이 등의 부재를 포함하는 기재(복수층으로 구성되어 있는 경우에 어느 하나의 층에 있는 경우도 포함함) 상에, 알루미늄계(알루미늄 또는 알루미늄 합금) 금속박의 안테나가 형성되어 있는 경우, 기재의 글래스 전이점 등의 변형 온도 이하의 온도와 원하는 가압 조건 하에서, 해당 알루미늄계 금속박에 반도체 칩을 탑재하도록 하여, 종래의 가열 가압 조건 하에서의 초음파 접합 기술을 채용하지 않았기 때문에, 안테나의 왜곡이 억제되어 있다.
[제2 실시예]
도 5 및 도 6에 다른 실시예를 도시한다.
제1 실시예의 공정 (C)에서는, 안테나 패턴의 수지층(11)을 남긴 채로 하였지만, 이 실시예에서는 도 5 및 도 6에 도시한 바와 같이, 수지층(11)을 제거한다. 제거의 방법은 통상의 포토 에칭 공정에서 이용하는 방법에 의한다. 이 방법에 의해, 도 1의 수지층(11)만이 존재하지 않은 구조를 제조할 수 있다.
따라서, 제1 실시예의 제조 공정 (C)∼(E)가 (C')∼(E')와 같이 변한다.
(C') 안테나 패턴 제조 공정
수지층(11)의 안테나 패턴의 레지스트로부터 노출되는 부분의 알루미늄박의 영역을 에칭 처리에 의해 제거한다. 이 에칭에 의해 안테나가 형성된다. 이 에칭은 에칭 레지스트 패턴(7)으로부터 노출되는 알루미늄박의 영역을, 예를 들면 에칭액인 NaOH(120g/ℓ)에 온도 50℃에서의 조건에서 노출함으로써 행한다.
이 후, 레지스트로서 기능하게 한 수지층(11)의 패턴을 레지스트 제거제에 의해 제거한다.
(D') 초음파 실장 공정
금속박(12)의 안테나 패턴이 기재로 되는 PET 필름(13) 상에 형성된 금속박 적층체(10)에 대하여, 반도체 칩(2)을 탑재 예정 위치에 위치 정렬을 행한다.
본 실시예에서는. 금속박(12)에 형성한 L자의 간극부(14)의 각이 반도체 칩(2)의 중심에 오도록 배치한다. 즉, 4개의 금 범프(3)로 간극부(14)를 끼우는 구조를 하고 있다. 이 배치는 경사 방향으로 신호용 범프를 배치한 경우에, 간극부에 2 변이 둘러싸인 금 범프(3)의 접합 영역에 한쪽의 신호용 범프를 배치함으로써, 다른쪽의 신호용 범프가 다소 어긋나더라도 전기적인 접속을 확보할 수 있기 때문에, 위치 결정의 자유도를 향상시킬 수 있는 것이다.
다음으로, 금 범프(3)를 금속박(12)에 압력을 가하여 압박하고, 반도체 칩(2)의 상면에 500㎛각의 호른(4)을 대어, 금 범프의 비탑재면에 초음파(5)를 부여한다.
이 초음파의 진동에 의해, 금 범프(4)는 수지층(11)을 압박하여, 알루미늄박(12)과 접촉하여, 접합한다. 이 때의 온도 설정은, PET 필름(13)의 글래스 전이점보다도 낮은 온도인 실온에서 행한다. 또한, 초음파는 부하 압력 0.2㎏/㎟ 하에서, 진동수 63.5㎑, 출력 2W에서 수초 정도로 한다.
덧붙여서, 본 실시예에서는 실온에서 초음파를 인가하였지만, 글래스 전이점 이하이면, 가열하여도 무방하다.
(E') 인렛 개편화 공정
다음으로, 금속박(12)의 패턴, 즉 안테나 패턴과 거의 동일한 사이즈로, 하단이 예리한 칼로 되어 있는 금속틀(20)을 금속박(12)의 상방으로부터 하강시킴으로써, 반도체 칩(2)을 탑재한 RFID 태그(인렛)를 개편화한다.
도 6에, 반도체 칩 탑재부에서의 RFID 태그의 확대도를 도시한다.
도 2의 공정 (C)에서 수지층이 제거되어 있기 때문에, 반도체 칩(2)과 금속박(12) 사이에는 간극이 있다. 접합 신뢰성을 높일 필요가 있는 경우, 이 간극에 수지를 충전하여도 된다.
[제3 실시예]
제1 및 제2 실시예에서는, PET(폴리에틸렌 테레프탈레이트) 필름이나 PEN(폴리에틸렌 나프탈레이트) 필름을 채용하고 있지만, 이들 대신, 종이를 이용한다.
제1 및 제2 실시예의 PET 필름(13)을 종이로 변경하는 것 이외에는 전적으로 동일하다.
단, 종이에는 글래스 전이점은 존재하지 않기 때문에, 변형이나 연소가 발생하지 않는 온도로 한다. 따라서, 특별한 가열 장치가 불필요한 점을 고려하면, 실온인 것이 바람직하다.
[제4 실시예]
도 1에, RFID 태그의 사시도를 도시한다.
이 RFID 태그(1)는, 반도체 칩(2)과, 금속박 적층체(10)와, 보호층겸 에칭 레지스트로 되는 수지층(11)을 갖는다.
반도체 칩(2)은, 400㎛각의 크기로, 기능면에 300㎛ 피치를 가지며 직경 60㎛ 정도의 4개의 원형의 금 범프를 구비하고 있다.
금속박 적층체(3)는, 2.45㎓ 등의 마이크로파대 또는 800㎒ 내지 950㎒ 등의 UHF대 혹은 그 양방의 주파수의 전파를 송수신할 수 있는 형상으로 가공된 금속박(알루미늄박)(12)이, 이 금속박의 기재로 되는 PET 필름(13)(폴리에틸렌 테레프탈레이트를 연신하여 형성한 필름) 상에 접착되어 있다. 또한, 금속박(12)의 형상은 직사각형으로 L자형의 간극부가 설치된 구조이다.
도 4에, 이 접합 상황을 나타내는데, 금 범프(3)는 금속박(12)과 전기적으로 접합되며, 수지층(11)은 반도체 칩의 금 범프의 주위를 둘러싸는 구조로 되어 있다.
도 2 및 도 3에 이 RFID 태그의 제조 흐름을 나타낸다.
도 1의 RFID 태그는, (A) 금속박 적층체의 제조 공정, (B) 수지층 형성 공정, (C) 안테나 패턴 제조 공정, (D) 초음파 실장 공정, (E) 인렛 개편화 공정의 순으로 행함으로써 제조한다.
(A) 금속박 적층체의 제조 공정
먼저, 20㎛ 두께의 알루미늄박(12)과, 25㎛ 두께의 PET 필름(13)을 기재로서 준비한다.
PET 필름(13)의 한 면(도면에서는 상면)에, 접착제를 개재하여 20㎛ 두께의 알루미늄박(12)을 배치하고, 150℃, 선압력 1㎏/㎝의 조건에서 열 라미네이트를 행함으로써, PET 필름에 금속박이 접착된 적층체인 금속박 적층체(10)를 형성한다.
(B) 수지층 형성 공정 공정
(A)에서 제조한 금속박 적층재(10)의 알루미늄박(12)의 표면에 소요 안테나 패턴 형상으로 가공한 0.5∼3㎛ 정도의 수지층(11)을 그라비아 인쇄에 의해 형성한다. 이 수지층(11)은 다음 공정에서 알루미늄박(12)을 에칭에 의해 형성할 때에, 레지스트로서 기능하는 재료를 이용한다.
이 수지층(11)은, 그라비아 인쇄에 의해 형성할 뿐만 아니라, 금속박 적층체(10)의 알루미늄박(12)의 표면에 패턴 가공하지 않고 광 경화성 수지를 도포하고, 마스크를 이용하여 광 경화 수지를 특정한 패턴으로 경화시키며, 특정한 패턴 이외를 제거하는 소위 일반적인 포토 에칭 기술에 의해 형성하여도 된다. 이 도포 두께는 탑재되는 칩의 범프 사이즈 내지 형상에 따라 조정한다.
덧붙여서, 본 실시예에서는 채용하지 않지만, PET 필름(13)에 수지층(11)의 안테나 패턴을 끼우도록 스프로켓 구멍을 형성하거나, 미리 형성해두고 그 사이에 수지층(11)의 패턴을 형성하도록 해두면, 릴 투 릴에 의한 생산도 가능해진다. 덧붙여서, 이 공정에서 스프로켓 구멍을 형성하는 경우, PET 필름(13)에 안테나 패턴과는 독립된 2열의 수지층(11)을 수지층(11)의 안테나 패턴을 끼우도록 형성해두고, 펀쳐에 의해 수지층(11)측으로부터 금속박 적층체(10)를 펀칭함으로써 형성하는 것이 바람직하다. 이것은, 수지층(11)이 펀쳐의 칼의 윤활재로서 기능하기 때문이다.
(C) 안테나 패턴 제조 공정
다음으로, 수지층(11)의 안테나 패턴의 레지스트로부터 노출되는 부분의 알루미늄박의 영역을 에칭 처리에 의해 제거한다. 이 에칭에 의해 안테나가 형성된다. 이 에칭은 에칭 레지스트 패턴(7)으로부터 노출되는 알루미늄박의 영역을, 예를 들면 에칭액인 염산 또는 염화제2철 수용액에 온도 50℃에서의 조건에서 노출함으로서 행한다.
(D) 초음파 실장 공정
금속박(12)의 안테나 패턴이 기재로 되는 PET 필름(13) 상에 형성된 금속박 적층체(10)와 수지층(11)이 적층된 것에 대하여, 반도체 칩(2)을 탑재 예정 위치에 위치 정렬을 행한다.
본 실시예에서는, 금속박(12)과 수지층(11)에 형성한 L자의 간극부(14)의 각이 반도체 칩(2)의 중심에 오도록 배치한다. 즉, 4개의 금 범프(3)로 간극부(14)를 끼우는 구조를 하고 있다. 이 배치는 경사 방향으로 신호용 범프를 배치한 경우에, 간극부에 2 변이 둘러싸인 금 범프(3)의 접합 영역에 한쪽의 신호용 범프를 배치함으로써, 다른쪽의 신호용 범프가 다소 어긋나더라도 전기적인 접속을 확보할 수 있기 때문에, 위치 결정의 자유도를 향상할 수 있는 것이다.
다음으로, 금 범프(3)를 수지층(11)에 압력을 가하여 압박하고, 반도체 칩(2)의 비기능면에 500㎛각의 호른(4)을 대어, 금 범프의 비탑재면에 초음파(5)를 전달한다.
이 초음파의 진동에 의해, 금 범프(3)는 수지층(11)을 압박하여, 금속박(12)과 접촉하여, 접합한다. 이 때의 온도 설정은, PET 필름(13)의 글래스 전이점보다도 낮은 온도인 실온에서 행한다. 또한, 초음파는 가압력 0.2㎏중으로 하중을 걸면서, 진동수 63.5㎑, 출력 1.2W에서 0.5초 정도로 가한다.
덧붙여서, 본 실시예에서는 실온에서 초음파를 인가하였지만, 글래스 전이점 이하이면, 가열하여도 상관없다.
또한, 원하는 견뢰함을 달성하기 위해, 반도체 칩(2) 주위에 열 경화성 수지를 주입 또는 도포하고, 가열 경화하여도 된다.
(E) 인렛 개편화 공정
다음으로, 수지층(11)이나 금속박(12)의 패턴, 즉 안테나 패턴과 거의 동일한 사이즈로, 하단이 예리한 칼로 되어 있는 금속틀(20)을 수지층(11)의 상방으로부터 하강시킴으로써, 반도체 칩(2)을 탑재한 RFID 태그(적어도 RFID 칩과 안테나로 이루어지는 구조체)를 개편화한다.
또한, 상기의 실시예에서는, 적층재(1)를 구성하는 수지 기재로서 PET 필름(13)을 사용하였지만, PET 필름(13) 대신에 PEN 필름(폴리에틸렌 나프탈레이트를 연신한 필름)을 사용할 수도 있다. 그 경우, 일반적인 폴리에틸렌 나프탈레이트의 글래스 전이점은 100℃∼120℃ 정도이기 때문에, 이 온도보다도 낮은 온도로 한다.
이상과 같이, 이 실시예에서는 PET 필름, PEN 필름 또는 종이 등의 부재를 포함하는 기재(복수층으로 구성되어 있는 경우에 어느 하나의 층에 있는 경우도 포함함) 상에, 알루미늄계(알루미늄 또는 알루미늄 합금) 금속박의 안테나가 형성되어 있는 경우, 기재의 글래스 전이점 등의 변형 용이 온도 이하의 온도와 원하는 가압 조건 하에서, 해당 알루미늄계 금속박에 반도체 칩을 탑재하도록 하여, 종래의 가열 가압 조건 하에서의 초음파 접합 기술을 채용하지 않았기 때문에, 안테나의 왜곡을 억제할 수 있어서, 안정된 접합이 얻어지고 있다.
[제5 실시예]
도 5 및 도 6에 다른 실시예를 나타낸다.
제4 실시예의 공정 (C)에서는, 안테나 패턴의 수지층(11)을 남긴채로 하였지만, 이 실시예에서는 도 5 및 도 6에 도시한 바와 같이, 수지층(11)을 제거한다. 제거의 방법은, 레지스트 제거제 용액에 침지함으로써 수지층(11)이 안테나 패턴으로부터 탈락되는 것을 이용한다. 이 방법에 의해, 도 1의 수지층(11)만이 존재하지 않는 구조를 제조할 수 있다.
따라서, 제4 실시예의 제조 공정 (C)∼(E)이 (C')∼(E')와 같이 변한다.
(C') 안테나 패턴 제조 공정
수지층(11)의 안테나 패턴의 레지스트로부터 노출되는 부분의 알루미늄박의 영역을 에칭 처리에 의해 제거한다. 이 에칭에 의해 안테나가 형성된다. 이 에칭은 에칭 레지스트 패턴(7)으로부터 노출되는 알루미늄박의 영역을, 예를 들면 에칭액인 염산 또는 염화제2철 수용액에 온도 50℃에서의 조건에서 노출함으로써 행한다.
이 후, 레지스트로서 기능하게 한 수지층(11)의 패턴을 레지스트 제거제에 의해 제거한다.
(D') 초음파 실장 공정
금속박(12)의 안테나 패턴이 기재로 되는 PET 필름(13) 상에 형성된 금속박 적층체(10)에 대하여, 반도체 칩(2)을 탑재 예정 위치에 위치 정렬을 행한다.
본 실시예에서는, 금속박(12)에 형성한 L자의 간극부(14)의 각이 반도체 칩(2)의 중심에 오도록 배치한다. 즉, 4개의 금 범프(3)로 간극부(14)를 끼우는 구조를 하고 있다. 이 배치는, 경사 방향으로 신호용 범프를 배치한 경우에, 간극부에 2 변이 둘러싸여진 금 범프(3)의 접합 영역에 한쪽의 신호용 범프를 배치함으로써, 다른쪽의 신호용 범프가 다소 어긋나더라도 전기적인 접속을 확보할 수 있기 때문에, 위치 결정의 자유도를 향상시킬 수 있는 것이다.
다음으로, 금 범프(3)를 금속박(12)에 압력을 가하여 압박하고, 반도체 칩(2)의 상면에 500㎛각의 호른(4)을 대어, 금 범프의 비탑재면에 초음파(5)를 부여한다.
이 초음파의 진동에 의해, 금 범프(4)는 수지층(11)을 압박하여, 금속박(12)과 접촉하여, 접합한다. 이 때의 온도 설정은, PET 필름(13)의 글래스 전이점보다도 낮은 온도인 실온에서 행한다. 또한, 초음파는, 가압력 0.2㎏중으로 하중을 가하면서, 진동수 63.5㎑, 출력 1W에서 0.5초 정도로 가한다.
덧붙여서, 본 실시예에서는 실온에서 초음파를 인가하였지만, 글래스 전이점 이하이면, 가열하여도 무방하다.
(E') 인렛 개편화 공정
다음으로, 금속박(12)의 패턴, 즉 안테나 패턴과 거의 동일한 사이즈로, 하단이 예리한 칼로 되어 있는 금속틀(20)을 금속박(12)의 상방으로부터 하강시킴으로써, 반도체 칩(2)을 탑재한 RFID 태그(적어도 RFID 칩과 안테나로 이루어지는 구조체)를 개편화한다.
도 6에, 반도체 칩 탑재부에서의 RFID 태그의 확대도를 도시한다.
도 2의 공정 (C)에서 수지층이 제거되어 있기 때문에, 반도체 칩(2)과 금속박(12) 사이에는 간극이 있다. 견뢰성을 높일 필요가 있는 경우, 이 간극 및 반도체 칩(2) 주변에 수지를 주입 또는 도포하고, 가열 경화하여도 된다.
[제6 실시예]
제4 실시예 및 제5 실시예에서는, PET(폴리에틸렌 테레프탈레이트) 필름이나 PEN(폴리에틸렌 타프탈레이트) 필름을 채용하고 있지만, 이들 대신에, 종이를 이용한다.
제4 실시예 및 제5 실시예의 PET 필름(13)을 종이로 변경함으로써, 금속박(12)의 성형에 금형에 의한 펀칭 가공을 사용하는 것이 바람직하다.
단, 종이에는 글래스 전이점은 존재하지 않기 때문에, 변형이나 연소가 발생하지 않는 온도로 한다. 따라서, 특별한 가열 장치가 불필요한 점을 고려하면, 실온인 것이 바람직하다.
본 발명에 따르면, 안테나의 왜곡을 저감한 RFID 태그를 제공할 수 있다.
도 1은 RFID 태그의 구조를 도시하는 도면.
도 2는 제조 순서를 나타내는 도면.
도 3은 제조 순서를 나타내는 도면.
도 4는 반도체 칩 탑재부에서의 RFID 태그의 확대도.
도 5는 제조 순서를 나타내는 도면.
도 6은 반도체 칩 탑재부에서의 RFID 태그의 확대도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : RFID 태그
2 : 반도체 칩
3 : 금 범프
4 : 호른
5 : 초음파
10 : 금속박 적층재
11 : 수지층
12 : 금속박
13 : PET 필름

Claims (5)

  1. 메모리를 구비하는 반도체 칩이 안테나에 접합되어 있으며, 상기 메모리에 기록된 정보가 상기 안테나를 통해 송신되는 RFID 태그의 제조 방법에 있어서,
    알루미늄 또는 알루미늄 합금으로 구성된 금속박이, 폴리에틸렌 나프탈레이트 또는 폴리에틸렌 테레프탈레이트를 포함하는 기재 상에 접착되어 있는 안테나에 대하여, 금 범프를 구비한 반도체 칩을 위치 정렬하고, 상기 반도체 칩을 안테나에 눌러서 닿게 함과 함께, 상기 폴리에틸렌 나프탈레이트 또는 상기 폴리에틸렌 테레프탈레이트의 글래스 전이점 이하의 환경 하에서 초음파를 인가함으로써 상기 금 범프와 상기 금속박을 접합하는 RFID 태그의 제조 방법.
  2. 메모리를 구비한 반도체 칩이 안테나에 접합되어 있으며, 상기 메모리에 기록된 정보가 상기 안테나를 통해 송신되는 RFID 태그의 제조 방법에 있어서,
    알루미늄박 또는 알루미늄 합금박으로 구성된 금속박이, 폴리에틸렌 나프탈레이트 또는 폴리에틸렌 테레프탈레이트를 포함하는 기재 상에 접착되며, 또한 상기 금속박의 상면에 수지층이 형성되어 있는 안테나에 대하여, 금 범프를 구비한 반도체 칩을 수지층 상에서 위치 정렬하고, 상기 반도체 칩을 수지층에 눌러서 닿게 함과 함께, 상기 폴리에틸렌 나프탈레이트 또는 상기 폴리에틸렌 테레프탈레이트의 글래스 전이점 이하의 환경 하에서 초음파를 인가함으로써 상기 금 범프와 상기 금속박을 접합하는 RFID 태그의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 초음파의 인가를, 실온의 환경 하에서 행하는 것을 특징으로 하는 RFID 태그의 제조 방법.
  4. 메모리를 구비한 반도체 칩이 안테나에 접합되어 있으며, 상기 메모리에 기록된 정보가 상기 안테나를 통해 송신되는 RFID 태그의 제조 방법에 있어서,
    알루미늄 또는 알루미늄 합금으로 구성된 금속박이, 종이를 포함하는 기재 상에 접착되어 있는 안테나에 대하여 금 범프를 구비한 반도체 칩을 위치 정렬하고, 상기 반도체 칩을 금속박에 눌러서 닿게 함과 함께, 실온으로 초음파를 인가함으로써 상기 금 범프와 상기 금속박을 접합하는 RFID 태그의 제조 방법.
  5. 메모리를 구비하는 반도체 칩이 안테나에 접합되어 있으며, 상기 메모리에 기록된 정보가 상기 안테나를 통해 송신되는 RFID 태그의 제조 방법에 있어서,
    알루미늄박 또는 알루미늄 합금박으로 구성된 금속박이, 종이를 포함하는 기재 상에 접착되며, 또한 상기 금속박의 상면에 수지층(11)이 형성되어 있는 안테나에 대하여, 금 범프를 구비한 반도체 칩을 위치 정렬하고, 상기 반도체 칩을 안테나에 눌러서 닿게 함과 함께, 실온으로 초음파를 인가함으로써 상기 금 범프와 상기 금속박을 접합하는 RFID 태그의 제조 방법.
KR1020040091938A 2003-11-12 2004-11-11 Ｒｆｉｄ 태그의 제조 방법 KR100712576B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003381954 2003-11-12
JPJP-P-2003-00381954 2003-11-12
JPJP-P-2004-00234016 2004-08-11
JP2004234016A JP4438558B2 (ja) 2003-11-12 2004-08-11 Ｒｆｉｄタグの製造方法

Publications (2)

Publication Number Publication Date
KR20050045911A true KR20050045911A (ko) 2005-05-17
KR100712576B1 KR100712576B1 (ko) 2007-05-02

Family

ID=34467813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091938A KR100712576B1 (ko) 2003-11-12 2004-11-11 Ｒｆｉｄ 태그의 제조 방법

Country Status (7)

Country Link
US (1) US7122087B2 (ko)
EP (1) EP1538559B1 (ko)
JP (1) JP4438558B2 (ko)
KR (1) KR100712576B1 (ko)
CN (1) CN100358119C (ko)
DE (1) DE602004024022D1 (ko)
TW (1) TWI239555B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094839A (ja) * 2002-09-04 2004-03-25 Hitachi Ltd Ｒｆｉｄタグ
JP4567988B2 (ja) * 2004-02-05 2010-10-27 株式会社日立製作所 紙状ｒｆｉｄタグおよびその製造方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
JP4751887B2 (ja) 2005-07-29 2011-08-17 富士通株式会社 Ｒｆタグを製造する方法
EP1912284B1 (en) * 2005-07-29 2012-04-11 Fujitsu Ltd. Rf tag and rf tag manufacturing method
JP2007058479A (ja) * 2005-08-24 2007-03-08 Omron Corp Ｉｃモジュール検査方法とその装置、ｉｃモジュール通信方法とその装置、およびｉｃモジュール
NL1030664C2 (nl) * 2005-12-13 2007-06-14 Meco Equip Eng Werkwijze voor het verbinden van sporen aan tegenover elkaar gelegen zijden van een drager.
US7756747B2 (en) * 2006-03-10 2010-07-13 Microsoft Corporation RFID business process-decoupling of design and deployment time activities
US20070256773A1 (en) * 2006-05-03 2007-11-08 Fu-Nan Huang Cool transfer wireless RF identification label
US8136737B2 (en) * 2006-10-09 2012-03-20 Nxp B.V. System comprised of a chip and a substrate and method of assembling such a system
DE102008016830A1 (de) * 2008-03-28 2009-10-15 Smartrac Ip B.V. Verfahren und Vorrichtung zur Applikation eines Chipmoduls
US8393547B2 (en) * 2009-08-05 2013-03-12 Perfect Plastic Printing Corporation RF proximity financial transaction card having metallic foil layer(s)
JP2010251789A (ja) * 2010-06-22 2010-11-04 Sony Chemical & Information Device Corp 接合体及びその製造方法
DE102013016856A1 (de) 2013-10-10 2015-04-16 Klöckner Pentaplast Gmbh Polymerfolie mit RFID-Tags
CN104091196B (zh) * 2014-08-06 2018-05-22 朱云晖 一种耐水洗、耐高温的rfid标签及其复合成型工艺
KR20170092652A (ko) 2014-12-08 2017-08-11 쓰리엠 이노베이티브 프로퍼티즈 캄파니 아크릴 폴리비닐 아세탈 필름 및 조성물
CN106691519A (zh) 2015-11-13 2017-05-24 刘智佳 一种手术器械及该手术器械用rfid标签的安装方法
CN108430769B (zh) 2015-12-22 2021-07-16 3M创新有限公司 包括第二层的丙烯酸类聚乙烯醇缩醛膜
CN106295773A (zh) * 2016-08-08 2017-01-04 深圳劲嘉集团股份有限公司 带有射频识别天线的卡纸及生产工艺
TWI685119B (zh) * 2018-10-02 2020-02-11 臺灣塑膠工業股份有限公司 染料敏化電池之貼膜方法
CN109685181A (zh) * 2018-12-05 2019-04-26 永道无线射频标签(扬州)有限公司 一种耐高温的rfid标签
US10909438B1 (en) * 2019-07-12 2021-02-02 The Florida International University Board Of Trustees Passive RFID temperature sensors with liquid crystal elastomers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740906B2 (ja) * 1987-09-22 1995-05-10 日本たばこ産業株式会社 たばこ原料の膨化方法
US5354392A (en) * 1992-01-24 1994-10-11 Matsushita Electric Industrial Co., Ltd. Method for connecting a wiring arranged on a sheet with another wiring arranged on another sheet by ultrasonic waves
JP3928682B2 (ja) * 1999-06-22 2007-06-13 オムロン株式会社 配線基板同士の接合体、配線基板同士の接合方法、データキャリアの製造方法、及び電子部品モジュールの実装装置
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
FI111881B (fi) * 2000-06-06 2003-09-30 Rafsec Oy Älykorttiraina ja menetelmä sen valmistamiseksi
US6693541B2 (en) * 2001-07-19 2004-02-17 3M Innovative Properties Co RFID tag with bridge circuit assembly and methods of use
JP3584404B2 (ja) * 2003-01-17 2004-11-04 オムロン株式会社 半導体チップの実装方法

Also Published As

Publication number Publication date
EP1538559B1 (en) 2009-11-11
DE602004024022D1 (de) 2009-12-24
TWI239555B (en) 2005-09-11
EP1538559A1 (en) 2005-06-08
KR100712576B1 (ko) 2007-05-02
JP4438558B2 (ja) 2010-03-24
CN100358119C (zh) 2007-12-26
US20050130425A1 (en) 2005-06-16
CN1617317A (zh) 2005-05-18
TW200516640A (en) 2005-05-16
US7122087B2 (en) 2006-10-17
JP2005166012A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100712576B1 (ko) Ｒｆｉｄ 태그의 제조 방법
KR100739374B1 (ko) Rfid 태그
KR100419466B1 (ko) 전자파 판독 가능한 데이터 캐리어, 배선기판 및 그들의제조방법
KR100576277B1 (ko) 정보 기록 태그
JP5169832B2 (ja) 非接触ｉｃタグラベルとその製造方法
AU2007238242B2 (en) Transfer tape strap process
KR100473228B1 (ko) 정보기록태그
US7960752B2 (en) RFID tag
JP5037224B2 (ja) Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
JP2007042087A (ja) Ｒｆｉｄタグ及びその製造方法
JP4754344B2 (ja) Ｒｆｉｄタグ
CA2528797A1 (en) Rfid transponder structure optimized for in-line label construction
KR20080068524A (ko) 전자 장치의 제조 방법 및 제조 장치
JP4693295B2 (ja) 回路の形成方法
KR100923943B1 (ko) 전자 장치 및 전자 장치의 제조 방법
JP3894541B2 (ja) Ｉｃチップ実装インターポーザの製法およびそれを用いたｉｃチップ実装メデイアの製法
JP3881195B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済部品、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee