KR20050039626A - 화소 배열 장치, 고체 촬상 장치 및 카메라 - Google Patents

화소 배열 장치, 고체 촬상 장치 및 카메라 Download PDF

Info

Publication number
KR20050039626A
KR20050039626A KR1020040084655A KR20040084655A KR20050039626A KR 20050039626 A KR20050039626 A KR 20050039626A KR 1020040084655 A KR1020040084655 A KR 1020040084655A KR 20040084655 A KR20040084655 A KR 20040084655A KR 20050039626 A KR20050039626 A KR 20050039626A
Authority
KR
South Korea
Prior art keywords
pixel data
unit
data
solid
transfer
Prior art date
Application number
KR1020040084655A
Other languages
English (en)
Inventor
시마즈요시히사
나가요시료이치
후지이도시야
나카시마도시유키
하타노도시노부
가지와라준
아라카와겐지
고기시도시야
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20050039626A publication Critical patent/KR20050039626A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 고체 촬상 소자 및 신호 처리 회로를 포함하는 고체 촬상 장치를 제공한다. 고체 촬상 소자는 광전 변환 소자의 열에 대응하는 전송 열로 구성되고 광전 변환 소자로부터 판독된 신호 전하를 수직 방향으로 전송하는 수직 전송부와, 수직 전송부로부터 신호 전하를 수신하여 수신한 신호 전하를 수평 방향으로 전송하는 수평 전송부를 포함한다. 신호 처리 회로는 수평 전송부로부터의 신호 전하를 화소 데이터로 변환하여, 화소 데이터를 2차원 배열로 재배열한다. 재배열 시에, 신호 처리 회로는 하나의 화소 데이터의 전송마다, 3개의 라인 메모리 중에서 하나의 라인 메모리를 주기적으로 선택하고, 선택된 라인 메모리에 하나의 화상 데이터를 기입하며, 선택된 라인 메모리로부터 화소 데이터의 행을 판독한다.

Description

화소 배열 장치, 고체 촬상 장치 및 카메라{PIXEL ARRANGING APPARATUS, SOLID-STATE IMAGE SENSING APPARATUS, AND CAMERA}
본 발명은 수광한 광을 전기 신호로 변환하는 고체 촬상 소자 및 신호 처리 회로로 구성되는 고체 촬상 장치에 관한 것이다.
최근에 가장 의욕적으로 개발된 장치 중 하나가 수광한 광을 전기 신호로 변환하는 고체 촬상 소자 및 전기 신호를 영상 신호로 변환하는 신호 처리 회로를 포함하는 고체 촬상 장치일 것이다.
고체 촬상 장치는 디지털 스틸 카메라 및 디지털 비디오 카메라와 같은 디지털 카메라에 많이 사용된다. 디지털 카메라의 화질 향상에 대한 강한 욕구가 항상 있어 왔고, 고체 촬상 소자의 화소 해상도의 향상도 급격히 진행되어 왔다.
디지털 카메라는 영상 신호가 출력되는 제한된 속도로 인해, 정지 화상을 촬영하는 것보다 동영상을 촬영하는데 화소를 덜 사용한다. 이것을 달성하기 위해 제안된 일부 방법에서, 고체 촬상 소자는 초기에 신호 전하를 판독한 화소의 수에 비해 감소된 수의 화소를 출력한다.
예를 들어, 특허 문헌 1(일본 공개 특허 출원 제H11-2334688호)은 수평 방향으로 순차적으로 정렬된 매 3개의 화소를 하나의 블록으로 간주하고, 중간의 화소를 제외한 2개의 화소(즉, 블록 양단의 2개의 화소)의 신호 전하가 혼합되며, 블록의 중간 화소의 신호 전하는 인접한 블록의 중간 화소의 신호 전하와 혼합되는 고체 촬상 소자를 구동하는 방법을 개시하고 있다. 이와 같이, 이 구동 방법에 의해 고체 촬상 소자는 수평 방향으로 감소된 소정수의 화소의 영상 신호를 출력하게 된다.
그러나, 영상 신호의 성분의 1/3이 상술한 바와 같이 감소되면, 종래의 구동 방법에서 0이 아닌 샘플링 주파수의 1/3이 신호의 DC(직류 전류) 성분에 가산된다. 이것은 모아레(moire) 또는 의사 신호를 생성하여 출력 영상 신호로 표시되는 화질을 저하시킨다.
[특허 문헌 1]: 일본 공개 특허 출원 제H11-2334688호
따라서, 본 발명의 목적은 적어도 수평 방향으로 처리될 화소의 수를 감소시킬 수 있고, 모아레 또는 의사 신호를 생성함 없이 고속으로 고화질 영상 신호를 출력할 수 있는 고체 촬상 소자를 포함하는 고체 촬상 장치를 제공하는 것이다.
상기 목적은 고체 촬상 소자로부터 수신되는 복수개의 화소 데이터를 재배열하는 화소 배열 장치로서, 상기 고체 촬상 소자로부터 상기 복수개의 화소 데이터의 시퀀스를 획득하는 획득부와, 상기 복수개의 화소 데이터의 시퀀스로부터 미리 정해진 갯수의 화소 데이터마다 하나의 화소 데이터를 추출하는 추출부와, 상기 추출된 화소 데이터를 상기 화소 데이터가 추출되는 순서로 순차적으로 배열하는 배열부를 포함하는 화소 배열 장치에 의해 충족된다.
상술한 구성으로, 고체 촬상 소자로부터 수신되는 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 고체 촬상 소자에 의해 촬영된 영상의 2차원으로 배열된 화소 데이터에 의해, 화소 데이터의 행을 연속적으로 출력하지 않고, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 추출부는 상기 복수개의 화소 데이터로부터 미리 정해진 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 1 화소 데이터로 추출할 수 있고, 상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 4개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 2 화소 데이터로 추출할 수 있으며, 상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 8개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 3 화소 데이터로 추출할 수 있고, 상기 배열부는 상기 제 1 화소 데이터가 추출되는 순서로 상기 추출된 제 1 화소 데이터를 순차적으로 배열하고, 상기 제 2 화소 데이터가 추출되는 순서로 상기 추출된 제 2 화소 데이터를 순차적으로 배열하며, 상기 제 3 화소 데이터가 추출되는 순서로 상기 추출된 제 3 화소 데이터를 순차적으로 배열한다.
상술한 구성으로, 고체 촬상 소자로부터 수신되는 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 고체 촬상 소자에 의해 촬영된 영상의 2차원으로 배열된 화소 데이터에 의해, 화소 데이터의 행을 연속적으로 출력하지 않고, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 추출부는 미리 정해진 갯수의 제 1 화소 데이터를 추출할 수 있고, 상기 추출부는 미리 정해진 갯수의 제 2 화소 데이터를 추출하며, 상기 추출부는 미리 정해진 갯수의 제 3 화소 데이터를 추출한다.
상술한 구성으로, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 화소 데이터의 부분을 제거할 수 있게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 추출부는, 저장 서브유닛과, 상기 복수개의 화소 데이터의 상기 시퀀스를 상기 저장 서브유닛의 연속적인 어드레스를 갖는 영역에 기입 서브유닛이 수신하는 순서로 기입하는 기입 서브유닛과, 상기 영역의 상기 연속적인 어드레스 중에서 미리 정해진 갯수의 어드레스마다 나타나는 어드레스를 출력하는 어드레스 제어 서브유닛을 포함할 수 있고, 상기 배열부는 상기 어드레스 제어 서브유닛에 의해 출력된 상기 어드레스로 나타내는 영역의 위치로부터 화소 데이터를 판독하며, 상기 판독한 화소 데이터를 순차적으로 배열한다.
상술한 화소 배열 장치에서, 상기 어드레스 제어 서브유닛은, 상기 화소 배열 장치 외부로부터 기준 클록 및 수평 동기 신호를 수신하는 제어 신호 수신 하위부와, 상기 기준 클록과 동기하여 수평 카운트값을 출력하도록 카운트하는 수평 카운터와, 상기 수평 동기 신호와 동기하여 수직 카운트값을 출력하도록 카운트하는 수직 카운터와, 상기 수평 및 수직 카운트값에 기초하여 ax+by+c로 각각 표현되는 어드레스를 산출하는 어드레스 산출 하위부를 포함할 수 있으며, 여기에서 "x"는 수평 카운트값을 나타내고, "y"는 수직 카운트값을 나타내며, "a" 및 "b"는 각각 일정한 수를 나타내고, "c"는 상기 추출부가 상기 화소 데이터를 추출하기 시작하는 위치에 대응하는 판독 개시 어드레스를 나타낸다.
상술한 구성으로, 고체 촬상 소자로부터 출력되는 화소 데이터 시퀀스를 저장부의 연속적인 어드레스를 갖는 영역에 저장한 후, 일정한 간격으로 정렬된 어드레스로 나타내는 영역의 위치로부터 화소 데이터를 판독할 수 있게 된다. 이로 인해, 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 광전 변환 소자의 2차원 배열을 갖는 고체 촬상 소자가 화소 데이터의 행을 연속적으로 출력하지 않는 경우에, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 출력하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 추출부는, 3개의 라인 메모리를 포함하는 저장 서브유닛과, 하나의 화소 데이터가 전송될 때마다 상기 3개의 라인 메모리 중에서 하나의 라인 메모리를 주기적으로 선택하는 제어 서브유닛을 포함할 수 있고, 상기 배열부는, 상기 복수개의 화소 데이터의 상기 시퀀스로부터 하나의 화소 데이터를 상기 기입부가 수신하는 순서로 추출하고, 상기 추출된 화소 데이터를 상기 제어 서브유닛에 의해 현재 선택된 라인 메모리에 기입하는 기입 서브유닛을 포함한다.
상술한 구성으로, 고체 촬상 소자로부터 출력된 화소 데이터가 하나씩 제 1 라인 메모리, 제 2 라인 메모리, 제 3 라인 메모리, 제 1 라인 메모리, …에 주기적으로 저장된다. 따라서, 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 광전 변환 소자의 2차원 배열을 갖는 고체 촬상 소자가 화소 데이터의 행을 연속적으로 출력하지 않는 경우에, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 출력하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 기입 서브 유닛은 상기 복수개의 화소 데이터의 상기 시퀀스에서 제외하기 위해 미리 정해진 위치를 제외한 위치에 위치하는 화소 데이터만을 상기 제어 서브유닛에 의해 현재 선택된 상기 라인 메모리에 기입할 수 있다.
상술한 구성으로, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 화소 데이터의 부분을 제거할 수 있게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 배열부는, 상기 3개의 라인 메모리의 각각에 대해 라인 메모리의 선두에서 미리 정해진 갯수의 화소 데이터를 판독한 후 폐기하고, 상기 폐기된 화소 데이터 이후의 나머지 화소 데이터를 판독하는 판독 서브유닛을 포함한다.
상술한 구성으로, 라인 메모리로부터 데이터를 판독한 후에, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 판독 데이터의 부분을 사용에서 제외하고, 스크린 상에 디스플레이되는 영상의 부분에 대응하는 판독 데이터의 부분만을 사용하는 것이 가능하게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 배열부는, 상기 3개의 라인 메모리의 각각에서 미리 정해진 연속적인 어드레스로 나타내는 미리 정해진 위치로부터만 화소 데이터를 판독하는 판독 서브유닛을 포함할 수 있다.
상술한 구성으로, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 화소 데이터의 부분을 제거할 수 있게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 화소 배열 장치에서, 상기 배열부는, 데이터의 판독 및 기입을 병렬로 실행하는 2 포트 메모리와, 상기 고체 촬상 소자에 제공되는 광전 변환 소자의 2차원 배열에 기초하여 상기 2 포트 메모리로/로부터 상기 추출된 화소 데이터를 기입 또는 판독하는 데이터 처리 서브유닛을 포함할 수 있다.
상술한 구성으로, 화소 데이터를 재배열하기 위해 2 포트 메모리를 이용하여, 고체 촬상 소자로부터 화소 데이터의 판독과, 영상 출력을 위한 화소 데이터의 출력을 병렬로 실행할 수 있게 된다. 이로 인해, 출력 요구에 따라 고속으로 영상 데이터를 출력할 수 있게 된다.
상기 목적은 또한 (a) 2차원으로 배열되는 광전 변환 소자를 구비하는 고체 촬상 소자와, (b) 신호 처리 회로를 포함하는 고체 촬상 장치로서, 상기 고체 촬상 소자는, 상기 광전 변환 소자로부터 판독된 신호 전하를 수직 방향으로 전송하고, 상기 광전 변환 소자가 배열된 복수의 열에 대응하는 복수의 전송 열로 구성되는 수직 전송부와, 상기 수직 전송부로부터의 상기 신호 전하를 수신하고, 상기 수신한 신호 전하를 수평 방향으로 전송하는 수평 전송부를 포함하며, 상기 수직 및 수평 전송부는 각각 제어부로부터 제어 신호를 수신하는 전송 전극을 포함하고, 상기 수직 전송부의 각 전송 열은 광전 변환 소자의 미리 정해진 갯수의 행에 각각 대응하는 하나 이상의 전송 레지스터를 포함하며, 매 2n+1개의 전송 열 중에서 하나의 최종 레지스터는 상기 최종 레지스터로부터 상기 수평 전송부로의 신호 전하의 전송이 각 전송 열의 다른 전송 레지스터 및 다른 전송 열의 다른 최종 레지스터와 독립적으로 제어되는 구조와 동일한 전송 전극 구조를 갖고, 상기 신호 처리 회로는, 상기 수평 전송부로부터 전송된 상기 신호 전하를 복수개의 화소 데이터로 변환하여, 상기 화소 데이터를 순차적으로 출력하는 변환부와, 화소 배열 장치를 포함하며, 상기 화소 배열 장치는, 상기 복수개의 화소 데이터의 시퀀스를 획득하는 획득부와, 상기 복수개의 화소 데이터의 열로부터 미리 정해진 갯수의 화소 데이터마다 하나의 화소 데이터를 추출하는 추출부와, 상기 추출된 화소 데이터를 상기 화소 데이터가 추출되는 순서로 순차적으로 배열하는 배열부를 포함하는 고체 촬상 장치에 의해 충족된다.
상술한 구성으로, 고체 촬상 소자로부터 수신되는 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 고체 촬상 소자에 의해 촬영된 영상의 2차원으로 배열된 화소 데이터에 의해, 화소 데이터의 행을 연속적으로 출력하지 않고, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 고체 촬상 장치에서, 3개의 전송 열 중에서 매 하나의 최종 레지스터는 상기 최종 레지스터로부터 상기 수평 전송부로의 신호 전하의 전송이 각 전송 열의 다른 전송 레지스터 및 다른 전송 열의 다른 최종 레지스터와 독립적으로 제어되는 구조와 동일한 전송 전극 구조를 가질 수 있다.
상술한 고체 촬상 장치에서, 상기 추출부는 상기 복수개의 화소 데이터로부터 미리 정해진 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 1 화소 데이터로 추출할 수 있고, 상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 4개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 2 화소 데이터로 추출할 수 있으며, 상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 8개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 3 화소 데이터로 추출할 수 있고, 상기 배열부는 상기 제 1 화소 데이터가 추출되는 순서로 상기 추출된 제 1 화소 데이터를 순차적으로 배열하고, 상기 제 2 화소 데이터가 추출되는 순서로 상기 추출된 제 2 화소 데이터를 순차적으로 배열하며, 상기 제 3 화소 데이터가 추출되는 순서로 상기 추출된 제 3 화소 데이터를 순차적으로 배열한다.
상술한 구성으로, 고체 촬상 소자로부터 수신되는 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 고체 촬상 소자에 의해 촬영된 영상의 2차원으로 배열된 화소 데이터에 의해, 화소 데이터의 행을 연속적으로 출력하지 않고, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 고체 촬상 장치에서, 상기 추출부는 미리 정해진 갯수의 제 1 화소 데이터를 추출할 수 있고, 상기 추출부는 미리 정해진 갯수의 제 2 화소 데이터를 추출하며, 상기 추출부는 미리 정해진 갯수의 제 3 화소 데이터를 추출한다.
상술한 구성으로, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 화소 데이터의 부분을 제거할 수 있게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 고체 촬상 장치에서, 상기 추출부는, 저장 서브유닛과, 상기 복수개의 화소 데이터의 상기 시퀀스를 상기 저장 서브유닛의 연속적인 어드레스를 갖는 영역에 기입 서브유닛이 수신하는 순서로 기입하는 기입 서브유닛과, 상기 영역의 상기 연속적인 어드레스 중에서 미리 정해진 갯수의 어드레스마다 나타나는 어드레스를 출력하는 어드레스 제어 서브유닛을 포함할 수 있고, 상기 배열부는 상기 어드레스 제어 서브유닛에 의해 출력된 상기 어드레스로 나타내는 영역의 위치로부터 화소 데이터를 판독하며, 상기 판독한 화소 데이터를 순차적으로 배열한다.
상술한 고체 촬상 장치에서, 상기 어드레스 제어 서브유닛은, 상기 화소 배열 장치 외부로부터 기준 클록 및 수평 동기 신호를 수신하는 제어 신호 수신 하위부와, 상기 기준 클록과 동기하여 수평 카운트값을 출력하도록 카운트하는 수평 카운터와, 상기 수평 동기 신호와 동기하여 수직 카운트값을 출력하도록 카운트하는 수직 카운터와, 상기 수평 및 수직 카운트값에 기초하여 ax+by+c로 각각 표현되는 어드레스를 산출하는 어드레스 산출 하위부를 포함할 수 있으며, 여기에서 "x"는 수평 카운트값을 나타내고, "y"는 수직 카운트값을 나타내며, "a" 및 "b"는 각각 일정한 수를 나타내고, "c"는 상기 추출부가 상기 화소 데이터를 추출하기 시작하는 위치에 대응하는 판독 개시 어드레스를 나타낸다.
상술한 구성으로, 고체 촬상 소자로부터 출력되는 화소 데이터 시퀀스를 저장부의 연속적인 어드레스를 갖는 영역에 저장한 후, 일정한 간격으로 정렬된 어드레스로 나타내는 영역의 위치로부터 화소 데이터를 판독할 수 있게 된다. 이로 인해, 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 광전 변환 소자의 2차원 배열을 갖는 고체 촬상 소자가 화소 데이터의 행을 연속적으로 출력하지 않는 경우에, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 출력하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 고체 촬상 장치에서, 상기 추출부는, 3개의 라인 메모리를 포함하는 저장 서브유닛과, 하나의 화소 데이터가 전송될 때마다 상기 3개의 라인 메모리 중에서 하나의 라인 메모리를 주기적으로 선택하는 제어 서브유닛을 포함할 수 있고, 상기 배열부는, 상기 복수개의 화소 데이터의 상기 시퀀스로부터 하나의 화소 데이터를 상기 기입부가 수신하는 순서로 추출하고, 상기 추출된 화소 데이터를 상기 제어 서브유닛에 의해 현재 선택된 라인 메모리에 기입하는 기입 서브유닛을 포함한다.
상술한 구성으로, 고체 촬상 소자로부터 출력된 화소 데이터가 하나씩 제 1 라인 메모리, 제 2 라인 메모리, 제 3 라인 메모리, 제 1 라인 메모리, …에 주기적으로 저장된다. 따라서, 화소 데이터 시퀀스로부터 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 형성하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 특히, 광전 변환 소자의 2차원 배열을 갖는 고체 촬상 소자가 화소 데이터의 행을 연속적으로 출력하지 않는 경우에, 미리 정해진 갯수마다 하나의 화소 데이터를 추출하고, 데이터의 시퀀스를 출력하도록 추출된 화소 데이터를 배열하는 것이 가능하게 된다. 이로 인해, 고체 촬상 소자에 의해 촬영된 영상을 화소 데이터의 시퀀스를 구성하는 각각의 화소 데이터를 배열함으로써 재생할 수 있게 된다.
상술한 고체 촬상 장치에서, 상기 기입 서브 유닛은 상기 복수개의 화소 데이터의 상기 시퀀스에서 제외하기 위해 미리 정해진 위치를 제외한 위치에 위치하는 화소 데이터만을 상기 제어 서브유닛에 의해 현재 선택된 상기 라인 메모리에 기입할 수 있다.
상술한 구성으로, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 화소 데이터의 부분을 제거할 수 있게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 고체 촬상 장치에서, 상기 배열부는, 상기 3개의 라인 메모리의 각각에 대해 라인 메모리의 선두에서 미리 정해진 갯수의 화소 데이터를 판독한 후 폐기하고, 상기 폐기된 화소 데이터 이후의 나머지 화소 데이터를 판독하는 판독 서브유닛을 포함한다.
상술한 구성으로, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 화소 데이터의 부분을 제거하는 것이 가능하게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 고체 촬상 장치에서, 상기 배열부는, 상기 3개의 라인 메모리의 각각에서 미리 정해진 연속적인 어드레스로 나타내는 미리 정해진 위치로부터만 화소 데이터를 판독하는 판독 서브유닛을 포함할 수 있다.
상술한 구성으로, 영상의 좌측, 우측, 상측 및 하측 에지와 같은 스크린 상에 디스플레이되지 않는 영상의 부분에 대응하는 화소 데이터의 부분을 제거할 수 있게 된다. 이로 인해, 원하는 부분의 영상을 복원하거나 데이터 처리를 가속화시키도록 불필요한 화소 데이터 부분을 제거할 수 있게 된다.
상술한 고체 촬상 장치에서, 상기 배열부는, 데이터의 판독 및 기입을 병렬로 실행하는 2 포트 메모리와, 상기 고체 촬상 소자에 제공되는 광전 변환 소자의 2차원 배열에 기초하여 상기 2 포트 메모리로/로부터 상기 추출된 화소 데이터를 기입 또는 판독하는 데이터 처리 서브유닛을 포함할 수 있다.
상술한 구성으로, 화소 데이터를 재배열하기 위해 2 포트 메모리를 이용하여, 고체 촬상 소자로부터 화소 데이터의 판독과, 영상 출력을 위한 화소 데이터의 출력을 병렬로 실행할 수 있게 된다. 이로 인해, 출력 요구에 따라 고속으로 영상 데이터를 출력할 수 있게 된다.
상기 목적은 또한 상기 규정하고 있는 고체 촬상 장치를 포함하는 카메라에 의해 충족된다.
상술한 구성으로, 데이터가 고체 촬상 소자로부터 고속으로 출력되기 때문에, 고속으로 동작하는 카메라를 실현할 수 있게 된다.
본 발명의 이들 및 다른 목적, 이점 및 특징은 본 발명의 구체적인 실시예를 설명하는 첨부하는 도면과 관련하여 행해지는 이하의 설명으로부터 명백해질 것이다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
<1. 구성>
먼저 본 발명의 고체 촬상 소자를 설명한다.
도 19는 고체 촬상 소자의 전체 구성을 나타낸다.
고체 촬상 소자(101)는 "전체 화소 동시 독립 판독(all-pixel simultaneously-and-independently reading)"이라는 방법을 채택하고, 화소에 대응하여 2차원으로 배열되는 광전 변환 소자(102), 수직 전송부(103) 및 수평 전송부(104)를 포함한다. 또한, 수직 전송부(103)는 수평으로 정렬하는 복수의 전송 열(column)로 구성되고, 복수의 수직 전송 소자는 각각의 전송 열을 구성한다.
광전 변환 소자(102)는 포토다이오드(photodiode)이다.
광전 변환 소자(102)는 수직 및 수평의 양방향으로 주기적으로 배열되는 적색(R), 녹색(G) 및 청색(B)의 컬러 필터가 부착되어 있다.
수직 전송부(103) 및 수평 전송부(104)는 둘다 CCD(전하 결합 소자)에 의해 구성된다.
예를 들어, 2개의 수직 화소 및 2개의 수평 화소로 구성된 4개의 화소 블록이 하나의 유닛으로 된다고 가정한다. 도 19에 나타내는 바와 같이, 예를 들어, 각 유닛에서 좌하측 화소가 R이고, 좌상측 및 우하측 화소가 G이며(각각 Gb 및 Gr로 나타낸다), 우상측 화소가 B가 되도록 컬러 필터가 배열된다.
도시하지 않지만, 고체 촬상 소자(101) 외부에 제어부가 제공되고, 신호 라인에 의해 고체 촬상 소자(101)에 접속된다.
고체 촬상 소자(101)는 제어부(도시 생략)가 제어 신호를 수직 전송부(103) 및 수평 전송부(104)에 포함되는 전송 전극에 전송할 때 작동된다.
제어부는 고체 촬상 소자(101)와 함께 하나의 유닛으로 형성될 수 있다.
수직 전송부(103)는 복수의 전송 열로 구성된다. 각 전송 열은 광전 변환 소자(102)의 3개의 행(row)에 대응하는 전송 레지스터로 구성되고, 각 전송 레지스터는 3개의 전송 소자로 구성된다.
이하 고체 촬상 소자(101)가 수평 방향으로의 화소를 혼합하는 동작을 설명한다.
고체 촬상 소자(101)는 제어부가 수직 전송부(103) 및 수직 전송부(104)의 전송 동작을 제어함으로써, 매 3개의 화소의 신호 전하를 혼합하여 수평 방향의 화소의 수를 1/3로 감소시켜 각각이 수평 방향으로 매 2개의 화소를 나타내게 한다.
도 20은 신호 전하가 혼합되는 화소의 조합을 나타낸다.
신호 전하가 혼합되는 각 화소의 그룹은 이하 "혼합 화소 그룹"이라고 한다.
도 20에서, 각 작은 박스에 포함되는 기호는 아래와 같이 나타낸다: Rxy의 R은 화소에 부착되는 컬러 필터의 컬러인 적색을 나타내고, x는 화소의 수직 위치를 나타내며, y는 혼합된 화소 그룹에서의 화소의 수평 위치를 나타내고, 여기에서 화소의 수직 위치는 수평 전송부(104)에 가장 가까운 화소로부터 시작하여 순서대로 "1", "2", …로 표시되며, 각 혼합된 화소 그룹에서의 화소의 수평 위치는 수평 전송부(104)의 출력에 가장 가까운 화소로부터 시작하여 순서대로 "1", "2", …로 표시된다.
여기에서, 2개의 다른 컬러의 혼합된 화소 그룹이 수평 방향으로 일정한 간격으로 교대로 배열되고, 각 쌍의 2개의 다른 컬러의 인접한 혼합 화소 그룹을 각각 제 1 혼합 화소 그룹 및 제 2 혼합 화소 그룹이라고 한다.
예를 들어, 도 20에서, 수평 방향으로 매 2개의 화소를 각각 나타내는 녹색 화소의 그룹 G11, G12 및 G13이 제 1 혼합 화소 그룹으로 간주된다. 그 후, 수평 방향으로 매 2개의 화소를 각각 나타내는 청색 화소의 그룹 B11, B12 및 B13이 제 2 혼합 화소 그룹으로 간주되며, 여기에서 화소 B11은 제 1 혼합 화소 그룹의 G11 및 G12 사이에 있게 된다. 하나의 컬러의 제 1 혼합 화소 그룹과 다른 컬러의 제 2 혼합 화소 그룹이 수평 방향으로 교대로 배열된다.
상술한 바와 같이, 각 행에서 교대로 배열되어 있는 2개의 컬러의 화소로부터, 동일한 컬러의 매 3개의 화소가 순서대로 선택되어 혼합된다. 그러한 동작으로, 혼합된 화소 그룹의 혼합 후의 중심이 각 컬러마다 일정한 간격으로 정렬된다. 이것이 모아레 또는 의사 신호가 생성되는 것을 방지한다.
이어서, 도 20에 나타내는 조합으로 화소를 혼합하도록 고체 촬상 소자(101)를 구동하는 절차를 상태 변화를 나타내는 도 21∼도 31을 참조하여 설명한다.
고체 촬상 소자(101)의 수직 전송부(103)를 구성하는 전송 열은 수평 방향으로 3개의 열 주기로 배열되어 있다.
도 21∼도 31에서, 수평 전송부(104)는 좌측으로 신호 전하를 출력한다고 가정한다. 수직 열은 주기별로 수평 전송부(104)의 출력에 가장 가까운 열에서 시작하여 제 1 전송 열, 제 2 전송 열 및 제 3 전송 열(도 21∼도 31에서는 각각 1, 2 및 3으로 표시)이라고 한다.
이하 수직 전송부(103)의 각 전송 열에서, 수평 전송부(104)에 가장 가까운 요소를 최종 요소라고 한다.
수직 전송부(103)는 제 2 및 제 3 전송 열의 최종 요소가 동일한 전송 열의 다른 전송 요소 및 다른 전송 열의 다른 최종 요소와 독립적으로 신호 전하를 전송할 수 있게 한다.
즉, 예를 들면, 제 1 및 제 3 전송 열의 최종 요소가 신호 전하를 보유하면서, 제 2 전송 열의 최종 요소가 수평 전송부(104)에 신호 전하를 전송하게 하는 것이 가능하다.
또한, 제 1 및 제 2 전송 열의 최종 요소가 신호 전하를 보유하면서, 제 3 전송 열의 최종 요소가 수평 전송부(104)에 신호 전하를 전송하게 하는 것도 가능하다.
이러한 방법에서, 먼저 도 21에 나타내는 바와 같이, 제 2 전송 열의 최종 요소가 도 21에 화살표로 나타내는 바와 같이, 수평 전송부(104)에 신호 전하를 전송하도록 구동된다.
이어서, 도 22에 나타내는 바와 같이, 수평 전송부(104) 내에서, 신호 전하가 순방향으로 2화소만큼 시프트된다.
이어서, 도 23에 나타내는 바와 같이, 제 3 전송 열의 최종 요소가 도 23에 화살표로 나타내는 바와 같이, 수평 전송부(104)에 신호 전하를 전송하도록 구동된다.
이것은 각 쌍의 G12 및 G13의 신호 전하와 각 쌍의 B12 및 B13의 신호 전하가 수평 전송부(104) 내에서 혼합되게 한다.
그 후, 수평 전송부(104) 내에서, 신호 전하가 도 24에 나타내는 바와 같이, 순방향으로 2화소만큼 시프트된다.
그 후, 도 25에 나타내는 바와 같이, 수직 전송부(103)의 모든 요소가 각 전송 열에서 한 요소씩 하향으로 신호 전하를 전송하도록 구동되고, 여기에서 제 1 전송 열의 최종 요소가 도 25에 화살표로 나타내는 바와 같이, 수평 전송부(104)에 신호 전하를 전송한다.
이것은 각 세트의 G11, G12 및 G13의 신호 전하와 각 세트의 B11, B12 및 B13의 신호 전하가 수평 전송부(104) 내에서 혼합되게 한다.
수평 방향으로 매 2개의 화소를 나타내는 수직 전송부(103)의 최종 요소의 동일한 행에 있는 각 세트의 3개의 화소가 혼합되는 그러한 동작으로, 수평 방향의 화소의 수가 1/3로 감소된다.
또한, 도 26으로부터 알 수 있는 바와 같이, 녹색 및 청색의 혼합 화소는 일정한 간격으로 정렬된다. 이것은 모아레 또는 의사 신호가 생성되는 것을 방지한다.
도 27은 도 26에 나타내는 상태에서 시작하여 도 21∼도 25에 나타내는 동작이 반복된 후에 수직 전송부(103) 및 수평 전송부(104)내의 상태를 나타낸다.
도 28은 도 27에 나타내는 상태에서 시작하여 도 21∼도 25에 나타내는 동작이 반복된 후에 수직 전송부(103) 및 수평 전송부(104)내의 상태를 나타낸다.
도 28은 신호 전하가 도 20에 "a"로 나타내는 수직 전송부(103)의 3개의 행의 모든 요소로부터 수평 전송부(104)에 전송된 것을 나타낸다.
그 후, 수평 전송부(104)는 도 29에 나타내는 바와 같이, 신호 전하를 순차적으로 출력한다. 이것은 고체 촬상 소자(101)가 3개의 행의 화소에 대해 원래의 신호 전하의 1/3인 신호 전하를 출력하는 것을 의미한다.
도 30은 상술한 동작이 반복된 후에 수직 전송부(103) 및 수평 전송부(104)내의 상태를 보여주는 바, 신호 전하가 도 20에 "b"로 나타내는 수직 전송부(103)의 3개의 행의 모든 요소로부터 수평 전송부(104)에 전송된 것을 나타낸다. 그 후, 수평 전송부(104)는 도 31에 나타내는 바와 같이 신호 전하를 순차적으로 출력한다.
상기 설명으로부터 알 수 있는 바와 같이, 고체 촬상 소자(101)의 수평 전송부(104)로부터 출력되는 영상 신호는 1차원 배열로 배열되는 화소에 대응한다. 1차원 배열로부터 2차원 배열로 신호를 복귀시키기 위해, 고체 촬상 소자(101) 외부에 있는 영상 처리 장치가 수평 전송부(104)로부터 출력된 신호를 2차원 배열로 재배열한다.
어떻게 신호를 2차원 배열로 재배열하는가에 대해서는 후술한다.
도 32에 나타내는 바와 같이, 각 방향으로 2개의 화소마다 각각 나타나는 3개의 수직 화소 및 3개의 수평 화소로 구성되는 9개의 화소의 블록을 하나의 혼합 화소 그룹으로 취급하는 것이 바람직하다. 이것은 모든 포토다이오드로부터의 모든 신호 화소가 폐기되는 것 없이 혼합될 수 있게 하기 때문이다. 이것은 감도를 향상시킨다.
이 경우에, 혼합 화소 그룹의 가중 중심은 도 32에 나타내는 바와 같이, R, G 및 B의 각 컬러에 대해 일정한 간격으로 정렬된다.
이것은 높은 해상도를 갖고 모아레가 적은 영상이 획득될 수 있게 한다.
도 32의 이러한 혼합 화소 그룹 구조에 대하여, 아래의 방법으로 예를 들어, 수직 방향으로 2개의 행마다 각각 나타나는 신호 전하의 매 3개의 열을 혼합하는 것이 가능하다.
(1) 먼저, 매 3개의 행 중에서 하나의 신호 전하가 수직 전송부(103)에 판독된 후, 수평 전송부(104)를 향해 2개의 화소씩 수직으로 전송된다.
(2) 이어서, 상기 (1)의 행으로부터 2개 아래의 행인 매 행의 신호 전하가 수직 전송부(103)로 판독되어 상기 (1)에서 판독된 신호 전하와 혼합된 후, 수평 전송부(104)를 향해 2개의 화소씩 수직으로 전송된다.
(3) 또한, 상기 (2)의 행으로부터 2개 아래의 행인 매 행의 신호 전하가 수직 전송부(103)로 판독되어 상기 (1) 및 (2)에서 판독된 신호 전하와 혼합된다. 이것이 수직 방향으로 2개의 화소마다 나타나는 3개의 화소의 혼합을 완료한다.
이러한 동작은 3개 화소의 신호 전하를 각각 전송하는 수직 전송 요소로 구성되는 전극 구조(6상 전극 구조)로 이용 가능하게 된다.
2개 화소의 신호 전하를 각각 전송하는 수직 전송 요소로 구성되는 4상 전극 구조의 경우에는, 총 8상의 전극이 필요하게 된다. 이것은 이 경우에, 3개의 요소가 하나의 유닛으로 간주되고, 각 유닛에 포함되는 6개의 화소에 대응하는 모든 판독 전극이 독립적으로 동작되어야 하기 때문이다.
도 33에 나타내는 바와 같이, 각 혼합 화소 그룹은 도 32에 나타내는 9개의 화소의 혼합 화소 그룹으로부터 중간 행의 3개의 화소를 삭제한 결과인 6개의 화소로 구성될 수 있다.
또한, 그 중심이 일정한 간격으로 배열되도록 각 컬러에 대한 혼합 화소 그룹이 배열되기 때문에, 높은 해상도를 갖고 모아레가 적은 영상을 획득할 수 있게 된다.
또한, 도 34에 나타내는 바와 같이, 각 혼합 화소 그룹은 한 행에 수평으로 정렬하는 3개의 화소로 구성될 수 있으며, 이것은 수직으로 정렬하는 3개의 행으로부터 2개의 행을 삭제한 결과이다.
앞에서 언급한 바와 같이, 행을 삭제함으로써 수직 방향으로 화소를 감소시킴으로써 신호 출력 속도를 향상시킬 수 있다.
수직 방향으로의 화소 감소는 예를 들어, 신호 전하가 화소에 대응하는 포토다이오드의 미리 정해진 행으로부터 수직 전송부(103)에 판독되는 것을 방지함으로써 달성될 수 있다.
이 경우에, 포토다이오드의 미리 정해진 행에 남아 있는 신호 전하는 기판 등으로 방출(release)된다.
도 35는 상술한 드라이브를 달성하기 위한 전극 구조의 일례를 나타낸다.
도 35에 나타내는 전극 구조에서, 수직 전송부(103)의 각 수직 전송 요소는 6상 전송 전극(공통 전극) V1∼V6으로 구성된다.
최종 요소는 다른 수직 전송 요소와 다른 전극 구조를 갖는다.
즉, 제 2 전송 열의 최종 요소는 제 3 및 제 5 상에서 공통 전극과 다른 독립적인 전극(VC1 및 VC2)를 가지므로, 제 2 전송 열의 최종 요소는 동일한 전송 열의 다른 전송 요소 및 다른 전송 열(제 1 및 제 3 전송 열)의 다른 최종 요소와 독립적으로 신호 전하를 전송할 수 있다.
또한, 제 3 전송 열의 최종 요소는 제 3 및 제 5 상에서 공통 전극과 다르고 제 2 전송 열의 독립적인 전극인 독립적인 전극(VC3 및 VC4)을 가지므로, 제 3 전송 열의 최종 요소는 동일한 전송 열의 다른 전송 요소 및 다른 전송 열(제 1 및 제 2 전송 열)의 다른 최종 요소와 독립적으로 신호 전하를 전송할 수 있다.
제 1 전송 열의 최종 요소는 동일한 전송 열의 다른 전송 요소에 의한 경우와 같이, 공통 전극 V1∼V6으로 구성된다.
상술한 전극 구조로, 3개의 전송 열의 각 세트의 제 2 및 제 3 전송 열의 최종 요소가 신호 전하를 전송할 수 있게 된다. 이로 인해, 도 21∼도 31에 나타내는 전송 동작이 실행될 수 있게 된다.
선택적으로, 도 36에 나타내는 바와 같이, 제 1 전송 열의 최종 요소는 제 3 및 제 5 상에서도 독립적인 전극(VC5 및 VC6)을 가질 수 있다.
또한, 이러한 전극 구조가 채택될 때, 도 25에 나타내는 상태에서, 제 1 전송 열만이 신호 전하를 먼저 전송할 수 있게 된 후, 수직 전송부(103)의 모든 요소가 한꺼번에 신호 전하를 전송할 수 있게 하는 대신에, 수직 전송부의 모든 요소가 한 요소씩 신호 전하를 전송할 수 있게 할 수 있다.
수직 전송부(103)가 6상 구동 시스템일 때, 제 2 및 제 3 전송 열(또는 제 1 내지 제 3 전송 열 모두)의 최종 요소의 6개의 전극 중에서 2개 또는 3개의 전극이 독립적인 전극인 것이 바람직하다.
도 37 및 도 38은 임의의 전송 열의 최종 요소가 독립적인 전극인 3개의 전송 전극을 포함하는 경우의 예를 나타낸다.
제조 프로세스를 고려할 때 적어도 하나의 공통 전극이 2개 또는 3개의 전극 사이에 존재하는 것이 바람직하지만, 독립적인 전극은 서로 인접할 수 있다.
따라서, 6상 구동 시스템의 경우에, 도 35 및 도 36에 나타내는 바와 같이, 수평 전송부(104) 측으로부터 카운트할 때 제 2 및 제 4 전송 전극이 독립적인 전극이거나, 도 37 및 도 38에 나타내는 바와 같이, 제 2, 제 4 및 제 6 전송 전극이 독립적인 전극인 것이 바람직하다.
여기에서, 최종 요소의 전극 구조는 상술한 예에 한정되는 것은 아니라는 것을 유념하라.
본 실시예에서, 6상 구동 시스템이 전극 구조에 적용된다. 그러나, 3상 또는 4상 구동 시스템이 대신 적용될 수도 있다.
여기에서, 3상 또는 4상 구동 시스템의 경우에, 임의의 전송 열의 최종 요소가 2개의 독립적인 전극을 포함하는 것을 유념하라.
도 39는 도 35 또는 도 36에 나타내는 전극 구조에서의 게이트 전극의 배열을 나타낸다.
도 39에서, 채널 스톱(stop)(151) 사이에 형성된 전송 경로(152)가 수직 전송부(103)를 구성한다.
도 22에 나타내는 예의 경우에, 최종 요소와 다른 요소에 관해서는, 3개의 전송 전극 V2, V4 및 V6이 수직 전송부(103)의 모든 전송 열에 의해 공유되는 공통 전극으로 형성되고, 그러한 공유는 전송 전극 V2, V4 및 V6을 포함하는 동일한 층에 있는 전극막(제 1 층 전극)에 의해 달성된다.
유사하게, 3개의 전송 전극 V1, V3 및 V5가 수직 전송부(103)의 모든 전송 열에 의해 공유되는 공통 전극으로 형성되고, 그러한 공유는 전송 전극 V1, V3 및 V5를 포함하는 동일한 층에 있는 전극막(제 2 층 전극)에 의해 달성된다. 최종 요소에 관해서는, 독립적인 전극(본 예에서는, 제 3 및 제 5 상에서의 전송 전극, 즉 수평 전송부(104)측으로부터 카운트될 때 두 번째 및 네 번째 전극)이 제 2 층 전극과 동일한 전극막으로부터 전송 열에 각각 대응하는 별개의 직사각형의 패턴으로 형성된다.
제 1 전송 열의 최종 요소가 도 35에 나타내는 바와 같이 독립적으로 구동되는 것을 방지하기 위해, φV3A 및 φV5A가 도 39의 φV3 및 φV5의 단자에 접속된다.
도 40은 제어부(도시 생략)로부터 수직 전송부(103) 및 수평 전송부(104)의 전송 전극에 전송되는 제어 신호의 타이밍도를 나타내고, 도 35에 나타내는 전극 구조의 경우에 신호 전하가 타이밍도에 대응하여 어떻게 전송되는지를 나타낸다.
이러한 전극 구조의 경우에, 광전 변환 소자(102)로부터 판독된 신호 전하는 도 41에 나타내는 바와 같이, 전송 전극 V3 및 V4에 저장된다.
도 40에서, 고레벨 구동 펄스가 전극 V1∼V6 및 VC1∼VC4에 전송되고, 이들 전극은 저장부가 된다.
저레벨 구동 펄스가 전극 V1∼V6 및 VC1∼VC4에 전송되는 경우, 이들 전극은 배리어(barrier)부가 된다.
수직 전송부(103) 및 수평 전송부(104)를 도 40에 나타내는 타이밍도에 따라 구동시킴으로써, 본 실시예에서 설명하는 화소 혼합이 달성된다.
도 40에 나타내는 바와 같이, φV2는 φV4가 저레벨로 전환되기 전(t2)에 고레벨로 전환되는 것(t1)이 바람직하다.
본 예에서는, φV2는 시간 t1에서 고레벨로 전환된다. 이러한 동작으로, 신호 전하를 저장하는 저장 전극은 시간 t1 전에는 φV3 및 φV4이고, 시간 t1 및 t2 사이의 기간 동안에는 φV2, φV3(φVC3) 및 φV4이며, 시간 t2 및 t3 사이의 기간 동안에는 φV2 및 φV3(φVC3)이다.
이것은 신호 전하가 수평 전송부(104)로 이동되는 동안, 전송을 실행하지 않는 수직 전송 요소에 저장된 신호 전하가 손실되지 않는 유리한 효과를 제공한다.
이하 고체 촬상 소자(101)를 이용하는 고체 촬상 장치를 설명한다.
도 1은 본 발명의 고체 촬상 장치의 구성을 나타내는 블록도이다.
지금까지 설명한 고체 촬상 소자(101)는 수광된 광을 전기 신호로 변환하고, 전기 신호를 신호 변환부(13)에 출력한다.
고체 촬상 소자 구동부(12)는 제어 신호를 출력함으로써 고체 촬상 소자(101)를 제어한다.
신호 변환부(13)는 고체 촬상 소자(101)로부터 수신된 전기 신호에 대해 CDS(Correlated Double Sampling), AGC(Auto Gain Control) 및 A/D(Analog/Digital) 변환을 실행한다.
CDS 프로세서에서는, 고체 촬상 소자(101)로부터 출력된 전기 신호로부터 노이즈가 제거된다.
AGC 프로세스에서는, 신호의 출력 레벨이 CDS 프로세스 후에 신호에 이득을 제공함으로써 조정된다.
A/D 변환 프로세스에서는, AGC 프로세스에서의 레벨 조정 후의 고체 촬상 데이터가 디지털 신호로 변환된다.
신호 변환부(13)는 A/D 변환 후 디지털 신호 3 라인을 한꺼번에 재배열부(15)에 출력한다.
SSG(Sync Signal Generator)(14)는 고체 촬상 소자(101) 및 신호 처리부(19)를 구동하는 타이밍을 결정하기 위한 기준 신호를 생성한다.
SSG(14)는 또한 필드(스크린) 및 수평 라인의 개시 타이밍을 결정하기 위한 기준 신호를 생성하여 재배열부(15)에 출력한다. 재배열부(15)는 SSG(14)로부터 수신된 기준 신호에 따라 신호 변환부(13)로부터 출력된 디지털 신호를 재배열한다.
고체 촬상 소자(101)의 수평 전송부로부터 출력되어 신호 변환부(13)에 의해 처리된 디지털 신호는 앞에서 언급한 바와 같이, 1차원 배열로 배열된 화소에 대응한다. 재배열부(15)에 의해 실행되는 재배열 프로세스에서는, 신호 변환부(13)로부터 출력된 디지털 신호가 2차원 배열로 전환된다.
예를 들어, 도 20에서 "a"로 나타내는 3개 행의 화소들 및 "b"로 나타내는 3개 행의 화소들에 대응하는 데이터가 도 2에 나타내는 순서로 재배열부(15)에 입력된다고 가정한다.
도 2는 데이터가 신호 변환부(13)로부터 재배열부(15)로 입력되는 순서를 나타낸다.
도 3은 고체 촬상 소자(101)에 의해 생성되는 전기 신호에 대응하는 화소 데이터의 2차원 배열을 나타낸다.
도 2에서, 기호 "더미"는 수직 전송부(103)의 주변에 위치하는 화소로서 3개 화소의 신호 전하가 혼합되지 않은 것을 나타낸다.
도 2에 나타내는 기호 a7∼a12, a13∼a18, b7∼b12 및 b13∼b18은 도 29 및 도 31에 나타내는 a1∼a6 및 b1∼b6에 대응하지만, 첨자는 2차원 배열에서의 위치를 명확하게 나타내도록 변경되어 있다.
재배열부(15)는 도 2에 나타내는 입력 데이터를 도 3에 나타내는 원래의 2차원 배열로 재배열하는 재배열 프로세스를 실행한다.
재배열 프로세스는 후술한다.
DRAM(Dynamic Random Access Memory)(16)은 재배열부(15)에 의한 재배열 후의 디지털 데이터를 보유한다.
DRAM 제어부(17)는 재배열부(15)로부터 디지털 신호를 각 라인마다의 신호로 재배열한 결과 출력되는 고체 촬상 소자 데이터를 수신하고, 수신된 데이터를 DRAM(16)에 저장한다.
DRAM 제어부(17)는 재배열 후 DRAM(16)으로부터 고체 촬상 소자 데이터를 판독하고, 판독한 데이터를 출력 신호 생성부(18)에 출력한다.
출력 신호 생성부(18)는 재배열 블록을 통과한 고체 촬상 소자 데이터를 수신하고, 휘도 신호를 생성 및 출력하는 Y 신호 프로세스와, 색차 신호를 생성 및 출력하는 C 신호 프로세스를 실행한다. 출력 신호 생성부(18)는 Y 신호 프로세스에서 휘도 신호를 생성 및 출력한다. 고체 촬상 소자 데이터로부터 Y 신호로의 변환 후의 영상은 종종 선명함이 부족하게 된다. 따라서, 영상의 윤곽을 강조하도록 변환 후의 데이터에 대해 윤곽 보정 프로세스가 추가로 실행된다.
<2. 동작>
도 4는 재배열부(15)의 구성을 나타내는 블록도이다.
입력부(60)는 신호 변환부(13)로부터 도 2에 나타내는 데이터 a1 내지 b30을 수신한다.
각각의 라인 메모리(51 내지 56)는 신호 변환부(13)로부터 재배열부(15)로 입력되는 8개의 데이터를 보유하고, 각 데이터 보유 영역에 수평 어드레스(HA)를 갖는다.
여기에서, 본 실시예에서는 각 라인 메모리가 편의를 위해 8개의 데이터를 보유하고 있지만, 라인 메모리에 의해 보유되는 데이터의 갯수는 8개로 한정되는 것이 아니라, 고체 촬상 소자에 의해 제공되는 화소의 수에 따라 증가 또는 감소될 수 있음을 유념하라.
각 라인 메모리에 의해 보유되는 데이터(본 실시예에서는, 8개의 데이터)는 스크린의 하나의 수평 라인에 대응한다.
라인 메모리(51 내지 53)로 구성되는 메모리 그룹은 메모리 세트(81)라고 하고, 라인 메모리(54 내지 56)으로 구성되는 메모리 그룹은 메모리 세트(82)라고 한다.
스위치(41)는 입력부(62)로부터 데이터를 수신하고, 입력부(62)로부터 수신되는 신호에 따라, 메모리 세트(81) 또는 메모리 세트(82) 중 어느 하나에 데이터를 출력한다.
입력부(62)는 3개의 수평 라인(3H)의 데이터가 입력될 때마다 상승하는 펄스인 신호를 수신한다.
입력부(63)는 하나의 화소의 데이터가 입력될 때마다 상승하는 펄스인 신호를 수신한다. 스위치(42)는 입력부(63)로부터 입력되는 신호에 따라 라인 메모리(51∼53) 중에서 하나를 선택한다.
입력부(64)는 하나의 화소의 데이터가 입력될 때마다 상승하는 펄스인 신호를 수신한다. 스위치(43)는 입력부(64)로부터 입력되는 신호에 따라 라인 메모리(54∼56) 중에서 하나를 선택한다.
어드레스 카운터(57)는 입력부(62, 63 및 65)로 입력되는 신호에 기초하여 라인 메모리에 대한 기입 어드레스 또는 판독 어드레스를 생성하고, 생성된 어드레스를 스위치(42)에 의해 선택된 라인 메모리에 전송한다.
유사하게, 어드레스 카운터(58)는 입력부(62, 64 및 66)로 입력되는 신호에 기초하여 라인 메모리에 대한 기입 어드레스 또는 판독 어드레스를 생성하고, 생성된 어드레스를 스위치(43)에 의해 선택된 라인 메모리에 전송한다.
입력부(65 및 66)는 하나의 수평 라인(1H)의 데이터가 입력될 때마다 상승하는 펄스인 신호를 수신한다. 스위치(44)는 입력부(65)로부터 입력되는 신호에 따라 라인 메모리(51∼53) 중에서 하나를 선택한다. 스위치(45)는 입력부(66)로부터 입력되는 신호에 따라 라인 메모리(54∼56) 중에서 하나를 선택한다.
스위치(46)는 입력부(67)로부터 수신되는 신호에 따라 메모리 세트(81) 또는 메모리 세트(82) 중 어느 하나를 선택한다.
스위치(41) 및 스위치(46)에 의해 선택될 메모리 세트는 아래와 같이 역의 관계에 있도록 미리 정해져 있다, 스위치(41)가 메모리 세트(81)를 선택하는 경우, 스위치(46)는 메모리 세트(82)를 선택하고, 스위치(41)가 메모리 세트(82)를 선택하는 경우, 스위치(46)는 메모리 세트(81)를 선택한다.
재배열부(15)는 데이터를 메모리 세트(81)에 기입하면서 메모리 세트(82)로부터 데이터를 판독한다. 역으로, 재배열부(15)는 데이터를 메모리 세트(82)에 기입하면서 메모리 세트(81)로부터 데이터를 판독한다.
이하 편의를 위해 메모리 세트(82)로부터/로의 데이터의 판독 및 기입에 대한 설명을 생략하고, 메모리 세트(81)로부터/로의 데이터의 판독 및 기입을 설명한다.
도 5는 재배열부(15)가 메모리 세트(81)를 이용하여 신호 변환부(13)로부터 입력되는 데이터 a1∼a30을 재배열하는 동작을 나타낸다.
도 5에서 I60, I62, I63, I64 및 I65로 식별되는 행은 각각 입력부(60, 62, 63, 64 및 65)에 입력되는 신호를 나타낸다.
도 5에서 기호 "SW42"로 식별되는 행은 스위치(42)에 의해 라인 메모리(51 내지 53) 중에서 선택되는 일련의 라인 메모리를 나타낸다.
도 5에서 기호 "HA"로 식별되는 행은 라인 메모리(51 내지 53)에 대한 기입 어드레스를 나타낸다.
재배열부(15)는 "SW42" 및 "HA"의 컨텐츠에 따라 라인 메모리를 결정하고, 결정된 라인 메모리에 대한 기입 어드레스를 결정한다.
예를 들어, 도 5에 나타내는 예의 경우에, 시간 T101에서, 이 시간에 SW42는 51이고, HA는 0이며 I60이 a1이기 때문에, 재배열부(15)는 라인 메모리(51)내의 어드레스 "0"으로 나타내는 영역에 데이터 a1을 기입한다.
SW42가 라인 메모리를 나타내는 52나 53인 경우, HA의 값은 SW42의 바로 앞의 값에 기초하여 생성된다.
SW42가 51이고 I62가 펄스가 입력되는 것을 나타내는 경우, HA의 값은 0이다. HA는 SW42가 51일 때마다 증가된다.
SW42가 52인 경우, HA의 값은 SW42가 51일 때 HA의 바로 앞의 값으로부터 1 감산한 결과이다. 유사하게, SW42가 53인 경우, HA의 값은 SW42가 51일 때 HA의 앞의 값으로부터 2를 감산한 결과이다.
라인 메모리(52 또는 53)에 대한 기입 어드레스가 감산의 결과 0 미만이 되는 경우, 재배열부(15)는 데이터를 라인 메모리에 기입하지 않는다.
또한, 라인 메모리(52 또는 53)에 대한 기입 어드레스가 8 이상인 경우, 재배열부(15)는 데이터를 라인 메모리에 기입하지 않는다.
도 5의 시간 T102에서 데이터는 기입되지 않는데, 그 이유는 이 때에 SW42가 52이고 HA가 0 미만이기 때문이다.
유사하게, 시간 T103, T106, T125, T128 및 T129에서 데이터가 라인 메모리에 기입되지 않는다.
도 5에 나타내는 동작의 결과, 3개의 수평 라인의 데이터, 즉, 도 3에 나타내는 a1∼a30이 라인 메모리(51∼53)에 저장된다.
라인 메모리(51)는 도 3에 나타내는 바와 같이 수직 어드레스 0에 대응하는 영역이고, 수평 어드레스 0∼7에 대응하는 영역에 a1, a4, a7, a10, a13, a16, a19 및 a22를 저장한다.
라인 메모리(52)는 도 3에 나타내는 바와 같이 수직 어드레스 1에 대응하는 영역이고, 수평 어드레스 0∼7에 대응하는 영역에 a5, a8, a11, a14, a17, a20, a23 및 a26을 저장한다.
라인 메모리(53)는 도 3에 나타내는 바와 같이 수직 어드레스 2에 대응하는 영역이고, 수평 어드레스 0∼7에 대응하는 영역에 a9, a12, a15, a18, a21, a24, a27 및 a30을 저장한다.
도 6은 재배열부(15)가 메모리 세트(81)를 이용하여 재배열된 데이터를 DRAM 제어부(17)에 출력하는 동작을 나타낸다.
도 6에서 기호 "SW44"로 식별되는 행은 스위치(44)에 의해 라인 메모리(51 내지 53) 중에서 매회 선택된 각 라인 메모리를 나타낸다. 도 6에서 기호 "HA"로 식별되는 행은 라인 메모리(51 내지 53)에 대한 판독 어드레스를 나타낸다.
I67 및 I65가 모두 펄스가 입력되는 것을 나타내는 경우, SW44는 51이다. SW44는 I65가 52 이후에 53을 나타내는 펄스가 입력되는 것을 나타낼 때마다 증가된다.
I65 및 I63이 모두 펄스가 입력되는 것을 나타내는 경우, HA는 0이다. HA는 I63이 펄스가 입력되는 것을 나타낼 때마다 증가된다.
도 6에서 "I61"로 식별되는 행은 HA로 나타내는 어드레스에서 SW44로 나타내는 라인 메모리로부터 판독되는 데이터를 나타낸다.
재배열부(15)는 도 6에 나타내는 제어를 실행함으로써 데이터를 배열하고, 배열된 데이터를 DRAM 제어부(17)에 출력한다.
재배열부(15)는 상술한 바와 같이, 메모리 세트(82)를 이용하여 a1∼a30에 유사한 방법으로 b1∼b30을 처리한다.
<3. 변형예>
본 발명은 상기 실시예를 통해 설명하였다. 그러나, 이 실시예에 한정되는 것이 아니라, 본 발명은 예를 들어, 아래와 같이 변형될 수 있다.
(1) 상술한 실시예에서, 재배열부(15)는 더미 데이터 a2, a3, a6, a25, a28, a29, b2, b3, b6, b25, b28 및 b29를 라인 메모리에 저장하지 않고 폐기한다. 그러나, 더미 데이터는 라인 메모리에 저장될 수도 있고, 그 후 제정된 데이터가 판독될 대, 데이터는 어드레스를 조정함으로써 배열되고 배열된 데이터가 출력된다.
이러한 변형예에서, 어드레스 카운터(57 및 58)의 동작은 실시예에서와 다르다.
또한, 각 라인 메모리는 더미 데이터를 포함하는 10개의 데이터를 저장하는 영역을 갖는다.
도 8은 재배열부(15)가 메모리 세트(81)를 이용하여 신호 변환부(13)로부터 입력되는 데이터를 재배열하는 동작을 나타낸다.
I62, I65 및 I63이 모두 펄스의 입력을 나타내는 경우, 어드레스 카운터(57)는 스위치(42)를 라인 메모리(51)에 전환시켜, 기입 어드레스로서 0을 특정한다.
SW42의 행이 나타내는 바와 같이, 스위치(42)는 I63이 펄스의 입력을 나타낼 때마다 라인 메모리(51, 52 및 53)에 주기적으로 접속을 전환한다.
어드레스 카운터(57)는 I63이 3개의 펄스의 입력을 나타낼 때마다 HA의 값을 증가시킨다.
상술한 동작으로, 도 2에 나타내는 입력 데이터가 도 7에 나타내는 바와 같이, 라인 메모리에 저장된다.
도 7은 더미 데이터가 또한 라인 메모리에 저장될 때 라인 메모리내의 데이터 배열을 나타낸다.
이 경우에, 라인 메모리(51)는 도 7에 나타내는 바와 같이, 수직 어드레스 0에 대응하는 영역이고, 수평 어드레스 0∼9에 대응하는 영역에 a1, a4, a7, a10, a13, a16, a19, a22, a25 및 a28을 저장한다.
유사하게, 라인 메모리(52)는 도 7에 나타내는 바와 같이, 수직 어드레스 1에 대응하는 영역이고, 수평 어드레스 0∼9에 대응하는 영역에 a2, a5, a8, a11, a14, a17, a20, a23, a26 및 a29를 저장한다.
유사하게, 라인 메모리(53)는 도 7에 나타내는 바와 같이, 수직 어드레스 2에 대응하는 영역이고, 수평 어드레스 0∼9에 대응하는 영역에 a3, a6, a9, a12, a15, a18, a21, a24, a27 및 a30을 저장한다.
데이터가 도 7에 나타내는 바와 같이 라인 메모리에 저장되는 경우, DRAM에 판독될 데이터를 제어하는데 이용 가능한 두 가지 방법, 즉 (a) 판독 어드레스 제어 및 (b) 판독 타이밍 제어가 있다.
(A) 판독 어드레스 제어
도 9는 재배열부(15)가 메모리 세트(81)를 이용하여 재배열된 데이터를 DRAM 제어부(17)에 출력하도록 판독 어드레스 제어를 실행하는 동작을 나타낸다.
도 9에 나타내는 바와 같이, 재배열부(15)는 I67, I65 및 I63이 모두 펄스의 입력을 나타낼 때, HA로 나타내는 바와 같은 어드레스 0을 갖는 영역에서 SW44로 나타내는 바와 같은 스위치(44)에 의해 선택된 라인 메모리(51)로부터 I61로 나타내는 바와 같은 데이터 a1을 판독한 후, 판독한 데이터를 출력한다.
재배열부(15)는 I63이 펄스의 입력을 나타낼 때마다 HA의 값을 증가시키고, HA로 나타내는 증가된 값으로 나타내는 영역으로부터 데이터를 판독하며, 판독한 데이터를 출력한다.
이러한 증가는 미리 정해진 횟수(= "하나의 라인에 저장되어 있는 데이터의 갯수" - "1", 즉, 이 예에서는 7회) 반복된 후, I65가 펄스의 입력을 나타낼 때까지 데이터 출력이 정지된다.
그 후, I65가 펄스의 입력을 나타낼 때, 재배열부(15)는 HA로 나타내는 바와 같은 어드레스 1을 갖는 영역에서 SW44로 나타내는 바와 같이 스위치(44)가 전환된 라인 메모리(52)로부터 I61로 나타내는 바와 같은 데이터 a5를 판독한 후, 판독한 데이터를 출력한다. 이 후에, I63이 펄스의 입력을 나타낼 때마다, 재배열부(15)는 HA의 값을 증가시키고, 판독한 데이터를 출력한다.
이러한 증가는 7회 반복된 후, I65가 펄스의 입력을 나타낼 때까지 데이터 출력이 정지된다.
그 후, I65가 펄스의 입력을 나타낼 때, 재배열부(15)는 HA로 나타내는 바와 같은 어드레스 2를 갖는 영역에서 SW44로 나타내는 바와 같이 스위치(44)가 전환된 라인 메모리(53)로부터 I61로 나타내는 바와 같은 데이터 a9를 판독한 후, 판독한 데이터를 출력한다. 이 후에, I63이 펄스의 입력을 나타낼 때마다, 재배열부(15)는 HA의 값을 증가시키고, 판독한 데이터를 출력한다.
상술한 바와 같이, 재배열부(15)는 스위치에 접속되는 라인 메모리가 라인 메모리(51, 52 및 53) 중에서 변화할 때마다 판독 어드레스의 초기값을 1씩 시프트한다. 이것은 더미 데이터를 판독할 필요성을 없애고, 데이터가 원하는 순서로 출력될 수 있게 한다.
(B) 판독 타이밍 제어
도 10은 재배열부(15)가 메모리 세트(81)를 이용하여 재배열된 데이터를 DRAM 제어부(17)에 출력하도록 판독 타이밍 제어를 실행하는 동작을 나타낸다.
도 10에 나타내는 바와 같이, 재배열부(15)는 I67, I65 및 I63이 모두 펄스의 입력을 나타낼 때, HA로 나타내는 바와 같은 어드레스 0을 갖는 영역에서 SW44로 나타내는 바와 같이 스위치(44)에 의해 선택된 라인 메모리(51)로부터 I61로 나타내는 바와 같은 데이터 a1을 판독한 후, 판독한 데이터를 출력한다.
재배열부(15)는 I63이 펄스의 입력을 나타낼 때마다, HA의 값을 증가시키고, HA의 증가된 값으로 나타내는 영역으로부터 데이터를 판독하며, 판독한 데이터를 출력한다.
데이터 출력은 8회 반복된 후, HA가 8 또는 9일 때, 데이터 출력이 실행되지 않는다.
그 후, I65 및 I63이 펄스의 입력을 나타낼 때, SW44는 스위치(44)가 라인 메모리(52)에 접속하는 것을 나타내고, HA는 어드레스 0을 나타내지만, 데이터 출력은 실행되지 않는다.
즉, 스위치(44)가 라인 메모리(52)에 접속할 때, HA로 나타내는 어드레스 0의 영역으로부터 데이터가 판독되지 않으므로, 데이터 출력이 실행되지 않는다. 이 후에, I63이 펄스의 입력을 나타낼 때마다, 재배열부(15)는 HA의 값을 증가시키고, 판독한 데이터를 출력한다.
데이터 출력은 8회 반복된 후, HA가 9일 때 데이터 출력이 실행되지 않는다.
그 후, I65 및 I63이 펄스의 입력을 나타낼 때, SW44는 스위치(44)가 라인 메모리(53)에 접속하는 것을 나타내고, HA는 어드레스 0을 나타내지만, 데이터 출력은 실행되지 않는다.
I63이 펄스가 2회 입력된 것을 나타낸 후, 즉, HA가 2 이상일 때, HA로 나타내는 어드레스로부터 데이터가 판독되고, 판독한 데이터가 출력된다.
데이터 출력은 8회 반복된 후, 정지된다.
(2) 하나의 메모리 세트가 이용되는 변형예
도 11은 하나의 메모리 세트가 이용될 때 재배열부(15)의 구성을 나타내는 블록도이다.
이러한 변형예에서, 재배열부(15)는 하나의 메모리 세트만을 포함한다. 그 결과, 재배열부(15)는 데이터 판독 및 기입을 병렬로 실행할 수 없다.
도 12는 하나의 메모리 세트만을 포함하는 재배열부(15)에 의해 데이터가 기입되는 타이밍을 나타낸다.
기입 데이터 및 판독 데이터의 행에 나타나는 각각의 펄스는 하나의 수평 라인(H1)의 데이터가 입력될 때마다 상승한다.
도 12에 점선으로 나타내는 바와 같이, 라인 4∼6에 대한 기입 데이터의 타이밍은 라인 3에 대한 판독 데이터의 타이밍과 중첩한다. 데이터가 파괴되는 것을 방지하기 위해, 어드레스 카운터(91)는 신호 변환부(13)가 DRAM 제어부(17)에 의해 완전히 판독되지 않은 데이터를 기입하지 않도록 기입 및 판독 어드레스와 기입 타이밍을 조정한다.
라인 메모리(51 또는 53)로부터 데이터가 완전히 판독된 후에만 신호 변환부(13)로부터 데이터가 수신되도록 출력 개시 신호를 이용하여 제어를 실행함으로써 데이터의 부정확한 겹쳐쓰기(overwriting)을 방지할 수 있게 된다.
(3) 2 포트 메모리를 이용하는 변형예
도 13은 2 포트 메모리(95) 및 어드레스 제어부(96)를 포함하는 재배열부(15)의 구성을 나타내는 블록도이다.
어드레스 제어부(96)는 (ⅰ) 도 3에 나타내는 수평 및 수직 어드레스로 나타내는 저장 영역과, (ⅱ) 저장 영역에 저장된 데이터 사이의 관계를 나타내는 정보를 미리 저장한다.
2 포트 메모리(95)는 어드레스 제어부(96)의 제어 하에, 도 3에 나타내는 바와 같이 신호 변환부(13)로부터 수신된 데이터를 재배열하고, 재배열된 데이터를 저장하며, 재배열된 데이터의 판독 및 기입을 병렬로 실행한다.
도 13에 나타내는 입력부(62, 63 및 65)는 도 4에 나타내는 입력부(62, 63 및 65)와 동일한 신호를 수신한다.
여기에서, 2 포트 메모리(95)로부터 아직까지 완전히 판독되지 않은 데이터의 삭제를 방지하기 위해, 어드레스 제어부(96)는 데이터가 완전히 판독된 어드레스에만 데이터가 기입되도록 기입 및 판독 어드레스를 제어 및 조정하는 것을 유념하라.
(4) 재배열부(15)의 위치에 관한 변형예
지금까지의 설명은 재배열부(15)가 신호 처리부(19)에 내장되어 있는 것을 전제로 하고 있다. 그러나, 이에 한정되는 것이 아니라, 재배열부(15)는 도 14, 도 15, 도 16, 도 17 및 도 18에 나타내는 위치 중 어느 하나에 위치될 수도 있다.
그 위치에 따라 재배열부(15)의 기능을 변화시킬 필요는 없지만, 유닛의 배열 및 그들 사이의 배선에 약간의 영향을 준다.
도 14는 재배열부(15)가 DRAM 제어부(17)에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
재배열부(15)가 DRAM 제어부(17)에 내장되어 있는 이러한 구성으로, 재배열부(15)는 DRAM 제어부(17)가 DRAM(16)에 데이터를 기입하기 전에, 또는 DRAM 제어부(17)가 DRAM(16)으로부터 데이터를 판독한 후에 데이터를 재배열할 수 있다.
도 15는 재배열부(15)가 신호 처리부(19)와 독립적인 고체 촬상 장치의 구성을 나타내는 블록도이다.
이러한 구성으로, 신호 변환부(13)로부터 출력된 데이터는 재배열부(15)에 의해 재배열된 후, DRAM 제어부(17)에 출력된다.
도 16은 재배열부(15)가 신호 변환부(13)에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
이러한 구성으로, 고체 촬상 소자(101)로부터 출력된 신호 전하에 신호 변환부(13)내의 A/D 변환 서브유닛에 의해 실행되는 A/D 변환이 행해지고, A/D 변환 후의 데이터가 재배열부(15)에 의해 재배열된 후 DRAM 제어부(17)에 출력된다.
도 17은 재배열부(15)가 고체 촬상 소자 구동부(12)에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
이러한 구성으로, 신호 변환부(13)로부터 출력된 데이터가 고체 촬상 소자 구동부(12)에 내장되어 있는 재배열부(15)에 의해 재배열된 후, DRAM 제어부(17)에 출력된다.
도 18은 신호 변환부(13) 및 재배열부(15)가 고체 촬상 소자 구동부(12)에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
이러한 구성으로, 고체 촬상 소자(101)로부터 출력된 신호 전하에 고체 촬상 소자 구동부(12)내의 신호 변환부(13)내의 A/D 변환 서브유닛에 의해 실행되는 A/D 변환 또는 다른 프로세스가 행해지고, 그러한 프로세스 후의 데이터가 재배열부(15)에 의해 재배열된 후 DRAM 제어부(17)에 출력된다.
(5) 디지털 카메라로의 적용
본 실시예의 고체 촬상 장치는 디지털 카메라에 적용될 수 있다.
도 42는 본 발명의 디지털 카메라의 구성을 나타낸다.
고체 촬상 장치(300)는 본 실시예에서 설명한 고체 촬상 장치와 동일하다.
디지털 카메라는 피사체로부터 입사하는 광을 집광하는 렌즈를 구비하는 광학 시스템(301)과, 고체 촬상 장치(300)의 구동 및 전체 디지털 카메라의 동작을 제어하는 제어부(302)와, 고체 촬상 장치(300)로부터 출력된 신호에 여러 가지 프로세스를 실행하는 영상 처리부(303)를 포함한다.
본 발명의 고체 촬상 장치를 이용하여 고속 동작 모드와 전체 화소 판독 모드 사이에서 전환함으로써, 비디오(고속 동작) 모드와 정지 화상(전체 화상 판독) 모드로 동작 가능한 디지털 카메라가 실현된다.
(6) 재배열부의 내부 구조에 관한 변형예
상술한 실시예에서, 신호 변환부(13)로부터 출력된 데이터는 재배열부(15)에 의해 재배열되고, 재배열된 데이터는 라인 메모리에 기입되며, 재배열된 데이터는 DRAM 제어부(17)를 통해 DRAM(16)으로부터/에 판독 및 기입된다. 그러나, 화소 데이터는 신호 변환부(13)로부터 출력되기 때문에, 재배열 없이 라인 메모리에 순서대로 기입될 수 있고, 화소 데이터는 라인 메모리로부터 판독될 때 재배열될 수 있다.
본 변형예의 고체 촬상 장치의 구성은 도 1에 나타내는 것과 동일하다.
도 43은 본 변형예의 재배열부(15)의 구성을 나타내는 블록도이다.
재배열부(15)는 도 43에 나타내는 바와 같이, 수직 카운터(201), 수평 카운터(202), 판독 어드레스 카운터(203), SRAM 메모리(204), SRAM 메모리(205), 셀렉터(206) 및 셀렉터(207)를 포함하고, 여기에서, SRAM 메모리(204 및 205)는 메모리 세트를 구성한다.
SRAM 메모리(204 및 205)는 화소 데이터를 일시적으로 저장하는데 사용된다. 데이터가 SRAM 메모리(204 및 205) 중 하나에 기입될 때, 데이터가 다른 하나로부터 판독된다.
판독 어드레스 카운터(203)는 SRAM 메모리(204 및 205)에 대한 판독 어드레스를 설정한다. 설정된 판독 어드레스로부터 판독된 데이터는 DRAM 제어부(17)에 출력된다.
셀렉터(206)는 데이터가 기입되는 SRAM 메모리(204 및 205) 중 하나를 선택하는 스위치이다. 셀렉터(207)는 데이터가 판독되는 SRAM 메모리(204 및 205) 중 하나를 선택하는 스위치이다.
3개의 수평 라인(3H)의 데이터가 입력될 때마다 상승하는 펄스인 셀렉터 신호는 SSG(14)로부터 제공된다. 펄스가 셀렉터 신호로서 입력될 때마다, 셀렉터(206 및 207)는 선택된 SRAM 메모리를 전환한다.
셀렉터(206 및 207)는 항상 서로 다른 SRAM 메모리를 선택하고, 선택된 SRAM 메모리에 접속한다. 예를 들어, 셀렉터(206)가 SRAM 메모리(205)를 선택하면, 셀렉터(207)는 SRAM 메모리(204)를 선택하고, 셀렉터(206)가 SRAM 메모리(204)를 선택하면, 셀렉터(207)는 SRAM 메모리(205)를 선택한다.
클록 신호(CLK), 수평 동기 신호(HD) 및 수직 동기 신호(VD)가 수직 카운터(201) 및 수평 카운터(202)에 입력된다. 수직 카운터(201) 및 수평 카운터(202)의 출력은 영상 처리부(203)에 입력된다.
본 예에서는, 디바이스 등이 각각의 신호 CLK, HD 및 VD의 펄스의 트레일링 에지(trailing edge)와 동기하여 동작되는 것을 전제로 한다. 그러나, 디바이스 등이 각 신호의 펄스의 리딩 에지(leading edge)와 동기하여 동작될 수도 있다.
화소 데이터는 재배열되지 않고 신호 변환부(13)로부터 출력되는 순서로 SSG(14)로부터 출력되는 신호와 동기하여 SRAM 메모리에 기입된다.
화소 데이터가 SRAM 메모리에 기입될 때, 데이터는 SRAM 메모리의 초기 어드레스(예컨대, 어드레스값 "0")에서 시작하여 내림차순으로 어드레스값 "1", "2", "3", …이 이어지는 어드레스로 나타내는 영역에 기입된다.
도 44는 SRAM 메모리에 기입되는 데이터를 나타낸다.
이하의 설명은 SRAM 메모리(204)로부터의 데이터 판독에 관한 것이다.
SRAM 메모리(205)에 관한 설명은 SRAM 메모리(204)에 관한 설명과의 중복을 피하기 위해 생략한다.
박스내의 "a1"과 같은 기호는 각각의 데이터를 식별하고, 박스 위에 붙여진 번호는 SRAM 메모리(204)의 저장 영역에 할당된 어드레스를 나타낸다.
여기에서, 어드레스는 초기 어드레스값 "0"에서 시작하여 유사한 방식으로 SRAM 메모리(204 및 205)의 저장 영역에 할당되는 것으로 가정한다.
도 44는 예를 들어, 데이터 "a1"이 어드레스 "0"으로 나타내는 SRAM 메모리(204)의 저장 영역에 기록되고, 데이터 "a2"가 어드레스 "1"로 나타내는 저장 영역에 기록되는 것을 나타낸다. 유사하게, 신호 변환부(13)로부터 출력된 데이터 "a3"∼"a30"이 어드레스 "2"∼"29"로 나타내는 저장 영역에 저장된다.
수직 카운터(201)는 입력 신호 HD 및 VD 양자가 고레벨이 될 때 값 "0"으로 리셋된 후, HD의 고레벨이 검출될 때마다 "1"씩 증가된다. 수직 카운터(201)는 카운트값(이하 수직 카운트값이라 함)을 판독 어드레스 카운터(203)에 출력한다.
수평 카운터(202)는 입력 신호 HD 및 VD 양자가 고레벨이 될 때 값 "0"으로 리셋된 후, CLK의 고레벨이 검출될 때마다 "1"씩 증가된다. 수평 카운터(202)는 카운트값(이하 수평 카운트값이라 함)을 판독 어드레스 카운터(203)에 출력한다.
도 45는 판독 어드레스 카운터(203)의 구성을 나타내는 블록도이다.
도 45에 나타내는 바와 같이, 판독 어드레스 카운터(203)는 비교기(231), 셀렉터(232), 가산기(233), 래치(234), 셀렉터(235), 가산기(236) 및 래치(237)를 포함한다.
비교기(231)는 수평 카운터(202) 및 수직 카운터(201)로부터 수평 카운트값 및 수직 카운트값을 수신하고, 수신된 수평 및 수직 카운트값 양자가 "1"인 경우, 값 "1"을 셀렉터(232)에 출력하고, 수신된 수평 및 수직 카운트값 양자가 "1"이 아닌 경우, 값 "0"을 셀렉터(232)에 출력한다.
셀렉터(232)는 2개의 입력을 수신하고, 비교기(231)로부터의 출력값이 "1"인 경우, 초기 판독 어드레스값을 셀렉터(235)에 출력하고, 비교기(231)로부터의 출력값이 "0"인 경우, 가산기(233)로부터의 출력값을 셀렉터(235)에 출력한다.
여기에서, 상기 초기 판독 어드레스값은 미리 결정되는 DRAM(16)의 판독 개시 어드레스라는 것을 유념하라. 본 변형예에서는, 초기 판독 어드레스값을 "0"으로 가정한다.
HD 신호가 입력될 때, 가산기(233)는 수신된 값에 제 2 가산값을 가산하고, 그 결과값을 셀렉터(232)에 출력한다.
상기 제 2 가산값은 미리 결정되고, 이 예에서는 그 값을 "4"라고 가정한다.
래치(234)는 수직 카운트값을 수신하고, 수신된 수직 카운트값이 이전에 수신된 값으로부터 변환할 때마다, 값 "1"을 나타내는 펄스를 출력하고, 변화가 없는 경우, 값 "0"을 나타내는 저레벨 신호를 출력한다.
셀렉터(235)는 래치(234)가 값 "1"을 출력하는 경우 셀렉터(232)로부터 출력된 값을 래치(237)에 출력하고, 래치(234)가 값 "0"을 출력하는 경우 가산기(236)로부터 출력된 값을 래치(237)에 출력한다.
CLK 신호가 입력될 때, 가산기(236)는 수신된 값에 제 1 가산값을 가산하고, 그 결과값을 셀렉터(235)에 출력한다.
래치(237)는 셀렉터(235)로부터 출력된 판독 어드레스를 DRAM 제어부(17)에 출력한다.
DRAM 제어부(17)는 재배열부(15)로부터 획득된 판독 어드레스로 나타내는 DRAM의 저장 영역으로부터 데이터를 판독하고, 판독한 데이터를 출력 신호 생성부(18)에 출력한다.
도 46은 도 46은 본 변형예의 재배열부에 의해 VD, HD, CLK, 수직 카운트값, 수평 카운트값 및 판독 어드레스의 변화를 나타내는 타이밍도이다.
도 46에 나타내는 바와 같이, 재배열부(15)는 판독한 어드레스 "0", "3", "6", "9", …를 이 순서대로 DRAM 제어부(17)에 출력한다. 이들 어드레스를 수신할 때, DRAM 제어부(17)는 DRAM(16)으로부터, 어드레스 "0"에서의 저장 영역으로부터 값 "a1", 어드레스 "3"에서의 저장 영역으로부터 값 "a4", 어드레스 "6"에서의 저장 영역으로부터 값 "a7", 어드레스 "9"에서의 저장 영역으로부터 값 "a10", …을 이 순서대로 판독한다.
상술한 바와 같이, 데이터가 신호 변환부(13)로부터 출력된 순서로 데이터가 SRAM 메모리(204)에 기입되는 것이 가능하고, 기입된 데이터가 원하는 순서로 SRAM 메모리(204)로부터 판독되는 것이 가능하다.
여기에서, 제 1 및 제 2 가산값과 초기 판독 어드레스값의 구체적인 값을 결정하는 것은 설계에 밀접한 관련이 있고, 사양을 충족시킬 필요가 있는 경우 변경될 수 있음을 유념하라.
(7) 지금까지의 설명에서는, 3개의 수직 전송 열이 하나의 유닛으로 간주되고, 각 유닛은 전송 전극과 동일한 구조를 갖는다. 그러나, 2n+1의 수직 전송 열이 하나의 유닛으로 간주될 수 있고, 각 유닛이 전송 전극과 동일한 구조를 가질 수 있으며, 여기에서 n은 2 이상의 자연수이다.
비록 본 발명을 첨부한 도면을 참조하여 예에 의해 설명하였지만, 다양한 변경 및 수정이 당업자에게는 명백하게 됨을 유념하라. 따라서, 그러한 변경 및 수정이 본 발명의 범위를 벗어나지 않으면, 본 발명에 포함되는 것으로 간주되어야 한다.
이상 본 발명에 의하면, 적어도 수평 방향으로 처리될 화소의 수를 감소시킬 수 있고, 모아레 또는 의사 신호를 생성함 없이 고속으로 고화질 영상 신호를 출력할 수 있는 고체 촬상 소자를 포함하는 고체 촬상 장치를 얻을 수 있다.
도 1은 본 발명의 고체 촬상 장치의 구성을 나타내는 블록도이다.
도 2는 신호 변환부로부터 재배열부로 데이터가 입력되는 순서를 나타낸다.
도 3은 고체 촬상 소자에 의해 생성된 전기 신호에 대응하는 화소 데이터의 2차원 배열을 나타낸다.
도 4는 재배열부의 구성을 나타내는 블록도이다.
도 5는 신호 변환부로부터 입력되는 데이터 a1 내지 a30을 재배열부가 메모리 세트를 이용하여 재배열하는 동작을 나타낸다.
도 6은 재배열부가 메모리 세트를 이용하여 재배열된 데이터를 DRAM 제어부에 출력하는 동작을 나타낸다.
도 7은 더미 데이터가 또한 라인 메모리에 저장될 때 라인 메모리의 데이터 배열을 나타낸다.
도 8은 재배열부가 신호 변환부로부터 입력된 데이터를 메모리 세트를 이용하여 재배열하는 동작을 나타낸다.
도 9는 재배열부가 메모리 세트를 이용하여 재배열된 데이터를 DRAM 제어부에 출력하도록 판독 어드레스 제어를 실행하는 동작을 나타낸다.
도 10은 재배열부가 메모리 세트를 이용하여 재배열된 데이터를 DRAM 제어부에 출력하도록 판독 타이밍 제어를 실행하는 동작을 나타낸다.
도 11은 하나의 메모리 세트가 이용될 때 재배열부의 구성을 나타내는 블록도이다.
도 12는 하나의 메모리 세트만을 포함하는 재배열부에 의해 데이터가 기입되는 타이밍을 나타낸다.
도 13은 2 포트 메모리 및 어드레스 제어부를 포함하는 재배열부의 구성을 나타내는 블록도이다.
도 14는 재배열부가 DRAM 제어부에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
도 15는 재배열부가 신호 처리부와 독립되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
도 16은 재배열부가 신호 처리부에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
도 17은 재배열부가 고체 촬상 소자 구동부에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
도 18은 신호 변환부 및 재배열부가 고체 촬상 소자 구동부에 내장되어 있는 고체 촬상 장치의 구성을 나타내는 블록도이다.
도 19는 고체 촬상 소자의 전체 구성을 나타낸다.
도 20은 신호 전하가 혼합되어 있는 화소의 조합을 나타낸다.
도 21은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 22는 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 23은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 24는 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 25는 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 26은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 27은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 28은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 29는 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 30은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 31은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 동작의 절차를 나타낸다.
도 32는 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 패턴을 나타낸다.
도 33은 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 패턴을 나타낸다.
도 34는 본 발명의 하나의 실시예의 고체 촬상 소자에 의한 화소 혼합 패턴을 나타낸다.
도 35는 본 발명의 하나의 실시예의 고체 촬상 소자의 수직 전송 레지스터의 게이터 구조를 나타낸다.
도 36은 본 발명의 하나의 실시예의 고체 촬상 소자의 수직 전송 레지스터의 게이터 구조를 나타낸다.
도 37은 본 발명의 하나의 실시예의 고체 촬상 소자의 수직 전송 레지스터의 게이터 구조를 나타낸다.
도 38은 본 발명의 하나의 실시예의 고체 촬상 소자의 수직 전송 레지스터의 게이터 구조를 나타낸다.
도 39는 본 발명의 하나의 실시예의 고체 촬상 소자의 수직 전송 레지스터의 게이터 전극의 배열을 나타낸다.
도 40은 본 발명의 하나의 실시예의 고체 촬상 소자의 구동 타이밍도이다.
도 41은 본 발명의 하나의 실시예의 고체 촬상 소자의 구동 타이밍도이다.
도 42는 본 발명의 디지털 카메라의 구성을 나타낸다.
도 43은 본 변형예의 재배열부의 구성을 나타내는 블록도이다.
도 44는 SRAM 메모리에 기입되는 데이터를 나타낸다.
도 45는 판독 어드레스 카운터의 구성을 나타내는 블록도이다.
도 46은 본 변형예의 재배열부에 의해 VD, HD, CLK, 수직 카운트값, 수평 카운트값 및 판독 어드레스의 변화를 나타내는 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명*
12 : 고체 촬상 소자 구동부 13 : 신호 변환부
14 : SSG 15 : 재배열부
16 : DRAM 17 : DRAM 제어부
18 : 출력 신호 생성부 19 : 신호 처리부
101 : 고체 촬상 소자

Claims (23)

  1. 고체 촬상 소자로부터 수신되는 복수개의 화소 데이터를 재배열하는 화소 배열 장치로서,
    상기 고체 촬상 소자로부터 상기 복수개의 화소 데이터의 시퀀스를 획득하는 획득부와,
    상기 복수개의 화소 데이터의 시퀀스로부터 미리 정해진 갯수의 화소 데이터마다 하나의 화소 데이터를 추출하는 추출부와,
    상기 추출된 화소 데이터를 상기 화소 데이터가 추출되는 순서로 순차적으로 배열하는 배열부를 포함하는 것을 특징으로 하는 화소 배열 장치.
  2. 제 1 항에 있어서,
    상기 추출부는 상기 복수개의 화소 데이터로부터 미리 정해진 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 1 화소 데이터로 추출하고,
    상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 4개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 2 화소 데이터로 추출하며,
    상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 8개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 3 화소 데이터로 추출하고,
    상기 배열부는 상기 제 1 화소 데이터가 추출되는 순서로 상기 추출된 제 1 화소 데이터를 순차적으로 배열하고,
    상기 제 2 화소 데이터가 추출되는 순서로 상기 추출된 제 2 화소 데이터를 순차적으로 배열하며,
    상기 제 3 화소 데이터가 추출되는 순서로 상기 추출된 제 3 화소 데이터를 순차적으로 배열하는 것을 특징으로 하는 화소 배열 장치.
  3. 제 2 항에 있어서,
    상기 추출부는 미리 정해진 갯수의 제 1 화소 데이터를 추출하고,
    상기 추출부는 미리 정해진 갯수의 제 2 화소 데이터를 추출하며,
    상기 추출부는 미리 정해진 갯수의 제 3 화소 데이터를 추출하는 것을 특징으로 하는 화소 배열 장치.
  4. 제 3 항에 있어서,
    상기 추출부는,
    저장 서브유닛과,
    상기 복수개의 화소 데이터의 상기 시퀀스를 상기 저장 서브유닛의 연속적인 어드레스를 갖는 영역에 기입 서브유닛이 수신하는 순서로 기입하는 기입 서브유닛과,
    상기 영역의 상기 연속적인 어드레스 중에서 미리 정해진 갯수의 어드레스마다 나타나는 어드레스를 출력하는 어드레스 제어 서브유닛을 포함하고,
    상기 배열부는 상기 어드레스 제어 서브유닛에 의해 출력된 상기 어드레스로 나타내는 영역의 위치로부터 화소 데이터를 판독하며, 상기 판독한 화소 데이터를 순차적으로 배열하는 것을 특징으로 하는 화소 배열 장치.
  5. 제 4 항에 있어서,
    상기 어드레스 제어 서브유닛은,
    상기 화소 배열 장치 외부로부터 기준 클록 및 수평 동기 신호를 수신하는 제어 신호 수신 하위부와,
    상기 기준 클록과 동기하여 수평 카운트값을 출력하도록 카운트하는 수평 카운터와,
    상기 수평 동기 신호와 동기하여 수직 카운트값을 출력하도록 카운트하는 수직 카운터와,
    상기 수평 및 수직 카운트값에 기초하여 ax+by+c로 각각 표현되는 어드레스를 산출하는 어드레스 산출 하위부를 포함하며, 여기에서 "x"는 수평 카운트값을 나타내고, "y"는 수직 카운트값을 나타내며, "a" 및 "b"는 각각 일정한 수를 나타내고, "c"는 상기 추출부가 상기 화소 데이터를 추출하기 시작하는 위치에 대응하는 판독 개시 어드레스를 나타내는 것을 특징으로 하는 화소 배열 장치.
  6. 제 3 항에 있어서,
    상기 추출부는,
    3개의 라인 메모리를 포함하는 저장 서브유닛과,
    하나의 화소 데이터가 전송될 때마다 상기 3개의 라인 메모리 중에서 하나의 라인 메모리를 주기적으로 선택하는 제어 서브유닛을 포함하고,
    상기 배열부는,
    상기 복수개의 화소 데이터의 상기 시퀀스로부터 하나의 화소 데이터를 상기 기입부가 수신하는 순서로 추출하고, 상기 추출된 화소 데이터를 상기 제어 서브유닛에 의해 현재 선택된 라인 메모리에 기입하는 기입 서브유닛을 포함하는 것을 특징으로 하는 화소 배열 장치.
  7. 제 6 항에 있어서,
    상기 기입 서브 유닛은 상기 복수개의 화소 데이터의 상기 시퀀스에서 제외하기 위해 미리 정해진 위치를 제외한 위치에 위치하는 화소 데이터만을 상기 제어 서브유닛에 의해 현재 선택된 상기 라인 메모리에 기입하는 것을 특징으로 하는 화소 배열 장치.
  8. 제 6 항에 있어서,
    상기 배열부는,
    상기 3개의 라인 메모리의 각각에 대해 라인 메모리의 선두에서 미리 정해진 갯수의 화소 데이터를 판독한 후 폐기하고, 상기 폐기된 화소 데이터 이후의 나머지 화소 데이터를 판독하는 판독 서브유닛을 포함하는 것을 특징으로 하는 화소 배열 장치.
  9. 제 6 항에 있어서,
    상기 배열부는,
    상기 3개의 라인 메모리의 각각에서 미리 정해진 연속적인 어드레스로 나타내는 미리 정해진 위치로부터만 화소 데이터를 판독하는 판독 서브유닛을 포함하는 것을 특징으로 하는 화소 배열 장치.
  10. 제 3 항에 있어서,
    상기 배열부는,
    데이터의 판독 및 기입을 병렬로 실행하는 2 포트 메모리와,
    상기 고체 촬상 소자에 제공되는 광전 변환 소자의 2차원 배열에 기초하여 상기 2 포트 메모리로/로부터 상기 추출된 화소 데이터를 기입 또는 판독하는 데이터 처리 서브유닛을 포함하는 것을 특징으로 하는 화소 배열 장치.
  11. (a) 2차원으로 배열되는 광전 변환 소자를 구비하는 고체 촬상 소자와, (b) 신호 처리 회로를 포함하는 고체 촬상 장치로서,
    상기 고체 촬상 소자는,
    상기 광전 변환 소자로부터 판독된 신호 전하를 수직 방향으로 전송하고, 상기 광전 변환 소자가 배열된 복수의 열에 대응하는 복수의 전송 열로 구성되는 수직 전송부와,
    상기 수직 전송부로부터의 상기 신호 전하를 수신하고, 상기 수신한 신호 전하를 수평 방향으로 전송하는 수평 전송부를 포함하며,
    상기 수직 및 수평 전송부는 각각 제어부로부터 제어 신호를 수신하는 전송 전극을 포함하고,
    상기 수직 전송부의 각 전송 열은 광전 변환 소자의 미리 정해진 갯수의 행에 각각 대응하는 하나 이상의 전송 레지스터를 포함하며,
    매 2n+1개의 전송 열 중에서 하나의 최종 레지스터는 상기 최종 레지스터로부터 상기 수평 전송부로의 신호 전하의 전송이 각 전송 열의 다른 전송 레지스터 및 다른 전송 열의 다른 최종 레지스터와 독립적으로 제어되는 구조와 동일한 전송 전극 구조를 갖고,
    상기 신호 처리 회로는,
    상기 수평 전송부로부터 전송된 상기 신호 전하를 복수개의 화소 데이터로 변환하여, 상기 화소 데이터를 순차적으로 출력하는 변환부와,
    화소 배열 장치를 포함하며,
    상기 화소 배열 장치는,
    상기 복수개의 화소 데이터의 시퀀스를 획득하는 획득부와,
    상기 복수개의 화소 데이터의 열로부터 미리 정해진 갯수의 화소 데이터마다 하나의 화소 데이터를 추출하는 추출부와,
    상기 추출된 화소 데이터를 상기 화소 데이터가 추출되는 순서로 순차적으로 배열하는 배열부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  12. 제 11 항에 있어서,
    3개의 전송 열 중에서 매 하나의 최종 레지스터는 상기 최종 레지스터로부터 상기 수평 전송부로의 신호 전하의 전송이 각 전송 열의 다른 전송 레지스터 및 다른 전송 열의 다른 최종 레지스터와 독립적으로 제어되는 구조와 동일한 전송 전극 구조를 갖는 것을 특징으로 하는 고체 촬상 장치.
  13. 제 12 항에 있어서,
    상기 추출부는 상기 복수개의 화소 데이터로부터 미리 정해진 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 1 화소 데이터로 추출하고,
    상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 4개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 2 화소 데이터로 추출하며,
    상기 복수개의 화소 데이터로부터 상기 미리 정해진 위치보다 8개의 화소 데이터만큼 뒤에 있는 위치로부터 시작하는 3개 중에서 하나의 화소 데이터를 제 3 화소 데이터로 추출하고,
    상기 배열부는 상기 제 1 화소 데이터가 추출되는 순서로 상기 추출된 제 1 화소 데이터를 순차적으로 배열하고,
    상기 제 2 화소 데이터가 추출되는 순서로 상기 추출된 제 2 화소 데이터를 순차적으로 배열하며,
    상기 제 3 화소 데이터가 추출되는 순서로 상기 추출된 제 3 화소 데이터를 순차적으로 배열하는 것을 특징으로 하는 고체 촬상 장치.
  14. 제 13 항에 있어서,
    상기 추출부는 미리 정해진 갯수의 제 1 화소 데이터를 추출하고,
    상기 추출부는 미리 정해진 갯수의 제 2 화소 데이터를 추출하며,
    상기 추출부는 미리 정해진 갯수의 제 3 화소 데이터를 추출하는 것을 특징으로 하는 고체 촬상 장치.
  15. 제 14 항에 있어서,
    상기 추출부는,
    저장 서브유닛과,
    상기 복수개의 화소 데이터의 상기 시퀀스를 상기 저장 서브유닛의 연속적인 어드레스를 갖는 영역에 기입 서브유닛이 수신하는 순서로 기입하는 기입 서브유닛과,
    상기 영역의 상기 연속적인 어드레스 중에서 미리 정해진 갯수의 어드레스마다 나타나는 어드레스를 출력하는 어드레스 제어 서브유닛을 포함하고,
    상기 배열부는 상기 어드레스 제어 서브유닛에 의해 출력된 상기 어드레스로 나타내는 영역의 위치로부터 화소 데이터를 판독하며, 상기 판독한 화소 데이터를 순차적으로 배열하는 것을 특징으로 하는 고체 촬상 장치.
  16. 제 15 항에 있어서,
    상기 어드레스 제어 서브유닛은,
    상기 화소 배열 장치 외부로부터 기준 클록 및 수평 동기 신호를 수신하는 제어 신호 수신 하위부와,
    상기 기준 클록과 동기하여 수평 카운트값을 출력하도록 카운트하는 수평 카운터와,
    상기 수평 동기 신호와 동기하여 수직 카운트값을 출력하도록 카운트하는 수직 카운터와,
    상기 수평 및 수직 카운트값에 기초하여 ax+by+c로 각각 표현되는 어드레스를 산출하는 어드레스 산출 하위부를 포함하며, 여기에서 "x"는 수평 카운트값을 나타내고, "y"는 수직 카운트값을 나타내며, "a" 및 "b"는 각각 일정한 수를 나타내고, "c"는 상기 추출부가 상기 화소 데이터를 추출하기 시작하는 위치에 대응하는 판독 개시 어드레스를 나타내는 것을 특징으로 하는 고체 촬상 장치.
  17. 제 14 항에 있어서,
    상기 추출부는,
    3개의 라인 메모리를 포함하는 저장 서브유닛과,
    하나의 화소 데이터가 전송될 때마다 상기 3개의 라인 메모리 중에서 하나의 라인 메모리를 주기적으로 선택하는 제어 서브유닛을 포함하고,
    상기 배열부는,
    상기 복수개의 화소 데이터의 상기 시퀀스로부터 하나의 화소 데이터를 상기 기입부가 수신하는 순서로 추출하고, 상기 추출된 화소 데이터를 상기 제어 서브유닛에 의해 현재 선택된 라인 메모리에 기입하는 기입 서브유닛을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  18. 제 17 항에 있어서,
    상기 기입 서브 유닛은 상기 복수개의 화소 데이터의 상기 시퀀스에서 제외하기 위해 미리 정해진 위치를 제외한 위치에 위치하는 화소 데이터만을 상기 제어 서브유닛에 의해 현재 선택된 상기 라인 메모리에 기입하는 것을 특징으로 하는 고체 촬상 장치.
  19. 제 17 항에 있어서,
    상기 배열부는,
    상기 3개의 라인 메모리의 각각에 대해 라인 메모리의 선두에서 미리 정해진 갯수의 화소 데이터를 판독한 후 폐기하고, 상기 폐기된 화소 데이터 이후의 나머지 화소 데이터를 판독하는 판독 서브유닛을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  20. 제 17 항에 있어서,
    상기 배열부는,
    상기 3개의 라인 메모리의 각각에서 미리 정해진 연속적인 어드레스로 나타내는 미리 정해진 위치로부터만 화소 데이터를 판독하는 판독 서브유닛을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  21. 제 14 항에 있어서,
    상기 배열부는,
    데이터의 판독 및 기입을 병렬로 실행하는 2 포트 메모리와,
    상기 고체 촬상 소자에 제공되는 광전 변환 소자의 2차원 배열에 기초하여 상기 2 포트 메모리로/로부터 상기 추출된 화소 데이터를 기입 또는 판독하는 데이터 처리 서브유닛을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  22. 청구항 1에서 한정하고 있는 상기 고체 촬상 장치를 포함하는 카메라.
  23. 청구항 11에서 한정하고 있는 상기 고체 촬상 장치를 포함하는 카메라.
KR1020040084655A 2003-10-24 2004-10-22 화소 배열 장치, 고체 촬상 장치 및 카메라 KR20050039626A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003365225 2003-10-24
JPJP-P-2003-00365225 2003-10-24
JPJP-P-2004-00143480 2004-05-13
JP2004143480 2004-05-13

Publications (1)

Publication Number Publication Date
KR20050039626A true KR20050039626A (ko) 2005-04-29

Family

ID=34575901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084655A KR20050039626A (ko) 2003-10-24 2004-10-22 화소 배열 장치, 고체 촬상 장치 및 카메라

Country Status (4)

Country Link
US (1) US7750957B2 (ko)
KR (1) KR20050039626A (ko)
CN (1) CN100394767C (ko)
TW (1) TW200520225A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015080403A1 (ko) * 2013-11-29 2015-06-04 (주)실리콘화일 이미지 시그널 프로세서의 이미지 데이터 출력 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100420274C (zh) * 2006-05-19 2008-09-17 北京中星微电子有限公司 一种摄像头和数据处理装置
US7920191B2 (en) * 2006-12-08 2011-04-05 Casio Computer Co., Ltd. Image capturing apparatus in which pixel charge signals are divided and output in a different order than an arrangement of pixels on an image capturing element and then rearranged and stored in a same order as the arrangement of the pixels on the image capturing element, and method thereof
JP2008252791A (ja) * 2007-03-30 2008-10-16 Fujifilm Corp Ｃｃｄ型固体撮像素子の駆動方法及び撮像装置
US8860738B2 (en) * 2008-12-24 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Image processing circuit, display device, and electronic device
FR2943203B1 (fr) * 2009-03-16 2011-04-08 St Microelectronics Grenoble 2 Sas Procede et dispositif pour reordonner des donnees d'image ayant une repartition du type du motif de bayer
JP5818455B2 (ja) * 2011-02-17 2015-11-18 キヤノン株式会社 固体撮像装置およびその製造方法
JP2015216186A (ja) * 2014-05-09 2015-12-03 ソニー株式会社 固体撮像装置および電子機器
JP6530593B2 (ja) * 2014-08-11 2019-06-12 キヤノン株式会社 撮像装置及びその制御方法、記憶媒体
JP6004245B1 (ja) * 2014-11-27 2016-10-05 パナソニックＩｐマネジメント株式会社 画像取得装置、画像形成システムおよび画像形成方法
US20220019407A1 (en) * 2020-07-14 2022-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. In-memory computation circuit and method
US11838659B2 (en) * 2021-11-16 2023-12-05 Pixart Imaging Inc. Image sensing system and image sensing data processing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937037A (en) * 1985-08-06 1990-06-26 Christopher A. Griffiths Combined inforamtion recording and graphic display device
EP0748112B1 (en) * 1992-12-28 2000-03-08 Matsushita Electronics Corporation Solid state image sensor device and its driving method
JPH06303529A (ja) 1993-04-16 1994-10-28 Fuji Xerox Co Ltd 画像処理装置
US5819035A (en) * 1995-10-20 1998-10-06 Matsushita Electric Industrial Co., Ltd. Post-filter for removing ringing artifacts of DCT coding
CN1167252C (zh) * 1996-03-28 2004-09-15 国际电气株式会社 图像传输系统
JPH10136244A (ja) * 1996-11-01 1998-05-22 Olympus Optical Co Ltd 電子的撮像装置
JP2812317B2 (ja) * 1996-11-21 1998-10-22 日本電気株式会社 固体撮像素子およびこれを用いた固体撮像装置
JPH11234668A (ja) * 1998-02-13 1999-08-27 Sony Corp 映像符号化装置
JP4140077B2 (ja) * 1998-02-18 2008-08-27 ソニー株式会社 固体撮像素子の駆動方法及び固体撮像素子、並びにカメラ
US6888568B1 (en) * 1999-08-19 2005-05-03 Dialog Semiconductor Gmbh Method and apparatus for controlling pixel sensor elements
JP2001111894A (ja) * 1999-10-07 2001-04-20 Fuji Film Microdevices Co Ltd 固体撮像素子、その制御方法およびそれを用いた固体撮像装置
JP3636291B2 (ja) * 2000-01-31 2005-04-06 オリンパス株式会社 撮像装置
JP4514912B2 (ja) 2000-07-21 2010-07-28 富士フイルム株式会社 固体撮像装置およびその駆動方法
JP2003101928A (ja) 2001-09-21 2003-04-04 Konica Corp 電子カメラ
EP1501283A2 (en) * 2003-07-23 2005-01-26 Shimadzu Corporation Optical image information detecting apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015080403A1 (ko) * 2013-11-29 2015-06-04 (주)실리콘화일 이미지 시그널 프로세서의 이미지 데이터 출력 장치
US10313620B2 (en) 2013-11-29 2019-06-04 SK Hynix Inc. Image data output device for image signal processor

Also Published As

Publication number Publication date
CN100394767C (zh) 2008-06-11
CN1645908A (zh) 2005-07-27
TW200520225A (en) 2005-06-16
US7750957B2 (en) 2010-07-06
US20050104982A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
JP6019692B2 (ja) 撮像素子、撮像素子の制御方法、および、撮像装置
JPH08172635A (ja) 撮像装置
JP2004064165A (ja) 撮像装置および撮像方法
JP4600315B2 (ja) カメラ装置の制御方法及びこれを用いたカメラ装置
JP6305169B2 (ja) 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体
KR20050039626A (ko) 화소 배열 장치, 고체 촬상 장치 및 카메라
JP3967853B2 (ja) 固体撮像装置および信号読出し方法
US5150204A (en) Solid state image pickup having plural pixels arranged on plural lines
US20070030371A1 (en) Frame shuttering scheme for increased frame rate
US6545713B1 (en) Solid-state image pickup apparatus
JP4537825B2 (ja) 画素配列装置、固体撮像装置及びカメラ
JP2004112768A (ja) 撮像装置
JP6600375B2 (ja) 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体
JPH09233394A (ja) 撮像装置
JP4230128B2 (ja) 撮像装置およびその制御方法
JP2931531B2 (ja) 固体撮像装置
JP2001145025A (ja) 固体撮像装置およびその駆動方法
JP3463695B2 (ja) 撮影装置
JPH0984029A (ja) カラー撮像装置
JP2003101889A (ja) 電子カメラ
JP2618962B2 (ja) 固体撮像素子カメラ
JP2000224600A (ja) 撮像装置
JP2940820B2 (ja) 単板式カラーカメラおよび色信号の分離方法
JP3970068B2 (ja) 撮像装置
JP2005260411A (ja) 高感度撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee