KR20050033696A - 반도체소자의 형성 방법 - Google Patents
반도체소자의 형성 방법 Download PDFInfo
- Publication number
- KR20050033696A KR20050033696A KR1020030069537A KR20030069537A KR20050033696A KR 20050033696 A KR20050033696 A KR 20050033696A KR 1020030069537 A KR1020030069537 A KR 1020030069537A KR 20030069537 A KR20030069537 A KR 20030069537A KR 20050033696 A KR20050033696 A KR 20050033696A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- ion implantation
- gate electrode
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 150000002500 ions Chemical class 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 10
- -1 halo ion Chemical class 0.000 claims abstract description 6
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 125000004429 atom Chemical group 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 229910017052 cobalt Inorganic materials 0.000 description 7
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- 239000000969 carrier Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000000129 anionic group Chemical group 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 형성방법에 관한 것으로서, 트렌치 및 상기 트렌치를 매립시키는 소자분리막이 구비된 반도체기판을 제공하는 단계; 기판에 게이트 전극을 형성하는 단계; 게이트전극을 마스크로 하여 상기 기판 전면에 저농도 이온주입을 각각 실시하여 엘디디 및 할로이온층을 차례로 형성하는 단계; 게이트 전극 양측면에 버퍼옥사이드막 및 절연 스페이서를 차례로 형성하는 단계; 게이트 전극 구조를 마스크로 하여 상기 기판 전면에 상기 기판에 대해 수직인 방향으로 소오스/드레인용 1차 고농도 이온주입을 실시하는 소오스/드레인을 형성하는 단계; 게이트 전극 구조를 마스크로 하여 상기 기판 전면에 상기 기판에 대해 소정 각도로 소오스/드레인용 2차 고농도 이온주입을 실시하여 상기 트렌치와의 경계지역에서의 상기 소오스/드레인의 이온 농도를 증가시켜 상기 소오스/드레인의 깊이를 일정하게 확보하는 단계; 소오스/드레인을 포함한 기판 전면에 열처리를 실시하는 단계;및 게이트 전극 및 소오스/드레인의 상부에 선택적으로 실리사이드막을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 형성방법에 관한 것으로, 보다 구체적으로는 소오스/드레인 형성용 이온주입 시, 트렌치 경계지역에서 소오서/드레인의 깊이가 작아지는 밴드-업 현상(junction bend up)을 방지할 수 있는 반도체 소자의 형성방법에 관한 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도이다.
종래 기술에 따른 반도체 소자의 형성방법은, 도 1a에 도시된 바와 같이, 먼저 소자격리영역(미도시)이 정의된 반도체기판(1)을 제공한다. 이어, 상기 기판(1)의 소자격리영역을 식각하여 트렌치(2) 및 트렌치(2)를 매립시키는 소자격리막(3)을 차례로 형성한다. 그런 다음, 상기 소자격리막(3)을 포함한 기판 전면에 이온주입을 실시하여 p웰(4)을 형성한다.
이 후, 도 1b에 도시된 바와 같이, 상기 결과물 위에 게이트절연막(5)을 개재시켜 게이트전극(6)을 형성하고 나서, 저농도의 이온주입 공정을 각각 실시하여 상기 게이트 전극(6) 양측 하부에 엘디디(7) 및 할로이온주입층(8)을 차례로 형성한다.
이어, 도 1c에 도시된 바와 같이, 상기 게이트전극(6)의 양측에 버퍼옥사이드막(9) 및 절연 스페이서(10)를 차례로 형성한다. 그런 다음, 상기 게이트전극 구조를 마스크로 기판 전면에 소오스/드레인 형성용 고농도의 이온 주입을 실시하여 소오스/드레인(S1)(D1)을 형성한다. 이때, 상기 게이트전극(6) 상부에도 고농도의 이온이 주입된다. 또한, 상기 이온주입 공정은 기판에 대해 수직인 방향으로 이온이 주입된다.
한편, 상기 고농도 이온주입된 게이트 전극 및 소오스/드레인은 이 후의 공정에서 금속과 접촉하여 동작 전압이 걸리게 되고 이로 인해 캐리어들의 흐름을 선택적으로 제어하는 역할을 하므로, 이온의 확산현상으로 인해 이온이 손실됨에 따른 고농도의 캐리어가 손실되는 것을 막아야 한다.
따라서, 도 1d에 도시된 바와 같이, 상기 결과물 전면에 코발트(Co)금속을 이용하여 금속막(미도시)을 증착하고, 게이트전극(6) 및 소오스/드레인(S1)(D1)에 잔류되도록 상기 금속막을 선택 식각하고, 열처리(미도시)를 진행함으로서, 금속과 실리콘 간의 반응에 의해 게이트 전극(6) 및 소오스/드레인(S1)(D1)에 코발트 실리사이드막(11a)(11b)을 형성한다. 이때, 상기 코발트 실리사이드막(11a)(11b)은 이 후의 금속과 접촉할 시 저항을 감소시키는 역할을 한다.
그러나, 종래의 기술에서는 소오스/드레인 형성용 이온주입 공정 시, 상기 이온이 기판에 대해 수직인 방향으로 주입되기 때문에, 도 1c의 A부분에서와 같이, 트렌치 경계지역에서 소오서/드레인의 깊이가 작아지는 밴드-업 현상(junction bend up)이 발생되며, 이로써 소오스/드레인과 이 후에 형성되는 코발트 실리사이드막과의 거리가 작아지게 된다. 따라서, 누설 전류의 문제점이 있었다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 트렌치 경계지역에서 소오스/드레인의 깊이를 일정하게 확보함으로써, 이 후 형성되는 실리사이드와의 거리가 커지게 되어 누설 전류를 개선하고 소자의 성능을 증대시킬 수 있는 반도체소자의 형성방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 반도체소자의 형성방법은 트렌치 및 상기 트렌치를 매립시키는 소자분리막이 구비된 반도체기판을 제공하는 단계; 기판에 게이트 전극을 형성하는 단계; 게이트전극을 마스크로 하여 상기 기판 전면에 저농도 이온주입을 각각 실시하여 엘디디 및 할로이온층을 차례로 형성하는 단계; 게이트 전극 양측면에 버퍼옥사이드막 및 절연 스페이서를 차례로 형성하는 단계; 게이트 전극 구조를 마스크로 하여 상기 기판 전면에 상기 기판에 대해 수직인 방향으로 소오스/드레인용 1차 고농도 이온주입을 실시하는 소오스/드레인을 형성하는 단계; 게이트 전극 구조를 마스크로 하여 상기 기판 전면에 상기 기판에 대해 소정 각도로 소오스/드레인용 2차 고농도 이온주입을 실시하여 상기 트렌치와의 경계지역에서의 상기 소오스/드레인의 이온 농도를 증가시켜 상기 소오스/드레인의 깊이를 일정하게 확보하는 단계; 소오스/드레인을 포함한 기판 전면에 열처리를 실시하는 단계;및 게이트 전극 및 소오스/드레인의 상부에 선택적으로 실리사이드막을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 1차 고농도 이온주입 공정은 소오스로서 아세닉이온을 사용하며, 30 내지 60KeV의 에너지, 2.0E15∼7.0KeV atoms/㎠의 이온 도오즈, 0°각도의 틸트로 진행하는 것이 바람직하다.
상기 2차 고농도 이온주입 공정은 소오스로서 포스포러스 이온을 사용하며,전체 도우즈량의 1/4씩 나눠서 총 4회 이온주입한다. 또한, 공정조건으로는 10∼65KeV의 에너지, 1.0E13∼1.0E15 atoms/㎠의 도우즈, 7∼30°각도의 틸트, 0∼360°의 트위스트로 진행하는 것이 바람직하다.
상기 열처리 공정은 100% 질소분위기 상태를 유지하고 있는 RTP장비 내에서 진행하며, 900∼1050℃온도 범위에서 5∼15초동안 진행하는 것이 바람직하다. 또한, 상기 열처리 공정의 승온 온도는 30∼50℃/sec인 것이 바람직하다.
(실시예)
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체 소자의 형성방법은, 도 2a에 도시된 바와 같이, 소자격리영역이 정의된 반도체기판(20)을 제공한다. 이어, 상기 기판의 격리영역에 공지의 STI공정을 통해 트렌치(21) 및 트렌치(21)를 매립시키는 소자격리막(22)을 차례로 형성하고 나서, 이온주입을 통해 p웰(23)을 형성한다.
그런 다음, 상기 p웰(23)을 포함한 기판 전면에 게이트절연막(24)을 개재시켜 게이트 전극(25)을 형성한 후, 상기 게이트 전극(25)을 마스크로 하여 기판에 저농도 이온주입을 각각 실시하여 엘디디(26) 및 할로이온층(27)을 차례로 형성한다.
이 후, 도 2c에 도시된 바와 같이, 상기 게이트 전극(25) 양측에 버퍼산화막 (28)및 절연 스페이서(29)를 차례로 형성한다. 상기 결과의 게이트 전극 구조를 마스크로 하고 기판 전면에 상기 기판과 수직인 방향으로 아세닉이온 소오스를 이용하여 1차 이온주입 공정(40)을 실시함으로서, 소오스/드레인(S2)(D2)을 형성한다. 이때, 상기 1차 이온주입 공정은 30 내지 60KeV범위의 에너지를 가하고, 2.0E15∼7.0KeV atoms/㎠범위의 이온도우즈로 공급하며, 0°의 틸트각을 가진다.
이어, 도 2d에 도시된 바와 같이, 다시 상기 게이트전극 구조를 마스크로 하고 상기 1차 이온주입 공정이 완료된 기판 전면에 상기 기판과 소정각도로 포스포러스(phosphrus)이온 소오스를 2차 이온주입 공정(41)을 실시함으로서, 상기 트렌치(21)와의 경계지역에서의 상기 소오스/드레인(S2)(D2)의 이온 농도를 증가시켜 상기 소오스/드레인(S2)(D2)의 깊이를 일정하게 확보한다. 이때, 상기 2차 이온주입 공정(41)은 전체 도우즈량의 1/4씩 나눠서 총 4회의 이온주입 공정을 진행한다. 또한, 상기 2차 이온주입 공정(41)에서, 에너지는 10∼65KeV, 도우즈는 1.0E13∼1.0E15 atoms/㎠, 틸트는 7∼30, 트위스트는 0∼360°로 진행한다.
여기서, 상기 2차 이온주입 공정(41)을 통해 주입되는 이온의 틸트각 및 로테이션 조건을 변경시켜 수직으로 이온주입시키는 방법 대신 옆으로 비스듬히 이온주입시키는 방법으로 진행함으로써, 트렌치 경계지역에서의 소오스/드레인의 이온농도를 높여주게 된다. 따라서, 소오스/드레인의 깊이를 확보할 수 있게 됨에 따라, 벤드-업 현상이 발생되지 않는다.
이어, 상기 1차 및 2차 이온주입 공정을 진행 후에, 상기 결과의 기판 전면에 열처리(42)를 진행하여 소오스/드레인(S2)(D2) 내에 주입된 이온들을 활성화한다. 이때, 상기 열처리(42)는 100% 질소분위기 상태를 유지하고 있는 RTP장비 내에서 진행하며, 900∼1050℃온도 범위에서 5∼15초동안 진행한다. 상기 열처리의 승온 온도는 30∼50℃/sec범위로 진행한다.
한편, 상기 소오스/드레인 형성용 1차 및 2차 고농도 이온주입된 게이트 전극 및 소오스/드레인은 이 후의 공정에서 금속과 접촉하여 동작 전압이 걸리게 되고 이로 인해 캐리어들의 흐름을 선택적으로 제어하는 역할을 하므로, 후속의 실리사이드 공정을 통해 이온의 확산현상으로 인해 이온이 손실됨에 따른 고농도의 캐리어가 손실되는 것을 막아야 한다.
그런 다음, 도 2e에 도시된 바와 같이, 상기 결과물 전면에 코발트(Co)를 이용하여 금속막(미도시)을 증착하고, 게이트전극 및 소오스/드레인에 잔류되도록 상기 금속막을 선택 식각하고, 열처리를 진행함으로써 금속과 실리콘 간의 반응에 의해 게이트 전극(25) 및 소오스/드레인(S2)(D2)에 코발트 실리사이드막(30a)(30b)을 형성한다. 상기 코발트 실리사이드막(30a)(30b)은 이 후의 금속과 접촉할 시 저항을 감소시키는 역할을 한다.
이상에서와 같이, 본 발명에서는 서로 다른 소오스를 이용하여 소오스/드레인 형성용 1차 및 2차 이온주입 공정을 차례로 진행하며, 상기 2차 이온주입 공정 시 주입되는 이온의 틸트각 및 로테이션 조건을 변경시켜 진행함으로써, 트렌치 경계지역에서 소오스/드레인의 깊이가 작아지는 벤드-업 현상을 방지할 수 있다.
한편, 본 발명은 트렌치 경계지역의 소오스/드레인 농도를 높여줌으로써 소오스/드레인의 깊이를 일정하게 확보할 수 있다. 또한, 이 후 형성되는 실리사이드와의거리가 커지게 되어 누설 전류를 개선, 소자의 성능 증대를 이를 수 있으며, 이로써 수율이 향상되는 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도.
Claims (9)
- 트렌치 및 상기 트렌치를 매립시키는 소자분리막이 구비된 반도체기판을 제공하는 단계;상기 기판에 게이트 전극을 형성하는 단계;상기 게이트전극을 마스크로 하여 상기 기판 전면에 저농도 이온주입을 각각 실시하여 엘디디 및 할로이온층을 차례로 형성하는 단계;상기 게이트 전극 양측면에 버퍼옥사이드막 및 절연 스페이서를 차례로 형성하는 단계;상기 게이트 전극 구조를 마스크로 하여 상기 기판 전면에 상기 기판에 대해 수직인 방향으로 소오스/드레인용 1차 고농도 이온주입을 실시하는 소오스/드레인을 형성하는 단계;상기 게이트 전극 구조를 마스크로 하여 상기 기판 전면에 상기 기판에 대해 소정 각도로 소오스/드레인용 2차 고농도 이온주입을 실시하여 상기 트렌치와의 경계지역에서의 상기 소오스/드레인의 이온 농도를 증가시켜 상기 소오스/드레인의 깊이를 일정하게 확보하는 단계;상기 소오스/드레인을 포함한 기판 전면에 열처리를 실시하는 단계;및상기 게이트 전극 및 소오스/드레인의 상부에 선택적으로 실리사이드막을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 1차 고농도 이온주입 공정에서 소오스로서 아세닉이온을 사용하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 1차 고농도 이온주입 공정은 30 내지 60KeV의 에너지, 2.0E15∼7.0KeV atoms/㎠의 이온 도오즈, 0°각도의 틸트로 진행하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 2차 고농도 이온주입 공정에서 소오스로는 포스포러스 이온을 사용하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 2차 고농도 이온주입 공정은 전체 도우즈량의 1/4씩 나눠서 총 4회 이온주입하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 2차 고농도 이온주입 공정은 10∼65KeV의 에너지, 1.0E13∼1.0E15 atoms/㎠의 도우즈, 7∼30°각도의 틸트, 0∼360°의 트위스트로 진행하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 열처리 공정은 100% 질소분위기 상태를 유지하고 있는 RTP장비 내에서 진행하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 열처리 공정은 900∼1050℃온도 범위에서 5∼15초동안 진행하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1항에 있어서, 상기 열처리 공정의 승온 온도는 30∼50℃/sec인 것을 특징으로 하는 반도체소자의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030069537A KR100984856B1 (ko) | 2003-10-07 | 2003-10-07 | 반도체소자의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030069537A KR100984856B1 (ko) | 2003-10-07 | 2003-10-07 | 반도체소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050033696A true KR20050033696A (ko) | 2005-04-13 |
| KR100984856B1 KR100984856B1 (ko) | 2010-10-04 |
Family
ID=37237738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030069537A KR100984856B1 (ko) | 2003-10-07 | 2003-10-07 | 반도체소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100984856B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687872B1 (ko) * | 2005-05-18 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체소자 제조를 위한 이온주입방법 및 이를 이용한경사형 접합 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009576B1 (ko) * | 1992-08-12 | 1995-08-24 | 삼성전자주식회사 | 버스 인터페이스 장치 |
-
2003
- 2003-10-07 KR KR1020030069537A patent/KR100984856B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687872B1 (ko) * | 2005-05-18 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체소자 제조를 위한 이온주입방법 및 이를 이용한경사형 접합 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100984856B1 (ko) | 2010-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105826257B (zh) | 鳍式场效应晶体管及其形成方法 | |
| KR20050050714A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100984856B1 (ko) | 반도체소자의 형성 방법 | |
| KR20050056399A (ko) | 반도체 소자의 제조 방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR100475538B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990026126A (ko) | 얕은 접합의 소오스/드레인을 갖는 모스트랜지스터 및 그것의 제조방법 | |
| KR101068135B1 (ko) | 반도체소자의 제조방법 | |
| KR100552848B1 (ko) | 선택적 실리사이드 공정을 이용한 모스 전계효과트랜지스터의 제조 방법 | |
| KR100685871B1 (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR20070100028A (ko) | 반도체 소자의 제조방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR20010058484A (ko) | 모스형 트랜지스터의 제조방법 | |
| KR100265050B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100617053B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR20090089215A (ko) | 반도체 소자의 형성 방법 | |
| KR100382552B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040050117A (ko) | 반도체 소자의 제조 방법 | |
| KR20050091498A (ko) | 반도체 소자의 형성 방법 | |
| KR20000028096A (ko) | 트렌치 게이트구조의 모스트랜지스터 제조방법 | |
| KR20030049362A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20050104962A (ko) | 반도체 소자 제조방법 | |
| KR20030093555A (ko) | 반도체소자의 제조 방법 | |
| KR19990039346A (ko) | 모스 트랜지스터의 제조방법 | |
| KR20050028597A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190819 Year of fee payment: 10 |