KR19990039346A - 모스 트랜지스터의 제조방법 - Google Patents

Abstract

역 숏 채널 효과(Reverse Short Channel Effect)를 개선할 수 있는 모스 트랜지스터의 제조방법에 대해 개시되어 있다. 이 방법은, 반도체 기판상에 형성된 게이트전극을 마스크로 사용하여 반도체 기판에 질소이온을 주입하는 단계와, 반도체기판에 LDD영역을 형성하는 단계와, 결과물의 전 표면에 얇은 산화막을 형성하는 단계와, 게이트전극의 측벽에 스페이서를 형성하는 단계, 및 반도체기판에 고농도의 소오스/ 드레인을 형성하는 단계를 구비하는 것을 특징으로 한다.

Description

모스 트랜지스터의 제조방법

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 질소이온 주입을 이용하여 역 숏 채널 효과(Reverse Short Channel Effect)를 억제할 수 있는 모스 트랜지스터의 제조방법에 관한 것이다.

반도체소자의 미세화로 인해 특히 모스 전계효과 트랜지스터(MOSFET)의 숏 채널 효과(short channel effect)가 심화되고 있다. 숏 채널 효과는 특히 펀치쓰루(punchthrough)에 매우 취약한데, 이를 개선하기 위하여 문턱전압(threshold voltage)을 조절하기 위한 이온주입과 병행하여 채널의 하단부에 기판과 같은 도전형의 이온을 주입하거나, 또는 할로 이온주입(halo implantation)을 이용하는 방법들이 사용되었다. 그러나, 이러한 일련의 방법들은, 도 1에 도시된 바와 같이 채널의 길이가 감소함에 따라 문턱전압이 오히려 증가하는 이른바 역 숏 채널 효과(Reverse Short Channel Effect; RSCE)라는 또다른 문제를 유발하였다.

역 숏 채널 효과는, 채널 아래부분의 불순물이온들이 후속되는 어닐링과정에서 게이트 가장자리 쪽으로 몰리게 되어 국부적으로 불순물의 농도를 증가시키기 때문인 것으로, 게이트 가장자리 부분에 전계가 집중되도록 하여 소자의 동작에 좋지 않은 영향을 미친다.

한편, 모스 트랜지스터 형성시 질소이온을 채널 하단부에 이온주입하여 보론의 수직확산을 억제함으로써 얕은 접합을 형성하는 방법이 제안된 바 있다(참고문헌; "1996 Symposium on VLSI technology", pp.62, 제목; "Channel Engineering in Sub Quater-Micron MOSFETs Using Implantation for low Voltage Operation"). 상기한 논문에 따르면, 반도체기판에 함유된 질소이온은 보론의 확산을 억제하는데 효과가 있음이 알려졌다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 질소이온 주입을 이용하여 접합층에 주입되어 있던 불순물이 게이트 가장자리 쪽의 채널영역으로 확산되는 것을 억제함으로써 역 숏 채널 효과를 개선할 수 있는 모스 트랜지스터의 제조방법을 제공하는 것이다.

도 1은 역 숏 채널 효과를 설명하기 위한 도시한 그래프이다.

도 2 내지 도 4는 본 발명에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10....반도체 기판 15....게이트절연막

20....게이트전극 25....질소이온층

30....LDD영역 35....열산화막

40....스페이서 45....고농도의 소오스/ 드레인

상기 과제를 이루기 위하여 본 발명에 의한 모스 트랜지스터의 제조방법은, 반도체기판상에 형성된 게이트전극을 마스크로 사용하여, 상기 반도체기판에 질소이온을 주입하는 단계와, 상기 반도체기판에 LDD영역을 형성하는 단계와, 결과물의 전 표면에 얇은 산화막을 형성하는 단계와, 상기 게이트전극의 측벽에 스페이서를 형성하는 단계, 및 상기 반도체기판에 고농도의 소오스/ 드레인을 형성하는 단계를 구비하는 것을 특징으로 한다.

상기 질소이온을 주입하는 단계는 소정의 틸트각도(tilt angle)를 주어 이온주입하는데, 바람직하게는 45°정도의 각도로 이온주입한다.

상기 과제를 이루기 위하여 본 발명에 의한 모스 트랜지스터의 제조방법은 또한, 반도체기판상에 형성된 게이트전극을 마스크로 사용하여, 상기 반도체기판에 LDD영역을 형성하는 단계와, 상기 게이트전극을 마스크로 사용하여 상기 반도체기판에 질소이온을 주입하는 단계와, 결과물의 전 표면에 얇은 산화막을 형성하는 단계와, 상기 게이트전극의 측벽에 스페이서를 형성하는 단계, 및 상기 반도체기판에 고농도의 소오스/ 드레인을 형성하는 단계를 구비하는 것을 특징으로 한다.

상기 질소이온을 주입하는 단계는 소정의 틸트각도(tilt angle)를 주어 이온주입하는데, 바람직하게는 45°정도의 각도로 이온주입한다.

본 발명에 따르면, LDD영역 형성전 또는 후에 게이트전극 가장자리를 포함하는 부위에 질소이온을 주입함으로써, 소오스/ 드레인 형성후 후속되는 열공정에서 상기 소오스/ 드레인의 불순물들이 게이트전극 가장자리 쪽으로 확산함으로써 발생되는 역 숏 채널효과를 억제할 수 있다. 따라서, 소자의 신뢰성을 향상시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.

도 2 내지 도 4는 본 발명에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.

도 2를 참조하면, 반도체기판(10) 상에 열산화막과 폴리실리콘막을 차례로 적층한 후 패터닝함으로써 게이트절연막(15)과 게이트전극(20)을 차례로 형성한다. 다음에, 상기 게이트전극(20)을 이온주입 마스크로 사용하여 상기 반도체기판(10)에, 질소이온을 주입한다. 이 때, 상기 질소이온은 5 × 10¹⁴이온/㎠정도의 도우즈와 49KeV 정도의 주입 에너지로 주입하되, 게이트와 드레인의 오버랩 영역을 충분히 커버할 수 있도록 45° 정도의 틸트각도(tilt angle)로 주입되도록 한다. 그리고, 주입된 질소이온층(25)이 반도체기판의 표면으로부터 약간 떨어진 부위, 예를 들어 600 ∼ 800Å 정도의 깊이에 위치하도록 한다.

이 질소이온층(25)은 후속 공정 진행시, 특히 게이트전극 형성후에 실시되는 산화 또는 열공정시 소오스/ 드레인에 주입되어 있는 불순물이온들의 확산을 막아주는 장벽층으로 작용한다.

도 3을 참조하면, 상기 게이트전극(20)을 이온주입 마스크로 사용하여 상기 반도체기판(10)에, 상기 반도체기판과 반대 도전형의 불순물을 저농도로 이온주입하여 LDD 영역을 형성하기 위한 저농도의 불순물층을 형성한다. 이어서, 상기 반도체기판을 고온에서 열처리함으로써, 결과물의 전면에 얇은 열산화막(35)이 형성되도록 한다. 이 때, 상기 저농도 불순물층에 주입되었던 이온들이 활성화되어 LDD영역(30)이 형성된다.

상기 질소이온층(25)을 형성하기 위한 질소이온 주입은 상기한 바와 같이 LDD영역(30) 형성전 또는 이후에 이루어져도 무방하며, 소오스/ 드레인 직렬저항을 지나치게 증대시키지 않도록 이루어져야 한다.

도 4를 참조하면, 결과물 상에 산화막을 증착한 후 이를 이방성 식각함으로써, 상기 게이트전극(20)의 측벽에 스페이서(40)를 형성한다. 이어서, 상기 스페이서(40)를 이온주입 마스크로 사용하여 상기 반도체기판(10)에, 상기 반도체기판과 반대 도전형의 불순물이온을 고농도로 주입함으로써 고농도 소오스/드레인영역을 형성하기 위한 불순물층을 형성한다. 다음에, 결과물을 고온에서 어닐링함으로써, 상기 불순물층내의 불순물들을 활성화시켜 소오스/ 드레인(45)을 형성한다. 상기 고온 어닐링 공정을 진행할 때, 상기 반도체기판(10)의 표면 근처에는 질소이온층(25)이 형성되어 있기 때문에, 이 질소이온층(25)이 상기 소오스/ 드레인(45)의 불순물들이 상기 게이트전극(20) 가장자리 쪽으로 확산되는 것을 막아주어, 역 숏 채널 효과가 발생되는 것을 억제할 수 있다.

이상 실시예를 들어 본 발명을 상세히 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

상술한 본 발명에 의한 모스 트랜지스터의 제조방법에 의하면, LDD영역 형성전 또는 후에 게이트전극 가장자리를 포함하는 부위에 질소이온을 주입함으로써, 소오스/ 드레인 형성후 후속되는 열공정에서 상기 소오스/ 드레인의 불순물들이 게이트전극 가장자리 쪽으로 확산함으로써 발생되는 역 숏 채널효과를 억제할 수 있다. 따라서, 소자의 신뢰성을 향상시킬 수 있다.

Claims (6)

1. 반도체기판상에 형성된 게이트전극을 마스크로 사용하여, 상기 반도체기판에 질소이온을 주입하는 단계;

   상기 반도체기판에 LDD영역을 형성하는 단계;

   결과물의 전 표면에 얇은 산화막을 형성하는 단계;

   상기 게이트전극의 측벽에 스페이서를 형성하는 단계; 및

   상기 반도체기판에 고농도의 소오스/ 드레인을 형성하는 단계를 구비하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
2. 제 1 항에 있어서, 상기 질소이온을 주입하는 단계는,

   소정의 틸트각도(tilt angle)를 주어 이온주입하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
3. 제 2 항에 있어서, 상기 틸트각도는 45°인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
4. 반도체기판상에 형성된 게이트전극을 마스크로 사용하여, 상기 반도체기판에 LDD영역을 형성하는 단계;

   상기 게이트전극을 마스크로 사용하여 상기 반도체기판에 질소이온을 주입하는 단계;

   결과물의 전 표면에 얇은 산화막을 형성하는 단계;

   상기 게이트전극의 측벽에 스페이서를 형성하는 단계; 및

   상기 반도체기판에 고농도의 소오스/ 드레인을 형성하는 단계를 구비하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
5. 제 4 항에 있어서, 상기 질소이온을 주입하는 단계는,

   소정의 틸트각도(tilt angle)를 주어 이온주입하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
6. 제 5 항에 있어서, 상기 틸트각도는 45°인 것을 특징으로 하는 모스 트랜지스터의 제조방법.