KR20050016682A - 피처리체의 산화방법 - Google Patents

피처리체의 산화방법

Info

Publication number
KR20050016682A
KR20050016682A KR10-2004-7021595A KR20047021595A KR20050016682A KR 20050016682 A KR20050016682 A KR 20050016682A KR 20047021595 A KR20047021595 A KR 20047021595A KR 20050016682 A KR20050016682 A KR 20050016682A
Authority
KR
South Korea
Prior art keywords
film
oxidation
gas
nitride film
oxidizing
Prior art date
Application number
KR10-2004-7021595A
Other languages
English (en)
Other versions
KR101033399B1 (ko
Inventor
니시타다쓰오
요네카와쓰카사
스즈키게이스케
사토도루
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050016682A publication Critical patent/KR20050016682A/ko
Application granted granted Critical
Publication of KR101033399B1 publication Critical patent/KR101033399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

질화막을 열산화함으로써 막질이 양호한 산화막 및 질화막과 산화막의 적층구조를 얻는 것이 가능한 피처리체의 산화방법을 제공한다.
한번에 복수 매의 피처리체(W)를 수용할 수 있는 처리용기(8)내에서, 표면에 적어도 질화막이 노출하고 있는 피처리체의 표면을 산화하는 산화방법에 있어서, 진공분위기하에서 수산기 활성종과 산소 활성종을 주체로 하여 사용함과 동시에, 프로세스압력을 133Pa 이하로 설정하고, 또한 프로세스온도를 400℃ 이상으로 설정하여 상기 산화를 행한다. 이에 따라 복수 매의 피처리체의 표면의 질화막을 산화하는 것에 있어서, 면간 균일성이 높게 유지되고, 더구나 막질이 양호한 산화막을 얻는다.

Description

피처리체의 산화방법{METHOD OF OXIDIZING MEMBER TO BE TREATED}
본 발명은, 반도체 웨이퍼 등의 피처리체의 표면의 질화막에 대하여 산화처리를 실시하여 산화막을 형성하는 피처리체의 산화방법에 관한 것이다.
일반적으로, 반도체집적회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼에 대하여, 성막처리, 에칭처리, 산화처리, 확산처리, 개질(改質)처리 등의 각종의 처리가 행하여진다. 상기 각종 처리 중에서, 예를 들어 산화처리를 예로 들면, 이 산화처리는, 단결정 혹은 폴리실리콘막의 표면 등을 산화하는 경우, 금속막을 산화처리하는 경우 등이 알려져 있고, 특히, 게이트 산화막, 커패시터나 비휘발성 메모리의 플로팅 게이트의 절연막 등을 형성할 때에 주로 사용된다.
이 산화처리를 하는 방법에는, 압력의 관점에서는, 대략 대기압과 동등한 분위기하의 처리용기 내에서 행하는 상압(常壓)산화처리방법과 진공분위기하의 처리용기 내에서 행하는 감압산화처리방법이 있고, 또한, 산화에 사용하는 가스종류의 관점에서는, 예컨대 수소와 산소를 외부연소장치로써 연소시킴에 따라 수증기를 발생시켜 이 수증기를 사용하여 산화를 행하는 습식산화처리방법(예를 들면 일본 특허공개공보 평3-140453호 등)과, 오존만을, 혹은 산소만을 처리용기 내로 흐르게 하는 등으로 하여 수증기를 사용하지 않고 산화를 하는 건식산화처리방법(예컨대 일본 특허공개공보 소57-1232호 등)이 존재한다.
그런데, 최근에는, 내열성, 절연성 등의 특성이 우수한 것으로부터, 예를 들면 SiN(실리콘질화막)으로 대표되는 질화막의 상층에 산화막, 예를 들면 SiO2막을 적층한 구조의 절연막 구조가 주목받고 있다.
이러한 종류의 절연막 구조를 작성하기 위해서는, 일반적으로는, 실리콘기판 등의 표면에 형성되어 있는 SiN막상에 열CVD(Chemical Vapor Deposition)에 의해 SiO2를 퇴적시킴으로써 작성하고 있었다.
도 1은, 본 발명에 관한 산화방법을 실시하기 위한 피처리체의 산화장치의 일례를 도시한 구성도이다.
도 2는, 반도체웨이퍼의 표면의 전체면이 실리콘질화막에 의해 덮여져 있는 경우의 상태를 도시한 도면이다.
도 3은, 반도체웨이퍼의 표면에 실리콘질화막과 실리콘이 함께 노출하고 있는 경우의 상태를 도시한 도면이다.
도 4는, 열산화시의 실리콘 질화막과 실리콘 산화막의 두께의 변화를 도시한 그래프이다.
도 5는, H2농도를 변경하였을 때의 Si상 및 SiN상에 있어서의 SiO2막의 막두께 의존성을 도시한 그래프이다.
도 6은, H2농도를 변경하였을 때의 Si상 및 SiN상에 있어서의 SiO2막의 막두께 의존성을 도시한 그래프이다.
도 7은, 실리콘 질화막상에 형성되는 산화막의 막두께 및 이 면내 균일성의 프로세스압력에 대한 의존성을 도시한 그래프이다.
도 8은, Si상에 형성되는 SiO2막의 막두께와 SiN 상에 형성되는 SiO2막의 막두께의 압력의존성을 도시한 그래프이다.
도 9는, 프로세스온도와 실리콘 질화막상에 형성되는 실리콘 산화막의 막두께와의 관계를 도시한 그래프이다.
도 10은, 온도를 변화하였을 때의 Si상 및 SiN상에 있어서의 SiO2막의 막두께 의존성을 도시한 그래프이다.
그런데, 상기한 바와 같은 열CVD에 의해 형성한 SiO2 막에 있어서는, 웨이퍼면내에서의 막두께의 균일성이 그만큼 양호하지 않을 뿐만 아니라, 분자, 혹은 원자 레벨에서의 막구조가 그만큼 치밀한 구조로 되어 있지 않기 때문에, 현재 요구되고 있는 반도체 집적회로의 설계수단에 대하여, 막의 질이 그만큼 양호하지 않다고 하는 문제가 있었다.
따라서, 상기 열 CVD에 의한 SiO2막의 성막방법 대신에, SiN막의 표면을 직접적으로 열산화하여 치밀한 구조의 SiO2막을 형성하는 방법이, 예를 들면 일본 특허공개공보 2001-274154호 등에 제안되어 있다.
상기 공보의 열산화방법(thermal oxidation method)은, 챔버내에 산소가스와 수소가스를 도입하여 양자를 반응시켜, 이 때 발생하는 활성종에 의해서 SiN막의 표면을 열산화하도록 되어 있다.
그러나, 이러한 종류의 열산화로 SiO2막을 프로세스 형성하는 경우, 양호한 막의 질이나 적정한 막두께를 얻기 위해서는, 프로세스온도, 프로세스압력, 수소가스의 농도 등의 프로세스조건이 매우 중요하고, 상기 공보로 표시되어 있는 프로세스조건은, 웨이퍼를 1장씩 처리하는, 소위 낱장식의 챔버에 대응하는 것이며, 한번에 복수 매의 웨이퍼를 처리하는, 소위 배치(batch)식의 열처리장치에 대해서는 직접적으로는 적용할 수 없다고 하는 문제가 있었다.
본 발명은, 이상과 같은 문제점에 착안하여, 이것을 효율적으로 해결하도록 창안된 것이다. 본 발명의 목적은, 질화막을 열산화함으로써 막의 질이 양호한 산화막 및 질화막과 산화막의 적층구조를 얻는 것이 가능한 피처리체의 산화방법을 제공하는 것에 있다. 한편, 본 발명은, 본 출원인이 앞서 일본 특허출원 2001-128350호로 제안한 발명의 응용발명이다.
본원발명은, 한번에 복수 매의 피처리체를 수용할 수 있는 처리용기내에서, 표면에 적어도 질화막이 노출하고 있는 피처리체의 표면을 산화하는 산화방법에 있어서, 진공분위기하에서 수산기활성종과 산소활성종을 주체로 하여 사용함과 동시에, 프로세스압력을 133Pa 이하로 설정하고, 또한 프로세스온도를 400℃ 이상으로 설정하여 상기 산화를 행하도록 한 것을 특징으로 하는 피처리체의 산화방법이다.
이에 따라, 복수 매의 피처리체의 표면의 질화막을 산화함에 있어서, 면간 균일성이 높게 유지되며, 더구나 막의 질이 양호한 산화막을 얻는 것이 가능해진다.
이 경우, 본원의 다른 발명과 같이, 상기 산소 활성종과 상기 수산기 활성종을 발생시키기 위해서, 상기 처리용기내에 산화성 가스와 환원성 가스를 각각 다른 가스공급계로부터 따로따로 도입할 수가 있다.
또한, 본원의 다른 발명에 의하면, 상기 산화성가스는 O2와 N2O와 NO와 NO2로 이루어진 군으로부터 선택되는 1개 이상의 가스를 포함하고, 상기 환원성가스는 H2가스가 되고, 상기 처리용기내의 H2가스의 농도는 40%이하이도록 할 수가 있다.
또한, 본원의 다른 발명에 의하면, 상기 피처리체의 표면은, 질화막과 실리콘이 함께 노출하도록 할 수 있다.
또한, 본원의 다른 발명에 의하면, 상기 H2가스농도는, 5∼33%의 범위내이도록 할 수 있다.
또한, 본원의 다른 발명에 의하면, 상기 프로세스온도는 800∼1000℃의 범위내로 할 수 있다.
또한, 본원의 다른 발명에 의하면, 상기 질화막은, 상기 산화처리에 의해 상기 질화막의 표면이 산화되는 두께에 맞춘 두께분만큼 미리 그 두께가 크게 형성되어 있도록 할 수 있다.
또한, 본원의 다른 발명에 의하면, 상기 질화막은, 실리콘질화막(SiN)인 것이 바람직하다.
이하에, 본 발명에 관한 피처리체의 산화방법의 하나의 실시예를 첨부도면에 기초하여 상술한다.
도 1은 본 발명에 관한 산화방법을 실시하기 위한 피처리체의 산화장치의 일례를 도시한 구성도이다. 여기서는 산화성 가스로서 산소(02)를 사용하고, 환원성 가스로서 수소(H2)를 사용하는 경우를 예로 들어 설명한다.
이 산화장치(2)는, 내통(4)과 외통(6)으로 이루어지는 석영제의 2중관 구조의 종형의 소정의 길이의 처리용기(8)를 가지고 있다. 상기 내통(4)내의 처리공간(S)에는, 피처리체를 유지하기 위한 지지수단으로서의 석영제의 웨이퍼 보트(10)가 수용되어 있고, 이 웨이퍼 보트(10)에는 피처리체로서의 반도체웨이퍼(W)가 소정의 피치로 다단으로 유지된다. 한편, 이 피치는 일정한 경우도 있고, 웨이퍼 위치에 따라 다른 경우도 있다.
이 처리용기(8)의 아래쪽을 개폐하기 위해서 캡(12)이 설치되고, 여기에는 자성유체시일(14)을 통해 관통하는 회전축(16)이 설치된다. 그리고, 이 회전축(16)의 상단에 회전테이블(18)이 설치되고, 이 테이블(18)위에 보온통(20)을 설치하고, 이 보온통(20)위에 상기 웨이퍼 보트(10)를 얹어 놓고 있다. 그리고, 상기 회전축(16)은 승강가능한 보트 엘레베이터(22)의 아암(24)에 부착되어 있고, 상기 캡(12)이나 웨이퍼 보트(10) 등과 일체적으로 승강가능하도록 되어 있고, 웨이퍼 보트(10)는 처리용기(8)내에 그 아래쪽에서 끼우고 뺄 수 있도록 되어 있다. 한편, 웨이퍼 보트(10)를 회전시키지 않고, 이것을 고정상태로 하여도 좋다.
상기 처리용기(8)의 하단개구부는, 예를 들면 스텐레스제의 매니폴드(26)가 접합되어 있고, 이 매니폴드(26)에는, 유량제어된 산화성 가스와 환원성 가스를 처리용기(8)내에 도입하기 위한 산화성 가스 공급계(28)와 환원성 가스 공급계(30)가 각각 개별로 설치된다.
구체적으로는, 먼저, 상기 산화성 가스 공급계(28)는, 상기 매니폴드(26)를 관통하여 설치되는 산화성 가스 노즐(32)을 가지고 있으며, 이 노즐(32)에는 도중에 예를 들면 매스플로우 컨트롤러와 같은 유량제어기(34)를 사이에 설치한 가스공급로(36)가 접속된다. 그리고, 이 가스공급로(36)에는, 산화성 가스로서 여기서는 예를 들면 산소를 저류(貯留)하는 산화성 가스공급원(38)이 접속되어 있다.
또한, 상기 환원성 가스 공급계(30)는, 마찬가지로 상기 매니폴드(26)를 관통하여 설치되는 환원성 가스 노즐(40)을 가지고 있으며, 이 노즐(40)에는 중간에 예를 들면 매스플로우 컨트롤러와 같은 유량제어기(42)를 사이에 설치한 가스공급로(44)가 접속된다. 그리고, 이 가스공급로(44)에는, 환원성 가스로서 여기서는 예를 들면 수소를 저류하는 환원성 가스공급원(46)이 접속되어 있다.
따라서, 상기 각 노즐(32, 40)로부터 공급된 각 가스는, 내통(4)내의 처리공간(S)인 웨이퍼의 수용영역을 상승하여 천장부에서 아래쪽으로 되돌아오고, 그리고 내통(4)과 외통(6)의 간극 내를 흘러내려 배출되게 된다. 또한, 외통(6)의 바닥부 측벽에는, 배기구(50)가 설치되어 있고, 이 배기구(50)에는, 배기로(52)에 진공펌프(54)를 사이에 설치하여 이루어지는 진공배기계(56)가 접속되어 있고, 처리용기(8)내를 진공·흡인하도록 되어 있다. 여기서 처리공간(S)으로서의 웨이퍼의 수용영역과 각 가스의 도입위치와의 사이의 거리(H1), 구체적으로는 웨이퍼의 수용영역의 하단부, 즉 웨이퍼 보트(10)의 하단부와 각 노즐(32, 40)의 선단의 가스출구의 사이의 거리(H1)는 소정의 거리만큼 이간되어 있다. 이와 같이 거리(H1)를 형성한 제 1의 이유는, 이 거리(H1)의 길이를 각 가스가 상승하는 동안에, 가열 히터(62)에 의해 가열되어 핫 월(hot-wall) 상태가 된 처리용기(8)로부터의 방열에 의해, 상기 각 가스를 예비적으로 가열시키기 위해서이다. 또한, 제 2의 이유는, 거리(H1)의 길이에 걸쳐 양 가스가 상승할 때에, 이들 양 가스를 양호하게 혼합시키기 위해서이다.
따라서, 상기 거리(H1)는, 웨이퍼의 수용영역{처리공간(S)}에 있어서의 온도분포에 악영향을 주지 않고, 또한 도입된 산화성가스와 환원성가스의 혼합을 충분히 할 수 있는 길이, 예를 들면 100mm이상, 바람직하게는 300mm 이상으로 설정한다. 또한, 처리용기(8)의 바깥둘레에는, 단열층(60)이 형성되어 있고, 이 안쪽에는, 가열수단으로서 가열 히터(62)가 설치되어 안쪽에 위치하는 웨이퍼(W)를 소정의 온도로 가열하도록 되어 있다.
여기서, 처리용기(8)의 전체의 크기는, 예를 들면 성막해야 할 웨이퍼(W)의 사이즈를 8인치, 웨이퍼 보트(10)에 유지되는 웨이퍼 매수를 150장 정도(제품웨이퍼를 130장 정도, 더미웨이퍼 등을 20장 정도)로 하면, 내통(4)의 지름은 약 260∼270mm정도, 외통(6)의 지름은 약 275∼285mm정도, 처리용기(8)의 높이는 약 1280mm 정도이다.
또한, 웨이퍼(W)의 사이즈가 12인치의 경우에는, 웨이퍼 보트(10)에 유지되는 웨이퍼매수가 25∼50장 정도인 경우도 있고, 이 때, 내통(4)의 지름은 약 380∼420mm정도, 외통(6)의 지름은 약 440∼500mm정도, 처리용기(8)의 높이는 약 800mm 정도이다. 그리고, 웨이퍼 보트(10)의 높이(H2)는, 웨이퍼 매수에 의존하고, 예를 들면 200∼1000mm 정도의 범위내가 된다. 한편, 이들 수치는 단지 일례를 든 것에 지나지 않는다.
한편, 도면 중에서, 64는 캡(12)과 매니폴드(26)의 사이를 시일하는 O 링 등의 시일부재이고, 66은 매니폴드(26)와 외통(6)의 하단부의 사이를 시일하는 O링 등의 시일부재이다.
다음에, 이상과 같이 구성된 산화장치를 사용하여 행하여지는 본 발명방법에 대하여 설명한다.
먼저, 미처리된 다수 매의 예를 들면 실리콘 기판으로 이루어지는 반도체 웨이퍼(W)를 웨이퍼 보트(10)에 소정의 피치로 다단으로 유지시켜, 이 상태로 보트 엘레베이터(22)를 상승 구동시킴으로써, 웨이퍼 보트(10)를 처리용기(8)내에 그 아래쪽으로부터 삽입하여, 처리용기(8)내를 밀폐한다. 이 처리용기(8)내는 미리 예열되어 있고, 또한, 예컨대 반도체 웨이퍼(W)의 표면은 산화처리의 대상이 되는 질화막, 예를 들면 실리콘 질화막(SiN)이 적어도 전(前)공정으로써 형성되고, 이 질화막의 표면이 노출되어 있다. 또한, 표면구성에 있어서는, 질화막과 실리콘 표면이 혼재하여 노출하고 있는 경우도 있다.
상술한 바와 같이 웨이퍼(W)가 삽입되었으면, 가열 히터(62)에의 공급전압을 증가하여 웨이퍼(W)를 소정의 프로세스온도까지 승온함과 동시에, 진공배기계(56)에 의해 처리용기(8)내를 진공·흡인한다.
그리고, 이와 동시에 산화성 가스 공급계(28)의 산화성 가스노즐(32)로부터 유량제어된 산소를 처리용기(8)내로 도입함과 동시에, 환원성 가스 공급계(30)의 환원성 가스노즐(40)로부터 유량제어된 수소를 처리용기(8)내로 도입한다.
이와 같이, 처리용기(8)내로 따로따로 도입된 산소와 수소는 이 처리용기(8)내를 상승하면서 웨이퍼(W)의 바로 근방에서 수소의 연소반응을 생기게 하여, 웨이퍼의 실리콘 질화막의 표면, 혹은 실리콘 질화막과 실리콘이 표면에 노출하고 있는 경우에는 실리콘 질화막과 실리콘의 각 표면을 산화하게 된다. 이 때의 산화 프로세스조건은, 웨이퍼온도가 400℃이상, 예를 들면 400∼1000℃의 범위내, 바람직하게는 아래층의 소자의 내열성 등을 고려하여 800∼1000℃의 범위내, 압력은 133Pa(1 Torr)이하이다. 또한, 수소가스의 농도(H2농도)는, 공급가스의 총량에 대하여 40% 이하의 농도가 되도록 설정한다.
이에 따라, 산화율을 어느 정도 유지하면서, 산화막의 면내 균일성과 막의 질의 특성을 함께 대폭 향상시키는 것이 가능해진다.
이와 같이, 감압분위기하에서 수소와 산소를 따로따로 처리용기(8)내에 도입함으로써, 웨이퍼(W)의 바로 근방에서 이하와 같은 수소의 연소반응이 진행한다고 생각된다. 한편, 하기의 식중에 있어 *인을 붙인 화학기호는 그 활성종을 나타낸다.
H2 + O2 →H*+ HO2
O2 + H* →OH*+ O*
H2 + O* →H*+ OH*
H2 + OH* →H*+ H2O
이와 같이, H2및 O2를 따로따로 처리용기(8)내에 도입하면, 수소의 연소반응과정중에 있어서 O*(산소 활성종)과 OH*(수산기 활성종)과 H2O(수증기)가 발생하여, 이들에 의해 웨이퍼표면의 산화가 이루어진다. 이 경우, 산화막의 막질의 특성이나 막두께의 면내 균일성 및 면간 균일성이 개선된 이유는, 특히 상기 O*와 OH*의 양 활성종이 크게 작용하기 때문이라고 생각된다. 바꾸어 말하면, 상술한 바와 같은 종래 방법보다는 프로세스압력이 매우 낮은 진공분위기하에서 산화처리를 하도록 하였기 때문에, H2가스와 O2가스가 처리용기(8)내를 상승하면서 상기한 일련의 화학반응식으로 도시한 반응이 서서히 진행하기 때문에, 웨이퍼(W)의 어느 높이 위치에 있어서나 과부족이 없는 상태로 H2O가 존재하는 것과 같은 상태가 되며, 이 때문에 산화반응이 웨이퍼(W)의 어느 높이 위치에 있어서도 대략 균등하게 행하여져, 이 결과, 특히 막두께의 면간 균일성도 향상시키는 것이 가능해진다. 즉, 상술한 바와 같이 프로세스압력을 133Pa 이하로 설정하여 종래 방법보다도 매우 낮게 설정함으로써, 산소와 수소기의 활성종의 수명이 함께 길어지고, 따라서, 이 활성종이 높이(H2)의 처리공간(S)을 따라 흐를 때에 중간에 그다지 소멸하지 않고, 산화반응에 기여하면서 상승하게 되고, 따라서 막두께의 면간 균일성도 향상한다.
또한, 여기서는 H2가스와 O2가스를 직접적으로 처리공간(S)에 공급하는 것은 아니고, 그 하단부로부터 거리(H1)만큼 떨어진 곳으로 공급하도록 하고 있기 때문에, 양 가스가 거리(H1)의 길이를 상승하는 동안에, 양 가스가 충분히 혼합되고, 또한, 이 거리(H1)의 길이를 상승하는 동안에, 가열 히터(62)에 의해, 혹은 가열 히터(62)에 의해 가열되어 핫 월(hot wall) 상태가 된 처리용기(8)로부터의 열에 의해 예비가열되기 때문에, 이들 양 가스의 활성화를 촉진할 수가 있다.
여기서, 반도체 웨이퍼(W)의 표면에 형성되어 있는 실리콘 질화막(SiN)이나 실리콘 표면이 열산화되어 실리콘 산화막(SiO2)이 형성되는 상황에 대하여 설명한다.
도 2는 반도체웨이퍼의 표면의 전체면이 실리콘 질화막에 의해 덮여져 있는 경우의 상태를 나타내고, 도 3은 반도체 웨이퍼의 표면에 실리콘 질화막과 실리콘이 함께 노출하고 있는 경우의 상태를 나타내고 있다. 도 2에 도시한 경우에는, 예를 들면 비휘발성 메모리의 플로팅 게이트(floating gate)의 절연막 등으로서 사용되는, SiO2-SiN-SiO2의 적층구조(ONO의 3층 구조)를 제조할 때의 중간의 공정으로서 이용된다. 또한, 도 3에 도시한 경우에는, 웨이퍼 표면에 스택형상(돌출형상)에 실리콘층의 돌기부(70)가 복수 존재하고, 그 돌기부(70)의 윗면에 실리콘 질화막(SiN)이 형성되어 있고, 예를 들면 샬로우 트렌치(shallow trench)용의 패턴으로 되어 있다.
본 발명과 같이, 산화처리를 위해 수산기 활성종과 산소 활성종을 주체로서 사용하는 것에 의해, 종래의 O2를 사용한 건식 산화나 H2O를 사용하는 습식 산화보다도 훨씬 강한 산화력을 나타내고, 이 때문에, 실리콘 질화막(SiN)중의 질소(N)를 빼내어, 거기에 산소(O)가 들어감에 따라 산화가 진행하여 나가고, SiO2막이 형성된다. 이 경우, 실리콘이 표면에 노출하고 있으면, 당연히 이 실리콘도 산화되어 SiO2막이 형성된다.
도 2에 도시한 경우는, 실리콘 질화막의 표면이 산화되어 실리콘 산화막(SiO2)이 점차로 형성되어 가는 상황을 나타내고 있다. 도 2중에 있어서, 실리콘 질화막은, 두께(Δt)에 해당하는 양만큼 산화되어 실리콘 산화막이 형성되어 있다. 이 때, 실리콘 질화막보다도 실리콘 산화막쪽이 분자 레벨에서의 밀도가 작기 때문에, 전체의 두께가 산화전보다도 증가하고 있다. 또한, 이 산화처리에 의해서 감소하는 실리콘 질화막의 두께(Δt)는, 당연히 산화시간에 의존한다.
도 4는 열산화시의 실리콘 질화막과 실리콘 산화막의 두께의 변화를 도시한 그래프이다. 여기서는, 두께가 148nm의 실리콘 질화막을 본 발명방법으로 열산화했을 때의 양 막두께의 변화를 나타내고 있으며, 최대 103분까지 행하였다. 이 때의 프로세스조건은, 온도는 1000℃, 압력은 47Pa, H2농도(전체 공급가스량에 대한 H2가스의 공급량)는 10% 이다. 이 그래프로부터 명백하듯이, 열산화 시간이 길어짐에 따라서, 실리콘 질화막이 산화되기 때문에, 이 두께는 작아지고, 대신 열산화에 의해 발생한 실리콘 산화막의 막두께가 점차로 커져 나간다. 이 때의 산화율은 프로세스조건에 따라서 다른 것은 물론이다.
이와 같이, 실리콘 질화막의 막두께는, 그 표면이 점차 산화되어 작아지기 때문에, 예를 들면 도 2에 도시한 바와 같은, 소위 ONO 3층 구조를 형성하는 경우와 같이, 최종적으로 집적회로소자가 제조되었을 때에 유지되어야 하는 실리콘 질화막의 막두께의 목표치보다도, 두께(Δt)만큼 제조도중에 실리콘 질화막의 두께를 여분으로 두껍게 형성해 둔다. 즉, 도 2중에서, 산화전의 실리콘 질화막의 두께는, 열산화되는 두께(Δt)에 대응한 두께분만큼, 설계치보다도 미리 그 두께를 두껍게 형성해 놓는다.
<H2 농도의 의존성>
H2농도의 의존성에 대하여 평가를 하였으므로, 그 평가결과에 대하여 설명한다.
도 3으로 되돌아가, 소위 스택구조와 같이 실리콘 질화막과 실리콘이 표면에 노출하고 있는 경우에는, 실리콘 질화막과 실리콘층의 각 표면에 실리콘 산화막(72)이 형성된다. 여기서 실리콘 질화막상에 형성되는 실리콘 산화막의 두께(D1)와, 실리콘층상에 형성되는 실리콘 산화막의 두께(D2)는, 프로세스조건에 따라서 다른 경우가 발생한다.
도 5 및 도 6은 H2농도를 변경하였을 때의 Si상 및 SiN상에 있어서의 SiO2막의 막두께 의존성을 도시한 그래프이고, 도 5는 가로축에 H2농도를 세로축에 SiO2막의 막두께를 각각 취하고 있으며, 도 6은 가로축에 Si상의 SiO2막의 막두께를, 세로축에 SiN 상의 SiO2막의 막두께를 각각 취하고 있다. 도 5에 도시한 경우의 프로세스 조건은, 온도가 900℃, 압력이 47Pa, 프로세스시간이 20분이다. 또한, 도 6에 도시한 경우의 프로세스조건은, 프로세스온도가 1000℃, 압력이 47Pa 이다.
먼저, 도 5에 도시한 바와 같이, H2농도를 5∼80% 정도까지 점차로 증가시킨 경우, Si상의 SiO2막도 SiN상의 SiO2막과 함께, 막두께(성막 레이트)는 점차 증가하여 H2농도가 약 40%을 피크로 하여 감소로 전환하고 있다. 따라서, SiO2막의 성막 레이트(film deposition rate)를 고려한 경우에는, H2가스의 사용량이 적어도 되기 때문에, H2농도(H2가스의 농도)는 40% 이하로 설정하는 것이 좋음이 판명된다.
또한, SiN상의 SiO2막의 막두께와 Si상의 SiO2막의 막두께의 차Δm(도 3 및 도 5 참조)는, H2농도가 적을수록 작고, H2농도가 커질수록 커지고 있다. 이 점에 대하여, 도 6에 있어서, H2농도가 커질수록, 양 막두께의 비가 1:1이 되는 45도 방향의 점선(74)으로부터 멀리 떨어져 있는 것으로부터도 알 수 있다.
여기서 프로세스 조건으로는, 보다 치밀한 막질의 우수한 실리콘 산화막을 얻기 위해서는, 실리콘에 대한 산화력과 실리콘 질화막에 대한 산화력을 비교한 경우, 실리콘 질화막에 대한 산화력이 상대적으로 큰 쪽이 바람직하다. 바꾸어 말하면, 상기 막두께의 차(Δm)가 보다 작은 쪽이 바람직하기 때문에, 상기 H2농도는, 막두께의 차(Δm)보다 작은 범위, 즉 바람직하게는 5∼33%의 범위내가 좋고, 더욱 바람직하게는 5∼10%의 범위가 매우 우수한 것이 판명되었다. 이와 같이 H2농도를 보다 작게 함으로써, 활성종에 의해서 만들어지는 치밀하고 또한 막질이 양호한 SiO2막이 차지하는 비율을 크게 할 수 있다.
또한 더욱이, 상술한 바와 같이 도 3에 도시한 바와 같은 스택구조의 표면에 SiO2막을 형성할 때에는, 막두께(D1)와 막두께(D2)를 될 수 있는 한 같게 되도록 하여 이 부분에 단차가 생기는 것을 방지해야 하기 때문에, 이 점으로부터도 H2농도가 적은 쪽이 좋고, 바람직하게는 5∼33%의 범위내, 보다 바람직하게는 5∼10%의 범위인 것을 확인할 수 있다.
<프로세스 압력의 의존성>
다음에, 실리콘 질화막상에 형성되는 산화막의 두께의 프로세스압력에 대한 의존성에 대하여 검토하였기 때문에, 그 평가결과에 대하여 설명한다.
도 7은 실리콘 질화막상에 형성되는 산화막의 막두께 및 이 면내 균일성의 프로세스압력에 대한 의존성을 도시한 그래프, 도 8은 Si상에 형성되는 SiO2막의 막두께와 SiN 상에 형성되는 SiO2막의 막두께의 압력의존성을 도시한 그래프이다. 한편, 도 7에 도시한 막두께의 그래프에는, 면간 균일성을 병기하고 있다. 여기서 그래프 중에서 TOP은 웨이퍼 보트의 상단에 위치한 웨이퍼를 나타내고, CTR는 웨이퍼 보트의 중단에 위치한 웨이퍼를 나타내며, BTM은 웨이퍼 보트의 하단에 위치한 웨이퍼를 나타낸다. 또한, 프로세스조건은, 도 7에서는 프로세스온도가 900℃, H2가스유량이 O.6리터/min, O2가스유량이 1.2리터/min, 프로세스시간은 60분이다. 도 8에서는 프로세스온도가 1000℃, H2농도가 33% 이다.
먼저, 도 7에 도시한 그래프로부터 명백하듯이, 막두께의 면내 균일성 및 면간 균일성 모두, 프로세스압력이 낮아질수록 향상하고 있다. 그리고, 이후, 산화프로세스에 있어서 필요하게 될 것이라 예측되는 수치, 즉 면내균일성이 약 ±0.8%이고, 또한 면간 균일성이 약 ±6%을 만족하기 위해서는, 프로세스압력을 133Pa(1 Torr) 이하로 설정해야 하는 것이 판명되었다.
또한, 도 8로부터 명백하듯이, 프로세스압력을 133Pa와 47Pa에 대하여 Si상의 SiO2막과 SiN상의 SiO2막의 막두께를 비교한 바, 양 막두께의 비는, 프로세스압력이 133Pa의 근방에서는 약 1:1{파선(74)}에 가깝고, 프로세스압력이 133 Pa보다도 작아지면, Si상의 SiO2막의 막두께가 비교적 작아지고 있다. 따라서, 프로세스압력이 133Pa 이하이면, 상술한 바와 같이, 배치 처리에 있어서 막두께의 면간 균일성 및 면내 균일성을 높게 유지할 수 있고, 더구나, 필요한 경우에는 Si상에 형성하는 SiO2막과 SiN상에 형성하는 SiO2 막의 막두께비도 적절히 선택할 수 있는 것이 판명되었다.
<프로세스온도의 의존성>
다음에, 실리콘 질화막상에 형성되는 산화막의 두께의 프로세스온도에 대한 의존성에 대하여 검토하였기 때문에, 그 평가결과에 대하여 설명한다.
도 9는 프로세스온도와 실리콘질 화막상에 형성되는 실리콘 산화막의 막두께와의 관계를 도시한 그래프, 도 10은 온도가 변화하였을 때의 Si상 및 SiN상에 있어서의 SiO2막의 막두께 의존성을 도시한 그래프이다.
도 9에 도시한 경우의 프로세스조건은, 압력이 47Pa, H2농도가 33%, 프로세스시간은 20분이다. 도 10에 도시한 경우에는, 압력이 47Pa, H2농도가 33%이고, 950℃와 1000℃의 두 가지의 온도를 설정하였다.
도 9에 도시한 그래프로부터 명백하듯이, SiO2막은 온도 400℃에서 막두께가 1nm 정도 될 수 있고, 이로부터 온도가 상승함에 따라서 2차 곡선적으로 막두께가 증가하고 있으며, 1000℃에서 막두께는 15nm에 도달하고 있다. 또한, 온도가 400℃보다도 낮으면 활성종이 발생하지 않기 때문에 실리콘 질화막을 거의 산화할 수 없다.
따라서, 실리콘 질화막을 활성종으로 열산화하여 실리콘 산화막을 형성하기 위해서는, 프로세스온도를 400∼1000℃에서의 범위내에 설정할 필요가 있음이 판명되었다. 특히, 막두께로부터도 구해지는 성막 레이트를 감안하면 프로세스온도는 800∼1000℃의 범위내로 설정하는 것이 바람직하다.
특히, 프로세스온도를 950℃과 1000℃에 고정하여 Si상에 형성되는 SiO2막의 막두께와 SiN상에 형성되는 SiO2막의 막두께를 비교한 바, 도 10에 도시한 바와 같이 약 3:4∼2:3의 비율로 Si상의 SiO2막쪽이 두껍게 형성되는 상태로, 얇은 막이 형성되어 있으며, 양호한 결과를 얻을 수 있는 것이 판명되었다. 또한, 온도 750℃, 800℃ 및 850℃에 있어서도 도 10에서 설명한 실험과 같은 실험을 한 바, 같은 결과를 얻는 것을 확인할 수 있었다.
한편, 이상의 실시예에서는 산화성 가스로서 O2가스를 사용하고, 환원성 가스로서 H2가스를 사용한 경우를 예로 들어 설명하였지만, 산화성 가스에서는 O2, N2O, NO, NO2로 이루어진 군으로부터 선택되는 1가지 이상의 가스를 사용할 수 있다.
이 경우에도, 웨이퍼 표면의 산화반응에는, 상술한 바와 같이 환원성 가스의 연소과정에 생기는 산소 활성종과 수산기 활성종이 주로 기여하게 된다. 또한, 가스로서 O2나 H2 이외의 상기 가스를 사용한 경우에도, 웨이퍼 온도 및 프로세스압력 등의 프로세스 조건은 상술한 바와 같이 O2와 H2를 사용한 경우와 대략 같게 설정하면 좋다.
또한, 본 발명방법은, 피처리체로서는, 반도체 웨이퍼에 한정되지 않고, LCD기판, 유리기판 등에도 적용할 수가 있다.
이상 설명한 바와 같이, 본 발명의 피처리체의 산화방법에 의하면, 다음과 같이 우수한 작용효과를 발휘할 수가 있다.
복수 매의 피처리체의 표면의 질화막을 산화함에 있어서, 막두께 균일성이 높게 유지되고, 더구나 막질이 양호한 산화막을 얻을 수 있다.

Claims (8)

  1. 한번에 복수 매의 피처리체를 수용할 수 있는 처리용기내에서, 표면에 적어도 질화막이 노출하고 있는 피처리체의 표면을 산화하는 산화방법에 있어서,
    진공분위기하에서 수산기 활성종과 산소 활성종을 주체로 하여 사용함과 동시에, 프로세스압력을 133Pa 이하로 설정하고, 또한 프로세스온도를 400℃ 이상으로 설정하여 상기 산화를 행하도록 한 것을 특징으로 하는 피처리체의 산화방법.
  2. 제 1 항에 있어서, 상기 산소 활성종과 상기 수산기 활성종을 발생시키기 위해서, 상기 처리용기내에 산화성 가스와 환원성 가스를 각각 다른 가스공급계로부터 따로따로 도입하도록 한 것을 특징으로 하는 피처리체의 산화방법.
  3. 제 2 항에 있어서, 상기 산화성 가스는 O2와 N2O와 NO와 NO2로 이루어진 군으로부터 선택되는 1가지 이상의 가스를 포함하고, 상기 환원성 가스는 H2가스로 이루어지고, 상기 처리용기내의 H2가스의 농도는 40% 이하인 것을 특징으로 하는 피처리체의 산화방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 피처리체의 표면은, 질화막과 실리콘이 함께 노출하고 있는 것을 특징으로 하는 피처리체의 산화방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 H2가스농도는 5∼33%의 범위내인 것을 특징으로 하는 피처리체의 산화방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 프로세스온도는 800∼1000℃의 범위내인 것을 특징으로 하는 피처리체의 산화방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 질화막은, 상기 산화처리에 의해 상기 질화막의 표면이 산화되는 두께에 대응하는 두께분만큼 미리 그 두께가 크게 형성되어 있는 것을 특징으로 하는 피처리체의 산화방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 질화막은, 실리콘질화막(SiN)인 것을 특징으로 하는 피처리체의 산화방법.
KR1020047021595A 2002-07-05 2003-07-07 피처리체의 산화방법 KR101033399B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00197671 2002-07-05
JP2002197671A JP3578155B2 (ja) 2002-07-05 2002-07-05 被処理体の酸化方法
PCT/JP2003/008609 WO2004006322A1 (ja) 2002-07-05 2003-07-07 被処理体の酸化方法

Publications (2)

Publication Number Publication Date
KR20050016682A true KR20050016682A (ko) 2005-02-21
KR101033399B1 KR101033399B1 (ko) 2011-05-09

Family

ID=30112407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021595A KR101033399B1 (ko) 2002-07-05 2003-07-07 피처리체의 산화방법

Country Status (5)

Country Link
US (1) US7304002B2 (ko)
JP (1) JP3578155B2 (ko)
KR (1) KR101033399B1 (ko)
TW (1) TW200402790A (ko)
WO (1) WO2004006322A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164092B2 (ja) * 2003-08-26 2008-10-08 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP4238812B2 (ja) * 2003-11-20 2009-03-18 東京エレクトロン株式会社 被処理体の酸化装置
JP4586544B2 (ja) * 2004-02-17 2010-11-24 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US8454749B2 (en) * 2005-12-19 2013-06-04 Tokyo Electron Limited Method and system for sealing a first assembly to a second assembly of a processing system
JP5383332B2 (ja) 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP2010087167A (ja) * 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5573772B2 (ja) 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6127770B2 (ja) * 2013-06-24 2017-05-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6512860B2 (ja) * 2015-02-24 2019-05-15 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6304410B2 (ja) * 2017-01-26 2018-04-04 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571232A (en) 1980-06-04 1982-01-06 Mitsubishi Electric Corp Oxide film forming device
JP2902012B2 (ja) 1989-10-27 1999-06-07 国際電気株式会社 低圧酸化装置
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
JP2001274154A (ja) * 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3578155B2 (ja) 2004-10-20
KR101033399B1 (ko) 2011-05-09
JP2004039990A (ja) 2004-02-05
TWI324364B (ko) 2010-05-01
US7304002B2 (en) 2007-12-04
TW200402790A (en) 2004-02-16
US20060094248A1 (en) 2006-05-04
WO2004006322A1 (ja) 2004-01-15

Similar Documents

Publication Publication Date Title
JP4285184B2 (ja) 成膜方法及び成膜装置
US6638876B2 (en) Method of forming dielectric films
KR101002445B1 (ko) 단일 웨이퍼 저압 화학 기상 증착을 이용한 실리콘 산화물 및 옥시나이트라이드 증착 방법
KR100512824B1 (ko) 반도체 장치의 제조 방법
KR101046523B1 (ko) 케미컬 산화막의 제거 방법
US20060286818A1 (en) Method for silicon based dielectric chemical vapor deposition
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
KR101033399B1 (ko) 피처리체의 산화방법
JPWO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
JP2011246818A (ja) 低蒸気圧のガス前駆体を用いて基板上にフィルムを蒸着させるシステム
JP2007194582A (ja) 高誘電体薄膜の改質方法及び半導体装置
KR100860683B1 (ko) 성막 방법 및 열처리 장치
TW201842539A (zh) 金屬氮化物膜的選擇性蝕刻
JP4410497B2 (ja) 成膜方法
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
KR100729989B1 (ko) 게이트 절연막의 형성 방법
JP2009246405A (ja) 成膜方法
US7125811B2 (en) Oxidation method for semiconductor process
JP4506056B2 (ja) 被処理体の窒化方法及び半導体素子
KR100373165B1 (ko) 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
KR20040020660A (ko) 반도체 소자의 제조 방법
KR20030054172A (ko) 반도체 소자의 제조방법
WO2004012237A2 (en) Methods of forming interfacial layers for high-k gates by ozone oxidation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 9