KR20040020660A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20040020660A
KR20040020660A KR1020020052318A KR20020052318A KR20040020660A KR 20040020660 A KR20040020660 A KR 20040020660A KR 1020020052318 A KR1020020052318 A KR 1020020052318A KR 20020052318 A KR20020052318 A KR 20020052318A KR 20040020660 A KR20040020660 A KR 20040020660A
Authority
KR
South Korea
Prior art keywords
gas
temperature
reactor
semiconductor device
sih
Prior art date
Application number
KR1020020052318A
Other languages
English (en)
Inventor
이종곤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020052318A priority Critical patent/KR20040020660A/ko
Publication of KR20040020660A publication Critical patent/KR20040020660A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 저압의 화학 기상 증착 장비를 이용하여 아주 얇은 두께의 산화막을 형성한 후 동일 장비내에서 질화막 및 다결정 실리콘막을 형성함으로써 초박막 산화막 및 다결정 실리콘막을 한번에 형성 할 수 있는 이점이 있다.

Description

반도체 소자의 제조 방법{METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법 중 20Å 이하의 두께를 요구하는 적층 구조의 게이트 절연막을 형성하는 데 있어서, 게이트 절연막과 다결정 실리콘을 한번에 형성하기 위한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 모스(MOS) 트랜지스터의 게이트 전극과 메모리 소자의 게이트 전극은 하부의 실리콘 기판과 게이트 산화막에 의해 전기적으로 분리된다. 그런데 소자가 고집적화됨에 따라 게이트 산화막의 두께 감소가 이루어지고, 이에 따라 소자의 수명 즉, 소자의 신뢰성이 저하된다.
종래에는 열산화막을 형성한 후 다시 다결정 실리콘을 증착시켜 두 번의 공정을 진행하여 게이트 산화막을 형성하였다.
또한 종래의 적층 절연막은 RTO를 이용하여 산화막을 형성한 후 질화막을 형성하고 다시 다결정 실리콘을 증착하는 것으로 세 번의 공정이 필요하였다.
이러한 종래의 기술에 의해서는 열산화막을 형성시키는 노에 웨이퍼를 넣고 온도만 올렸다 내려도 15Å정도의 열산화막이 형성되므로 20Å 이하의 열산화막은 형성하기 어려운 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 저압의 화학 기상 증착 장비를 이용하여 아주 얇은 두께의 산화막을 형성한 후 동일 장비내에서 질화막 및 다결정 실리콘막을 형성함으로써 초박막 산화막 및 다결정 실리콘막을 한번에 형성 할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
도 1은 실리콘 기판상에 게이트 산화막을 형성한 상태의 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 실리콘 기판 101 : 산화막
102 : Si3N4박막 103 : 다결정 실리콘막
104 : 게이트 산화막
상기와 같은 목적을 실현하기 위한 본 발명은 O2가스나 N2O 또는 NO 가스가한 라인에 흐르고, SiH4가스가 또 다른 라인을 통해 흐르는 저압의 화학 기상증착 장치를 이용한 반도체 소자의 제조 방법에 있어서, 실리콘 기판을 반응로 내에 로딩한 후 N2가스 분위기 하에서 1차 정화(Purge)공정을 실시하는 단계와, 상기 반응로 내부의 온도를 산화 공정 온도로 상승시킨 후 O2가스나 N2O 또는 NO 가스를 이용하여 산화막을 형성하는 단계와, 상기 반응로 내부를 N2가스 분위기 하에서 2차 정화(Purge) 공정을 실시하는 단계와, 상기 반응로 내부의 온도를 상승시킨 후 SiH2Cl2가스와 NH3가스를 플로우시켜 Si3N4박막을 형성하는 단계와, 상기 반응로 내를 N2가스 분위기 하에서 정화 공정을 실시한 후 SiH4가스를 이용하여 다결정 실리콘막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법에 관한 것이다.
상기 제 1 정화 공정은 250~350℃의 온도에서 실시하는 것을 특징으로 한다.
상기 산화막 형성 공정은 600~700℃까지 상승시킨 후 100 mTorr~10 Torr 압력하에서 5~8Å의 형성하는 것을 특징으로 한다.
상기 Si3N4박막을 형성 공정은 650~680℃의 온도와, 50 mTorr~~200 mTorr 압력 하에서 실시하는 것을 특징으로 한다.
상기 Si3N4박막을 형성 공정시 SiH2Cl2가스와 NH3가스를 1: 1.5~ 1: 10의 비율로 플로우 시키는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 1은 실리콘 기판 상에 게이트 산화막을 형성한 상태의 단면도로서, 상기 산화 공정은 다음과 같이 이루어진다.
먼저, O2가스나 N2O 또는 NO 가스가 한 라인에 흐르고, SiH4 가스가 동시에 흐르는 장치를 이용하여 상기 실리콘 기판(100)을 300℃의 반응로 내에 로딩(Loading)한 후 질소(N2) 가스 분위기 하에서 정화(Purge)공정을 실시하여 상기 반응로 내부의 오염을 방지한다.
그리고 상기 반응로 내부의 온도를 600~700℃까지 상승시킨 후 O2가스나 N2O 또는 NO 가스를 이용하여 5~8Å의 두께로 산화막(101)을 형성한다. 이때, 공정 압력은 100 mTorr~10 Torr 정도로 한다.
이어서, N2 가스 분위기 하에서 정화(Purge) 공정을 실시한다.
그런 다음, 650~680℃의 온도와, 50 mTorr~~200 mTorr 정도로 유지한 후 SiH2Cl2가스와 NH3가스를 1: 1.5~ 1: 10 정도의 비율로 플로우(Flow)시켜 Si3N4박막(102)을 형성한다. 이때, Si3N4박막의 유전율이 산화막의 유전율보다 2배 크기 때문에 Si3N4박막의 두께는 원하는 산화막 두께의 두배 정도로 증착한다
이어서, 이어서, N2 가스 분위기 하에서 정화(Purge) 공정을 실시한 후 SiH4가스를 이용하여 다결정 실리콘막(103)을 증착하여 게이트 산화막(104)을 형성한다.
상기한 바와 같이 본 발명은 저압의 화학 기상 증착 장비를 이용하여 아주 얇은 두께의 산화막을 형성한 후 동일 장비내에서 질화막 및 다결정 실리콘막을 형성함으로써 초박막 산화막 및 다결정 실리콘막을 한번에 형성 할 수 있는 이점이 있다.

Claims (5)

  1. O2가스나 N2O 또는 NO 가스가 한 라인에 흐르고, SiH4가스가 또 다른 라인을 통해 흐르는 저압의 화학 기상 증착 장치를 이용한 반도체 소자의 제조 방법에 있어서,
    실리콘 기판을 반응로 내에 로딩한 후 N2가스 분위기 하에서 제 1 정화공정을 실시하는 단계와,
    상기 반응로 내부의 온도를 산화 공정 온도로 상승시킨 후 O2가스나 N2O 또는 NO 가스를 이용하여 산화막을 형성하는 단계와,
    상기 반응로 내부를 N2가스 분위기 하에서 제 1 2차 정화 공정을 실시하는 단계와,
    상기 반응로 내부의 온도를 상승시킨 후 SiH2Cl2가스와 NH3가스를 플로우시켜 Si3N4박막을 형성하는 단계와,
    상기 반응로 내를 N2가스 분위기 하에서 정화 공정을 실시한 후 SiH4가스를 이용하여 다결정 실리콘막을 증착하는 단계를
    포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 제 1 정화 공정은 250~350℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서, 상기 산화막 형성 공정은 600~700℃까지 상승시킨 후 100 mTorr~10 Torr 압력하에서 5~8Å의 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서, 상기 Si3N4박막을 형성 공정은 650~680℃의 온도와, 50 mTorr~~200 mTorr 압력 하에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1항에 있어서, 상기 Si3N4박막을 형성 공정시 SiH2Cl2가스와 NH3가스를 1: 1.5~ 1: 10의 비율로 플로우 시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020020052318A 2002-08-31 2002-08-31 반도체 소자의 제조 방법 KR20040020660A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020052318A KR20040020660A (ko) 2002-08-31 2002-08-31 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020052318A KR20040020660A (ko) 2002-08-31 2002-08-31 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040020660A true KR20040020660A (ko) 2004-03-09

Family

ID=37325102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020052318A KR20040020660A (ko) 2002-08-31 2002-08-31 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040020660A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109881177A (zh) * 2017-12-06 2019-06-14 住友电气工业株式会社 形成氮化硅（SiN）膜和具有SiN膜的半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109881177A (zh) * 2017-12-06 2019-06-14 住友电气工业株式会社 形成氮化硅（SiN）膜和具有SiN膜的半导体器件的方法
CN109881177B (zh) * 2017-12-06 2022-05-17 住友电气工业株式会社 形成氮化硅（SiN）膜和具有SiN膜的半导体器件的方法

Similar Documents

Publication Publication Date Title
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
KR100287985B1 (ko) 레이저장치의출력제어장치
US6281138B1 (en) System and method for forming a uniform thin gate oxide layer
US6444592B1 (en) Interfacial oxidation process for high-k gate dielectric process integration
KR100289859B1 (ko) 반도체장치의제조방법
US7563729B2 (en) Method of forming a dielectric film
US8450221B2 (en) Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
US8198184B2 (en) Method to maximize nitrogen concentration at the top surface of gate dielectrics
JP2003068731A (ja) 絶縁膜の形成方法および形成システム
JP4563016B2 (ja) シリコン基板の複合面に酸化膜を形成する方法
KR20050016682A (ko) 피처리체의 산화방법
JP2003209110A (ja) 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
KR20040004836A (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
KR20040093584A (ko) 유전막 형성 방법
KR20040020660A (ko) 반도체 소자의 제조 방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR20040110016A (ko) 반도체소자의 게이트전극 형성방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
KR20010004969A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
KR960012321A (ko) 반도체 소자의 게이트 전극 형성방법
KR100445058B1 (ko) 반도체장치의게이트산화막형성방법
KR0132381B1 (ko) 화학기상증착법에 의한 산화막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination