KR20050003540A - 반도체 소자의 절연막 형성 방법 - Google Patents
반도체 소자의 절연막 형성 방법 Download PDFInfo
- Publication number
- KR20050003540A KR20050003540A KR1020030042435A KR20030042435A KR20050003540A KR 20050003540 A KR20050003540 A KR 20050003540A KR 1020030042435 A KR1020030042435 A KR 1020030042435A KR 20030042435 A KR20030042435 A KR 20030042435A KR 20050003540 A KR20050003540 A KR 20050003540A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- nitride film
- oxide film
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 47
- 239000007789 gas Substances 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 플래시 메모리 소자의 터널 산화막을 순수(Pure) 산화막과 질화막의 적층 구조로 이루어진 게이트 절연막으로 형성하고, 질화막 형성 후 어닐링 공정으로 산화막 및 질화막의 계면과 질화막 내부의 결함을 제거함과 동시에 트랩 사이트(Trap site)로 작용하는 수소 이온을 제거함으로써, 게이트 절연막의 물리적인 두께를 증가시키면서 전기적인 두께를 감소시키고, 소자의 전기적 특성 및 공정의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 특히 플래시 메모리 소자에서 사용되는 터널 산화막의 전기적 두께를 줄일 수 있는 반도체 소자의 절연막 형성 방법에 관한 것이다.
소자의 집적도가 높아짐에 따라, 반도체 소자의 제조 공정에서 소자 분리막을 STI(Shallow Trench Isolation) 공정으로 형성하고 있다. 이 중에서, 플래시 메모리 셀을 제조하는 공정은 셀의 구조가 복잡하여 많은 수의 공정 단계가 요구되기 때문에, SA-STI(Self Aligned Shallow Trench Isolation) 공정을 이용하여 소자 분리막과 플로팅 게이트를 형성한다. 특히, 이 방법은 터널 산화막이 형성된 후에, 트렌치의 상부 모서리를 둥글게 라운딩 처리하기 위하여 측벽 산화(Side wall oxidation) 공정(wall SAC oxidation & wall oxidation)과 라이너 산화물(liner oxide) 증착 및 치밀화 과정이 진행된다. 이로 인해, 플래시 메모리 소자에서 핵심 부분이라 할 수 있는 터널 산화막이 후속공정에 의한 손상(Attack)을 받게 되고, 이러한 손상(Damage)으로 인해 물리적 특성이 열화 되어 소자의 전기적 특성을 저하시킨다. 그리고, 소자가 고집적화 됨에 따라, 터널 산화막의 전기적인(Electric) 두께를 낮추어야 하나, 누설 전류(Leakage current)가 발생되고 플로팅 게이트의 전하 보존(Retention) 특성이 저하될 수 있기 때문에 터널 산화막의 두께를 낮추는 데에는 한계가 있다.
이에 대하여, 본 발명의 반도체 소자의 절연막 형성 방법은 플래시 메모리 소자의 터널 산화막을 순수(Pure) 산화막과 질화막의 적층 구조로 이루어진 게이트 절연막으로 형성하고, 질화막 형성 후 어닐링 공정으로 산화막 및 질화막의 계면과질화막 내부의 결함을 제거함과 동시에 트랩 사이트(Trap site)로 작용하는 수소 이온을 제거함으로써, 게이트 절연막의 물리적인 두께를 증가시키면서 전기적인 두께를 감소시키고, 소자의 전기적 특성 및 공정의 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 순수 산화막
103 : 질화막 104 : 실리콘층
110 : 게이트 절연막
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 산화막을 형성하는 단계와, 산화막 상부에 질화막을 형성하는 단계, 및 질화막에 포함된 수소 성분을 제거하고 산화막과 질화막의 결합력을 강화시키기 위하여 질화막을 질소 함유 가스 분위기에서 어닐링 처리하는 단계를 포함한다.
상기에서, 산화막을 형성하기 전에, H2SO4, DHF 및 SC-1(NH4OH/H2O2/H2O)을 각각 사용하거나 이들이 혼합된 용액으로 반도체 기판에 형성된 자연 산화막을 제거할 수 있다.
산화막은 750℃ 내지 850℃의 온도에서 습식 산화 공정으로 형성할 수 있으며, 900℃ 내지 1100℃의 온도에서 건식 산화 공정으로 형성할 수도 있다. 이때, 산화막은 10Å 내지 60Å의 두께로 형성할 수 있다.
질화막은 LP-CVD법으로 형성할 수 있으며, 650℃ 내지 850℃의 온도에서 SiH4및 Si2H2Cl2중 어느 하나와, NH3및 NH4중 어느 하나의 가스를 사용하여 형성할 수 있다. 이때, 질화막은 30Å 내지 120Å의 두께로 형성할 수 있다.
어닐링 처리는 700℃ 내지 1000℃의 온도와 300Torr 내지 760Torr의 압력에서 질소 함유 가스로 NH3가스가 공급되면서 5분 내지 30분 동안 실시할 수 있다. 이때, NH3의 공급 유량은 5slm 내지 30slm으로 설정할 수 있다.
어닐링 처리를 실시한 후에, 질화막의 표면이 오염되는 것을 방지하기 위하여 질화막 상부에 실리콘층을 형성하는 단계를 더 포함할 수 있다. 이때, 실리콘층을 언도프트 비정질 실리콘층으로 형성할 수 있으며, 언도프트 비정질 실리콘층은 450℃ 내지 530℃의 온도와 0.1Torr 내지 10Torr의 압력에서 SiH4또는 Si2H6가스를 사용하여 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1d은 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 이온주입 공정으로 웰(도시되지 않음)이 형성된 반도체 기판(101) 상에 순수 산화막(Pure oxide layer; 102)을 형성한다. 순수 산화막(102)은 750℃ 내지 850℃의 온도에서 습식 산화 공정을 실시하여 형성할 수 있으며, 10Å 내지 60Å의 두께로 형성할 수 있다. 또한, 900℃ 내지 1100℃의 온도에서 건식 산화 공정을 실시하여 형성할 수 있으며, 10Å 내지 60Å의 두께로 형성할 수 있다.
한편, 순수 산화막(102)을 형성하기 전에, 이전 공정에서 반도체 기판(101)에 형성된 희생 산화막이나 자연 산화막(도시되지 않음)을 세정 공정으로 제거한 후, 순수 산화막(102)을 형성하는 것이 바람직하다. 이때, 세정 공정은 H2SO4, DHF 및 SC-1(NH4OH/H2O2/H2O)을 각각 사용하거나 혼합된 용액을 사용하여 실시할 수 있다.
도 1b를 참조하면, 순수 산화막(102) 상부에 질화막(103)을 형성한다. 이로써, 순수 산화막(102)과 질화막(103)의 적층 구조로 이루어진 게이트 절연막(110)이 형성된다.
상기에서, 질화막(103)은 LP-CVD법으로 형성할 수 있다. 구체적으로 예를 들면, SiH4및 Si2H2Cl2중 어느 하나와, NH3및 NH4중 어느 하나의 가스를 사용하여 650℃ 내지 850℃의 온도에서 LP-CVD법으로 형성할 수 있으며, 30Å 내지 120Å의두께로 형성할 수 있다.
상기에서와 같이, 터널 산화막이나 게이트 산화막과 같은 게이트 절연막(110)을 단일 산화막 구조로 형성하지 않고 산화막의 일부를 질화막으로 형성함으로써, 게이트 절연막(110)의 전기적인 두께는 감소시키고 물리적인 두께는 증가시킬 수 있다. 게이트 절연막(110)의 물리적 두께를 증가시킴으로써, 누설 전류(Leakage current)가 감소되고 브레이크다운 차지(Charge to breakdown; Qbd)이 증가하며, 이에 따라 브레이크다운 필드(Breakdown field)가 증가하는 등 플래시 메모리 셀의 전하 보존(Retention) 특성을 개선시킬 수 있다. 그리고, 후속 SA-STI(Self Aligned Shallow Trench Isolation) 공정에 의한 게이트 절연막(또는, 터널 산화막)의 손상을 최소화 할 수 있다.
도 1c를 참조하면, 질화막(103)을 어닐링 처리한다. 질화막(103)의 어닐링 처리는 질소 함유 가스 분위기에서 실시한다. 질화막(103)을 질소 함유 가스 분위기에서 어닐링 처리하면, 질소(N) 성분이 질화막(103) 내부로 확산(Diffusion)되어, 질화막(103) 내부에 존재하는 수소 이온(H-)과 결합하여 질화막(103) 내부의 수소(H)를 제거할 수 있다.
또한, 질화막(103)을 통과한 질소 원자들은 순수 산화막(102)과 질화막(103)의 계면에 존재하는 댕들링 본드(Dangling Bond)들과 결합하여 결함이 없는 SiON(Defect Free SiON)막을 형성하고, 질화막(103)과 순수 산화막(102)의 결합력을 증가시켜줌으로써 우수한 게이트 절연막(110)을 형성할 수 있다.
이를 위해, 질화막(103)의 어닐링 처리는 질소 함유 가스 분위기에서 실시한다. 좀 더 구체적으로 예를 들면, 700℃ 내지 1000℃의 온도와 300Torr 내지 760Torr의 압력에서 질소 함유 가스로 NH3가스를 공급하면서 5분 내지 30분 동안 실시한다. 이때, NH3가스의 공급 유랑은 5slm 내지 30slm으로 설정한다. 한편, 어닐링 처리는 질화막(103)을 형성한 장비에서 인-시투(In-situ)로 실시한다.
도 1d를 참조하면, 어닐링 처리를 실시한 후, 게이트 절연막(110)의 표면에 후속 공정에 의해 오염되는 것을 방지하기 위하여 질화막(103) 상부에 실리콘층(104)을 형성한다. 이때, 실리콘층(104)은 언도프트(Undoped) 비정질 실리콘으로 형성할 수 있다. 구체적인 형성 방법의 예로써, 450℃ 내지 530℃의 온도와 0.1Torr 내지 10Torr의 압력에서 SiH4또는 Si2H6가스를 사용하여 형성할 수 있으며, 200Å 내지 700Å의 두께로 형성할 수 있다.
상술한 방법으로 반도체 소자의 절연막을 형성함으로써 다음과 같은 효과를 얻을 수 있다.
1. 터널 산화막에 LP-CVD 질화막과 언도프트 비정질 실리콘막을 적용함으로써, SA-STI공정의 적용에 따른 터널 산화막의 손상을 방지하고 전기적 특성이 열화되는 것을 방지할 수 있다.
2. 질화막 형성 후 인-시투로 어닐링을 진행하므로, 복잡한 공정/ 장비의 추가 소요 없이 기존의 장비와 공정에 응용/적용 가능하여 낮은 비용(low cost)과 높은 신뢰성(high reliability)을 가지는 소자를 형성할 수 있다.
3. 질소 함유 가스 분위기의 어닐링을 적용하여 순수 산화막과 질화막 사이의 접착(Adhesion) 특성이 향상되며, 결함을 감소시켜줌으로써 게이트 절연막의 막질(Quality)을 향상시킬 수 있다.
4. 질소 함유 가스 분위기의 어닐링으로 질화막 내부에 잔류하는 H+를 제거하고 트랩 사이트를 제거할 수 있으므로, 누설 전류(Leakage current), 브레이크 다운 필드(Breakdown field), 브레이크다운 챠지(Charge to breakdown) 등의 특성을 개선시킬 수 있다.
5. 유전상수가 큰 질화막을 게이트 절연막의 일부로 적용하여 전하 보전(Retention) 특성이 저하되는 것을 방지하면서 게이트 절연막의 전기적 두께(Electric Thickness)를 감소시킬 수 있으므로 공정 마진을 확보할 수 있다.
6. 게이트 절연막 상에 연속공정으로 언도프트 비정질 실리콘층을 형성함으로써, 후속공정에 의한 게이트 절연막의 오염을 방지하여 공정의 신뢰성(Reliability)을 향상시킬 수 있다.
Claims (13)
- 반도체 기판 상에 산화막을 형성하는 단계;상기 산화막 상부에 질화막을 형성하는 단계; 및상기 질화막에 포함된 수소 성분을 제거하고 상기 산화막과 상기 질화막의 결합력이 강화되도록 상기 질화막을 질소 함유 가스 분위기에서 어닐링 처리하는 단계를 포함하는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서, 상기 산화막을 형성하기 전에,상기 반도체 기판에 형성된 자연 산화막을 H2SO4, DHF 및 SC-1(NH4OH/H2O2/H2O)을 각각 사용하거나 이들이 혼합된 용액으로 제거하는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 산화막이 750℃ 내지 850℃의 온도에서 습식 산화 공정으로 형성되는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 산화막이 900℃ 내지 1100℃의 온도에서 건식 산화 공정으로 형성되는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 산화막이 10Å 내지 60Å의 두께로 형성되는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 질화막이 LP-CVD법으로 형성되는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 질화막은 650℃ 내지 850℃의 온도에서 SiH4및 Si2H2Cl2중 어느 하나와, NH3및 NH4중 어느 하나의 가스에 의해 형성하는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 질화막이 30Å 내지 120Å의 두께로 형성되는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 어닐링 처리는 700℃ 내지 1000℃의 온도와 300Torr 내지 760Torr의 압력에서 질소 함유 가스로 NH3가스가 공급되면서 5분 내지 30분 동안 실시되는 반도체 소자의 절연막 형성 방법.
- 제 9 항에 있어서,상기 NH3의 공급 유량이 5slm 내지 30slm인 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서, 상기 어닐링 처리를 실시한 후에,상기 질화막의 표면이 오염되는 것을 방지하기 위하여 상기 질화막 상부에 실리콘층을 형성하는 단계를 더 포함하는 반도체 소자의 절연막 형성 방법.
- 제 11 항에 있어서,상기 실리콘층이 언도프트 비정질 실리콘층으로 형성되는 반도체 소자의 절연막 형성 방법.
- 제 12 항에 있어서,상기 언도프트 비정질 실리콘층이 450℃ 내지 530℃의 온도와 0.1Torr 내지 10Torr의 압력에서 SiH4또는 Si2H6가스에 의해 형성되는 반도체 소자의 절연막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042435A KR100945999B1 (ko) | 2003-06-27 | 2003-06-27 | 반도체 소자의 절연막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042435A KR100945999B1 (ko) | 2003-06-27 | 2003-06-27 | 반도체 소자의 절연막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050003540A true KR20050003540A (ko) | 2005-01-12 |
| KR100945999B1 KR100945999B1 (ko) | 2010-03-09 |
Family
ID=37218616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030042435A KR100945999B1 (ko) | 2003-06-27 | 2003-06-27 | 반도체 소자의 절연막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100945999B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766229B1 (ko) * | 2005-05-30 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| US7948799B2 (en) | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| KR101054469B1 (ko) * | 2006-05-23 | 2011-08-04 | 매크로닉스 인터내셔널 컴퍼니 리미티드 | 밴드갭이 조절된 ｓｏｎｏｓ 소자를 채용한 서브-게이트ａｎｄ 아키택쳐의 구조 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8524589B2 (en) * | 2011-01-26 | 2013-09-03 | Applied Materials, Inc. | Plasma treatment of silicon nitride and silicon oxynitride |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111660A (ja) * | 1997-10-01 | 1999-04-23 | Toshiba Corp | 洗浄方法 |
| KR100380270B1 (ko) * | 2000-11-28 | 2003-04-16 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 제조방법 |
| KR20020041608A (ko) * | 2000-11-28 | 2002-06-03 | 박종섭 | 반도체 소자의 게이트 제조방법 |
| KR100379533B1 (ko) * | 2001-05-28 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 게이트절연막 제조방법 |
-
2003
- 2003-06-27 KR KR1020030042435A patent/KR100945999B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766229B1 (ko) * | 2005-05-30 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| US7374997B2 (en) | 2005-05-30 | 2008-05-20 | Hynix Semiconductor Inc. | Method of manufacturing flash memory device |
| US7948799B2 (en) | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| KR101054469B1 (ko) * | 2006-05-23 | 2011-08-04 | 매크로닉스 인터내셔널 컴퍼니 리미티드 | 밴드갭이 조절된 ｓｏｎｏｓ 소자를 채용한 서브-게이트ａｎｄ 아키택쳐의 구조 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100945999B1 (ko) | 2010-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI237350B (en) | Method of manufacturing a flash memory cell | |
| KR100550779B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100637690B1 (ko) | 고상에피택시 방식을 이용한 반도체소자 및 그의 제조 방법 | |
| KR20040057570A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100537277B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050048114A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100945999B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| KR20040053441A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100537276B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040054146A (ko) | 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법 | |
| KR20090045750A (ko) | 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법 | |
| KR20060105852A (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR100482760B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100609538B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| KR100854896B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060031106A (ko) | 반도체 소자의 제조 방법 | |
| KR20040048504A (ko) | 반도체 소자의 제조 방법 | |
| KR100671623B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100691937B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040054916A (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2005222977A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |