KR20040102345A - 기억 장치 - Google Patents

기억 장치 Download PDF

Info

Publication number
KR20040102345A
KR20040102345A KR1020040037876A KR20040037876A KR20040102345A KR 20040102345 A KR20040102345 A KR 20040102345A KR 1020040037876 A KR1020040037876 A KR 1020040037876A KR 20040037876 A KR20040037876 A KR 20040037876A KR 20040102345 A KR20040102345 A KR 20040102345A
Authority
KR
South Korea
Prior art keywords
information
recorded
voltage
electrode
storage element
Prior art date
Application number
KR1020040037876A
Other languages
English (en)
Other versions
KR101024563B1 (ko
Inventor
이시다미노루
아라타니가쓰히사
고치야마아키라
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040102345A publication Critical patent/KR20040102345A/ko
Application granted granted Critical
Publication of KR101024563B1 publication Critical patent/KR101024563B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes

Abstract

본 발명은, 정보의 기록이 연속하여 행해져도, 기록 동작이 어떤 제한없이 양호하게 행해지는 기억 장치를 제공한다. 본 발명은, 기억 소자와, 기억 소자에 전압을 인가하는 인가 수단을 가지고, 인가 수단에 의해 기억 소자에 전압이 인가됨으로써, 기억 소자의 특성이 변화되어, 정보의 기록이 행해지고, 동일한 정보의 기록이 연속하여 행해지면, 기억 소자의 특성이 더욱 변화되는 구성의 기억 장치로서, 정보의 기록이 행해질 때, 기억 소자에 이미 기록되어 있는 정보의 내용이 검출되고, 기억 소자에 기록되어 있는 정보와, 기억 소자에 기록해야 할 정보를 비교하여, 양자의 정보가 상이한 경우에는 전압이 인가되어 통상의 정보 기록 과정이 행해지고, 양자의 정보가 동일한 경우에는 통상의 정보 기록 과정이 행해지지 않는 기억 장치를 제공한다.

Description

기억 장치 {MEMORY DEVICE}
본 발명은, 기억 장치에 관한 것이다.
현재, 컴퓨터 등의 정보 기기에 있어서는, 정보(데이터)를 기록하는 기억 장치가 대량으로 사용되고 있다. 이러한 기억 장치로서는, 예를 들면 동작이 고속이며, 고밀도의 DRAM이 널리 사용되고 있다(예를 들면, 이토 기요우 저, 「초 LSI 메모리」, 배풍관, 1994년, 11월 5일, 3페이지~4페이지).
그런데, 전술한 것 같은 정보를 기록하는 기억 장치에 있어서는, 기록한 정보의 유지를, 가능한 한 간단한 방법으로 또한 저전압으로 행할 수 있는 것이 요구되고 있다.
그렇지만, 전술한 DRAM은, 정보의 유지 시간이 극히 짧고, 전원을 끄면 기록된 정보가 사라져 버리는 휘발성의 기억 장치이므로, 빈번하게 리프레쉬 동작(즉 기입한 정보를 판독하고, 다시 증폭하여, 재차 다시 기입하는 동작)을 행할 필요가 있고, 이 때문에 회로 설계가 복잡하게 되어, 소비 전력이 증가해 버린다.
이 때문에, 소비 전력이 저감되고, 또한 예를 들면 DRAM에 옮겨지는 것 같은 특성을 가지는 기억 장치가 요구된다.
그리고, 전술한 DRAM은, 민생용의 전자 기기에 사용되는 일반적인 논리 회로 LSI나 신호 처리 LSI와 비교하여 제조 공정이 복잡하기 때문에, 예를 들면 제조 비용이 높은 기억 장치로 되어 버리는 등의 문제점도 가지고 있다.
그런데, 이러한 요구를 실현할 수 있는 가능성이 있는 것으로서, 예를 들면 도 9에 나타낸 바와 같은 구성의 기억 장치가 알려져 있다.
그리고, 도 9는, 기억 장치, 특히 그 기억 소자의 기본 구성을 나타낸 확대 단면도를 나타내고 있다.
기억 소자(20)는, 2개의 전극(도 9의 경우에서는 제1 전극(21) 및 제2 전극(22) 사이에, 전극 간 재료(23)가 협지된 구성이다.
이러한 구성의 기억 소자(20)를 가지는 기억 장치에서는, 예를 들면, 전극 간 재료(23)로서 이온 도전체를 사용하고, 또한 2개의 전극(21, 22)의 어느쪽이든 한쪽의 전극(예를 들면 제1 전극(21))에 이온 도전체 중에 이온으로서 확산되는 금속을 포함하게 함으로써, 기억 소자(20)의 2개의 전극(21, 22) 간에 전압을 인가한 경우에, 전극 간 재료(23)에 전하가 공급되고, 전극(21) 중에 포함되는 금속이 이온 도전체로 이루어지는 전극 간 재료(23) 중에 이온으로서 확산됨으로써, 이온 도전체 중의 저항 또는 캐패시턴스 등의 상기 특성을 변화시켜, 정보의 기록 동작을 행할 수 있다.
다음에, 이러한 기억 장치에 있어서, 실제로 정보의 기록(기입 및 소거)을 행하는 경우의 구체적인 동작을 설명한다.
그리고, 이하, 기억 소자(20)의 저항을 높은 상태로부터 낮은 상태로 변화시키는 기록 동작을, 정보의 「기입」이라고 정의하고, 기억 소자(20)의 저항을 낮은 상태로부터 높은 상태로 변화시키는 기록 동작을, 정보의 「소거」라고 정의한다.
예를 들면, 정보의 기입을 행하는 경우는, 예를 들면 제1 전극(21)에 접속되어 있는 배선을 통하여 기입용의 전압(정전압)이 제1 전극(21)에 인가된다. 이것에 의해, 예를 들면 제1 전극(21)에 포함되어 있는 금속이 이온화 하여, 이온 도전체 중에 확산되어 전자와 결합하여 석출(析出)한다. 이것에 의해, 이온 도전체의 저항이 낮아져, 기억 소자(20)의 저항도 낮아지므로, 정보의 기입을 행하는 것이 가능하게 된다.
또, 예를 들면 정보의 소거를 행하는 경우는, 예를 들면 제2 전극(22)에 접속되어 있는 배선을 통하여, 기입시와는 역극성의 소거용의 전압(부전압)이 제2 전극(3)에 인가된다. 이것에 의해, 이온 도전체에 석출하고 있던 금속이 다시 이온화 되어, 제1 전극(21)으로 돌아옴으로써, 이온 도전체의 저항이 원래의 높은 상태로 돌아와, 기억 소자(20)의 저항도 높아지므로, 정보의 소거를 행하는 것이 가능하게 된다.
여기서, 이러한 일련의 기록 동작을, 예를 들면 전술한 기억 장치(예를 들면 DRAM)가 실행하는 일련의 기록 동작에 대응시킨 경우를 도 6 및 도 7에 나타낸다.
그리고, 각 도면 (A)는 DRAM의 기록 동작을, 각 도면 (B)는 도 9에 나타낸 기억 소자를 가지는 기억 장치의 기록 동작을 나타내고 있다.
도 6은, 다른 정보의 기록을 교대로 예를 들면 3회씩 반복하여 행한 후, 정보 판독을 행하는 경우를 나타내고, 도 7은, 동일한 정보의 기록을 복수회 예를 들면 5회 연속하여 행한 후, 상이한 정보의 기록을 행하여 정보 판독을 행하는 경우를 나타내고 있다.
도 6 및 도 7로부터도 명백한 바와 같이, 전술한 도 9에 나타낸 기억 소자를 가지는 기억 장치에서의 정보 기입(저항값이 높은 상태로부터 낮은 상태로 변화시키는 기록 동작)은, DRAM의 경우의 정보“1”기입에 대응하고, 정보 소거(저항값이 낮은 상태로부터 높은 상태로 변화시키는 기록 동작)는, DRAM의 경우의 정보“0”기입에 대응하고 있다.
여기서, 도 9에 나타낸 기억 소자를 가지는 기억 장치에 있어서, 도 6 (B)에 나타낸 바와 같이, 기억 소자(1)에, 정보 기입과 정보 소거를 교대로 연속하여 행한 후, 정보 판독을 행하도록 한 경우에는 문제가 되지 않지만, 도 7 (B)에 나타낸 바와 같이, 정보 기입을 복수회 연속하여 행한 후, 정보 소거를 행하여 정보 판독을 행하는 것 같은 경우는, 다음에 나타낸 바와 같은 문제가 생긴다.
즉, 도 8에 나타낸 바와 같이, 기억 소자에 정보 기입을 반복하여 연속 행한 경우, 기입 회수가 증가하는 것에 따라, 본래 의도하고 있던 정보“1”의 유지 상태의 저항값보다 더욱 저항값이 저하되어 버린다.
이와 같이, 기억 소자의 저항값이 저하된 경우, 예를 들면 그 다음에 정보 소거를 행할 때, 큰 전압을 기억 소자에 가할 필요가 생긴다.
그런데, DRAM과 같은 데이터 재기입 가능인 기억 장치에 사용되는 기억 소자의 경우, 정보“0” 및 정보“1”가, 어떠한 순서로 무제한으로 반복하여 기입되어도, 이대로 기록 동작을 행하는 것이 요구된다(즉, 정보의 기록 및 판독이 어떤 제한없이 양호하게 행해지는 것이 요구된다).
이것은, 도 7 (A)에 나타낸 것처럼, 정보“1”이 반복하여 연속 기입된 후, 정보“0”을 기입하는 것 같은 경우이다.
따라서, 예를 들면 도 9에 나타낸 기억 소자를 가지는 기억 장치에서, 예를 들면 DRAM으로 치환되는 기억 장치를 실제로 실현하려고 하는 경우는, 예를 들면 전술한 것 같은 정보 기입이 반복하여 연속 행해진 후, 정보 소거를 행하는 것 같은 경우를 상정하여(도 7 (B) 참조), 정보 소거 시에 가하는 전압을 큰 값으로 설정해 두는 것이 필요하다.
그렇지만, 이러한 경우, 예를 들면 정보 소거에 긴 시간이 걸리게 되어, 기억 소자 자체의 동작이 늦어져 버린다. 특히, 도 7 (B)에서 상정한 경우와는 반대로, 정보 소거가 반복하여 연속된 후, 정보 기입을 행하는 경우는, 기억 소자 자체의 동작이 매우 늦어져 버린다.
그리고, 도 9에 나타낸 것 같은 구성의 기억 소자에, 정보 기입을 반복하여 연속 행한 경우에, 기입 회수가 증가하는 것에 따라, 기억 소자의 저항값이 더욱 변화하는 경우를 설명했지만(도 8 참조), 기억 소자의 구성에 따라서는, 정보 기입을 반복하여 연속 행한 경우에, 기입 회수가 증가하는 것에 따라, 예를 들면 기억 소자의 임계치 전압이 변화하는 것 같은 경우도 생각할 수 있다.
이러한 경우도, 전술한 것처럼, 예를 들면 정보 소거에 긴 시간이 걸리게 되어, 기억 소자 자체의 동작이 늦어져 버린다.
전술한 점을 감안하여, 본 발명은, 기록 동작이 어떤 제한없이 양호하게 행해지는 기억 장치를 제공하는 것이다.
도 1은 본 발명의 기억 장치, 특히 기억 소자의 개략 단면도이다.
도 2는 도 1의 기억 소자에 인가되는 펄스 전압의 파형도이다.
도 3은 본 발명의 기록 동작을 나타낸 플로차트(1)이다.
도 4는 본 발명의 기록 동작을 나타낸 플로차트(2)이다.
도 5는 본 발명의 기록 동작을 나타낸 플로차트(3)이다.
도 6 (A),(B)는 기록 동작의 플로차트(1)이다.
도 7 (A),(B)는 기록 동작의 플로차트(2)이다.
도 8은 기입 회수와 저항 변화율과의 관계를 나타낸 도면이다.
도 9는 기억 장치의 기억 소자의 기본적인 구성을 나타낸 개략 단면도이다.
도 10 (A)~(C)는 기억 소자의 다른 구성을 나타낸 개략 단면도이다.
본 발명은, 기억 소자와, 기억 소자에 전압을 인가하는 인가 수단을 가지고, 인가 수단에 의해 기억 소자에 전압이 인가됨으로써, 기억 소자의 특성이 변화되어, 정보의 기록이 행해지고, 동일한 정보의 기록이 연속하여 행해지면, 기억 소자의 특성이 더욱 변화되는 구성의 기억 장치로서, 정보의 기록이 행해질 때, 기억 소자에 이미 기록되어 있는 정보의 내용이 검출되고, 기억 소자에 기록되어 있는 정보와 기억 소자에 기록해야 할 정보를 비교하여, 양자의 정보가 상이한 경우에는전압이 인가되어 통상의 정보 기록 과정이 행해지고, 양자의 정보가 동일한 경우에는 통상의 정보 기록 과정이 행해지지 않는다.
본 발명에 의하면, 정보의 기록이 행해질 때, 기억 소자에 이미 기록되어 있는 정보의 내용이 검출되고, 기억 소자에 기록되어 있는 정보와 기억 소자에 기록해야 할 정보를 비교하여, 양자의 정보가 상이한 경우에는 전압이 인가되어 통상의 정보 기록 과정이 행해지고, 양자의 정보가 동일한 경우에는 통상의 정보 기록 과정이 행해지지 않기 때문에, 예를 들면 같은 정보의 내용의 기록이 연속하여 행해져도, 기억 소자의 특성이 더욱 변화되지 않는다.
또, 전술한 기억 장치에 있어서, 기억 소자가, 제1 전극 및 제2 전극 사이에, 전극 간 재료가 협지된 경우는, 기억 소자의 구성을 더욱 간소화할 수 있다.
또, 전술한 기억 장치에 있어서, 정보의 기록이 행해지지 전에, 기억 소자에 기록되어 있는 정보가 판독됨으로써, 정보의 내용이 검출되고, 양자의 정보가 동일한 경우에는, 전압이 인가되지 않는 구성으로 한 경우는, 예를 들면 같은 내용의 정보(예를 들면“1”)의 기록이 반복하여 연속된 후, 상이한 내용의 정보(예를 들면“0”)의 기록을 행하는 것 같은 경우의 기록 동작이라도, 상이한 내용의 정보의 기록 시에 기억 소자에 인가하는 전압을 크게 할 필요가 없어, 기록 동작이 늦어지는 것을 막을 수가 있다.
또, 전술한 기억 장치로서, 정보의 기록이 행해질 때, 전압이 인가되는 동시에, 기억 소자의 저항값의 변화의 검출을 행함으로써, 정보의 내용이 검출되고, 양자의 정보가 동일한 경우에는, 이후는 전압이 인가되지 않는 구성으로 한 경우는,정보를 판독하는 과정이 필요없기 때문에, 전술한 정보의 기록이 행해지지 전에, 기억 소자에 기록되어 있는 정보가 판독됨으로써, 정보의 내용이 검출되는 경우에 비해, 기록에 필요로 하는 시간을 짧게 할 수 있다.
또, 전술한 기억 장치로서, 양자의 정보가 동일한 경우에는, 또한 기억 소자의 저항값이 그 규격값의 범위 내인지 여부를 조사할 수 있고, 규격값의 범위 외인 경우에는, 저항값을 규격값의 범위 내로 보정하기 위해, 인가 수단에 의해 전압이 인가되는 구성으로 한 경우는, 예를 들면 같은 내용의 정보(예를 들면“1”)의 기록이 다수회나 반복하여 연속하여 계속된 후, 상이한 내용의 정보(예를 들면“0”)의 기록을 행하는 것 같은 경우의 기록 동작이며, 기억 소자의 저항값이 규격값의 범위 외로 변화되어 버렸다고 해도, 저항값을 보정할 수 있어, 예를 들면 기록 에러 등의 발생을 줄일 수가 있다.
또 전술한 기억 장치에 있어서, 정보의 기록이 행해지지 전에, 기억 소자에 기록되어 있는 정보가 판독됨으로써, 정보의 내용이 검출되어, 양자의 정보가 동일하고, 또한 기억 소자의 저항값이 그 규격값의 범위 내인 경우에는, 전압이 인가되지 않는 구성으로 한 경우는, 예를 들면 같은 내용의 정보(예를 들면“1”)의 기록이 다수회나 반복하여 연속하여 계속된 후, 상이한 내용의 정보(예를 들면“0”)의 기록을 행하는 것 같은 경우의 기록 동작이라도, 상이한 내용의 정보의 기록 시에 기억 소자에 인가하는 전압을 크게 할 필요가 없어, 기록 동작이 늦어지는 것을 막을 수가 있다.
또, 전술한 기억 장치에 있어서, 전압이 펄스 전압인 경우는, 전류량을 적게할 수 있어, 정보의 기록에 필요로 하는 총전류량을 저감할 수 있다.
본 발명은, 기억 소자와, 기억 소자에 전압을 인가하는 인가 수단을 가지고, 인가 수단에 의해 기억 소자에 전압이 인가됨으로써, 기억 소자의 특성이 변화되어, 정보의 기록이 행해지고, 동일한 정보의 기록이 연속하여 행해지면, 기억 소자의 특성이 더욱 변화되는 구성의 기억 장치로서, 기억 소자에 기록되어 있는 정보의 내용이 일단 소거되는 과정이 행해진 다음, 정보의 기록이 행해진다.
본 발명에 의하면, 기억 소자에 기록되어 있는 정보의 내용이 일단 소거되는 과정이 행해진 다음, 정보의 기록이 행해지므로, 전술한, 정보의 기록이 행해질 때, 기억 소자에 이미 기록되어 있는 정보의 내용이 검출되는 경우에 비해, 판독에 필요로 하는 시간을 적게 할 수 있어, 더욱 기록 동작을 빠르게 하는 것을 가능하게 한다.
또, 전술한 기억 장치에 있어서, 기억 소자가, 제1 전극 및 제2 전극 사이에, 전극 간 재료가 협지된 구성인 경우는, 기억 소자의 구성을 더욱 간소화할 수 있다.
또, 전술한 기억 장치에 있어서, 전압이 펄스 전압인 경우는, 전류량을 적게 할 수 있어, 정보의 기록에 필요로 하는 총전류량을 저감할 수 있다.
[발명의 실시예]
본 발명의 실시예를 설명하는 데 있어서, 먼저, 본 발명의 기본적인 구성과 그 동작을, 도 9를 참조하여 설명한다.
그리고, 도 9는, 본 발명에 관한 기억 장치, 특히, 그 기억 소자의 기본 구성을 나타낸 확대 단면도이다.
본 발명의 기억 소자는, 예를 들면 2개의 전극(도 9의 경우에서는 제1 전극(21) 및 제2 전극(22)) 사이에, 전극 간 재료(23)가 협지된 구성이다.
이러한 구성의 기억 소자(20)를 가지는 기억 장치에서는, 예를 들면, 전극 간 재료(23)로서 이온 도전체를 이용하고, 또한 2개의 전극(21, 22)의 어느쪽이든 한쪽의 전극(예를 들면 제1 전극(21))에 이온 도전체 중에 이온으로서 확산되는 금속을 포함하게 함으로써, 기억 소자(20)의 2개의 전극(21, 22) 간에 전압을 인가한 경우에, 전극 간 재료(23)에 전하가 공급되어, 전극(21) 중에 포함되는 금속이 이온 도전체로 이루어지는 전극 간 재료(23) 중에 이온으로서 확산됨으로써, 이온 도전체 중의 저항 또는 캐패시턴스 등의 상기 특성을 변화시켜, 정보의 기록 동작을 행할 수 있다.
본 발명은, 이러한, 상기 특성 등의 특성의 변화를 이용하여, 정보의 기록을 행할 수 있는 기억 소자를 이용하여 기억 장치를 구성하여, 전술한 목적을 달성한다.
이어서, 본 발명에 관한 기억 장치, 특히, 그 기억 소자의 일실시예를, 도 1을 참조하여 설명한다.
본 실시예의 기억 소자(1)는, 예를 들면 위쪽에 설치된 제1 전극(2)과, 아래 쪽에 설치된 제2 전극(3) 사이에, 전극 간 재료(4)가 협지된 구성이다.
전극 간 재료(4)는, 예를 들면 어떤 금속을 포함한 이온 도전체(칼코게나이드 (chalcogenide) 이온 도전체)(5)로 구성되어 있다.
도 1의 경우에서는, 이온 도전체(5)는, 제1 전극(2) 측(위쪽)의 이온 도전체층(51)과, 제2 전극(3) 측(아래 쪽)의 이온 도전체층(52)로 이루어지는 2층 구조로 구성되고, 이온 도전체층(51)은 예를 들면 GeSbTeAg로, 이온 도전체층(52)는 예를 들면 GeSbTe로 구성되어 있다.
그리고, 이온 도전체층(51)은 예를 들면 25nm의 막두께로 형성되고, 이온 도전체층(52)은 예를 들면 30nm의 막두께로 형성되어 있다.
단, 이온 도전체층(51)을 구성하는 GeSbTeAg는, 예를 들면 칼코게나이드에 속하는 원소를 포함하여 구성된 GeSbTe에, 금속인 Ag가 포함된 것이다.
전극 간 재료(4)의 이온 도전체(5)는, 전하가 공급됨으로써, 이온 도전체(5) 중에 포함되는 Ag가 산화되어 양이온(6)이 되거나 양이온(6)이 환원되어 금속 Ag로 돌아오거나 함으로써, 저항이 높은 상태와 낮은 상태 사이를 반복하여 변화시키는 것이 가능하다.
이것에 의해, 이온 도전체(5)의 저항 상태에 의해, 정보를 기록하는 것이 가능한 구성으로 되어 있다. 그리고, 초기 상태에서는, Ag가 금속 상태에 있으므로 저항값이 높은 상태로 되어 있다. 그리고, 이온 도전체(5)의 저항 상태에 연동하여, 기억 소자(1)의 저항값도 마찬가지로 높은 상태와 낮은 상태의 사이를 변화한다.
또, 제1 전극(2) 및 제2 전극(3)은, 열화되어 버리는 것을 피하기 위해, 그 이온화 했을 때의 가수(價數)가, 전극 간 재료(4)(즉 이온 도전체(5)) 중에 포함되는 물질(Ag이 산화되어 양이온(6)이 되었을 때의 가수(1가의 Ag+)보다 큰 물질로구성된다. 즉, 제1 전극(2) 및 제2 전극(3)은, 예를 들면 TiW(티탄 텅스텐)로 구성된다.
그리고, Ti(티탄)가 산화되었을 경우의 가수는, 2가 또는 3가 또는4가이며, W(텅스텐)가 산화되었을 경우의 가수는, 4가 또는 5가 또는 6가이다.
제1 전극(2) 및 제2 전극(3)은, 일반적인 반도체 장치에 사용되는 막두께로 형성되어 있어, 예를 들면 각각 100nm의 막두께로 형성된다.
그리고, 전술한 구성의 기억 소자(1)가 기판(7) 상에 형성되어 있다.
또, 기억 소자(1)의 제1 전극(2) 및 제2 전극(3)에는 각각 배선(도시하지 않음)이 접속되어 있고, 각각의 배선은, 예를 들면 기록, 소거, 판독 회로 등에 접속되어 있다.
또한, 기억 소자(1)에 전압을 인가하는 인가 수단(도시하지 않음)이 설치되어 기억 장치가 구성된다.
그리고, 기억 소자(1)에 전압을 인가하는 인가 수단은, 기억 소자(1)와 동일한 기판(7) 상에 설치된 구성으로 해도, 동일한 기판(7) 이외의 부분에 설치된 구성으로 해도, 어느 구성도 가능하다.
다음에, 이러한 기억 장치에 있어서, 실제로 정보의 기록(기입 및 소거)을 하는 경우의 구체적인 동작을 설명한다.
그리고, 이하, 기억 소자(1)의 저항을 높은 상태로부터 낮은 상태로 변화시키는 기록 동작을, 정보의 「기입」이라고 정의하고, 기억 소자(1)의 저항을 낮은 상태로부터 높은 상태로 변화시키는 기록 동작을, 정보의 「소거」라고 정의한다.
또, 전술한 인가 수단에 의해, 기억 소자(1)에 전압, 예를 들면 펄스 전압이 인가됨으로써, 정보의 기록이 행해진다.
예를 들면, 정보의 기입을 행하는 경우는, 제1 전극(2)에 접속되어 있는 배선을 통하여 기입용의 펄스 전압(정전압)이 제1 전극(2)에 인가된다.
이것에 의해, 예를 들면 제1 전극(2) 측의 이온 도전체층(51)에 포함되어 있는 Ag가 이온화하여, 이온 도전체층(52) 중에 확산되어, 이온 도전체층(52)의 제2 전극(3) 측에서 전자와 결합하여 석출한다. 이것에 의해, 이온 도전체(5)의 저항이 낮아져, 기억 소자(1)의 저항도 낮아지므로, 정보의 기입을 행하는 것이 가능하게 된다.
또, 예를 들면 정보의 소거를 행하는 경우는, 제2 전극(3)에 접속되어 있는 배선을 통하여, 기입시와는 역극성의 소거용의 펄스 전압(부전압)이 제2 전극(3)에 인가된다. 이것에 의해, 이온 도전체층(52)의 제2 전극(3) 측에 석출하고 있던 Ag가 다시 이온화하여, 제1 전극(2) 측의 이온 도전체층(51)으로 돌아옴으로써, 이온 도전체(5)의 저항이 원래의 높은 상태로 돌아와, 기억 소자(1)의 저항도 높아지므로, 정보의 소거를 행하는 것이 가능하게 된다.
기억 소자(1)에 인가하는 펄스 전압으로서는, 예를 들면 도 2에 파형을 나타낸 펄스 전압을 인가할 수 있다.
이 도 2에 파형을 나타낸 펄스 전압의 경우, 제1 전극(2) 및 제2 전극(3)의 사이의 저항값을 판독하기 위한 판독 전압(read bias) V1이 항상 인가되고, 또한 기입용의 펄스 전압(write bias) V2와 소거용의 펄스 전압(erase bias) V3가 교대로 반복하여 인가된다.
기입용의 전압 펄스 V2로서는 시간 T2의 사이, 소거용의 전압 펄스 V3로서는 시간 T3의 사이, 각각 인가된다.
즉, 기입이나 소거 시에 일정한 전압이 계속하여 인가되는 것이 아니라, 짧은 펄스 전압(V2 또는 V3)이 소정의 시간(T2 또는 T3)만 인가된다.
이러한 구성의 기억 소자를 가지는 기억 장치에 있어서, 예를 들면 동일한 정보의 기입이 연속하여 행해졌을 경우, 도 8에 나타낸 것처럼, 기입 회수가 증가하는 것에 따라, 본래 의도하고 있던 정보의 유지 상태의 저항값(예를 들면 정보“1”의 저항값)보다 더욱 저항값이 저하되어 버린다.
그래서, 본 실시예에서는, 특히, 정보의 기록이 행해질 때, 기억 소자에 이미 기록되어 있는 정보의 내용이 검출되어, 기억 소자에 기록되어 있는 정보와 기억 소자에 기록해야 할 정보를 비교하여, 양자의 정보가 상이한 경우에는 펄스 전압이 인가되어 통상의 정보 기록 과정이 행해지고, 양자의 정보가 동일한 경우에는 통상의 기록 과정이 행해지지 않게 한다.
먼저, 정보의 기록이 행해지지 전에, 기억 소자에 기록되어 있는 정보가 판독됨으로써, 정보의 내용이 검출되어 양자의 정보가 동일한 경우에는 펄스 전압이 인가되지 않도록 하는 실시예를, 도 3을 참조하여 설명한다.
본 실시예에서는, 기억 소자의 저항값이 높은 상태를“1”의 정보가 기재된 상태로 하고, 기억 소자의 저항값이 낮은 상태를“0”의 정보가 기록된 상태로 한다.
본 실시예의 기억 장치에서는, 먼저, 정보의 기록이 행해지지 전에, 스텝 S1에 나타낸 바와 같이, 기억 소자(1)에 기록되어 있는 정보가 판독되어, 이미 기억 소자(1)에 기록되어 있는 정보가“1”인지“0”인지가 판별된다.
여기서, 기억 소자(1)에 이미 기록되어 있는 정보가“1”이며, 또한 이번 새롭게 기록해야 할 정보가“1”인 경우는, 스텝 S2에 나타낸 바와 같이, 펄스 전압이 인가되지 않게 함으로써, 정보“1”의 기록이 행해지지 않도록 하여, 그대로(아무것도 없음) 상태로 된다.
이에 대하여, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이며, 이번 새롭게 기록해야 할 정보가“1”이 아닌 경우(즉“0”인 경우)는, 스텝 S3에 나타낸 바와 같이, 그대로 정보“0”의 기록(정보 소거)이 행해져, 이미 기억 소자(1)에 기록되어 있는 정보“1”이 소거된다. 즉, 통상의 기록 과정이 행해진다.
한편, 스텝 S1에서 정보가 판독된 후, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이 아니고“0”이며, 또한 이번 새롭게 기록해야 할 정보가“1”인 경우는, 스텝 S4에 나타낸 바와 같이, 그대로 정보“1”의 기록(정보 기입)이 행해진다.
이에 대하여, 이번 새롭게 기록해야 할 정보가“1”이 아닌 경우(즉“0”인 경우)는, 스텝 S5에 나타낸 바와 같이, 이 정보“0”의 기록(정보 소거)은 행해지지 않고, 그대로(아무것도 하지 않음)의 상태로 된다.
그리고, 도 3의 경우에서는, 스텝 S1에서 정보가 판독되어, 이미 기억 소자(1)에 기록되어 있는 정보가“0”인가“1”인가가 판별된 후, 이번 새롭게 기록해야 할 정보가“0”인가“1”인가가 판별되도록 하고 있지만, 예를 들면, 스텝 S1에서 정보가 판독되어, 이번 새롭게 기록해야 할 정보가“0”인가“1”인가가 판별된 후, 이미 기억 소자(1)에 기록되어 있는 정보가“0”인가“1”인가가 판별되도록 해도 상관없다.
또, 이번 새롭게 기록해야 할 정보가“0”인가“1”인가가 판별되고 나서, 스텝 S1과 같은 정보의 판독이 행해지도록 해도 상관없다. 이 경우, 바람직하게는, 이번 새롭게 기록해야 할 정보가 예를 들면“1”인 경우만 정보가 판독되도록 하면 된다.
그리고, 기억 소자(1)에 이미 기록되어 있는 정보와 이번 새롭게 기록해야 할 정보의 양쪽 모두가“0”이었던 경우는, 정보“0”의 기록이 행해지도록 해도 상관없고, 도 3에 나타낸 것처럼, 행해지지 않도록 해도 상관없다.
이와 같이, 본 실시예의 기억 장치에서는, 정보의 기록이 행해지지 전에, 기억 소자에 이미 기록되어 있는 정보가 판독되어, 이번 새롭게 기록해야 할 정보와 동일한 경우에는, 기록을 행하지 않고 그대로의 상태로 되도록 했으므로, 예를 들면 같은 내용의 정보의 기입이 반복하여 연속된 후, 상이한 내용의 정보의 소거가 행해지도록 한 기록 동작의 경우라도, 상이한 내용의 정보의 소거 시에 가하는 전하량을 큰 값으로 설정해 둘 필요가 없어진다. 이것에 의해, 상이한 내용의 정보의 소거에 긴 시간이 걸리지 않아, 기록 동작이 늦어지는 것을 방지할 수 있다.
이것에 의해, 기록 동작을 빠르게 할 수 있다. 또, 기억 소자(1)는, 제1 전극(2) 및 제2 전극(3) 사이에 전극 간 재료(4)가 협지된 구성이므로, 기억 소자(1)의 구성을, 예를 들면 DRAM의 기억 소자에 비해 간소화할 수 있다.
또, 전압으로서 펄스 전압을 인가하고 있으므로, 전류량을 줄일 수가 있어 정보의 기록에 필요로 하는 총전류량을 저감하는 것이 가능하게 된다.
여기서, 도 3에 나타낸 실시예에 있어서, 예를 들면 이미 기억 소자(1)에 기록되어 있는 정보가“1”로서, 이번 새롭게 기록해야 할 정보도“1”인 상태가 다수회나 반복하여 계속 연속된 경우, 기억 소자(1)는 어떤 처리도 되지 않은 채 방치된 상태로 된다.
예를 들면, 저항이 높은 상태의 기억 소자에 전하가 가해져 저항이 낮은 상태로 된 기억 소자의 경우, 시간의 경과와 함께 저항값은 완만하게 기억 소자의 초기 상태, 즉 저항이 높은 상태로 변화해 나간다. 이 때문에, 저항이 낮은 상태로 된 기억 소자(1)가 장시간 방치된 경우, 기억 소자(1)는 시간이 경과함에 따라 저항이 높은 상태로 변화해 버려, 그 시점에서 기록 에러가 생겨 버린다.
즉, 도 3에 나타낸 실시예에 있어서, 이미 기억 소자(1)에 기록되어 있는 정보가“1”로서, 이번 새롭게 기록해야 할 정보도“1”인 경우가 다수회나 반복하여 계속 연속된 경우, 기록 에러가 생겨 버리게 된다.
그래서, 이러한 문제점도 해결하도록 한 실시예를, 도 4를 참조하여 설명한다.
본 실시예의 기억 장치에서는, 먼저, 도 3에 나타낸 실시예의 경우와 마찬가지로, 스텝 S10에 나타낸 바와 같이, 정보의 기록이 행해지지 전에, 기억 소자(1)에 기록되어 있는 정보가 판독되어, 이미 기억 소자(1)에 기록되어 있는 정보가,“1”인가“0”인가가 판별된다.
여기서, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이며, 또한 이번 새롭게 기록해야 할 정보가“1”인 경우, 기억 소자(1)의 저항값이 규격값의 범위 내인지 여부를 조사할 수 있다. 본 실시예에서는, 스텝 S11에 나타낸 바와 같이, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있는지 여부를 조사할 수 있다.
그리고, 예를 들면 미리 규정된 저항값에 대해서, 상한을 0.1kΩ로 하여 규격값을 설정할 수 있다.
여기서, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있는 경우, 본 실시예에서는, 스텝 S111에 나타낸 바와 같이, 기억 소자(1)의 저항값이 규격값의 범위 내에 들어가도록 보정이 행해진다.
이에 대하여, 기억 소자(1)의 저항값이 규격값의 범위 내에 있는 경우, 스텝 S12에 나타낸 바와 같이, 펄스 전압이 인가되지 않게 함으로써, 정보“1”의 기록이 행해지지 않도록 하여, 그대로(아무것도 하지 않음)의 상태로 한다.
또, 스텝 S10에 나타낸 판독이 행해진 후, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이지만, 이번 새롭게 기록해야 할 정보가“1”이 아닌 경우(즉“0”인 경우)는, 스텝 S13에 나타낸 바와 같이, 펄스 전압이 인가됨으로써, 그대로 정보“0”의 기록(정보 소거)이 행해져, 이미 기억 소자(1)에 기록되어 있는 정보“1”이 소거된다. 즉, 통상의 기록 과정이 행해진다.
한편, 스텝 10에 나타낸 판독이 행해진 후, 이미 기억 소자(1)에 기록되어있는 정보가“0”이며, 한편 이번 새롭게 기록해야 할 정보가“1”인 경우는, 스텝 S14에 나타낸 바와 같이, 그대로 정보“1”의 기록(정보 기입)이 행해진다. 이에 대하여, 이번 새롭게 기록해야 할 정보가“1”이 아닌 경우(즉“0”인 경우)는, 스텝 S15에 나타낸 바와 같이, 이 정보“0”의 기록(정보 소거)은 행해지지 않고, 그대로(아무것도 하지 않음)의 상태로 된다.
이와 같이, 본 실시예의 기억 장치에서는, 정보의 기록이 행해지지 전에, 이미 기억 소자(1)에 기록되어 있는 정보가 판독되어, 이번 새롭게 기록되는 정보와 기록되어 있는 정보가 모두“1”이었던 경우에는, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있지 않은가가 판별되도록 하여, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있지 않은 것으로 판별된 경우에는, 기록을 행하지 않고 그대로의 상태로 되고, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있는 것으로 판별된 경우에는, 기억 소자(1)의 저항값이 규격값의 범위 내에 들어가도록 저항값의 보정이 행해지도록 했으므로, 예를 들면 같은 내용의 정보의 기입이 다수회나 반복하여 연속하여 계속된 후, 상이한 내용의 정보의 소거를 행하는 것 같은 경우에, 정보의 기입이 행해지지 않고 그대로의 상태로 되었기 때문에, 기억 소자(1)의 저항값이 변화되어 규격값을 상회하여 버렸다고 해도, 저항값을 규격값 내로 보정할 수 있어, 기록 에러의 발생을 줄일 수가 있다.
또, 본 실시예에 있어서도, 기억 소자(1)는, 제1 전극(2) 및 제2 전극(3) 사이에 전극 간 재료(4)가 협지된 구성이므로, 전술한 실시예의 경우와 마찬가지로,기억 소자(1)의 구성을, 예를 들면 DRAM의 기억 소자에 비해 간소화할 수 있다.
또, 본 실시예에 있어서도, 전압으로서 펄스 전압을 인가하고 있으므로, 전술한 실시예의 경우와 마찬가지로, 전류량을 줄일 수가 있어 정보의 기록에 필요로 하는 총전류량을 저감하는 것이 가능하게 된다.
이어서, 이와 같이, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있지 않은가가 판별되는 동시에, 또한 기억 소자(1)의 저항값이 규격값의 범위 내의 하한을 하회하고 있지 않는가도 판별되도록 한 실시예를 도 5에 나타낸다.
본 실시예의 기억 장치에서는, 먼저, 전술한 도 4에 나타낸 실시예의 경우와 마찬가지로, 스텝 S30에 나타낸 바와 같이, 정보의 기록이 행해지지 전에 기억 소자(1)에 기록되어 있는 정보가 판독되어, 이미 기억 소자(1)에 기록되어 있는 정보가“1”인가“0”인가가 판별된다.
그리고, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이며, 또한 이번 새롭게 기록해야 할 정보도“1”인 경우, 전술한 도 4에 나타낸 실시예의 경우와 마찬가지로, 스텝 S31에 나타낸 바와 같이, 기억 소자의 저항값이 규격값의 범위 내의 상한을 상회하고 있지 않은가가 판별된다.
여기서, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있는 경우, 전술한 실시예의 경우와 마찬가지로, 스텝 S311에 나타낸 바와 같이, 기억 소자(1)의 저항값이 규격값의 범위 내에 들어가도록 보정이 행해진다.
한편, 기억 소자(1)의 저항값이 규격값의 범위 내의 상한을 상회하고 있지않은 경우, 본 실시예에서는, 스텝 S32에 나타낸 바와 같이, 또한 기억 소자(1)의 저항값이 규격값의 범위 내의 하한을 밑돌지 않은가가 판별되도록 한다.
그리고, 예를 들면 미리 규정된 저항값에 대해서, 상한을 0.1kΩ, 하한을 0.1kΩ로 하여 규격값을 설정할 수 있다.
여기서, 기억 소자(1)의 저항값이 규격값의 범위 내를 하회하고 있는 경우는, 스텝 S321에 나타낸 바와 같이, 기억 소자(1)의 저항값이 규격값의 범위 내에 들어가도록 보정이 행해진다.
또, 기억 소자(1)의 저항값이 규격값의 범위 내를 하회하고 있지 않은 것으로 판별된 경우에는, 스텝 S33에 나타낸 바와 같이, 펄스 전압이 인가되지 않게 함으로써, 정보“1”의 기록이 행해지지 않도록 하여, 그대로(아무것도 하지 않음)의 상태로 된다.
그리고, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이며, 이번 새롭게 기록해야 할 정보가“1”이 아닌 경우(즉“0”인 경우)는, 스텝 S34에 나타낸 바와 같이, 펄스 전압이 인가됨으로써, 그대로 정보“0”가 기록(정보 소거)되어, 이미 기억 소자(1)에 기록되어 있는 정보“1”이 소거된다.
또, 스텝 S30에서 기억 소자(1)에 이미 기록되어 있는 정보가 판독되어기록되어 있는 정보가“1”이 아니고“0”이며, 한편 이번 새롭게 기록해야 할 정보가“1”인 경우는, 스텝 S35에 나타낸 바와 같이, 그대로 정보“1”의 기록(정보 기입)이 행해진다.
이에 대하여, 이번 새롭게 기록해야 할 정보가“1”이 아닌 경우(즉“0”인경우)는, 스텝 S36에 나타낸 바와 같이, 이 정보“0”의 기록은 행해지지 않고, 그대로(아무것도 하지 않음)의 상태로 된다.
본 실시예의 기억 장치에 의하면, 기억 소자에 이미 기록된 정보가 이번 새롭게 기록되는 정보와 같았던 경우에, 기억 소자의 저항값이 규격값의 범위 내의 상한을 상회하고 있지 않은가가 판별되는 동시에 또한 범위 내의 하한을 하회하고 있지 않는가도 판별되도록 하여, 저항값이 하한을 하회하고 있지 않은 것으로 판별된 경우에는, 기록이 행해지지 않도록 하여 그대로의 상태로 되고, 기억 소자의 저항값이 규격값의 범위 내의 하한을 하회하고 있는 것으로 판별된 경우에는, 기억 소자의 저항값을 규격값의 범위 내에 들어가도록 저항값의 보정이 행해지도록 했으므로, 저항값이 규격값을 상회하고 있는 경우와 하회하고 있는 경우의 양쪽 모두를 판별할 수 있어, 전술한 저항값이 규격값의 범위 내의 상한을 상회하고 있지 않은가만이 판별되도록 한 실시예의 경우와 비교하여, 보다 저항값의 보정을 정밀도 좋게 행할 수 있다. 이것에 의해, 기록 에러의 발생을 더욱 줄일 수가 있다.
또, 본 실시예에 있어서도, 기억 소자(1)는, 제1 전극(2) 및 제2 전극(3) 사이에 전극 간 재료(4)가 협지된 구성이므로, 전술한 실시예의 경우와 마찬가지로, 기억 소자(1)의 구성을, 예를 들면 DRAM의 기억 소자에 비해 간소화할 수 있다.
또, 본 실시예에 있어서도, 전압으로서 펄스 전압을 인가하고 있으므로, 전술한 실시예의 경우와 마찬가지로, 전류량을 줄일 수가 있어 정보의 기록에 필요로 하는 총전류량을 저감하는 것이 가능하게 된다.
그리고, 도 3~도 5에 나타낸 실시예에서는, 이미 기억 소자(1)에 기록되어있는 정보의 내용을 검출하는 과정으로서, 정보의 기록이 행해지지 전에 기억 소자(1)에 기록되어 있는 정보를 판독하는 경우를 나타냈지만, 이 외에도, 예를 들면 정보의 기록 과정 중에 기억 소자(1)의 저항 상태를 검출하는 경우도 생각할 수 있다.
이러한 경우는, 기억 소자(1)의 저항값이, 예를 들면 초기 상태의 높은 상태로부터 서서히에 내려가 낮은 상태로 변화해 가는 과정에 있어서, 어느 정도 저항값이 변화되어 버리기 전에, 즉 저항값이 내려가기 시작하고나서 비교적 짧은 시간 중에, 기억 소자(1)의 저항값을 검출하도록 한다.
그리고, 정보의 기록 과정이 시작되고 나서 짧은 시간에 기억 소자(1)의 저항값을 검출하여, 이미 기억 소자(1)에 기록되어 있는 정보와 이번 기록해야 할 정보가 동일한 것으로 판단했을 때, 정보의 기록 과정을 정지한다.
즉, 이후의 펄스 전압의 인가를 정지함으로써, 불필요한 펄스 전압의 인가를 최소한으로 하고, 또 기록 소자(1)의 저항값이 과잉으로 낮고, 또는 과잉으로 높지 않도록 할 수 있다.
예를 들면 이번 기록해야 할 정보가“1”, 즉 저항값이 낮은 상태인 경우에는, 정보의 기록 과정으로서 저항값을 내리도록 펄스 전압을 인가하여 전술한 「정보 기입」을 행한다.
이 때, 정보의 기록 과정이 시작되고 나서 짧은 시간에 검출된, 기억 소자(1)의 저항값이 충분히 낮은 경우에는, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이며, 이번 기록해야 할 정보와 동일한 것으로 판단하여, 정보의 기록 과정을정지한다. 즉, 이후의 펄스 전압의 인가를 정지한다.
한편, 정보의 기록 과정이 시작되고 나서 짧은 시간에 검출된, 기억 소자(1)의 저항값이 아직 높은 경우에는, 이미 기억 소자(1)에 기록되어 있는 정보가“0”이며, 이번 기록해야 할 정보와 다르다고 판단하여, 계속 정보의 기록 과정을 행하도록 하여, 기억 소자(1)의 저항값을 높은 상태로부터 낮은 상태로 완전하게 변화시킨다. 즉, 통상의 기록 동작(정보 기입)이 행해진다.
또, 예를 들면 이번 기록해야 할 정보가“0”, 즉 저항값이 높은 상태인 경우에는, 정보의 기록 과정으로서 저항값을 올리도록 펄스 전압을 인가하여 전술한 「정보 소거」를 행한다.
이 때, 정보의 기록 과정이 시작되고 나서 짧은 시간에 검출된, 기억 소자(1)의 저항값이 충분히 높은 경우에는, 이미 기억 소자(1)에 기록되어 있는 정보가“0”이며, 이번 기록해야 할 정보와 동일한 것으로 판단하여, 정보의 기록 과정을 정지한다. 즉, 이후의 펄스 전압의 인가를 정지한다.
한편, 정보의 기록 과정이 시작되고 나서 짧은 시간에 검출된, 기억 소자(1)의 저항값이 아직 낮은 경우에는, 이미 기억 소자(1)에 기록되어 있는 정보가“1”이며, 이번 기록해야 할 정보와 다르다고 판단하여, 계속 정보의 기록 과정을 행하도록 하여, 기억 소자(1)의 저항값을 낮은 상태로부터 높은 상태로 완전하게 변화시킨다. 즉, 통상의 기록 동작(정보 소거)이 행해진다.
이와 같이, 정보의 기록 과정 중에, 기억 소자(1)의 저항 상태를 검출하도록 했으므로, 정보의 기록이 행해지지 전에, 이미 기억 소자(1)에 기록되어 있는 정보를 판독하는 과정이 행해지도록 한 실시예의 경우에 비해, 예를 들면 정보를 판독하는 과정이 필요없기 때문에, 기록에 필요로 하는 시간을 짧게 할 수 있다.
다음에, 본 발명의 기억 장치의 다른 실시예를 설명한다.
본 실시예에서는, 기억 소자(1)에 기록되어 있는 정보가 일단 소거되는 과정이 행해진 후(즉 기억 소자(1)를 저항이 높은 초기 상태로 하고 나서), 정보의 기록을 행하도록 한다.
그리고, 본 실시예에 있어서도, 기억 소자(1)에 전압, 예를 들면 펄스 전압이 인가됨으로써, 정보의 기록이 행해진다.
즉, 전술한 실시예에서는, 정보의 기록이 행해질 때, 기억 소자에 이미 기록되어 있는 정보의 내용이 검출되어, 기억 소자에 기록되어 있는 정보와 기억 소자에 기록해야 할 정보를 비교하여, 양자의 정보가 상이한 경우에는 펄스 전압이 인가되어 통상의 정보 기록 과정이 행해지고, 양자의 정보가 동일한 경우에는 통상의 기록 과정이 행해지지 않도록 하는 경우(예를 들면 정보의 기록이 행해지지 전에, 기억 소자(1)에 기록되어 있는 정보가 판독되는 경우)를 나타냈지만, 본 실시예에서는, 기억 소자(1)에 기록되어 있는 정보를 판독하고 나서 정보의 기록이 행해지는 것이 아니라, 정보의 기록이 행해지지 전에 기억 소자(1)에 기록되어 있는 정보를 모두 소거해 버린다.
본 실시예의 기억 장치에 의하면, 기억 소자(1)에 기록되어 있는 정보가 일단 소거되는 과정이 행해진 다음(즉 기억 소자(1)를 저항이 높은 초기 상태로 하고 나서), 정보의 기록이 행해지므로, 기억 소자에 기록되어 있는 정보가 어떠한 값이라도, 정보의 소거를 위한 펄스 전압을 인가할 수 있다.
따라서, 예를 들면 기록된 정보가 판독될 때 필요로 하는 시간보다, 정보의 소거를 위한 펄스 전압이 인가되는 시간이 짧아져 버리면, 전술한, 정보의 기록이 행해지지 전에, 기억 소자에 이미 기록되어 있는 정보가 판독되는 실시예의 경우에 비해, 정보의 판독 과정이 없는 만큼, 기록 동작을 더욱 빠르게 할 수 있다.
또, 본 실시예에 있어서도, 기억 소자(1)는, 제1 전극(2) 및 제2 전극(3) 사이에 전극 간 재료(4)가 협지된 구성이므로, 전술한 실시예의 경우와 마찬가지로, 기억 소자(1)의 구성을, 예를 들면 DRAM의 기억 소자에 비해 간소화할 수 있다.
또, 본 실시예에 있어서도, 전압으로서 펄스 전압을 인가하고 있으므로, 전술한 실시예의 경우와 마찬가지로, 전류량을 줄일 수가 있어, 정보의 기록에 필요로 하는 총전류량을 저감하는 것이 가능하게 된다.
전술한 실시예에서는, 도 1에 나타낸, 제1 전극(2) 및 제2 전극(3) 사이에, 전극 간 재료(4)가 협지된 구성의 기억 소자(1)를 이용하여 기억 장치를 구성했지만, 이 외에도, 예를 들면 도 10 (A)~도 10 (C)에 나타낸 바와 같은 구성의 기억 소자를 이용하여 기억 장치를 구성할 수도 있다.
그리고, 도 10 (A)~도 10 (C)는 기억 소자의 개략 단면도를 나타내고 있다.
먼저, 도 10 (A)에 나타낸 기억 소자(30)은, 이른바 MOS형의 구조를 가지는 기억 소자(MONOS)이며, 예를 들면 기판(35) 중에 형성된 제1 전극(31) 및 제2 전극(32)과, 예를 들면 절연층(34)을 통하여 기판(35) 상에 형성된 제3 전극(33) 등으로 구성되어 있다.
이러한 기억 소자(30)에서는, 예를 들면 제1 전극(31)과 제3 전극(33) 사이에 전압이 인가되면, 제3 전극(33)에 전하가 공급됨으로써, 정보의 기록(기입)이 행해진다.
또, 예를 들면 제3 전극(33)에 전압이 인가됨으로써, 제1 전극(31)과 제2 전극(32) 사이에 전류가 흐르기 시작하고 임계치 전압이 상승해, 제1 전극(31)과 제2 전극(32) 사이에 흐르는 전류의 크기가 변화되어, 기록된 정보가 판독된다.
기억 소자(30)에서는, 이러한 전기적인 특성의 변화에 의해, 정보의 기록 동작이 행해진다.
다음에, 도 10 (B)에 나타낸 기억 소자(40)는, 예를 들면 전극 간 재료(44)의 표면의 소정의 위치에, 제1 전극(41)과 제3 전극(43)이 각각 설치되어 아래쪽 면에 제2 전극(42)이 설치된 구성이다.
이러한 기억 소자(40)에서는, 예를 들면 제1 전극(41)과 제2 전극(42) 사이에 전압이 인가되면, 전극 간 재료(44)에 전하가 공급되고, 제1 전극(41)에 포함되는 금속이 전극 간 재료(44) 중에 확산되어 제2 전극(42)의 표면에 부착된다. 이것에 의해, 제2 전극(42)의 조성이 변화되어, 정보의 기록(기입)이 행해진다.
또, 예를 들면 제2 전극(42) 및 제3 전극(43) 사이에 전압이 인가됨으로써, 제2 전극(42)과 제3 전극(43) 사이에 전류가 흐르기 시작하여 임계치 전압이 변화하거나, 제2 전극(42)과 제3 전극(43) 사이에 흐르는 전류의 크기가 변화되어, 기록된 정보가 판독된다.
기억 소자(40)에서는, 이러한 전기적인 특성의 변화에 의해, 정보의 기록 동작이 행해진다.
다음에, 도 10 (C)에 나타낸 기억 소자(50)는, 예를 들면 제1 전극(51)과 제2 전극(52) 사이에 전극 간 재료(541)가 협지되고, 제2 전극(52)과 제3 전극(53) 사이에도 전극 간 재료(542)가 협지된 구성이다.
이러한 기억 소자(50)에서는, 예를 들면 제1 전극(51)과, 제2 전극(52) 사이에 전압이 인가되면, 전극 재료(541)에 전하가 공급되어, 제1 전극(51)에 포함되는 금속이 전극 재료(541) 중에 확산되어 제2 전극(52)에 부착된다. 이것에 의해, 제2 전극(52)의 조성이 변화되어, 정보의 기록(기입)이 행해진다.
또, 전술한 도 10 (B)에 나타낸 기억 소자(40)의 경우와 마찬가지로, 제2 전극(52)과 제3 전극(53) 사이에 전압이 인가됨으로써, 제2 전극(52)로 제3 전극(53) 사이에 전류가 흐르기 시작하여 임계치 전압이 변화하거나 제2 전극(52)과 제3 전극(53) 사이에 흐르는 전류의 크기가 변화되어, 기록된 정보가 판독된다.
기억 소자(50)에서는, 이러한 전기적인 특성의 변화에 의해, 정보의 기록 동작이 행해진다.
본 실시예에서는, 이러한 구성의 기억 소자(30, 40, 50)를 사용하여 기억 장치를 구성할 수도 있다.
전술한 실시예에 있어서는, 펄스 전압은, 도 2에 나타낸 바와 같은 계단형의 파형의 경우를 나타냈지만, 펄스 전압은, 이러한 계단형의 파형에 한정되지 않고, 예를 들면 톱형의 파형이나 삼각형의 파형 등도 포함된다.
또, 전술한 실시예에서는, 정보의 내용을 검출하는 동작으로서, 기억 소자(1)에 기록되어 있는 정보를 판독하는 경우(도 3, 4 및 5 참조)나, 기억 소자(1)의 저항 상태를 검출하는 경우를 나타냈지만, 기억 소자(1)에 기록되어 있는 정보를 파악한다면, 이러한 동작에 한정되지 않는다.
본 발명은, 전술한 것처럼, 동일한 정보의 기록이 연속하여 행해지면, 기억 소자의 특성이 더욱 변화되는 구성의 기억 소자를 가지는 기억 장치에 사용하기에 매우 적합하다.
그리고, 본 발명은, 전술한 실시예로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 그 외 여러 가지 구성을 취할 수 있다.
본 발명의 기억 장치에 의하면, 기록 동작이 어떤 제한없이 양호하게 행해지는 기억 장치를 얻을 수 있다.
또, 기록 동작이 고속이며, 기록 에러 등의 발생이 적은 기억 장치를 얻을 수 있다.
따라서, 안정적으로 동작 가능하고, 또한 고속의, 예를 들면 DRAM으로 치환되는 기억 장치를 제공하는 것이 가능하게 된다.
또, 기억 소자를, 제1 전극 및 제2 전극 사이에 전극 간 재료가 협지된 구성으로 한 경우는, 예를 들면 DRAM의 기억 소자의 구성에 비해 간소화할 수 있으므로, 제조 비용의 낮은 구성의 기억 장치를 제공하는 것이 가능하게 된다.
또, 전압을 펄스 전압으로 한 경우는, 정보의 기록에 필요로 하는 총전류량을 저감할 수 있으므로, 소비 전력이 저감된 기억 장치를 얻을 수 있다.

Claims (10)

  1. 기억 소자와,
    상기 기억 소자에 전압을 인가하는 인가 수단을 가지고,
    상기 인가 수단에 의해 상기 기억 소자에 전압이 인가됨으로써, 상기 기억 소자의 특성이 변화되어, 정보의 기록이 행해지고,
    동일한 상기 정보의 기록이 연속하여 행해지면, 상기 기억 소자의 특성이 더욱 변화되는 구성의 기억 장치로서,
    상기 정보의 기록이 행해질 때, 상기 기억 소자에 이미 기록되어 있는 정보의 내용이 검출되고,
    상기 기억 소자에 기록되어 있는 정보와, 상기 기억 소자에 기록해야 할 정보를 비교하여, 양자의 정보가 상이한 경우에는 상기 전압이 인가되어 통상의 정보 기록 과정이 행해지고, 양자의 정보가 동일한 경우에는 상기 통상의 정보 기록 과정이 행해지지 않는 기억 장치.
  2. 제1항에 있어서,
    상기 기억 소자는, 제1 전극 및 제2 전극 사이에, 전극 간 재료가 협지된 구성인 것을 특징으로 하는 기억 장치.
  3. 제1항에 있어서,
    상기 정보의 기록이 행해지지 전에, 상기 기억 소자에 기록되어 있는 정보가 판독됨으로써, 상기 정보의 내용이 검출되고, 상기 양자의 정보가 동일한 경우에는, 상기 전압이 인가되지 않는 것을 특징으로 하는 기억 장치.
  4. 제1항에 있어서,
    상기 정보의 기록이 행해질 때, 상기 전압이 인가되는 동시에, 상기 기억 소자의 저항값의 변화의 검출이 행해짐으로써, 상기 정보의 내용이 검출되고, 상기 양자의 정보가 동일한 경우에는, 이후는 상기 전압이 인가되지 않는 것을 특징으로 하는 기억 장치.
  5. 제1항에 있어서,
    상기 양자의 정보가 동일한 경우에는, 상기 기억 소자의 저항값이 그 규격값의 범위 내인지 여부를 조사하고, 상기 규격값의 범위 외인 경우에는, 상기 저항값을 상기 규격값의 범위 내로 보정하기 위해, 상기 인가 수단에 의해 전압이 인가되는 것을 특징으로 하는 기억 장치.
  6. 제4항에 있어서,
    상기 정보의 기록이 행해지지 전에, 상기 기억 소자에 기록되어 있는 정보가 판독됨으로써, 상기 정보의 내용이 검출되고, 상기 양자의 정보가 동일하고, 또한 상기 기억 소자의 저항값이 그 규격값의 범위 내인 경우에는, 상기 전압이 인가되지 않는 것을 특징으로 하는 기억 장치.
  7. 제1항에 있어서,
    상기 전압은 펄스 전압인 것을 특징으로 하는 기억 장치.
  8. 기억 소자와,
    상기 기억 소자에 전압을 인가하는 인가 수단을 가지고,
    상기 인가 수단에 의해 상기 기억 소자에 전압이 인가됨으로써, 상기 기억 소자의 특성이 변화되어, 정보의 기록이 행해지고,
    동일한 상기 정보의 기록이 연속하여 행해지면, 상기 기억 소자의 특성이 더욱 변화되는 구성의 기억 장치로서,
    상기 기억 소자에 기록되어 있는 정보의 내용이 일단 소거되는 과정이 행해진 다음, 상기 정보의 기록이 행해지는 기억 장치.
  9. 제8항에 있어서,
    상기 기억 소자는, 제1 전극 및 제2 전극 사이에, 전극 간 재료가 협지된 구성인 것을 특징으로 하는 기억 장치.
  10. 제8항에 있어서,
    상기 전압은 펄스 전압인 것을 특징으로 하는 기억 장치.
KR1020040037876A 2003-05-27 2004-05-27 기억 장치 KR101024563B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00149592 2003-05-27
JP2003149592A JP4285082B2 (ja) 2003-05-27 2003-05-27 記憶装置

Publications (2)

Publication Number Publication Date
KR20040102345A true KR20040102345A (ko) 2004-12-04
KR101024563B1 KR101024563B1 (ko) 2011-03-31

Family

ID=33128227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037876A KR101024563B1 (ko) 2003-05-27 2004-05-27 기억 장치

Country Status (7)

Country Link
US (1) US7167390B2 (ko)
EP (1) EP1482513B1 (ko)
JP (1) JP4285082B2 (ko)
KR (1) KR101024563B1 (ko)
CN (1) CN100394511C (ko)
DE (1) DE602004010744T2 (ko)
TW (1) TWI264008B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019860B4 (de) 2004-04-23 2006-03-02 Infineon Technologies Ag Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US8531863B2 (en) * 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell
US7259983B2 (en) * 2005-05-27 2007-08-21 Spansion Llc Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP2008010035A (ja) * 2006-06-27 2008-01-17 Sony Corp 記憶装置
US7443712B2 (en) * 2006-09-07 2008-10-28 Spansion Llc Memory erase management system
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7916523B2 (en) * 2006-12-05 2011-03-29 Spansion Llc Method of erasing a resistive memory device
JP4496238B2 (ja) * 2007-06-04 2010-07-07 株式会社東芝 不揮発性メモリ装置
US8431921B2 (en) 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
JP2011060388A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 不揮発性メモリ装置
JP5453078B2 (ja) * 2009-12-24 2014-03-26 三星電子株式会社 不揮発性メモリの制御装置および制御方法
US8654561B1 (en) 2010-10-29 2014-02-18 Adesto Technologies Corporation Read methods, circuits and systems for memory devices
US9177639B1 (en) 2010-12-09 2015-11-03 Adesto Technologies Corporation Memory devices, circuits and methods having data values based on dynamic change in material property
US9099175B1 (en) 2011-03-01 2015-08-04 Adesto Technologies Corporation Memory devices and methods for read and write operation to memory elements having dynamic change in property
US8854873B1 (en) 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
JP5765808B2 (ja) * 2011-08-17 2015-08-19 国立大学法人金沢大学 抵抗変化型不揮発性記憶素子の多値書き込み回路
WO2013105414A1 (ja) * 2012-01-12 2013-07-18 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US8976568B1 (en) 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
US9305643B2 (en) 2012-03-27 2016-04-05 Adesto Technologies Corporation Solid electrolyte based memory devices and methods having adaptable read threshold levels
JP6457792B2 (ja) * 2014-11-19 2019-01-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9613693B1 (en) 2015-10-29 2017-04-04 Adesto Technologies Corporation Methods for setting a resistance of programmable resistance memory cells and devices including the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4014151A1 (de) 1990-05-02 1991-11-07 Detecon Gmbh Verfahren zur verlaengerung der benutzungsdauer von informationstraegern mit eeprom
JPH1117123A (ja) * 1997-06-23 1999-01-22 Rohm Co Ltd 不揮発性記憶素子
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
DE10059182C2 (de) * 2000-11-29 2002-10-24 Infineon Technologies Ag Schaltungsanordnung zum zerstörungsfreien, selbstnormierenden Auslesen von MRAM-Speicherzellen
JP4907011B2 (ja) * 2001-04-27 2012-03-28 株式会社半導体エネルギー研究所 不揮発性メモリとその駆動方法、及び半導体装置
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP4024166B2 (ja) * 2002-03-20 2007-12-19 三洋電機株式会社 強誘電体メモリ
JP3978062B2 (ja) * 2002-03-26 2007-09-19 松下電器産業株式会社 半導体記憶素子への電圧印加方法及び半導体記憶装置
US6751114B2 (en) 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
JP4124635B2 (ja) 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法

Also Published As

Publication number Publication date
US7167390B2 (en) 2007-01-23
JP2004355676A (ja) 2004-12-16
JP4285082B2 (ja) 2009-06-24
EP1482513A3 (en) 2005-08-03
DE602004010744T2 (de) 2008-12-04
EP1482513A2 (en) 2004-12-01
KR101024563B1 (ko) 2011-03-31
US20050097257A1 (en) 2005-05-05
CN1574094A (zh) 2005-02-02
CN100394511C (zh) 2008-06-11
TW200511320A (en) 2005-03-16
DE602004010744D1 (de) 2008-01-31
TWI264008B (en) 2006-10-11
EP1482513B1 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
KR101024563B1 (ko) 기억 장치
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
JP4880101B1 (ja) 不揮発性記憶装置及びその駆動方法
KR100773537B1 (ko) 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
US7521704B2 (en) Memory device using multi-layer with a graded resistance change
US7515454B2 (en) CBRAM cell and CBRAM array, and method of operating thereof
US8848424B2 (en) Variable resistance nonvolatile memory device, and accessing method for variable resistance nonvolatile memory device
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP4529654B2 (ja) 記憶素子及び記憶装置
JP4475098B2 (ja) 記憶素子及びその駆動方法
US8445886B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method of manufacturing nonvolatile memory element
JP2010287582A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US11735258B2 (en) Increase of a sense current in memory
US10332595B2 (en) Determining resistance states of memristors in a crossbar array
JP2012128892A (ja) 記憶装置
JP2021140856A (ja) カウンタ及びｅｃｃフィードバックに基づいたメモリセルに対するオンザフライプログラミング及び検証方法
JP2005026576A (ja) 記憶装置
JPWO2019054001A1 (ja) 不揮発性記憶装置、及び駆動方法
KR100849717B1 (ko) 문턱전압 스위칭소자를 구비하는 메모리장치
US20220302212A1 (en) Three-dimensional memory arrays, and methods of forming the same
US11705195B2 (en) Increase of a sense current in memory
JP6865561B2 (ja) 非確率論抵抗性スイッチングメモリデバイス及び製造方法
JP4483540B2 (ja) 記憶装置
KR100902510B1 (ko) 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 8