KR20040101000A - 전자 회로의 접속 구조와 그 접속 방법 - Google Patents

전자 회로의 접속 구조와 그 접속 방법 Download PDF

Info

Publication number
KR20040101000A
KR20040101000A KR1020040035702A KR20040035702A KR20040101000A KR 20040101000 A KR20040101000 A KR 20040101000A KR 1020040035702 A KR1020040035702 A KR 1020040035702A KR 20040035702 A KR20040035702 A KR 20040035702A KR 20040101000 A KR20040101000 A KR 20040101000A
Authority
KR
South Korea
Prior art keywords
connection land
insulating layer
connection
land
joining member
Prior art date
Application number
KR1020040035702A
Other languages
English (en)
Other versions
KR101010374B1 (ko
Inventor
히가시다다카아키
야마모토겐이치
스에츠구다이스케
나가오카미유키
이마나카다카시
닛타도시나리
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20040101000A publication Critical patent/KR20040101000A/ko
Application granted granted Critical
Publication of KR101010374B1 publication Critical patent/KR101010374B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

표면에 다수의 도체 패턴으로 이루어지는 제1 접속 랜드(12)가 형성된 회로 기판(10)과, 회로 기판(10)의 제1 접속 랜드(12)에 대향하여 배치된 제2 접속 랜드(24)와, 제2 접속 랜드(24)의 외주부의 적어도 일부를 둘러싸도록 형성된 절연층(26)을 포함하는 플렉서블 기판(20)으로 이루어지고, 제1 접속 랜드(12)와 제2 접속 랜드(24)가 접합 부재(30)에 의해 접합되고, 또한, 절연층(26)이 제1 접속 랜드(12)와 제2 접속 랜드(24)의 합계의 두께보다도 두껍게 형성되어 있는 접속 구조로 이루어진다. 접속 랜드를 미세화해도 땜납 등의 접합 부재가 흘러 단락되지 않는 전자 회로의 접속 구조와 그 접속 방법을 얻을 수 있다.

Description

전자 회로의 접속 구조와 그 접속 방법{ELECTRONIC CIRCUIT CONNECTION STRUCTURE AND CONNECTION METHOD THEREOF}
본 발명은 전자 회로 요소가 실장된 회로 기판과 플렉서블 기판간의 접속 구조 및 접속 방법에 관한 것이다.
최근, 전자 기기의 고 기능화, 박형화, 경량화, 소형화가 현저하게 진전되고 있다. 예를 들면, 휴대 전화기에는 카메라 기능을 탑재하고, 또한 표시 화면을 크게하고 있음에도 불구하고, 전체 형상 및 중량은 종래와 비교해도 거의 변하지 않는다. 전자 기기를 고기능으로, 또한 소형화하기 위해서는 한정된 공간에 의해 많은 전자 회로를 내장시키는 것이 요구된다. 한정된 공간을 효율적으로 이용하기 위해서, 종래의 프린트 회로기판 뿐만 아니라, 플렉서블 기판과 프린트 회로 기판을 포함한 이용이 증가하고 있다. 플렉서블 기판과 프린트 회로 기판을 이용하는경우, 이들을 신뢰성 좋게 접속하는 것이 필요하다. 특히, 접속부의 피치가 작아짐에 따라서, 접속할 도체 패턴간에서는 땜납 등에 의한 단락이 생기기 쉬워, 이 단락 발생을 방지하는 것이 중요하게 된다.
이 단락 발생을 방지하는 방법의 하나의 예로서, 일본국 특개평 8-32195호 공보에 개시된 방법이 있다. 이 방법은 다수의 접속 랜드로 구성된 제1 접속 랜드군을 구비한 회로 기판과, 이 제1 접속 랜드군을 구성하는 다수의 접속 랜드 각각에 대향하여 배치되는 제2 접속 랜드군을 구비한 플렉서블 기판을 포개어, 이들 접속 랜드 상호를 접속하는 방법으로 이루어진다. 구체적으로는, 회로 기판에 이하의 구조의 절연층을 형성하여 접속하는 것을 특징으로 하고 있다. 즉, 제1 접속 랜드군을 구성하는 다수의 접속 랜드 각각의 주위를 둘러싸도록 절연층을 형성함과 동시에, 이 절연층은 회로 기판면을 기준으로 하여 제1 접속 랜드의 높이보다도 높게 한 구조로 한다. 이에 따라, 접속 랜드는 절연층의 개구부의 내부에 배치된 구조로 된다. 이러한 구조로 함으로써, 플렉서블 기판에 형성된 제2 접속 랜드 각각이, 회로 기판의 절연층으로 둘러싸인 범위에 들어가게 되므로, 플렉서블 기판의 제2 접속 랜드와 회로 기판의 제1 접속 랜드가 확실하게 대향, 형성되어 접속할 수 있다. 또한, 접속 랜드 상호를 납땜에 의해 접속하는데 있어, 땜납이 절연층에 의한 벽에 의해 규제되어, 가로 방향으로 밀려 나오는 것도 방지할 수 있어, 신뢰성이 향상되는 것이 기재되어 있다.
또한, 별도의 예로서, 일본국 특개평 9-82759호 공보에 나타난 방법도 있다. 이는 플렉서블 기판상에 돌기 전극과 땜납층을 형성하고, 이 주위에 스페이서를 설치한 구성이다. 이 구성으로 함으로써, 플렉서블 기판의 돌기 전극과 회로 기판의 접속 단자를 상기 땜납층으로 접속하는 경우에도, 스페이서에 의해 땜납의 흐름을 막아 단락을 방지할 수 있는 것이 나타나 있다.
상기의 제1 예에서는 회로 기판의 제1 접속 랜드와 플렉서블 기판의 제2 접속 랜드가, 회로 기판에 형성된 절연층의 개구부를 가이드로서 위치맞춤하므로, 위치 밀림이 발생하지 않아, 정밀도 좋은 남땜이 가능하다. 그러나, 접속 피치를 작게 하는 경우에는, 이하와 같은 과제가 생긴다. 즉, 미세 피치로 접속하고자 하는 경우에는, 플렉서블 기판상에 형성하는 제2 접속 랜드의 두께를 종래 구성보다 얇게 하는 것이 필요해 진다. 플렉서블 기판상의 제2 접속 랜드의 두께를 얇게 하면, 제1 예에서는 회로 기판상의 절연층이 땜납의 흐름 방지에 대해 유효하게 작용하기 어려워진다.
또한, 상기의 제2 예에서는 플렉서블 기판측에 스페이서를 형성하고, 이 스페이서에 의해 땜납층의 흐름을 방지할 수 있는데, 플렉서블 기판의 돌기 전극면에 땜납층을 형성하기 위해서 도금법을 이용하고 있다. 이 때문에, 플렉서블 기판의 다른 부분에 도금되지 않도록 하기 위한 공정이 쓸데없이 더 필요해진다. 또한, 회로 기판상에 실장하는 다른 전자 부품과 일괄해서 땜납 리플로우 실장하기 위해서는 동일한 땜납 재료를 이용하는 것이 바람직하지만, 동일한 땜납 재료의 도금이 불가능한 경우도 있어, 일괄 리플로우 납땜이 곤란해지는 경우도 생긴다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 접속 피치를 작게 해도땜납 등의 접합 부재가 흘러 단락을 발생하는 일이 없는 전자 회로의 접속 구조와 그 접속 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예의 전자 회로의 접속 구조의 단면도,
도 2a는 동 실시예의 전자 회로에 이용하는 플렉서블 기판의 제2 접속 랜드의 영역을 도시하는 평면도,
도 2b는 도 2a에 도시하는 A-A선에 따른 단면도,
도 3a는 동 실시예의 전자 회로에 이용하는 회로 기판의 제1 접속 랜드 영역을 도시하는 단면도,
도 3b는 동 실시예의 전자 회로에 이용하는 회로 기판의 제1 접속 랜드상에 접합 부재를 형성한 상태를 도시하는 단면도,
도 3c는 동 실시예의 전자 회로의 접속 구조에서, 플렉서블 기판을 회로 기판에 대해 위치맞춤한 상태를 도시하는 단면도,
도 4는 동 실시예의 전자 회로의 접속 구조의 변형예를 도시하는 도면,
도 5는 본 발명의 제2 실시예의 전자 회로의 접속 구조의 단면도,
도 6a는 동 실시예의 전자 회로에 이용하는 플렉서블 기판의 일례를 도시하는 평면도,
도 6b는 도 6a에 도시하는 A-A선에 따른 단면도,
도 7a는 동 실시예의 전자 회로의 접속 방법에서, 회로 기판과 플렉서블 기판을 위치맞춤하는 상태를 설명하는 도면,
도 7b는 동 실시예의 전자 회로의 접속 방법에서, 플렉서블 기판을 압압하여 접합 부재에 의해 접합하는 공정을 설명하는 도면,
도 8a는 본 발명의 제3 실시예의 전자 회로의 접속 방법에서, 전사 기재상에 절연층을 형성한 전사 부재의 단면도,
도 8b는 동 실시예의 전자 회로의 접속 방법에서, 전자 회로의 접합 부재를 구성하는 한쪽 회로 기판의 단면도,
도 8c는 동 실시예의 전자 회로의 접속 방법에서, 회로 기판에 전사 부재를 위치맞춤한 상태를 도시하는 단면도,
도 8d는 동 실시예의 전자 회로의 접속 방법에서, 절연층을 접착후, 전사 부재의 전사 기재를 박리한 상태를 도시하는 단면도,
도 8e는 동 실시예의 전자 회로의 접속 방법에서, 제1 접속 랜드의 표면에 접합 부재를 도포한 상태를 도시하는 단면도,
도 8f는 동 실시예의 전자 회로의 접속 방법에서, 접합 부재를 도포한 회로 기판에 대해, 플렉서블 기판을 위치맞춤한 상태를 도시하는 단면도,
도 8g는 동 실시예의 전자 회로의 접속 방법에서, 플렉서블 기판을 회로 기판과 위치맞춤한 후, 가열하여 접합 부재에 의해 제1 접속 랜드와 제2 접속 랜드를 접속한 상태의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 50, 300 : 회로 기판 12, 52, 302 : 제1 접속 랜드
20, 200, 316 : 플렉서블 기판 22, 100, 312 : 기재
24, 150, 314 : 제2 접속 랜드 26, 304 : 절연층
28 : 도체 패턴 30, 310 : 접합 부재
105 : 콘덴서 소자 110, 130 : 배선 도체
120 : 유전체층 140 : 제1 절연층
160 : 제2 절연층 306 : 전사 기재
308 : 전사 부재 1501 : 오목부
본 발명의 전자 회로의 접속 구조는 이하의 구성을 포함한다;
도체 패턴인 다수의 제1 접속 랜드가 표면에 형성된 회로 기판과, 이 회로 기판의 제1 접속 랜드에 대향하여 배치된 제2 접속 랜드와, 이 제2 접속 랜드의 외주부의 적어도 일부를 둘러싸도록 형성된 절연층을 포함하고, 상기 회로 기판에 대향하여 배치된 플렉서블 기판으로 이루어지고,
제1 접속 랜드와 제2 접속 랜드가 접합 부재를 통해 접합되고, 또한, 상기 절연층의 두께가 제1 접속 랜드와 제2 접속 랜드의 합계의 두께보다도 두껍게 형성되어 있다.
이 구성에 의해, 회로 기판의 제1 접속 랜드와 플렉서블 기판의 제2 접속 랜드를 접합하는 경우에, 접합 부재는 절연층으로 둘러싸인 영역부 내에 확실하게 유지되므로 접속 랜드간에 흘러 나가는 것을 방지할 수 있다. 또한, 플렉서블 기판을 회로 기판에 압압(押壓)해도 절연층에 의해 규제되므로, 접합 부재를 눌러 흐르게 하는 힘이 가해지기 어렵게 할 수 있다. 이에 따라, 접속 랜드의 피치를 미세하게 해도 단락 등의 불량 발생을 대폭 감소시킬 수 있어, 전자 회로의 고 밀도화, 신뢰성의 향상에 큰 효과를 발휘한다.
이하, 본 발명의 실시예에 대해서, 도면을 참조하면서 설명한다. 또한, 동일한 요소에 관해서는 동일한 부호를 부여하여, 설명을 생략하는 경우가 있다.
<제1 실시예>
도 1은 본 발명의 제1 실시예의 전자 회로의 접속 구조를 도시하는 단면도이다. 회로 기판(10)은 전자 부품(도시하지 않음)이 실장되는 랜드부(도시하지 않음)나, 이들 사이를 접속하기 위한 도체 패턴(도시하지 않음)이 형성되고, 또한, 표면층에 이들 도체 패턴의 일부로 이루어지는 제1 접속 랜드(12)가 형성된 구성이다. 또한, 회로 기판(10)은 나아가 다층 배선이나, 내부에 전자 부품의 내장 혹은 막 형성 방식에 의한 수동 부품 등의 형성을 하고 있어도 된다. 이들 구성에 대해서는, 특별히 한정되지 않는다. 또한, 전자 부품은 수동 부품이나 반도체 소자를 총칭한 표현이다.
플렉서블 기판(20)은 기재(22)와, 이 기재(22)상에 형성된 도체 패턴의 일부로 이루어지는 제2 접속 랜드(24)와, 제2 접속 랜드(24)의 외주부의 적어도 일부를 둘러싸도록 형성된 절연층(26)으로 구성된다. 이 플렉서블 기판(20)도, 제2 접속 랜드(24)로부터 연장되어 다수의 도체 패턴이 형성되어 있지만, 도시하지는 않는다. 또한, 도체 패턴에 접속하도록 전자 부품이 실장되는 경우나 막 형성 방식에 의해 수동 소자 또는 기능 회로 소자가 형성되는 경우도 있다. 수동 소자로는 예를 들면 저항 소자, 콘덴서 소자 또는 인덕터 소자가 전형적인 예이다. 또한, 기능 회로 소자로는 센서나 박막 트랜지스터 등이 있다.
이 플렉서블 기판(20)과 회로 기판(10)은, 제1 접속 랜드(12)와 제2 접속 랜드(24)간 접합 부재(30)에 의해 접합되어, 전자 회로의 접속 구조를 구성하고 있다. 또한, 접합 부재(30)로는 일반적으로 사용되는 크림 땜납을 이용하여, 인쇄 방식 등으로 제1 접속 랜드(12)상에 형성하고, 땜납 접합해도 된다. 또는, 도전성 접착제를 이용하여, 마찬가지로 인쇄 방식 등으로 형성하여, 접착 방식으로 접합해도 된다.
도 1로부터 알 수 있듯이, 제1 접속 랜드(12)와 제2 접속 랜드(24)를 위치 맞춤하는 경우에, 접합 부재(30)는 제1 접속 랜드(12)와 절연층(26)으로 형성되는 공간부에 가두어져, 인접하는 접속 랜드에 흘러 나가는 경우가 없다. 이는 도 1에서 도시되는 바와 같이, 제1 접속 랜드(12)가 제2 접속 랜드(24)보다 두껍게 형성되어 있고, 또한 절연층(26)이 제1 접속 랜드(12)와 제2 접속 랜드(24) 합계의 두께보다도 두껍게 형성되는 것에 의한다. 이러한 구성으로 함으로써, 플렉서블 기판(20)을 회로 기판(10)에 위치 맞춤하여 회로 기판(10) 방향으로 압압해도, 플렉서블 기판(20)과 회로 기판(10)의 간극은 절연층(26)으로 규제되는 두께가 확보된다. 또한, 절연층(26)이 제1 접속 랜드(12) 상호간에 끼워지는 구성으로 되어 있으므로, 접합 부재(30)가 접속 랜드 영역 외로 흘러 나가는 것을 확실하게 방지할 수 있다.
이하, 도 2a에서 도 3c까지 참조하여, 본 실시예의 전자 회로의 접속 방법에 대해서 설명한다. 도 2a는 플렉서블 기판의 제2 접속 랜드 영역을 도시하는 평면도이다. 또한, 도 2b는 도 2a에 도시하는 A-A선에 따른 단면도이다. 또한, 도 3a는 회로 기판의 제1 접속 랜드 영역의 단면도이다. 또한, 도 3b는 제1 접속 랜드상에 접합 부재를 형성한 상태를 도시하는 단면도이다. 또한, 도 3c는 플렉서블기판을 회로 기판에 위치맞춤한 상태를 도시하는 단면도이다.
도 2a에 도시하는 바와 같이, 플렉서블 기판(20)은 기재(22)의 단부에 제2 접속 랜드(24)가 형성되어 있다. 이 제2 접속 랜드(24)로부터 도체 패턴(28)이 연장되고, 도시하지 않은 영역부에 소정의 회로가 형성되어 있다. 제2 접속 랜드(24) 외주부의 적어도 일부를 둘러싸도록 절연층(26)이 형성되어 있다. 본 실시예에서는 제2 접속 랜드(24)의 양측에 절연층(26)이 형성되어 있다. 이 절연층(26)의 상호간 간격은 제1 접속 랜드(24)보다는 적어도 폭넓게 형성되어 있다. 즉, 도 3c에 도시하는 바와 같이, 플렉서블 기판(20)의 제2 접속 랜드(24)와 회로 기판(10)의 제1 접속 랜드(12)를 위치맞춤 했을 때, 절연층(26)이 제1 접속 랜드(12)의 상호간에 끼워맞춰질 수 있는 폭으로 설정되어 있다. 이러한 폭으로 설정함으로써, 위치 맞춤할 때에 절연층(26)이 제1 접속 랜드(12) 간에 끼워맞춰지고, 또한, 제1 접속 랜드(12)와 제2 접속 랜드(24) 사이 및 제2 접속 랜드(24)와 절연층(26) 사이에 각각 간극이 형성된다. 이 결과, 플렉서블 기판(20)과 회로 기판(10)을 압압했을 때에, 접합 부재(30)가 이들 간극에서 유지되어, 인접 랜드에 흘러나가는 것을 방지할 수 있다.
또, 기재(22)로서는, 플렉서블 기판(20)으로서 일반적으로 이용되는 폴리이미드 수지 필름이 적합한데, 본 발명은 이에 한정되지 않는다. 접합 부재(30)로서 도전성 접착제를 이용하면, 땜납보다도 저온으로 접합하는 것도 가능하므로, 예를 들면 폴리에틸렌테레프탈레이트(PET) 수지 필름 등을 이용하는 것도 가능하다.
또한, 제2 접속 랜드(24)는 도체 패턴(28) 상에 구리(Cu)막을 형성하고, 최표면층에 금(Au)막을 형성하는 구성으로 하는 것이 바람직한데, 이에 한정되지 않는다. 예를 들면, Cu막만이어도 되고, 은(Ag)막이나 니켈(Ni)막상에 Au막을 형성하는 구성 등이어도 된다. 또는, 도체 패턴(28)이 땜납 접합 가능한 재료 혹은 도전성 접착제로 접착해도 안정된 재료를 이용하면, 도체 패턴(28) 자체의 일부를 제2 접속 랜드(24)로 해도 된다.
또한, 도체 패턴(28)으로는 Cu막, 알루미늄(Al)막 등의 비저항이 낮고, 또한 기재와 밀착성이 좋은 재료이면 특별히 한정되지 않고, 예를 들면 도전성 페이스트를 이용하여 인쇄에 의해 형성해도 된다.
또한, 절연층(26)은 솔더 레지스트 등의 수지 재료를 인쇄 방식이나 묘화 방식 등으로 형성하면 된다. 또한, 감광성의 수지 재료를 이용하여, 포토리소그래피 공정을 행하여, 에칭을 하면, 보다 정밀도가 높은 패턴 형상을 실현하는 것도 가능하다. 또한, 아크릴계 수지를 이용하는 것도 가능하다.
이 절연층(26)은 제1 접속 랜드(12)와 제2 접속 랜드(24)의 합계의 두께보다 두껍게 한다. 이 두께는 이하와 같이 하여 규정하면 된다. 즉, 절연층(26)의 두께는 절연층(26)에 의해 형성되는 간극의 부피와 접합 부재(30)의 도포량이 거의 같아지는 조건의 두께로 한다. 이는 제1 접속 랜드(12)와 제2 접속 랜드(24)의 각각의 폭과 두께, 절연층(26)의 폭 및 접합 부재(30)의 도포량을 규정하면, 제1 접속 랜드(12), 제2 접속 랜드(24) 및 절연층(26)으로 결정되는 간극의 부피가 구해지므로, 이로부터 절연층(26)의 필요한 두께를 구할 수 있다.
도 3a는 회로 기판(10)의 제1 접속 랜드(12) 영역의 단면도이다. 회로기판(10)은 다층 배선(도시하지 않음)이 형성되고, 표면층에는 전자 부품이 실장되는 랜드부(도시하지 않음)나, 이들 사이를 접속하기 위한 도체 패턴(도시하지 않음)이 형성되고, 또한 이들 도체 패턴의 일부에 제1 접속 랜드(12)가 형성된 구성이다. 또한, 회로 기판(10)은 이러한 구성에 한정되지 않고, 제1 접속 랜드(12)가 형성되어 있으면, 전자 회로의 구성에 대해서는 특별히 제약은 없다. 또한, 회로 기판(10)은 그 내부에 전자 부품을 내장해도 되고, 혹은 막 형성 방식에 의해 수동 부품이 형성되어 있어도 된다.
이 회로 기판(10)의 제1 접속 랜드(12)의 표면에 접합 부재(30)를 형성한다. 접합 부재(30)를 형성한 상태를 도 3b에 도시한다. 이 형성 방법으로는 소정의 점도로 조정한 접합 부재(30)를 이용하여, 스크린 인쇄, 묘화 방식 혹은 잉크 젯 방식으로 형성할 수 있다. 이 접합 부재(30)의 도포량은 상기의 절연층(26)의 두께와 관련되어 규정한다. 또, 이 접합 부재(30)의 형성은 도 3b에 도시하는 바와 같이 제1 접속 랜드(12)의 표면층상만으로 한다. 이와 같이 표면층상만으로 하면, 플렉서블 기판(20)을 회로 기판(10)에 위치맞춤하여 압압할 때, 절연층(26)은 접합 부재(30)를 연루시키지 않고 회로 기판(10)의 표면에 대향하여 접할 수 있다.
접합 부재(30)를 제1 접속 랜드(12) 상에 형성한 후, 도 3c에 도시하는 바와 같이 플렉서블 기판(20)을 위치 맞춤하여 압압한다. 이 때, 절연층(26)에 의해, 기재(22)와 회로 기판(10)의 간격이 규제된다. 또한, 제1 접속 랜드(12)와, 이 양측에 형성된 절연층(26)에 의해, 접합 부재(30)는 밀폐되므로 접합 부재(30)가 접속 영역부 외로 흘러 나가는 것을 확실하게 방지할 수 있다. 이러한 상태로 한후, 적어도 접합 부재(30)를 가열하면, 제1 접속 랜드(12)와 제2 접속 랜드(24)의 접합이 완료한다.
또한, 접합 부재(30)로는 전자 부품을 실장하기 위해서 가장 많이 이용되는 땜납 혹은 땜납보다도 저온으로 접합 가능한 도전성 접착제 등을 이용할 수 있다.
이상의 접속 구조 및 접속 방법으로 함으로써, 접속 피치가 미세해도 땜납 등의 접합 부재(30)가 접속 영역부 외로 흘러 나가는 것을 방지하고, 높은 신뢰성의 접속 구조가 얻어진다.
또한, 도 4는 본 실시예의 전자 회로의 접속 구조의 변형예를 도시하는 단면도이다. 본 변형예에서는 회로 기판(50)이 곡면 형상을 갖고 있고, 이 곡면의 표면에 제1 접속 랜드(52)가 형성되어 있다. 이 회로 기판(50) 상에 제1 실시예에서 설명한 플렉서블 기판(20)을 접속한 구조이다. 이 접속 구조의 경우에도, 절연층(26)에 의해 각각의 접속 영역부의 간격이 규정되므로, 접합 부재(30)가 흘러 나가지 않는다. 또한, 압압할 때에 각각의 접속 랜드에 균일하게 압력을 가하는 것이 가능하므로, 곡면 형상이라도 접속 불량이 발생하지 않아, 신뢰성이 좋은 접합이 가능하다.
<제2 실시예>
도 5는 본 발명의 제2 실시예의 전자 회로의 접속 구조의 단면도이다. 본 실시예에서 플렉서블 기판(200)의 제2 접속 랜드(150)의 영역은 회로 기판(10)의 제1 접속 랜드(12)에 대응하여 형성된 배선 도체(130)와, 배선 도체(130)를 덮는제1 절연층(140)과, 제1 절연층(140)에 형성된 개구부를 통해서 배선 도체(130)가 노출된 영역부와, 이 영역부의 외주부의 적어도 일부를 둘러싸도록 형성된 제2 절연층(160)과, 제2 절연층(160)으로 둘러싸인 제1 절연층(140)과 영역부와의 면 상에 형성된 제2 접속 랜드(150)로 구성되어 있다.
회로 기판(10)은 적어도 표면층에 제1 접속 랜드(12)를 갖고 있고, 제1 실시예의 회로 기판과 동일하다. 이 회로 기판(10)의 제1 접속 랜드(12)와 플렉서블 기판(200)의 제2 접속 랜드(150)를 위치맞춤하여, 접합 부재(30)에 의해 접합하면, 본 실시예의 전자 회로의 접속 구조가 얻어진다. 본 실시예에서 제2 접속 랜드(150)는 도 5에 도시하는 바와 같이 그 중앙부에 오목부(1501)가 형성되고, 이 오목부(1501)에도 접합 부재(30)가 흘러 들어간다. 또한, 제1 절연층(140)과 제2 절연층(160)으로, 회로 기판(10)과 플렉서블 기판(200)의 간격이 규제된다. 이와 같이, 제1 절연층(140)과 제2 절연층(160)의 2층 구성으로 함으로써, 회로 기판(10)과 플렉서블 기판(200)의 간격을 충분히 확보하면서, 또한 절연층을 인쇄 방식으로 형성하는 것도 용이해진다.
또한, 플렉서블 기판(200)과 회로 기판(10)을 소정의 압압력을 가하여 위치맞춤해도, 제1 절연층(140) 및 제2 절연층(160)과, 제1 접속 랜드(12)로 둘러싸인 영역부에 접합 부재(30)는 확실히 가두어져, 외부로 흘러 나가는 일이 없다. 또한, 제2 접속 랜드(150)에는 오목부(1501)가 있으므로, 접합 부재(30)로 접합되는 면적을 크게 할 수 있어, 접합 강도를 크게 할 수 있다.
또한, 제1 절연층(140)과 제2 절연층(160)을 더한 두께는 제1 실시예와 마찬가지로 하여 정할 수 있다. 단, 본 실시예의 경우에는 오목부(1501) 부분의 부피도 고려하여 정하는 것이 필요하다.
이하, 도 6a 내지 도 7b를 이용하여, 본 실시예의 전자 회로의 접속 방법에 대해서 설명한다.
도 6a는 본 실시예의 전자 회로에 이용하는 플렉서블 기판(200)의 일례를 도시하는 평면도이다. 또한, 도 6b는 도 6a에 도시하는 A-A선에 따른 단면도이다. 본 실시예에서 플렉서블 기판(200)에는 콘덴서 소자(105)가 어레이 상태로 형성되고, 각각의 배선 도체(110, 130)의 연장부에 제2 접속 랜드(150)가 형성되어 있다. 도 6a 및 도 6b에서 알 수 있듯이, 플렉서블 기판(200)에는 기재(100)상에 배선 도체(110, 130)에 의해 끼워진 구성의 유전체층(120)으로 콘덴서 소자(105)가 형성되어 있다. 배선 도체(110, 130)와 유전체층(120)은, 예를 들면 스퍼터링에 의해 형성한다. 배선 도체(110, 130)의 재료로는 예를 들면 알루미늄(Al), 구리(Cu)가 적합하지만, 밀착성 개선 등을 위해 적층 구성으로 하거나, 탄탈(Ta), 니켈(Ni), 금(Au) 또는 은(Ag) 등을 이용해도 된다. 유전체층(120)으로는 무기 유전체 재료인 산화 규소(SiO2), 산화 티탄(TiO2), 산화 탄탈(Ta2O5), 티탄산스트론튬(SrTiO3), 티탄산지르콘산납(Pb(ZrXTi1-X)O3) 등을 스퍼터링에 의해 형성할 수 있다. 또한, 유기 수지 재료를 이용하는 것도 가능하다.
콘덴서 소자(105)를 형성 후, 제2 접속 랜드(150)로 되는 영역부에만 개구부를 형성하고, 그 이외의 표면에 제1 절연층(140)을 형성한다. 이 제1 절연층(140)으로는 땜납 레지스트나 UV 경화 수지 등을 인쇄 형성하면 용이하게 제작할 수 있다. 제1 절연층(140)과 제2 절연층(160)을 더한 두께는 상기한 바와 같이 하여 정하는데, 제1 절연층(140) 및 제2 절연층(160)의 각각의 두께는 합계의 두께의 약 반이 되도록 형성한다.
다음에, 각각의 콘덴서 소자(105)의 간극에 제2 절연층(160)을 스트라이프 형상으로 형성한다. 이 때의 두께는 제1 절연층(140)과 거의 같은 것으로 한다. 이에 따라, 배선 도체(110, 130)가 노출되고, 제2 절연층(160)에 의해 둘러싸인 영역부가 얻어지므로, 이 영역부에 제2 접속 랜드(150)를 형성한다. 이 제2 접속 랜드(150)의 형성은 예를 들면 스퍼터링에 의해 Cu-Ni-Au의 3층 구성막을 형성해도 되고, 또는 도금에 의해 형성해도 된다. 이 공정에 의해, 플렉서블 기판(200)이 제작된다.
다음에, 도 7a 및 도 7b를 이용하여, 회로 기판(10)과 플렉서블 기판(200)을 접합하여 전자 회로의 접속 구조를 제작하는 방법에 대해서 설명한다. 또한, 본 실시예에서 플렉서블 기판(200)에는 대향하는 2방향으로 제2 접속 랜드(150)가 형성되어 있지만, 회로 기판(10)에의 접속 방법에 대해서는 동일하므로, 이하에서는 도 6a에 도시하는 B-B선에 따른 단면 부분에서의 접속 구조 및 접속 방법에 대해서 설명한다.
도 7a에 도시하는 바와 같이, 제1 접속 랜드(12)상에 접합 부재(30)가 형성된 회로 기판(10)과 플렉서블 기판(200)을 위치 맞춤한다. 이 경우, 회로 기판(10)의 제1 접속 랜드(12)의 상호간 공간부와, 플렉서블 기판(200)의 제2 절연층(160)이 끼워맞춰지도록 위치 맞춤한다. 또한, 접합 부재(30)는 제1 실시예와 마찬가지로 제1 접속 랜드(12)의 표면상에만 형성한다.
이 후, 도 7b에 도시하는 바와 같이, 제2 절연층(160)이 회로 기판(10)의 표면과 접촉할 때까지 플렉서블 기판(200)을 압압한다. 이 때, 제1 절연층(140)과 제2 절연층(160)에 의해, 플렉서블 기판(200)과 회로 기판(10)의 간격이 규제된다. 또한, 제1 절연층(140)과 제2 절연층(160)이 접합 부재(30)를 둘러싸므로, 접합 부재(30)가 접속 영역부로부터 흘러 나오지 않는다. 또한, 제2 접속 랜드(150)에는 오목부(1501)가 형성되므로, 이 오목부(1501)내에도 접합 부재(30)가 들어간다. 이에 따라, 접합 부재(30)가 접속 영역부 외로 흘러 나가는 것을 방지할 수 있다. 또한, 이러한 오목부(1501)를 형성함으로써 접합 면적이 증가하므로 접합 강도를 크게하는 것도 가능하다.
이러한 상태로 한 후, 적어도 접합 부재(30)를 가열해 주면, 제1 접속 랜드(12)와 제2 접속 랜드(150)의 접합이 완료된다.
또, 접합 부재(30)로는 전자 부품을 실장하기 위해서 가장 많이 이용되는 땜납 혹은 땜납보다도 저온에서 접합 가능한 도전성 접착제 등을 이용할 수 있다.
상기의 접속 구조로 함으로써, 접합 부재(30)가 인접하는 랜드에 흘러 나가 단락되는 불량 발생을 방지할 수 있다. 특히, 접속 피치를 작게 한 경우라도 단락 불량이 발생하기 어려우므로 높은 신뢰성의 전자 회로 접속 구조가 얻어진다. 또한, 제1 절연층(140)과 제2 절연층(160)을 2층 구성으로 하고 있으므로, 각 층의 막 두께는 최종적으로 필요한 두께의 약 1/2로 되고, 두꺼운 막의 형성도 용이해진다. 또한, 제1 절연층(140)은 콘덴서 소자(105)의 보호막으로서의 역할도 완수하므로, 높은 신뢰성의 전자 회로를 양산성 좋게 제작하는 것도 가능하다.
또, 본 실시예에서는 플렉서블 기판(200)상에 어레이 상태로 형성된 콘덴서 소자(105)에 대해서 설명했는데, 본 발명은 이에 한정되지 않는다. 콘덴서 소자뿐 아니라, 저항 소자를 형성한 플렉서블 기판이어도 되고, 칩 콘덴서나 칩 저항 등이 실장된 플렉서블 기판 혹은 반도체 소자가 실장된 플렉서블 기판이어도 된다. 또한, 플렉서블 기판에는 막 형성 방식에 의한 수동 소자 또는 기능 회로 소자가 적어도 1개 형성되고, 제1 절연층은 수동 소자 또는 기능 회로 소자 표면에도 형성되어도 된다. 이에 따라, 예를 들면 증착 등의 박막 형성 기술로 형성된 콘덴서 소자나 저항 소자 표면상에 배선 도체를 포함해 제1 절연층을 형성할 수 있다. 이 결과, 신뢰성 높은 플렉서블 기판을 회로 기판에 접속한 전자 회로의 접속 구조가 용이하게 얻어진다.
또한, 제2 접속 랜드(150)도 본 실시예와 같이 대향하는 2열이 아니어도 되고, 1열만, 혹은 3열 등이어도 된다.
<제3 실시예>
본 발명의 제3 실시예의 전자 회로의 접속 방법에 대해, 도 8a에서 도 8g를 이용하여 설명한다. 본 실시예의 전자 회로의 접속 방법에 의해 제작된 전자 회로의 접속 구조를 도 8g에 도시하는데, 도 1에 도시하는 전자 회로의 접속 구조와 형상으로는 동일하다.
최초에, 도 8g를 이용하여 본 실시예의 전자 회로의 접속 구조를 설명한다. 회로 기판(300)은 전자 부품(도시하지 않음)이 실장되는 랜드부(도시하지 않음)나, 이들 사이를 접속하기 위한 도체 패턴(도시하지 않음)이 형성되고, 또한, 표면층에 이들 도체 패턴의 일부로 이루어지는 제1 접속 랜드(302)가 형성된 구성이다. 또한, 회로 기판(300)은 다층 배선이나, 내부에 전자 부품의 내장 혹은 막 형성 방식에 의한 수동 부품 등의 형성을 해도 된다. 이들 구성에 대해서는 특별히 한정되지 않는다. 또한, 전자 부품은 수동 부품이나 반도체 소자를 총칭한 표현이다.
플렉서블 기판(316)은 기재(312)와, 이 기재(312)상에 형성된 도체 패턴의 일부로 이루어지는 제2 접속 랜드(314)로 구성된다. 이 플렉서블 기판(316)도, 제2 접속 랜드(314)로부터 연장되어 다수의 도체 패턴이 형성되는데, 도시하지는 않는다. 또한, 도체 패턴에 접속하도록 전자 부품이 실장되는 경우나 막 형성 방식에 의해 수동 소자 또는 기능 회로 소자가 형성되는 경우도 있다. 수동 소자로는 예를 들면 저항 소자, 콘덴서 소자 또는 인덕터 소자가 전형적인 예이다. 또한, 기능 회로 소자로는 센서나 박막 트랜지스터 등이 있다.
이 플렉서블 기판(316)과 회로 기판(300)은, 제1 접속 랜드(302)끼리에서 생긴 간극 부분에 끼워진 절연층(304)에 의해, 그 간격이 규제되어 있다. 또한, 제1 접속 랜드(302)와 제2 접속 랜드(314) 사이가 접합 부재(310)에 의해 접합되어 있다. 본 실시예의 전자 회로 접속 구조는 상술한 구성으로 이루어진다. 또한, 접합 부재(310)로는 일반적으로 사용되는 크림 땜납을 이용하여, 인쇄 방식 등으로 제1 접속 랜드(302)상에 형성하고, 땜납 접합해도 된다. 또는, 도전성 접착제를이용하여, 마찬가지로 인쇄 방식 등으로 형성하여, 접착 방식으로 접합해도 된다.
이하, 도 8a에서 도 8g까지를 참조하여, 본 실시예의 전자 회로의 접속 방법에 관해서 설명한다.
도 8a는 소정의 폭과 두께로, 또한 소정의 피치로 배열한 절연층(304)을 형성한 전사 부재(308)의 단면도이다. 또, 전사 부재(308)는 전사 기재(306)상에 상기의 절연층(304)이 점착제 등에 의해 고정되어 구성되어 있다.
본 실시예에서는 플렉서블 기판(316)과 회로 기판(300)간의 간격을 규제하고, 접합 부재(310)의 흘러 나감을 방지하는 절연층(304)은 플렉서블 기판(316)과는 별도로 형성되어 있는 것이 특징이다.
이 전사 부재(308)는 예를 들면 이하와 같이 하여 형성한다. 전사 기재(306)로서, 표면에 점착성을 갖는 재료를 이용한다. 이 전사 기재(306)상에 제1 실시예에서 설명한 바와 같이, 제1 접속 랜드(302)와 제2 접속 랜드(314)를 더한 두께보다 두꺼운 수지 시트를 붙인다. 다음에, 도 8b에 도시하는 회로 기판(300)의 제1 접속 랜드(302)끼리의 간극과 거의 같은 폭으로, 또한 동일한 피치가 되도록, 수지 시트를 패턴 가공한다. 이 가공으로는 예를 들면 레이저 가공, 포토리소그래피 공정과 에칭 공정에 의한 가공, 혹은 기계적으로 가공하는 등의 방법을 이용하면 된다. 일반적으로, 접합 부재(310)에 의해 접합하는 영역은 몇 ㎜의 길이로, 또한 직선 형상으로 하는 것이 많으므로, 상기의 가공 공정이면 용이하게 소정의 형상을 제작할 수 있다.
도 8b는 전자 회로의 접합 부재를 구성하는 한쪽 회로 기판(300)의 단면도이다. 이 회로 기판(300)은 상술한 바와 같이 적어도 표면층에 제1 접속 랜드(302)가 형성되어 있다.
도 8c는 이 회로 기판(300)에 전사 부재(308)를 위치맞춤한 상태를 도시하는 단면도이다. 위치 맞춤하기 전에 전사 부재(308)에 형성되어 있는 절연층(304)의 표면층에 접착제를 도포해 두던지, 또는 제1 접속 랜드(302)끼리 생긴 간극 부분에 접착제를 도포해 둔다. 위치 맞춤하여 가압하고, 필요에 따라 가열함으로써, 이 접착재가 경화하여, 절연층(304)이 회로 기판(300)의 간극에 접착된다.
도 8d는 절연층(304)을 접착 후, 전사 부재(308)의 전사 기재(306)를 박리한 상태를 도시하는 단면도이다. 절연층(304)과 전사 기재(306)와의 사이를 박리하는 방법으로는 절연층(304)과 회로 기판(300)의 접착력이, 절연층(304)과 전사 기재(306)의 접착력보다도 크게 해 놓으면 박리할 수 있다. 또는, 전사 기재(306)에 도포한 점착제가 광 조사에 의해 점착성을 상실하는 특성을 갖는 재료, 혹은 가열에 의해 점착성을 상실하는 재료를 이용하면 된다. 이렇게 하여, 회로 기판(300)의 표면에 절연층(304)이 고정된 상태를 얻는다.
도 8e는 제1 접속 랜드(302)의 표면에 접합 부재(310)를 도포한 상태를 도시하는 단면도이다. 본 실시예의 경우에도 제1 실시예와 동일하게 하여 접합 부재(310)의 도포량을 규정한다. 또한, 본 실시예의 경우에는 제1 접속 랜드(302)의 양측에는 절연층(304)이 미리 형성되어 있으므로, 접합 부재(310)를 도포할 때 제1 접속 랜드(302)로부터 접합 부재(310)가 밀려 나오지 않는다. 이 접합 부재(310)의 도포는 예를 들면 묘화 방식에 의한 방법이 가장 효율적이지만, 잉크젯 방식 등이어도 된다.
도 8f는 접합 부재(310)를 도포한 회로 기판(300)에 대해, 플렉서블 기판(316)을 위치맞춤한 상태를 도시하는 단면도이다. 플렉서블 기판(316)에는 제2 접속 랜드(314)가 형성되어 있지만, 제1 실시예와 같이 절연층은 형성되어 있지 않다.
도 8g는 플렉서블 기판(316)을 회로 기판(300)과 위치맞춤한 후, 가열하여 접합 부재(310)에 의해 제1 접속 랜드(302)와 제2 접속 랜드(314)를 접속한 상태의 단면도이다.
이상의 접속 방법으로 함으로써, 접속 피치가 미세하게 되어도 땜납 등의 접합 부재(310)가 접속 영역부 외로 흘러 나가는 것을 방지할 수 있고, 높은 신뢰성의 접속 구조가 얻어진다.
또한, 기재(312)로는 플렉서블 기판(316)으로서 일반적으로 이용되는 폴리이미드 수지 필름이 적합한데, 본 발명은 이에 한정되지 않는다. 접합 부재(310)로서 도전성 접착제를 이용하면, 땜납보다도 저온으로 접합할 수 있으므로, 예를 들면 폴리에틸렌텔레프탈레이트(PET) 수지 필름 등을 이용하는 것도 가능하다.
또한, 접합 부재(310)로는 전자 부품을 실장하기 위해서 가장 많이 이용되는 땜납 혹은 땜납보다도 저온으로 접합가능한 도전성 접착제 등을 이용할 수 있다.
본 발명에 의하여, 접속 피치를 미세화해도 땜납 등의 접합 부재가 흘러 단락되지 않게 되어, 전자 회로의 고 밀도화, 신뢰성의 향상에 큰 효과를 발휘하는 전자 회로의 접속 구조와 그 접속 방법을 얻을 수 있다.

Claims (20)

  1. 다수의 도체 패턴인 제1 접속 랜드가 표면에 형성된 회로 기판과,
    상기 회로 기판의 상기 제1 접속 랜드에 대향하여 배치된 제2 접속 랜드와, 상기 제2 접속 랜드의 외주부의 적어도 일부를 둘러싸도록 형성된 절연층을 갖고, 상기 회로 기판에 대향하여 배치된 플렉서블 기판으로 이루어지고,
    상기 제1 접속 랜드와 상기 제2 접속 랜드가 접합 부재를 통해 접합되고, 또한, 상기 절연층의 두께가 상기 제1 접속 랜드와 상기 제2 접속 랜드의 합계의 두께보다도 두껍게 형성되어 있는 것을 특징으로 하는 전자 회로의 접속 구조.
  2. 도체 패턴인 다수의 제1 접속 랜드가 표면에 형성된 회로 기판과,
    상기 회로 기판에 대향하도록 배치되고, 상기 제1 접속 랜드에 대응하여 형성된 배선 도체와, 상기 배선 도체를 덮는 제1 절연층과, 상기 제1 절연층에 형성된 개구부를 통해서 상기 배선 도체가 노출된 영역부와, 상기 영역부의 외주부의 적어도 일부를 둘러싸도록 형성된 제2 절연층과, 상기 제2 절연층으로 둘러싸인 상기 제1 절연층과 상기 영역부와의 면상에 형성된 제2 접속 랜드를 갖는 플렉서블 기판으로 이루어지고,
    상기 제1 접속 랜드와 상기 제2 접속 랜드가 접합 부재를 통해 접합되고, 또한, 상기 제1 절연층과 상기 제2 절연층의 합계의 두께가, 상기 제1 접속 랜드와 상기 제2 접속 랜드와의 합계의 두께보다도 두껍게 형성되어 있는 것을 특징으로하는 전자 회로의 접속 구조.
  3. 제 1항에 있어서,
    상기 제1 접속 랜드의 두께가, 상기 제2 접속 랜드의 두께보다도 두껍게 형성되어 있는 것을 특징으로 하는 전자 회로의 접속 구조.
  4. 제 2항에 있어서,
    상기 제1 접속 랜드의 두께가, 상기 제2 접속 랜드의 두께보다도 두껍게 형성되어 있는 것을 특징으로 하는 전자 회로의 접속 구조.
  5. 제 1항에 있어서,
    상기 제1 접속 랜드의 폭이, 상기 제2 접속 랜드의 폭보다 크게 형성되어 있는 것을 특징으로 하는 전자 회로의 접속 구조.
  6. 제 2항에 있어서,
    상기 제1 접속 랜드의 폭이, 상기 제2 접속 랜드의 폭보다 크게 형성되어 있는 것을 특징으로 하는 전자 회로의 접속 구조.
  7. 제 1항에 있어서,
    상기 절연층이, 대향하는 상기 제1 접속 랜드로 형성되는 홈부에 끼워맞춰지는 구성으로 이루어지는 것을 특징으로 하는 전자 회로의 접속 구조.
  8. 제 2항에 있어서,
    상기 절연층이, 대향하는 상기 제1 접속 랜드로 형성되는 홈부에 끼워맞춰지는 구성으로 이루어지는 것을 특징으로 하는 전자 회로의 접속 구조.
  9. 제 1항에 있어서,
    상기 접합 부재가, 땜납 또는 도전성 접착제인 것을 특징으로 하는 전자 회로의 접속 구조.
  10. 제 2항에 있어서,
    상기 접합 부재가, 땜납 또는 도전성 접착제인 것을 특징으로 하는 전자 회로의 접속 구조.
  11. 제 2항에 있어서,
    상기 플렉서블 기판에는, 막형성 방식에 의한 수동 소자 또는 기능 회로 소자가 적어도 1개 형성되고, 상기 제1 절연층은 상기 수동 소자 또는 상기 기능 회로 소자 표면에도 형성되어 있는 것을 특징으로 하는 전자 회로의 접속 구조.
  12. 회로 기판의 표면에 형성된 도체 패턴인 제1 접속 랜드의 표면에 접합 부재를 형성하는 단계와,
    플렉서블 기판의 표면에 형성된 상기 제1 접속 랜드에 대응한 피치를 갖는 제2 접속 랜드의 외주부의 적어도 일부를 둘러싸고, 상기 제1 접속 랜드와 상기 제2 접속 랜드의 합계의 두께보다도 두꺼운 절연층을 형성하는 단계와,
    상기 플렉서블 기판을 상기 회로 기판에 대향하여 배치하고, 상기 제2 접속 랜드를 상기 제1 접속 랜드에 위치맞춤하고, 상기 절연층의 두께로 규정되는 간격까지 압압하는 단계와,
    적어도 상기 접합 부재를 가열하여 상기 제1 접속 랜드와 상기 제2 접속 랜드를 상기 접합 부재에 의해 접합하는 단계를 포함하는 것을 특징으로 하는 전자 회로의 접속 방법.
  13. 회로 기판의 제1 접속 랜드와, 상기 제1 접속 랜드와 접속하는 플렉서블 기판의 상기 제2 접속 랜드의 합계의 두께보다 두껍고, 또한 일정한 배열 피치로 배열된 상기 제1 접속 랜드의 간극에 끼우는 폭 및 상기 간극의 피치와 동일한 배열 피치의 다수의 절연층을 전사 기재상에 형성하여 전사 부재를 형성하는 단계와,
    상기 회로 기판과 상기 전사 부재를 대향시키고, 상기 제1 접속 랜드의 상기 간극과 상기 전사 부재의 상기 절연층을 끼워맞춰, 상기 절연층을 상기 회로 기판의 상기 간극에 접착하는 단계와,
    상기 전사 기재를 상기 절연층으로부터 박리하는 단계와,
    상기 회로 기판의 상기 제1 접속 랜드의 표면에 접합 부재를 형성하는 단계와,
    상기 플렉서블 기판을 상기 회로 기판에 대향하여 배치하고, 상기 제2 접속 랜드를 상기 제1 접속 랜드에 위치맞춤하고, 상기 절연층의 두께로 규정되는 간격까지 압압하는 단계와,
    적어도 상기 접합 부재를 가열하여 상기 제1 접속 랜드와 상기 제2 접속 랜드를 상기 접합 부재에 의해 접합하는 단계를 포함하는 것을 특징으로 하는 전자 회로의 접속 방법.
  14. 회로 기판의 표면에 형성된 도체 패턴인 제1 접속 랜드의 표면에 접합 부재를 형성하는 단계와,
    상기 제1 접속 랜드에 대응한 피치를 갖는 배선 도체와, 상기 배선 도체를 덮는 제1 절연층과, 상기 제1 절연층에 형성된 개구부를 통해서 상기 배선 도체가 노출한 영역부와, 상기 영역부의 외주부의 일부를 둘러싸는 제2절연층과, 상기 제2 절연층으로 둘러싸인 상기 제1 절연층과 상기 영역부와의 면상에 형성한 제2 접속 랜드를 갖고, 상기 제1 절연층과 상기 제2 절연층과의 합계의 두께가 상기 제1 접속 랜드와 상기 제2 접속 랜드와의 합계의 두께보다도 두꺼운 구성의 플렉서블 기판을 형성하는 단계와,
    상기 플렉서블 기판을 상기 회로 기판에 대향하여 배치하고, 상기 플렉서블 기판의 상기 제2 접속 랜드를 상기 제1 접속 랜드에 위치맞춤하고, 상기 절연층의 두께로 규정되는 간격까지 압압하는 단계와,
    적어도 상기 접합 부재를 가열하여 상기 제1 접속 랜드와 상기 제2 접속 랜드를 상기 접합 부재에 의해 접합하는 단계를 포함하는 것을 특징으로 하는 전자 회로의 접속 방법.
  15. 제 12항에 있어서,
    상기 접합 부재가 땜납 또는 도전성 접착제이고, 상기 접합 부재를 상기 제1 접속 랜드의 표면상에만 형성하는 것을 특징으로 하는 전자 회로의 접속 방법.
  16. 제 13항에 있어서,
    상기 접합 부재가 땜납 또는 도전성 접착제이고, 상기 접합 부재를 상기 제1 접속 랜드의 표면상에만 형성하는 것을 특징으로 하는 전자 회로의 접속 방법.
  17. 제 14항에 있어서,
    상기 접합 부재가 땜납 또는 도전성 접착제이고, 상기 접합 부재를 상기 제1 접속 랜드의 표면상에만 형성하는 것을 특징으로 하는 전자 회로의 접속 방법.
  18. 제 12항에 있어서,
    상기 제1 접속 랜드, 상기 제2 접속 랜드 및 상기 절연층으로 둘러싸인 간극의 부피와 상기 접합 부재의 도포량을 동일하게 하기 위한 상기 절연층의 두께 및 상기 접합 부재의 도포량을 설정하는 것을 특징으로 하는 전자 회로의 접속 방법.
  19. 제 13항에 있어서,
    상기 제1 접속 랜드, 상기 제2 접속 랜드 및 상기 절연층으로 둘러싸인 간극의 부피와 상기 접합 부재의 도포량을 동일하게 하기 위한 상기 절연층의 두께 및 상기 접합 부재의 도포량을 설정하는 것을 특징으로 하는 전자 회로의 접속 방법.
  20. 제 14항에 있어서,
    상기 제1 접속 랜드, 상기 제2 접속 랜드 및 상기 절연층으로 둘러싸인 간극의 부피와 상기 접합 부재의 도포량을 동일하게 하기 위한 상기 절연층의 두께 및 상기 접합 부재의 도포량을 설정하는 것을 특징으로 하는 전자 회로의 접속 방법.
KR1020040035702A 2003-05-19 2004-05-19 전자 회로의 접속 구조와 그 접속 방법 KR101010374B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00140162 2003-05-19
JP2003140162A JP4389471B2 (ja) 2003-05-19 2003-05-19 電子回路の接続構造とその接続方法

Publications (2)

Publication Number Publication Date
KR20040101000A true KR20040101000A (ko) 2004-12-02
KR101010374B1 KR101010374B1 (ko) 2011-01-21

Family

ID=33447378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035702A KR101010374B1 (ko) 2003-05-19 2004-05-19 전자 회로의 접속 구조와 그 접속 방법

Country Status (4)

Country Link
US (1) US7214887B2 (ko)
JP (1) JP4389471B2 (ko)
KR (1) KR101010374B1 (ko)
CN (1) CN1551712B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896248B1 (ko) * 2006-02-17 2009-05-08 가부시키가이샤후지쿠라 프린트 배선판의 접속 구조체

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP5023488B2 (ja) * 2005-03-09 2012-09-12 セイコーエプソン株式会社 デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及び駆動ユニット並びに半導体装置
KR101186291B1 (ko) * 2005-05-24 2012-09-27 삼성전자주식회사 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자
JP4569428B2 (ja) * 2005-09-12 2010-10-27 株式会社デンソー 液晶表示装置
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置
JP2007234782A (ja) * 2006-02-28 2007-09-13 Toyota Industries Corp 複合回路基板
JP2008071812A (ja) * 2006-09-12 2008-03-27 Fujikura Ltd 基板間接続構造
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
GB0714723D0 (en) 2007-07-30 2007-09-12 Pilkington Automotive D Gmbh Improved electrical connector
US8558379B2 (en) * 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
JP4978493B2 (ja) * 2007-10-05 2012-07-18 日立化成工業株式会社 回路接続材料、接続構造体及びその製造方法
KR20090067744A (ko) 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
KR100947607B1 (ko) * 2007-12-27 2010-03-15 엘지전자 주식회사 연성 필름
KR100939550B1 (ko) * 2007-12-27 2010-01-29 엘지전자 주식회사 연성 필름
KR101054433B1 (ko) * 2007-12-27 2011-08-04 엘지전자 주식회사 연성 필름 및 그를 포함하는 표시장치
KR100889002B1 (ko) * 2007-12-27 2009-03-19 엘지전자 주식회사 연성 필름
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
JP5247571B2 (ja) * 2008-04-24 2013-07-24 パナソニック株式会社 配線基板と配線基板の接続方法
CN201298964Y (zh) * 2008-10-17 2009-08-26 群康科技(深圳)有限公司 电路板连接结构和显示模组
US7786839B2 (en) * 2008-12-28 2010-08-31 Pratt & Whitney Rocketdyne, Inc. Passive electrical components with inorganic dielectric coating layer
US8424748B2 (en) * 2009-12-21 2013-04-23 Intel Corporation Solder in cavity interconnection technology
US8236617B2 (en) 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
KR101108720B1 (ko) * 2010-06-21 2012-02-29 삼성전기주식회사 도전성 전극 패턴의 형성 방법 및 이를 포함하는 태양전지의 제조 방법
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
CN102593626A (zh) * 2011-01-14 2012-07-18 富士康(昆山)电脑接插件有限公司 柔性扁平线缆组件及其组装方法
KR20140059551A (ko) * 2012-11-08 2014-05-16 삼성전기주식회사 Ｓｒ 포스트 형성방법, ｓｒ 포스트를 이용한 전자소자 패키지 제조방법 및 이에 따라 제조된 전자소자 패키지
CN103531741B (zh) * 2013-09-24 2016-03-30 北京鼎能开源电池科技股份有限公司 一种锂离子电池负极极耳构件及其制作方法和锂离子电池
JP6348759B2 (ja) 2014-04-16 2018-06-27 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法
JP6432737B2 (ja) 2015-03-04 2018-12-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN105896128B (zh) * 2016-01-15 2018-07-24 常州印刷电子产业研究院有限公司 柔性电路板连接接口及柔性电路板结构
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN107741676A (zh) * 2017-10-19 2018-02-27 武汉华星光电半导体显示技术有限公司 一种耦合压接端子结构及显示装置
CN108696993A (zh) * 2018-07-12 2018-10-23 珠海达其昌电子有限公司 一种高效pcb板截面电子元件焊接结构及方法
CN109587970B (zh) * 2018-12-10 2020-12-01 福建鸿博光电科技有限公司 一种灯珠焊接方法
SE543315C2 (en) * 2019-04-11 2020-11-24 Eazy Coating Electric Ab A releasable fastening arrangement
JP7265460B2 (ja) * 2019-09-26 2023-04-26 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
CN113225911A (zh) * 2020-01-21 2021-08-06 达霆精密工业有限公司 焊接扣件及其组装方法
CN115942640A (zh) * 2021-08-12 2023-04-07 深南电路股份有限公司 一种电池保护电路板及其焊接方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6099566U (ja) * 1983-12-10 1985-07-06 アルプス電気株式会社 プリント基板端子部の接続構造
US4795079A (en) * 1985-03-29 1989-01-03 Canon Kabushiki Kaisha Structure of joining printed circuit boards and process for producing the same
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
JPH03101190A (ja) * 1989-09-14 1991-04-25 Minolta Camera Co Ltd プリント配線基板の接続方法
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JPH06112632A (ja) * 1992-09-25 1994-04-22 Ibiden Co Ltd プリント配線板
JPH06275935A (ja) * 1993-03-19 1994-09-30 Canon Inc フレキシブル基板における回路パターン
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JP2797971B2 (ja) 1994-07-11 1998-09-17 株式会社デンソー 複合プリント基板の接続構造
JPH0982759A (ja) 1995-09-18 1997-03-28 Casio Comput Co Ltd 突起電極を有する基板の接続方法
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
JPH10261852A (ja) * 1997-03-18 1998-09-29 Seiko Epson Corp ヒートシールコネクタとフレキシブル配線板
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US6226862B1 (en) * 1998-04-30 2001-05-08 Sheldahl, Inc. Method for manufacturing printed circuit board assembly
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6527162B2 (en) * 2000-08-04 2003-03-04 Denso Corporation Connecting method and connecting structure of printed circuit boards
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
CN1236502C (zh) * 2001-08-08 2006-01-11 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896248B1 (ko) * 2006-02-17 2009-05-08 가부시키가이샤후지쿠라 프린트 배선판의 접속 구조체
US7974104B2 (en) 2006-02-17 2011-07-05 Fujikura Ltd. Printed wiring board and connection configuration of the same
US8345436B2 (en) 2006-02-17 2013-01-01 Fujikura Ltd. Printed wiring board and connection configuration of the same

Also Published As

Publication number Publication date
CN1551712B (zh) 2010-08-18
KR101010374B1 (ko) 2011-01-21
JP4389471B2 (ja) 2009-12-24
US7214887B2 (en) 2007-05-08
US20040231878A1 (en) 2004-11-25
JP2004342969A (ja) 2004-12-02
CN1551712A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
KR101010374B1 (ko) 전자 회로의 접속 구조와 그 접속 방법
US5406459A (en) Surface mounting module for an electric circuit board
US6404052B1 (en) Multi-layer flexible printed wiring board
KR101830518B1 (ko) 전자 부품 및 그 제조 방법과 회로 기판
US7835160B2 (en) Electronic circuit connection structure and its manufacturing method
EP1811824B1 (en) Multilayer printed wiring board and process for producing the same
JP5188256B2 (ja) キャパシタ部品の製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
US6107678A (en) Lead frame and semiconductor package having a lead frame
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
WO2010005592A2 (en) Microelectronic interconnect element with decreased conductor spacing
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US7508080B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
EP1043767A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
KR20010033602A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법
US6007729A (en) Carrier tape and manufacturing method of said carrier tape
US8344265B2 (en) Electronic component
KR100350936B1 (ko) 반도체 장치
US20030218190A1 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2937111B2 (ja) 半導体装置とその製造方法
JPH06177315A (ja) 多層リードフレーム
US8102055B2 (en) Semiconductor device
JPH05152376A (ja) 半導体装置の接続構造
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
US20030063443A1 (en) Printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee