CN1551712B - 电子电路的连接结构及其连接方法 - Google Patents

电子电路的连接结构及其连接方法 Download PDF

Info

Publication number
CN1551712B
CN1551712B CN2004100446644A CN200410044664A CN1551712B CN 1551712 B CN1551712 B CN 1551712B CN 2004100446644 A CN2004100446644 A CN 2004100446644A CN 200410044664 A CN200410044664 A CN 200410044664A CN 1551712 B CN1551712 B CN 1551712B
Authority
CN
China
Prior art keywords
mentioned
bonding land
insulating barrier
board
flexible base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100446644A
Other languages
English (en)
Other versions
CN1551712A (zh
Inventor
东田隆亮
山本宪一
末次大辅
长冈美行
今中崇
新田敏也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1551712A publication Critical patent/CN1551712A/zh
Application granted granted Critical
Publication of CN1551712B publication Critical patent/CN1551712B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及电子电路的连接结构，其构成中包括电路基板(10)和柔性基板(20)，其中，在上述电路基板(10)的表面上形成了由多个导体图形构成的第1连接接合区(12)，上述柔性基板(20)包含与电路基板(10)的第1连接接合区(12)对峙地配置的第2连接接合区(24)和以包围第2连接接合区(24)的外周部的至少一部分的方式形成的绝缘层(26)，利用接合材料(30)接合第1连接接合区(12)与第2连接接合区(24)，而且，将绝缘层(26)的厚度形成得比第1连接接合区(12)与第2连接接合区(24)的合计的厚度厚。由此，可得到即使使连接接合区微细化、焊锡等的接合材料也不会流出而导致短路的电子电路的连接结构及其连接方法。

Description

电子电路的连接结构及其连接方法
技术领域
本发明涉及安装了电子电路要素的电路基板与柔性基板之间的连接结构和连接方法。
背景技术
近年来，电子装置的高功能化、薄型化、轻量化、小型化取得了显著的进展。例如，在携带电话机中，尽管增加了照相功能且增大了显示画面，但整体的形状和重量与以往相比几乎没有变化。为了使电子装置实现高功能化、小型化，要求在有限的空间内内置更多的电子电路。为了有效地利用有限的空间，不是像过去仅利用印刷电路基板，而是增加了包含柔性基板和印刷电路基板的利用。在使用柔性基板和印刷电路基板的情况下，必须以良好的可靠性来连接这些基板。特别是，随着连接部的间距的减小，在所连接的导体图形之间容易产生因焊锡等导致的短路，防止该短路的发生是重要的。
作为防止该短路的发生的方法的一种，有在日本的特开平8-32195号公报中公开了的方法。该方法由下述的方法构成：使具备由多个连接接合区(land)构成的第1连接接合区组的电路基板，与具备分别与构成该第1连接接合区组的多个连接接合区对峙地配置的第2连接接合区组的柔性基板重合，从而使这些连接接合区相互连接。具体地说，其特征在于：在电路基板上形成以下的结构的绝缘层并进行连接。即，以包围构成第1连接接合区组的多个连接接合区各自的周围的方式形成绝缘层，同时将该绝缘层作成以电路基板面为基准比第1连接接合区的高度高的结构。由此，连接接合区成为在绝缘层的开口部的内部配置的结构。通过作成这样的结构，由于将在柔性基板上形成的第2连接接合区分别嵌合到由电路基板的绝缘层包围的范围内，故柔性基板的第2连接接合区与电路基板的第1连接接合区能可靠地对峙地设置并连接。再者，也记载了在利用锡焊连接连接接合区相互间时可利用由绝缘层构成的壁来限制焊锡，也可防止朝向横方向的溢出，提高了可靠性。
此外，作为另一例，有在日本的特开平8-82759号公报中公开了的方法。在该公报中示出的结构是在柔性基板上形成凸起电极和焊锡层，再在其周围设置了隔断(spacer)。在该公报中示出了，通过作成这样的结构，在用上述的焊锡层连接柔性基板的凸起电极与电路基板的连接端子的情况下，也能利用隔断堵住焊锡的流动以防止短路。
在上述的第1例中，由于将在电路基板上形成的绝缘层的开口部作为导槽对电路基板的第1连接接合区与柔性基板的第2连接接合区进行位置重合，故难以产生位置偏移，可进行精度高的焊接。但是，在减小了连接间距的情况下，产生以下那样的课题。即，在打算用精细的间距来连接的情况下，必须使在柔性基板上形成的第2连接接合区的厚度比以往的结构的厚度薄。如果减薄柔性基板上的第2连接接合区的厚度，则在第1例中对于电路基板上的绝缘层防止焊锡的流动来说，难以有效地起作用。
此外，在上述的第2例中，在柔性基板一侧设置隔断，可利用该隔断防止焊锡层的流动，但为了在柔性基板的凸起电极的面上形成焊锡层而使用了镀敷法。因此，必将多出一个不在柔性基板的其它的部分上进行镀敷用的工序。此外，为了与安装在电路基板上的其它的电子部件一并地进行焊锡回流焊安装，希望使用相同的焊锡材料，但因也有不能进行同一焊锡材料的镀敷的情况，所以也有产生难以一并进行回流锡焊的情况。
发明内容
本发明是鉴于这些问题而进行的，其目的在于提供即使减小连接间距，也不会因焊锡等的接合材料的流动而产生短路的电子电路的连接结构及其连接方法。
本发明的电子电路的连接结构中，包括电路基板和柔性基板，其中，在上述电路基板的表面上形成了作为多个导体图形的第1连接接合区。上述柔性基板与上述电路基板对峙设置，它包含与上述电路基板的第1连接接合区对峙地配置的第2连接接合区和以包围该第2连接接合区的外周部的至少一部分的方式形成的绝缘层。经接合材料接合第1连接接合区与第2连接接合区，而且，将上述绝缘层的厚度形成得比第1连接接合区与第2连接接合区的合计的厚度厚。
利用该结构，在接合电路基板的第1连接接合区与柔性基板的第2连接接合区时，由于接合材料会被可靠地保持在绝缘层包围的区域部内，故可防止接合材料流出到连接接合区之间。此外，当即使将柔性基板按压到电路基板上时也因可利用绝缘层进行限制，故可防止施加因按压接合材料而使其流出那样的力。由此，即使使连接接合区的间距变得精细，也可大幅度地减少短路等的不良的发生，在电子电路的高密度化、可靠性的提高方面可起到很好的效果。
附图说明
图1是本发明的第1实施例中的电子电路的连接结构的剖面图。
图2A是示出该实施例的电子电路中使用的柔性基板的第2连接接合区区域的平面图。
图2B是沿图2A中示出的A-A线的剖面图。
图3A是示出该实施例的电子电路中使用的电路基板的第1连接接合区区域的剖面图。
图3B是示出该实施例的电子电路中使用的电路基板的第1连接接合区上形成了接合材料的状态的剖面图。
图3C是示出在该实施例的电子电路的连接结构中使柔性基板对于电路基板进行了位置重合的状态的剖面图。
图4是示出该实施例的电子电路的连接结构的变形例的图。
图5是本发明的第2实施例中的电子电路的连接结构的剖面图。
图6A是示出该实施例的电子电路中使用的柔性基板的一例的平面图。
图6B是沿图6A中示出的A-A线的剖面图。
图7A是说明在该实施例的电子电路的连接方法中对电路基板与柔性基板进行位置重合的状态的图。
图7B是说明在该实施例的电子电路的连接方法中按压柔性基板从而利用接合材料进行接合的工序的图。
图8A是在本发明的第3实施例中的电子电路的连接方法中在转移基体材料上设置了绝缘层的转移构件的剖面图。
图8B是在该实施例的电子电路的连接方法中构成电子电路的接合材料的一方的电路基板的剖面图。
图8C是示出在该实施例的电子电路的连接方法中将转移构件与电路基板进行了位置重合的状态的剖面图。
图8D是示出在该实施例的电子电路的连接方法中在粘接绝缘层后剥离了转移构件的转移基体材料的状态的剖面图。
图8E是示出在该实施例的电子电路的连接方法中在第1连接接合区的表面上涂敷了接合材料的状态的剖面图。
图8F是示出在该实施例的电子电路的连接方法中对于涂敷了接合材料的电路基板对柔性基板进行了位置重合的状态的剖面图。
图8G是示出在该实施例的电子电路的连接方法中在将柔性基板与电路基板进行位置重合后进行加热以利用接合材料连接了第1连接接合区与第2连接接合区的状态的剖面图。
具体实施方式
以下，一边参照附图，一边说明本发明的实施例。再有，有时对于相同的要素附以相同的符号以省略其说明。
(第1实施例)
图1是示出本发明的第1实施例中的电子电路的连接结构的剖面图。电路基板10的结构如下：形成了安装电子部件(未图示)的接合区部(未图示)及连接其间用的导体图形(未图示)，进而在表面层上形成由该导体图形的一部分构成的第1连接接合区12。再有，在电路基板10中也可进行多层布线、在内部中内置电子部件或由膜形成方式形成无源部件等。对于这些结构，不作特别限定。电子部件是对无源部件或半导体元件的总称。
柔性基板20由下述部分构成：基体材料22；由在基体材料22上形成的导体图形的一部分构成的第2连接接合区24；以及以包围第2连接接合区24的外周部的至少一部分的方式形成的绝缘层26。该柔性基板20中，也从第2连接接合区24延长而形成了多个导体图形，但未图示。也有以连接到导体图形上的方式安装电子部件的情况或利用膜形成方式形成无源元件或功能电路元件的情况。作为无源元件，例如电阻元件、电容器元件或电感器元件是典型的例子。此外，作为功能电路元件，有传感器或薄膜晶体管等。
对于该柔性基板20和电路基板10来说，利用接合材料30接合了第1连接接合区12与第2连接接合区24，构成了电子电路的连接结构。再有，作为接合材料30，可采用一般使用的膏状焊锡，用印刷方式等在第1连接接合区12上形成，进行焊锡接合。或者，也可使用导电性粘接剂，同样地用印刷方式等形成，用粘接方式来接合。
从图1可明白，在对准第1连接接合区12和第2连接接合区24的位置时，将接合材料30封闭在由第1连接接合区12和绝缘层26形成的空间部中，不会流出到邻接的连接接合区中。这是由于，如图1中所示，将第1连接接合区12形成得比第2连接接合区24厚，而且，将绝缘层26形成得比第1连接接合区12和第2连接接合区24的合计的厚度厚。通过作成这样的结构，即使将柔性基板20的位置与电路基板10的位置重合并在电路基板10的方向上进行按压，对于柔性基板20与电路基板10的间隙来说，也可确保由绝缘层26规定的厚度。此外，由于绝缘层26成为嵌合到第1连接接合区12的相互间的结构，故能可靠地防止接合材料30流到连接接合区的区域外。
以下，参照图2A至图3C，说明本实施例的电子电路的连接方法。图2A是示出柔性基板的第2连接接合区区域的平面图。此外，图2B是沿图2A中示出的A-A线的剖面图。此外，图3A是电路基板的第1连接接合区区域的剖面图。再者，图3B是示出第1连接接合区上形成了接合材料的状态的剖面图。此外，图3C是示出使柔性基板对于电路基板进行了位置重合的状态的剖面图。
如图2A中所示，柔性基板20中在基体材料22的端部上形成了第2连接接合区24。导体图形28从该连接接合区24开始被延长，在未图示的区域部中形成了规定的电路。以包围第2连接接合区24的外周部的至少一部分的的方式设置了绝缘层26。在本实施例中，在第2连接接合区24的两侧形成了绝缘层26。将该绝缘层26的相互间的间隙形成得至少比第2连接接合区24的宽度宽。即，如图3C中所示，在对柔性基板20的第2连接接合区24与电路基板10的第1连接接合区12进行位置重合时，将绝缘层26的宽度设定为能嵌合到第1连接接合区12的相互间。通过设定为这样的宽度，在进行位置重合时，将绝缘层26嵌合到第1连接接合区12间，而且，在第1连接接合区12与第2连接接合区24之间和第2连接接合区24与绝缘层26之间分别形成间隙。其结果，在按压柔性基板20与电路基板10时，将接合材料30保持在这些间隙内，可防止流入邻接的接合区中。
再有，作为基体材料22，一般作为柔性基板20使用的聚酰亚胺树脂膜是合适的，但本发明不限定于此。如果使用导电性粘接剂作为接合材料30，则由于也可在比焊锡低的低温下接合，故也可使用例如聚乙烯对苯二甲酸盐(PET)树脂膜等。
此外，对于第2连接接合区24来说，希望作成在导体图形28上形成铜(Cu)膜、在最表面层上形成金(Au)膜的结构，但不限定于此。例如，也可只是Cu膜的结构，或在银(Ag)膜或镍(Ni)膜上形成Au膜的结构等。或者，如果导体图形28使用焊锡能接合的材料或即使用导电性粘接剂粘接也稳定的材料，则也可将导体图形28本身的一部分作为第2连接接合区24。
再者，作为导体图形28，只要是Cu膜、铝(Al)膜等的相对电阻低且与基体材料的密接性好的材料，则不作特别限定，例如也可使用导电性膏采用印刷法来形成。
再者，对于绝缘层26来说，用印刷方式或描绘方式等来形成阻焊剂等的树脂材料即可。此外，如果使用感光性的树脂材料进行光刻工艺进行刻蚀，则也可实现精度更高的图形形状。此外，也可使用丙烯酸类树脂。
该绝缘层26的厚度比第1连接接合区12与第2连接接合区24的合计的厚度厚。该厚度如以下那样来规定即可。即，将绝缘层26的厚度定为由绝缘层26形成的间隙的体积与接合材料30的涂敷量大致为相同的条件的厚度。如果规定第1连接接合区12和第2连接接合区24的各自的宽度和厚度、绝缘层26的宽度和接合材料30的涂敷量，则由于能求出由第1连接接合区12、第2连接接合区24和绝缘层26决定的间隙的体积，故由此可求出绝缘层26的必要的厚度。
图3A是电路基板10的第1连接接合区12的区域的剖面图。电路基板10的结构如下：形成了多层布线(未图示)，形成了在表面层上安装电子部件的接合区部(未图示)及连接其间用的导体图形(未图示)，进而在这些导体图形的一部分上形成第1连接接合区12。再有，电路基板10不限定于这样的结构，如果设置了第1连接接合区12，则对于电子电路的结构来说没有特别的制约。此外，可在电路基板10的内部内置电子部件，或也可利用膜形成方式形成无源元件。
在该电路基板10的第1连接接合区12的表面上形成接合材料30。在图3B中示出形成了接合材料30的状态。作为其形成方法，可用网板印刷、描绘方式或喷墨方式来形成。该接合材料30的涂敷量与上述绝缘层26的厚度相关地规定。再有，该接合材料30的形成，如图3B中所示，只在第1连接接合区12的表面层上形成该接合材料30。这样，如果只在表面层上形成，则在将柔性基板20的位置与电路基板10的位置进行重合并进行按压时，绝缘层26与电路基板10的表面对接，不会卷入接合材料30。
在第1连接接合区12上形成了接合材料30后，如图3C中所示，对柔性基板20进行位置重合并进行按压。此时，由绝缘层26来规定基体材料22与电路基板10的间隔。此外，由于利用第1连接接合区12和在其两侧设置的绝缘层26来密闭接合材料30，故能可靠地防止接合材料30流出到连接区域部外。在成为这样的状态后，如果至少加热接合材料30，则结束第1连接接合区12与第2连接接合区24的接合。
再有，作为接合材料30，可使用为了安装电子部件而使用得最多的焊锡或能在比焊锡低的低温下接合的导电性粘接剂。
通过作成以上的连接结构和连接方法，即使使连接间距变得精细，也能防止焊锡等的接合材料30流出到连接区域部外，可得到高可靠性的连接结构。
再者，图4是示出本实施例的电子电路的连接结构的变形例的图。在本变形例中，电路基板50具有曲面形状，在该曲面的表面上形成了第1连接接合区52。该结构是在该电路基板50上连接了在第1实施例中已说明的柔性基板20的结构。在该连接结构的情况下，由于利用绝缘层26来规定各自的连接区域部的间隔，故接合材料30不会流出。再者，由于在按压时可对各自的连接接合区均匀地施加压力，故即使是曲面形状，也难以产生连接不良，可进行可靠性好的接合。
(第2实施例)
图5是示出本发明的第2实施例中的电子电路的连接结构的剖面图。在本实施例中，柔性基板200的第2连接接合区150的区域由下述部分构成：与电路基板10的第1连接接合区12对应地形成的布线导体130；覆盖布线导体130的第1绝缘层140；布线导体1 30通过在第1绝缘层140中形成的开口部而露出的区域部；以包围该区域部的外周部的至少一部分的的方式形成的第2绝缘层160；以及在被第2绝缘层160包围的第1绝缘层140和区域部的面上形成的第2连接接合区150。
电路基板10至少在表面层上具有第1连接接合区12，与第1实施例的电路基板相同。如果对该电路基板10的第1连接接合区12和柔性基板200的第2连接接合区150进行位置重合，利用接合材料30来接合，则可得到本实施例的电子电路的连接结构。在本实施例中，如图5中所示，第2连接接合区150在其中央部设置了凹陷1501，接合材料30也流入到该凹陷1501中。此外，利用第1绝缘层140和第2绝缘层160来规定电路基板10与柔性基板200的间隔。这样，通过作成第1绝缘层140和第2绝缘层160的二层结构，既充分地确保了电路基板10与柔性基板200的间隔，而且用印刷方式来形成绝缘层也变得容易。
此外，即使对柔性基板200和电路基板10施加规定的按压力进行位置重合，在被第1绝缘层140和第2绝缘层160以及第1连接接合区12包围的区域部中也能可靠地封闭接合材料30，不会流出到外部。再者，由于在第2连接接合区150上有凹陷1501，故可增加用接合材料30接合的面积，可增加接合强度。
再有，可与第1实施例同样地决定将第1绝缘层140和第2绝缘层160相加的厚度。但是，在本实施例的情况下，必须也考虑凹陷1501部分的体积来决定。
以下，使用图6A至图7B，说明本实施例的电子电路的连接方法。
图6A是示出本实施例的电子电路中使用的柔性基板200的一例的平面图。此外，图6B是沿图6A中示出的A-A线的剖面图。在本实施例中，在柔性基板200上以阵列状形成了电容器元件105，在各自的布线导体110、130的延长部上形成了第2连接接合区150。从图6A和图6B可明白，在柔性基板200上用在基体材料100上由布线导体110、130夹住的结构的电介质层120形成了电容器元件105。例如利用溅射法形成布线导体110、130和电介质层120。作为布线导体110、130的材料，例如铝(Al)、铜(Cu)是合适的，但为了改善密接性，也可作成层叠结构，或使用钽(Ta)、镍(Ni)、金(Au)或银(Ag)等。作为电介质层120，可利用溅射法形成作为无机的电介质材料的氧化硅(SiO2)、氧化钛(TiO2)、氧化钽(Ta2O5)、钛酸锶(SrTiO3)、钛酸锆酸铅(Pb(Zrx Ti1-x)O3)等。此外，也可使用有机树脂材料。
在形成电容器元件105后，只在成为第2连接接合区150的区域部中设置开口部，在除此以外的表面上形成第1绝缘层140。如果用印刷法形成阻焊剂或UV硬化树脂等作为该第1绝缘层140，则可容易地制作。如上述那样来决定将第1绝缘层140与第2绝缘层160相加的厚度，但将第1绝缘层140和第2绝缘层160的各自的厚度形成为合计的厚度的约一半。
接着，在各自的电容器元件105的间隙中以条状形成第2绝缘层160。此时的厚度与第1绝缘层140的厚度大致相同。由此，由于布线导体110、130露出，可得到被第2绝缘层160包围的区域部，在该区域部中形成第2连接接合区150。关于该第2连接接合区150的形成，例如可利用溅射法形成Cu-Ni-Au的三层结构膜，或者也可利用电镀来形成。利用该工序来制作柔性基板200。
接着，使用图7A和图7B，说明接合电路基板10与柔性基板200来制作电子电路的连接结构的方法。再有，在本实施例中，在与柔性基板200相对的2个方向上形成第2连接接合区150，但由于关于连接到电路基板10上的方法是相同的，故以下说明沿图6A中示出的B-B线的剖面部分的连接结构和连接方法。
如图7A中所示，对在第1连接接合区12上形成了接合材料30的电路基板10与柔性基板200进行位置重合。此时，这样来进行位置重合，使得电路基板10的第1连接接合区12的相互间的空间部与柔性基板200的第2绝缘层160嵌合。再有，与第1实施例相同，只在第1连接接合区12的表面上形成接合材料30。
其后，如图7B中所示，按压柔性基板200，直至第2绝缘层160与电路基板10的表面接触。此时，利用第1绝缘层140和第2绝缘层160来规定柔性基板200与电路基板10的间隔。此外，由于第1绝缘层140和第2绝缘层160包围接合材料30，故接合材料30不会从连接区域部露出。此外，由于在第2连接接合区150上设置了凹陷1501，故接合材料30也进入到该凹陷1501内。由此，可进一步防止接合材料30流出到连接区域部外。此外，由于通过设置这样的凹陷1501使接合面积增加，故可增加接合强度。
在成为这样的状态后，如果至少加热接合材料30，则结束第1连接接合区12与第2连接接合区150的接合。
再有，作为接合材料30，可使用为了安装电子部件而使用得最多的焊锡或能在比焊锡低的低温下接合的导电性粘接剂。
通过作成上述的连接结构，可防止接合材料30流出到邻接的接合区中而发生短路不良。特别是，即使在减小了连接间距的情况下，由于难以产生短路不良，故也能得到高可靠性的电子电路的连接结构。此外，由于将第1绝缘层140和第2绝缘层160作成二层结构，故各自的层的膜厚可为最终必要的厚度的约1/2，厚的膜的形成也变得容易。再者，由于第1绝缘层140也起到电容器元件105的保护膜的作用，故也能以良好的批量生产性制作高可靠性的电子电路。
再有，在本实施例中，说明了在柔性基板200上以阵列状形成的电容器元件105，但本发明不限定于此。不仅可以是形成了电容器元件的柔性基板，而且也可以是形成了电阻元件的柔性基板，也可以是安装了片状电容器或片状电阻等的柔性基板或安装了半导体元件的柔性基板。再者，也可在柔性基板上至少设置1个由膜形成方式得到的无源元件或功能电路元件，在无源元件或功能电路元件上也形成了第1绝缘层。由此，例如可在用蒸镀等的薄膜形成技术形成的电容器元件或电阻元件的表面上包含布线导体在内形成第1绝缘层。其结果，可容易地得到将可靠性高的柔性基板连接到电路基板上的电子电路的连接结构。
此外，第2连接接合区150也可不象本实施例那样为对峙的2列，可以是1列或3列等。
(第3实施例)
使用图8A至图8G说明本发明的第3实施例中的电子电路的连接方法。在图8G中示出利用本实施例的电子电路的连接方法制作的电子电路的连接结构，但与图1中示出的电子电路的连接结构在形状方面是相同的。
最初，使用图8G说明本实施例的电子电路的连接结构。电路基板300的结构如下：形成了安装电子部件(未图示)的接合区部(未图示)及连接其间用的导体图形(未图示)，进而在表面层上形成由该导体图形的一部分构成的第1连接接合区302。再有，在电路基板300中也可再形成多层布线或在内部形成由电子部件的内置或膜形成方式得到的无源部件等。对于这些结构，不作特别限定。电子部件是对无源部件或半导体元件进行总称的术语。
柔性基板316由下述部分构成：基体材料312；有以及由在基体材料312上形成的导体图形的一部分构成的第2连接接合区314。该柔性基板316中，也从第2连接接合区314延长而形成了多个导体图形，但未图示。也有以连接到导体图形上的方式安装电子部件的情况或利用膜形成方式形成无源元件或功能电路元件的情况。作为无源元件，例如电阻元件、电容器元件或电感器元件是典型的例子。此外，作为功能电路元件，有传感器或薄膜晶体管等。
对于该柔性基板316和电路基板300来说，利用嵌合到用第1连接接合区302相互间构成的间隙部分中的绝缘层304规定了其间隔。再者，利用接合材料310接合了第1连接接合区302与第2连接接合区314。本实施例的电子电路的连接结构由上述的结构构成。再有，作为接合材料310，可采用一般使用的膏状焊锡，用印刷方式等在第1连接接合区302上形成，进行焊锡接合。或者，也可使用导电性粘接剂，同样地用印刷方式等形成，用粘接方式来接合。
以下，参照图8A至图8G，说明本实施例的电子电路的连接方法。
图8A是设置了按规定的宽度和厚度而且以规定的间距排列的绝缘层304的转移构件308的剖面图。再有，利用粘接剂等在转移基体材料306上固定上述的绝缘层304构成了转移构件308。
在本实施例中，其特征在于：与柔性基板316分开地形成了规定柔性基板316与电路基板300之间的间隔并防止接合材料310的流出的绝缘层304。
该转移构件308例如如下述那样来形成。使用在表面上具有粘接性的材料作为转移基体材料306。在该转移基体材料306上，如在第1实施例中已说明的那样，粘贴其厚度比第1连接接合区302与第2连接接合区314相加的厚度厚的树脂片。接着，对树脂片进行图形加工，使其宽度大致与图8B中示出的电路基板300的第1连接接合区302相互间的间隙相同，而且使其间距与电路基板300的间距相同。作为该加工，例如使用激光加工、由光刻工艺和刻蚀工艺进行的加工或以机械方式进行加工等的方法即可。一般来说，由于利用接合材料310接合的区域的长度为几mm、而且大多作成直线形状，故只要是上述的加工工艺，就可容易地制作规定的形状。
图8B是构成电子电路的接合材料的一个电路基板300的剖面图。如上所述，该电路基板300中至少在表面层上形成了第1连接接合区302。
图8C是示出将转移构件308的位置与该电路基板300的位置进行重合的状态的剖面图。在位置重合前，在转移构件308上形成的绝缘层304的表面层上预先涂敷了粘接剂或在由第1连接接合区302相互间构成的间隙部分中预先涂敷了粘接剂。通过进行位置重合、加压并根据需要加热，该粘接材料硬化，将绝缘层304粘接到电路基板300的间隙中。
图8D是示出在粘接了绝缘层304后剥离了转移构件308的转移基体材料306的状态的剖面图。作为剥离绝缘层304与转移基体材料306之间的方法，如果绝缘层304与电路基板300的粘接力比绝缘层304与转移基体材料306的粘接力大，就可剥离。或者，可使用在转移基体材料306上涂敷了的粘接剂具有因光照射而丧失粘接性的特性的材料或因加热而丧失粘接性的材料。这样，可得到在电路基板300的表面上固定了绝缘层304的状态。
图8E是示出在第1连接接合区302的表面上涂敷了接合材料310的状态的剖面图。在本实施例的情况下，也以与第1实施例相同的方式规定接合材料310的涂敷量。再有，在本实施例的情况下，由于在第1连接接合区302的两侧预先设置了绝缘层304，故在涂敷接合材料310时接合材料3 10不会从第1连接接合区302溢出。关于该接合材料310的涂敷，例如利用描绘方式的方法的效率最好，但也可使用喷墨方式等。
图8F是示出对于涂敷了接合材料310的电路基板300对柔性基板316进行了位置重合的状态的剖面图。在柔性基板316上形成了第2连接接合区314，但没有象第1实施例那样设置了绝缘层。
图8G是示出在将柔性基板316与电路基板300进行了位置重合后进行加热利用接合材料310连接了第1连接接合区302与第2连接接合区314的状态的剖面图。
通过利用以上的连接方法，即使使连接间距变得精细，也能防止焊锡等的接合材料310流出到连接区域部外，可得到高可靠性的连接结构。
再有，作为基体材料312，一般作为柔性基板316使用的使用的聚酰亚胺树脂膜是合适的，但本发明不限定于此。如果使用导电性粘接剂作为接合材料310，则由于也可在比焊锡低的低温下接合，故也可使用例如聚乙烯对苯二甲酸盐(PET)树脂膜等。
再有，作为接合材料310，可使用为了安装电子部件而使用得最多的焊锡或能在比焊锡低的低温下接合的导电性粘接剂。

Claims (8)

1.一种电子电路的连接结构，其特征在于：
包括：在表面上形成了作为多个导体图形的第1连接接合区的电路基板；和
配置在上述电路基板的对面的柔性基板，该柔性基板，具有：与上述第1连接接合区对应地形成的布线导体；覆盖上述布线导体的第1绝缘层；通过形成在上述第1绝缘层中的开口部而使上述布线导体露出的区域部；以包围上述区域部的外周部的至少一部分的方式而在上述第1绝缘层上形成的、与上述第1绝缘层一起限制上述电路基板与上述柔性基板之间的间隔的第2绝缘层；以及形成在上述区域部和上述区域部附近的上述第1绝缘层的面上的第2连接接合区，
在上述柔性基板上，以阵列状形成了通过上述第2连接接合区连接在上述柔性基板上的电容器元件，
上述第1连接接合区与上述第2连接接合区经接合材料接合，而且，将上述第1绝缘层和第2绝缘层的合计的厚度形成得比上述第1连接接合区与上述第2连接接合区的合计的厚度还厚，上述第2绝缘层由嵌合到相对的上述第1连接接合区中形成的槽部中的结构来构成。
2.如权利要求1中所述的电子电路的连接结构，其特征在于：
将上述第1连接接合区的厚度形成得比上述第2连接接合区的厚度厚。
3.如权利要求1中所述的电子电路的连接结构，其特征在于：
将上述第1连接接合区的宽度形成得比上述第2连接接合区的宽度宽。
4.如权利要求1中所述的电子电路的连接结构，其特征在于：
上述接合材料是焊锡或导电性粘接剂。
5.如权利要求1中所述的电子电路的连接结构，其特征在于：
在上述柔性基板上至少设置了1个以膜形成方式形成的无源元件或功能电路元件，在上述无源元件或上述功能电路元件的表面上也形成了上述第1绝缘层。
6.一种电子电路的连接方法，其特征在于，包含以下的工序：
在作为电路基板的表面上形成的导体图形的第1连接接合区的表面上设置接合材料的工序；
在柔性基板上以阵列状形成电容器元件的工序，其中，上述柔性基板具有：具有与上述第1连接接合区对应的间距的布线导体；覆盖上述布线导体的第1绝缘层；通过形成在上述第1绝缘层中的开口部使上述布线导体露出的区域部；以包围上述区域部的外周部的一部分的方式而在上述第1绝缘层上形成的、与上述第1绝缘层一起限制上述电路基板与上述柔性基板之间的间隔的第2绝缘层；以及在上述区域部和上述区域部附近的上述第1绝缘层的面上形成的第2连接接合区，并且，上述第1绝缘层和上述第2绝缘层的合计的厚度比上述第1连接接合区与上述第2连接接合区的合计的厚度厚，上述电容器元件通过上述第2连接接合区连接在上述柔性基板上；
将上述柔性基板与上述电路基板对峙地配置、将上述柔性基板的上述第2连接接合区的位置重合到上述第1连接接合区的位置上、按压到由上述第1绝缘层的厚度和上述第2绝缘层的厚度规定的间隔为止的工序；以及
至少加热上述接合材料、利用上述接合材料接合上述第1连接接合区与上述第2连接接合区的工序。
7.如权利要求6中所述的电子电路的连接方法，其特征在于：
上述接合材料是焊锡或导电性粘接剂，只在上述第1连接接合区上形成上述接合材料。
8.如权利要求6中所述的电子电路的连接方法，其特征在于：
设定上述绝缘层的厚度和上述接合材料的涂敷量，使被上述第1连接接合区、上述第2连接接合区和上述绝缘层包围的间隙的体积与上述接合材料的涂敷量相同。
CN2004100446644A 2003-05-19 2004-05-19 电子电路的连接结构及其连接方法 Expired - Fee Related CN1551712B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003140162A JP4389471B2 (ja) 2003-05-19 2003-05-19 電子回路の接続構造とその接続方法
JP2003140162 2003-05-19
JP2003-140162 2003-05-19

Publications (2)

Publication Number Publication Date
CN1551712A CN1551712A (zh) 2004-12-01
CN1551712B true CN1551712B (zh) 2010-08-18

Family

ID=33447378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100446644A Expired - Fee Related CN1551712B (zh) 2003-05-19 2004-05-19 电子电路的连接结构及其连接方法

Country Status (4)

Country Link
US (1) US7214887B2 (zh)
JP (1) JP4389471B2 (zh)
KR (1) KR101010374B1 (zh)
CN (1) CN1551712B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP5023488B2 (ja) * 2005-03-09 2012-09-12 セイコーエプソン株式会社 デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及び駆動ユニット並びに半導体装置
KR101186291B1 (ko) * 2005-05-24 2012-09-27 삼성전자주식회사 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자
JP4569428B2 (ja) * 2005-09-12 2010-10-27 株式会社デンソー 液晶表示装置
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置
JP4934325B2 (ja) 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
JP2007234782A (ja) * 2006-02-28 2007-09-13 Toyota Industries Corp 複合回路基板
JP2008071812A (ja) * 2006-09-12 2008-03-27 Fujikura Ltd 基板間接続構造
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
GB0714723D0 (en) 2007-07-30 2007-09-12 Pilkington Automotive D Gmbh Improved electrical connector
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
JP4978493B2 (ja) * 2007-10-05 2012-07-18 日立化成工業株式会社 回路接続材料、接続構造体及びその製造方法
KR20090067744A (ko) 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
KR100889002B1 (ko) * 2007-12-27 2009-03-19 엘지전자 주식회사 연성 필름
KR100939550B1 (ko) * 2007-12-27 2010-01-29 엘지전자 주식회사 연성 필름
KR100947607B1 (ko) * 2007-12-27 2010-03-15 엘지전자 주식회사 연성 필름
KR101054433B1 (ko) * 2007-12-27 2011-08-04 엘지전자 주식회사 연성 필름 및 그를 포함하는 표시장치
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
JP5247571B2 (ja) * 2008-04-24 2013-07-24 パナソニック株式会社 配線基板と配線基板の接続方法
CN201298964Y (zh) * 2008-10-17 2009-08-26 群康科技(深圳)有限公司 电路板连接结构和显示模组
US7786839B2 (en) * 2008-12-28 2010-08-31 Pratt & Whitney Rocketdyne, Inc. Passive electrical components with inorganic dielectric coating layer
US8424748B2 (en) * 2009-12-21 2013-04-23 Intel Corporation Solder in cavity interconnection technology
US8236617B2 (en) 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
KR101108720B1 (ko) * 2010-06-21 2012-02-29 삼성전기주식회사 도전성 전극 패턴의 형성 방법 및 이를 포함하는 태양전지의 제조 방법
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
CN102593626A (zh) * 2011-01-14 2012-07-18 富士康(昆山)电脑接插件有限公司 柔性扁平线缆组件及其组装方法
KR20140059551A (ko) * 2012-11-08 2014-05-16 삼성전기주식회사 Ｓｒ 포스트 형성방법, ｓｒ 포스트를 이용한 전자소자 패키지 제조방법 및 이에 따라 제조된 전자소자 패키지
CN103531741B (zh) * 2013-09-24 2016-03-30 北京鼎能开源电池科技股份有限公司 一种锂离子电池负极极耳构件及其制作方法和锂离子电池
JP6348759B2 (ja) * 2014-04-16 2018-06-27 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法
JP6432737B2 (ja) 2015-03-04 2018-12-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN105896128B (zh) * 2016-01-15 2018-07-24 常州印刷电子产业研究院有限公司 柔性电路板连接接口及柔性电路板结构
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN107741676A (zh) * 2017-10-19 2018-02-27 武汉华星光电半导体显示技术有限公司 一种耦合压接端子结构及显示装置
CN108696993A (zh) * 2018-07-12 2018-10-23 珠海达其昌电子有限公司 一种高效pcb板截面电子元件焊接结构及方法
CN109587970B (zh) * 2018-12-10 2020-12-01 福建鸿博光电科技有限公司 一种灯珠焊接方法
SE543315C2 (en) * 2019-04-11 2020-11-24 Eazy Coating Electric Ab A releasable fastening arrangement
JP7265460B2 (ja) * 2019-09-26 2023-04-26 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
CN113225911A (zh) * 2020-01-21 2021-08-06 达霆精密工业有限公司 焊接扣件及其组装方法
CN115942640A (zh) * 2021-08-12 2023-04-07 深南电路股份有限公司 一种电池保护电路板及其焊接方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626961A (en) * 1983-12-10 1986-12-02 Alps Electric Co., Ltd. Connecting structure of terminal area of printed circuit board
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
CN1400670A (zh) * 2001-08-08 2003-03-05 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795079A (en) * 1985-03-29 1989-01-03 Canon Kabushiki Kaisha Structure of joining printed circuit boards and process for producing the same
JPH03101190A (ja) * 1989-09-14 1991-04-25 Minolta Camera Co Ltd プリント配線基板の接続方法
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JPH06112632A (ja) * 1992-09-25 1994-04-22 Ibiden Co Ltd プリント配線板
JPH06275935A (ja) * 1993-03-19 1994-09-30 Canon Inc フレキシブル基板における回路パターン
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JP2797971B2 (ja) 1994-07-11 1998-09-17 株式会社デンソー 複合プリント基板の接続構造
JPH0982759A (ja) 1995-09-18 1997-03-28 Casio Comput Co Ltd 突起電極を有する基板の接続方法
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
JPH10261852A (ja) * 1997-03-18 1998-09-29 Seiko Epson Corp ヒートシールコネクタとフレキシブル配線板
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6226862B1 (en) * 1998-04-30 2001-05-08 Sheldahl, Inc. Method for manufacturing printed circuit board assembly
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6527162B2 (en) * 2000-08-04 2003-03-04 Denso Corporation Connecting method and connecting structure of printed circuit boards
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626961A (en) * 1983-12-10 1986-12-02 Alps Electric Co., Ltd. Connecting structure of terminal area of printed circuit board
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
CN1400670A (zh) * 2001-08-08 2003-03-05 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平8-32195A 1996.02.02
JP特开平9-82759A 1997.03.28

Also Published As

Publication number Publication date
US7214887B2 (en) 2007-05-08
CN1551712A (zh) 2004-12-01
KR20040101000A (ko) 2004-12-02
JP2004342969A (ja) 2004-12-02
JP4389471B2 (ja) 2009-12-24
US20040231878A1 (en) 2004-11-25
KR101010374B1 (ko) 2011-01-21

Similar Documents

Publication Publication Date Title
CN1551712B (zh) 电子电路的连接结构及其连接方法
US8389414B2 (en) Method of manufacturing a wiring board
KR100383112B1 (ko) 수지로 밀봉된 반도체 장치
CN100542375C (zh) 布线电路基板、布线电路基板的制造方法和电路模块
US5650595A (en) Electronic module with multiple solder dams in soldermask window
EP0827191A2 (en) Semiconductor device mounting structure
CN110661939A (zh) 线路板组件、感光组件、摄像模组及感光组件制作方法
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
US6833512B2 (en) Substrate board structure
CN1980538A (zh) 形成电路板电性连接端的制法
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
KR20050064550A (ko) 단면 연성인쇄회로기판
JP3549316B2 (ja) 配線基板
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20050161783A1 (en) Method for manufacturing circuit board, circuit board, and electronic equipment
JP2003332380A (ja) 電子デバイス及びその製造方法並びに電子機器
JP5211942B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP2722451B2 (ja) 半導体装置
JP2001160661A (ja) ファインピッチ両面フィルム基板の製造方法と表示装置
JPS60100454A (ja) プリント配線板の製法
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20110519