KR20040096424A

KR20040096424A - 고 콘트라스트비를 갖는 ｌｃｄ 디바이스

Info

Publication number: KR20040096424A
Application number: KR1020040028683A
Authority: KR
Inventors: 가도따니쯔또무; 노가미유스께
Original assignee: 엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date: 2003-04-25
Filing date: 2004-04-26
Publication date: 2004-11-16
Also published as: US20040212761A1; CN1325986C; KR100644110B1; TW200424660A; CN1550858A; US7092049B2; TWI242087B; JP2004325953A

Abstract

인-플레인 (in-plane) 스위칭 모드 LCD 디바이스는 드레인선 (7) 의 측면 에지로부터 돌출하는 돌출부를 갖는 차폐 공통 전극 (16), 및 드레인선 (7) 을 개재하고 그 돌출부를 중첩하는 중첩부를 갖는 차광막 (4) 들의 쌍을 구비한다. 차폐 공통 전극 (16) 은 드레인선 (7) 로부터의 전계를 차폐하며, 차광막 (4) 는 LCD 디바이스의 콘트라스트비를 향상시킨다.

Description

고 콘트라스트비를 갖는 ＬＣＤ　디바이스{LCD DEVICE HAVING A HIGHER CONTRAST RATIO}

본 발명은 LCD(liquid crystal display; 액정 디스플레이) 디바이스에 관한 것으로, 특히 LC 층의 LC(liquid crystal) 분자를 회전시키기 위하여 수평전계를 사용하는 인-플레인 스위칭 모드(in-plane switching mode) LCD 디바이스에 관한 것이다.

LCD 디바이스는 LC층을 사이에 두고 있는 기판 쌍을 포함하며, 그 기판 쌍은 TFT(thin film transistor) 기판 및 대향 기판(컬러 필터 기판) 을 포함한다. 각 기판은 LC 층 내의 LC 분자의 초기 방향을 정렬하기 위한 배향막 (alignment film) 을 그 위에 포함하고 있다. LCD 디바이스에서 높은 콘트라스트비를 획득하기 위해서는, 기판 상의 단차를 감소시킴으로써 균일한 표면의 기판과, LC 분자의 배향을 균일하게 정렬하기 위한 배향막의 균일한 러빙 (rubbing) 처리를 얻는 것이 바람직하다. 단차 (step difference) 를 감소시키는 것 이외에 콘트라스트비를 개선시키는 몇 개의 기술이 있기는 하나, 콘트라스트비를 제한하는 이 요소를 먼저 설명한다.

도 11 은 종래의 LCD 디바이스의 TFT 기판을 나타낸 상면도이며, 도 12 는 도 11 의 XII-XII 를 따라 절취한 단면도이다. 투명기판(1) 상에는, 서로 평행하게 연장되어 있는 복수의 공통선(3)과 복수의 주사선(게이트선;2)을 구비하는 크롬막이 제공된다. 주사선(2) 및 공통선(3)은 게이트절연막(5)에 의하여 피복되며, 그 게이트절연막 상에는, 반도체(실리콘)층(6)과 복수의 드레인선(7)이 연속적으로 형성되어 있다. 드레인선(7)은 그들을 통하여 화소 신호를 공급한다.

드레인선(7)의 일부를 구성하는 드레인 전극(8) 및 소스전극(9) 은 반도체층(6)에 접속된다. 소스전극(9)은 공통선(3)의 상부에 있는 영역에 저장전극(10)을 구비하며, 화소의 중앙영역을 향하여 연장되어서 하부 화소 전극(11)을 구성한다. 반도체층(6), 드레인전극(8), 소스전극(9), 및 반도체층(6) 아래의 주사선(2)의 일부는 LCD 디바이스에서 스위칭 소자로서 사용되는 TFT(thin film transistor)를 형성한다.

보호막(12) 및 층간절연막 (interlayer dielectric film; 13) 은 게이트절연막 (5) 을 포함하는 스위칭 소자를 피복한다. 상부 화소 전극 (14) 및 공통전극(15)은, 수평전계를 LC 층에 인가하기 위하여 층간절연막(13) 상에 형성된다.

인접하는 공통선(3) 사이의 영역에서, 드레인선(7) 상에 연장되어 있는 공통전극(15)의 일부분은 차폐 공통전극(16)을 구성한다. 차폐 공통전극(16)은, 전계의 인가시에, 인접한 공통선(3) 사이의 영역에 있는 드레인선(7)으로부터 화소의 유효 화소 영역을 향하여 누설되는 누설전계를 차폐한다. 상부 화소 전극(14), 공통전극(15) 및 차폐 공통전극(16)은 공통층에 형성되며, 이것은 보호막(12) 및 층간절연막(13)을 포함하는 절연막의 개재로 드레인선(7)과 주사선(2)에 대향배치된다. 이 공통층은 LC 층 근처의 절연막의 상부면 상에 배치되어서, 배선층 중에서 최상층을 구성하며, ITO(indium-tin-oxide) 와 같은 투명재료로 이루어진다.

상부 화소 전극(14)은 수직방향으로 절연막을 관통하는 콘택 플러그(17)를 통하여 하부 화소 전극(11)에 전기적으로 접속된다. 한편, 공통전극(15) 및 차폐 공통전극(16)은 또한 수직 방향으로 절연막을 관통하는 콘택 플러그(18)를 통하여 하부 공통선(3)과 전기적으로 접속된다.

차폐 공통전극(16)은 하부 드레인선(7)을 중첩하도록 배치되며, 드레인선(7)의 폭보다 큰 폭을 가져서, 돌출부 길이 "L" 만큼 드레인선(7)의 각 측단으로부터 돌출된다. 돌출부 길이 "L" 은 일반적으로 4㎛ 이상이며, 드레인선(7)으로부터 상부 화소 전극(14)을 향하는 누설전계를 방지함으로써 드레인선(7)과 화소 사이의 크로스토크 (crosstalk) 를 효과적으로 억제하기 위해서, 특히 작은 크로스토크를 원하는 경우에는, 바람직하게는, 6 내지 8㎛ 이다. 이 크로스토크는, 스크린 상에서 수직방향으로 배열된 화소 사이에 발생하기 때문에 수직 크로스토크라고 할 수도 있다.

배향막(미도시)은, 층간절연막(13) 상의 차폐 공통전극(16), 공통전극(15) 및 상부 화소 전극(14) 의 상부에 위치하는 유효 화소 영역(혹은 개구영역)을 피복한다. 배향막에는, LC층(200) 의 개재로 대향기판 혹은 컬러 필터 기판(300)과 대향하여 배치되는 TFT 기판(100)을 완성하기 전에, 러빙처리가 가해진다.

드레인선으로부터 누설되는 누설 전계를 차폐하기 위한 LCD 디바이스의 구조는 예를 들어, JP-A-1998-186407 에 개시되어 있다. 그 공보에 개시된 LCD 디바이스는 막의 두께 방향으로 신호선(드레인선)을 사이에 두고 형성된 한쌍의 차폐공통전극(공통선)을 포함하여, 유효면적비의 실질적인 감소없이 누설 전계에 의한 크로스토크의 감소를 획득한다. 한쌍의 공통선은 신호선으로부터의 누설 전계를 좀 더 차폐하기 위하여 신호선을 따라서 배열된 콘택 플러그를 통하여 모두 접속된다. 유효면적비는 총 화소 영역에 대한 유효화소 영역의 비율을 의미하며, 유효화소 영역은 이미지를 디스플레이하기 위하여 광이 이것을 통하여 통과한다.

이 특허출원에 개시된 바와 같은 구조에서는, 신호선을 따라서 배열된 콘택 플러그를 통하여 함께 접속되며 공통 전위로 유지되는 공통선이 신호선으로부터의 누설 전계를 효과적으로 방지한다. 그러나, 공통선과 신호선 사이에서 큰 커패시턴스를 갖는 공통선은, 신호선의 큰 용량성 부하에 의하여 신호 왜곡을 발생시켜서, 특히 큰 스크린 LCD 디바이스의 경우에, 더 큰 인-플레인 휘도 차이를 포함하게 된다. "인-플레인 휘도 차이" 라는 용어는, 최상부 행 (row) 에서의 화소 와 최하부 행에서의 화소 사이의 휘도 차이를 의미하며, 이것은 LCD 디바이스의 공통 신호 단자에서 동일 신호 전압을 인가한다. 그러므로, 상업적 LCD 디바이스에서 이 구조를 사용하기에는 어려움이 있다. 또한, 콘택 플러그는 화소의 유효면적비를 감소시킨다.

앞에서 기재한 바와 같은, 차폐 공통선의 돌출부에 의하여 발생되는 콘트라스트비의 감소의 이유를 도 12 및 도 13 을 참조하여 좀 더 상세하게 설명할 것이다. 도 13 은 도 12 의 구조를 갖는 종래의 LCD 에서 발생되는 전계를 나타낸 것이다.

도 12 에 도시된 바와 같이, 돌출부 길이 "L" 에 대응하는 영역(영역-B)에서백라이트로부터 투과된 광 "B" 는 투명기판(1)으로부터, 게이트 절연막(5), 보호절연막(12), 층간절연막(13), 차폐 공통전극(ITO 전극; 16), 배향막(미도시), LC층(200) 및 배향막(미도시)을 경유하여, 컬러필터기판(300)을 향하여 진행한다. 한편, 차폐 공통전극(16) 및 상부 화소 전극(14) 사이의 영역 (영역 -C) 에서는, 광 "C" 가, 투명기판 (1) 으로부터, 게이트절연막 (5), 보호절연막 (12), 층간절연막 (13), 배향막 (미도시), LC층 (200) 및 배향막 (미도시)을 경유하여, 컬러필터기판(300)으로 진행한다. 차폐 공통전극의 돌출부에 대응하는 영역-B 혹은 길이 "L" 을 여기서는 준(quasi)유효 화소 영역이라고 하며, 차폐 공통 전극(16) 및 상부 화소 전극 (14) 사이의 갭에 대응하는 영역-C 를 여기서는 유효 화소 영역이라고 하며, 상부 화소 전극(14)에 의하여 광을 완전히 차단하는 영역(영역-A) 을 여기서는 마스크 영역이라고 한다.

각 영역의 "흑색 휘도"에 대하여, 영역-A 는, 광이 그 안에서 실질적으로 완전히 차단되기 때문에 제로(zero)의 흑색 휘도를 가지며, 영역-B 와 영역-C 사이의 흑색 휘도 차이는, ITO 가 광을 거의 차단하지 않기 때문에, 실질적으로 제로가 된다.

각 영역에서의 "백색 휘도"에 대하여는, 그 상황이 흑색 휘도와는 다르다. 여기서, 전계는 화소 전극과 공통전극 사이에 인가되어서, 굴절율 이방성을 갖는 LC 층(200)의 LC 분자가 기판에 대하여 평행한 면에서 회전한다. 그러므로, TFT 기판 (100) 상의 편광판(미도시)에 의하여 통과한 광은, 복굴절에 의하여 그것의 편광방향이 변화되어, 컬러필터(CF)기판(300) 상의 편광판을 통과하게 된다.도 13 은 LCD 디바이스에서의 LC층(200) 상에 인가되는 전계를, 정성(定性)적이면서 개략적으로 도시한 것이다.

영역-C 에서는, 전계의 큰 수평성분이 LC층(200) 내의 많은 양의 LC 분자를 회전시켜서, 많은 양의 광이 편광판을 통과하여 백색을 디스플레이한다. 한편, 영역-B 에서는, 전계 혹은 전기력선이 경사방향으로 향하고, 이것은 전계의 작은 수평성분을 발생시켜서, 영역-C 의 LC 분자와 비교하여, 영역-B 에서의 LC 분자는 적은 양이 회전된다. 그러므로, CF 기판측 상의 편광판을 통과하는 광의 양은 더 작으며, 이 영역에서의 백색 휘도는 낮아진다. 영역-A에서는, 드레인선(7)이 실질적으로 광을 완전히 차단하여, 백색 휘도는 이 영역에서 제로가 된다.

여기서,

영역-A 에서의 흑색 휘도, 백색 휘도 및 면적비는 a(칸델라), A(칸델라) 및 X% 이고;

영역-B 에서의 흑색 휘도, 백색 휘도 및 면적비는 b(칸델라), B(칸델라) 및 Y% 이고;

영역-C 에서의 흑색 휘도, 백색 휘도 및 면적비는 c(칸델라), C(칸델라) 및 Z% 이며, X + Y + Z = 100 이라고 가정하면,

평균 흑색 휘도에 대한 평균 백색 휘도의 비율로서 정의되는, 전체 LCD 디바이스의 콘트라스트비 CR 은 다음의 수학식 1 에 의하여 표현될 수 있다.

여기서 a 및 A 는 실질적으로 제로이다. 상술한 바와 같이, "b" 는 실질적으로 "c" 와 동일하기 때문에, 수학식 1 은 다음의 수학식 2 와 같이 간단하게 될 수 있다.

영역-A 및 영역-B 와 마스크 영역(영역-A) 를 포함하는 총영역에 대한 유효영역(영역-C) 및 준 유효영역(영역-B)의 합의 비율(W_o)이 일정하다고 가정하면, 콘트라스트비 CR 은,

로 표현되며, 여기서 W₁및 W₂는 상수이다.

특히, 도 13 에 도시된 구조에서, 영역 B 가 큰 영역일수록, 즉 영역-B 에 대한 면적비 "Y" 가 클수록 콘트라스트비는 감소한다. 도 14 는 돌출부 길이 "L" 과 크로스토크 사이의 관계 및 돌출부 길이 "L" 과 콘트라스트비에 대한 측정값 사이의 관계를 보여준다. 이 도면으로부터 알 수 있는 바와 같이, 돌출부길이 "L" 이 클수록 차폐효과가 크게 되어서 크로스토크를 감소시키기는 하나, 큰 돌출부 길이는 콘트라스트비를 감소시킨다.

도 15 는 영역-B 를 감소시킴으로써 큰 콘트라스트를 갖는 LCD 의 구조를 도시한 것이다. 이 구조에서는, 차폐 공통전극(16)이 도 12 및 도 13 에서 사용된 ITO 대신에 크롬으로 이루어져, 이 영역에서의 광 "B" 를 차단하기 위한 마스크 영역(영역-A)을 형성한다. 이 구조는 콘트라스트비가 이론값으로 857 까지 증가하게 된다.

그러나, 크롬으로 이루어진 차폐 공통전극(116)은, 차폐 공통전극(116) 이 유기물질로 이루어진 층간절연막(13)으로부터 박리될 수 있다는 문제점을 갖는다. 이것은 금속과 유기막 사이의 경계에서는 접착성이 좋지 않기 때문이다. 또한, 크롬막은, ITO 에서의 0.2 내지 0.6GPa 의 응력과 비교하여, 1GPa 과 같이 높은 응력을 가지며, 그 큰 응력은 크롬막의 증착에서 사용되는 높은 온도에 의하여 증가된다. 더 큰 응력은 유기막으로부터의 박리 확률을 증가시킨다.

또한, 높은 증착온도는 크롬막의 표면의 산화를 발생시켜서, 이방성 도전막 (ACF) 과 함께 전기접속의 신뢰도를 감소시킨다. 전기접속의 신뢰도를 개선하기 위하여, ITO 막을 크롬막 상에 형성할 수도 있으나, 이것은 제조공정 수를 증가시키게 된다. 상술된 바와 같은 이유에 의하여, ITO 차단 공통전극이, 크롬으로 이루어진 것과 같은 금속성의 차단 공통전극으로 대체되는 것은 실용적이지 못하다.

그러므로 종래의 LCD 디바이스에 대하여 상술된 이유에 의하여, 공통 차단전극 (16)은 드레인선(7)을 피복하며 일반적으로 드레인선(7)의 각 측단으로부터 돌출하는 비교적 큰 돌출부를 가져서, 드레인선(7)과 화소 전극(14) 사이의 크로스토크를 감소시킨다.

드레인선의 폭 방향으로 관측할 때의 돌출부의 길이를 감소시킴으로써 크로스토크를 감소시킬 수 있다고 할지라도, 이것은 전계를 차폐하기 위한 돌출부의 기능의 저하를 발생시킨다.

상술된 관점에서, 본 발명의 목적은, 종래의 LCD 디바이스에서의 크로스토크(crosstalk)의 감소와 콘트라스트비의 향상 사이의 트레이드오프 (tradeoff)에도 불구하고 콘트라스트비의 감소없이 실질적으로 크로스토크를 감소시킬 수 있는 LCD 디바이스를 제공하는 것이다.

본 발명은, 그것의 바람직한 일 실시형태에서, 제 1 기판과 제 2 기판 및 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정(LC)층을 포함하되, 상기 제 1 기판이 그 위에, 서로에 대해 평행하게 연장하는 복수의 게이트선과 복수의 공통선; 상기 게이트선들과 상기 공통선들을 피복하는 제 1 절연막; 상기 게이트선들과 상기 공통선들에 대해 수직으로 연장하여 복수의 화소를 정의하는 복수의 드레인선; 상기 드레인선들과 상기 제 1 절연막을 피복하는 제 2 절연막; 양쪽 모두 투명 재료로 만들어지고, 상기 제 1 기판에 평행한 평면에서 LC 층의 LC 분자들을 회전시키도록 상기 제 1 기판에 평행한 전계를 LC 층 (200) 에 인가하기 위해 각각의 화소에서 서로에 대해 평행하게 연장하는 공통전극과 화소전극으로서, 상기 제 1기판에 수직한 시점에서 볼 때, 상기 공통전극이 드레인선의 양쪽 에지로부터 돌출하는 돌출부를 갖는, 상기 공통전극과 화소전극; 및 2개의 공통선에 의해 정의된 영역에서 상기 공통전극 아래로 연장하는 차광막으로서, 상기 제 1 기판에 수직한 시점에서 볼 때, 상기 공통전극의 돌출부의 적어도 일부를 중첩하는 중첩부를 가지며 상기 공통전극에 전기적으로 접속되는, 상기 차광막을 장착하는 액정 디스플레이(LCD) 디바이스를 제공한다.

본 발명의 LCD 디바이스에 따르면, 공통전극의 돌출부는 드레인선과 화소들 사이의 크로스토크를 효과적으로 감소시키고, 상기 돌출부를 중첩시키는 부분을 갖는 차광막은 공통전극의 돌출부에 의해 감소될 수 있는 콘트라스트비를 향상시킨다.

본 발명의 상술된 목적과 다른 목적, 특징 및 이점들은 첨부된 도면을 참조하는, 다음의 설명으로부터 보다 명백하게 될 것이다.

도 1 은 본 발명의 제 1 실시형태에 따른 LCD 디바이스의 상면도.

도 2 는 도 1에서 II-II 라인을 따라 절취한 단면도.

도 3 은 도 2 에 도시된 구조물에 입사하는 광을 나타낸 도면.

도 4 는 본 발명에 따른 LCD 디바이스와 종래의 LCD 디바이스에 있어서 크로스토크와 배경의 계조 (gray-scale) 레벨 사이의 관계를 예시하는 그래프.

도 5 는 본 발명의 LCD 디바이스로부터 변형된 변형 LCD 디바이스의 단면도.

도 6 은 본 발명의 LCD 디바이스로부터 변형된 다른 변형 LCD 디바이스의 상면도.

도 7 은 본 발명의 제 2 실시형태에 따른 LCD 디바이스의 상면도.

도 8 은 도 7에서 VIII-VIII 라인을 따라 절취한 단면도.

도 9 는 본 발명의 제 3 실시형태에 따른 LCD 디바이스의 상면도.

도 10 은 도 9에서 X-X 라인을 따라 절취한 단면도.

도 11 은 종래의 LCD 디바이스의 상면도.

도 12 는 도 11에서 XII-XII 라인을 따라 절취한 단면도.

도 13 은 도 12 에 도시된 구조물에서의 전계를 나타낸 도면.

도 14 는 종래의 LCD 디바이스에서 콘트라스트비와 돌출부 길이 사이의 관계 및 크로스토크와 돌출부 길이 사이의 관계를 나타내는 그래프.

도 15 는 도 12 로부터 변형된 변형 LCD 디바이스의 단면도.

도 16 은 실시형태들의 LCD 디바이스와 종래의 LCD 디바이스에서 파라미터들에 대한 추정값들과 계산값들을 작성한 표.

도 17a 는 도 16 에 작성된 파라미터들을 계산하는데 사용되는, 각 영역에 대한 파라미터들의 값을 작성한 표이고, 도 17b 는 도 17a 의 영역들을 정의하는 단면도.

도 18a 는 TFT 기판에 차광선을 제공함으로써 드레인선의 기생 캐패시턴스의 추정된 증가를 작성한 표이고, 도 18b 및 도 18c 는 캐패시턴스의 증가를 계산하기 위한 구조물의 단면도.

* 도면의 주요부분에 대한 부호의 설명*

1: 투명 기판 2: 주사선

3: 공통선 4, 24, 44: 차광선

5: 게이트 절연막 6: 반도체층

7, 27: 드레인선 8: 드레인 전극

9: 소스 전극 10: 저장 전극

11: 하부 화소전극 12: 보호막

13: 층간 절연막 14: 상부 화소전극

16, 36, 56, 116: 차폐 공통전극

17, 18: 콘택 플러그 100: TFT 기판

200: 액정층 300: 컬러필터 기판

이하, 본 발명을 첨부된 도면을 참조하여 보다 구체적으로 설명하며, 도면 전체에 걸쳐 유사한 구성 요소는 유사한 참조 번호로 표시한다.

도 1 및 도 2 를 참조하면, 본 발명의 제 1 실시형태에 따른 LCD 디바이스의 화소가 도시되어 있다. 본 실시형태에서 화소전극 (1 또는 14) 와 공통전극 (16, 36, 56 또는 116) 각각이 서로에 대해 평행으로 연장하고, 다음 실시형태들에서는 그것의 거의 중심 위치에서 약간 구부러지지만, 각각의 전극은 직선을 포함하는 다른 형상도 가질 수 있음에 유의해야 한다. 도 1 및 도 2 의 구조물은 다음과 같이 얻어진다.

크롬으로 만들어지고 서로에 대해 평행으로 연장하는 복수의 주사선 (2) 및 복수의 공통선 (3) 이 투명기판 (1) 상에 형성된다. 공통선들 (3) 에 접속되는 차광선들 (4) 이 투명기판 (1) 상의 주사선들 (2) 과 공통선들 (3) 과 함께 공통층내에 형성된다. 게이트 절연막 (5) 이 증착되어 주사선들 (2), 공통선들 (3) 및 차광선들 (4) 을 덮고, 다음으로 순차적으로 반도체층 (6) 및 화소신호를 공급하는 드레인선들 (7) 이 형성된다. 반도체 층 (6) 은 드레인선 (7) 의 일부로서 형성된 드레인 전극 (8) 및 소스 전극 (9) 에 접속된다.

소스 전극 (9) 은 공통선 (3) 을 덮는 영역에서 저장 전극 (10) 을 구성하고 화소의 중심 영역으로 연장하여 하부 화소전극 (11) 을 구성한다. 도 1 에 도시된 바와 같이, 한 쌍의 공통선 (3) 사이에 개재된 영역에서 수평 방향으로 한 쌍의 차광선 (4) 사이에 드레인선 (7) 이 개재된다. 반도체층 (6), 드레인 전극 (8), 소스 전극 (9) 및 반도체층 (6) 하측의 주사선 (2) 이 스위칭 디바이스 즉, TFT 를 구성한다. 패터닝 프로세스에 있어서, 각각의 차광선 (4) 자체가 선폭에 대하여 약 1.0 ㎛ 의 마진을 갖고, 드레인선 (7) 과 그것의 양측에 배치되는 차광선들 (4) 사이에 오정렬에 대하여 약 1.0 ㎛ 의 마진을 갖는다면, 드레인선 (7) 과 차광선들 (4) 사이의 갭들은 패터닝 단계 동안의 양쪽 갭의 합으로서 1.0 내지 2.0 ㎛ 로 결정되는 것으로 충분하다. 드레인선 (7) 과 차광선들 (4) 중 하나의 차광선이 그들 사이에 중첩부를 가지면, 드레인선 (7) 의 기생 캐패시턴스가 증가된다.

다음으로, 보호막 (12) 과 층간절연막 (13) 이 순차적으로 증착되어 게이트 절연막 (5) 을 포함하는 TFT 가 덮히고, 다음으로 LC 층 (200) 에 측면 전계를 인가하기 위한 상부 화소전극 (14) 및 공통전극 (15) 이 층간절연막 (13) 상에 형성된다.

인접하는 공통선들 (3) 사이에 개재된 영역에서 공통전극 (15) 이 연장하여 드레인선 (7) 이 덮혀 차폐 공통전극 (16) 을 구성하고, 이 차폐 공통전극은 공통선들 (3) 사이의 영역에서 드레인선 (7) 으로부터 유효 화소영역을 향하여 누설되는 전계를 차폐한다. 상부 화소전극 (14), 공통전극 (15) 및 차폐 공통전극 (16) 이 공통층내에 형성되고, 상기 공통층은 LC 층 (200) 근방의 [보호막 (12) 과 층간절연막 (13)을 포함하는] 절연층의 표면들 중 하나 위에 배치되고 상기 절연층을 개재한 채로 주사선 (2) 과 드레인선 (7) 에 대향하고 있다. 이 공통층이 배선층들 중 최상층이고 투명 도전성 재료로 만들어진다. 상부 화소전극 (14) 은 절연막들을 수직 방향으로 관통하는 콘택 플러그 (17) 를 통해 하부 화소전극 (11) 에 접속된다. 공통전극 (15) 과 차폐 공통전극 (16) 은 또한 절연막들을 수직 방향으로 관통하는 콘택 플러그 (18) 를 통해 하층 공통선 (3) 에 접속된다.

보다 자세하게는, 차폐 공통전극 (16) 이 증착되어 하층 드레인선 (7) 을 중첩하고, 드레인선 (7) 의 측면 에지(side edge)로부터 돌출부 길이 "L" 만큼 돌출하는 드레인선 (7) 보다 넓은 폭을 갖는다. 종래의 LCD 디바이스에서, 돌출부 길이 "L" 은 4 ㎛ 이상, 보다 바람직하게는 6 내지 8 ㎛ 로 설정되어, 드레인선 (7) 으로부터, 보다 구체적으로는, 상부 화소전극 (14) 을 향하는 전계의 누설을효과적으로 방지한다.

층간절연막 (13) 상에 상부 화소전극 (14), 공통전극 (15) 및 차폐 공통전극 (16) 이 형성된 후, 배향막 (미도시) 이 유효 화소영역상에 형성되고 러빙 처리됨으로써, TFT 기판 (100) 이 얻어진다. TFT 기판 (100) 과 칼라 필터 기판 (300) 이 서로 대향하도록 배치되고 그들 사이에 LC 층 (200) 이 유지된다.

도 2 의 구조물에서 LC 층 (200) 을 통과하는 광을 나타내는 도 3 을 참조하면, 종래의 LCD 디바이스의 구조물에 차광선들 (4) 을 부가적으로 제공함으로써, 종래의 구조물에 비해 영역-C 의 면적비는 변하지 않은 채로, 영역-B 의 면적비는 감소되고 영역-A 의 면적비는 증가된다. 이것에 의해, 도 16 의 표로부터 알 수 있듯이, LC 층 (200) 의 콘트라스트비가 639 로부터 710 까지, 즉, 71 만큼 증가될 수 있다.

이하, 콘트라스트비의 증가의 원인을 도 16, 도 17a, 및 도 17b 를 참조하여 설명한다. 도 16 은 종래의 LCD 의 샘플들 (제 1 행 및 제 2 행)과, 도 1 에 도시된 제 1 실시형태의 샘플들 (제 3 행 및 제 4 행) 에 대해 계측되고 계산된 흑색 휘도 (black brightness; BB), 백색 휘도(white brightness; WB) 및 콘트라스트비(contrast ratio; CR)를 포함하는 파라미터들을 나타낸 것이다. 또한, 도 16 의 표는 도 15 에 도시된 변형예 (제 5 행) 및 도 5 에 도시된 변형예 (제 6 행) 에 대한 파라미터들을 작성한 것이며, 양쪽 변형예는 도 1 로부터의 변형이다. 도 17a 는 종래의 LCD 디바이스 및 도 1 의 실시형태에 대한 계측값들에 기초하여 선택된 파라미터들을 나타내고, 도 17b 는 도 17a 의 파라미터들을 제공하는 영역들의 정의를 나타내는 단면 설명도이다. 이들 표는 다음과 같이 얻어졌다.

먼저, 영역-B 의 흑색 휘도는 영역-C 의 흑색 휘도와 같다라고 가정한다. 도 16 의 제 2 행에 도시된 바와 같이, 62%의 면적비(영역-A), 16%의 면적비(영역-B) 및 22%의 면적비(영역-C)를 갖는 종래의 제품은 1.34 칸델라의 흑색 휘도와 859 칸델라의 백색 휘도를 갖고, 따라서 실제 계측에서 641 의 콘트라스트비를 갖는다. 도 16 의 제 4 행에 도시된 바와 같이, 70%의 면적비(영역-A), 8%의 면적비(영역-B) 및 22%의 면적비(영역-C)를 갖는 도 1 의 LCD 디바이스는 1.08 칸델라의 흑색 휘도와 764 칸델라의 백색 휘도를 갖고, 따라서 실제 계측에서 721 의 콘트라스트비를 갖는다.

LCD 디바이스의 흑색 휘도에 대한 계측값에 기초하여, 종래의 LCD 디바이스용 구조물에서 각 영역의 흑색 휘도는,

영역-A: 제로 칸델라

영역-B 및 영역-C: 1.34/(16% + 22%) = 3.5 (칸델라) 와 같이 결정된다.

흑색 휘도에 대한 이들 값이 도 17 의 표에 입력된다.

종래의 LCD 디바이스 및 실시형태의 LCD 디바이스의 백색 휘도는 도 17 에 도시된 영역-A, 영역-B 및 영역-C 의 흑색 휘도와 백색 휘도에 대한 값들로 표현된다. 보다 구체적으로, 도 17 에 도시된 영역-B 의 백색 휘도 (M) 및 영역-C 의 백색 휘도 (N) 은 다음 식에 의해 종래의 LCD 디바이스 및 실시형태의 LCD 디바이스에 대한 계측된 백색 휘도로부터 계산된다:

853 = M ×0.16 + N ×0.22, 및

764 = M ×0.08 + N ×0.22.

상술된 식은 도 17b 의 구조물에 있어서 영역-B 및 영역-C 의 백색 휘도의 값 M 과 N 각각에 대해 약 1200 칸델라와 3000 칸델라를 제공했다. 이들 값 M 과 N 뿐만 아니라 이들로부터 계산되는 콘트라스트비도 도 17a 에 입력된다.

이렇게 입력된 값들에 기초하여, 종래의 LCD 디바이스 및 도 1 의 실시형태에 대한 흑색 휘도, 백색 휘도 및 콘트라스트비가 계산되어 계산값들로서 제 1 행과 제 3 행에 각각 도입된다. 계산값들은 계측값들과 실질적으로 일치하며, 이러한 사실은 도 17a 의 표에 도입된 값들이 도 17b 에 도시된 구조물을 올바르게 나타낸다는 점을 보장한다.

78%의 면적비(영역-A), 0%의 면적비(영역-B) 및 22%의 면적비(영역-C)를 갖는 도 15 의 LCD 디바이스 및 67%의 면적비(영역-A), 8%의 면적비(영역-B) 및 25%의 면적비(영역-C)를 갖는 도 5 의 LCD 디바이스에 대하여, 흑색 휘도, 백색 휘도 및 콘트라스트비가 계산되고 제 5 행 및 최하부 행에 입력된다.

콘트라스트비에 있어서 종래의 LCD 디바이스에 대한 본 실시형태의 LCD 디바이스의 비교를 상술의 실제적인 예를 사용하여 설명한다. 종래의 LCD 디바이스는 영역-A(마스크 영역), 영역-B(준-유효(quasi-effective) 화소영역) 및 영역-C(유효 화소영역) 각각에 대해 62%, 16% 및 22% 의 면적비를 갖는다. 도 17a 에 도시된 파라미터들이 콘트라스트비의 공식에 사용되어 종래의 LCD 디바이스에 대해 641 의 콘트라스트비를 제공한다.

본 발명은 차광선 (4) 을 배치하도록 종래의 LCD 디바이스에 적용되어 도 1의 제 1 실시형태에서 영역-B 를 절반으로 감소시키며, 도 16 의 표에 도시된 바와 같이, 영역-B 의 면적비가 16%에서 8% 로 감소되고, 영역-A 의 면적비가 62% 에서 70% 로 증가된다. 이 경우에 콘트라스트비는 721 로 계산된다. 계측값들은, 710 까지 증가된 콘트라스트비가 종래의 LCD 디바이스에서 계측된 콘트라스트비 639 에 비교된다는 것을 나타내었다. 콘트라스트비의 이러한 증가는 본 실시형태에 차광선 (4)을 제공한다는 사실에 의해 얻어진다.

상기 설명으로부터 알 수 있는 바와 같이, 그 영역들 (즉, 영역-A, 영역-B 및 영역-C) 간의 면적비에 의해 콘트라스트비가 결정되는데, 일반적으로, 영역-B 에 대한 더 작은 콘트라스트비는 더 높은 콘트라스트비를 얻는다.

만약 본 발명이, 도 15 에 도시된 구조와 같이, 영역-B 의 면적비를 0 퍼센트로 선택 (즉, 영역-B 를 영역-A 로 대체) 하는 종래의 LCD 디바이스에 적용되면, 콘트라스트비는 가장 높은 값으로 증가한다. 이것은, 차폐 공통 전극 (shield common electrode) 이 ITO 대신 크롬으로 이루어진 것 같은 차광막으로 구성되는 구조에 대응한다. 이 경우는 도 16 의 표의 5 번째 행에 도시되어 있는 바와 같이 콘트라스트비가 857 과 같이 높다. 그러나, 이 구조는 전술한 바와 같은 제조 프로세스의 어려움으로 인해 실용적이지 않다.

영역-B 의 면적비에 대한 0 퍼센트는 영역-B 전체를 마스킹 (masking) 하기 위하여 차광선 (4) 를 제공함으로써 달성될 수도 있다. 이것은 전체 콘트라스트비를 857 과 같이 높게 가정할 수 있게 한다. 그러나, 이 구조는 백색 휘도를 감소시켜 LCD 디바이스의 스크린을 어둡게 한다. 이 구조는 더 높은 콘트라스트비가 가장 높은 우선순위인 모노크롬 LCD 디바이스에 적용될 수도 있다.

본 발명은, 종래의 LCD 디바이스와 비교하여 백색 휘도의 감소를 실질적으로 포함하지 않고 영역-A, 영역-B 및 영역-C 간의 면적비를 최적화함으로써 콘트라스트비를 향상시킬 수 있는 원리에 기초한다. 좀더 자세하게는, 도 17a 의 표에 도시되어 있는 흑색 휘도, 백색 휘도 및 콘트라스트비를 포함하는 파라미터들이 백색 휘도를 실질적으로 감소시키지 않고 최적의 면적비를 계산하는데 이용될 수도 있다. 예를 들어, 도 5 에 도시되어 있는 구조는, 도 16 의 표의 마지막 행에 도시된 바와 같이, 콘트라스트비를 종래의 구조에서의 641 로부터 732 까지 증가시키고, 백색 휘도를 859 칸델라/㎠ 에서 846 칸델라/㎠ 까지 오직 1.5 % 만 감소시킬 수 있다.

상기 실시형태에 사용된 차광선 (4) 는 드레인선 (7) 로부터 유효 화소 영역을 향하여 누출되는 자계를 차폐함으로써, 종래의 LCD 디바이스에 비하여 크로스토크를 감소시킨다. 본 실시형태에 이용되는 구조는 드레인선으로부터의 누설 전계에 의해 발생되는 수직 크로스토크가 도 4 에 도시된 바와 같은 종래의 LCD 디바이스에 비하여 넓은 범위의 배경 계조 (gray scale) 레벨에 걸쳐 더 낮은 레벨로 유지되게 한다. 도 4 는 본 실시형태의 2 개의 실시예 및 종래의 LCD 디바이스의 2 개의 비교예를 도시한 것으로, 여기에는, 특정 화소에서 관측되는 크로스토크 레벨이 특정 화소 주변 배경의 계조 레벨에 대하여 도시되어 있다.

도 5 를 참조하면, 인접한 공통선들 (3) 사이에 개재된 영역에서, 그 사이에 드레인선 (27) 을 개재하는 차광선 (24) 는 차폐 공통 전극 (36) 으로 하여금 유효화소 영역, 즉, 영역-C 를 확대하기 위하여 더 작은 길이의 돌출부를 갖도록 한다. 따라서, 도 5 에서, 차폐 공통 전극 (36) 이 드레인선 (27) 로부터 누설되는 전계를 차폐하기 위하여 더 작은 길이의 돌출부를 가짐으로써, 차광선 (24) 은 더 작은 돌출부 길이에 대응하는 폭을 가진다.

본 발명에서, 차광선들은, 예를 들어, 화소에 대한 기입 품질을 좀처럼 감소시키지 않는 드레인선의 기생 캐패시턴스 (parasitic capacitance) 를 약 5 % 증가시킨다. 본 발명에 대하여 유도되는 기입 품질의 평가는 종래의 LCD 디바이스의 경우 2.0 % 에 비하여 2.8 % 의 기입 비율 차이 (write ratio difference) 를 나타냈다. "기입 비율 차이" 라는 용어는 LCD 디바이스의 단자에 동일한 신호 전압을 인가할 때에 스크린의 최상부 행에서의 화소와 스크린의 최하부 행에서의 화소 사이의 신호 전압 차이를 지칭한다. 화소에 인가되는 신호 전압의 차이는 화소의 휘도의 차이에 대응한다. 본 실시형태에서 2.8 % 인 기입 비율 차이는, 종래의 LCD 디바이스에서의 2.0 % 와 비교하여, 이미지 품질을 실질적으로 감소시키지 않는다.

따라서, 그 사이에 드레인선을 수평 방향으로 개재하고 공통선에 접속되어 있는 차광선이 드레인선과 다른 배선 사이의 전체 기생 캐패시턴스에 매우 크게 영향을 주지 않는 이유는 이 때문이다. 이것은 실험에 의해 검사되었다. 도 18a 는 차광선들 사이에 드레인선이 개재되어 있는 본 발명의 구조 및 종래의 구조에 대응하는 기준 구조의 경우에 그 드레인선과 다른 배선들 간의 화소당 기생 캐패시턴스를 표로 나타낸 것이다. 기준 구조는 도 18b 에 도시되어 있으며, 본발명의 구조는 도 18c 에 도시되어 있다.

도 18b 에 도시되어 있는 종래의 구조에서, 드레인선 (7) 과 차폐 공통 전극 (16) 사이의 기생 캐패시턴스는, 예를 들어, 도 18a 의 표의 최상부 행에 나타낸 것과 같이 화소당 23.1 fF 이다. 도 18c 에 도시되어 있는 본 발명의 구조에서는, 비록 드레인선 (7) 과 차광선 (4) 사이의 기생 캐패시턴스가 드레인선 (7) 의 기생 캐패시턴스를 2 ×4.72 = 9.44 fF 만큼 증가하도록 부가되지만, 차폐 공통 전극 (16) 및 차광선 (4) 가 동일한 전위로 유지되어 드레인선 (7) 과 차폐 공통 전극 (16) 이 3 개의 부분으로 분할되기 때문에, 본 실시형태에서, 드레인선 (7) 과 차폐 공통 전극 (16) 사이의 기생 캐패시턴스는 17.8 fF 로 감소한다. 또한, 드레인선 (7) 을 개재하고 있는 차광선 (4) 의 존재로 인하여, 선 (11 및 14) 와 같은 다른 선들과 드레인선 (7) 사이의 기생 캐패시턴스는 감소한다. 결국, 드레인선 (7) 의 기생 캐패시턴스의 증가는 적당한 값으로 유지된다.

제 1 실시형태의 또 다른 변형예로서, 드레인선 (27) 이 직선 (straight stripe) 인, 도 6 에 도시되어 있는 구조를 고려할 수도 있다. 이 구조는, 화소 영역이 약 250 내지 300 ㎛ 로 비교적 넓고 전체 디스플레이 영역에 대한 유효 화소 영역이 더 높은 값으로 선택되어 유효 면적비에 비교적 큰 마진 (margin) 을 제공할 수 있는 경우에 이용될 수 있다. 신호선 및 콘택 플러그의 면적비가 비교적 작기 때문에, 더 넓은 화소 영역은 더 큰 유효 면적비를 채용할 수 있게 한다. 도 6 에 도시되어 있는 변형예에서, 만곡부 (bent) 를 갖는 차광선 (24) 는 그 사이에 직선의 드레인선 (27) 을 개재한다.

화소 사이즈가 약 200 ㎛ 이하로 비교적 작기 때문에 더 높은 휘도를 얻기 위하여 더 큰 유효 면적비를 원하는 경우에는, 드레인선이 제 1 실시형태에서 처럼 중간부분에 완만한 만곡부를 갖는 구조가 이용된다. 그 경우, 화소 전극의 만곡부에 따른 만곡부를 갖는 드레인선은 더 큰 유효 면적비를 제공한다. 차폐 공통 전극의 돌출부의 구조가 최소의 돌출부 길이에 따라 결정되기 때문에, 직선의 드레인선은 차폐 공통 전극의 더 긴 돌출부 길이를 포함함으로써 유효 면적비를 감소시킨다.

도 7 및 도 8 을 참조하면, 본 발명의 제 2 실시형태에 따른 LCD 디바이스의 화소가 도시되어 있다.

본 실시형태의 LCD 디바이스에서, 차광선 (4) 는 상부 차폐 공통 전극 (56) 의 측면 에지 (edges) 로부터 돌출된다. 이 실시형태에서는, 차광선 (4) 가 영역-A 에 대하여 더 넓은 영역을 제공하기 때문에, 콘트라스트비가 개선될 수 있다. 이 구조에서, 차폐 공통 전극 (56) 으로부터 돌출한 차광선 (4) 는 드레인선 (7) 로부터 누설되는 누설 전계를 차폐함으로써, 차폐 공통 전극 (56) 의 더 작은 폭을 허용한다. 따라서, 본 실시형태는 종래의 LCD 디바이스에 비하여 유효 면적비를 향상시킬 수 있고, 더 큰 콘트라스트비 및 더 낮은 크로스토크의 이점을 달성할 수 있다.

도 9 및 도 10 을 참조하면, 본 발명의 제 3 실시형태에 따른 LCD 디바이스의 화소가 도시되어 있다.

본 실시형태에서, 단일의 차광선 (44) 은 그 차광선 (44) 와 드레인선 (7)사이의 갭 (gap) 이 없이 드레인선 (7) 의 광 및 누설 전계를 차폐한다. 이 구조는 드레인선 (7) 과 차광선 (44) 사이에 더 큰 기생 캐패시턴스를 포함하는데, 이는 비록 더 큰 콘트라스트비를 얻을 수 있지만, 기입 품질을 저하시킬 수 있다. 제 1 실시형태 또는 제 3 실시형태의 이용은 LCD 디바이스의 원하는 특성에 따라 선택될 수도 있는 설계 선택사항이다.

제 3 실시형태에서는, 도 17 의 표에 나타낸 각각의 영역에 대한 흑색 휘도, 백색 휘도 및 콘트라스트비에 따라, 백색 휘도를 실질적으로 감소시키지 않고 최적의 면적비를 채용함으로써 콘트라스트비를 향상시킬 수 있다. 예를 들어, 도 16 의 최하부 행에 나타낸 구조는 종래의 구조에서의 641 로부터 개선된 732 의 콘트라스트비를 얻을 수 있고, 백색 휘도는 (859 칸델라/㎠ 로부터 846 칸델라/㎠ 로) 오직 1.5 % 만큼만 감소시킨다.

상기 실시형태에서 이용된 차광선의 구조에서, 차광선은 드레인선에 비하여 LC 층 (200) 으로부터 더 멀리 배치되어 있다. 그러나, 차광선은 드레인에 비하여 LC 층 (200) 에 더 가까이 배치할 수도 있다.

상술한 바와 같이, 차폐 공통 전극 하부의 드레인선에 대하여 배치된 차폐선은, 백색 휘도의 감소 및 LCD 디바이스의 기입 품질의 저하를 포함하지 않고 콘트라스트비를 향상시키며 크로스토크를 실질적으로 감소시킨다.

상기 실시형태들은 오직 예시용으로 설명하였기 때문에, 본 발명은 상기 실시형태들에 한정되지 않으며, 당업자는 본 발명의 범주를 벗어나지 않은 범위 내에서 다양한 변형 및 변경을 쉽게 행할 수 있다.

Claims

제 1 및 제 2 기판 (100, 300), 및 상기 제 1 기판 (100) 과 상기 제 2 기판 (300) 사이에 개재된 액정 (LC) 층 (200) 을 구비하는 액정 디스플레이 (LCD) 디바이스로서, 상기 제 1 기판 (100) 은,

서로에 대해 평행하게 연장되는 복수의 게이트선 (2) 및 복수의 공통선 (3);

상기 게이트선 (2) 및 상기 공통선 (3) 을 피복하는 제 1 절연막 (5);

상기 게이트선 (2) 및 상기 공통선 (3) 에 대해 수직으로 연장되어 복수의 화소를 정의하는 복수의 드레인선 (7);

상기 드레인선 (7) 및 상기 제 1 절연막 (5) 를 피복하는 제 2 절연막 (12, 13);

상기 제 1 기판 (100) 에 평행한 전계를 상기 LC 층 (200) 층에 인가하기 위하여 각각의 상기 화소에서 서로에 대해 평행하게 연장되는 공통 전극 (16) 및 화소 전극 (11, 14) 으로서, 상기 공통 전극 (16) 이 투명 재료로 이루어지고 상기 제 1 기판에 대하여 수직하게 볼 때에 상기 드레인선 (7) 의 양쪽 에지로부터 돌출하는 돌출부를 갖는, 상기 공통 전극 (16) 및 화소 전극 (11, 14); 및

상기 공통 선 (3) 중 2 개의 공통선에 의해 정의되는 적어도 하나의 영역에서의 상기 공통 전극 (16) 을 따라 연장되는 차광막 (4) 으로서, 상기 제 1 기판 (100) 에 대하여 수직하게 볼 때에 상기 공통 전극 (16) 의 상기 돌출부의 적어도 일부에서 중첩하는 중첩부를 가지며 상기 공통 전극 (16) 에 전기적으로 접속하는,상기 차광막을 탑재하는, LCD 디바이스.
제 1 항에 있어서,

상기 차광막 (4) 들의 쌍은 그 사이에 상기 드레인선 (7) 을 개재하며, 상기 제 1 기판 (100) 에 대하여 수직하게 볼 때에, 상기 공통 전극 (16) 의 측면 에지로부터 돌출하지 않은, LCD 디바이스.
제 1 항에 있어서,

상기 차광막 (24) 들의 쌍은 그 사이에 상기 드레인선 (27) 을 개재하며, 상기 제 1 기판 (100) 에 대하여 수직하게 볼 때에, 상기 공통 전극 (36) 의 측면 에지로부터 돌출하는, LCD 디바이스.
제 1 항에 있어서,

상기 차광막 (44) 는, 상기 제 1 기판에 대하여 수직하게 볼 때에, 상기 드레인선 (7) 의 측면 에지로부터 돌출하며, 상기 공통 전극 (16) 의 측면 에지로부터는 돌출하지 않은, LCD 디바이스.
제 1 항에 있어서,

상기 차광막 (4, 24, 44) 는 상기 드레인선 (7, 27) 보다 상기 LC 층 (200) 으로부터 더 멀리 배치되는, LCD 디바이스.
제 1 항에 있어서,

상기 공통 전극 (16, 36, 56, 116) 은 상기 화소 전극 (14) 의 대응하는 부분과 함께 공통층에 형성되며, 상기 공통층은 상기 차광막 (4, 24, 44) 및 상기 드레인선 (7, 27) 보다 상기 LC 층 (200) 에 더 가까이 배치되는, LCD 디바이스.
제 6 항에 있어서,

상기 화소 전극 (11, 14) 는 상기 드레인선 (7) 과 함께 다른 공통층에 형성되는 다른 부분을 가지며, 상기 다른 공통층은 상기 차광막 (44) 보다 상기 LC 층 (200) 에 더 가까이 배치되는, LCD 디바이스.