KR20040081307A - 전자 부품 장치 및 그 제조 방법 - Google Patents
전자 부품 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040081307A KR20040081307A KR1020040015763A KR20040015763A KR20040081307A KR 20040081307 A KR20040081307 A KR 20040081307A KR 1020040015763 A KR1020040015763 A KR 1020040015763A KR 20040015763 A KR20040015763 A KR 20040015763A KR 20040081307 A KR20040081307 A KR 20040081307A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- wiring
- electronic component
- wirings
- displacement
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
- F04B—POSITIVE-DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS
- F04B39/00—Component parts, details, or accessories, of pumps or pumping systems specially adapted for elastic fluids, not otherwise provided for in, or of interest apart from, groups F04B25/00 - F04B37/00
- F04B39/10—Adaptations or arrangements of distribution members
- F04B39/1066—Valve plates
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
- F04B—POSITIVE-DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS
- F04B39/00—Component parts, details, or accessories, of pumps or pumping systems specially adapted for elastic fluids, not otherwise provided for in, or of interest apart from, groups F04B25/00 - F04B37/00
- F04B39/0027—Pulsation and noise damping means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
- H01L2224/81206—Direction of oscillation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2045—Protection against vibrations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 배선이 고밀도로 배치된 경우에 있어서도, 초음파 진동에 의한 배선의 변위를 실질적으로 동일하게 하여, 모든 배선에서 실질적으로 균등한 접합 상태를 얻을 수 있는 전자 부품 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 구성에 따르면, 전자 부품(20)의 전극과 기판(10A)의 배선(11, 12)을 범프(22)를 통하여 초음파 진동(U)을 사용해서 일괄하여 접합한다. 배선(11, 12)은 초음파 진동의 방향과 실질적으로 평행한 평행 배선(12)과, 초음파 진동(U)의 방향과 실질적으로 수직인 수직 배선(11)으로 이루어지며, 수직 배선(11)의 하부의 기판 내부에 기판 재료보다 강성이 높은 변위 억제층(13)을 형성하였다.
Description
본 발명은 전자 부품을 기판상에 범프를 통해서 실장하여 이루어지는 전자 부품 장치, 특히 플립칩 접합 방법을 사용하여 실장한 전자 부품 장치에 관한 것이다.
종래, 반도체 칩의 전극부에 형성된 범프와, 가열 스테이지상에 배치된 기판의 배선 패턴을 위치맞춤하고, 칩의 이면에 공구(tool)를 통해서 압력과 초음파를 부가하여, 범프와 기판의 배선 패턴을 접합하는 플립칩 접합 방법이 일본국 특허공개 소63-288031호 공보에서 제안되어 있다.
도 1은 전자 부품 장치의 일례를 나타내고, 도 2는 그 접합 방법, 도 3은 기판을 나타내고 있다.
참조부호 1은 기판, 참조부호 2a, 2b는 배선, 참조부호 3은 범프, 참조부호 4는 전자 부품이다.
기판(1)상에는 배선(2a, 2b)이 종횡(縱橫)으로 형성되며, 범프(3)는 전자 부품(4)의 전극(도시하지 않음)에 미리 형성되어 있다. 접합 공구(5)로 전자 부품(4)의 상면을 가압하고, 또한 수평 방향의 초음파 진동(U)을 줌으로써, 범프(3)를 배선(2a, 2b)에 접합한다.
상기와 같이, 전자 부품(4)과 기판(1)의 배선 패턴을 일괄하여 접합하는 관계에서, 필연적으로 초음파 진동(U)의 방향에 대하여 수직 방향으로 연장되는 배선(이하, 수직 배선이라고 부름)(2a)과 평행하게 연장되는 배선(이하, 평행 배선이라고 부름)(2b)이 발생한다. 여기에서, 초음파 진동이 작용했을 때, 기판(1)은 변형하려고 하지만, 기판(1)보다 강성이 큰 배선(2a, 2b)이 변형을 억제하려고 한다. 그러나, 수직 배선(2a)은 초음파 진동 방향에 대해서 길이 방향으로 형성되어 있는 평행 배선(2b)에 비하여 억제 효과가 작기 때문에, 도 4에 나타내는 바와 같이 평행 배선(2b)보다도 크게 변위한다. 도 4에 있어서, 참조부호 6은 전자 부품(4)의 전극부, 참조부호 δ는 변위를 나타낸다.
그 결과, 수직 배선(2a)과 범프(3)의 접합 계면에 충분한 초음파 진동이 전달되지 않게 되어, 수직 배선(2a)에서는 평행 배선(2b)에 비하여 접합이 불완전해진다. 이와 같이 1개의 전자 부품 내의 접합성에 배선의 방향에 따라 변동이 있으면, 빨리 접합하는 배선과 그렇지 않은 배선이 혼재하여, 모든 배선이 충분히 접합할 때까지 초음파 인가 시간을 길게 한 경우, 빨리 접합한 배선에 크랙이 발생하기 시작한다는 문제가 있었다.
표 1은 초음파 진동으로서 강제 변위 1㎛를 정적으로 칩 표면에 주었을 때의 배선의 변위 및 기판 표면의 변위를 유한요소법에 의해 분석한 결과를 나타낸다.
평행 배선 | 수직 배선 | ||
A | 배선의 변위(㎛) | 0.66 | 0.75 |
B | 기판 표면의 변위(㎛) | 0.48 | 0.55 |
배선의 변형량(A-B) | 0.18 | 0.20 | |
기판의 변형량(B와 동일) | 0.48 | 0.55 |
표 1에 나타내는 바와 같이, 평행 배선에 비하여 수직 배선 쪽이 변위가 크다. 그리고, 초음파 진동을 주고 있는 동안, 이 변위가 반복해서 발생하기 때문에, 접합성에 차이가 발생한다. 변위와 접합성의 관계를 나타내는 예로서, 배선의 변위와 접합 강도의 관계를 도 5에 나타낸다. 도 5로부터 알 수 있는 바와 같이, 변위가 크면, 접합 강도가 작아지는 것을 알 수 있다.
이와 같은 접합성에 차이가 발생하는 전자 부품을 초음파 인가 시간을 길게 하여 접합한 경우, 10∼50%의 전자 부품에 칩 전극의 크랙이 발생하였다.
이와 같은 문제를 해결하기 위하여, 일본국 특허공개 2002-184812호 공보에서는, 초음파 진동과의 이루는 각도(θ)가 큰 쪽의 배선의 접속부를 각도(θ)가 작은 쪽의 접속부보다 폭을 넓게 형성함으로써, 초음파 진동에 의한 배선의 변위를 실질적으로 동일하게 하여, 모든 배선에서 실질적으로 균등한 접합 상태를 얻는 전자 부품 장치가 제안되어 있다. 즉, 수직 배선의 폭을 평행 배선의 폭에 비하여 크게 한 것이다.
그러나, 이 경우에는, 수직 배선의 접속부를 폭을 넓게 형성할 필요가 있기 때문에, 배선이 고밀도로 배치될 때는, 충분한 형성폭을 확보하는 것이 어렵다. 그 때문에, 모든 배선에서 실질적으로 균등한 접합 상태를 얻는 것이 곤란하였다.
그래서, 본 발명의 목적은 배선이 고밀도로 배치된 경우에 있어서도, 초음파 진동에 의한 배선의 변위를 실질적으로 동일하게 하여, 모든 배선에서 실질적으로 균등한 접합 상태를 얻을 수 있는 전자 부품 장치 및 그 제조 방법을 제공하는 데 있다.
도 1은 일반적인 전자 부품 장치의 구성을 나타내는 사시도이다.
도 2는 도 1의 전자 부품 장치를 접합하는 방법을 나타내는 사시도이다.
도 3은 도 1의 전자 부품 장치에 사용되는 기판의 사시도이다.
도 4는 초음파 진동을 주었을 때의 수직 배선과 평행 배선의 변위를 나타내는 도면이다.
도 5는 배선의 변위와 접합 강도의 관계를 나타내는 도면이다.
도 6은 본 발명에 따른 전자 부품 장치의 일례의 평면도이다.
도 7은 도 5에 나타내는 전자 부품 장치의 접합시의 측면도이다.
도 8은 도 7에 나타내는 기판의 부분 확대도이다.
도 9는 본 발명에 따른 기판의 제 2 실시예의 평면도이다.
도 10은 도 9에 나타내는 전자 부품 장치의 측면도이다.
도 11은 본 발명에 따른 기판의 제 3 실시예의 평면도이다.
<도면의 주요 부분에 대한 간단한 설명>
10A, 10B, 10C : 기판 11 : 수직 배선
12 : 평행 배선 13 : 변위 억제층
20 : 전자 부품 21 : 전극 패드
22 : 범프
상기 목적을 달성하기 위하여, 본 발명은 기판상에 복수의 배선을 서로 다른 방향으로 형성하고, 이들 복수의 배선에 대하여, 전자 부품의 복수의 전극을 범프를 통해서 초음파 진동을 사용하여 일괄해서 접합하여 이루어지는 전자 부품 장치에 있어서, 상기 초음파 진동의 방향과의 이루는 각도(θ)가 큰 쪽의 배선의 하부의 기판 내부에, 기판 재료보다 강성이 높은 변위 억제층을 형성한 것을 특징으로 하는 전자 부품 장치를 제공한다.
본 발명은 상면에 복수의 배선을 서로 다른 방향으로 형성한 기판을 준비하는 공정으로서, 상기 배선 중, 한쪽 방향의 배선의 하부의 기판 내부에, 기판 재료보다 강성이 높은 변위 억제층을 형성한 기판을 준비하는 공정과, 한쪽의 주면(主面)에 형성한 전극상에 범프를 형성한 전자 부품을 준비하는 공정과, 상기 전자 부품의 범프를 기판의 배선에 대향시키고, 초음파 진동을 사용해서 일괄하여 접합하는 공정으로서, 초음파 진동의 방향과 상기 변위 억제층을 형성한 배선의 방향과의 이루는 각도(θ)가 다른 배선의 방향과의 이루는 각도(θ)보다 커지도록, 초음파 진동을 인가하는 공정을 갖는 것을 특징으로 하는 전자 부품 장치의 제조 방법을 제공한다.
예를 들면 전자 부품의 전극상에 범프를 형성해 두고, 이 범프를 대면하는 기판의 배선에 대해서 초음파 진동을 사용하여 접합한다. 이 경우, 초음파 진동의 방향과의 이루는 각도(θ)가 큰 배선과, 각도(θ)가 작은 배선이 발생하지만, 본 발명에서는 초음파 진동의 방향과의 이루는 각도(θ)가 큰 쪽의 배선의 하부의 기판 내부에, 기판 재료보다 강성이 높은 변위 억제층을 형성하였기 때문에, 초음파 진동에 의한 배선의 변위를 실질적으로 동일하게 할 수 있고, 각도(θ)의 대소에 관계없이 모든 배선에 있어서 실질적으로 균등한 접합 상태를 얻을 수 있다. 그 때문에, 불완전 접합이나 크랙의 발생을 방지할 수 있다.
또한, 배선의 폭을 넓게 할 필요가 없기 때문에, 배선이 고밀도로 배치된 경우라도 문제가 없다.
기판 재료로서는, 수지나 세라믹 재료 등이 있으나, 세라믹 재료의 경우, 강성이 높기 때문에, 초음파 진동에 의한 변위가 적다. 이에 비하여, 수지 기판의 경우에는 초음파 진동에 의한 변위량이 크기 때문에, 접합성에 변동이 발생하기 쉽다. 따라서, 본 발명에서는 수지 기판을 사용한 경우에 효과적이다.
본 발명과 같이, 기판에, 초음파 진동의 방향과 실질적으로 평행한 제 1 배선과, 초음파 진동의 방향과 실질적으로 수직인 제 2 배선이 실질적으로 직교 방향으로 형성되고, 변위 억제층을 제 2 배선의 하부의 기판 내부에 형성하는 것이 좋다.
초음파 진동의 방향과 배선의 방향은 임의로 설정할 수 있으나, 초음파 진동의 방향과 실질적으로 평행한 제 1 배선과 실질적으로 수직인 제 2 배선이 형성되어 있는 경우에는, 제 2 배선의 하부에 변위 억제층을 형성함으로써, 본 발명의 효과를 최대한으로 발휘할 수 있다.
본 발명과 같이, 제 2 배선을 인접하여 복수개 형성한 경우에는, 변위 억제층을 복수의 제 2 배선의 하부에 연속해서 형성하는 것이 좋다.
즉, 개개의 제 2 배선의 하부에 변위 억제층을 개별적으로 형성하는 방법도 있지만, 복수의 제 2 배선의 하부에 변위 억제층을 연속해서 형성하면, 제 2 배선 사이에 위치하는 기판 부분의 변위도 변위 억제층이 억제하기 때문에, 제 2 배선의 변위 억제 효과가 높아진다.
단, 모든 제 2 배선에 대하여 변위 억제층이 연속하고 있을 필요는 없으며, 적어도 서로 이웃하는 2개의 제 2 배선에 대하여 변위 억제층이 연속하고 있으면 된다.
본 발명과 같이, 변위 억제층을 기판 표면으로부터 1mm 이내의 영역에 형성하는 것이 바람직하다.
초음파 진동에 의한 배선의 변위를 효과적으로 억제하기 위하여, 변위 억제층은 가능한 한 배선을 형성한 기판의 표면 근방에 형성하는 것이 좋다. 예를 들면, 기판이 수지 기판인 경우에는, 변위 억제층을 기판 표면으로부터 1mm 이내의 영역에 형성하는 것이 좋다.
한편, 변위 억제층은 기판 표면에 가까운 것이 한층 효과적이며, 예를 들면 10㎛∼150㎛로 하는 것이 좋다.
본 발명과 같이, 기판은 다층 프린트 배선판이며, 변위 억제층은 다층 프린트 배선판의 내층에 형성한 도체 패턴으로 해도 된다.
기판이 다층 프린트 배선판인 경우, 양면의 외층의 배선 패턴 외에 내층에 도체 패턴이 형성되어 있기 때문에, 그 하나를 변위 억제층으로 하면, 특별한 공법을 사용하지 않고 간단하게 변위 억제층을 형성할 수 있음과 아울러, 변위 억제층에 그라운드(ground)나 실드(shield)로서의 기능을 갖게 하는 것도 가능하다.
<발명의 실시형태>
본 발명에 따른 전자 부품 장치의 제 1 실시예를 도 6∼도 8을 사용하여 설명한다. 도 6은 전자 부품 장치의 평면도, 도 7은 전자 부품 장치의 측면도, 도 8은 접합 부분의 확대 단면도이다.
기판(10A)은 유리에폭시 수지, BT(비스말레이미드 트리아진(bismaleimide triazine)) 수지 등의 유기 기판, 알루미나 등의 세라믹 기판, 또는 실리콘 등의 결정 기판이며, 이 기판(10A)상에 서로 직교 방향으로 연장되는 복수의 배선(11, 12)이 형성되어 있다. 도 6에 나타내는 바와 같이, 배선(11)이 후술하는 초음파 진동(U)의 방향과의 이루는 각도(θ)가 큰 쪽(θ1>45°)의 배선이고, 배선(12)이 초음파 진동(U)의 방향과의 이루는 각도(θ)가 작은 쪽(θ2<45°)의 배선이다.
이하의 설명에서는, 배선(11)이 각도 θ1=90°다시 말하면 초음파 진동(U)의 방향에 대하여 수직 방향의 배선(수직 배선)이고, 배선(12)이 각도 θ2=0°다시 말하면 초음파 진동(U)의 방향에 대하여 평행한 배선(평행 배선)인 예에 대하여 설명한다.
상기 배선(11, 12) 중, 수직 배선(11)의 하부의 기판(10A)의 내부에는, 기판 재료보다 강성이 높은 변위 억제층(13)이 형성되어 있다. 이 실시예에서는, 개개의 수직 배선(11)의 하부에 각각 독립한 변위 억제층(13)이 형성되어 있다. 변위 억제층(13)은 수직 배선(11)의 전자 부품 탑재부(도 6에 이점쇄선으로 나타냄)에 대응하는 부분, 다시 말하면 랜드부(11a, 12a)를 포함하는 영역에 형성되어 있다. 하부란, 예를 들면 기판 표면으로부터 1mm 이내의 영역이지만, 기판 표면으로부터 가까운 쪽이 바람직하며, 예를 들면 기판 표면으로부터 10㎛∼150㎛가 좋다. 변위 억제층(13)으로서는, 예를 들면 Cu 그 외의 금속 재료, 알루미나 등의 강성이 높은 재료가 좋다. 강성은 온도에 따라서도 변화하지만, 기판(10A)이 유기 기판인 경우에는 10GPa∼60GPa이고, Cu에서는 120GPa 이상이기 때문에, 변위 억제층(13)으로서 유효하다.
기판(10A)의 형상은 특별히 한정되지 않고, 기판(10A)의 두께도 임의이며, 예를 들면 0.2mm∼2mm로 할 수 있다. 배선(11, 12)은 도금법, 박막 형성법 또는 후막 형성법에 의해 형성되며, 그 두께는 수㎛∼수십㎛로 하는 것이 바람직하지만, 이것에 한정되는 것은 아니다. 이 실시예에서는, 배선(11, 12)은 5∼35㎛ 두께의 Cu박에 Ni:3㎛, Au:0.03㎛ 이상 등의 전해 또는 무전해 도금을 실시한 것을 사용하였다.
여기에서는, 배선(11, 12)의 폭을 동일하게 하였으나, 배선(11, 12)의 형상 및 폭은 서로 달라도 된다. 또한, 배선(11, 12)의 전자 부품 탑재부(도 6에 이점쇄선으로 나타냄)에 대응하는 부분, 다시 말하면 랜드부(11a, 12a)만이 외부에 노출되고, 그것 이외의 부분은 레지스트 등의 절연물로 덮여져 있어도 된다.
전자 부품(20)은 예를 들면 반도체 칩이나 SAW 디바이스 등으로 이루어지며, 그 하면에는, 예를 들면 100㎛ 스퀘어(square)의 Al, Au 등으로 이루어지는 전극 패드(21)(도 8참조)가 기판(10A)의 랜드부(11a, 12a)와 대응하는 위치에 형성되어 있다. 이들 전극 패드(21)에는, 도금법, 와이어본딩법, 증착법 등을 사용하여 범프(22)가 각각 형성되어 있다. 이들 범프(22)에는, Au, Ag, Pd, Cu, Al 또는 솔더(solder)를 사용할 수 있다.
전자 부품(20)에 대하여, 후술하는 바와 같이, 초음파 진동, 하중 또한 필요에 따라서 열을 가함으로써, 범프(22)가 배선(11, 12)의 랜드부(11a, 12a)에 일괄하여 접합된다.
다음으로, 전자 부품(20)을 기판(10A)에 플립칩 접합하는 방법에 대하여 설명한다.
우선, 전자 부품(20)의 전극 패드(21)에 범프(22)를 형성한다. 이 전자 부품(20)의 상면(배면(背面))을 접합 공구(도시하지 않음)에 의해 흡착하고, 전자 부품(20)을 픽업하여 범프(22)와 기판(10A)의 배선(11, 12)의 랜드부(11a, 12a)를 고정밀도로 위치맞춤한다. 그 후, 전자 부품(20)의 범프(22)와 배선(11, 12)의 랜드부(11a, 12a)를 접촉시키고, 공구를 통하여 기판(10A)의 표면과 평행한 방향이며, 또한 수직 배선(11)에 대하여 수직인 방향(평행 배선(12)에 대하여 평행한 방향)으로, 예를 들면 20kHz∼150kHz의 초음파 진동(U)을 주어, 범프(22)와 랜드부(11a, 12a)를 접합한다. 한편, 접합시에, 기판(10A)과 전자 부품(20) 사이에하중을 인가하거나, 기판(10A) 또는 전자 부품(20)을 가열해도 된다.
상기와 같이 접합한 후, 접합 신뢰성을 확보하기 위하여, 전자 부품(20)과 기판(10A)의 선팽창차를 완화하고 또한 접합부를 보호하기 위하여, 전자 부품(20)과 기판(10A) 사이의 틈에 수지 봉지(封止)를 행해도 된다. 이 수지 봉지는 전자 부품(20)과 기판(10A)의 접합 후에 수지를 도포해도 되고, 수지를 앞서 기판의 배선상에 도포해 두고, 범프가 수지층을 돌파하면서 기판의 배선과 접합되도록 해도 된다. 이 경우에는, 접합과 수지 봉지를 동시에 행할 수 있다.
초음파 진동(U)을 인가했을 때, 수직 배선(11)은 평행 배선(12)에 비하여 진동 방향에 대한 강성이 낮지만, 수직 배선(11)의 하부에 변위 억제층(13)이 형성되어 있기 때문에, 도 8에 나타내는 바와 같이 수직 배선(11)과 평행 배선(12)의 변위차가 작아져서, 범프(22)와의 접합성의 변동이 작아져, 실질적으로 균등한 접합 강도를 얻을 수 있다. 따라서, 불완전 접합이나 전극에 크랙 등이 발생하는 것을 억제할 수 있다.
도 9, 도 10은 본 발명에 따른 전자 부품 장치의 제 2 실시예를 나타낸다. 도 9, 도 10에 있어서, 도 6, 도 7과 동일 부분에는 동일 부호를 붙인다.
이 실시예의 기판(10B)도, 그 표면에 서로 직교 방향으로 연장되는 복수의 배선(11, 12)이 형성되어 있다. 수직 배선(11)의 하부의 기판(10B)의 내부에는, 기판 재료보다 강성이 높은 변위 억제층(13)이 형성되어 있다. 이 실시예의 변위 억제층(13)은 복수(여기에서는 3개)의 수직 배선(11)에 대하여 연속해서 형성되어 있다. 다시 말하면, 서로 이웃하는 수직 배선(11) 사이에도 변위 억제층(13)이 형성되어 있다.
이 실시예에서는, 수직 배선(11) 사이에 위치하는 기판(10B)의 부분도 변위 억제층(13)에 의해 변위가 억제되기 때문에, 초음파 진동에 의한 수직 배선(11) 및 그 주변 부분의 변위가 억제되어, 평행 배선(11)과의 변위차를 한층 작게 할 수 있다. 그 때문에, 더욱 균일한 접합 강도를 얻을 수 있다.
도 9, 도 10에 나타내는 실시예 모델을 사용하여, 70㎛ 두께의 Cu로 이루어지는 변위 억제층을 수직 배선의 하부이며 기판 표면으로부터 30㎛ 떼어 놓은 위치에 형성한 경우에 대하여, 유한요소법에 의한 해석을 행하면, 평행 배선과 수직 배선의 변위의 차이는 0.03㎛가 되어, 변위 억제층이 없는 경우인 0.09㎛의 1/3로 감소한다. 따라서, 각 접합부의 접합성이 실질적으로 균등하게 되어, 손상을 억제 가능하게 된다.
도 11은 본 발명에 따른 전자 부품 장치의 제 3 실시예를 나타낸다. 도 11에 있어서, 도 6, 도 7과 동일 부분에는 동일 부호를 붙인다.
이 실시예의 기판(10C)은 평행 배선(12)의 하부에만 변위 억제층(13)을 형성하지 않도록 한 것이다. 즉, 기판(10C)의 내부의 실질적인 전역에 변위 억제층(13)을 형성함과 아울러, 평행 배선(12)의 하부에 대응하는 변위 억제층(13)의 부분에 창구멍(13a)을 형성한 것이다.
이 경우는, 초음파 진동에 의한 수직 배선(11) 및 그 주변 부분의 변위를 한층 효과적으로 억제할 수 있음과 동시에, 변위 억제층(13)에 그라운드나 실드로서의 기능을 갖게 하는 것이 가능하다.
일반적으로, 도체 패턴이 3층 이상 있는 프린트 배선판을 다층 프린트 배선판이라고 부르지만, 이것은 양면의 외층의 배선 패턴에 더하여, 내층에 도체 패턴(일반적으로 Cu)을 형성한 기판을 가리킨다. 이와 같은 다층 프린트 배선판에 있어서, 수지층보다도 강성이 높은 내층의 도체 패턴을 변위 억제층으로서 배치함으로써, 특별한 공법을 사용하지 않고, 용이하게 본 발명의 효과를 얻을 수 있다. 또한, 다층 프린트 배선판을 사용하는 상품에 대하여 적용하는 경우에는, 비용 상승도 없이, 실현이 가능해진다.
본 발명은 상기 실시예에 한정되는 것이 아니다.
상기 실시예에서는, 범프를 전자 부품에 형성하였으나, 기판의 배선상에 범프를 형성해 두고, 이 범프를 전자 부품의 전극 패드에 접합하는 경우에 대해서도 동일한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, 기판의 표면에 초음파 진동에 대하여 수직 방향과 수평 방향의 배선을 형성한 예를 나타내었으나, 초음파 진동의 방향에 대하여 기울어진 방향으로 배선을 형성해도 된다.
상기 실시예에서는 수직 배선과 평행 배선의 폭을 동일하게 하였으나, 변위 억제층을 형성한 수직 배선의 폭을 평행 배선의 폭보다 넓게 해도 된다. 이 경우에는, 변위 억제층과 수직 배선의 폭의 설계 자유도가 높아진다고 하는 이점이 있다.
기판의 재질은 특별히 문제 삼지 않지만, 수지 기판을 사용하고, 또한 초음파 진동을 병용한 열압착에 의해 접합하는 경우에, 본 발명은 효과적이다. 왜냐하면, 수지 기판의 경우, 초음파 진동을 병용한 열압착을 행하면, 기판이 변형하므로, 배선의 변위가 커지기 때문이다.
본 발명의 전자 부품 장치는 전자 부품 소자로서 반도체 칩을 사용한 것에 한하지 않고, 저항 소자, 커패시터, 압전 부품 등 어떤 칩 부품의 범프를 통한 실장에도 적용 가능하다.
이상의 설명으로 알 수 있는 바와 같이, 본 발명에 따르면, 기판상에 서로 다른 방향으로 형성된 복수의 배선에 대해서, 전자 부품의 복수의 전극을 범프를 통하여 초음파 진동을 사용해서 일괄하여 접합하는 경우에, 초음파 진동에 의한 배선의 변위가 실질적으로 동일해지도록 초음파 진동의 방향과의 이루는 각(θ)이 큰 쪽의 배선의 하부의 기판 내부에, 기판 재료보다 강성이 높은 변위 억제층을 형성하였기 때문에, 초음파의 전달 효율이 실질적으로 균등하게 되어, 모든 배선에 있어서 실질적으로 균등한 접합 상태를 얻을 수 있다. 그 때문에, 불완전 접합이나 크랙의 발생을 방지할 수 있으며, 신뢰성이 높은 전자 부품 장치를 얻을 수 있다.
Claims (6)
- 기판상에 복수의 배선을 서로 다른 방향으로 형성하고, 이들 복수의 배선에 대하여, 전자 부품의 복수의 전극을 범프를 통해서 초음파 진동을 사용하여 일괄해서 접합하여 이루어지는 전자 부품 장치로서,상기 초음파 진동의 방향과의 이루는 각도(θ)가 큰 쪽의 배선의 하부의 기판 내부에, 기판 재료보다 강성이 높은 변위 억제층을 형성한 것을 특징으로 하는 전자 부품 장치.
- 제 1 항에 있어서, 상기 기판에는, 초음파 진동의 방향과 실질적으로 평행한 제 1 배선과, 초음파 진동의 방향과 실질적으로 수직인 제 2 배선이 실질적으로 직교 방향으로 형성되고,상기 변위 억제층은 상기 제 2 배선의 하부의 기판 내부에 형성되어 있는 것을 특징으로 하는 전자 부품 장치.
- 제 2 항에 있어서, 상기 제 2 배선은 인접하여 복수개 형성되고,상기 변위 억제층은 상기 복수의 제 2 배선의 하부에 연속해서 형성되어 있는 것을 특징으로 하는 전자 부품 장치.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 변위 억제층은 기판 표면으로부터 1mm 이내의 영역에 형성되어 있는 것을 특징으로 하는 전자 부품 장치.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 기판은 다층 프린트 배선판이고,상기 변위 억제층은 다층 프린트 배선판의 내층(內層)에 형성한 도체 패턴인 것을 특징으로 하는 전자 부품 장치.
- 상면에 복수의 배선을 서로 다른 방향으로 형성한 기판을 준비하는 공정으로서, 상기 배선 중, 한쪽 방향의 배선의 하부의 기판 내부에, 기판 재료보다 강성이 높은 변위 억제층을 형성한 기판을 준비하는 공정과,한쪽의 주면(主面)에 형성한 전극상에 범프를 형성한 전자 부품을 준비하는 공정과,상기 전자 부품의 범프를 기판의 배선에 대향시키고, 초음파 진동을 사용해서 일괄하여 접합하는 공정으로서, 초음파 진동의 방향과 상기 변위 억제층을 형성한 배선의 방향과의 이루는 각도(θ)가 다른 배선의 방향과의 이루는 각도(θ)보다 커지도록, 초음파 진동을 인가하는 공정을 갖는 것을 특징으로 하는 전자 부품 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2003-00062721 | 2003-03-10 | ||
JP2003062721A JP3855947B2 (ja) | 2003-03-10 | 2003-03-10 | 電子部品装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040081307A true KR20040081307A (ko) | 2004-09-21 |
KR100571723B1 KR100571723B1 (ko) | 2006-04-18 |
Family
ID=32767884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040015763A KR100571723B1 (ko) | 2003-03-10 | 2004-03-09 | 전자 부품 장치 및 그 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6933615B2 (ko) |
EP (1) | EP1458018B1 (ko) |
JP (1) | JP3855947B2 (ko) |
KR (1) | KR100571723B1 (ko) |
CN (1) | CN1312764C (ko) |
AT (1) | ATE323949T1 (ko) |
DE (1) | DE602004000657T2 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332872A (ja) * | 2004-05-18 | 2005-12-02 | Alps Electric Co Ltd | 配線基板への電子部品の取付構造 |
DE102004047753B4 (de) * | 2004-09-30 | 2009-01-02 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen |
US20060091184A1 (en) * | 2004-10-28 | 2006-05-04 | Art Bayot | Method of mitigating voids during solder reflow |
JP4728782B2 (ja) * | 2005-11-15 | 2011-07-20 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2008060210A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | ワイヤボンディング方法およびワイヤボンディング装置 |
US8680932B2 (en) * | 2011-02-07 | 2014-03-25 | Nihon Dempa Kogyo Co., Ltd | Oscillator |
JP6112113B2 (ja) * | 2012-08-03 | 2017-04-12 | 株式会社村田製作所 | 電子デバイスの製造方法 |
WO2014156353A1 (ja) * | 2013-03-27 | 2014-10-02 | 株式会社村田製作所 | カメラモジュール |
CN204991657U (zh) | 2013-04-26 | 2016-01-20 | 株式会社村田制作所 | 电子元器件及电路基板 |
CN208128619U (zh) | 2015-09-01 | 2018-11-20 | 株式会社村田制作所 | 树脂基板以及部件安装树脂基板 |
JP6593447B2 (ja) | 2015-10-13 | 2019-10-23 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、樹脂基板の製造方法、部品実装樹脂基板の製造方法 |
JP6593448B2 (ja) | 2015-10-15 | 2019-10-23 | 株式会社村田製作所 | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 |
US20190098766A1 (en) * | 2016-03-11 | 2019-03-28 | Honda Motor Co., Ltd. | Electronic circuit board and ultrasonic bonding method |
JP2018125394A (ja) * | 2017-01-31 | 2018-08-09 | ソニーセミコンダクタソリューションズ株式会社 | 電子部品及びカメラモジュール |
KR102059478B1 (ko) * | 2017-09-15 | 2019-12-26 | 스템코 주식회사 | 회로 기판 및 그 제조 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288031A (ja) | 1987-05-20 | 1988-11-25 | Matsushita Electric Ind Co Ltd | フリップチップボンディング方法 |
JPH04169002A (ja) * | 1990-11-01 | 1992-06-17 | Matsushita Electric Ind Co Ltd | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 |
US5567981A (en) * | 1993-03-31 | 1996-10-22 | Intel Corporation | Bonding pad structure having an interposed rigid layer |
KR100261793B1 (ko) * | 1995-09-29 | 2000-07-15 | 니시무로 타이죠 | 고강도 고신뢰성 회로기판 및 그 제조방법 |
JPH1174403A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
JP3882500B2 (ja) * | 2000-03-02 | 2007-02-14 | 株式会社村田製作所 | 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置 |
JP3609692B2 (ja) * | 2000-05-24 | 2005-01-12 | 松下電器産業株式会社 | 高周波信号増幅装置およびその製造方法 |
JP3407716B2 (ja) * | 2000-06-08 | 2003-05-19 | 株式会社村田製作所 | 複合積層電子部品 |
JP2002164643A (ja) | 2000-11-24 | 2002-06-07 | Hitachi Ltd | 電子部品の実装構造体 |
JP4572465B2 (ja) | 2000-12-15 | 2010-11-04 | 株式会社村田製作所 | 電子部品装置の製造方法 |
JP2003014819A (ja) * | 2001-07-03 | 2003-01-15 | Matsushita Electric Ind Co Ltd | 半導体配線基板,半導体デバイス,半導体デバイスのテスト方法及びその実装方法 |
JP2003100803A (ja) * | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6657311B1 (en) * | 2002-05-16 | 2003-12-02 | Texas Instruments Incorporated | Heat dissipating flip-chip ball grid array |
-
2003
- 2003-03-10 JP JP2003062721A patent/JP3855947B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-08 US US10/752,521 patent/US6933615B2/en not_active Expired - Fee Related
- 2004-01-26 AT AT04001572T patent/ATE323949T1/de not_active IP Right Cessation
- 2004-01-26 DE DE602004000657T patent/DE602004000657T2/de not_active Expired - Lifetime
- 2004-01-26 EP EP04001572A patent/EP1458018B1/en not_active Expired - Lifetime
- 2004-03-09 KR KR1020040015763A patent/KR100571723B1/ko not_active IP Right Cessation
- 2004-03-10 CN CNB2004100399107A patent/CN1312764C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ATE323949T1 (de) | 2006-05-15 |
DE602004000657T2 (de) | 2006-09-07 |
JP2004273777A (ja) | 2004-09-30 |
EP1458018B1 (en) | 2006-04-19 |
DE602004000657D1 (de) | 2006-05-24 |
CN1531070A (zh) | 2004-09-22 |
EP1458018A1 (en) | 2004-09-15 |
US6933615B2 (en) | 2005-08-23 |
CN1312764C (zh) | 2007-04-25 |
KR100571723B1 (ko) | 2006-04-18 |
US20040178486A1 (en) | 2004-09-16 |
JP3855947B2 (ja) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI657597B (zh) | 側照式發光二極體結構及其製造方法 | |
US6985362B2 (en) | Printed circuit board and electronic package using same | |
KR100686315B1 (ko) | 전자 회로 장치의 제조 방법 | |
KR100571723B1 (ko) | 전자 부품 장치 및 그 제조 방법 | |
KR100557049B1 (ko) | 반도체 장치와 그 제조방법 | |
JP6987795B2 (ja) | モジュール及び複数のモジュールを製造するための方法 | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
KR20020090314A (ko) | 반도체 장치 | |
US20090014852A1 (en) | Flip-Chip Packaging with Stud Bumps | |
JP4537995B2 (ja) | 電子モジュールを製造する方法 | |
JP2006520093A (ja) | 電子モジュールの製造方法 | |
KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
KR20060046168A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
KR100334449B1 (ko) | 반도체장치의형성방법 | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
KR100379823B1 (ko) | 반도체집적회로장치의제조방법 | |
US11388819B2 (en) | Wiring board, electronic device, and electronic module | |
JPH10242335A (ja) | 半導体装置 | |
US20030089973A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
JP4265478B2 (ja) | 半導体装置及びその製造方法 | |
JP6536397B2 (ja) | 電子装置、電子装置の製造方法及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120323 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |